(19) 日本国特許庁(JP	) (12)特許	公報(	B2)	(11) 特許番号
				特許第3551909号
(45) 発行日 平成165	<b>₽8月11日 (2004. 8. 11)</b>		(24)登録日	( <b>P3551909)</b> 平成16年5月14日 (2004.5.14)
(51) Int.C1. <sup>7</sup>	FI			
HO1L 21/316	HO1L	21/316	S	
HO1L 21/336	HO1L	21/316	Р	
HOIL 29/78	HO1L	29/78 6	52C	
	HO1L	29/78 6	52J	
	HO1L	29/78 6	52K	
			請求項の数 28	(全 30 貝) 最終貝に続く 
(21) 出願番号	特願2000-310865 (P2000-310865)		¥ 000004260	
(22) 出願日	平成12年10月11日 (2000.10.11)		株式会社デン	ソー
(65) 公開番号	特開2001-210637 (P2001-210637A)		愛知県刈谷市	昭和町1丁目1番地
(43) 公開日	平成13年8月3日 (2001.8.3)	(74) 代理人	100100022	
審査請求日	平成13年5月23日 (2001.5.23)		弁理士 伊藤	洋二
(31) 優先権主張番号	特願平11-328478	(74) 代理人	100108198	
(32) 優先日	平成11年11月18日 (1999.11.18)		弁理士 三浦	高広
(33) 優先権主張国	日本国 (JP)	(74) 代理人	100111578	
			弁理士 水野	史博
		(72) 発明者	大野伊治	
			愛知県刈谷市	昭和町11日1番地 株式会
		(79) 28日 - 24	在テンソー内 密野 茶一	
		(12)	奥野 央一 一 一 一 一 一 一 一 一 一 一 一 一	昭和町1丁日1乗钟 株式会
			夏州ボ州省中   オデンソー内	
			₩ <b>₩</b> ₩₩₩₩₩₩₩₩₩₩₩₩₩₩₩₩₩₩₩₩₩₩₩₩₩₩₩₩₩₩₩₩₩₩	最終頁に続く

(54) 【発明の名称】炭化珪素半導体装置の製造方法

(57)【特許請求の範囲】

【請求項1】

炭化珪素からなる半導体層(5)が備えられた基板を用意して、前記半導体層の表面に酸 化膜(7)を形成する酸化膜形成工程を有し、該酸化膜形成工程が、熱酸化により該酸化 膜を形成する工程を有してなる炭化珪素半導体装置の製造方法において、

前記酸化膜形成工程における前記熱酸化工程は、<u>Tを温度()、Rを気体定数、[O</u>] ]を標準状態に対するmol比率としたときに、酸素mol比率[O<sub>2</sub>]が、

【数1】

## <u>624.96×103-354.23 (T+273)</u>

+2R (T+273) ln 
$$[O_2] \le 0$$

10

<u>で示される条件を満たし、</u>

酸化珪素(SiO<sub>2</sub>)と炭素(C)との反応で示される炭化珪素(SiC)の再結晶化反応式、

【化1】

$$S i O_2 + 3 C \rightarrow S i C + 2 CO + G_3$$

におけるGibbsの自由エネルギーG<sub>3</sub>が負になるような条件下で前記熱酸化を行うことを特 徴とする炭化珪素半導体装置の製造方法。 【請求項2】 炭化珪素からなる半導体層(5)が備えられた基板を用意して、前記半導体層の表面に酸 化膜(7)を形成する酸化膜形成工程を有し、該酸化膜形成工程が、熱酸化により該酸化 膜を形成する工程を有してなる炭化珪素半導体装置の製造方法において、 前記酸化膜形成工程における前記熱酸化工程は、Tを温度()、Rを気体定数、[H。

(2)

O]を標準状態に対するmol比率としたときに、水蒸気mol比率 [H<sub>2</sub>O]が、 【数 2】

# 624. 96×10<sup>3</sup>-354. 23 (T+273)

### +2R (T+273) 1 n [H<sub>2</sub>O] $\leq 0$

で示される条件を満た<u>し</u>、

<u>酸化珪素(SiO<sub>2</sub>)と炭素(C)との反応で示される炭化珪素(SiC)の再結晶化反</u> 応式、

【化1】

#### <u>S i O<sub>2</sub>+3C $\rightarrow$ S i C+2CO+G<sub>3</sub></u>

<u>におけるGibbsの自由エネルギーG<sub>3</sub>が負になるような条件下で前記熱酸化を行う</u>ことを特 徴とする炭化珪素半導体装置の製造方法。

【請求項3】

前記熱酸化工程では、前記熱酸化温度を1000 以上とすることを特徴とする請求項1 又は2に記載の炭化珪素半導体装置の製造方法。

【請求項4】

前記熱酸化工程<u>は、Tを温度()、Rを気体定数、[O<sub>2</sub>]を標準状態に対するmol</u> <u>比率としたときに、酸素mol比率[O<sub>2</sub>]が、</u>

【数3】

452. 59×10 $\frac{3}{-}$ 173. 24 (T+273)

## <u>+R (T+273) ln $[O_2] \leq 0$ </u>

<u>で示される条件を満たし、</u>

酸化珪素(SiO<sub>2</sub>)と炭素(C)との反応で示される炭化珪素(SiC)の再結晶化反 応式、

【化2】

 $S i O_2 + 2 C \rightarrow S i C + CO_2 + G_4$ 

におけるGibbsの自由エネルギーG₄が負になるような条件下で前記熱酸化を行うことを特 徴とする請求項1乃至<u>3</u>のいずれか1つに記載の炭化珪素半導体装置の製造方法。 【請求項5】

前記熱酸化工程<u>は</u>、 T を温度( )、 R を気体定数、 [H<sub>2</sub>O]を標準状態に対するm o 1 比率としたときに、水蒸気m o 1 比率 [H<sub>2</sub>O]が、

【数4】

452.  $59 \times 10^{3} - 173$ . 24 (T+273)

# $+R (T+273) 1n [H_2O] \leq 0$

で示される条件を満た<u>し、</u>

<u>酸化珪素(SiO</u>2)と炭素(C)との反応で示される炭化珪素(SiC)の再結晶化反 応式、

【化2】

<u>SiO<sub>2</sub>+2C $\rightarrow$ SiC+CO<sub>2</sub>+G<sub>4</sub></u>

<u>におけるGibbsの自由エネルギーG₄が負になるような条件下で前記熱酸化を行う</u>ことを特 徴とする請求項<u>1乃至3のいずれか1つ</u>に記載の炭化珪素半導体装置の製造方法。

20

10

40

【請求項6】

前記熱酸化工程では、前記熱酸化温度を1200 以上とすることを特徴とする請求項1 乃至<u>5</u>のいずれか1つに記載の炭化珪素半導体装置の製造方法。

【請求項7】

前記酸化膜形成工程では、前記熱酸化工程後における前記酸化膜の膜厚の増加量を6nm 以下となるようにすることを特徴とする請求項1乃至<u>6</u>のいずれか1つに記載の炭化珪素 半導体装置の製造方法。

【請求項8】

前記熱酸化工程の後に、前記基板の周囲に存在する酸化ガスの<u>分圧</u>が前記熱酸化工程時に おける酸化レートの1 / 1 0 となるように調整する<u>分圧</u>調整工程を行うことを特徴とする 10 請求項1乃至<u>7</u>のいずれか1つに記載の炭化珪素半導体装置の製造方法。

【請求項9】

前記<u>分圧</u>調整工程は、前記酸化装置内に存在する酸化ガスを不活性ガスで置換することに より、前記酸化ガスを減圧する工程であることを特徴とする請求項<u>8</u>に記載の炭化珪素半 導体装置の製造方法。

【請求項10】

前記<u>分圧</u>調整工程は、前記基板に対して前記不活性ガスを吹き付けることにより、該基板 近傍における酸化ガスの<u>分圧</u>を調整するものであることを特徴とする請求項<u>8</u>に記載の炭 化珪素半導体装置の製造方法。

【請求項11】

20

前記熱酸化工程と前記分圧調整工程とを異なる装置内で行い、前記熱酸化工程を行う酸化 装置から前記<u>分圧</u>調整工程を行う装置内へ前記基板を移動させることにより、前記基板の 周囲における酸化ガスの<u>分圧</u>を調整することを特徴とする請求項<u>8</u>に記載の炭化珪素半導 体装置の製造方法。

【請求項12】

前記熱酸化工程では、前記熱酸化温度を1250 以上かつ1400 以下とすることを 特徴とする請求項1乃至<u>11</u>のいずれか1つに記載の炭化珪素半導体装置の製造方法。 【請求項13】

前記酸化膜形成工程は、前記熱酸化工程後に1000 以下の温度で第1のアニール処理 を行う工程を有していることを特徴とする請求項<u>12</u>に記載の炭化珪素半導体装置の製造 30 方法。

【請求項14】

前記酸化膜形成工程は、前記第1のアニール処理後に、1250 以上の温度で第2のア ニール処理を行う工程を有していることを特徴とする請求項<u>13</u>に記載の炭化珪素半導体 装置の製造方法。

【請求項15】

前記第2のアニール処理を1300 以上の温度で行うことを特徴とする請求項<u>14</u>に記 載の炭化珪素半導体装置の製造方法。

【請求項16】

前記熱酸化工程の温度と前記第2のアニール処理の温度とを同一温度に設定することを特 40 徴とする請求項14又は15に記載の炭化珪素半導体装置の製造方法。

【請求項17】

前記酸化膜形成工程は、熱酸化工程よりも後に、H<sub>2</sub>を雰囲気ガスとして用いたH<sub>2</sub>アニー ル処理を行う工程を有していることを特徴とする請求項<u>12</u>乃至<u>16</u>のいずれか1つに記 載の炭化珪素半導体装置の製造方法。

【請求項18】

前記酸化膜形成工程は、前記熱酸化工程後に高温下でアニール処理を施すアニール処理工 程を有しており、

該アニール処理工程では、酸化珪素(SiO<sub>2</sub>)と炭素(C)との反応で示される炭化珪素(SiC)の再結晶化反応式、

【化3】

S i O<sub>2</sub>+3C $\rightarrow$ S i C+2CO+G<sub>3</sub>

におけるGibbsの自由エネルギーG<sub>3</sub>が負になるような条件下で前記アニール処理を行うことを特徴とする請求項1乃至<u>6</u>のいずれか1つに記載の炭化珪素半導体装置の製造方法。 【請求項19】

前記アニール処理工程では、前記アニール処理温度を1000 以上とすることを特徴と する請求項18に記載の炭化珪素半導体装置の製造方法。

【請求項20】

前記アニール処理工程では、酸化珪素(SiO<sub>2</sub>)と炭素(C)との反応で示される炭化 10 珪素(SiC)の再結晶化反応式、

【化5】

S i O<sub>2</sub>+2 C $\rightarrow$ S i C+CO<sub>2</sub>+G<sub>4</sub>

におけるGibbsの自由エネルギーG』が負になるような条件下で前記アニール処理を行うこ とを特徴とする請求項18又は19に記載の炭化珪素半導体装置の製造方法。 【請求項21】 前記アニール処理工程では、前記アニール処理温度を1200 以上とすることを特徴と する請求項18乃至20のいずれか1つに記載の炭化珪素半導体装置の製造方法。 【請求項22】 20 前記熱酸化工程と前記アニール処理工程との熱処理温度を同等にすることを特徴とする請 求項18乃至21のいずれか1つに記載の炭化珪素半導体装置の製造方法。 【請求項23】 前記アニール処理工程は、不活性ガスを含む雰囲気とすることを特徴とする請求項18乃 至22のいずれか1つに記載の炭化珪素半導体装置の製造方法。 【請求項24】 前記アニール処理工程は、水素ガスを含む雰囲気とすることを特徴とする請求項18乃至 23のいずれか1つに記載の炭化珪素半導体装置の製造方法。 【請求項25】 第1導電型の半導体基板(101)の主表面上の所定領域に、所定深さを有する第2導電 30 型のソース領域(103)及びドレイン領域(104)を形成する工程と、 前記ソース領域及び前記ドレイン領域の間において、前記ソース領域と前記ドレイン領域 とを繋ぐように、炭化珪素よりなる第2導電型の表面チャネル層(102)を形成する工 程と、 前記表面チャネル層上の所定領域にゲート酸化膜(105)を形成する工程と、 前記ゲート酸化膜の上にゲート電極(106)を形成する工程と、 前記ソース領域と接するようにソース電極を形成する工程と、 前記ドレイン領域と接するようにドレイン電極を形成する工程と、を有してなる炭化珪素 半導体装置の製造方法において、 請求項1乃至24のいずれか1つに記載の酸化膜形成工程を用いて、前記ゲート酸化膜を 40 形成することを特徴とする炭化珪素半導体装置の製造方法。 【請求項26】 主表面及び該主表面の反対面である裏面を有し、炭化珪素よりなる第1導電型の半導体基 板(1、21)の前記主表面上に、前記半導体基板よりも高抵抗な炭化珪素よりなる第1 導電型の半導体層(2、22)を形成する工程と、 前記半導体層の表層部の所定領域に、所定深さを有する第2導電型のベース領域(3、2 3)を形成する工程と、 前記ベース領域の表層部の所定領域に、該ベース領域の深さよりも浅い第1導電型のソー ス領域(4、25)を形成する工程と、 前記ベース領域の表面部及び前記半導体層の表面部において、前記ソース領域と前記半導 50

(4)

体層とを繋ぐように、炭化珪素よりなる第1導電型の表面チャネル層(5、28)を形成 する工程と、 前記表面チャネル層の表面にゲート酸化膜(7、29)を形成する工程と、 前記ゲート酸化膜の上にゲート電極(8、30)を形成する工程と、 前記ベース領域及び前記ソース領域に接触するようにソース電極(10、32)を形成す る工程と、 前記半導体基板の裏面にドレイン電極(11、33)を形成する工程と、を有してなる炭 化珪素半導体装置の製造方法において、 請求項1乃至24のいずれか1つに記載の酸化膜形成工程を用いて、前記ゲート酸化膜を 形成することを特徴とする炭化珪素半導体装置の製造方法。 【請求項27】 炭化珪素よりなる半導体基板のセル領域に素子を形成し、前記セル領域を囲むようにガー ドリングを形成すると共に該ガードリングの上に酸化膜を形成してなる炭化珪素半導体装 置の製造方法において、 請求項1乃至24のいずれか1つに記載の酸化膜形成工程を用いて、前記ガードリング上 の酸化膜を形成することを特徴とする炭化珪素半導体装置の製造方法。 【請求項28】 炭化珪素よりなる半導体基板に複数の素子を形成すると共に、前記半導体基板の表面に形 成された素子分離用酸化膜によって前記複数の素子のそれぞれを絶縁分離してなる炭化珪 素半導体装置の製造方法において、 請求項1乃至24のいずれか1つに記載の酸化膜形成工程を用いて、前記素子分離用酸化 膜を形成することを特徴とする炭化珪素半導体装置の製造方法。 【発明の詳細な説明】 [0001]【発明の属する技術分野】 本発明は、炭化珪素表面上に酸化膜を形成する炭化珪素半導体装置に関するもので、特に 絶縁ゲート型電界効果トランジスタ、とりわけ大電力用に用いられる縦型パワーMOSF ETに用いて好適である。 [0002]【従来の技術】 従来、炭化珪素を用いた絶縁ゲート型の電界効果トランジスタにおいて、オン抵抗を低減 することが要望されている。 [0003]例えば、このオン抵抗の低減を目的とした絶縁ゲート型の電界効果トランジスタが特開平 10-308510号公報で提案されている。 [0004]この従来公報に示される絶縁ゲート型の電界効果トランジスタは、ゲート酸化膜下に形成 される半導体層を蓄積層とすることにより、チャネル形成層の導電型を反転させることな く、チャネルを誘起する蓄積モードで作動させるようにし、反転モードのMOSFETよ りもチャネル移動度が高くなるようにしている。 [0005] 【発明が解決しようとする課題】 しかしながら、MOSFETのさらなるオン抵抗低減が望まれている。 [0006]本発明は上記点に鑑みて、炭化珪素よりなる絶縁ゲート型の電界効果トランジスタにおい て、さらなるオン抵抗低減を図ることを目的とする。 [0007]【課題を解決するための手段】 本発明者らは、オン抵抗低減を図るために、オン抵抗を決定する一要因となるチャネル移 動度について以下の検討を行った。

50

10

20

30

[0008]

従来より、炭化珪素とゲート絶縁膜との界面状態がチャネル移動度に影響を及ぼすことが 知られており、この界面状態を良好にすることで、チャネル移動度の向上を図ることが行 われている。例えば、炭化珪素表面を再酸化することによって炭化珪素表面の状態を良好 にし、その後、炭化珪素表面上にゲート酸化膜を形成することで、炭化珪素とゲート酸化 膜との界面状態を良好にする技術がある。

【 0 0 0 9 】

しかしながら、本発明者らが上記した再酸化技術を用いて試作、検討を行った結果、再酸 化によって炭化珪素とゲート酸化膜との界面状態を改善しても十分なチャネル移動度が得 られなかった。

【0010】

10

20

そこで、炭化珪素とゲート酸化膜との界面付近におけるDit密度を調査したところ、この界面においてDit密度が大きくなっていることが判った。

【0011】

これについてさらに検討を行ったところ、本発明者らは、この界面のDit密度特性が炭素のsp2軌道のDit密度特性に似ていることを見出した。このことから、炭化珪素と ゲート酸化膜との界面に残留炭素が存在しており、この残留炭素が不純物散乱を生じさせ、チャネル移動度低下要因となって、オン抵抗の増大を引き起こしているものと推測される。

[0012]

従来の再酸化技術を用いた場合においても、炭化珪素とゲート酸化膜との界面における残 留炭素が再酸化前の5%程度に低減されるということが報告されている。しかしながら、 この場合になお残っている残留炭素がチャネル移動度に影響を与えているのであると考え られる。このため、再酸化工程後の残留炭素の量を算出したところ、約10<sup>23</sup> cm<sup>-3</sup> 程度になり、また、この場合のチャネル移動度を調査したところ、チャネル移動度が約1 0程度と低かった。つまり、再酸化によって残留炭素を低減する効果が多少得られている ものの不純物散乱を抑制できる程度ではなく、十分なチャネル移動度が得られないのであ ると考えられる。

【0013】

そこで、本発明者らは、チャネル移動度低減を目的とし、残留炭素を低減することについ 30 て更なる検討を行った。

【0014】

例えばドライ雰囲気により炭化珪素表面にゲート酸化膜を形成するとき、炭化珪素と雰囲 気中の酸素とは以下の酸化反応を示す。

【 0 0 1 5 】 【 化 6 】

 $SiC+2O_2$   $SiO_2+CO_2$ 

[0016]

【化7】

 $SiC + 3/2O_2$   $SiO_2 + CO$ 

40

また、上記化学式において、酸化反応が完全に完了しない場合には、以下のように余剰炭 素が生成される。

**[**0017**]** 

【化8】

 $S i C + O_2 \quad S i O_2 + C$ 

この化学式に示されるように、炭素が残留し、この残留炭素が上記したチャネル移動度低 下の原因になっていると考えられる。従って、この残留炭素を低減することでチャネル移 動度の向上が望めると言える。

【0018】

ここで、古典的な粒子状の炭化珪素作成方法として、SiO₂とグラファイトを混在させ 50

(6)

た状態で高温化(1800 以上)とする方法が存在する。このときの炭化珪素再結晶化 反応は以下のように示される。 [0019]【化9】  $SiO_2 + 3C$  SiC + 2CO[0020]【化10】  $SiO_2 + 2C$   $SiC + CO_2$ すなわち、これら各化学式9、10に示される化学反応が炭化珪素とゲート酸化膜の界面 で行われるようにすれば、残留炭素をSiC(炭化珪素)と一酸化炭素(CO)若しくは 10 二酸化炭素(CO。)に変え、炭化珪素とゲート酸化膜との界面から除去することができ ると考えられる。 [0021]また、Gibbsの自由エネルギーGを用いて上記した化学式6、7、9、10を表記す ると、以下のように示される。 [0022]【化11】  $SiC+2O_2$   $SiO_2+CO_2+G_1$ [0023]【化12】 20  $SiC + 3 / 2O_2$   $SiO_2 + CO + G_2$ [0024]【化13】  $SiO_2 + 3C$   $SiC + 2CO + G_3$ [0025]【化14】  $SiO_2 + 2C$   $SiC + CO_2 + G_4$ そして、これら各化学式11~14それぞれのGibbsの自由エネルギーGを計算する と、以下のようになる。 [0026]30 【数5】  $G_{1}^{0} = -1232.6 \times 10^{3} + 161.09(T + 273)(J / mol)$ [0027]【数6】  $G_{2}^{0} = -949.67 \times 10^{3} + 72.02(T + 273)(J/mol)$ [0028]【数7】  $G_{3}^{0} = 624.96 \times 10^{3} - 354.23 (T + 273) (J / mol)$ [0029]【数8】 40  $G_{4}^{0} = 452.59 \times 10^{3} - 173.24(T + 273)(J / mol)$ 但し、Tは温度( )であり、G<sup>0</sup>1、G<sup>0</sup>2、G<sup>0</sup>3、G<sup>0</sup>4 はそれぞれの標準状態 におけるGibbsの自由エネルギーを示している。なお、ここでいう標準状態とは、気 体に対しては298.15Kかつ101325Paのもとでの仮想的な理想気体の状態、 固体に対しては298.15Kかつ101325Paのもとでの純粋な状態をいう。  $\begin{bmatrix} 0 & 0 & 3 & 0 \end{bmatrix}$ この式により求めた各Gibbsの自由エネルギーの温度特性を図表に示すと図16、図 17の実線のように表わされる。なお、図16は、化学式12と化学式13におけるGi b b s の自由エネルギーの温度特性を示した図であり、図17は、化学式11と化学式1 4 におけるGibbsの自由エネルギーの温度特性を示した図である。これらの図におい

50

て、Gibbsの自由エネルギーが負の範囲(図中零の線より下方)に入ると、その反応 が自発的に発生することを示しており、この自発的な反応は、Gibbsの自由エネルギ ーが小さくなればなるほど活発になる。 [0031]ところで、通常、ゲート酸化膜形成は、1080 程度で行われるが、この温度において は、上記した化学式11、12の反応のみが自発的に行われる。このとき、上述した化学 式8のように酸化が完全に行われない場合も発生し、残留炭素が発生する。 [0032]これに対し、図16、図17に示されるように、化学式13、14で表わされる炭化珪素 際結晶化反応(SiOっと炭素(C)との反応)は、通常のゲート酸化膜形成温度よりも 10 高温(例えば、化学式13の反応の場合には約1500 以上)になると自発的に行われ るようになる。 [0033]つまり、化学式13、14の反応を起こさせ、残留炭素をSiCとCO若しくはCO。に 変化させることにより、COやCO。は外部に放出され、SiCはあたかもゲート絶縁膜 下にもともと存在している炭化珪素のように残るため、炭化珪素とゲート酸化膜との界面 の残留炭素を十分に低減することが可能になるのである。 [0034]なお、ここではドライ酸化によってゲート酸化膜を形成する場合について、ドライ酸化時 に生じ得る反応(図16、図17に示す反応)を例に挙げたが、ウェット酸化であっても 20 同様のことがいえる。 [0035]ウェット酸化の場合には以下の酸化反応を生じる。 [0036] 【化15】  $SiC + 3H_2O$   $SiO_2 + CO + 3H_2$ [0037]【化16】  $SiC + 4H_2O$   $SiO_2 + CO_2 + 4H_2$ また、酸化反応が完全に完了しない場合には、以下の反応のように余剰炭素が生じる。 30 [0038]【化17】  $SiC + 2H_{2}O$   $SiO_{2} + C + 2H_{2}$ また、ウェット酸化時における炭化珪素再結晶化反応は上記した化学式9、10に示され る反応と同様である。 [0039]このため、ドライ酸化時と同様に、ウェット酸化時においても各化学式9、10に示され る化学反応が炭化珪素とゲート酸化膜の界面で行われるようにすれば、ドライ酸化時と同 様に残留炭素を炭化珪素とゲート酸化膜との界面から除去することができると考えられる 40 [0040]また、Gibbsの自由エネルギーGを用いて上記した化学式を表記すると、以下のよう に示される。 【0041】 【化18】  $SiC + 3H_2O$   $SiO_2 + CO + 3H_2 + G_5$ [0042]【化19】  $SiC + 4H_2O$   $SiO_2 + CO_2 + 4H_2 + G_6$ なお、化学式9、10に示される反応をGibbsの自由エネルギーGを用いて表記した

場合は、上記した化学式13、14と同様である。この自由エネルギーの温度特性を図表 に示すと、図18、図19のように示される。なお、図18は、化学式18と化学式13 におけるGibbsの自由エネルギーの温度特性を示した図であり、図19は、化学式1 9と化学式14におけるGibbsの自由エネルギーの温度特性を示した図である。この 図からも、ウェット酸化の場合にもドライ酸化と同様のことが言えるとわかる。 【0043】

従って、ウェット酸化の場合においても化学式13、14に示される反応が自発的に起き るようにすれば、ドライ酸化のときと同様の効果が得られる。

【0044】

なお、ここまでの説明ではゲート酸化膜と炭化珪素との界面における残留炭素の低減につ 10 いて説明してきたが、ゲート酸化膜以外の酸化膜と炭化珪素との界面においても同様のこ とが言える。すなわち、LOCOS酸化膜やSTI(Shallow trench i solation)酸化膜等の素子分離用の酸化膜、セル領域の外周に配置されるガード リング等の上に形成される酸化膜等においては、酸化膜と炭化珪素との界面状態によって 耐圧に影響を与えるため、これらの界面状態を良好にすることにより耐圧を向上させられ る。

[0045]

そこで、請求項1に記載の発明においては、炭化珪素からなる半導体層(5)が備えられた基板を用意して、半導体層の表面に酸化膜(7)を形成する酸化膜形成工程を有し、該酸化膜形成工程が、熱酸化により該酸化膜を形成する工程を有してなる炭化珪素半導体装 20置の製造方法において、酸化膜形成工程における熱酸化工程は、酸化珪素(SiO<sub>2</sub>) と炭素(C)との反応で示される炭化珪素(SiC)の再結晶化反応式となる化学式1におけるGibbsの自由エネルギーG<sub>3</sub>が負になるような条件下で熱酸化を行うことを特徴としている。

【0046】

これにより、残留炭素を炭化珪素(SiC)と一酸化炭素(CO)に変化させ、炭化珪素 はあたかも酸化膜下にもともと存在している炭化珪素のように残り、一酸化炭素は外部に 放出されるため、残留炭素を低減することができる。

【 0 0 4 7 】

一方、請求項<u>4、5</u>に記載の発明においては、熱酸化工程では、酸化珪素(SiO<sub>2</sub>)と 30 炭素(C)との反応で示される炭化珪素(SiC)の再結晶化反応式となる化学式2にお けるGibbsの自由エネルギーG₄が負になるような条件下で前記熱酸化を行うことを特徴と している。

【0048】

これにより、残留炭素を炭化珪素(SiC)と二酸化炭素(CO<sub>2</sub>)に変化させ、炭化珪素はあたかも酸化膜下にもともと存在している炭化珪素のように残り、二酸化炭素は外部 に放出されるため、残留炭素を低減することができる。

【0049】

ところで、上記化学式13、14の反応が自発的に起こるようにするためには、通常のゲ ート酸化膜形成工程の温度よりも高温にしなければならない。これに対し、ゲート酸化膜 40 が安定して存在できる温度(溶融等しない温度)は、化学式13、14が十分に活発的に 反応しうる温度よりも低温(約1700)であるためゲート酸化膜の歩留まり等の観点 から、あまり高温にするのは好ましくないと言える。そこで、本発明者らはさらなる検討 を行った。

[0050]

上記各化学式11~14におけるGibbsの自由エネルギーは、標準状態に対する酸素 mol比率を[O<sub>2</sub>]とすれば、上記数5~8より、それぞれ以下のように示される。 【0051】

【数9】

 $G_1 = G_1^0 + R(T + 273) \ln [O_2]$ 

[0052]【数10】  $G_2 = G_2^0 - 1/2R(R+273) ln[O_2]$ [0053]【数11】  $G_3 = G_3^0 + 2R(T + 273) ln[O_2]$ [0054] 【数12】  $G_4 = G_4^0 + R(T + 273) \ln [O_2]$ ただし、数11の導出は、以下のように行った。二酸化珪素(SiO,)と炭素(C)の 10 反応である化学式14は、標準状態に対する二酸化炭素(CO。)のmol比率に依存し ている。一方、反応系全体を示す二酸化炭素(CO。)の大半は、炭化珪素(SiC)の 酸化反応(化学式11)から生成される。この酸化反応における二酸化炭素(CO。)m ol比率[CO<sub>2</sub>]は、酸素(O<sub>2</sub>)mol比率[O<sub>2</sub>]と化学式14により関係付けら れている。また、反応部位近傍では化学式14が平衡状態にあると考えられるから、二酸 化炭素(CO₂)mol比率[CO₂]は酸素(O₂)mol比率[O₂]に一致する。 以上の考察から[CO2]=[O2]を代入して計算している。また、数12の導出につ いても同様に行っている。 [0055]これら数9~12にから判るように、各Gibbsの自由エネルギーは、酸素mol比率 20 を小さくすることにより変化する。具体的には、酸化反応のGibbsの自由エネルギー は酸素mol比率を小さくすることにより正方向にシフトし、炭化珪素再結晶化反応のG ibbsの自由エネルギーは酸素mol比率を小さくすることにより負方向にシフトする 。酸素mol比率[O 。]を小さくした場合におけるGibbsの自由エネルギーの変化 を図16及び図17中に点線及び二点鎖線で示す。なお、ここでは、[O,]=10^^ と[O<sub>2</sub>]=10<sup>-3</sup>とした場合を示してある。 [0056]これらの図から判るように、炭化珪素再結晶化反応のうち化学式9で示されるものは約1 000 以上、化学式10で示されるものは約1200 以上でGibbsの自由エネル ギーが負に転じ、自発的に反応が起こるようになる。 30 [0057]具体的に、化学式9及び化学式10に示す各反応が自発的に起こるようになる条件、つま りGibbsの自由エネルギーが負になる条件を、数11、数12から求めると以下の式 で表される。 [0058] 【数13】 6 2 4 . 9 6 x 1 0 <sup>3</sup> - 3 5 4 . 2 3 (T + 2 7 3 ) + 2 R (T + 2 7 3 ) l n [O<sub>2</sub>] 0 [0059]【数14】 40 4 5 2 . 5 9 x 1 0 <sup>3</sup> - 1 7 3 . 2 4 (T + 2 7 3 ) + R (T + 2 7 3 ) l n [O<sub>2</sub>] これら数13、数14を満たすように酸素mol比率を調整することによって、Gibb sの自由エネルギーを負にすることが可能になる。そして、これら数13、数14より酸 素mol比率と熱処理時の温度とが相関関係にあることが判るため、酸素mol比率を調 節することによってゲート酸化膜が安定に存在しうる温度以下でGibbsの自由エネル ギーを負にすることが可能となる。  $\begin{bmatrix} 0 & 0 & 6 & 0 \end{bmatrix}$ また、ウェット酸化の場合に上記化学式9、10の反応が自発的に起こるようにするとき もドライ酸化の場合と同様のことが言える。このウェット酸化の場合のGibbsの自由 50

(10)

エネルギーが負になる条件は、数13、14と同様の方法によって求めることができ、以 下の式で表わされる。 [0061]【数15】 624.96×10<sup>3</sup>-354.23(T+273)+2R(T+273)ln[H<sub>2</sub>O 0 1 [0062]【数16】  $452.59 \times 10^{3} - 173.24(T + 273)$ + R (T + 2 7 3 ) l n [ H<sub>2</sub>O ] 10 0 従って、請求項1に示すように、酸素mol比率[O<sub>2</sub>]が、数1で示される条件を満た すように熱酸化条件を設定すれば、ドライ酸化時に化学式1の反応が自発的に起こるよう にすることができる。また、請求項2に示すように、水蒸気mol比率 [H<sub>2</sub>O]が、数 2 で示される条件を満たすように熱酸化条件を設定すれば、ウェット酸化時に化学式 1 の 反応が自発的に起こるようにすることができる。 [0063]また、請求項4に示すように、酸素mol比率 [〇2]が、数3で示される条件を満たす ように熱酸化条件を設定すれば、ドライ酸化時に化学式2の反応が自発的に起こるように できる。また、請求項5に示すように、水蒸気mol比率 [H,O]が、数4で示される 条件を満たすように熱酸化条件を設定すれば、ウェット酸化時に化学式2の反応が自発的 20 に起こるようにすることができる。 [0064]そして、請求項6に示すように、熱処理温度を1200 以上とすれば、化学式1及び化 学式2の反応がともに自発的に起こるようにすることができる。 [0065]一方、熱酸化工程後に装置内を低温化させる際等において、酸化膜が形成され、その酸化 膜と半導体層との界面に残留炭素が発生することも考えられる。このため、請求項7に記 載の発明においては、酸化膜形成工程では、熱酸化工程後における酸化膜の膜厚の増加量 を6nm以下となるようにすることを特徴としている。 [0066]30 このように、熱酸化工程後における酸化膜厚の増加をできる限り少なくとどめることで、 界面準位密度の増加を防ぐことができ、良質な酸化膜と炭化珪素の界面を得ることができ ວ<u>.</u> [0071]請求項8に記載の発明においては、熱酸化工程の後に、基板の周囲に存在する酸化ガスの <u>分圧</u>が熱酸化工程時における酸化レートの1/10となるように調整する分圧調整工程を 行うことを特徴としている。このように、酸化ガスの分圧を調整することによっても、熱 酸化工程時と比べて酸化レートを低下させることができ、酸化膜厚の増加を少なくするこ とができる。これにより、界面準位密度の増加を防ぐことができ、良質な酸化膜と炭化珪 素の界面を得ることができる。 40 [0072] 例えば、請求項9に示すように、分圧調整工程は、酸化装置内に存在する酸化ガスを不活 性ガスで置換し、酸化ガスの減圧することによって行う。また、請求項10に示すように 、分圧調整工程は、基板に対して不活性ガスを吹き付けることにより、基板の周囲におけ る酸化ガスの分圧を調整することで行うこともできる。さらに、請求項11に示すように 、熱酸化工程と分圧調整工程とを異なる装置内で行い、熱酸化工程を行う酸化装置から分 圧調整工程を行う装置内へ基板を移動させることにより行うことも可能である。 [0073]

請求項12に記載の発明においては、熱酸化工程<u>で</u>は、<u>熱酸化</u>温度を1250 以上かつ 1400 以下とすることを特徴としている。

[0077]

請求項<u>13</u>に記載の発明においては、酸化膜形成工程は、熱酸化工程後に1000 以下 の温度で第1のアニール処理を行う工程を有していることを特徴としている。このような 第1のアニール処理を行うことで、valenceband側の界面準位をさらに低減させることが できるため、炭化珪素界面の総トラップ電荷量を減少させることができ、より装置の信頼 性を向上させることもできる。

【 0 0 7 8 】

請求項<u>14</u>に記載の発明においては、酸化膜形成工程は、第1のアニール処理後に、12 50 以上の温度で第2のアニール処理を行う工程を有していることを特徴としている。

【0079】

10

このような第2のアニール処理を行っても、残留炭素を低減することができると共に、O H基の電子トラップを減らすことができる。これにより、さらにチャネル移動度を向上さ せることができ、オン抵抗のさらなる低減を図ることができる。好ましくは、請求項<u>15</u> に示すように、第2のアニール処理を1300 以上の温度で行えば、より効率よく残留 炭素を低減することができる。

【 0 0 8 0 】

また、請求項<u>16</u>に示すように、熱酸化工程の温度と第2のアニール処理の温度とを同一 温度に設定すれば、製造工程の簡略化を図ることも可能である。

【0081】

請求項<u>17</u>に記載の発明においては、酸化膜形成工程は、熱酸化工程よりも後に、H<sub>2</sub>を 20 雰囲気ガスとして用いたH<sub>2</sub>アニール処理を行う工程を有していることを特徴としている

0

【0082】

このようなH<sub>2</sub> アニール処理を行うことで、炭化珪素界面に形成されたSiのダングリン グボンドを水素終端することができ、界面準位密度をさらに低減できると共に、高温酸化 や高温アニールによるH原子抜けを防止することができる。

【 0 0 8 3 】

さらに、上述したように、熱酸化時において化学式9及び化学式10に示す炭化珪素再結 晶化反応が自発的に起こるようにGibbsの自由エネルギーが負になるようにしたが、 酸化膜形成後のアニール処理時においても同様に炭化珪素再結晶化反応を起こさせること 30 ができる。

【0084】

そこで、請求項<u>18</u>に記載の発明においては、アニール処理工程では、酸化珪素(SiO 2)と炭素(C)との反応で示される炭化珪素(SiC)の再結晶化反応式として化学式 3(化学式4)におけるGibbsの自由エネルギーG<sub>3</sub>が負になるような条件下で前記アニー ル処理を行うことを特徴としており、アニール処理時において請求項1と同様の効果を得 ることができる。

【0085】

請求項<u>22</u>に記載の発明においては、熱酸化工程とアニール処理工程との熱処理温度を同 等にすることを特徴としている。

【 0 0 8 6 】

40

このように、熱酸化工程とアニール処理工程の熱処理温度を同等にすれば、これらの工程 の移行に際し、装置内温度の昇降の必要性を無くすことができるため、製造工程の簡略化 を図ることができる。

【0087】

なお、アニール処理時の雰囲気は、請求項<u>23</u>に示すように、不活性ガスを含む雰囲気、 請求項<u>24</u>に示すように、水素ガスを含む雰囲気等とすることができる。不活性ガス雰囲 気としては、アルゴン、窒素、ヘリウムなどが適用できる。また、不活性ガスと水素ガス とを混合した混合雰囲気としてもよい。また、必要に応じて酸素(O<sub>2</sub>)や水蒸気(H<sub>2</sub>O )を混入したり、シラン(SiH<sub>4</sub>)を混入してもよい。 [0096]

なお、このような酸化膜と炭化珪素との間における残留炭素の低減方法を用いた炭化珪素 の製造方法は、請求項25に示すようなラテラルMOSFETを構成する炭化珪素半導体 装置、もしくは、請求項26に示すように、蓄積型の縦型パワーMOSFETを構成する 炭化珪素半導体装置の製造方法に適用すると好適である。

[0097]

また、請求項27に示すように、ガードリングの上に酸化膜を形成してなる炭化珪素半導 体装置、請求項28に示すように、複数の素子のそれぞれを絶縁分離する素子分離酸化膜 を有してなる炭化珪素半導体装置の製造方法に適用すると好適である。

[0098]

10

20

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係 を示すものである。

[0099]

【発明の実施の形態】

(第1実施形態)

図1に、本発明の一実施形態を適用して形成したnチャネルタイプのプレーナ型MOSF ET(以下、縦型パワーMOSFETという)の断面構成を示す。以下、図1に基づいて 、縦型パワーMOSFETの構成について説明する。

[0100]

炭化珪素からなる n <sup>・</sup> 型基板 1 は上面を主表面 1 a とし、主表面 1 a の反対面である下 面を裏面1 b としている。この n <sup>→</sup> 型基板1の主表面1 a 上には、基板1よりも低いド ーパント濃度を有する炭化珪素からなる n 型エピタキシャル層(以下、 n 型エピ 層という)2が積層されている。

このとき、 n<sup>+</sup> 型基板1の主表面1 a 及び n<sup>-</sup> 型エピ層2の上面が(0001) S i 面もしくは(11-20)a面としている。これは、(0001)Si面とすることによ り低い表面状態密度が得られ、(11-20)a面とすることにより低い表面状態密度で かつ完全に螺旋転位の無い結晶が得られるからである。

**[**0 1 0 2 **]** 

n 型エピ層2の表層部における所定領域には、所定深さを有するp型ベース領域3が 形成されている。この p型ベース領域3はBをドーパントとして形成されており、略1× 10<sup>17</sup> cm<sup>-3</sup>以上の濃度となっている。また、 p型ベース領域 3の表層部の所定領域 には、該ベース領域3よりも浅い n<sup>+</sup> 型ソース領域4が形成されている。

**[**0 1 0 3 **]** 

さらに、 n ⁺ 型ソース領域4とn 型エピ層2とを繋ぐように、p型ベース領域3の 表面部にはn ̄ 型SiC層5が延設されている。このn ̄ 型SiC層5は、エピタキ シャル成長にて形成されたものであり、エピタキシャル膜の結晶が4H、6H、3Cのも のを用いている。尚、この n 型 S i C 層 5 はデバイスの動作時にチャネル形成層とし て機能する。以下、 n 型 S i C 層 5 を表面チャネル層という。

[0104]

表面チャネル層5はN(窒素)をドーパントに用いて形成されており、そのドーパント濃 度は、例えば1×10<sup>15</sup> cm<sup>-3</sup>~1×10<sup>17</sup> cm<sup>-3</sup> 程度の低濃度で、かつ、n<sup>-</sup> 型エピ層2及びp型ベース領域3のドーパント濃度以下となっている。これにより、低 オン抵抗化が図られている。

**[**0 1 0 5 **]** 

そして、p型ベース領域3の間に位置するn` 型エピ層2がいわゆるJ-FET部6を 構成している。

[0106]

表面チャネル層 5 の上面および n <sup>→</sup> 型ソース領域 4 の上面には熱酸化にてゲート酸化膜 50

30

7が形成されている。

【0107】

さらに、ゲート酸化膜7の上にはポリシリコンゲート電極8が形成されている。ポリシリ コンゲート電極8は絶縁膜9にて覆われている。絶縁膜9としてLTO(Low Tem perature Oxide)膜が用いられている。この絶縁膜9の上にはソース電極 10が形成され、ソース電極10はn<sup>・</sup> 型ソース領域4およびp型ベース領域3と接し ている。また、n<sup>・</sup> 型基板1の裏面1bには、ドレイン電極層11が形成されている。 【0108】

このように構成されたプレーナ型MOSFETは、チャネル形成層の導電型を反転させる ことなくチャネルを誘起する蓄積モードで動作するため、導電型を反転させる反転モード 10 のMOSFETに比べチャネル移動度を大きくすることができ、オン抵抗を低減させるこ とができる。

【0109】

そして、本実施形態における縦型パワーMOSFETでは、後述する方法により、表面チャネル層5とゲート酸化膜7の界面における残留炭素が低減されている。このため、さらにチャネル移動度が高めることができ、さらにオン抵抗を低減することができる。

【0110】

以下、本実施形態における縦型パワーMOSFETの製造方法について説明する。図2~ 図4に、本実施形態の縦型パワーMOSFETの製造工程を示し、これらの図に基づいて 説明する。

【 0 1 1 1 】

〔図2(a)に示す工程〕

まず、 n 型 4 H、 6 H、 3 C 又は 1 5 R - S i C 基板、すなわち n<sup>↑</sup> 型基板 1 を用意す る。ここで、 n<sup>↑</sup> 型基板 1 はその厚さが 4 0 0 μ m であり、主表面 1 a が (0 0 0 1 ) S i 面、又は、 (1 1 2 - 0) a 面である。この基板 1 の主表面 1 a に厚さ 5 μ m の n<sup>−</sup> 型エピ層 2 をエピタキシャル成長する。本例では、 n<sup>−</sup> 型エピ層 2 は下地の基板 1 と同 様の結晶が得られ、 n 型 4 H、 6 H、 3 C 又は 1 5 R - S i C 層となる。

**[**0 1 1 2 **]** 

〔図2(b)に示す工程〕

n 型エピ層 2 の上の所定領域にLTO膜 2 0 を配置し、これをマスクとして B<sup>+</sup> (30 若しくはアルミニウム)をイオン注入して、 p 型ベース領域 3 を形成する。このときのイ オン注入条件は、温度が 7 0 0 で、ドーズ量が 1 × 1 0<sup>16</sup> cm<sup>-2</sup> としている。

【0113】

〔図2(c)に示す工程〕

L T O 膜 2 0 を除去した後、 n <sup>-</sup> 型エピ層 2 の表面部及び p 型ベース領域 3 の表面部に 表面チャネル層 5 を化学気相成長法(C V D 法)によりエピタキシャル成長させる。 【 0 1 1 4 】

また、このとき、縦型パワーMOSFETをノーマリオフ型にするために、表面チャネル 層5の厚み(膜厚)は以下の数式に基づいて決定している。縦型パワーMOSFETをノ ーマリオフ型とするためには、ゲート電圧を印加していない状態の際に、表面チャネル層 40 5に広がる空乏層が電気伝導を妨げるように十分なバリア高さを有している必要がある。 この条件は次式にて示される。

【 0 1 1 5 】

【数17】

 $Tep i = \sqrt{\frac{2\varepsilon s}{q}} \cdot \frac{ND + NA}{ND NA} \cdot Vbuilt + \sqrt{\frac{2\varepsilon s}{q}} \cdot \frac{1}{ND} \left( \phi ms - \frac{Qs + Qfc + Qi + Qss}{Cox} \right)$ [0116] 但し、Tepi は表面チャネル層5に広がる空乏層の高さ、 msは金属と半導体の仕

10

20

但し、「epi は表面チャネル層」に広かる空之層の高さ、「msは金属と牛導体の仕 事関数差(電子のエネルギー差)、Qsはゲート酸化膜7中の空間電荷、Qfcはゲート 酸化膜(SiO2)と表面チャネル層5との間の界面の固定電荷、Qiは酸化膜中の可動 イオン、Qssはゲート酸化膜7と表面チャネル層5の界面の表面電荷、Coxはゲート 絶縁膜7の容量である。

【0117】

この数1に示される右辺第1項は表面チャネル層5とp型ベース領域3とのPN接合のビルトイン電圧Vbuilt による空乏層の伸び量、すなわちp型ベース領域3から表面 チャネル層5に広がる空乏層の伸び量であり、第2項はゲート絶縁膜7の電荷とmsに よる空乏層の伸び量、すなわちゲート絶縁膜7から表面チャネル層5に広がる空乏層の伸 び量である。従って、p型ベース領域3から広がる空乏層の伸び量と、ゲート絶縁膜7か ら広がる空乏層の伸び量との和が表面チャネル層5の厚み以上となるようにすれば縦型パワーMOSFETをノーマリオフ型にすることができるため、この条件を満たすようなイ オン注入条件で表面チャネル層5を形成している。

【0118】

このようなノーマリオフ型の縦型パワーMOSFETは、故障などによってゲート電極に 電圧が印加できないような状態となっても、電流が流れないようにすることができるため 、ノーマリオン型のものと比べて安全性を確保することができる。

【0119】

〔図3(a)に示す工程〕

表面チャネル層 5 の上の所定領域にLTO膜 2 1を配置し、これをマスクとしてN(窒素)等の n 型不純物をイオン注入し、 n <sup>+</sup> 型ソース領域 4 を形成する。このときのイオン注 30 入条件は、 7 0 0 、ドーズ量は 1 × 1 0 <sup>1 5</sup> c m <sup>- 2</sup> としている。

【 0 1 2 0 】

〔図3(b)に示す工程〕

LTO膜21を除去した後、フォトレジスト法を用いて表面チャネル層5の上の所定領域 にLTO膜22を配置し、これをマスクとしてRIEによりp型ベース領域3上の表面チャネル層5を部分的にエッチング除去する。

【0121】

〔図3(c)に示す工程〕

そして、LTO膜22をマスクにしてB<sup>+</sup> をイオン注入し、ディープベース層30を形成する。これにより、p型ベース領域3の一部が厚くなったものとなる。このディープベ 40 ース層30は、n<sup>+</sup> 型ソース領域4に重ならない部分に形成されると共に、p型ベース 領域3のうちディープベース層30が形成された厚みが厚くなった部分が、ディープベー ス層30が形成されていない厚みの薄い部分よりも不純物濃度が濃く形成される。

【0122】

〔図4(a)に示す工程〕

さらに、LTO膜22を除去した後、基板の上に酸素雰囲気としたドライ酸化による熱処理によってゲート酸化膜7を形成する。このとき、酸化装置内の酸素mol比率[O<sub>2</sub>]が10<sup>-3</sup>となるようにし、雰囲気温度は1250 としている。

【0123】

このような雰囲気でゲート酸化膜7を形成すれば、上記した図16、図17で示したよう 50

(15)

度を向上させることができ、オン抵抗のさらなる低減を図ることができる。 [0124]また、このあと、必要に応じてアニール処理を行う。このアニール処理では、上記化学式 9及び化学式10で示す炭化珪素再結晶化反応を起こさせ、ゲート酸化膜7と表面チャネ ル層5との界面等の残留炭素をさらに低減する。 [0125]このアニール処理においては、不活性ガス雰囲気とし、上記熱酸化と同等以上の雰囲気温 度とする処理を行う。不活性ガスとしては、窒素、ヘリウム、アルゴン等を用いることが できる。また、不活性ガスに変えて水素を用いたり、不活性ガスに水素を加えた混合ガス を用いたりすることも可能である。また、必要に応じて酸素や水蒸気を混入したり、シラ ン(SiH<sub>4</sub>)を混入したりしてもよい。 このようなアニール処理を行うことにより、化学式9及び化学式10に示した炭化珪素再 結晶化反応を起こさせ、残留炭素を低減することが可能になる。これにより、さらに残留 炭素を低減することができ、さらにチャネル移動度を向上させ、オン抵抗低減を図ること ができる。 [0127] その後、ゲート酸化膜7の上にLPCVDによりポリシリコン層を成膜する。このときの 成膜温度は600 としている。この後、ポリシリコン層をパターニングしてゲート電極 8を形成する。 [0128] 〔図4(b)に示す工程〕 引き続き、ゲート酸化膜7の不要部分を除去した後、LTOよりなる絶縁膜9を形成して ゲート電極8及びゲート酸化膜7を覆う。より詳しくは、成膜温度は425 であり、成 膜後に1000 のアニールを行う。 **[**0129**]** 〔図4(c)に示す工程〕 そして、室温での金属スパッタリングによりソース電極10及びドレイン電極11を配置 する。また、成膜後に1000のアニールを行う。 [0130]このようにして、図1に示すMOSFETが完成する。 **[**0 1 3 1 **]** (第2実施形態) 熱酸化処理もしくはアニール処理後に、酸化装置内を低温化させると、酸化装置内の温度 が上記化学式9及び化学式10に示す炭化珪素際結晶化反応が自発的に起こらない範囲と

なり、ゲート酸化膜7と表面チャネル層5との界面などに発生する残留炭素が増大してし まう場合が想定される。

**[**0132**]** 

そこで、実際に炭化珪素を1250 で熱酸化した後に、酸化装置内に酸化ガスが残留し た状態で酸化装置の温度を低下させながら酸化膜厚の増加量と界面準位密度との関係を調 べた。その結果を図5に示す。なお、図5(a)は結果をリニアプロットで示したもので あり、図5(b)は結果を1ogプロットで示したものである。この図に示されるように 、酸化装置内を低温化させる際に酸化膜厚が増加し、その増加量に応じて界面準位密度が 増加することが分かる。これは、最終的な炭化珪素と酸化膜との界面が、上記化学式9及 び化学式10に示す炭化珪素際結晶化反応が自発的に起こらない範囲で形成されてしまい 、この界面に残留炭素が多く生成されるからである。

**[**0 1 3 3 **]** 

に、化学式9及び化学式10で示される炭化珪素再結晶化反応が両方とも起こるようにす ることができる。このため、ゲート酸化膜7の形成中に、ゲート酸化膜7と表面チャネル 層5との界面等に発生する残留炭素を低減することができる。これにより、チャネル移動

50

10

20

30

従って、本実施形態では、熱酸化処理もしくはアニール処理後における酸化装置内の低温 化の際に、ゲート酸化膜7と表面チャネル層5との界面などに発生する残留炭素が増大し てしまうことを防止する。

【0134】

以下、本実施形態における炭化珪素半導体装置の製造方法について説明するが、熱酸化処理もしくはアニール処理までの工程に関しては第1実施形態と同様であるため、ここでは 省略する。

【0135】

まず、第1実施形態の図2(a)に示す工程から図4(a)に示す工程を行い、ゲート酸 化膜7を形成する熱酸化処理、もしくは必要に応じて行うアニール処理まで実施する。 10 【0136】

その後、酸化停止工程として酸化装置内、少なくとも n<sup>\*</sup> 型基板 1 を急冷する冷却工程 を行う。例えば、酸化装置として急加熱・急冷が容易に行えるランプ加熱装置を用いたり 、酸化装置内に備えられた酸化炉心管を空冷もしくは水冷によって冷却したり、若しくは n<sup>\*</sup>型基板 1 に不活性ガスやフッ素ガス等の冷却ガスを吹き付けることによって、上記急 冷を行う。

**[**0137**]** 

具体的には、図5に表されるように、酸化膜厚が6nmになると界面準位密度の増加の傾 斜が非常に大きくなり、指数的に界面準位密度が増加することことから、低温化時に形成 される酸化膜厚が6nm以下となるように急冷を行う。仮に、上記熱酸化処理もしくはア ニール処理を1200 以上で行っていたとすると、例えば10min以内に酸化装置内 の温度が900 以下となるようにする。

20

30

40

【0138】

このような急冷を行うことで、短時間で酸化を停止させることができるため、酸化装置の低温化時に形成される酸化膜厚をできる限り薄くすることができると共に、ゲート酸化膜7と表面チャネル層5との界面に発生する残留炭素の量を最小限に抑えることができる。 【0139】

このように、熱酸化処理、もしくはアニール処理の後に、酸化装置内を急冷することにより、ゲート酸化膜7と表面チャネル層5との界面に発生する残留炭素の量を最小限に抑えることができ、チャネル移動度の向上を図ることができると共に、さらなるオン抵抗の低減を図ることができる。

【0140】

なお、本実施形態のように冷却工程は、熱酸化処理やアニール処理が行われる酸化装置内 で行っても良いが、これら各処理を異なる装置内で行い、直接、 n<sup>+</sup>型基板1を熱酸化処 理やアニール処理が行われた酸化装置よりも低温に設定された場所に移動させるようにす れば、容易に急冷を行うことができる。

[0141]

また、 n<sup>↑</sup> 型基板 1 に対して、冷却ガス (例えば、 N<sub>2</sub>、 A r 、 H e 等の不活性ガス)を 吹き付けることによって行うこともできる。

[0142]

(第3実施形態)

本実施形態では、第2実施形態とは異なる方法で、熱酸化処理もしくはアニール処理後に、ゲート酸化膜7と表面チャネル層5との界面などに発生する残留炭素が増大してしまう ことを防止する。

【0143】

以下、本実施形態における炭化珪素半導体装置の製造方法について説明するが、熱酸化処理もしくはアニール処理までの工程に関しては第1実施形態と同様であるため、ここでは 省略する。

【0144】

まず、第1実施形態の図2(a)に示す工程から図4(a)に示す工程を行い、ゲート酸 50

化膜 7 を形成する熱酸化処理、もしくは必要に応じて行うアニール処理まで実施する。 【 0 1 4 5 】 その後、酸化停止工程として、温度は 1 2 0 0 以上に保ったまま、酸化装置内の酸化ガ ス分圧(内圧)を調整する内圧調整工程を行い、熱酸化処理時よりも低く設定する。この

酸化装置内の酸化ガス分圧は、以下のように設定している。 【 0 1 4 6 】

図6(a)、図6(b)に、ドライ酸化時における酸化ガス分圧(O<sub>2</sub>分圧)と酸化レートと酸化温度との関係と、ウェット酸化時における酸化ガス分圧(H<sub>2</sub>O分圧)と酸化レートと酸化温度との関係を調べた結果を示す。

【0147】

10

これらの図において、O<sub>2</sub> 分圧もしくはH<sub>2</sub> O分圧が10<sup>4</sup> Pa~0.105 M Paであ るときが常圧、つまり熱酸化処理もしくはアニール処理時における酸化装置内の圧力であ る。これらの図から分かるように、例えば1200 以上においては、O<sub>2</sub> 分圧もしくは H<sub>2</sub> O分圧が常圧の1/100程度になると、酸化レートが1/10程度まで下がること が分かる。つまり、O<sub>2</sub> 分圧もしくはH<sub>2</sub> O分圧を低下させることにより、あまり酸化膜 が形成されないようにできる。

【0148】

そして、このように酸化ガス分圧を低下させることにより、第2実施形態の図5で示した ように酸化膜厚が6nm以下となるようにすれば、熱酸化処理もしくはアニール処理後に 形成される酸化膜の厚みを薄くすることができると共に、ゲート酸化膜7と表面チャネル 20 層5との界面に発生する残留炭素の量を最小限に抑えることができる。

【0149】

図7(a)に、酸化ガス分圧の減圧時間に対する酸化装置内の酸化ガス分圧比の関係を示 す。この図は、図7(b)に示すように、酸化装置の容量をV[1]と想定し、酸化ガス ではない注入ガス(例えば窒素、アルゴン、ヘリウム等の100%不活性ガス)を t[ min]の間にa[1/min]導入した後、瞬間的に酸化装置内の酸化ガスの濃度が均 等になり、その濃度が関数f(t+ t)で表され、酸化装置から排出される酸化ガスの 濃度がf(t+ t)・a・ tで表されるとすると、次式が導き出される。

【 0 1 5 0 】 【 数 1 8 】

30

$$f(t+\Delta t) = \frac{f(t) V - f(t+\Delta t) \cdot a \cdot t}{V}$$

【0151】 また、この数18を関数f(t+ t)についてまとめると、次式となる。 【0152】 【数19】 f(t+ $\Delta$ t) = <u>f(t)V</u>

$$f(t + \Delta t) = \frac{1}{V\left(1 + \frac{a \cdot \Delta t}{V}\right)}$$

40

【0153】

そして、この数19で示される微分方程式を解くと、図7(a)の結果が得られる。なお、この図7(a)では、注入ガスの流量をV/3[l/min]、V/10[l/min]とした場合について図示してある。

【0154】

この図から分かるように、酸化ガス分圧を1 / 1 0 0 程度に低下させるのに、注入ガスの 流量が V / 1 0 であれば 4 5 分程度、 V / 3 であれば 1 5 分程度かかる。これらの時間中 50 に形成される酸化膜の厚みは、酸化装置内の温度が1200 以上に保たれているとする と、図6(a)、図6(b)からほぼ6nm以下となることが分かる。

[0155]

このように、酸化装置内の温度と酸化レートを考慮しつつ酸化装置内への注入ガスの流量 を設定することで、熱酸化処理もしくはアニール処理後に形成される酸化膜の厚みを6n m以下とすることができる。これにより、第2実施形態と同様の効果を得ることができる

#### [0156]

参考として、図8に伝導帯からのエネルギーEc-E(eV)と界面準位との関係につい て調べた結果を示す。この図に示されるように、1080 でウェット酸化するよりも1 10 250 でドライ酸化する方が界面準位密度が減少している。これは、残留炭素に起因す る電子トラップが減少したからであると考えられる。さらに、酸化ガスをArガスに置換 することによって酸化ガス分圧を低下させることにより、1250のドライ酸化よりも さらに界面準位密度が減少している。このように、本実施形態を適用することにより、さ らなる界面準位密度の低減を図ることが可能となる。

[0157]

なお、本実施形態では酸化装置内に不活性ガスを注入することにより、酸化ガスを不活性 ガスに置換し、酸化装置内の酸化ガス分圧を低下させるようにしたが、酸化ガスを引き抜 くことによって酸化装置内を減圧するようにしても良い。また、 n<sup>+</sup> 型基板 1 に不活性ガ スを吹き付けることにより、 n <sup>+</sup> 型基板 1 の近傍における酸化ガス分圧を調整するように してもよい。

20

また、本実施形態のように酸化ガス分圧の減圧は、熱酸化処理やアニール処理が行われる 酸化装置内で行っても良いが、直接、 n <sup>÷</sup> 型基板 1 を熱酸化処理やアニール処理が行われ た酸化装置よりも酸化ガス分圧が低圧に設定された場所に移動させるようにすれば、容易 に酸化ガス分圧の減圧を行うことができる。

[0159]

[0158]

(第4実施形態)

本実施形態は、第1~第3実施形態に対して、酸化温度と酸化雰囲気、酸化後のアニール 温度を変化させることで、MOS界面の更なる改善効果を図るものである。本実施形態に 30 おけるMOSFETの製造方法についての考察を図9~図12を基に説明する。

[0160]

図9は、図10に示すMOSダイオード、すなわちp<sup>+</sup>型基板200上にp型エピタキシ ャル層(p 型エピ層という)201を形成すると共に、p 型エピ層201上にソース 領域202を形成し、さらにp^型エピ層201上にゲート酸化膜203を介してゲート 電極204を形成した構造を用いてC-V特性を測定したものであり、酸化雰囲気と温度 の関係を調べた結果を表している。図9のゲート電圧が正の電圧の方は、MOS表面が反 転する側を表し、負の電圧の方が蓄積する側を表している。

[0161]

図9から、ウェット雰囲気では酸化温度を高くするほど反転する電圧が低くなるという結 40 果が得られた。また、1080 に比べ1200 、1250 では、傾きが急峻になっ た。この傾きや反転する電圧は、界面の電子トラップの量に関係している。すなわち、傾 きが緩やかであることは、ゲート電極へ印加した電圧が、界面の電子トラップに電子をト ラップさせることに費やされてしまい、炭化珪素表面のポテンシャルが変化し難くなって 、ゲートへの印加電圧に対するキャパシタンスの変化として変化し難くなっていることを 表している。また、反転する電圧は、電子トラップにトラップされた電子量の変化により 変化し、電子トラップが多いほどC-V特性の波形がゲート電圧の正の方向にシフトする 。そして、酸化温度により反転する電圧と傾きが変化することは、酸化膜中の残留炭素に 起因する電子トラップの量や、Siで知られるようにOH基からなる電子トラップの量に 関係していると考えられる。

【0162】

このように、高温で酸化することにより反転する電圧が小さくなること、また、1080 に比べ1200 、1250 では傾きが急峻になることは、残留炭素の量が減少し、 ウェット酸化により形成されるOH基の電子トラップがアニールアウトされて減少したた めであると考えられる。

(20)

【0163】

また、蓄積側のウェット酸化のC-V特性の波形は、ドライに比べ高いゲート電圧で蓄積 状態になる。このことは、ウェット酸化を用いることによりvalenceband側の 界面準位の量が低減していることを表している。このことは、炭化珪素の界面準位の総量 を低減し、トラップ電荷量を低減できることを表している。このように、蓄積側に関して は、ウェット酸化を用いることで、より装置の信頼性の向上を図ることができる。 【0164】

さらに、ウェット酸化において、酸化温度を1000 以下、好ましくは950 以下ま で低減すると、1200 や1250 のウェット酸化に比べてさらに高いゲート電圧で 蓄積状態となり、これ以下の温度では、valenceband側の界面準位の量をさら に低減する効果があることもわかった。これは、1000 以下にすることで、酸化膜が ほとんど形成されないような条件でのアニール処理を行え、酸化膜形成時に生じる残留炭 素の発生を防止できるからである。この1000 以下の酸化(以下、再酸化法と呼ぶ) を残留カーボンを引き抜く高温での酸化の後に行う方法と組み合わせることで、vale nceband側の界面準位の量をさらに低減することが可能になる。

[0165]

一方、ドライ酸化では、反転側では1250の方が1200に比べ傾きが急峻になった。これは、ドライ酸化の場合にはウェット酸化と異なり、ウェット酸化時に形成されるのH基の電子トラップが存在しないことから、残留炭素の量が減少し、残留炭素による電子トラップが減少したことが原因であると考えられる。また、ドライ酸化を1200 から1250 とすることにより高いゲート電圧で蓄積状態になる。このことは、valenceband側の界面準位の量が低減していることを表しており、ドライ酸化の高温化によりvalenceband側のホールトラップを低減する効果もあるといえる。このように、反転側に関しては、ドライ酸化を用いることで、より装置の信頼性の向上を図ることができる。

【0166】

続いて、図11に、1080 でのウェット酸化を行った後に、Ar雰囲気下において1 200 、1300 の温度でアニール処理を行った場合におけるラテラルMOSFET のI<sub>D</sub> - V<sub>G</sub>特性の変化を見た結果を示す。

【0167】

この図からわかるようにアニール処理を行うことにより、I<sub>D</sub> - V<sub>G</sub> 特性は、負の側にシ フトすると共に、傾きが急峻になる(1×10<sup>1 0</sup> A付近)。これは、アニール処理によ り、残留炭素の量を減少させられると共に、OH基をアニールアウトし電子トラップ量を 減少させられるからであると考えられる。従って、これにより、I<sub>D</sub> - V<sub>G</sub> 特性の傾きと 比例の関係にあるチャネル移動度を高くすることができる。

【0168】

また、1080 でのウェット酸化の後にアニール処理を行わない場合と1300 での アニール処理を行った場合について、I - V特性の波形を比較すると、ゲート電圧の負側 への変化量は、図9の反転側の1080 のウェット酸化から1250 のドライ酸化の C - V特性の変化量とほぼ一致する。このことは、1300 以上のアニールを行うこと により、ウェット酸化時に形成されるOH基に起因する電子トラップを回復できたことを 示していると考えられる。

[0169]

さらに、高温酸化による効果とアニールによる効果を組合せた場合の実験も行った。図1 2は、酸化方法とアニール方法とを変化させてn型のエピタキシャルウェハ上にゲート酸 50

10

30

20

化膜を形成した場合に、それぞれのMOSダイオードのC-V特性を測定し、その特性から界面準位密度のエネルギー分布を算出したものである。なお、ここでは、1080 のウェット酸化を行った場合、1250 のドライ酸化を行った場合、1250 でのドライ酸化後にAr雰囲気下で1250 のアニール処理を1時間行った場合の3水準について図示している。

(21)

上記3水準において、各酸化膜の厚みは、全て40nmであった。そして、この場合にお いて、1080 でウェット酸化するよりも1250 でドライ酸化した方が界面準位が 減少していることが分かる。これは、残留炭素に起因する電子トラップが減少したからで あると考えられる。さらに、Arアニールを加えることにより、1250 のドライ酸化 の場合よりも界面準位密度が減少している。これも、アニール処理により残留 Cをさらに 減少させ電子トラップが減少したからであると考えられる。

【0171】

以上の考察に基づき、本実施形態におけるMOSFETの製造方法について説明を行う。 ただし、本実施形態では、第1実施形態に示した製造方法に対して追加または変更を施し たものであるため、図2~図4を参照して説明を行う。

【0172】

まず、第1実施形態と同様に図2、図3に示す工程を行う。続いて、第1実施形態の図4 (a)に示す工程として、以下の工程を施す。

【0173】

LTO腹22を除去した後、基板の上に水蒸気雰囲気としたウェット酸化によってゲート酸化膜7を形成する。このとき、雰囲気温度は1250 以上としている。このような雰囲気でゲート酸化膜7を形成すれば、上述した炭化珪素再結晶化反応が起きるようにできる。このため、ゲート酸化膜7の形成中に、ゲート酸化膜7と表面チャネル層5との界面等に発生する残留炭素を低減することができる。また、ウェット酸化を高温で行うことによりウェット酸化時に形成される電子トラップとして知られているOH基もアニールアウト効果により低減することができる。これにより、残留炭素に起因した電子トラップとOH基に起因した電子トラップを共に減らすことができるため、不純物散乱の影響を小さくでき、チャネル移動度の向上によるオン抵抗の低減を図ることができる。また、酸化雰囲気をウェット酸化とすることによりvalenceband側の界面準位を低減すること

【0174】

この後、引き続き、熱処理を1000 以下で行う。この場合、ウェット酸化雰囲気で行う。温度が1000 以下のような比較的低温度で熱酸化を行った場合、珪素は酸化されるが、炭化珪素は酸化されない。このため、この程度の温度でゲート酸化膜7を形成することにより、炭素が外部に放出された部分のみ酸化されるようにでき、より炭素含有量の少ないゲート酸化膜7とすることができる。

【0175】

その後、1250 以上の温度、より好ましくは1300 以上の温度で、Ar雰囲気に てアニール処理を施す。これにより、上述した炭化珪素再結晶化反応により、さらに残留 40 炭素を低減できる。また、ウェット酸化時に形成されたOH基も、このアニール処理によ りさらに低減できる。これにより、チャネル移動度のさらなる向上を図ることができ、オ ン抵抗の低減を図ることができる。また、1000 以下の熱処理を行わずに、このアニ ール処理の温度を先に行ったウェット酸化時の温度と同じにすれば、ウェット酸化および アニール処理を施す際に使用される酸化装置内の温度を変化させる必要がないため、工程 の簡略化を図ることができる。

【0176】

なお、ここでは、上記ウェット酸化やアニール処理を1400 以下の温度で行うように している。これは、1400 を超える温度とすると、ゲート酸化膜7がクリストバル化 する可能性があるからである。従って、このような温度とすることで、ゲート酸化膜7の 50

10

クリストバル化による劣化を防止することができる。

【0177】

その後、水素(H<sub>2</sub>)ガスを含む雰囲気にてH<sub>2</sub>アニール処理を行う。例えば、1000 の温度でこの処理を行う。これにより、炭化珪素界面に形成されたSiのダングリング ボンドを水素終端することができ、界面準位密度をさらに低減できると共に、高温酸化や 高温アニールによるH原子抜けを防止することができる。

【0178】

これにより、チャネル移動度のさらなる向上を図ることができ、オン抵抗の低減を図ることができる。

【0179】

10

なお、ここで示した製造方法においてはウェット酸化によってゲート酸化膜7を形成して いるが、上述したようにドライ酸化によっても全く同様の製造方法を適用することができ る。ただし、ドライ酸化の場合には、ウェット酸化の場合と異なり、ウェット酸化時に形 成されるOH基の電子トラップが存在しないため、より移動度の向上が図れ、オン抵抗の 低減を図ることができる。

(第5実施形態)

本実施形態では、第2~第3実施形態と異なる方法でオン抵抗の低減を図る。図13に本 実施形態におけるMOSFETの製造工程を示し、この図に基づいてMOSFETの製造 方法を説明する。ただし、本実施形態においても、第1実施形態に示したMOSFETの 製造方法とほぼ同様であるため、同様の部分に関しては図2~図4を参照して説明を行う

20

【0181】

まず、第1実施形態と同様に図2、図3に示す工程を行う。続いて、第1実施形態の図4 (a)に示す工程の代りに、図13に示す工程を施す。

【0182】

〔図13に示す工程〕

LTO膜22を除去した後、基板上にCVD装置もしくはLPCVD装置により、ゲート 膜となる酸化膜としてのLTO膜300をデポジションする。このときの供給ガスはSi H<sub>4</sub>とO<sub>2</sub>とし、デポジション温度は450 としている。なお、このとき、デポジショ 30 ンレートを1nm/min以上かつ5nm/min以下という遅いデポジションレートと している。このように形成したLTO膜300を用いれば、 400µmのゲート面積に おいてほぼ100%の歩留りを確保することができる。また、酸化膜の屈折率は1.35 以上かつ1.50以下となるようにしている。このような構成にすることで、極めて良好 なゲート特性を得ることが可能となる。

【0183】

そして、LTO膜300をデポジションした後に、酸素雰囲気中において、1250 以 上かつ1400 以下の温度で熱酸化工程を行う。これにより、LTO/SiC界面を良 質化することができる。このような酸化により、LTO膜300と表面チャネル層5との 界面を改質することができ、チャネル移動度をさらに向上させられ、オン抵抗の低減を図 40 ることができる。なお、必要に応じて、熱酸化工程の後に、熱酸化工程時以上の温度で熱 処理工程を行うようにすれば、よりLTO膜300と表面チャネル層5との界面を改質す ることができる。この場合、熱処理工程は、Ar雰囲気で行えばより効率的である。また 、この熱処理工程は5min以上かつ10min以下で行うと、酸化膜厚の増加を最大で も5nmとすることができるため、残留炭素の影響を極めて抑制することができる。

本実施形態では、LTO膜300のデポジション後の酸化温度を1250 以上としているが、少なくとも上記化学式9のGibbsの自由エネルギーが負になって、炭化珪素再結晶化反応が自発的に起こるようにされれば、LTO膜300と表面チャネル層5との界面は改質化される。例えば、1200 以上とすることで、化学式9および化学式10が

共に負に転じ、効率の良い改質が行える。

【0185】

また、本実施形態では、LTO膜300のデポジション後の酸化雰囲気をO2としているが、上記と同様に、化学式9および化学式10が共に負に転じていれば、H2OやO2とH2Oとの混合ガスでも効率の良い改質を行うことができる。

[0186]

(第6実施形態)

上記第1実施形態ではプレーナ型の縦型パワーMOSFETに本発明を適用した場合を示したが、本実施形態では、溝ゲート型の縦型パワーMOSFETに本発明を適用する場合を示す。

【0187】

10

図 1 4 に溝ゲート型のMOSFETを示す。溝ゲート型のMOSFETには、例えば n<sup>↑</sup> 型半導体基板 2 1 上に、 n<sup>↑</sup>型エピ層 2 2 と p 型ベース層 2 3 とが積層されたものが 基板 2 4 として用いられる。

【0188】

そして、この基板24表面から、p型ベース層23の表層部に位置するソース領域25と 共にp型ベース層23を貫通する溝27が形成されており、この溝27の側面27aに表 面チャネル層28が形成されている。また、溝27内にゲート酸化膜29を介してゲート 電極30が形成されており、ゲート電極30上には、ソース領域25及びp型ベース層2 3に接続されるソース電極32が層間絶縁膜31を介して形成されている。さらに、基板 24の裏面側にはドレイン電極33が備えられている。

【0189】

このような構成を有する溝ゲート型のMOSFETの場合には、第1実施形態と同様に、 ゲート酸化膜29形成時に行われる熱酸化工程や、その後必要に応じて行うアニール処理 において、上記実施形態と同様に、炭化珪素再結晶化反応のGibbsの自由エネルギー が負になるようにすることで第1実施形態と同様の効果を得ることができる。

[0190]

(第7実施形態)

本実施形態では、ラテラルMOSFETに本発明を適用した場合を示す。

【0191】

図15にラテラルMOSFETを示す。ラテラルMOSFETには、例えばp型半導体基 板101を基板として用いている。この基板101の所定領域には、イオン注入等によっ て表面チャネル層102が形成されており、この表面チャネル層102の両側にはソース 層103、ドレイン層104が形成されている。また、表面チャネル層102上にはゲー ト酸化膜105を介してゲート電極が備えられている。

【0192】

このように構成されたラテラルMOSFETの場合においても、第1実施形態と同様に、 ゲート酸化膜105形成時に行われる熱酸化工程や、その後必要に応じて行うアニール処 理において、上記実施形態と同様に、炭化珪素再結晶化反応のGibbsの自由エネルギ ーが負になるようにすることで第1実施形態と同様の効果が得られる。

【0193】

(他の実施形態)

1 上記実施形態では、ゲート酸化膜7を形成する際の熱酸化雰囲気における酸素mo 1比率[O<sub>2</sub>]を10<sup>-3</sup>とし、温度を1250度としているが、少なくとも化学式9の Gibbsの自由エネルギーが負になって、炭化珪素再結晶化反応が自発的に起こるよう にされれば残留炭素を低減することが可能である。

【0194】

例えば、図16に示すように酸素mol比率[O₂]を10<sup>・3</sup>とした場合には、約80 0 以上で化学式9のGibbsの自由エネルギーが負に転じるため、少なくとも約80 0 以上とすれば残留炭素を低減することが可能になる。この場合において、化学式10

30

20

のGibbsの自由エネルギーが負に転じるのは、図17に示すように約1200 以上 であるため、化学式9と化学式10の反応を共に起こさせるためには約1200 以上と すればよい。

【0195】

また、図16に示すように酸素mol比率[O₂]を10<sup>-1</sup>とした場合には、約100 0 以上で化学式9のGibbsの自由エネルギーが負に転じるため、約1000 以上 とすれば残留炭素を低減することが可能になる。この場合には、図17に示すように約1 500 以上とすれば化学式10の反応を化学式3の反応と共に起こさせることができる 。ただし、上述したように、ゲート酸化膜7をクリストバル化させず、アモルファス状態 のままにするためには約1400 以下のアニール処理をするのが好ましいため、この観 点から見ると上述した酸素mol比率[O₂]が10<sup>-3</sup>とした場合の方が好ましい。 【0196】

2 また、上記実施形態では、ゲート酸化膜7をドライ酸化で形成しているが、ウェット酸化で形成しても上記と同様に残留炭素を低減することが可能である。

【 0 1 9 7 】

例えば、水蒸気を雰囲気としたウェット酸化(H<sub>2</sub> + O<sub>2</sub> によるパイロジェニック法を含む)による熱酸化によってゲート酸化膜 7 を形成してもよい。また、水素と酸素との混合ガスを用いてもよく、水蒸気や水素と酸素の混合ガスに不活性ガス(例えば、窒素、アルゴン、ヘリウム等)を混合したものを用いてもよい。

【0198】

3 また、ゲート酸化膜7の表面よりゲート酸化膜7の裏面(表面チャネル層5側の面 )の方が高温になるように温度勾配を設定しながら熱酸化処理やアニール処理を行うよう にしてもよい。例えば、ゲート酸化膜7の表面側よりもn<sup>+</sup>型基板1の裏面側を高温にし て熱酸化処理やアニール処理を行ってもよい。

【0199】

このように、ゲート酸化膜の7の表面温度が基板裏面温度よりも低温となるようにするこ とで、ゲート酸化膜7と表面チャネル層5の界面がゲート酸化膜7よりも高温になるよう にすることができる。これにより、ゲート酸化膜7の変質(クリストバル化)を防止しつ つゲート酸化膜7と表面チャネル層5との界面における残留炭素を低減することが可能に なる。

【0200】

4 上記各実施形態では、蓄積型のプレーナ型、溝ゲート型、ラテラル型のMOSFE Tに本発明を適用した場合について説明したが、炭化珪素上に酸化膜を形成するような構 成であれば、他の構造であっても本発明を適用することが可能である。

【0201】

例えば、炭化珪素基板に形成された複数の素子を素子分離する素子分離用の酸化膜と炭化 珪素との界面の残留炭素を低減する場合においても本発明を適用することができる。この ような素子分離用の酸化膜としては、LOCOS酸化法によるLOCOS酸化膜や、炭化 珪素基板表面(若しくは炭化珪素基板表面に備えられた炭化珪素エピタキシャル層表面) に形成された溝内を埋め込むように設けられたSTI膜等が挙げられる。

【0202】

このような素子分離用の酸化膜と炭化珪素との界面において残留炭素を低減することにより、素子分離耐圧を向上させることができる。

【0203】

また、セル領域に上記第1~第7実施形態に示したようなMOSFETを複数配置し、セ ル領域の外周を囲うようにガードリングを配置する場合には、ガードリングを構成する不 純物層上に酸化膜が配置されることになる。例えば、第1~第3実施形態MOSFETの 場合には、n<sup>-</sup>型エピ層2の表層部に所定間隔おきに複数のp型層がガードリングとして 備えられる。

[0204]

10

20

30

このようなガードリングが形成される領域の炭化珪素と酸化膜との界面の残留炭素を低減 する場合においても本発明を適用することができる。この場合には、ガードリングが形成 される領域における絶縁耐圧を向上させることができる。 [0205]5 さらに、第2実施形態においては、ゲート酸化膜7を形成する際の熱酸化処理もし くはアニール処理後の低温化を、第1実施形態に示すような化学式9及び化学式10に示 す炭化珪素再結晶化反応が両方とも起こるようにしたものと組み合わせた場合について説 明しているが、単独でも上記効果を得ることができる。すなわち、チャネル移動度はゲー ト酸化膜7のうちでも特に表面チャネル層5との界面における残留炭素の影響を受けると 考えられるため、この界面についてだけ残留炭素の低減を図るようにしても十分にチャネ 10 ル移動度の向上によるオン抵抗の低減を図ることができる。 【図面の簡単な説明】 【図1】本発明の第1実施形態におけるプレーナ型のMOSFETの断面構成を示す図で ある。 【図2】図1に示すMOSFETの製造工程を示す図である。 【図3】図2に続くMOSFETの製造工程を示す図である。 【図4】図3に続くMOSFETの製造工程を示す図である。 【図5】酸化膜厚の増加量と界面準位密度との関係を調べた図である。 【図6】ドライ酸化時における酸化ガス分圧(〇。分圧)と酸化レートと酸化温度との関 係と、ウェット酸化時における酸化ガス分圧(日。〇分圧)と酸化レートと酸化温度との 20 関係を示す図である。 【図7】酸化ガス分圧の減圧時間に対する酸化装置内の酸化ガス分圧比の関係を示す図で ある。 【図8】伝導帯からのエネルギーEc-E(eV)と界面準位との関係を示す図である。 【図9】MOSダイオードのC-V特性を示した図である。 【図10】図9に示すC-V特性の検査に用いたMOSダイオードの断面構成を示した図 である。 【図11】アニール処理を行った場合におけるラテラルMOSFETのIp-Vs 特性の 変化を示す図である。 【図12】界面準位密度のエネルギー分布を算出した結果を示す図である。 30 【図13】第5実施形態に示すMOSFETの製造工程を示す図である。 【図14】本発明の第2実施形態における溝ゲート型のMOSFETの断面構成を示す図 である。 【図15】本発明の第3実施形態におけるラテラル型のMOSFETの断面構成を示す図 である。 【図16】化学式12及び化学式13に示される反応のGibbsの自由エネルギーの酸 素mol比率依存性を示す図である。 【図17】化学式11及び化学式14に示される反応のGibbsの自由エネルギーの酸 素mol比率依存性を示す図である。 【図18】化学式18及び化学式13に示される反応のGibbsの自由エネルギーの酸 40 素mol比率依存性を示す図である。 【図19】化学式19及び化学式14に示される反応のGibbsの自由エネルギーの酸 素mol比率依存性を示す図である。 【符号の説明】 1...n<sup>+</sup> 型基板、2...n<sup>-</sup> 型エピ層、3...p型ベース領域、 4… n<sup>+</sup> 型ソース領域、 5… 表面チャネル層、 6… J - F E T 部、 7...ゲート酸化膜、8...ゲート電極、10...ソース電極、11...ドレイン電極。



































【図11】

















【図19】



フロントページの続き

(51) Int.CI.<sup>7</sup>

FΙ		
H 0 1 L	29/78	6 5 2 T
H 0 1 L	29/78	653A
H 0 1 L	29/78	301G
H 0 1 L	29/78	301B
H 0 1 L	29/78	301F
H 0 1 L	29/78	658F

(72)発明者 山本 剛

愛知県刈谷市昭和町1丁目1番地 株式会社デンソー内

審査官 田中 永一

```
(56)参考文献 特開平7-240409(JP,A)
特表平11-505073(JP,A)
特開平11-145020(JP,A)
特開平11-238742(JP,A)
特開平11-261061(JP,A)
特開平11-274487(JP,A)
特開平9-27489(JP,A)
特開平8-288500(JP,A)
特開平11-11709(JP,A)
特開平11-11709(JP,A)
```

(58)調査した分野(Int.CI.<sup>7</sup>, DB名)

H01L 21/312 H01L 21/314 H01L 21/316 H01L 21/318 H01L 21/336 H01L 29/78