## (12)特許公報(B2)

(11)特許番号

## 特許第6062340号 (P6062340)

最終頁に続く

| (45)発行日 平    | <sup>z</sup> 成29年 | ⊑1 <b>月18日 (2017.</b> 1. 1 | 8)            |          | (24)登録日    | 平成  | <b>え</b> 28年1 | 2月22 | 日 (201) | 6.12.22) |
|--------------|-------------------|----------------------------|---------------|----------|------------|-----|---------------|------|---------|----------|
| (51) Int.Cl. |                   |                            | FΙ            |          |            |     |               |      |         |          |
| HO1L 2       | 29/78             | (2006.01)                  | HO1L          | 29/78    | 652N       |     |               |      |         |          |
| HO1L 2       | 21/336            | (2006.01)                  | HO1L          | 29/78    | 652C       |     |               |      |         |          |
| HO1L 2       | 29/06             | (2006.01)                  | HO1L          | 29/78    | 652H       |     |               |      |         |          |
| HO1L 2       | 21/329            | (2006.01)                  | HO1L          | 29/78    | 652Q       |     |               |      |         |          |
| HO1L 2       | 29/868            | (2006.01)                  | HO1L          | 29/78    | 653A       |     |               |      |         |          |
|              |                   |                            |               | 1        | 請求項の数      | 14  | ( <b>全</b> 1  | 9 頁) | 最終      | 頁に続く     |
| (21) 出願番号    |                   | 特願2013-214758(日            | 2013-214758)  | (73)特許権  | 者 00000420 | 30  |               |      |         |          |
| (22) 出願日     |                   | 平成25年10月15日                | (2013.10.15)  |          | 株式会社ラ      | *ンソ | -             |      |         |          |
| (65) 公開番号    |                   | 特開2014-132636 (H           | 2014-132636A) |          | 愛知県刈谷      | 市昭  | 和町1           | 丁目1  | 番地      |          |
| (43) 公開日     |                   | 平成26年7月17日 (2              | 2014. 7. 17)  | (74) 代理人 | 110001128  |     |               |      |         |          |
| 審査請求日        | 1                 | 平成26年5月28日(2               | 2014.5.28)    |          | 特許業務法      | えゆ人 | うあい           | 特許事  | 務所      |          |
| 審判番号         |                   | 不服2015-9551 (P20           | 015-9551/J1)  | (72) 発明者 | 利田 祐康      | F   |               |      |         |          |
| 審判請求日        | 1                 | 平成27年5月22日(2               | 2015. 5. 22)  |          | 愛知県刈谷      | 市昭  | 和町1           | 丁目1  | 番地      | 株式会      |
| (31) 優先権主張   | 番号                | 特願2012-265310(日            | 2012-265310)  |          | 社デンソー      | -内  |               |      |         |          |
| (32) 優先日     |                   | 平成24年12月4日 (2              | 2012.12.4)    | (72)発明者  | 赤木 望       |     |               |      |         |          |
| (33) 優先権主張   | 国                 | 日本国(JP)                    |               |          | 愛知県刈谷      | 市昭  | 和町1           | 丁目1  | 番地      | 株式会      |
|              |                   |                            |               |          | 社デンソー      | -内  |               |      |         |          |
|              |                   |                            |               | (72)発明者  | 林 敬太       |     |               |      |         |          |
|              |                   |                            |               |          | 愛知県刈谷      | ケ市昭 | 和町1           | 丁目1  | 番地      | 株式会      |
|              |                   |                            |               |          | 社デンソー      | -内  |               |      |         |          |

(54) 【発明の名称】半導体装置およびその製造方法

(57)【特許請求の範囲】

【請求項1】

表面および裏面を有する第1導電型の半導体基板(3)と、

前記半導体基板の表面側に、不純物濃度が1×10<sup>15</sup> cm<sup>-3</sup>~1×10<sup>16</sup> cm<sup>-3</sup>に設定 された第1導電型カラム(4b)および第2導電型カラム(4a)とが前記半導体基板の 表面と平行に繰り返された繰り返し構造からなるスーパージャンクション構造(4)と、 前記半導体基板の外周側を外周領域(2)、該外周領域の内側を縦型半導体素子が形成 されるセル領域(1)として、前記セル領域および前記外周領域において前記スーパージ ャンクション構造の上に形成された第2導電型の半導体層(5)と、

前記セル領域において前記スーパージャンクション構造の上の前記半導体層に形成され 10 、前記半導体層よりも高不純物濃度とされた第2導電型の高不純物層(10)と、

前記セル領域から前記外周領域に入り込んで形成され、前記高不純物層に接して形成さ れた表面電極(12)と、

前記半導体基板の裏面側に電気的に接続された裏面電極(13)と、

空乏化しない1×10<sup>17</sup> cm<sup>-3</sup>以上6×10<sup>17</sup> cm<sup>-3</sup>以下のピーク不純物濃度で構成さ れるとともに、前記半導体層の表面から所定深さの位置から形成され、前記高不純物層と 接すると共に前記スーパージャンクション構造と接し、基板法線方向から見て、前記表面 電極における前記高不純物層と接している部分のうち最も外周側となる第1端部(P1) と前記高不純物層における外周側の端部との間とオーバーラップして形成された第2導電 型のディープ層(18)と、を有していることを特徴とする半導体装置。

【請求項2】

前記半導体層は、前記外周領域ではリサーフ層を構成している第2導電型層(5)であることを特徴とする請求項1に記載の半導体装置。

【請求項3】

前記ディープ層は、前記表面電極の外縁部を1周囲んで形成されていることを特徴とす る請求項1または2に記載の半導体装置。

【請求項4】

前記ディープ層は、前記高不純物層よりも低不純物濃度であることを特徴とする請求項 1 ないし 3 のいずれか 1 つに記載の半導体装置。

【請求項5】

10

前記ディープ層における前記半導体層の表面からの中心深さが2µm以上であることを 特徴とする請求項1ないし4のいずれか1つに記載の半導体装置。

【請求項6】

前記縦型半導体素子は、前記表面電極をソース電極、前記裏面電極をドレイン電極とするMOSFETであり、

第1導電型カラムおよび第2導電型カラムとが前記半導体基板の表面と平行な一方向に 繰り返された繰り返し構造からなるスーパージャンクション構造と、

前記セル領域には、前記半導体基板の表面と平行な一方向を長手方向として延設された ゲート電極(9)が備えられていると共に、前記表面電極に接する第1導電型のソース領 域(6)が前記ゲート電極と同方向を長手方向として形成され、

20

30

40

前記外周領域には、前記第1端部よりも外周側において、前記高不純物層および前記ス ーパージャンクション構造の上に前記ゲート電極に接続されるゲート配線層(15)が備 えられていることを特徴とする請求項1ないし<u>5</u>のいずれか1つに記載の半導体装置。 【請求項7】

前記ディープ層における外周側の端部は、前記表面電極のうち最も外周側の端部と前記 ゲート配線層に接続されるゲートパッド(17)のうち最も外周側の端部とのうち、いず れか最も外周側に位置している方の端部よりも内側に配置されていることを特徴とする請 求項5に記載の半導体装置。

【請求項8】

前記表面電極と前記ゲートパッドとは所定間隔離間して配置されており、 前記ディープ層は、前記基板法線方向から見て、前記表面電極と前記ゲートパッドの境 界に沿って形成されていることを特徴とする請求項7に記載の半導体装置。

【請求項9】

前記ディープ層は、前記基板法線方向から見て、前記ゲートパッドの外縁部も囲んで形成されていることを特徴とする請求項<u>7</u>または<u>8</u>に記載の半導体装置。

【請求項10】

前記縦型半導体素子は、前記表面電極をアノード電極、前記裏面電極をカソード電極と するダイオードであり、

前記セル領域には、前記高不純物層がアノードコンタクトとして形成されていることを 特徴とする請求項1ないし5のいずれか1つに記載の半導体装置。

【請求項11】

前記ディープ層における内周側の端部は、前記第1端部より4µ~13µm内周側であることを特徴とする請求項1ないし<u>10</u>のいずれか1つに記載の半導体装置。

【請求項12】

前記高不純物層が前記半導体基板の平面方向において分断されており、この分断された 箇所にも前記ディープ層が形成されていることを特徴とする請求項1ないし<u>11</u>のいずれ か1つに記載の半導体装置。

【請求項13】

請求項1ないし<u>11</u>のいずれか1つに記載の半導体装置の製造方法であって、 前記半導体基板を用意する工程と、 前記半導体基板の表面側に前記第1導電型カラムおよび前記第2導電型カラムとを有す るスーパージャンクション構造を形成する工程と、

前記ディープ層の形成予定領域が開口するマスクを用いて第2導電型不純物をイオン注入することにより、前記スーパージャンクション構造の表層部に不純物注入層(23)を 形成する工程と、

前記不純物注入層を形成した前記スーパージャンクション構造の表面に前記第2導電型 層をエピタキシャル成長させると共に、熱処理により前記不純物注入層内の不純物を熱拡 散させて前記ディープ層を形成する工程と、を含んでいることを特徴とする半導体装置の 製造方法。

【請求項14】

10

20

請求項1ないし<u>11</u>のいずれか1つに記載の半導体装置の製造方法であって、 前記半導体基板を用意する工程と、

前記半導体基板の表面側に前記第1導電型カラムおよび前記第2導電型カラムとを有す るスーパージャンクション構造を形成する工程と、

前記スーパージャンクション構造の表面に前記第 2 導電型<u>の半導体</u>層を形成する工程と 、

前記ディープ層の形成予定領域が開口するマスクを用いて前記第2導電型<u>の半導体</u>層の 上から第2導電型不純物を高加速イオン注入することにより前記ディープ層を形成する工 程と、を含んでいることを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、スーパージャンクション(以下、SJという)構造を有する半導体装置およびその製造方法に関するものである。

【背景技術】

[0002]

[0003]

従来より、縦型構造のDMOS(Double-Diffused MOSFET)がセル領域に形成された半 導体装置では、セル領域の外周を囲む外周領域の耐圧層が低不純物濃度のn<sup>-</sup>型エピタキ シャル層のみで形成されている。このため、DMOSのリカバリ動作時に、注入電荷(注 入キャリア)は、n<sup>-</sup>型エピタキシャル層からp型ボディ層におけるソース電極とのコン タクト部に向かって直線的に排出される。

30

40

50

ー方、SJ構造のMOSFETがセル領域に形成された半導体装置では、MOSFET が形成されたセル領域と同様、外周領域の耐圧層もp型カラムとn型カラムが交互に繰り 返されたPNカラムで形成されている(例えば、特許文献1参照)。このため、SJ構造 のMOSFETのリカバリ動作時には、注入電荷は、PNカラムを通じてp型ボディ層に

【先行技術文献】

【特許文献】

[0004]

【特許文献1】特開2006-278826号公報

おけるソース電極とのコンタクト部に向かって排出される。

【発明の概要】

【発明が解決しようとする課題】

[0005]

上記したように、 D M O S では、リカバリ動作時に、注入電荷は、 n <sup>-</sup>型エピタキシャ ル層から p 型ボディ層におけるソース電極とのコンタクト部に向かって直線的に排出され る。このため、注入電荷は比較的集中することなく排出されることになる。

[0006]

しかしながら、 S J 構造の M O S F E T では、リカバリ動作時に、注入電荷は、 P N カ ラムを通じて p 型ボディ層におけるソース電極とのコンタクト部に向かって排出されるこ とになるが、 p型半導体を好んでドリフトする。このため、 図16の矢印で記載したよう に、 n型カラムJ1を跨ぐことなく p型カラムJ2から基板表面側に注入電荷が抜け、外 周領域の p型リサーフ層J3を介して p型ボディ層J4におけるソース電極J5とのコン タクト部から排出される。したがって、 SJ構造のMOSFETは、 DMOSよりも注入 電荷が集中しやすく、 p型ボディ層J4とソース電極J5との境界位置もしくはゲート配 線J6の下方のゲート絶縁膜J7などが破壊されるという問題がある。特に、ソース電極 J5のうちの p型ボディ層J4との接触部位における最も外周側の端部において発熱が大 きくなり、破壊され易い。

[0007]

なお、ここではSJ構造のMOSFETを例に挙げて説明したが、縦型のSJ構造のダ <sup>10</sup> イオードについても同様の問題がある。

[0008]

本発明は上記点に鑑みて、注入電荷の集中を緩和して、素子の破壊を抑制することがで きるSJ構造の縦型半導体素子を有する半導体装置およびその製造方法を提供することを 目的とする。

【課題を解決するための手段】

【0009】

上記目的を達成するため、請求項1に記載の発明では、半導体基板(3)の表面側に、 <u>不純物濃度が1×10<sup>15</sup> cm<sup>-3</sup>~1×10<sup>16</sup> cm<sup>-3</sup>に設定された</u>第1導電型カラム(4 b

) および第2導電型カラム(4a)とが半導体基板の表面と平行に繰り返された繰り返し 構造からなるSJ構造(4)を有する縦型半導体素子を備えた半導体装置において、空乏 化しない<u>1×10<sup>17</sup> cm<sup>-3</sup>以上6×10<sup>17</sup> cm<sup>-3</sup>以下のピーク不純物濃度</u>で構成されると ともに、半導体層の表面から所定深さの位置から形成され、高不純物層と接すると共にS J構造と接し、基板法線方向から見て、表面電極における高不純物層(10)と接してい る部分のうち最も外周側となる第1端部(P1)と高不純物層における外周側の端部との 間とオーバーラップして形成された第2導電型のディープ層(18)を備えていることを 特徴としている。

[0010]

このように、高不純物層およびSJ構造に接触し、基板法線方向から見て第1端部から 高不純物層の端部の間とオーバーラップさせられ、かつ、第2導電型不純物濃度がSJ構 造よりも高いディープ層を備えている。このようなディープ層を備えることにより、リカ バリ動作時における注入電荷の集中を緩和して素子の破壊を抑制することが可能となる。 【0011】

請求項<u>13</u>に記載の発明では、半導体基板の表面側に第1導電型カラムおよび第2導電 型カラムとを有するSJ構造を形成する工程と、ディープ層の形成予定領域が開口するマ スクを用いて第2導電型不純物をイオン注入することにより、SJ構造の表層部に不純物 注入層(23)を形成する工程と、不純物注入層を形成したSJ構造の表面に第2導電型 層をエピタキシャル成長させると共に、熱処理により不純物注入層内の不純物を熱拡散さ せてディープ層を形成する工程と、を含んでいることを特徴としている。

[0012]

このように、SJ構造の表層部に不純物注入層を形成するようにすれば、高加速イオン 注入を行わなくても良いため、スループットを向上でき、製造工程の簡略化を図ることが できる。

【0013】

請求項<u>14</u>に記載の発明では、半導体基板を用意する工程と、半導体基板の表面側に第 1 導電型カラムおよび第2 導電型カラムとを有するSJ構造を形成する工程と、SJ構造 の表面に第2 導電型<u>の半導体</u>層を形成する工程と、ディープ層の形成予定領域が開口する マスクを用いて第2 導電型<u>の半導体</u>層の上から第2 導電型不純物を高加速イオン注入する ことによりディープ層を形成する工程と、を含んでいることを特徴としている。 【0014】

(4)

30

20

きる。この場合、請求項14のようにイオン注入によって結晶欠陥が生じた表面にエピタ キシャル成長することがないため、より結晶性の良い半導体素子を得ることができる。 [0015]なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関 係の一例を示すものである。 【図面の簡単な説明】 [0016]【図1】本発明の第1実施形態にかかるSJ構造のMOSFETを備えた半導体装置の上 10 面レイアウト図である。 【図2】図1に示す半導体装置の11-11 '断面図である。 【図3】図1に示す半導体装置の|||-|||'断面図である。 【図4】図1に示す半導体装置のIV-IV'断面図である。 【図5】p型ディープ層18の加速電圧、中心深さ、ドーズ量およびピーク濃度とリカバ リ耐量との関係を示した図である。 【図6】図2に示す断面において端部P1からの突き出し長L1を示した図である。 【図7】突き出し長し1に対する端部P1での発熱温度をシミュレーションにより解析し た結果を示すグラフである。 【図8】図2に示す断面において端部P1からのオーバーラップ長L2を示した図である 20 【図9】オーバーラップ長L2に対するリカバリ耐量[A/μs]を実験により調べた結 果を示すグラフである。 【図10】第1実施形態にかかる半導体装置の製造工程を示した断面図である。 【図11】本発明の第2実施形態にかかる半導体装置の製造工程を示した断面図である。 【図12】本発明の第3実施形態にかかる半導体装置の上面レイアウト図である。 【図13】本発明の第4実施形態にかかるS」構造のダイオードを備えた半導体装置の断 面図である。 【図14】本発明の第5実施形態にかかるSJ構造のMOSFETを備えた半導体装置の 上面レイアウト図である。 30 【図15】図14に示す半導体装置のXV-XV<sup>'</sup>断面図である。 【図16】リカバリ動作時に注入電荷が移動する様子を示した半導体装置の断面図である 【発明を実施するための形態】 [0017]以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互 において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。 [0018](第1実施形態) 本発明の第1実施形態にかかる半導体装置について、図1~図4を参照して説明する。 40 図1~図4に示す半導体装置は、四角形状のセル領域1に縦型半導体素子としてSJ構造 の多数のMOSFETが形成されると共に、セル領域1を囲むように外周領域2が配置さ れた構造とされている。 [0019]図2~図4に示すように、半導体装置は、例えばシリコンからなるn<sup>+</sup>型基板3の表面 にp型カラム4aおよびn型カラム4bを有するSJ構造4を備え、SJ構造4の上にM OSFETなどを構成する各部が形成されることで構成されている。 p型カラム 4 a およ び n 型カラム 4 b は n <sup>+</sup>型基板 3 の表面と平行な一方向に所定ピッチおよび所定幅で繰り 返された繰り返し構造とされており、 n<sup>+</sup>型基板 3 の表面全面、つまりセル領域 1 に加え て外周領域2にも形成されている。これらp型カラム4aおよびn型カラム4bについて は、チャージバランスを考慮して不純物濃度や幅およびピッチを設定してあるが、同じ不 50

(5)

このように、第2導電型層の上から第2導電型不純物を高加速イオン注入することもで

純物濃度とされる場合には同幅および等ピッチで形成される。これらp型カラム4aおよ びn型カラム4bの不純物濃度は、例えば1×10<sup>15</sup>~1×10<sup>16</sup> cm<sup>-3</sup>に設定されてい る。

[0020]

また、S」構造4の上にエピタキシャル成長により形成されたp型層5が設けられてい る。この p 型層 5 は、セル領域 1 から外周領域 2 にわたって形成されており、外周領域 2 においてリサーフ層として機能する。例えば、 p 型層 5 の不純物濃度は、 1 × 1 0<sup>15</sup>~5 ×10<sup>15</sup> cm<sup>-3</sup>に設定され、本実施形態では3×10<sup>15</sup> cm<sup>-3</sup>に設定している。 [0021]

10 セル領域1においては、SJ構造4を有するMOSFETの一例として、トレンチゲー ト型のMOSFETを形成している。このトレンチゲート型のMOSFETの各部は次の ように構成されている。すなわち、図3に示すように、セル領域1におけるp型層5の表 層部に、 n <sup>+</sup>型ソース領域 6 が形成されている。この n <sup>+</sup>型ソース領域 6 は、基板表面と平 行な一方向を長手方向として延設されている。また、n<sup>+</sup>型ソース領域6および後述する p型高不純物層10を貫通してSJ構造4に達するように、n<sup>+</sup>型ソース領域6と同方向 を長手方向とするトレンチ7が形成されている。このトレンチ7の内壁面には、酸化膜や ONO膜などによってゲート絶縁膜8が形成されており、このゲート絶縁膜8の表面にお いてトレンチ7を埋め込むようにゲート電極9が形成されている。このような構造によっ てトレンチゲートが構成される。そして、ゲート電極9にゲート電圧が印加されたときに は、p型高不純物層10のうちトレンチゲートを構成するトレンチ7の側面に接する部分 であって、 n<sup>+</sup>型ソース領域 6 と n 型カラム 4 b との間に挟まれた部分にチャネルを形成 するようになっている。

20

30

40

[0022]

図1に示すようにトレンチ7は一方向を長手方向として複数本が等ピッチで平行に並べ られた構成とされている。そして、図2~図4から分かるように、本実施形態では、トレ ンチ7をSJ構造4におけるp型カラム4aおよびn型カラム4bの長手方向と垂直に並 べたレイアウトとしている。

また、セル領域1においては、p型層5の表面から所定深さの位置まで、p型層5に対 してp型不純物がイオン注入されることで、p型層5が高濃度化とされたp型高不純物層 10が形成されている。 p 型高不純物層 10 は、 S J 構造 4 を構成する各カラムよりも高 不純物濃度とされている。例えば、p型高不純物層10の不純物濃度は、1×10<sup>17</sup>~1 ×10<sup>18</sup>cm<sup>-3</sup>に設定され、本実施形態では4×10<sup>17</sup>cm<sup>-3</sup>に設定している。 [0024]

p型高不純物層10は、p型ボディ層として機能すると共にMOSFETのチャネルを 形成するp型チャネル層としても機能している。p型ボディ層とp型チャネル層とは同じ イオン注入工程によって形成されていても良いが、別々のイオン注入工程によって形成さ れていても良い。つまり、閾値調整のために、p型高不純物層10のうちチャネルが形成 されるp型チャネル層となる部分をp型ボディ層の部分と別のイオン注入工程で形成し、 これらp型チャネル層とp型ボディ層のp型不純物濃度が異なる値とされていても良い。 [0025]

この
p
型高不純物
層
1
0
は
、
各
ト
レンチ
7
の
間
に
お
い
て
セ
ル
領
域
1
か
ら
外
周
領
域
2
に
向 けて設けられている。具体的には、 p 型高不純物層10は、 トレンチ7や n <sup>+</sup>型ソース領 域6の長手方向と同方向を長手方向として延設されていると共にn<sup>+</sup>型ソース領域6に沿 って形成され、外周領域2で終端させられている。そして、本実施形態では、トレンチ7 および p 型高不純物層10については、長手方向の両先端位置が外周領域まで張り出すよ うに形成し(図2参照)、 n<sup>+</sup>型ソース領域6についてはセル領域1内にのみ形成される ようにしてある(図3および図4参照)。このため、セル領域1内でのみMOSFETが 構成されるようにしてある。

[0026]

また、ゲート電極9上には、当該ゲート電極9を覆うと共にn<sup>+</sup>型ソース領域6および p型高不純物層10の表面を露出させるコンタクトホールが設けられた層間絶縁膜11が 形成されている。そして、ソース電極に相当する表面電極12がこの層間絶縁膜11を覆 うと共に、層間絶縁膜11のコンタクトホールを介してn<sup>+</sup>型ソース領域6やp型高不純 物層10と接するように形成されている。表面電極12は、セル領域1から外周領域2に 入り込むように形成されており、図1に示すように略四角形状でレイアウトされ、四角形 の一辺において部分的に凹まされた形状とされている。この表面電極12の外縁部は、後 述する保護膜19によって覆われているが、外縁部よりも内側の領域は保護膜19から露 出させられており、その露出させられた領域が外部接続用のソースパッドとされる。 【0027】

(7)

さらに、n<sup>+</sup>型基板3の裏面側、つまりSJ構造4とは反対側の面には、ドレイン電極 に相当する裏面電極13が形成されている。このような構造により、セル領域1における MOSFETが構成されている。このような構造のMOSFETは、ゲート電極9に対し て所定の電圧を印加すると、トレンチ7の側面に位置するp型層5にチャネルを形成し、 ソース-ドレイン間に電流を流すという動作を行う。そして、p型層5の下部をSJ構造 4としているため、オン抵抗を低減しつつ、耐圧を得ることができる。

【0028】

一方、外周領域2では、外周領域2のうちのセル領域1側の位置において絶縁膜14を 介してゲート配線層15が形成されており、このゲート配線層15がセル領域1に形成さ れた各MOSFETのゲート電極9と電気的に接続されている。また、外周領域2におけ る表面電極12よりも外周側において、p型層5の上にはLOCOS酸化膜などで構成さ れた絶縁膜16が形成されており、絶縁膜14およびゲート配線層15は、外周側では絶 縁膜16の上まで延設されている。

【 0 0 2 9 】

また、ゲート配線層15は層間絶縁膜11で覆われており、図2とは別断面において、 層間絶縁膜11に形成されたコンタクトホールを介して層間絶縁膜11の上に形成された ゲートパッド17(図1参照)に接続されている。このゲートパッド17は、略四角形状 で構成された表面電極12の部分的に凹まされた部分に配置され、表面電極12との間が 所定距離離間するように配置されている。

【 0 0 3 0 】

そして、ゲートパッド17の外縁部や層間絶縁膜11を覆うように保護膜19が形成されることで、半導体装置の表面保護が成されている。

[0031]

このような構造により、外周領域2の基本構造が構成されている。そして、本実施形態 では、このような基本構造に加えて、さらに電荷集中を緩和するためのp型ディープ層1 8を備えている。p型ディープ層18は、図1に示すように、半導体装置の上方(基板法 線方向)から見て、表面電極12の外縁部を1周囲むように形成されている。より詳しく は、図2に示すように、p型ディープ層18は、p型高不純物層10とSJ構造4との間 において、これらに接するように形成されている。p型ディープ層18のピーク濃度の深 さがp型高不純物層10のピーク濃度の深さよりも深いところが特徴である。また、p型 ディープ層18は、p型高不純物層10とオーバーラップさせられている(図2参照)。 【0032】

p型ディープ層18は、p型不純物濃度が少なくともp型層5(より詳しくは、p型層5のうちの外周領域2に位置するリサーフ層として機能する部分)よりも濃く設定されている。このため、p型ディープ層18は、p型層5よりも内部抵抗が小さくなり、MOSFETのリカバリ動作時に、外周領域2におけるp型層5を通じて移動する注入電荷がp型高不純物層10に移動して表面電極12に排出される際の通過経路となる。また、従来ではp型層5の表面側に集中していた電荷をp型ディープ層18の深さ方向の広範囲において取り込めるため、p型層5の表面側への電荷の集中を抑制できる。p型ディープ層18がp型高不純物層10を介さずに表面電極12に接続している場合や、p型ディープ層

10

20

30

18が表面から形成された場合は電荷を分散する効果は低減する。またp型ディープ層1 8は空乏化しないことが望ましい。空乏化しないことにより、電荷を分散する効果が高ま るだけでなく、ゲート絶縁膜8の電界が抑制される。したがって、p型層5の表面側、特 に表面電極12におけるp型高不純物層10との接触部位のうちの最も外周側の端部P1 において発熱を抑制でき、ゲート絶縁膜8や表面電極12とp型高不純物層10との境界 位置などの破壊を抑制できる。

【0033】

また、 p 型ディープ層 1 8 は、 p 型不純物濃度が少なくとも p 型カラム 4 a および n 型 カラム 4 b で構成される S J 構造 4 よりも高不純物濃度とされている。 p 型ディープ層 1 8 を低不純物濃度にすると、 p 型ディープ層 1 8 の不純物濃度よりも注入電荷密度が上回 るようになり、注入電荷を分散する効果が低減され、リカバリ耐量を低減させることにな る。このため、 p 型ディープ層 1 8 の p 型不純物濃度を S J 構造 4 よりも高不純物濃度に している。

【0034】

さらに、p型ディープ層18を所定深さの位置から形成しているが、注入電荷を分散す る効果は、p型ディープ層18の深さについても依存性を有している。すなわち、p型デ ィープ層18の深さが浅いと、注入電荷を深さ方向に分散する効果が低下し、リカバリ耐 量を低下させる要因になる。このため、p型ディープ層18を所定深さ以上としている。 【0035】

具体的に、加速電圧 [ k e V ] およびドーズ量 [ c m<sup>-2</sup> ] を変化させて、 p 型ディープ <sup>20</sup> 層 1 8 の中心深さおよびピーク濃度を調整してリカバリ耐量を調べたところ、図 5 に示す 結果が得られた。

【0036】

この図に示すように、 p 型ディープ層 1 8 の不純物濃度および中心深さに依存してリカ バリ耐量が変化している。 p 型ディープ層 1 8 がない場合には、 3 0 A / µ s であるのに 比べて、 p 型ディープ層 1 8 を形成することで、少なくとも 2 0 0 A / µ s までリカバリ 耐量を増加させられている。そして、例えばリカバリ耐量 3 0 0 A / µ s 以上を定格とす る場合、 p 型ディープ層 1 8 の不純物濃度を 1 × 1 0<sup>17</sup> c m<sup>-3</sup>以上に設定すれば、定格と なるリカバリ耐量以上の耐量を得ることが可能となる。さらに、 p 型ディープ層 1 8 の不 純物濃度を 1 × 1 0<sup>17</sup> c m<sup>-3</sup>以上に設定しつつ、中心深さを 2 . 0 µ m 以上にすると 1 0 0 0 A / µ s 以上のリカバリ耐量を見込むことができた。

30

10

したがって、本実施形態では、 p 型ディープ層 1 8 の不純物濃度を 1 × 1 0<sup>17</sup> c m<sup>-3</sup>以 上に設定しつつ、 p 型ディープ層 1 8 の中心深さを 2 . 0 µ m 以上に設定し、 1 0 0 0 A / µ s 以上のリカバリ耐量が得られるようにしている。

【 0 0 3 8 】

[0037]

また、 p 型ディープ層18は、 p 型不純物濃度が p 型高不純物層10よりも薄く設定さ れていることが望ましい。このため、 p 型ディープ層18に取り込まれた電荷は、 p 型層 5よりも低抵抗かつ p 型高不純物層10よりも高抵抗となる p 型ディープ層18内を高速 ではなく比較的緩やかに移動して p 型高不純物層10に辿り着くようにできる。したがっ て、 p 型高不純物層10に高速で移動する場合と比較して、より p 型ディープ層18と p 型高不純物層10との接続部位で電荷が集中することを緩和でき、当該部位での破壊を抑 制できるようにしている。

【 0 0 3 9 】

このように、 p型ディープ層18を備えることにより、リカバリ動作時における注入電荷の集中を緩和して素子の破壊を抑制することが可能となる。この効果は、 p型ディープ層18を、 p型高不純物層10およびSJ構造4に接触させつつ半導体装置の上方から見て p型高不純物層10とオーバーラップさせ、 p型不純物濃度が p型層5よりも高く、 p型高不純物層10よりも低くすれば得られる。ただし、 p型ディープ層18の内外周それ ぞれの端部の位置に応じて上記効果の高さが変わってくる。このため、後述する実験結果

に基づいて p 型ディープ層 1 8 の内外周それぞれの端部の位置を設定するのが好ましい。 【 0 0 4 0 】

まず、図6および図7を参照して、p型ディープ層18の外周側の端部の位置と発熱との関係について説明する。

【0041】

リカバリ動作時に最も発熱が生じると考えられる場所は、注入電荷が最も集中すると考 えられる端部P1である。このため、図6に示すように、端部P1からp型ディープ層1 8の外周側の端部までの距離を突き出し長L1[µm]と定義し、p型ディープ層18の ドーズ量(つまり不純物濃度)を変えて突き出し長L1と端部P1での発熱温度との関係 をシミュレーションにて求めた。図7は、その結果を示したグラフである。この図に示す ように、突き出し長L1に応じて端部P1での発熱温度が変化しており、突き出し長L1 が大きくなるほど端部P1での発熱温度が低下している。p型ディープ層18のドーズ量 を1×10<sup>13</sup>cm<sup>-2</sup>と1×10<sup>14</sup>cm<sup>-2</sup>とに変更した場合、p型ディープ層18のドーズ 量が多い方が発熱温度が低くなったが、いずれのでも同様に、突き出し長L1が大きくな るほど発熱温度が低下するという傾向を示していた。

【0042】

したがって、 p型ディープ層18の外周側の端部については、端部 P1からの突き出し 長L1が長くなるほど発熱温度を低くでき、より端部 P1およびその近傍での破壊を抑制 することが可能になる。

【0043】

ただし、半導体装置の上方から見て、p型ディープ層18の外周側の端部を表面電極12やゲートパッド17、ゲート配線層15における外周側の端部、要はドレイン・ソース 間降伏電圧(耐圧)を測定する際に接地電位となる最外部よりも外側にすると、逆に耐圧 を低下させることになる。このため、表面電極12やゲートパッド17、ゲート配線層1 5のうち最も外周側に位置している方における外周側の端部よりもp型ディープ層18の 外周側の端部が内側に配置されるようにすることが望ましい。

[0044]

また、半導体装置の上方から見て、p型ディープ層18の外周側の端部がp型高不純物層10の端部よりも内側に配置されると、p型ディープ層18ではなくp型高不純物層1 0に注入電荷が引き込まれる。このため、p型ディープ層18の外周側の端部が少なくと もp型高不純物層10の端部よりも外側に配置されるようにしている。 【0045】

30

40

20

10

次に、図8および図9を参照して、p型ディープ層18の内周側の端部の位置とリカバ リ耐量との関係について説明する。

【0046】

上記したように、 p 型ディープ層 1 8 は、電荷を深さ方向の広範囲で取り込んだのち、 比較的緩やかに p 型高不純物層 1 0 に辿り着くようにしている。このため、所望の内部抵 抗となるように、ある程度の濃度および幅であることが必要である。 p 型ディープ層 1 8 の濃度については、 p 型層 5 よりも高く、かつ、 p 型高不純物層 1 0 よりも低く設定して あるが、 p 型ディープ層 1 8 の幅についても、リカバリ耐量を考慮して設定するのが好ま しい。

【0047】

そこで、 p 型ディープ層 1 8 の幅とリカバリ耐量との関係について調べた。具体的には 、リカバリ耐量を得るためには、半導体装置の上方から見て、 p 型ディープ層 1 8 の内周 側の端部が端部 P 1 よりも内側にあることが必要である。このため、図 8 に示すように、 p 型ディープ層 1 8 の内周側の端部から端部 P 1 までの p 型ディープ層 1 8 と p 型高不純 物層 1 0 とのオーバーラップ量をオーバーラップ長 L 2 と定義し、リカバリ耐量 [ A / µ s ] との関係について実験により求めた。図 9 は、その結果を示したグラフである。 【 0 0 4 8 】

この図に示すように、オーバーラップ長L2に応じてリカバリ耐量が変化している。オ 50

ーバーラップ長L2が小さいときにはリカバリ耐量が小さい。これはp型ディープ層18 が p 型高不純物層10との接続が小さくなり、表面電極12の電位から浮いたフローティ ング状態となって電荷の拡散効果が弱まったためと考えられる。つまり、オーバーラップ 長し2が小さく、表面電極12の電位から浮いたフローティング状態になると、注入電荷 が p 型ディープ層18に入らずに直接 p 型高不純物層10から排出され、リカバリ耐量が 低下する。一方、オーバーラップ長L2が7~13umのときに最もリカバリ耐量が大き くなり、オーバーラップ長L2が更に増加すると抵抗成分が減少するため再びリカバリ耐 量が低下していた。このようにオーバーラップ長L2には最適条件がある。この実験は、 p型ディープ層18のドーズ量を1×10<sup>14</sup> cm<sup>-2</sup>として行ったが、他の濃度についても オーバーラップ長L2とリカバリ耐量の変化の関係は上記と同様になる。そして、オーバ ーラップ長L2が所定範囲となるときに高いリカバリ耐量を得られることが分かる。例え ば、リカバリ耐量が600A/us以上を得るのであれば、オーバーラップ長L2を4~ 13µmの範囲に設定すればよい。

[0049]

このように、オーバーラップ長L2を所定範囲、例えば6~12µmに設定することで 、高いリカバリ耐量を得ることが可能となる。なお、図9に示した結果は、p型ディープ 層18が表面電極12に直接接触する構造であるとリカバリ耐量を低下させてしまうこと を示唆している。このため、p型ディープ層18についてはp型高不純物層10を介して 表面電極12に接続されるようにしてあり、これによりリカバリ耐量の低下を抑制してい る。

[0050]

続いて、上記のように構成される本実施形態の半導体装置の製造方法について、図10 を参照して説明する。なお、本実施形態の半導体装置では、p型カラム4aやn型カラム 4 b の長手方向とトレンチゲートの長手方向とが垂直とされているが、ここでは製造方法 を分かり易くするために、これらを平行にして図示してある。 [0051]

まず、図10( a )に示すように、表面および裏面を有する n <sup>+</sup>型基板 3 を用意したの ち、n<sup>+</sup>型基板3の表面にn型エピタキシャル層20を形成する。続いて、図示しないp 型カラム4aの形成予定位置が開口するマスクを用いてn型エピタキシャル層20をエッ チングする。これにより、図10(b)に示すようにn型エピタキシャル層20のうちの n型カラム4bの形成位置のみが残され、p型カラム4aの形成予定位置にトレンチ21 が形成される。このとき、トレンチ21の深さがn型エピタキシャル層20の厚み分とな るようにエッチングしても良いが、n型エピタキシャル層20が所望厚さ残るようにトレ ンチ21の深さを設定しても良い。

[0052]

次に、図10(c)に示すように、トレンチ21内を埋め込むようにn型エピタキシャ ル層20の上にp型エピタキシャル層22を形成する。そして、図10(d)に示すよう に、平坦化研磨を行うことで、 n 型エピタキシャル層 2 0 および p 型エピタキシャル層 2 2 を所定量除去する。これにより、 n 型エピタキシャル層 2 0 によって n 型カラム 4 b が 構成され、p型エピタキシャル層22によってp型カラム4aが構成されて、SJ構造4 が完成する。

[0053]

さらに、フォト工程によってp型ディープ層18の形成予定位置が開口する図示しない マスクを配置したのち、そのマスクを用いて p 型不純物をイオン注入する。これにより、 図10(e)に示すように、p型カラム4aおよびn型カラム4bの表面にp型ディープ 層18を形成する為の不純物注入層23が形成される。そして、図10(f)に示すよう に、 p 型層 5 をエピタキシャル成長させたのち、熱処理を行うことで不純物注入層 2 3 内 の p 型不純物を熱拡散させ、 p 型カラム 4 a および n 型カラム 4 b の表層部から p 型層 5 内に至るp型ディープ層18を形成する。

[0054]

20

10

その後は、従来と同様のMOSFETの製造工程を経て、図10(g)に示すようにSJ構造のトレンチゲート型のMOSFETを備えた半導体装置が完成する。 【0055】

以上説明したように、 p 型高不純物層10 および S J 構造4 に接触し、半導体装置の上 方から見て端部 P 1 から p 型高不純物層10の端部の間とオーバーラップさせるように p 型ディープ層18を設けている。また、 p 型ディープ層18の p 型不純物濃度を p 型層 5 よりも高く、かつ、 p 型高不純物層10よりも低くしている。このような p 型ディープ層 18を備えることにより、リカバリ動作時における注入電荷(注入キャリア)の集中を緩 和して素子の破壊を抑制することが可能となる。

[0056]

(第2実施形態)

本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対して半導体 装置の製造方法を変更したものであり、その他については第1実施形態と同様であるため 、第1実施形態と異なる部分についてのみ説明する。

[0057]

本実施形態にかかる半導体装置の製造方法について、図11を参照して説明する。まず 、図11(a)~(d)に示す工程において、第1実施形態で説明した図10(a)~( d)と同様の工程を行う。そして、図11(e)に示す工程では、p型ディープ層18を 形成するためのp型不純物のイオン注入の前に、SJ構造4の上にp型層5をエピタキシ ャル成長させる。その後、フォト工程によってp型ディープ層18の形成予定位置が開口 する図示しないマスクを配置したのち、そのマスクを用いてp型層5の上からp型不純物 を高加速イオン注入によって注入する。これにより、図11(f)に示すようにp型ディ ープ層18が形成される。この後は、従来と同様のMOSFETの製造工程を経て、図1 1(g)に示すようにSJ構造のトレンチゲート型のMOSFETを備えた半導体装置が 完成する。

[0058]

以上説明したように、p型ディープ層18を形成するためのp型不純物のイオン注入の 前に、p型層5をエピタキシャル成長させ、その後、p型ディープ層18を高加速イオン 注入によって形成することもできる。このような製造方法の場合、第1実施形態と比較し て、高加速イオン注入が行える装置が必要になるため、第1実施形態のような高加速イオ ン注入が無いことによる製造工程の簡略化を図ることはできない。しかし、第1実施形態 のようにインプラによって結晶欠陥が生じた表面にエピタキシャル成長することがないた め、より結晶性の良いリサーフ層を得ることができる。

【0059】

なお、この製造方法の場合、 p型ディープ層 1 8 を p 型層 5 の表面から形成することも できる。しかしながら、 p 型ディープ層 1 8 を p 型層 5 の表面から形成すると、 p 型層 5 の表面まで欠陥が形成されることから、欠陥修復のための熱処理が必要になる。このため 、本実施形態の方法によれば、 p 型ディープ層 1 8 を形成する為の熱処理が必要なくなり 、熱処理を行うとしてもその処理時間を短くすることが可能となる。

[0060]

(第3実施形態)

本発明の第3実施形態について説明する。本実施形態は、第1実施形態に対してp型ディープ層18の上面レイアウトを変更したものであり、その他については第1実施形態と 同様であるため、第1実施形態と異なる部分についてのみ説明する。

【0061】

本実施形態にかかる半導体装置の構成について、図12を参照して説明する。この図に 示すように、本実施形態では、p型ディープ層18を表面電極12の外縁部を1周囲むよ うに形成しているのに加えて、ゲートパッド17のうち表面電極12と対向していない辺 の外縁部にも形成している。つまり、半導体装置の上方から見て、ゲートパッド17の外 縁部も囲うようにp型ディープ層18を形成している。 10

20

[0062]

ゲート絶縁膜8や表面電極12とp型高不純物層10との境界位置などの破壊を抑制す るには、p型ディープ層18が表面電極12の外縁部を1周囲むように形成されていれば 良い。しかしながら、ゲートパッド17の下方にもSJ構造4が構成されており、リカバ リ動作時にはそのゲートパッド17の下方に位置するp型カラム4aからも注入電荷が移 動してくる。したがって、ゲートパッド17のうち表面電極12と対向していない辺の外 縁部にもp型ディープ層18を形成することで、ゲートパッド17の下方に存在する注入 電荷を分散することで集中を抑制できリカバリ耐量を向上させることができる。

【 0 0 6 3 】

(第4実施形態)

10

20

本発明の第4実施形態について説明する。本実施形態は、セル領域1にMOSFETで はなくダイオードを形成する場合について説明する。なお、ダイオードを形成する場合で あっても、半導体装置の基本構造は似ているため、第1実施形態に対して変更される部分 についてのみ説明する。

[0064]

本実施形態にかかる半導体装置の構成について、図13を参照して説明する。図13に 示すように、本実施形態では、セル領域1におけるp型層5をアノード領域、p型高不純 物層10をアノードコンタクトとし、n型カラム4bおよびn<sup>+</sup>型基板3をカソード領域 とするPNダイオードが構成されている。表面電極12は、p型高不純物層10に接触さ せられたアノード電極として機能し、保護膜19にて外縁部が覆われているが、それより も内側は露出させられて外部接続用のアノードパッドとして機能する。また、裏面電極1 3がカソード電極として機能する。その他、MOSFETに備えられていたゲート電極構 造やゲート配線層、n<sup>+</sup>型ソース領域などが無くなっている点が異なっているが、残りの 部分は第1実施形態に示す半導体装置と同様である。このようにして、SJ構造4のダイ オードを備えた半導体装置が構成されている。

[0065]

このような構成の半導体装置にも、 p 型ディープ層 1 8 を備えてある。このため、第 1 実施形態と同様、リカバリ動作時における注入電荷の集中を緩和して素子の破壊を抑制で きるという効果が得られる。

【0066】

なお、本実施形態の場合、 p 型ディープ層 1 8 を端部 P 1 と p 型高不純物層 1 0 の端部 との間とオーバーラップさせるようにすれば、上記効果を得られる。また、 p 型ディープ 層 1 8 の突き出し長 L 1 については、第 1 実施形態と同様、端部 P 1 から p 型ディープ層 1 8 の外周側の端部までの距離で定義でき、突き出し長 L 1 が長くなるほど端部 P 1 での 発熱温度を低下させられ、破壊抑制の効果を高められる。一方、オーバーラップ長 L 2 に ついては、 p 型ディープ層 1 8 の内周側の端部から p 型高不純物層 1 0 の外周側の端部ま での p 型ディープ層 1 8 と p 型高不純物層 1 0 のオーバーラップ量で定義できる。そして 、オーバーラップ長 L 2 を所望範囲、例えば 6 ~ 1 2 μmに設定することで、高いリカバ リ耐量を得ることができる。

[0067]

(第5実施形態)

本発明の第5実施形態について説明する。本実施形態は、セル領域1の中央部にゲート パッド17を配置したものであり、その他については第1実施形態と同様であるため、第 1実施形態と異なる部分についてのみ説明する。

【0068】

本実施形態にかかる半導体装置の構成について、図14および図15を参照して説明す る。図14に示すように、本実施形態では、セル領域1における中央位置にゲートパッド 17を配置している。このような構造では、ゲートパッド17が形成された位置や、ゲー トパッド17に繋がる引出配線部17aにおいて、図14に示すように基板法線方向から 見てp型高不純物層10が分断された構造となる。つまり、セル領域1内において、部分 30

40

的にp型高不純物層10が切り欠かれた構造となる。このため、図14および図15に示 すように、 p 型高不純物層10が分断された箇所にも、 p 型ディープ層18を形成するよ うにしている。

[0069]

このように、p型高不純物層10が分断された構造となる場合に、その分断された箇所 にも p 型ディープ層 1 8 を形成することで、リカバリ耐量の低下を抑制することが可能と なる。

[0070]

(他の実施形態)

10 本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲 内において適宜変更が可能である。

[0071]

例えば、第1~第3実施形態では、MOSFETとして、トレンチゲート型のものを例 に挙げて説明したが、プレーナ型のものであっても良い。その場合、エピタキシャル成長 で p 型層 5 を全面に形成するのではなく、 n 型層をエピタキシャル成長させ、必要な部位 に p 型不純物をイオン注入することで p 型層 5 を形成すれば良い。具体的には、セル領域 1 ではチャネルが形成されるボディ領域、外周領域 2 ではリサーフ層となる領域に p 型不 純物をイオン注入してp型層5を形成すれば良い。

20 また、上記第1実施形態において、ソース電極となる表面電極12やゲートパッド17 のレイアウトの一例を示したが、他のレイアウトであっても良い。例えば、ゲートパッド 17を表面電極12の中央位置に配置し、表面電極12の外周側からゲートパッド17に 向けて延設された引出配線が設けられる構造とされる場合がある。この場合、ゲートパッ ド17からの引出配線の配置スペースを空けて表面電極12がレイアウトされることにな るが、このような場合でも、ゲートパッド17や引出配線と表面電極12との境界に沿っ て p 型ディープ層18を形成すれば良い。

[0073]

また、上記第1~第3実施形態では、トレンチ7の長手方向とp型カラム4aやn型カ ラム4bの長手方向を垂直にしたが、これらを平行にしても良い。つまり、ゲート電極9 とp型カラム4aやn型カラム4bの長手方向を同じにしても良い。この場合、n型カラ ム4b内にトレンチ7が形成されるようにすれば良い。勿論、プレーナ型のMOSFET とする場合にも、ゲート電極9とp型カラム4aやn型カラム4bの長手方向を同じにし ても良い。

[0074]

また、上記第1~第3実施形態では、S」構造4をトレンチエピ方式で形成しているが 、積層エピ方式で形成しても構わない。例えば、n型エピタキシャル層22の一部を形成 したのち、p型不純物をイオン注入してp型カラム4aの一部を形成するという工程を繰 り返すことで、PNカラムを形成しても良い。

[0075]

40 また、リサーフ層を構成するp型層5をエピタキシャル成長で形成しているが、イオン 注入と拡散により形成してもよい。さらに、リサーフ層を構成するために、 S」構造 4の 上に半導体層としてp型層5を形成したが、リサーフ層は必須ではないため、p型層5で はなく、半導体層としてn型層を形成することもできる。

[0076]

また、上記各実施形態において、PNカラムは半導体基板3の表面と平行にp型カラム 4 aとn型カラム4bとが繰り返された繰り返し構造であれば良く、p型カラム4aをn 型カラム4b中にドット状に形成してた構造としても良い。

[0077]

また、上記実施形態では、p型ディープ層18を表面電極12の外縁部を1周囲んで形 成された構造としたが、必ずしも1周囲んでいる必要はない。

30

[0078]

また、上記第1~第3実施形態では、第1導電型をn型、第2導電型をp型としたnチャネルタイプのMOSFETを備える半導体装置を例に挙げて説明した。しかしながら、 各構成要素の導電型を反転させたpチャネルタイプのMOSFETを備える半導体装置に 対しても本発明を適用することができる。

(14)

【0079】

さらに、上記第5実施形態では、p型高不純物層10が分断された構造の一例としてゲ ートパッド17をセル領域1の中央位置に配置する場合を例に挙げたが、他のp型高不純 物層10が分断された構造であっても良い。すなわち、基板法線方向から見てp型高不純 物層10が分断された構造において、分断された箇所にp型ディープ層18を備えた構造 とすることで、他の構造であってもリカバリ耐量の低下を抑制できる。例えば、単にLO COS酸化膜などによってp型高不純物層10が分断された構造などについて、p型高不 純物層10が分断された箇所にp型ディープ層18を備えた構造を適用できる。 【符号の説明】

【0080】

- セル領域 1 2 外周領域 3 n<sup>+</sup>型基板(半導体基板) 4 SJ構造 p型層 5 10 p型高不純物層 12 表面電極 13 裏面電極 15 ゲート配線層 p型ディープ層 18
- 【図1】







10

















【図10】



























フロントページの続き

| (51)Int.CI. |        |           | FΙ      |       |      |
|-------------|--------|-----------|---------|-------|------|
| H 0 1 L     | 29/861 | (2006.01) | H 0 1 L | 29/78 | 658E |
|             |        |           | H 0 1 L | 29/06 | 301D |
|             |        |           | H 0 1 L | 29/06 | 301V |
|             |        |           | H 0 1 L | 29/91 | В    |
|             |        |           | H 0 1 L | 29/91 | D    |

## 合議体

審判長 河口 雅英審判官 鈴木 匡明審判官 深沢 正志

(56)参考文献 特開2008-004643(JP,A) 特開2007-281034(JP,A) 特開2010-153622(JP,A) 特開2011-181805(JP,A) 特開2003-224273(JP,A) 特開2003-224273(JP,A) 特開2011-228490(JP,A)

(58)調査した分野(Int.Cl., DB名) H01L 29/78 H01L 29/02