

公告本

發明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※申請案號：97113038

※申請日期：97.4.10

※IPC 分類：G11C 29/04

一、發明名稱：(中文/英文)

快閃記憶體的損壞區塊辨識方法、儲存系統及其控制器
器 / BAD BLOCK DETERMINING METHOD FOR
FLASH MEMORY, STORAGE SYSTEM AND
CONTROLLER THEREOF

二、申請人：(共 1 人)

姓名或名稱：(中文/英文)

群聯電子股份有限公司 / PHISON ELECTRONICS CORP.

代表人：(中文/英文) 潘健成 / KHEIN-SENG PUA

住居所或營業所地址：(中文/英文)

苗栗縣竹南鎮群義路 1 號 / NO. 1, QUN YI RD., JHUNAN, MIAOLI,
TAIWAN 350, R. O. C.

國籍：(中文/英文) 中華民國/TW

三、發明人：(共 2 人)

姓名：(中文/英文)

1. 許智仁 / HSU, CHIH-JEN

2. 黃意翔 / HUANG, YI-HSIANG

國籍：(中文/英文) 1-2 中華民國/TW

四、聲明事項：

主張專利法第二十二條第二項 第一款或 第二款規定之事實，其事實發生日期為： 年 月 日。

申請前已向下列國家（地區）申請專利：

【格式請依：受理國家（地區）、申請日、申請案號 順序註記】

有主張專利法第二十七條第一項國際優先權：

無主張專利法第二十七條第一項國際優先權：

主張專利法第二十九條第一項國內優先權：

【格式請依：申請日、申請案號 順序註記】

主張專利法第三十條生物材料：

須寄存生物材料者：

國內生物材料 【格式請依：寄存機構、日期、號碼 順序註記】

國外生物材料 【格式請依：寄存國家、機構、日期、號碼 順序註記】

記】

不須寄存生物材料者：

所屬技術領域中具有通常知識者易於獲得時，不須寄存。

五、中文發明摘要：

一種用於快閃記憶體的損壞區塊辨識方法、儲存系統及其控制器。此損壞區塊辨識方法包括在程式化快閃記憶體的區塊之後檢查所程式化的區塊是否發生程式化錯誤，以及當所程式化的區塊連續地發生程式化錯誤時標記此區塊為損壞區塊。基此，由於在多次發生程式化錯誤下才判定區塊為損壞，由此避免誤判而延長快閃記憶體儲存系統的使用壽命。

六、英文發明摘要：

A bad block determining method for flash memory, a storage system and a controller thereof are provided. The bad block determining method includes determining whether a program error is occurred on a block of the flash memory after programming the block. The bad block determining method also includes marking the block as a bad block when the program error successively is occurred on the block. Accordingly, because the determining is made with the program error repeatedly occurred, it is possible to prevent from judging incorrectly, thereby extending the lifespan of the storage system.

七、指定代表圖：

(一) 本案之指定代表圖：圖 3

(二) 本代表圖之元件符號簡單說明：

S301、S303、S305、S307、S309、S311、S313、S315：

損壞區塊辨識方法的步驟

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

無

九、發明說明：

【發明所屬之技術領域】

本發明是有關於一種記憶體損壞區塊辨識方法，且特別是有關於一種用於快閃記憶體的損壞區塊辨識方法、儲存系統及其控制器。

【先前技術】

近年來，由於數位相機、具有照相功能的手機、MP3，以及 MP4 的成長十分迅速，所以使得消費者對儲存媒體的需求也急劇增加。綜觀現今所有的儲存媒體而言，由於快閃記憶體（Flash Memory）具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以最適合內建於上述所舉例的多種可攜式多媒體裝置中。

在習知技術中，使用快閃記憶體的儲存系統在對區塊執行寫入與抹除等程式化（program）作業後會檢查所執行的寫入或抹除動作是否正確。如果判斷有發生錯誤時，則此區塊會被判定為損壞區塊，並且會在損壞區塊管理表中記錄此區塊的位址或者在此區塊上進行標記，由此避免儲存系統之後誤用有問題的區塊。

隨著技術的進步，快閃記憶體透過製程技術上的提升使得寫入或抹除的循環時間（cycle time）更為縮短。此外，透過同時程式化兩個頁的技術更可加速快閃記憶體寫入的時間。然而，在程式化速度提升的同時，相對的儲存系統會更具雜訊，此可能導致在程式化作業中發生區塊被誤判

為損壞。此類誤判會使得被誤判的區塊被標記於損壞區塊管理表中而不再被使用，導致浪費了系統可用的資源（即區塊）而縮短快閃記憶體儲存系統的壽命。

【發明內容】

本發明提供一種損壞區塊辨識方法，其能夠避免誤判快閃記憶體區塊的損毀而延長快閃記憶體儲存系統的使用壽命。

本發明提供一種儲存系統，其所執行的一快閃記憶體損壞區塊辨識程序可避免誤判快閃記憶體區塊的損毀而延長儲存系統的使用壽命。

本發明提供一種控制器，其可執行一快閃記憶體損壞區塊辨識程序，以避免誤判快閃記憶體區塊的損毀而延長快閃記憶體儲存系統的使用壽命。

本發明提出一種損壞區塊辨識方法，此損壞區塊辨識方法包括在程式化快閃記憶體的區塊之後檢查所程式化的區塊是否發生程式化錯誤，以及當所程式化的區塊連續地發生程式化錯誤時將此區塊標記為損壞區塊。

在本發明之一實施例中，上述之程式化快閃記憶體的區塊的步驟包括對快閃記憶體進行寫入作業或抹除作業。

在本發明之一實施例中，上述之損壞區塊辨識方法更包括讀取所程式化之區塊的讀取狀態（Read Status）以判斷此區塊是否發生程式化錯誤。

在本發明之一實施例中，上述之損壞區塊辨識方法更

包括使用錯誤校正碼檢查所程式化之區塊中的資料以判斷此區塊是否發生程式化錯誤，其中當確認此區塊的資料為不正確或不可回復時則判斷此區塊發生程式化錯誤。

在本發明之一實施例中，上述之將區塊標記為損壞區塊的步驟包括於損壞區塊管理表中記錄此區塊的位址。

在本發明之一實施例中，上述之將區塊標記為損壞區塊的步驟包括於此區塊中至少一頁的冗餘區中標記此區塊為損壞區塊。

在本發明之一實施例中，上述之損壞區塊辨識方法更包括在程式化錯誤記錄檔中記錄區塊連續發生程式化錯誤的次數，其中當此區塊的程式化錯誤次數等於錯誤上限門檻值時則於損壞區塊管理表中記錄此區塊的位址。

在本發明之一實施例中，上述之錯誤上限門檻值為至少 2 以上。

在本發明之一實施例中，上述之損壞區塊辨識方法更包括將程式化錯誤記錄檔儲存於快閃記憶體的其他區塊中或靜態隨機存取記憶體中。

本發明提出一種控制器，其適用於具有快閃記憶體的儲存系統，此快閃記憶體控制器包括微處理器單元、快閃記憶體介面、緩衝記憶體以及記憶體管理模組。快閃記憶體介面耦接至微處理單元且用以存取快閃記憶體。緩衝記憶體耦接至微處理單元且用以暫時地儲存資料。記憶體管理模組耦接至微處理器單元且用以在微處理單元程式化快閃記憶體的區塊之後檢查區塊是否發生程式化錯誤，並且

當區塊的程式化錯誤連續地發生時將此區塊標記為損壞區塊。

在本發明之一實施例中，上述之程式化包括寫入作業或抹除作業。

在本發明之一實施例中，上述之記憶體管理模組會讀取區塊的讀取狀態以判斷區塊是否發生程式化錯誤。

在本發明之一實施例中，上述之控制器更包括錯誤校正模組，其中記憶體管理模組透過錯誤校正模組檢查區塊的資料，並且當確認區塊的資料為不正確或不可回復時則判斷區塊發生程式化錯誤。

在本發明之一實施例中，上述之記憶體管理模組會於損壞區塊管理表中記錄此區塊的位址。

在本發明之一實施例中，上述之記憶體管理模組會於此區塊中至少一頁的冗餘區中標記此區塊為損壞區塊。

在本發明之一實施例中，上述之記憶體管理模組會在程式化錯誤記錄檔中記錄區塊連續發生程式化錯誤的次數，其中當程式化錯誤的次數等於錯誤上限門檻值時則於損壞區塊管理表中記錄區塊的位址。

在本發明之一實施例中，上述之錯誤上限門檻值為至少 2 以上。

在本發明之一實施例中，上述之記憶體管理模組會將程式化錯誤記錄檔儲存於快閃記憶體的其他區塊中或靜態隨機存取記憶體中。

在本發明之一實施例中，上述之快閃記憶體為單層記

憶胞 (Single Level Cell, SLC) 反及 (NAND) 快閃記憶體或多層記憶胞 (Multi Level Cell, MLC) 反及 (NAND) 快閃記憶體。

在本發明之一實施例中，上述之儲存系統為 USB 隨身碟、記憶卡或固態硬碟。

本發明提出一種儲存系統，其包括快閃記憶體、控制器與匯流排連接介面。快閃記憶體用以儲存資料。控制器耦接至快閃記憶體並且用以在程式化快閃記憶體的區塊之後檢查區塊是否發生程式化錯誤，並且當區塊的程式化錯誤連續地發生時將此區塊標記為損壞區塊。匯流排連接介面耦接至控制器且用以連接主機。

在本發明之一實施例中，上述之程式化包括寫入作業或抹除作業。

在本發明之一實施例中，上述之控制器會讀取區塊的讀取狀態以判斷區塊是否發生程式化錯誤。

在本發明之一實施例中，上述之控制器會經由錯誤校正模組檢查區塊的資料，並且當確認此區塊的資料為不正確或不可回復時則判斷此區塊發生程式化錯誤。

在本發明之一實施例中，上述之控制器會於損壞區塊管理表中記錄此區塊的位址。

在本發明之一實施例中，上述之控制器會於此區塊中至少一頁的冗餘區中標記此區塊為損壞區塊。

在本發明之一實施例中，上述之控制器會在程式化錯誤記錄檔中記錄區塊連續發生程式化錯誤的次數，其中當

程式化錯誤的次數等於錯誤上限門檻值時則於損壞區塊管理表中記錄此區塊的位址。

在本發明之一實施例中，上述之錯誤上限門檻值為至少 2 以上。

在本發明之一實施例中，上述之控制器會將程式化錯誤記錄檔儲存於快閃記憶體的其他區塊中或靜態隨機存取記憶體中。

在本發明之一實施例中，上述之快閃記憶體為 SLC NAND 快閃記憶體或多層記憶胞 MLC NAND 快閃記憶體。

在本發明之一實施例中，上述之匯流排連接介面為 PCI Express 介面、USB 介面、IEEE 1394 介面、SATA 介面、MS 介面、MMC 介面、SD 介面、CF 介面或 IDE 介面。

本發明因採用當區塊連續地發生程式化錯誤時才判定為損毀的損壞區塊辨識方法，因此可避免誤判快閃記憶體區塊的損毀，由此延長快閃記憶體儲存系統的使用壽命。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

【實施方式】

本發明所提出的損壞區塊辨識方法是在區塊連續地發生程式化錯誤時才將此區塊視為損壞區塊。由此，可避免快閃記憶體中區塊內的區塊因其他雜訊造成的程式化錯誤而被誤判為損壞區塊。以下將以數個範例實施例並配合圖式詳細說明本發明。

[第一實施例]

圖 1 是根據本發明第一實施例繪示儲存系統的概要方塊圖。請參照圖 1，儲存系統 100 包括控制器 110、匯流排連接介面 120 以及快閃記憶體 130。通常儲存系統 100 會與主機 200 一起使用，以使主機 200 可將資料寫入至儲存系統 100 或從儲存系統 100 中讀取資料。在本實施例中，儲存系統 100 為隨身碟。但必須瞭解的是，在本發明另一實施例中儲存系統 100 亦可以是記憶卡或固態硬碟 (Solid State Drive, SSD)。

控制器 110 會協調匯流排連接介面 120 以及快閃記憶體 130 的整體運作，例如資料的寫入、讀取與抹除等。控制器 110 包括微處理器單元 110a、快閃記憶體介面 110b、緩衝記憶體 110c 與記憶體管理模組 110d。

微處理器單元 110a 會協調控制快閃記憶體介面 110b、緩衝記憶體 110c 與記憶體管理模組 110d，以進行對快閃記憶體 130 的寫入、讀取與抹除等運作。

快閃記憶體介面 110b 是電性連接至微處理器單元 110a 並且用以存取快閃記憶體 130。也就是，主機 200 欲寫入至快閃記憶體 130 的資料會經由快閃記憶體介面 110b 轉換為快閃記憶體 130 所能接受的格式。

緩衝記憶體 110c 是電性連接至微處理器單元 110a，並且用以暫時地儲存系統性資料 (例如邏輯區塊與實體區塊的對映表) 或者主機 200 所讀取或寫入的資料。特別是，在本實施例中緩衝記憶體 110c 用以儲存一程式化錯誤記

錄檔，其用以記錄發生程式化錯誤之區塊的位址。在本實施例中，緩衝記憶體 110c 為靜態隨機存取記憶體（static random access memory, SRAM）。然而，必須瞭解的是，本發明不限於此，動態隨機存取記憶體（Dynamic Random Access memory, DRAM）、磁阻式記憶體（Magnetoresistive Random Access Memory, MRAM）、相變化記憶體（Phase Change Random Access Memory, PRAM）或其他適合的記憶體亦可應用於本發明。

記憶體管理模組 110d 是電性連接至微處理器單元 110a。記憶體管理模組 110d 會管理快閃記憶體 130，例如執行平均磨損（wear leveling）方法、壞區塊管理、維護對映表（mapping table）等。特別是，在本發明實施例中，記憶體管理模組 110d 會執行根據本發明實施例的損壞區塊辨識程序（如圖 3 所示）。值得一提的是，本實施例中是以一硬體方式來實現記憶體管理模組 110d，然而其亦可以一軟體方式來實現。

此外，雖未繪示於本實施例，但控制器 110 可更包括一般快閃記憶體控制器常見的功能模組，例如電源管理模組等。

匯流排連接介面 120 用以透過匯流排 300 連接主機 200。在本實施例中，匯流排連接介面 120 為 USB 介面。然而，必須瞭解的是本發明不限於此，匯流排連接介面 120 亦可以是 PCI Express 介面、IEEE 1394 介面、SATA 介面、MS 介面、MMC 介面、SD 介面、CF 介面、IDE 介面或其

他適合的資料傳輸介面。

快閃記憶體 130 是耦接控制器 110 並且用以儲存資料。在本實施中快閃記憶體 130 為多層記憶胞 (Multi Level Cell, MLC) 反及 (NAND) 快閃記憶體。然而，必須瞭解的是，本發明不限於此。在本發明另一實施例中，單層記憶胞 (Single Level Cell, SLC) NAND 快閃記憶體亦可應用於本發明。

快閃記憶體 130 通常會被分割為多個實體區塊 (physical block) 130-0 至 130-N，為方便說明以下將實體區塊簡稱為區塊。一般而言，在快閃記憶體中區塊為抹除之最小單位。亦即，每一區塊含有最小數目之一併被抹除之記憶胞。每一區塊通常會分割為數個頁 (page)。頁通常為程式化 (program) 的最小單元，但要特別說明的是於有些不同的快閃記憶體設計，最小的程式化單位也可為一個扇區 (sector) 大小，即一頁中有多個扇區並以一扇區為程式化的最小單元。換言之，頁為寫入資料或讀取資料的最小單元。每一頁通常包括使用者資料區 D 與冗餘區 R。使用者資料區用以儲存使用者的資料，而冗餘區用以儲存系統的資料 (例如，錯誤校正碼 (error correcting code, ECC))。

為對應於磁碟驅動器的扇區 (sector) 大小，一般而言，使用者資料區 D 通常為 512 位元組，而冗餘區 R 通常為 16 位元組。也就是，一頁為一個扇區。然而，亦可以多個扇區形成一頁，例如一頁包括 4 個扇區。

一般而言，區塊可由任意數目的頁所組成，例如 64 頁、128 頁、256 頁等。區塊 130-0 至 130-N 通常也可被分組為數個區域（zone），以區域來管理記憶體某種程度上是彼此獨立地操作以增加操作執行的平行程度且簡化管理的複雜度。

以下將根據本發明並配合圖式詳細說明快閃記憶體的運作。必須瞭解的是，在以下描述中使用“提取”、“搬移”、“交換”等詞來操作快閃記憶體區塊是邏輯上的概念。也就是說，快閃記憶體區塊的實際位置並未更動，而是邏輯上對快閃記憶體區塊進行操作。

圖 2A~2C 是根據本發明第一實施例繪示快閃記憶體 130 及其運作的詳細方塊圖。

請參照圖 2A，在本發明實施例中，為了有效率地程式化（即寫入與抹除）快閃記憶體 130，快閃記憶體 130 的區塊 130-1 至 130-N 會在邏輯上分組為一系統區 202、一資料區 204 與一備用區 206。一般來說，快閃記憶體 130 中屬於資料區 204 的區塊會佔 90% 以上。

系統區 202 的區塊用以儲存系統性資料，例如邏輯實體區塊對映表、韌體碼等。

資料區 204 中的區塊用以儲存資料，一般來說就是主機 200 所操作之邏輯區塊位址所對應的區塊。

備用區 206 中的區塊是用以替換資料區 204 中的區塊，因此在備用區 206 中的區塊為空或可使用的區塊，即無記錄資料或標記為已沒用的無效資料。具體來說，由於

若要對已寫過資料位置再次寫入資料時，必須先執行抹除的動作。然而，如前所述快閃記憶體寫入單位為頁，而抹除單位為區塊。一個抹除的單位大於寫入的單位，這表示若要執行區塊抹除動作，必須先將欲抹除區塊中的有效頁複製至其它區塊後才可進行。因此，當欲在資料區 204 中已寫過資料位置的區塊 M 中寫入新資料時，一般會在備用區 206 中提取一區塊 S，然後將區塊 M 中的有效資料複製至區塊 S 且將新資料寫入區塊 S 後，將區塊 M 抹除後搬移至備用區 206 同時將區塊 S 搬移至資料區 204。必須瞭解的是，將區塊 M 抹除後搬移至備用區 206 同時將區塊 S 搬移至資料區 204 是邏輯上將區塊 M 搬移至備用區 206 而將區塊 S 搬移至資料區 204。其中此領域具一般技藝者皆能瞭解資料區 204 中區塊的邏輯關係可由邏輯實體對映表來維護。

一般來說，為了更有效率地使用快閃記憶體 130，區塊在邏輯上會更分為替換區塊 208。圖 2B 是繪示快閃記憶體的另一種運作方式，而圖 2C 是繪示圖 2B 的詳細運作示意圖。

請參照圖 2B 與 2C，替換區塊 208 是用來取代資料區 204 的區塊。更詳細而言，當從上述備用區 206 中提取區塊 C 來取代資料區 204 的區塊 M 時，會將新資料入至區塊 C，但不會立刻將區塊 M 中的所有有效資料搬移至區塊 C 而抹除區塊 M。具體來說，會將區塊 M 中欲寫入位址之前的有效資料（即頁 P0 與 P1）複製至區塊 C（如圖 2C 的

(a))，並且將新資料（即區塊 C 的頁 P2 與 P3）寫入至 C 區塊（如圖 2C 的(b)）。此時，將含有部分的有效舊資料與所寫入新資料的區塊 C 暫時地搬移為替換區塊 208。此是因為，區塊 M 中的有效資料有可能在下個操作中變成無效，因此立刻將區塊 M 中的所有有效資料搬移至實體區塊 C 可能會造成無謂的搬移。在此案例中，在邏輯區塊位址與實體區塊位址的對映上會記錄多個實體區塊位址對應到一個邏輯區塊位址的情況，也就是區塊 M 與區塊 C 的內容整合起來才是所對映邏輯區塊的內容。此等母子區塊(區塊 M 與區塊 C)的暫態關係可依據控制器 110 中緩衝記憶體 110d 的大小而定，在本發明實施例中是以五組來實作。

之後，當需要將區塊 M 與區塊 C 的內容真正合併時，才將區塊 M 與區塊 C 整併為一區塊，由此提升區塊的使用效率。例如，如圖 2C 的(c)所示，當進行整併時，區塊 M 中剩餘的有效資料（即頁 P4~PN）會複製至區塊 C，然後將區塊 M 抹除並搬移至備用區 206，同時，將區塊 C 搬移至資料區 204，由此完成合併。

值得一提的是，當如圖 2A 或圖 2B 與 2C 的運作過程中，倘若區塊 M 或 C 在寫入或抹除之後被判斷為損壞區塊時，則區塊 M 或 C 將不會再被搬移為備用區 206。換言之，被判斷為損壞的區塊將不會再於系統中輪動替換，而備用區的區塊數就會減少。當備用區的區塊數目不足以提供儲存系統 100 的輪動替換時，則儲存系統 100 就無法再使用。

圖 3 是根據本發明第一實施例繪示損壞區塊辨識程序（方法）的流程圖。

本實施例所述的損壞區塊辨識程序會在控制器 110 的微處理器單元 110a 執行程式化（即寫入或抹除）之後被啟動。請參照圖 3，在步驟 S301 中會讀取所程式化之區塊的讀取狀態（Read Status），並且在步驟 S303 中依據此讀取狀態來判斷所程式化的區塊是否發生程式化錯誤。具體來說，在本實施例中快閃記憶體 130 具有狀態讀取功能，記憶體管理模組 110d 可藉由讀取此狀態來判斷此區塊是否發生程式化錯誤。

倘若在步驟 S303 中判斷此區塊發生程式化錯誤時，則在步驟 S305 中會讀取程式化錯誤記錄檔並且判斷程式化錯誤記錄檔中是否存有此區塊之位址的記錄。倘若在步驟 S305 中判斷程式化錯誤記錄檔中存有此區塊之位址的記錄時，則表示此區塊已連續發生程式化錯誤。因此，在步驟 S307 中會在損壞區塊管理表中記錄此區塊之位址，以將此區塊視為損毀的區塊而不再使用。倘若在步驟 S305 中判斷程式化錯誤記錄檔中無存有此區塊之位址的記錄時，則在步驟 S309 中會在程式化錯誤記錄檔中記錄此區塊之位址，並且在步驟 S311 中將此區塊搬移至備用區 206 以供後續輪動替換使用。

倘若在步驟 S303 中判斷此區塊正常地程式化（即無發生程式化錯誤）時，則在步驟 S313 中會讀取程式化錯誤記錄檔並且判斷程式化錯誤記錄檔中是否存有此區塊之

位址的記錄。倘若在步驟 S313 中判斷在程式化錯誤記錄檔中存有此區塊之位址的記錄時，則在步驟 S315 中會刪除此記錄。換言之，由於先前的程式化此區塊時發生程式化錯誤，因此其位址被記錄在程式化錯誤記錄檔中。然而，當微處理器單元 110a 再次程式化此區塊時，此區塊並未再發生程式化錯誤，因此記憶體管理模組 110d 會認定此區塊實際上並未損毀，所以在步驟 S315 中會清除其發生程式化錯誤的記錄。

在本發明實施例中，程式化錯誤記錄檔是在緩衝記憶體 110c 中被記錄與更新。因此，一旦儲存系統 100 重新啟動或開機時，儲存系統 100 必須重新建立程式化錯誤記錄檔來重新記錄所發生程式化錯誤的區塊。然而，在本發明另一實施例中，程式化錯誤記錄檔可更記錄在快閃記憶體 130 的區塊（例如系統區 202 中的區塊）中以便於儲存系統 100 重新啟動時可載入，由此可依據關機前的記錄繼續更新。

此外，在本發明另一實施例中，程式化錯誤記錄檔可更記錄區塊發生程式化錯誤的次數，由此可更判斷當區塊發生程式化錯誤的次數等於一錯誤上限門檻值時才判定為損毀，其中此錯誤上限門檻值可依據快閃記憶體的品質或儲存系統發生誤判的機率來設定，例如設定為 2 次、3 次或 5 次。

在本實施例中，是以程式化錯誤記錄檔以及損壞區塊管理表來分別地記錄發生程式化錯誤的區塊與管理已判定

為損毀的區塊。然而，在本發明另一實施例中，當區塊程式化錯誤發生時亦可在區塊中至少一頁的冗餘區 R 中記錄發生程式化錯誤或連續發生程式化錯誤的次數，並且當連續發生程式化錯誤時在此冗餘區 R 中標記為此區塊為損毀區塊。

在本實施例中可在連續兩次或兩次以上對區塊程式化都發生程式化錯誤時才判定此區塊已損毀。基此，可避免因其他雜訊所造成的誤判，延長快閃記憶體儲存系統的使用壽命。

[第二實施例]

第一實施例是藉由快閃記憶體所具有的讀取狀態功能來判定區塊是否發生程式化錯誤。然而，本發明亦可使用其他方法來判定是否發生程式化錯誤。

圖 4 是根據本發明第二實施例繪示儲存系統的概要方塊圖。請參照圖 4，儲存系統 400 包括控制器 410、匯流排連接介面 420 以及快閃記憶體 430。類似於儲存系統 100，通常儲存系統 400 會透過匯流排 300 連接至主機 200 使用，以使主機 200 可將資料寫入至儲存系統 400 或從儲存系統 400 中讀取資料。在本實施例中，儲存系統 400 為隨身碟。但必須瞭解的是，在本發明另一實施例中儲存系統 400 亦可以是記憶卡或固態硬碟 (Solid State Drive, SSD)。

在本實施例中，控制器 410、匯流排連接介面 420 以及快閃記憶體 430 是大致上是相同於第一實施例的控制器

110、匯流排連接介面 120 以及快閃記憶體 130，其中不同之處在於控制器 410 除了微處理單元 410a、快閃記憶體模組 410b、緩衝記憶體 410c 與記憶體管理模組 410d 更包括錯誤校正模組 440，並且記憶體管理模組 410d 會執行根據本發明第二實施例的損壞區塊辨識程序（如圖 5 所示）。

錯誤校正模組 410e 會對欲寫入的資料產生一組錯誤校正碼並且與此資料一同儲存至快閃記憶體 430，其中之後當從快閃記憶體 430 中讀取此資料時，錯誤校正模組 410e 可依據錯誤校正碼來檢查資料是否正確，或者當資料不正確時嘗試將錯誤的資料回復為正確的資料。

圖 5 是根據本發明第二實施例繪示損壞區塊辨識程序（方法）的流程圖。

本實施例所述的損壞區塊辨識程序會在控制器 410 的微處理器單元 410a 執行程式化之後被啟動。請參照圖 5，在步驟 S501 中會讀取所程式化之區塊的資料，並且在步驟 S503 中依據此資料的錯誤校正碼來檢查資料是否為正確或可回復，以判斷所程式化的區塊是否發生程式化錯誤。

倘若在步驟 S503 中判斷資料為不正確且無法回復時，則在步驟 S505 中會在程式化錯誤記錄檔中計數此區塊之程式化錯誤次數（例如於程式化錯誤次數中增加 1）。之後，在步驟 S507 中會判斷此區塊的程式化錯誤次數是否等於錯誤上限門檻值，其中此錯誤上限門檻值可依據快閃記憶體的品質或儲存系統發生誤判的機率來設定，例如設定為 2 次、3 次或 5 次。倘若在步驟 S507 中判斷此區塊

的程式化錯誤次數等於錯誤上限門檻值時，則在步驟 S509 中會在損壞區塊管理表中記錄此區塊的位址，以將此區塊視為損毀的區塊而不再使用。倘若在步驟 S507 中判斷此區塊的程式化錯誤次數不等於錯誤上限門檻值時，則在步驟 S511 中將此區塊搬移至備用區 206 以供後續輪動替換使用。

倘若在步驟 S503 中判斷資料為正確或可回復時，則在步驟 S513 中會在程式化錯誤記錄檔中將此區塊的程式化錯誤次數重置（例如將程式化錯誤次數歸 0）。換言之，倘若計數值是由有次數記錄而被歸 0 表示此區塊先前雖發生程式化錯誤，但微處理器單元 410a 再次程式化此區塊時，此區塊並未再發生程式化錯誤，因此記憶體管理模組 410d 會認定此區塊實際上並未損毀，所以在步驟 S513 中會清除其發生程式化錯誤的次數記錄。

在本發明實施例中，程式化錯誤記錄檔是在緩衝記憶體 410c 中被記錄與更新。因此，一旦儲存系統 400 重新啟動或開機時，儲存系統 400 必須重新建立程式化錯誤記錄檔來重新記錄所發生程式化錯誤的區塊。然而，在本發明另一實施例中，程式化錯誤記錄檔可更記錄在快閃記憶體 430 中以便於儲存系統 400 重新啟動時可載入，由此可依據關機前的記錄繼續更新。

此外，在本發明另一實施例中，程式化錯誤記錄檔可如第一實施例所述僅記錄發生程式化錯誤的區塊的位址，並且當此區塊連續地再一次發生程式化錯誤時就判定此區

塊為損毀。

在本實施例中是以錯誤校正碼來判定是否發生程式化錯誤，並且在連續兩次或兩次以上對區塊程式化都發生程式化錯誤時才判定此區塊已損毀。基此，可避免因其他雜訊所造成的誤判，延長快閃記憶體儲存系統的使用壽命。

綜上所述，本發明所提供的損壞區塊辨識方法是透過程式化錯誤記錄檔的記錄在區塊連續地發生程式化錯誤時才判定為損毀區塊，由此可避免因快閃記憶體高速寫入的雜訊所造成的誤判，並且可因此延長快閃記憶體儲存系統的使用壽命。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

【圖式簡單說明】

圖 1 是根據本發明第一實施例繪示儲存系統的概要方塊圖。

圖 2A~2C 是根據本發明第一實施例繪示快閃記憶體及其運作的詳細方塊圖。

圖 3 是根據本發明第一實施例繪示損壞區塊辨識程序（方法）的流程圖。

圖 4 是根據本發明第二實施例繪示儲存系統的概要方

塊圖。

圖 5 是根據本發明第二實施例繪示損壞區塊辨識程序（方法）的流程圖。

【主要元件符號說明】

- 100：儲存系統
- 110：控制器
- 110a：微處理器單元
- 110b：快閃記憶體介面
- 110c：緩衝記憶體
- 110d：記憶體管理模組
- 120：匯流排連接介面
- 130：快閃記憶體
- 130-0、130-1、130-2、130-N：區塊
- 200：主機
- 202：系統區
- 204：資料區
- 206：備用區
- 208：替換區塊
- 300：匯流排
- 400：儲存系統
- 410：控制器
- 410a：微處理器單元
- 410b：快閃記憶體介面

410c：緩衝記憶體

410d：記憶體管理模組

420：匯流排連接介面

430：快閃記憶體

S301、S303、S305、S307、S309、S311、S313、S315：

損壞區塊辨識方法的步驟

S501、S503、S505、S507、S509、S511、S515：損壞

區塊辨識方法的步驟

S、M、C：區塊

十、申請專利範圍：

1.一種損壞區塊辨識方法，用於一快閃記憶體，該快閃記憶體具有多個區塊並且該些區塊至少被分組為一資料區與一備用區，該損壞區塊辨識方法包括：

程式化該些區塊中的一第一區塊；

在程式化該第一區塊之後檢查該第一區塊是否發生一程式化錯誤；

當該第一區塊未發生該程式化錯誤時，重置對應該第一區塊的一程式化錯誤次數；

當該第一區塊發生該程式化錯誤時，將對應該第一區塊的該程式化錯誤次數增加 1 並且判斷對應該第一區塊的該程式化錯誤次數是否等於一錯誤上限門檻值；

當對應該第一區塊的該程式化錯誤次數非等於該錯誤上限門檻值時，將該第一區塊搬移至該備用區；以及

當對應該第一區塊的該程式化錯誤次數等於該錯誤上限門檻值時，將該第一區塊標記為損壞區塊。

2.如申請專利範圍第 1 項所述之損壞區塊辨識方法，其中程式化該快閃記憶體的該第一區塊的步驟包括對該快閃記憶體進行一寫入作業或一抹除作業。

3.如申請專利範圍第 1 項所述之損壞區塊辨識方法，更包括讀取該第一區塊的一讀取狀態 (Read Status) 以判斷該第一區塊是否發生該程式化錯誤。

4.如申請專利範圍第 1 項所述之損壞區塊辨識方法，更包括使用一錯誤校正碼檢查該第一區塊的資料以判斷該

第一區塊是否發生該程式化錯誤，

其中當確認該第一區塊的資料為不正確或不可回復時則判斷該第一區塊發生該程式化錯誤。

5.如申請專利範圍第 1 項所述之損壞區塊辨識方法，其中將該第一區塊標記為損壞區塊的步驟包括於一損壞區塊管理表中記錄該第一區塊的位址。

6.如申請專利範圍第 1 項所述之損壞區塊辨識方法，其中將該第一區塊標記為損壞區塊的步驟包括於該第一區塊中至少一頁的冗餘區中標記該第一區塊為損壞區塊。

7.如申請專利範圍第 5 項所述之損壞區塊辨識方法，更包括在一程式化錯誤記錄檔中記錄對應該第一區塊的該程式化錯誤次數。

8.如申請專利範圍第 1 項所述之損壞區塊辨識方法，其中該錯誤上限門檻值為至少 2 以上。

9.如申請專利範圍第 7 項所述之損壞區塊辨識方法，更包括將該程式化錯誤記錄檔儲存於該快閃記憶體的其他區塊中或一靜態隨機存取記憶體中。

10.一種控制器，其適用於具有一快閃記憶體的一儲存系統，該快閃記憶體具有多個區塊，該控制器包括：

微處理器單元；

快閃記憶體介面，耦接至該微處理單元且用以存取該快閃記憶體；

緩衝記憶體，耦接至該微處理單元且用以暫時地儲存資料；以及

記憶體管理模組，耦接至該微處理器單元且用以將該些區塊至少分組為一資料區與一備用區，並且在該微處理器單元程式化該快閃記憶體的一第一區塊之後檢查該第一區塊是否發生一程式化錯誤，

其中當該第一區塊未發生該程式化錯誤時，該記憶體管理模組重置對應該第一區塊的一程式化錯誤次數，

其中當該第一區塊發生該程式化錯誤時，該記憶體管理模組將對應該第一區塊的該程式化錯誤次數增加 1 並且判斷對應該第一區塊的該程式化錯誤次數是否等於一錯誤上限門檻值，

其中當對應該第一區塊的該程式化錯誤次數非等於該錯誤上限門檻值時，該記憶體管理模組將該第一區塊搬移至該備用區，

其中當對應該第一區塊的該程式化錯誤次數等於該錯誤上限門檻值時，該記憶體管理模組將該第一區塊標記為損壞區塊。

11.如申請專利範圍第 10 項所述之控制器，其中該微處理單元執行一寫入作業或一抹除作業以程式化該快閃記憶體的該第一區塊。

12.如申請專利範圍第 10 項所述之控制器，該記憶體管理模組會讀取該第一區塊的一讀取狀態 (Read Status) 以判斷該第一區塊是否發生該程式化錯誤。

13.如申請專利範圍第 10 項所述之控制器，更包括一錯誤校正模組，其中該記憶體管理模組透過該錯誤校正模

組檢查該第一區塊的資料，並且當確認該第一區塊的資料為不正確或不可回復時則判斷該第一區塊發生該程式化錯誤。

14.如申請專利範圍第 10 項所述之控制器，其中該記憶體管理模組會於一損壞區塊管理表中記錄該第一區塊的位址。

15.如申請專利範圍第 10 項所述之控制器，其中該記憶體管理模組會於該第一區塊中至少一頁的冗餘區中標記該第一區塊為損壞區塊。

16.如申請專利範圍第 14 項所述之控制器，該記憶體管理模組會在一程式化錯誤記錄檔中記錄對應該第一區塊的該程式化錯誤次數。

17.如申請專利範圍第 16 項所述之控制器，其中該錯誤上限門檻值為至少 2 以上。

18.如申請專利範圍第 16 項所述之控制器，該記憶體管理模組會將該程式化錯誤記錄檔儲存於該快閃記憶體的其他區塊中或一靜態隨機存取記憶體中。

19.如申請專利範圍第 10 項所述之控制器，其中該快閃記憶體為單層記憶胞（Single Level Cell, SLC）反及（NAND）快閃記憶體或多層記憶胞（Multi Level Cell, MLC）反及（NAND）快閃記憶體。

20.如申請專利範圍第 10 項所述之控制器，其中該儲存系統為 USB 隨身碟、記憶卡或固態硬碟。

21.一種儲存系統，包括：

快閃記憶體，具有多個區塊用以儲存資料；

匯流排連接介面，用以連接主機，

控制器，耦接至該匯流排連接介面與該快閃記憶體，用以將該些區塊至少分組為一資料區與一備用區，並且在程式化該快閃記憶體的一第一區塊之後檢查該第一區塊是否發生一程式化錯誤，

其中當該第一區塊未發生該程式化錯誤時，該控制器重置對應該第一區塊的一程式化錯誤次數，

其中當該第一區塊發生該程式化錯誤時，該控制器將對應該第一區塊的該程式化錯誤次數增加 1 並且判斷對應該第一區塊的該程式化錯誤次數是否等於一錯誤上限門檻值，

其中當對應該第一區塊的該程式化錯誤次數非等於該錯誤上限門檻值時，該控制器將該第一區塊搬移至該備用區，

其中當對應該第一區塊的該程式化錯誤次數等於該錯誤上限門檻值時，該控制器將該第一區塊標記為損壞區塊。

22.如申請專利範圍第 21 項所述之儲存系統，其中該控制器執行一寫入作業或一抹除作業以程式化該快閃記憶體的該第一區塊。

23.如申請專利範圍第 21 項所述之儲存系統，該控制器會讀取該第一區塊的一讀取狀態 (Read Status) 以判斷該第一區塊是否發生該程式化錯誤。

24.如申請專利範圍第 21 項所述之儲存系統，其中該控制器會經由一錯誤校正模組檢查該第一區塊的資料，並且當確認該第一區塊的資料為不正確或不可回復時則判斷該第一區塊發生該程式化錯誤。

25.如申請專利範圍第 21 項所述之儲存系統，其中該控制器會於一損壞區塊管理表中記錄該第一區塊的位址。

26.如申請專利範圍第 21 項所述之儲存系統，其中該控制器會於該第一區塊中至少一頁的冗餘區中標記該第一區塊為損壞區塊。

27.如申請專利範圍第 25 項所述之儲存系統，該控制器會在一程式化錯誤記錄檔中記錄對應該第一區塊的該程式化錯誤次數。

28.如申請專利範圍第 27 項所述之儲存系統，其中該錯誤上限門檻值為至少 2 以上。

29.如申請專利範圍第 27 項所述之儲存系統，該控制器會將該程式化錯誤記錄檔儲存於該快閃記憶體的其他區塊中或一靜態隨機存取記憶體中。

30.如申請專利範圍第 21 項所述之儲存系統，其中該快閃記憶體為單層記憶胞 (Single Level Cell, SLC) 反及 (NAND) 快閃記憶體或多層記憶胞 (Multi Level Cell, MLC) 反及 (NAND) 快閃記憶體。

31.如申請專利範圍第 21 項所述之儲存系統，其中該匯流排連接介面為高速周邊零件連接 (Peripheral Component Interconnect Express, PCI Express) 介面、通用

序列匯流排(Universal Serial Bus, USB)介面、電氣和電子工程師協會 (Institute of Electrical and Electronic Engineers, IEEE) 1394 介面、序列先進附件(Serial Advanced Technology Attachment, SATA) 介面、記憶棒 (Memory Stick, MS) 介面、多媒體儲存卡 (Multi Media Card, MMC) 介面、安全數位 (Secure Digital, SD) 介面、小型快閃 (Compact Flash, CF) 介面或介面或整合式驅動電子介面 (Integrated Device Electronics, IDE) 介面。

十一、圖式：

27142TW_T




圖 1




圖 2A




圖 2B

27142TW_T




圖 2C




圖 3




圖 4




圖 5