

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4311473号
(P4311473)

(45) 発行日 平成21年8月12日(2009.8.12)

(24) 登録日 平成21年5月22日(2009.5.22)

(51) Int.Cl.		F I			
HO4N	5/225	(2006.01)	HO4N	5/225	Z
HO4N	5/91	(2006.01)	HO4N	5/91	J

請求項の数 3 (全 20 頁)

(21) 出願番号	特願2007-122245 (P2007-122245)	(73) 特許権者	000002185 ソニー株式会社 東京都港区港南1丁目7番1号
(22) 出願日	平成19年5月7日(2007.5.7)	(74) 代理人	100082762 弁理士 杉浦 正知
(62) 分割の表示	特願平8-82035の分割	(72) 発明者	山口 正則 東京都品川区北品川6丁目7番35号 ソニー株式会社内
原出願日	平成8年3月11日(1996.3.11)	審査官	菅原 道晴
(65) 公開番号	特開2007-202215 (P2007-202215A)		
(43) 公開日	平成19年8月9日(2007.8.9)		
審査請求日	平成19年6月5日(2007.6.5)		

最終頁に続く

(54) 【発明の名称】 撮像装置

(57) 【特許請求の範囲】

【請求項1】

第1の画素数の読み出しを行う第1の撮像モードと、上記第1の画素数より少ない第2の画素数の読み出しを行う第2の撮像モードとを選択可能な撮像素子を備え、被写体を撮像し画像信号として出力する撮像手段と、

上記画像信号を表示する表示手段と、

上記撮像手段が出力する画像信号を一時的に保存するメモリ手段と、

上記画像信号を圧縮して記録媒体に記録する処理を行う圧縮処理手段と、

上記撮像手段および上記表示手段の接続関係と、上記撮像手段および上記メモリ手段の接続関係と、上記メモリ手段及び上記圧縮処理手段の接続関係とを制御すると共に、上記撮像素子の撮像モードを制御する制御手段と

を備え、

上記制御手段は、

上記撮像手段が出力する画像信号を静止画像として記録媒体に記録する場合、上記撮像手段と上記表示手段との接続を解除すると共に上記撮像手段と上記メモリ手段とを接続することにより、第1の記録モードに移行して、上記撮像素子を上記第1の撮像モードで動作するように制御すると共に、上記画像信号を静止画として上記メモリ手段に保存し、上記メモリ手段への上記画像信号の保存終了に応じて、上記撮像手段と上記メモリ手段との接続を解除し、上記撮像手段と上記表示手段とを接続すると共に、上記メモリ手段と上記圧縮処理手段とを接続することにより、第2の記録モードに移行し、上記撮像素子を上記

10

20

第2の撮像モードで動作するように制御すると共に、上記メモリ手段に保存された上記画像信号を上記圧縮処理手段により圧縮して、上記記録媒体に記録する撮像装置。

【請求項2】

上記圧縮処理手段は、上記記録媒体から圧縮された上記画像信号を再生して復号する機能を有し、

上記制御手段は、

上記メモリ手段および上記表示手段の接続関係をさらに制御し、

上記記録媒体から上記画像信号を再生する場合、上記撮像手段と上記表示手段とを接続すると共に、上記圧縮処理手段と上記メモリ手段とを接続することにより、第1の再生モードに移行して、上記撮像素子を上記第2の撮像モードで動作するように制御すると共に、上記圧縮処理手段によって復号された画像信号を上記メモリ手段に保存し、上記メモリ手段への画像信号の保存終了に応じて、上記撮像手段と上記表示手段との接続、ならびに、上記圧縮処理手段と上記メモリ手段との接続を解除すると共に、上記メモリ手段と上記表示手段とを接続することにより、第2の再生モードに移行し、上記メモリ手段に保存された上記画像信号を上記表示手段に表示する請求項1記載の撮像装置。

10

【請求項3】

上記撮像手段は、上記撮像素子と、上記撮像素子の出力信号に信号処理を行って上記画像信号を出力する信号処理手段と

を備える請求項1記載の撮像装置。

【発明の詳細な説明】

20

【技術分野】

【0001】

この発明は、例えばデジタル記録の電子スチルカメラに使用して好適な撮像装置に関する。

【背景技術】

【0002】

最近、デジタル電子スチルカメラが普及しつつある。電子スチルカメラに使用して好適な固体撮像素子例えばCCD撮像素子として、正方格子、全画素読出しのものが提案されている。正方格子は、隣接する画素の縦方向の間隔と横方向の間隔とを等しくするもので、撮像信号をパソコン用モニタに合わせるために採用される。従来のビデオカメラ等に使用されるCCD撮像素子は、インターレース方式の出力信号を発生するために、図21に示すように、1/60秒(1フィールド)蓄積して、2画素を読出し、垂直転送用のCCDにおいて読出した2画素を混合し、また、混合する画素の上下方向の位置を奇数フィールドおよび偶数フィールドでずらすことによって、インターレース走査を実現していた。

30

【0003】

かかるCCD撮像素子は、1/60秒の蓄積時間のために、1/30秒の蓄積時間のフレーム蓄積方式と比較して、動画の撮像を良好に行うことができるが、垂直解像度が低い不利がある。従って、電子スチルカメラの撮像素子として適していない。そこで、図22に示すように、1/30秒間蓄積し、全画素を読出す全画素読出し方式が提案されている。この方式によれば、垂直解像度の低下を防止することができるが、撮像素子から撮像信号を出力するためには、画素数が同じ場合に、上述したビデオカメラ用の撮像素子の2倍の時間を必要とする。より具体的には、1/30秒周期の撮像信号が発生する。

40

【発明の開示】

【発明が解決しようとする課題】

【0004】

デジタル電子スチルカメラの場合、撮影時にピントを合わせたり、撮影時のカメラアングルを調整するために、撮像画像を表示するモニタ例えば液晶モニタを設けることが多い。液晶モニタは、1/60秒のノンインターレース走査で、テレビジョン画像を表示するのが普通である。従って、図23に示すように、1/30秒周期の撮像信号をそのまま

50

液晶モニタに供給すると、表示画像の歪が発生する問題がある。これを避けるためには、図24に示すように、液晶モニタ62に対してVRAM(ビデオRAM)61(あるいはフレームメモリ)によりフレームレートを変換する必要がある。VRAM61に対しては、1/30秒周期の撮像信号が供給され、その出力に1/60秒周期のノンインターレース信号が発生する。

【0005】

このように、全画素読出しの撮像素子は、垂直解像度が高いという点で、電子スチルカメラの撮像素子として好適な反面、通常のテレビジョンモニタに撮像画像を表示するのにVRAMあるいはフレームメモリが必要となり、コストが上昇する問題があった。さらに、電子スチルカメラが自動焦点制御装置、自動アイリス制御装置、自動ホワイトバランス制御装置等の自動制御装置を備えているので、撮像素子の出力信号の周期が長いことは、これらの自動制御の応答を遅くする問題が生じた。さらに、モニタに表示される画像の動きが滑らかでない問題もあった。

【0006】

上述した問題の解決する一つの方法は、撮像素子の出力信号のデータレートを高くすることである。しかしながら、そのためのサンプリングレート変換器を設ける必要があり、また、クロック周波数が高くなるのに伴って、消費電力の増大、使用部品のコストの上昇、S/Nの劣化等の問題が生じる。従って、撮像信号のデータレートを上げる方法は、好ましくない。

【0007】

従って、この発明の目的は、垂直解像度が高いという利点を損なうことなく、高速に撮像信号を出力することができ、VRAMを不要とした撮像装置を提供することにある。

【0008】

また、この発明の他の目的は、撮像画像を記録媒体に記録している時、あるいは記録媒体からデータを讀出している時に、モニタの表示が消える期間を最小限とすることができる撮像装置を提供することにある。

【課題を解決するための手段】

【0009】

この発明は、第1の画素数の読み出しを行う第1の撮像モードと、第1の画素数より少ない第2の画素数の読み出しを行う第2の撮像モードとを選択可能な撮像素子を備え、被写体を撮像し画像信号として出力する撮像手段と、画像信号を表示する表示手段と、撮像手段が出力する画像信号を一時的に保存するメモリ手段と、画像信号を圧縮して記録媒体に記録する処理を行う圧縮処理手段と、撮像手段および表示手段の接続関係と、撮像手段およびメモリ手段の接続関係と、メモリ手段及び圧縮処理手段の接続関係とを制御すると共に、撮像素子の撮像モードを制御する制御手段とを備え、制御手段は、撮像手段が出力する画像信号を静止画像として記録媒体に記録する場合、撮像手段と表示手段との接続を解除すると共に撮像手段とメモリ手段とを接続することにより、第1の記録モードに移行して、撮像素子を第1の撮像モードで動作するように制御すると共に、画像信号を静止画としてメモリ手段に保存し、メモリ手段への画像信号の保存終了に応じて、撮像手段とメモリ手段との接続を解除し、撮像手段と表示手段とを接続すると共に、メモリ手段と圧縮処理手段とを接続することにより、第2の記録モードに移行し、撮像素子を第2の撮像モードで動作するように制御すると共に、メモリ手段に保存された画像信号を圧縮処理手段により圧縮して、記録媒体に記録する撮像装置である。

【0010】

第1の画素数の読み出しを行う第1の撮像モードと、第1の画素数より少ない第2の画素数の読み出しを行う第2の撮像モードとを選択可能な撮像素子を備え、被写体を撮像し画像信号として出力する撮像手段と、画像信号を表示する表示手段と、撮像手段が出力する画像信号を一時的に保存するメモリ手段と、画像信号を圧縮して記録媒体に記録する処理を行う圧縮処理手段と、撮像手段および表示手段の接続関係と、撮像手段およびメモリ手段の接続関係と、メモリ手段及び圧縮処理手段の接続関係とを制御すると共に、撮像素

10

20

30

40

50

子の撮像モードを制御する制御手段とを備え、制御手段は、撮像手段が出力する画像信号を静止画像として記録媒体に記録する場合、撮像手段と表示手段との接続を解除すると共に撮像手段とメモリ手段とを接続することにより、第1の記録モードに移行して、撮像素子を第1の撮像モードで動作するように制御すると共に、画像信号を静止画としてメモリ手段に保存し、メモリ手段への画像信号の保存終了に応じて、撮像手段とメモリ手段との接続を解除し、撮像手段と表示手段とを接続すると共に、メモリ手段と圧縮処理手段とを接続することにより、第2の記録モードに移行し、撮像素子を第2の撮像モードで動作するように制御すると共に、メモリ手段に保存された画像信号を圧縮処理手段により圧縮して、記録媒体に記録するようにしているため、画像信号をメモリ手段に保存する期間以外では画像信号が表示部に表示され、表示が消える期間を最小限とすることができる。

10

【発明の効果】

【0011】

この発明は、上述したように、被写体を撮像し画像信号として出力する撮像手段と、画像信号を表示する表示部と、撮像手段が出力する画像信号を一時的に保存するメモリ手段と、画像信号を圧縮して記録媒体に記録する処理を行う圧縮処理手段と、撮像手段と、表示部と、メモリ手段と、圧縮処理手段との接続関係を制御する制御部とを備え、制御部は、撮像手段が出力する画像信号を静止画像として記録媒体に記録する場合、第1の記録モードに移行して、撮像手段と表示手段との接続を解除すると共に撮像手段とメモリ手段とを接続して、画像信号を静止画としてメモリ手段に保存し、メモリ手段への画像信号の保存終了に応じて第2の記録モードに移行し、撮像手段とメモリ手段との接続を解除し、撮像手段と表示部とを接続すると共に、メモリ手段と圧縮処理手段とを接続するようにしているため、画像信号をメモリ手段に保存する期間以外では画像信号が表示部に表示され、表示が消える期間を最小限とすることができる効果がある。

20

【発明を実施するための最良の形態】

【0012】

以下、この発明の一実施例について図面を参照して説明する。図1は、この発明の一実施例の全体的構成を示す。101は、固体撮像素子例えばCCD撮像素子である。CCD撮像素子101は、三原色フィルタ、補色フィルタ等を有する単板式のイメージャである。CCD撮像素子101は、後で詳細に説明するように、全画素を読出すフルフレーム読出しの動作モード(第1の撮像モード)と、ライン数を減少させた信号を出力するライン間引きの動作モード(第2の撮像モード)とが切替え可能とされている。撮像素子101には、レンズ系100を介して被写体光が入射される。

30

【0013】

撮像素子101の出力信号がサンプルホールド、AGC回路102に供給される。フルフレーム読出しモードでは、1枚の画像読出しの時間が1/30秒であり、ライン間引きモードでは、これが1/60秒である。サンプルホールドは、相関二重サンプリング回路の構成とされ、ノイズの除去、波形整形、欠陥画素の補償がなされる。AGCは、被写体の明るさに応じてゲインを制御するもので、また、自動絞り調整のためにもゲインが制御される。サンプルホールド、AGC回路102の出力信号がA/D変換器103に供給される。A/D変換器103からは、1サンプルが10ビットのデジタル撮像信号が発生する。

40

【0014】

デジタル化された撮像信号がIC回路の構成のカメラ信号処理回路104に供給される。この信号処理回路104は、デジタルクランプ回路、輝度信号処理回路、色信号処理回路、輪郭補正回路、欠陥補償回路、自動絞り制御回路、自動焦点制御回路、自動ホワイトバランス補正回路、コンポーネント信号(Y:輝度信号、Cr、Cb:色差信号が4:1:1の比のサンプリング周波数でサンプリングされたデジタルビデオ信号)のマルチプレクサ、同期信号発生回路、タイミング生成器、マイクロコンピュータとのインターフェース等が含まれる。信号処理回路104のより具体的な構成については後述する。マルチプレクサによって、コンポーネント信号が多重化データへ変換される。

50

【 0 0 1 5 】

1 0 5 は、信号処理を制御するマイクロコンピュータであって、マイクロコンピュータ 1 0 5 からコントロール信号がレンズ系 1 0 0、電子ボリューム 1 0 6、カメラ信号処理回路 1 0 4、タイミングコントローラ 1 0 7 に供給される。タイミングコントローラ 1 0 7 は、タイミング生成器 1 0 8 および C C D 駆動回路 1 0 9 から構成される。電子ボリューム 1 0 6 は、サンプルホールド、A G C 回路 1 0 2 のゲインコントロール信号を発生する。

【 0 0 1 6 】

カメラ信号処理回路 1 0 4、タイミングコントローラ 1 0 7 に対しては、クロック M C K の 3 倍の周波数のクロック 3 M C K が供給される。一例として、撮像素子 1 0 1 の水平画素数が 7 8 0 とされ、 $M C K = 7 8 0 f h$ ($f h$: 撮像素子 1 0 1 の水平走査周波数) = 1 2 . 3 M H z とされている。また、カメラ信号処理回路 1 0 4 において発生した水平同期信号 H および垂直同期信号 V がタイミングコントローラ 1 0 7 に供給される。タイミングコントローラ 1 0 7 の C C D 駆動回路 1 0 9 で発生した駆動パルスが撮像素子 1 0 1 に供給される。駆動パルスは、垂直駆動パルス、水平駆動パルス、読出しパルス等を含む。

【 0 0 1 7 】

図 2 は、カメラ信号処理回路 1 0 4 の一例を示す。ここでは、自動絞り制御回路を含む場合の構成を示す。簡単のため、欠陥補償回路、自動焦点制御回路、自動ホワイトバランス補正回路についての図示を省略する。A / D 変換器 1 0 3 から 1 0 ビット幅のデジタル撮像信号がデジタルクランプ回路 1 1 1 を介して演算回路 1 1 2 に供給される。撮像素子が三原色フィルタを有する場合、演算回路 1 1 2 によって、三原色信号の加算または減算がなされ、輝度信号成分および色差信号成分が生成される。

【 0 0 1 8 】

輝度信号成分が輝度信号処理回路 1 1 3 および輪郭補正回路 1 1 4 に供給され、色差信号成分が色信号処理回路 1 1 6 に供給される。輝度信号処理回路 1 1 3 には、補正回路等が含まれる。輪郭補正回路 1 1 4 により生成された輪郭補正信号が輝度信号処理回路 1 1 3 の出力信号に対して加算回路 1 1 5 により加算される。加算回路 1 1 5 から輝度信号 Y が得られる。色信号処理回路 1 1 6 には、補正回路、ホワイトバランス補正回路等が含まれる。色信号処理回路 1 1 6 から色差信号 C r、C b が発生する。Y、C r、C b からなるコンポーネント信号がマルチプレクサ 1 1 7 に供給される。マルチプレクサ 1 1 7 によって、後述のようにこれらの信号が合成され、その出力には、多重化コンポーネント信号が発生する。

【 0 0 1 9 】

タイミング、同期信号発生回路 1 1 8 が設けられており、3 M C K のクロックから水平同期信号 H、垂直同期信号 V、クロック、タイミング信号がこの回路 1 1 8 から発生する。1 1 9 がマイクロコンピュータ 1 0 9 とカメラ信号処理回路 1 0 4 との間のインターフェースのためのシリアル I / O であり、1 2 0 が検出、累算回路である。演算回路 1 1 2 で形成された輝度信号成分が検出、累算回路 1 2 0 に供給される。絞り制御の場合、撮像画面が複数の領域に分割され、領域毎に撮像信号が累算される。そして、各領域の累算データが検出、累算回路 1 2 0 からシリアル I / O 1 1 9 に対して出力される。

【 0 0 2 0 】

シリアル I / O 1 1 9 を通じて累算データをマイクロコンピュータ 1 0 9 が受け取り、累算データに対する重み付け演算、重み付けされた各領域のデータの総和を求める演算、絞り制御信号の生成等をマイクロコンピュータ 1 0 9 が行う。生成された絞り制御信号によって、レンズ系 1 0 0 の絞り制御リングの駆動モータが駆動され、タイミングコントローラ 1 0 7 および電子ボリューム 1 0 5 が制御される。タイミングコントローラ 1 0 7 によって電子シャッタ (露光時間) が制御され、電子ボリューム 1 0 5 によってゲインが制御される。また、シリアル I / O 1 1 9 を通じてマイクロコンピュータ 1 0 9 から検出、累算回路 1 2 0 にコントロール信号が供給され、領域の分割のパターン等が制御される。

【 0 0 2 1 】

10

20

30

40

50

(411)方式のコンポーネント信号を多重化するためのマルチプレクサ117についてより詳細に説明する。図3に示すように、マルチプレクサ117は、クロックMCKに同期した8ビット幅の輝度信号Y、色差信号Cが入力され、 $3/2$ MCK(クロックMCKの $3/2$ 倍の周波数のクロック)に同期した8ビット幅の多重化コンポーネント信号を発生する。図4は、マルチプレクサ117の一例の構成を示す。マルチプレクサ117は、輝度信号Yおよび色信号Cの一方を選択する入力セクタ121と、入力セクタ121が直列入力として供給されるシフトレジスタ122と、シフトレジスタ122の並列出力がロードされるレジスタ123と、レジスタ123にロードされたデータを順次選択する出力セクタ124と、出力セクタ124に接続されたレジスタ125とからなる。各レジスタは、8ビット幅のものである。

10

【0022】

図5は、上述のマルチプレクサ117の動作を示すタイミングチャートである。3MCKは、クロックMCKの周波数の3倍のクロックである。輝度データYおよび色信号Cは、クロックMCKと同期している。(411)方式のコンポーネント信号であるので、4サンプルの輝度データ(例えば Y_0 、 Y_1 、 Y_2 、 Y_3)に対して、1サンプルの赤の色差データ(例えば C_{r0})と1サンプルの青の色差データ(例えば C_{b0})とが対応している。

【0023】

セレクトパルスのハイレベルで輝度データを選択し、そのローレベルで色データを選択するように、入力セクタ121が制御される。シフトレジスタ122は、 $3/2$ MCKがクロックとして供給され、入力セクタ121により選択されたデータを取り込むと共に、直列にシフトする。シフトレジスタ122の初段のレジスタの出力 Q_0 は、図に示すように、 Y_{-1} 、 Y_0 、 C_{r0} 、 Y_1 、 Y_2 、 C_{b0} 、 Y_3 、・・・と変化する。

20

【0024】

レジスタ123に対して、 $1/4$ MCKのクロックのタイミングでもって、シフトレジスタ122の出力が並列にロードされる。 $1/4$ MCKのクロックの周期は、 $3/2$ MCKの周期の6倍である。また、 $1/4$ MCKのクロックの位相は、互いに関連する輝度データおよび色差データの合計6サンプルがシフトレジスタ122からレジスタ123に転送されるように選定される。

【0025】

出力セクタ124は、クロック($3/2$ MCK)と同期してレジスタ123の最も前のサンプルから順次選択し、選択されたサンプルをレジスタ125が取り込む。従って、レジスタ125からは、(Y, Cr, Y, Y, Cb, Y)の順序を有するように、多重化されたコンポーネント信号が発生する。

30

【0026】

上述したマルチプレクサ117は、データのサンプリングクロック周波数をMCKから1.5倍の周波数の $3/2$ MCKに変更することによって、8ビット幅の多重化コンポーネント信号へ変換する。マルチプレクサ117を設けない場合には、カメラ信号処理回路104から($8 \times 2 = 16$ ビット)幅のデータ(輝度信号Yおよび色信号C)が出力される。その場合では、二つのデータバス間のクロストークが発生したり、基板配線面積が増加することによってクロストークが増加したり、メモリのデータの幅が増加することによってメモリのサイズが大きくなったり、メモリの消費電力が増大する等の種々の問題が生じる。上述したマルチプレクサ117を信号処理回路104の出力側に設けることによって、これらの問題の発生を防止することができる。

40

【0027】

図1に戻って、この発明の一実施例についてさらに説明する。カメラ信号処理回路104からの上述したように多重化されたコンポーネント信号がデータスイッチ130に供給される。データスイッチ130は、カメラ信号処理回路104の出力と接続された出力点aと、コンポーネント信号を三原色信号へ変換する変換回路134と接続された入力点bと、記録再生データバス140と接続された入出力点cとを有する。データスイッチ

50

ャ 1 3 0 の状態は、ユーザのキー操作等に基づいて発生したモード切り換え信号 1 3 1、1 3 2、1 3 3 によって制御される。図 1 中のマイクロコンピュータ 1 0 5 は、主としてカメラ部の制御のために設けられており、図示しないが、記録/再生動作の制御、装置全体の制御のために、それぞれマイクロコンピュータが設けられ、これらのマイクロコンピュータ間での通信がなされる。

【 0 0 2 8 】

変換回路 1 3 4 により発生した三原色信号 R、G、B がテレビジョン表示装置例えば液晶ディスプレイ 1 3 5 に供給され、液晶ディスプレイ 1 3 5 により撮像画像が表示される。液晶ディスプレイ 1 3 5 は、1 / 6 0 秒周期のノンインターレース方式でもってカラー画像を表示する。記録再生データバス 1 4 0 に対して、ランダムアクセス可能なメモリ例えば D R A M (dynamic random access memory) 1 4 1 およびデータ圧縮用のエンコーダ/デコーダ例えば J P E G (Joint Photographic Experts Group) のエンコーダ/デコーダ 1 4 2 が接続される。J P E G 以外の方式の高効率符号化を使用しても良い。エンコーダ/デコーダ 1 4 2 に対して記録媒体例えばフラッシュメモリ 1 4 3 およびインターフェース 1 4 4 が接続される。D R A M 1 4 1 は、メモリコントローラ 1 4 5 から供給されるアドレス信号、制御信号によってその動作が制御される。

【 0 0 2 9 】

エンコーダ/デコーダ 1 4 2 は、J P E G、すなわち、適応 D C T (Discrete Cosine Transform) の符号化によって約 1 / 1 0 にデータ量を圧縮する。J P E G におけるブロック化等の処理のために、D R A M 1 4 1 が設けられている。フラッシュメモリ 1 4 3 は、電源を切っても記憶内容が保持され、メモリ全体あるいは分割した領域毎に電気的に一括して消去、再書き込みが可能な半導体メモリである。記録媒体としては、フラッシュメモリ以外の半導体メモリ等の媒体を使用しても良い。さらに、圧縮されたスチル画像データを必要に応じてパ - ソナルコンピュータに供給するためにインターフェースを設けても良い。この発明の一実施例において、記録とは、撮像信号を符号化してフラッシュメモリ 1 4 3 に書込むことであり、再生とは、フラッシュメモリ 1 4 3 内のデータを読み出し、読み出しデータを復号することである。

【 0 0 3 0 】

上述したこの発明の一実施例について、より詳細に説明する。この一実施例では、データスイッチャ 1 3 0 の接続状態によって 5 種類の動作が可能とされている。これは、モニタリングモード、第 1 の記録モード、第 2 の記録モード、第 1 の再生モード、第 2 の再生モードとからなる。これらのモードは、モード切り換え信号 1 3 1、1 3 2、1 3 3 によって設定される。モード切り換え信号 1 3 1、1 3 2、1 3 3 は、図示しない記録再生系制御用のマイクロコンピュータから発生する。マイクロコンピュータ 1 0 5 によって、モード切り換え信号を発生しても良い。モニタリングモードでは、撮像画面を液晶ディスプレイ 1 3 5 に表示する。第 1 の記録モードでは、所望の撮像画像を D R A M 1 4 1 に書込む。第 2 の記録モードでは、D R A M 1 4 1 に記憶された画像データを圧縮してフラッシュメモリ 1 4 3 に書込む。第 1 の再生モードでは、フラッシュメモリ 1 4 3 に記憶されたデータを読み出し、読み出しデータを復号して D R A M 1 4 1 に書込む。第 2 の再生モードでは、D R A M 1 4 1 のデータを読み出して液晶ディスプレイ 1 3 5 に表示する。

【 0 0 3 1 】

図 6 は、データスイッチャ 1 3 0 の出力点 a と入力点 b とが接続されるモニタリングモードの接続を示す。モニタリングモードは、モード切り換え信号 1 3 1 がアクティブとなることによって設定される。モニタリングモードでは、マイクロコンピュータ 1 0 5 は、タイミングコントローラ 1 0 7 の C C D 駆動回路 1 0 9 を制御し、撮像素子 1 0 1 をライン間引きモードで動作させる。撮像素子 1 0 1 からは、読み出しがされないラインが生じ、1 / 6 0 秒周期で撮像信号が読出される。

【 0 0 3 2 】

モニタリングモードでは、信号処理回路 1 0 4 の出力信号がデータスイッチャ 1 3 0 を介して変換回路 1 3 4 に供給され、変換回路 1 3 4 から出力される三原色信号が液晶ディ

10

20

30

40

50

スプレイ 135 に供給され、表示される。撮像素子 101 がライン間引きモードで動作するので、液晶ディスプレイ 135 が 1/60 秒周期のノンインターレスの表示を行うことができる。液晶ディスプレイ 135 の表示を見て、画角の調整等を行い、記録したいスチル画像を決定することができる。ライン間引きモードのために、垂直解像度が劣化するが、撮影画像をモニタする目的にとっては問題とならない。ライン間引きモードでは、高速読出しのために動きに対する追従性が良くなる。従って、自動焦点調整、自動絞り調整等の自動制御の応答が良くなり、動画をモニタするのが容易となる。

【0033】

なお、モニタリングモードにおいて、破線で示すデータバスに接続される DRAM 141、エンコーダ/デコーダ 142、フラッシュメモリ 143 が不動作とされる。消費電力の節約のために、これらの動作しない回路に対する電源供給がオフとされるか、あるいは動作に必要なクロックの供給を停止することが好ましい。以下に説明する他のモードにおいても、動作しない回路に対するバスが破線で示され、また、動作しない回路に対する電源供給がオフされることは、同様である。

【0034】

図 7 は、スチル画像を記録する場合のモード、すなわち、データスイッチャ 130 の出力点 a と入出力点 c とが接続される第 1 の記録モードの接続を示す。第 1 の記録モードは、モード切り換え信号 132 がアクティブとなることによって設定される。第 1 の記録モードでは、マイクロコンピュータ 105 は、タイミングコントローラ 107 の CCD 駆動回路 109 を制御し、撮像素子 101 をフルフレーム読出しモードで動作させる。撮像素子 101 から、全画素例えば 32 万画素が読出され、1/30 秒周期で撮像信号が読出される。

【0035】

撮像信号がカメラ信号処理回路 104 において処理され、データスイッチャ 130 の出力点 a および入出力点 c、並びに記録再生データバス 140 を通じて DRAM 141 に書込まれる。メモリコントローラ 145 は、DRAM 141 を書込み状態にし、書込みアドレスを DRAM 141 に対して供給する。メモリコントローラ 145 は、図示しない記録/再生系制御用のマイクロコンピュータによって制御される。1 枚分のスチル画像データが DRAM 141 に書込まれる。1/30 秒の画像データの書込みがなされる、第 1 の記録モードでは、液晶ディスプレイ 135 に画像を表示することができない。画像が表示されない時間を最小限とするために、書込みが終了すると、次の第 2 の記録モードに移行する。

【0036】

DRAM 141 に対する 1 枚分の画像データの書込みが終了すると、データスイッチャ 130 が図 8 に示すように、出力点 a および入力点 b が接続される第 2 の記録モードとなる。第 2 の記録モードは、モード切り換え信号 131 がアクティブとなることによって設定される。このモードでは、DRAM 141 から画像データが読出される。読出されたデータがバス 140 を介してエンコーダ/デコーダ 142 に供給される。エンコーダ/デコーダ 142 は、DRAM 141 から読出したデータを例えば JPEG により圧縮する。また、圧縮されたデータがフラッシュメモリ 143 に書込まれる。このようにして、撮像画像が圧縮されて記録される。

【0037】

また、第 2 の記録モードでは、撮像素子 101 がライン間引きモードで動作するようになされ、モニタリングモードと同様に、高速で撮像素子 101 から読出された信号がカメラ信号処理回路 104 で処理され、画像信号がデータスイッチャ 130 および変換回路 134 を介して液晶ディスプレイ 135 に供給され、画像が表示される。それによって、記録時に画像の表示が消える時間を最小限とすることができる。

【0038】

フラッシュメモリ 143 に書込まれた画像データを再生して液晶ディスプレイ 135 により表示するのが再生モードである。図 9 は、データスイッチャ 130 の出力点 a および

10

20

30

40

50

入力点 b が接続され、撮像信号が液晶ディスプレイ 1 3 5 に表示される第 1 の再生モードの状態を示す。第 1 の再生モードは、モード切り換え信号 1 3 1 がアクティブとなることによって設定される。このモードでは、フラッシュメモリ 1 4 3 からデータが読出され、読出しデータがエンコーダ/デコーダ 1 4 2 に供給される。

【 0 0 3 9 】

エンコーダ/デコーダ 1 4 2 によりデータが復号され、画像データが発生する。この画像データを書込むように、D R A M 1 4 1 が制御される。この場合、第 1 の記録モードと同一のデータ配列でもって、復号データが D R A M 1 4 1 に書込まれるように、メモリコントローラ 1 4 5 が D R A M 1 4 1 の書込みアドレスを制御する。読出し時のアドレス制御によって、同様のデータ配列を実現しても良い。この関係は、D R A M 1 4 1 から読出されたデジタル画像信号を変換回路 1 3 4 を介して液晶ディスプレイ 1 3 5 に供給し、液晶ディスプレイ 1 3 5 により表示する場合に、モニタリングモードで使用されるものと同様の構成を使用するため必要である。第 1 の再生モードは、ライン間引きモードで撮像素子 1 0 1 が駆動され、撮像素子 1 0 1 の撮像画像が液晶ディスプレイ 1 3 5 に表示されている。

【 0 0 4 0 】

D R A M 1 4 1 に対して復号データが書込まれると、図 1 0 に示す第 2 の再生モードとなる。第 2 の再生モードでは、データスイッチャ 1 3 0 の入出力点 c と入力点 b とが接続される。第 2 の再生モードは、モード切り換え信号 1 3 3 がアクティブとなることによって設定される。D R A M 1 4 1 が読出し状態とされる。そして、記録再生データバス 1 4 0、データスイッチャ 1 3 0、変換回路 1 3 4 を介して D R A M 1 4 1 の読出しデータが液晶ディスプレイ 1 3 5 に供給される。従って、フラッシュメモリ 1 4 3 に記録されているデータと対応する画像を液晶ディスプレイ 1 3 5 により見ることが可能となる。この場合、フラッシュメモリ 1 4 3 に記録されているデータは、ライン間引きデータではなく、フルフレームのデータである。従って、メモリコントローラ 1 4 5 によるアドレス制御によって、撮像素子 1 0 1 がライン間引きモードで駆動される場合と同様のライン間引きを実現する。それによって、D R A M 1 4 1 の読出しデータを液晶ディスプレイ 1 3 5 により再生することができる。

【 0 0 4 1 】

このようにしてフラッシュメモリ 1 4 3 に記憶されているスチル画像データを液晶ディスプレイ 1 3 5 により再生して見ることができる。フラッシュメモリ 1 4 3 の記憶容量、データ圧縮の方法等によって、記録できるスチル画像の枚数が決定される。フラッシュメモリ 1 4 3 は、I C カードの構成とされるのが好ましい。勿論、フラッシュメモリ以外の記録媒体を使用しても良い。さらに、必要に応じて設けられたインターフェースを介して外部のパソコンに記録データを送信したり、外部記憶装置に記録データを記憶するようにしても良い。

【 0 0 4 2 】

上述した固体撮像素子 1 0 1 の一例について以下に説明する。図 1 1 は、固体撮像素子例えば C C D 撮像素子 1 の一例の概略を示す。この例では、インターライン方式を採用し、イメージエリアに 2 次元配列されたフォトセンサ (例えばフォトダイオード) 2 と、フォトセンサ 2 の間に設けられ、フォトセンサ 2 からの信号電荷を水平 C C D (水平転送部) 4 へ転送するための垂直 C C D (垂直転送部) 3 と、水平 C C D 4 に接続されたバッファアンプ 5 とを有する。フォトセンサ 2 には、後述するような配列の色フィルタを通った撮像光が入射する。一つのフォトセンサ 2 と垂直 C C D 3 中の 1 ビットとが対応するように構成され、フォトセンサ 2 からの信号電荷を混合することなく垂直 C C D 3 に読出し、全画素の信号を順次、水平 C C D 4 に転送することが可能とされている。そして、水平 C C D 4 を駆動することによって、信号をフローティングディフュージョンエリアに転送し、順次電圧に変換してバッファアンプ 5 を通して出力する。

【 0 0 4 3 】

撮像素子 1 の単位画素の平面図を図 1 2 に示し、垂直 C C D 3 の構造を図 1 3 に示す。

10

20

30

40

50

垂直CCD3は、例えば3層電極3相駆動の構成とされている。図12において、6は、垂直CCD3の転送チャンネル、7は、画素間、並びに画素および転送チャンネル間を分離するためのチャンネルストッパ、8、9および10は、それぞれ垂直CCD3の転送ゲートである。転送ゲート9は、読出しゲートを兼用している。なお、図12では、遮光膜等についての図示が省略されている。転送ゲート8、9、10は、図13に示すように、第1、第2および第3の多結晶シリコン電極を加工して形成される。これらの転送ゲート8、9、10に対して、垂直駆動パルス V_1 、 V_2 、 V_3 がそれぞれ印加される。

【0044】

フォトセンサ2から垂直CCD3へ信号を読出す場合、フォトセンサ2に隣接した転送ゲート、すなわち、読出しゲートを兼ねる転送ゲート9に対して、垂直転送クロック V_2 のハイレベルより高いバイアス電圧（読出しパルスと称する）を印加する。ゲート9に読出しパルスを供給すると、1つの画素が垂直CCD3の1ビットに対応しているため、全てのフォトセンサ2から信号電荷が垂直CCD3に読出される。水平CCD5は、転送クロック H_1 、 H_2 によって、1ライン分のデータを出力する。なお、水平CCD5としては、例えば複合チャンネル水平CCD構造を採用することができる。その場合、出力部が2チャンネルの構成とされる。

【0045】

上述したCCD撮像素子は、全画素の信号を順次出力することができるので、電子スチルカメラ、画像取込みに適している。しかしながら、インターレース出力を行う同じ画素数のビデオカメラ用撮像素子と比較して、1画面（画面の上端から下端まで）の出力時間が倍となる。この例では、上述したように、モニタ用の信号、自動焦点制御等の自動制御のための撮像信号として、水平ライン数を減少させることによって、1画面の撮像信号を高速に出力するものであり、且つ、このライン間引きの場合に、カラーフィルタの配列で規定される垂直方向の色シーケンスが崩れることがないようにするものである。一方、撮影した画像をフラッシュメモリに取り込む場合は、フルフレームの撮像信号（ライン数の間引きがされていない撮像信号）を出力する。ライン間引きの場合でも、色シーケンスがフルフレームの場合と同一のため、信号処理回路が複雑となる問題を回避できる。

【0046】

上述した全画素読出し可能な撮像素子において、ライン数を間引くためには、フォトセンサ2からの信号電荷の読出しに寄与している転送ゲート（第2の多結晶シリコン）9に対する配線を二つに分けることによって可能である。色シーケンスの繰り返し周期をNで表す。図14は、（ $N=2$ ）の場合の一例である。

【0047】

単板式のCCD撮像素子の色フィルタの配列としては、R（赤色を通すフィルタ）、G（緑色を通すフィルタ）、B（青色を通すフィルタ）を図15Aに示すように配列したもの（ベイヤ方式）が知られている。全体の半分の画素に感度の高いGのフィルタを配置する。また、図15Bに示す補色市松配置の色フィルタも知られている。図15Bにおいて、Ye、Cy、Mgは、それぞれ黄色、シアン、マゼンタのフィルタである。図15Bに示す補色フィルタは、原色フィルタに比して解像度を高めることができるので、ビデオカメラに採用されることが多い。一方、図15Aに示す原色フィルタは、色の再現性の点で優れ、電子スチルカメラに採用されることが多い。

【0048】

この発明における撮像素子として、原色フィルタを有する単板式撮像素子、および補色フィルタを有する単板式撮像素子の何れを使用しても良い。さらに、図示しないが、Gのフィルタを備えた撮像素子と、RおよびBのフィルタの配列を備えた撮像素子とからなり、二つの撮像素子の位置関係が水平方向、または水平および垂直方向に画素ピッチの1/2だけずらされた方式の撮像素子（いわゆる空間絵素ずらし方式）を使用しても良い。

【0049】

図15Aの配列は、垂直方向の色シーケンスの繰り返し周期Nが（ $N=2$ ）であり、図15Bの配列は、（ $N=4$ ）である。図14は、（ $N=2$ ）であって、垂直方向の1列の

10

20

30

40

50

フォトセンサ 2、垂直 CCD 3 および垂直 CCD 3 のゲートのバス配線を 1 列の一部に関して示した模式図である。フォトセンサ 2 のうちで左上コーナーに斜線部を設けたものが一つの色フィルタ例えば G のフィルタに対応し、斜線部を設けないものが他の色フィルタ、例えば B のフィルタと対応している。垂直 CCD 3 は、上述したように 3 層電極 3 相駆動形式のもので、撮像素子の開口画素に隣接して 3 ビットのゲートを有する。また、垂直 CCD 3 は、繰り返し単位 A と、繰り返し単位 B を含む。繰り返し単位 A は、ゲート 2 1、2 2、2 3 からなり、繰り返し単位 B は、ゲート 3 1、3 2、3 3 からなる。ゲート 2 2 および 3 2 が転送兼読出しゲートである。4 1、4 2、4 2'、4 3 は、垂直転送用の駆動パルス V_1 、 V_2 、 V_2' 、 V_3 がそれぞれ供給されるバス配線である。

【 0 0 5 0 】

ゲート 2 1 および 3 1 がバス配線 4 1 に接続され、ゲート 2 3 および 3 3 がバス配線 4 3 に接続される。これらのバス配線 4 1、4 3 には、それぞれ駆動パルス V_1 、 V_3 が供給される。駆動パルス V_2 に関して、2 本のバス 4 2 および 4 2' が設けられる。繰り返し単位 A とは、転送兼読出しゲート 2 2 がバス 4 2 と接続されるものを指し、繰り返し単位 B は、転送兼読出しゲート 3 2 がバス 4 2' と接続されるものを指す。なお、図 1 4 では、簡略化のために、バスラインが片側しか描かれていないが、両側にバスラインを配して、両側駆動するのが普通である。

【 0 0 5 1 】

上述の撮像素子では、ライン間引きのために、繰り返し単位 A が m ($m = 1, 2, 3, \dots$) 並んだ $A \times m$ (ビット) の範囲と、繰り返し単位 B が $N \times a$ 並んだ $B \times N \times a$ (ビット) の範囲とが垂直方向に交互に形成される。図 1 4 に示す例は、($N = 2, m = 3, a = 2$) の場合である。なお、 m および a の値を任意に選ぶことができるが、 m および a を大きな値としても、($m + N \times a$) が有効画素数の垂直画素数より小さいことが必要である。

【 0 0 5 2 】

上述した撮像素子において、第 1 の動作モード、すなわち、全画素の信号を讀出すフルフレームの動作時では、垂直 CCD 3 の繰り返し単位 A および B の両者にフォトセンサ 2 から信号が讀出される。そのためには、バス配線 4 2 および 4 2' を通じてゲート 2 2 および 3 2 の両者に讀出しパルスが印加される。この場合、色フィルタの配列の順序と対応する色シーケンス、例えば G、B、G、B、 \dots のシーケンスでもって色信号が出力される。

【 0 0 5 3 】

一方、第 2 の動作モード、すなわち、ライン間引き動作時では、繰り返し単位 A のゲート 2 2 にのみバス配線 4 2 を介して讀出しパルスが印加される。従って、 $A \times m$ (ビット) の範囲から信号が讀出され、 $B \times N \times a$ (ビット) の範囲からは、信号が讀出されない。図 1 4 の例では、($m = 3$) ラインから信号が発生し、($N \times a = 4$) ラインから信号が発生しない。間引かれるライン数が N の整数倍であるので、ライン間引きの場合の撮像出力の色信号の順序と対応する色シーケンスは、フルフレーム讀出しと同一の関係に保たれる。

【 0 0 5 4 】

図 1 6 は、撮像素子を駆動する場合のタイミングを示し、図 1 6 A がフルフレームの讀出しを行う場合のタイミングを示す。各水平ブランキング期間において、3 相の駆動パルス V_1 、 V_2 、 V_2' 、 V_3 が垂直 CCD 3 の繰り返し単位 A のゲート 2 1、2 2 および 2 3 と、繰り返し単位 B のゲート 3 1、3 2 および 3 3 にそれぞれ供給される。また、讀出しパルスもゲート 2 2 および 3 2 との両者に対して印加される。それによって、全てのフォトセンサから信号電荷が垂直 CCD 3 に対して讀出される。図 1 6 B の詳細なタイミングチャートに示すように、水平ブランキング期間内で発生する駆動パルス V_1 、 V_2 、 V_2' 、 V_3 が 3 相のものであり、ラインシフト期間によって 1 ラインシフトがなされる。フルフレームの讀出し時には、各水平ブランキング期間内で、1 ラインシフトがなされる。

10

20

30

40

50

【 0 0 5 5 】

一方、ライン間引きの読出しの場合では、図 1 6 C に示すように、繰り返し単位 A のゲート 2 2 にのみ読出しパルスが印加される。それによって、繰り返し単位 A に隣接したフォトセンサのみから信号電荷が読出される。ライン間引きの場合では、間引かれたラインでは、信号電荷が読出されず、無信号となる。この無信号期間は、後述するように、ラインシフト動作を複数回繰り返すことによって除去できる。

【 0 0 5 6 】

図 1 7 A は、($m = 1$, $a = 1$) の場合の垂直 C C D 3 のチャンネル 6 のポテンシャルの模式図である。図面に向かって右側から左側の水平 C C D 4 に向かう方向が垂直転送方向である。チャンネル 6 には、ライン間引き動作時に、信号電荷 Q_s を含むパケット 5 1 と空パケット 5 2 とが存在する。各ラインから信号電荷 Q_s を出力するためには、空パケット 5 2 の分、ラインシフトの回数を増やし、それによって信号電荷と無信号とを水平 C C D 4 において混合し、無信号の期間を除去する。各水平ブランキング期間内でなされるラインシフトの回数は、下記の関係を満足するように選定すれば良い。

【 0 0 5 7 】

1 (: 出力する信号電荷 Q_s を含むパケットの数) + X (前にある信号電荷 Q_s を含まないパケットの数) 以上で、 $1 + X + (N \times a)$ (: 後ろにある信号電荷 Q_s を含まないパケットの数) 以下

それによって、($X = 0$) の場合では、信号電荷のみを水平 C C D 4 に対して転送し、($X \neq 0$) の場合では、信号電荷を含むパケットと 1 以上の信号電荷を含まないパケットとを水平 C C D 4 に対して転送する。

【 0 0 5 8 】

上述の条件によって、信号電荷を水平 C C D 4 に対して転送し、また、無信号のラインを圧縮することができる。実際には、空パケットの電荷が 0 ではなく、スミア信号や暗信号等の不要信号電荷 Q_n が含まれている。各水平ブランキング期間でなされるラインシフトの数が異なると、不要信号電荷 Q_n の加算される回数が異なるために、不要信号が含まれる量がラインによって異なる。それによって、ラインクロールや、色ずれなどの画質劣化が発生するおそれがある。

【 0 0 5 9 】

この問題を解決するには、各水平ブランキング期間でなされるラインシフトの回数を一定とすれば良い。限定された条件、すなわち、($m = 1$ 、または $m = 2$) の場合では、垂直 C C D 3 のラインシフトの数を ($(N \times a / m) + 1$) とすることによって、各ラインの信号電荷 Q_s に対して加算される信号電荷 Q_s を含まないパケットの数を一定とすることができる。これによって、上述した画質劣化の発生を防止することができる。

【 0 0 6 0 】

図 1 7 B は、($N = 2$ 、 $m = 1$ 、 $a = 1$) の場合の垂直 C C D 3 のチャンネル 6 のポテンシャルの模式図である。この例では、($N \times a / m = 2$) となり、ラインシフトの回数を 3 回とすることによって、各ラインにおいて加算される信号電荷 Q_s を含まないパケットの数を一定とすることができる。また、図 1 7 C は、($N = 2$ 、 $m = 2$ 、 $a = 1$) の場合を示す。この場合では、($N \times a / m = 1$) となり、ラインシフトの回数を 2 回とすれば良い。さらに、 $m > 2$ の場合でも、スミア信号や暗信号のレベルを十分に小さくすることができれば、問題は生じない。

【 0 0 6 1 】

上述した C C D 撮像素子は、ライン数を減少することができるので、垂直 C C D 3 の繰り返し単位 A の並ぶ数 m 、繰り返し単位 B の並ぶ数 $N \times a$ の値を選ぶことによって、1 フィールドのテレビジョンの水平走査線数以下に出力撮像信号のライン数を抑えることができる。ベイヤ方式の色フィルタ配列のような ($N = 2$) の場合を例に出力ライン数のいくつかの例を説明する。

【 0 0 6 2 】

図 1 8 に示すように、有効画素数 (: 垂直 \times 水平) が (480×640) の V G A (Vid

10

20

30

40

50

eo Graphics Array)対応の撮像素子に対してこの発明を適用した場合は、($a = 1$ 、 $m = 2$)とされる。従って、ライン間引きモードでは、出力ライン数を半分の240ラインとできる。図19に示すように、有効画素数が(768×1024)の撮像素子では、($m = 1$ 、 $a = 1$)とすることによって、出力ライン数を256ラインとできる。図20に示すように、有効画素数が(1024×1280)の撮像素子では、($m = 1$ 、 $a_1 = 1$ 、 $a_2 = 2$)とすることによって、出力ライン数を256ラインとできる。 a_1 および a_2 は、交互に使用される。

【0063】

図18、図19および図20にそれぞれ示す何れの場合でも、出力ライン数を例えばNTSC方式の1フィールドのライン数(262.5)より少なくすることができる。従って、色シーケンスおよび画角をフルフレーム読み出しモードと同一の関係を保持して、ライン間引きモードの撮像信号をより高速に出力することができる。それによって、VRAM、あるいはフレームメモリを使用することなしに、液晶モニタに撮像画面を表示することができる。なお、画角とは、撮影した時に撮像素子に映る範囲がレンズの光軸を中心に張る角度のことである。

【0064】

なお、上述した一実施例における撮像素子の具体的構成は、一例であって、この発明は、これ以外の固体撮像素子を使用することができる。例えば垂直CCDが2層電極4相駆動の構造でも良く、また、インターライン方式以外の方式の撮像素子、さらに、CCD以外を使用した固体撮像素子であっても良い。さらに、固体撮像素子を駆動するモードとして、読み出しパルス V_2 を印加し、読み出しパルス V_2 を印加しない第3の動作モードを設定するようにしても良い。

【0065】

また、この発明は、上述した構造の撮像素子に限定されず、全画素読み出しモードと読み出し画素数を減少させたモードとを選択することが可能な撮像素子を使用することができる。

【0066】

以上説明したように、この発明によれば、垂直解像度の良好なスチル画像を全画素を読み出すフルフレームの撮像モードによって得ることができ、また、液晶ディスプレイ等の表示に使用する場合では、ライン間引きの撮像モードによって、撮像信号を高速に出力することができる。従って、VRAMを設けなくても撮像信号をモニタに表示することができる。また、高速で撮像信号を出力できることにより、オートフォーカス等の自動制御装置の応答を速くすることができる。さらに、コマ数が多くなるので、モニタ画像の動きが滑らかになる利点がある。

【0067】

また、この発明では、記録時に、画像信号をメモリ(DRAM)に書込む期間以外では、撮像信号を表示するので、表示が消える期間を最小限とすることができる。さらに、再生時に、記録媒体からデータを読み出している期間、撮像信号を表示装置に供給するので、表示が消える期間を記録時と同様に最小限とすることができる。

【0068】

さらに、この発明では、カメラ信号処理回路から出力されるコンポーネント信号をクロック周波数をのせかえることによって、多重化することができ、その後段の信号処理のために配されるデータバスのビット幅を小さくすることができる。それによって、クロストーク等の信号劣化を抑えることができ、また、メモリのサイズを小とでき、メモリの消費電力を低減することができる。

【図面の簡単な説明】

【0069】

【図1】この発明の一実施例の構成を示すブロック図である。

【図2】この発明の一実施例中のカメラ信号処理回路の一例のブロック図である。

【図3】カメラ信号処理回路中のマルチプレクサの部分のブロック図である。

10

20

30

40

50

- 【図 4】マルチプレクサの一例のブロック図である。
- 【図 5】マルチプレクサの動作を示すタイミングチャートである。
- 【図 6】この発明の一実施例のモニタリングモードの接続関係を示すブロック図である。
- 【図 7】この発明の一実施例の第 1 の記録モードの接続関係を示すブロック図である。
- 【図 8】この発明の一実施例の第 2 の記録モードの接続関係を示すブロック図である。
- 【図 9】この発明の一実施例の第 1 の再生モードの接続関係を示すブロック図である。
- 【図 10】この発明の一実施例の第 2 の再生モードの接続関係を示すブロック図である。
- 【図 11】この発明に使用できる撮像素子の一例の概略的構成を示す略線図である。
- 【図 12】撮像素子の一例の 1 画素の部分の拡大平面図である。
- 【図 13】撮像素子の一例の垂直 C C D の構造を示す略線図である。 10
- 【図 14】撮像素子の一例の垂直 1 列のバス配線を示す略線図である。
- 【図 15】撮像素子の一例に使用される色フィルタの配列の一例および他の例を示す略線図である。
- 【図 16】撮像素子の一例を駆動するための駆動パルスのタイミングチャートである。
- 【図 17】撮像素子の一例における垂直 C C D のポテンシャルを模式的に示す略線図である。
- 【図 18】撮像素子の具体的な一例を示す略線図である。
- 【図 19】撮像素子の具体的な他の例を示す略線図である。
- 【図 20】撮像素子の具体的なさらに他の例を示す略線図である。 20
- 【図 21】従来の撮像素子の説明に用いる略線図である。
- 【図 22】先に提案されている撮像素子の説明に用いる略線図である。
- 【図 23】撮像素子の出力と液晶モニタの表示との関係を示す略線図である。
- 【図 24】撮像素子から発生した撮像信号を液晶モニタに供給する場合の構成を示すブロック図である。

【符号の説明】

【 0 0 7 0 】

2 フォトセンサ

3 垂直 C C D

4 水平 C C D

6 垂直 C C D のチャンネル 30

1 0 1 撮像素子

1 0 4 カメラ信号処理回路

1 0 5 マイクロコンピュータ

1 0 7 タイミングコントローラ

1 3 0 データスイッチャ


1 3 5 液晶ディスプレイ

1 4 1 D R A M


1 4 2 エンコーダ / デコーダ

1 4 3 フラッシュメモリ


【図1】




【図2】




【図3】




【図5】



【図4】




【図6】




モニタリングモード

【図7】




第1の記録モード

【図8】




第2の記録モード

【図9】




第1の再生モード

【図10】




第2の再生モード


【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図18】




【図19】




【図17】




【図20】




【図21】




【図 2 2】



【図 2 4】



【図 2 3】



フロントページの続き

- (56)参考文献 特開平03 - 290639 (JP, A)
特開平04 - 252381 (JP, A)
特開平06 - 086203 (JP, A)
特開平06 - 110107 (JP, A)
特開平06 - 113190 (JP, A)

(58)調査した分野(Int.Cl., DB名)

H04N 5/222 - 5/257
H04N 5/76 - 5/956