



**(19) 대한민국특허청(KR)**  
**(12) 등록특허공보(B1)**

(45) 공고일자 2010년08월31일  
 (11) 등록번호 10-0979263  
 (24) 등록일자 2010년08월25일

(51) Int. Cl.

H05B 33/00 (2006.01)

(21) 출원번호 10-2003-0098824

(22) 출원일자 2003년12월29일

심사청구일자 2008년12월17일

(65) 공개번호 10-2005-0067803

(43) 공개일자 2005년07월05일

(56) 선행기술조사문헌

KR1020040058454 A

JP평성11333601 A

JP2001035663 A

KR1020040058447 A

전체 청구항 수 : 총 10 항


심사관 : 추장희

**(54) 액티브 매트릭스형 유기전계발광 소자용 구동용박막트랜지스터 및 상기 구동용 박막트랜지스터를포함하는 액티브 매트릭스형 유기전계발광 소자**

**(57) 요약**

본 발명에서는 소자 신뢰성이 향상된 버텀게이트 구조 AMOLED용 박막트랜지스터 및 상기 박막트랜지스터를 포함하는 AMOLED를 제공하기 위하여, 소스 전극과 드레인 전극 간의 이격 구간을 환(環)형상 또는 환형상에서 응용된 구조로 형성하여, 채널 폭이 채널 둘레 길이에 대응되는 값을 가지고, 채널 길이가 소스 전극과 드레인 전극 간 이격 구간에 해당되므로, 종래와 다른 게이트, 소스, 드레인 구조를 취하여 소자 신뢰성을 높임으로써, 비정질 실리콘 물질을 반도체층으로 이용하는 버텀게이트형 박막트랜지스터의 신뢰성을 획기적으로 개선함으로써, AMOLED용 구동용 박막트랜지스터로 용이하게 적용할 수 있으며, 기존 비정질 실리콘 박막트랜지스터를 AMOLED용 구동용 박막트랜지스터로 적용함으로써 관련분야에의 파급효과를 크게 할 수 있는 장점을 가진다.

**대표도 - 도4a**



**특허청구의 범위**

**청구항 1**

구동용 박막트랜지스터를 포함하는 어레이 소자층과, 상기 구동용 박막트랜지스터와 연결되는 유기전계발광 다이오드 소자를 포함하는 유기전계발광 소자의 구동용 박막트랜지스터에 있어서,

기관 상에 형성된 게이트 전극과;

상기 게이트 전극을 덮는 영역에 형성되며, 순수 비정질 실리콘 물질층과 불순물 비정질 실리콘 물질층이 차례대로 적층된 구조로 이루어진 반도체층과;

상기 반도체층 상의 중앙부에 위치하는 원형 패턴 구조의 제 1 구동 전극과;

상기 제 1 구동 전극을 포위하는 구조로, 상기 제 1 구동 전극과 일정간격 이격되게 환형상으로 이루어진 제 2 구동 전극

을 포함하며, 상기 제 1 구동 전극은 소스 전극 또는 드레인 전극 중 어느 한 전극이고, 상기 제 2 구동 전극은 소스 전극 또는 드레인 전극 중 나머지 한 전극이며, 상기 제 1, 제 2 구동 전극의 이격 구간에 순수 반도체 물질 영역으로 이루어진 채널이 구성되는 것을 특징으로 하는 유기전계발광 다이오드 소자의 구동용 박막트랜지스터.

**청구항 2**

구동용 박막트랜지스터를 포함하는 어레이 소자층과, 상기 구동용 박막트랜지스터와 연결되는 유기전계발광 다이오드 소자를 포함하는 유기전계발광 소자의 구동용 박막트랜지스터에 있어서,

기관 상에 형성된 게이트 전극과;

상기 게이트 전극을 덮는 영역에 형성되며, 순수 비정질 실리콘 물질층과 불순물 비정질 실리콘 물질층이 차례대로 적층된 구조로 이루어진 반도체층과;

상기 반도체층 상의 중앙부에 위치하는 다각형 패턴 구조의 제 1 구동 전극과;

상기 제 1 구동 전극을 포위하는 구조로, 상기 제 1 구동 전극과 일정간격 이격되게 위치하며 다각형 틀형상을 가지는 제 2 구동 전극

을 포함하며, 상기 제 1 구동 전극은 소스 전극 또는 드레인 전극 중 어느 한 전극이고, 상기 제 2 구동 전극은 소스 전극 또는 드레인 전극 중 나머지 한 전극이며, 상기 제 1, 제 2 구동 전극의 이격 구간에 순수 비정질 실리콘 물질 영역으로 이루어진 채널이 구성되는 것을 특징으로 하는 유기전계발광 다이오드 소자의 구동용 박막트랜지스터.

**청구항 3**

제 1 항 또는 제 2 항 중 어느 하나의 항에 있어서,

상기 채널의 폭은 제 1 패턴의 내측과, 제 2 패턴의 외측의 중간지점에서의 둘레 길이에 해당되고, 상기 채널의 길이는 상기 소스 전극 및 드레인 전극 간의 이격거리와 대응되는 값을 가지는 것을 특징으로 하는 유기전계발광 다이오드 소자의 구동용 박막트랜지스터.

**청구항 4**

제 2 항에 있어서,

상기 제 1, 제 2 구동 전극은, 사각형, 삼각형, 십자형 패턴 구조 중 어느 하나를 가지는 것을 특징으로 하는 유기전계발광 다이오드 소자의 구동용 박막트랜지스터.

**청구항 5**

제 1 항 또는 제 2 항 중 어느 하나의 항에 있어서,

상기 구동용 반도체층은, 방사상 구조를 이루는 다수 개로 분할된 패턴으로 이루어지고, 상기 다수 개의 반도체

층과 대응된 위치에서, 상기 채널은 다수 개로 이루어져, 상기 채널과 대응되게 다수 개의 박막트랜지스터가 병렬 구조로 연결되어 하나의 구동용 박막트랜지스터를 이루는 유기전계발광 다이오드 소자의 구동용 박막트랜지스터.

## 청구항 6

제 1 방향으로 형성된 게이트 배선과;

상기 제 1 방향과 교차되는 제 2 방향으로 형성되며 서로 이격되게 위치하는 데이터 배선 및 파워 배선과;

상기 게이트 배선 및 데이터 배선의 교차지점에 위치하며, 스위칭용 게이트 전극, 스위칭용 반도체층, 스위칭용 소스 전극, 스위칭용 드레인 전극으로 이루어진 스위칭용 박막트랜지스터와;

상기 스위칭용 드레인 전극과 연결되는 구동용 게이트 전극과;

상기 구동용 게이트 전극을 덮는 영역에 형성된 구동용 반도체층과;

상기 구동용 반도체층 상의 중앙부에 원형 또는 다각형 구조 중 어느 하나로 이루어지며, 상기 파워 배선에서 분기되는 파워 전극과 연결되는 소스 전극과;

상기 소스 전극의 파워 전극과의 연결부를 제외한 영역을 포위하는 구조를 가지며, 상기 소스 전극과 일정간격 이격되며, 환형상 또는 다각형 틀형상 중 어느 하나를 가지고, 연결되는 드레인 전극과;

상기 게이트 배선, 데이터 배선, 파워 배선이 교차되는 영역은 화소 영역으로 정의되고, 상기 드레인 전극과 연결되어 화소 영역에 형성되는 유기전계발광 다이오드 소자용 전극

을 포함하며, 상기 소스 전극 및 드레인 전극의 이격 구간에 반도체층의 순수 비정질 실리콘 물질이 노출된 영역인 채널이 구성되며, 상기 구동용 게이트 전극, 구동용 반도체층, 구동용 소스 전극, 구동용 드레인 전극은 구동용 박막트랜지스터를 이루는 것을 특징으로 하는 유기전계발광 소자.

## 청구항 7

제 1 방향으로 형성된 게이트 배선과;

상기 제 1 방향과 교차되는 제 2 방향으로 형성되며 서로 이격되게 위치하는 데이터 배선 및 파워 배선과;

상기 게이트 배선 및 데이터 배선의 교차지점에 위치하며, 스위칭용 게이트 전극, 스위칭용 반도체층, 스위칭용 소스 전극, 스위칭용 드레인 전극으로 이루어진 스위칭용 박막트랜지스터와;

상기 스위칭용 드레인 전극과 연결되는 구동용 게이트 전극과;

상기 구동용 게이트 전극을 덮는 영역에 형성된 구동용 반도체층과;

상기 구동용 반도체층 상의 중앙부에 원형 또는 다각형 구조 중 어느 하나로 이루어지는 드레인 전극과;

상기 게이트 배선, 데이터 배선, 파워 배선이 교차되는 영역은 화소 영역으로 정의되고, 상기 드레인 전극과 연결되어 화소 영역에 형성되는 유기전계발광 다이오드 소자용 전극과;

상기 드레인 전극과 유기전계발광 다이오드 소자용 전극 간의 연결부를 제외한 영역을 포위하는 구조를 가지며, 상기 드레인 전극과 일정간격 이격되며, 환형상 또는 다각형 틀형상 중 어느 하나를 가지고, 상기 파워 배선에서 분기되는 파워 전극과 연결되는 소스 전극

을 포함하며, 상기 소스 전극 및 드레인 전극 간의 이격 구간에 반도체층의 순수 비정질 실리콘 물질이 노출된 영역인 채널이 구성되고, 상기 구동용 게이트 전극, 구동용 반도체층, 구동용 소스 전극, 구동용 드레인 전극은 구동용 박막트랜지스터를 이루는 것을 특징으로 하는 유기전계발광 소자.

## 청구항 8

제 6 항 또는 제 7 항 중 어느 하나의 항에 있어서,

상기 채널의 폭은, 상기 소스 전극 및 드레인 전극 간의 중간지점에서의 둘레길이이고, 상기 채널의 길이는 상기 소스 전극 및 드레인 전극 간 이격거리에 대응되는 값인 유기전계발광 소자.

**청구항 9**

제 6 항 또는 제 7 항 중 어느 하나의 항에 있어서,

상기 유기전계발광 다이오드 소자는, 상기 드레인 전극과 연결되는 제 1 전극과, 유기발광층, 제 2 전극으로 이루어지는 유기전계발광 소자.

**청구항 10**

제 6 항 또는 제 7 항 중 어느 하나의 항에 있어서,

상기 구동용 반도체층은, 방사상 구조를 이루는 다수 개로 분할된 패턴으로 이루어지고, 상기 다수 개의 반도체층과 대응된 위치에서, 상기 채널은 다수 개로 이루어져, 상기 채널과 대응되게 다수 개의 박막트랜지스터가 병렬 구조로 연결되어 하나의 구동용 박막트랜지스터를 이루는 유기전계발광 소자.

**명세서**

**발명의 상세한 설명**

**발명의 목적**

**발명이 속하는 기술 및 그 분야의 종래기술**

- [0016] 본 발명은 유기전계발광 소자(Organic Light Emitting Diode Device ; 이하, AMOLED로 약칭함)에 관한 것이며, 액티브 매트릭스형 유기전계발광 소자의 구동용 박막트랜지스터에 관한 것이다.
- [0017] 상기 유기전계발광 소자를 포함한 평판디스플레이(FPD ; Flat Panel Display) 분야에서, 지금까지는 가볍고 전력소모가 적은 액정표시장치(LCD ; Liquid Crystal Display Device)가 가장 주목받는 디스플레이 소자였지만, 상기 액정표시장치는 발광소자가 아니라 수광소자이며 밝기, 콘트라스트(contrast), 시야각, 그리고 대면적화 등에 기술적 한계가 있기 때문에 이러한 단점을 극복할 수 있는 새로운 평판디스플레이 소자에 대한 개발이 활발하게 전개되고 있다.
- [0018] 새로운 평판디스플레이 중 하나인 상기 유기전계발광 소자는 자체발광형이기 때문에 액정표시장치에 비해 시야각, 콘트라스트 등이 우수하며 백라이트가 필요하지 않기 때문에 경량박형이 가능하고, 소비전력 측면에서도 유리하다. 그리고, 직류저전압 구동이 가능하고 응답속도가 빠르며 전부 고체이기 때문에 외부충격에 강하고 사용 온도범위도 넓으며 특히 제조비용 측면에서도 저렴한 장점을 가지고 있다.
- [0019] 특히, 상기 유기전계발광 소자의 제조공정에는, 액정표시장치나 PDP(Plasma Display Panel)와 달리 증착 및 봉지(encapsulation) 장비가 전부라고 할 수 있기 때문에, 공정이 매우 단순하다.
- [0020] 특히, 각 화소마다 스위칭 소자인 박막트랜지스터를 가지는 액티브 매트릭스방식으로 유기전계발광 소자를 구동하게 되면, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점을 가진다.
- [0021] 이하, 이러한 액티브 매트릭스형 유기전계발광 소자(이하, AMOLED로 약칭함)의 기본적인 구조 및 동작특성에 대해 도면을 참조하여 상세히 설명한다.
- [0022] 이하, 도 1은 종래의 AMOLED에 대한 전체 단면도이다.
- [0023] 도시한 바와 같이, 제 1, 2 기판(10, 60)이 서로 대향되게 배치되어 있고, 제 1 기판(10) 상에는 화면을 구현하

는 최소 단위인 화소 영역(P)별로 박막트랜지스터(T)를 포함하는 어레이 소자층(AL)이 형성되어 있으며, 상기 어레이 소자층(AL) 상부에는 제 1 전극(48), 유기발광층(54), 제 2 전극(56)이 차례대로 적층된 구조의 유기전계발광 다이오드 소자(E)가 형성되어 있다. 유기발광층(54)으로부터 발광된 빛은 제 1, 2 전극(48, 56) 중 투광성을 가지는 전극 쪽으로 발광되어, 상부발광 또는 하부발광 방식으로 분류할 수 있으며, 한 예로 제 1 전극(48)이 투광성 물질에서 선택되어 유기발광층(54)에서 발광된 빛이 제 1 전극(48)쪽으로 발광되는 하부발광 방식 구조를 제시하였다.

[0024] 그리고, 상기 제 2 기관(60)은 일종의 인캡슐레이션 기관으로서, 그 내부에는 오목부(62)가 형성되어 있고, 오목부(62) 내에는 외부로부터의 수분흡수를 차단하여 유기전계발광 다이오드 소자(E)를 보호하기 위한 흡습제(64)가 봉입되어 있다.

[0025] 상기 제 1, 2 기관(10, 60)의 가장자리부는 씰패턴(70)에 의해 봉지되어 있다.

[0026] 이하, 도 2는 일반적인 AMOLED의 한 화소부에 대한 등가회로도이다.

[0027] 도시한 바와 같이, 제 1 방향으로 주사신호가 인가되는 게이트 라인(GL ; gate line)이 형성되어 있고, 제 1 방향과 교차되는 제 2 방향으로 서로 이격되게 화상신호가 인가되는 데이터 라인(DL ; data line)과 전력신호가 인가되는 전력공급 라인(PL ; power supply line)이 형성되어 있고, 상기 게이트 라인(GL), 데이터 라인(DL), 전력공급 라인(PL)이 교차되는 영역은 화소 영역(P)으로 정의된다.

[0028] 상기 화소 영역(P)에는, 상기 게이트 라인(GL) 및 데이터 라인(DL)에서 인가되는 전압을 제어하는 스위칭용 박막트랜지스터(Ts ; switching thin film transistor)와, 상기 스위칭용 박막트랜지스터(Ts)의 어느 한 구동 전극과 전력공급 라인(PL)에서 인가되는 전압을 이용하여 발광휘도를 조절하는 구동용 박막트랜지스터(Td)가 형성되어 있다.

[0029] 그리고, 상기 스위칭용 박막트랜지스터(Ts)용 어느 한 구동 전극은, 상기 전력공급 라인(PL)과 스토리지 커패시터(storage capacitor ; 이하, Cst라 칭함)를 이룬다.

[0030] 상기 구동용 박막트랜지스터(Td)와 연결되어 유기전계발광 다이오드(E ; Electroluminescent Diode) 소자가 형성되어 있다.

[0031] 종래의 AMOLED용 박막트랜지스터 구조는, 상기 도 1에서 제시한 바와 같이 폴리 실리콘 물질을 반도체 소자로 이용하는 탑게이트(top gate) 구조가 주로 이용되었으나, 최근에는 공정 단순화 및 비용 절감을 목적으로 비정질 실리콘 물질을 반도체 소자로 이용하는 버텀게이트(bottom gate) 구조가 제안되고 있다.

[0032] 도 3a, 3b는 종래의 AMOLED용 구동용 박막트랜지스터에 대한 도면으로서, 도 3a는 평면도이고, 도 3b는 상기 도 3a의 절단선 IIIb-IIIb에 따라 절단된 단면을 도시한 단면도이다.

[0033] 도시한 바와 같이, 기관(80) 상에, 게이트 전극(82)이 형성되어 있고, 게이트 전극(82)을 덮는 영역에 게이트 절연막(84)이 형성되어 있으며, 게이트 절연막(84) 상부의 게이트 전극(82)을 덮는 영역에는 반도체층(86)이 형성되어 있고, 반도체층(86) 상부에는 서로 이격되게 소스 전극(88) 및 드레인 전극(90)이 형성되어 있다.

[0034] 상기 소스 전극(88) 및 드레인 전극(90)은 게이트 전극(82)의 양측부와 일정간격 중첩되게 위치한다.

[0035] 상기 반도체층(86)은 순수 비정질 실리콘 물질로 이루어진 액티브층(86a)과, 불순물 비정질 실리콘 물질로 이루어진 오믹콘택층(86b)으로 이루어지고, 상기 소스 전극(88)과 드레인 전극(90) 사이 구간에는 불순물 비정질 실리콘 물질이 제거되고, 그 하부층을 이루는 액티브층 물질이 노출된 채널(ch)이 형성되어 있다.

[0036] 상기 채널폭(W)은 캐리어 이동 방향과 직교되는 방향, 채널 길이(L)는 소스 전극(88)과 드레인 전극(90) 간의 이격 거리와 대응되는 값을 가진다.

[0037] 이러한 기존의 버텀게이트 구조 박막트랜지스터는 소스 전극 및 드레인 전극이 구획화되어 있는 형태이고, 이러한 구조의 박막트랜지스터를 AMOLED용 구동용 박막트랜지스터로 적용할 경우, 비정질 실리콘 물질 자체의 불안정성과 채널 에지부에서의 필드집중 현상 등에 의한 박막트랜지스터 자체의 구조적인 요인에 의하여 박막트랜지스터 소자의 특성이 시간에 따라 퇴화함으로써, 소자 신뢰성에 문제점이 있었다.

**발명이 이루고자 하는 기술적 과제**

- [0038] 상기 문제점을 해결하기 위하여, 본 발명에서는 소자 신뢰성이 향상된 비정질 실리콘 물질을 이용하는 버텨게이트 구조 AMOLED용 박막트랜지스터를 제공하는 것을 목적으로 한다.
- [0039] 이를 위하여, 본 발명에서는 채널폭은 캐리어 이동 방향과 교차되는 방향에 해당되므로, 소스 전극과 드레인 전극 간의 이격 구간을 환(環)형상 또는 여기에서 응용된 구조로 형성하여, 채널 폭이 채널 영역의 둘레 길이에 대응되는 값을 가지고, 채널 길이가 소스 전극과 드레인 전극 간의 이격 거리에 해당되므로, 종래와 다른 게이트, 소스, 드레인 구조를 취하여 소자 신뢰성을 높이고자 한다.
- [0040] 또한, 본 발명의 또 하나의 목적에서는, 소자 신뢰성 향상과 동시에 컴팩(compact)한 구조를 가지는 AMOLED용 박막트랜지스터를 제공하는 것이다.
- [0041] 이를 위하여, 본 발명에서는 소스 전극 및 드레인 전극을 동심 다각형 구조로 형성하고자 한다.

**발명의 구성 및 작용**

- [0042] 상기 목적을 달성하기 위하여, 본 발명의 제 1 특징에서는, 구동용 박막트랜지스터를 포함하는 어레이 소자층과, 상기 구동용 박막트랜지스터와 연결되는 유기전계발광 다이오드 소자를 포함하는 유기전계발광 소자의 구동용 박막트랜지스터에 있어서, 기판 상에 형성된 게이트 전극과; 상기 게이트 전극을 덮는 영역에 형성되며, 순수 비정질 실리콘 물질층과 불순물 비정질 실리콘 물질층이 차례대로 적층된 구조로 이루어진 반도체층과; 상기 반도체층 상의 중앙부에 위치하는 원형 패턴 구조의 제 1 구동 전극과; 상기 제 1 구동 전극을 포위하는 구조로, 상기 제 1 구동 전극과 일정간격 이격되게 환형상으로 이루어진 제 2 구동 전극을 포함하며, 상기 제 1 구동 전극은 소스 전극 또는 드레인 전극 중 어느 한 전극이고, 상기 제 2 구동 전극은 소스 전극 또는 드레인 전극 중 나머지 한 전극이며, 상기 제 1, 제 2 구동 전극의 이격 구간에 순수 반도체 물질 영역으로 이루어진 채널이 구성되는 것을 특징으로 하는 유기전계발광 다이오드 소자의 구동용 박막트랜지스터를 제공한다.
- [0043] 본 발명의 제 2 특징에서는, 구동용 박막트랜지스터를 포함하는 어레이 소자층과, 상기 구동용 박막트랜지스터와 연결되는 유기전계발광 다이오드 소자를 포함하는 유기전계발광 소자의 구동용 박막트랜지스터에 있어서, 기판 상에 형성된 게이트 전극과; 상기 게이트 전극을 덮는 영역에 형성되며, 순수 비정질 실리콘 물질층과 불순물 비정질 실리콘 물질층이 차례대로 적층된 구조로 이루어진 반도체층과; 상기 반도체층 상의 중앙부에 위치하는 다각형 패턴 구조의 제 1 구동 전극과; 상기 제 1 구동 전극을 포위하는 구조로, 상기 제 1 구동 전극과 일정간격 이격되게 위치하며 다각형 틀형상을 가지는 제 2 구동 전극을 포함하며, 상기 제 1 구동 전극은 소스 전극 또는 드레인 전극 중 어느 한 전극이고, 상기 제 2 구동 전극은 소스 전극 또는 드레인 전극 중 나머지 한 전극이며, 상기 제 1, 제 2 구동 전극의 이격 구간에 순수 비정질 실리콘 물질 영역으로 이루어진 채널이 구성되는 것을 특징으로 하는 유기전계발광 다이오드 소자의 구동용 박막트랜지스터를 제공한다.
- [0044] 상기 제 1, 2 특징에 따른 상기 채널의 폭은 제 1 패턴의 내측과, 제 2 패턴의 외측의 중간지점에서의 둘레 길이에 해당되고, 상기 채널의 길이는 상기 소스 전극 및 드레인 전극 간의 이격거리와 대응되는 값을 가지는 것을 특징으로 한다.
- [0045] 상기 제 2 특징에 따른, 상기 제 1, 제 2 구동 전극은, 사각형, 삼각형, 십자형 패턴 구조 중 어느 하나를 가지는 것을 특징으로 한다.
- [0046] 상기 제 1, 2 특징에 따른 상기 구동용 반도체층은, 방사상 구조를 이루는 다수 개로 분할된 패턴으로 이루어지고, 상기 다수 개의 반도체층과 대응된 위치에서, 상기 채널은 다수 개로 이루어져, 상기 채널과 대응되게 다수 개의 박막트랜지스터가 병렬 구조로 연결되어 하나의 구동용 박막트랜지스터를 이루는 것을 특징으로 한다.
- [0047] 본 발명의 제 3 특징에서는, 제 1 방향으로 형성된 게이트 배선과; 상기 제 1 방향과 교차되는 제 2 방향으로 형성되며 서로 이격되게 위치하는 데이터 배선 및 파워 배선과; 상기 게이트 배선 및 데이터 배선의 교차지점에 위치하며, 스위칭용 게이트 전극, 스위칭용 반도체층, 스위칭용 소스 전극, 스위칭용 드레인 전극으로 이루어진 스위칭용 박막트랜지스터와; 상기 스위칭용 드레인 전극과 연결되는 구동용 게이트 전극과; 상기 구동용 게이트 전극을 덮는 영역에 형성된 구동용 반도체층과; 상기 구동용 반도체층 상의 중앙부에 원형 또는 다각형 구조 중 어느 하나로 이루어지며, 상기 파워 배선에서 분기되는 파워 전극과 연결되는 소스 전극과; 상기 소스 전극의



과워 전극과의 연결부를 제외한 영역을 포위하는 구조를 가지며, 상기 소스 전극과 일정간격 이격되며, 환형상 또는 다각형 틀형상 중 어느 하나를 가지고, 연결되는 드레인 전극과; 상기 게이트 배선, 데이터 배선, 과워 배선이 교차되는 영역은 화소 영역으로 정의되고, 상기 드레인 전극과 연결되어 화소 영역에 형성되는 유기전계발광 다이오드 소자용 전극을 포함하며, 상기 소스 전극 및 드레인 전극의 이격 구간에 반도체층의 순수 비정질 실리콘 물질이 노출된 영역인 채널이 구성되며, 상기 구동용 게이트 전극, 구동용 반도체층, 구동용 소스 전극, 구동용 드레인 전극은 구동용 박막트랜지스터를 이루는 것을 특징으로 하는 유기전계발광 소자를 제공한다.

[0048] 본 발명의 제 4 특징에서는, 제 1 방향으로 형성된 게이트 배선과; 상기 제 1 방향과 교차되는 제 2 방향으로 형성되며 서로 이격되게 위치하는 데이터 배선 및 과워 배선과; 상기 게이트 배선 및 데이터 배선의 교차지점에 위치하며, 스위칭용 게이트 전극, 스위칭용 반도체층, 스위칭용 소스 전극, 스위칭용 드레인 전극으로 이루어진 스위칭용 박막트랜지스터와; 상기 스위칭용 드레인 전극과 연결되는 구동용 게이트 전극과; 상기 구동용 게이트 전극을 덮는 영역에 형성된 구동용 반도체층과; 상기 구동용 반도체층 상의 중앙부에 원형 또는 다각형 구조 중 어느 하나로 이루어지는 드레인 전극과; 상기 게이트 배선, 데이터 배선, 과워 배선이 교차되는 영역은 화소 영역으로 정의되고, 상기 드레인 전극과 연결되어 화소 영역에 형성되는 유기전계발광 다이오드 소자용 전극과; 상기 드레인 전극과 유기전계발광 다이오드 소자용 전극 간의 연결부를 제외한 영역을 포위하는 구조를 가지며, 상기 드레인 전극과 일정간격 이격되며, 환형상 또는 다각형 틀형상 중 어느 하나를 가지고, 상기 과워 배선에서 분기되는 과워 전극과 연결되는 소스 전극을 포함하며, 상기 소스 전극 및 드레인 전극 간의 이격 구간에 반도체층의 순수 비정질 실리콘 물질이 노출된 영역인 채널이 구성되고, 상기 구동용 게이트 전극, 구동용 반도체층, 구동용 소스 전극, 구동용 드레인 전극은 구동용 박막트랜지스터를 이루는 것을 특징으로 하는 유기전계발광 소자를 제공한다.

[0049] 상기 제 3, 4 특징에 따른 상기 채널의 폭은, 상기 소스 전극 및 드레인 전극 간의 중간지점에서의 둘레길이이고, 상기 채널의 길이는 상기 소스 전극 및 드레인 전극 간 이격거리에 대응되는 값이고, 상기 유기전계발광 다이오드 소자는, 상기 드레인 전극과 연결되는 제 1 전극과, 유기발광층, 제 2 전극으로 이루어지며, 상기 구동용 반도체층은, 방사상 구조를 이루는 다수 개로 분할된 패턴으로 이루어지고, 상기 다수 개의 반도체층과 대응된 위치에서, 상기 채널은 다수 개로 이루어져, 상기 채널과 대응되게 다수 개의 박막트랜지스터가 병렬 구조로 연결되어 하나의 구동용 박막트랜지스터를 이루는 것을 특징으로 한다.

[0050] 이하, 본 발명에 따른 바람직한 실시예 들에 대해서, 도면을 참조하여 상세히 설명한다.

[0051] 본 발명의 하나의 실시예에는, 환형상 채널 구조 AMOLED 구동용 박막트랜지스터에 대한 실시예이다.

[0052] -- 제 1 실시예 --

[0053] 도 4a, 4b는 본 발명의 제 1 실시예에 따른 AMOLED용 구동용 박막트랜지스터에 대한 도면으로서, 도 4a는 평면도이고, 도 4b는 상기 도 4a의 절단선 IVb-IVb에 따라 절단된 단면을 도시한 단면도이다.

[0054] 도시한 바와 같이, 기판(110) 상에 게이트 전극(112)이 형성되어 있고, 게이트 전극(112)을 덮는 영역에는 게이트 절연막(114)이 형성되어 있으며, 게이트 절연막(114) 상부의 게이트 전극(112)을 덮는 영역에는 순수 비정질 실리콘 물질층과 불순물 비정질 실리콘 물질층이 차례대로 적층된 구조의 반도체층(116)이 형성되어 있고, 반도체층(116) 상부의 게이트 전극(112)의 중심영역과 대응된 위치에서 원형의 소스 전극(118)과, 상기 소스 전극(118)을 포위하는 구조로 일정간격 이격되게 바깥쪽으로 환형상의 드레인 전극(120)이 형성되어 있다.

[0055] 상기 소스 전극(118) 및 드레인 전극(120) 간 이격 구간에는, 상기 반도체층(116)의 순수 반도체 물질이 노출된 영역으로, 두 전극 간의 패턴 형상에 따라 환형상을 가지는 채널(ch)이 구성된 것을 특징으로 한다.

[0056] 채널폭(W)은, 소스 전극(118)과 드레인 전극(120) 간의 채널의 둘레길이에 대응되는 값을 가지고, 채널길이(L)는 소스 전극(118)과 드레인 전극(120) 간의 이격거리에 해당되므로, 종래와 다른 게이트, 소스, 드레인 구조를 취함으로써 W/L 비를 기존 구조보다 향상시킬 수 있다.

[0057] 본 실시예 구조에 의하면, 채널(ch)이 각진 에지부를 가지지 않기 때문에 기존의 채널 에지부에서 필드가 집중되는 현상을 방지할 수 있어 소자 수명을 향상시킬 수 있다.

[0058] 본 실시예에서, 상기 게이트 전극(112) 및 반도체층(116)은 소스 전극(118) 및 드레인 전극(120)과 대응되게 원형 패턴 구조로 형성하였으나, 원형 패턴 구조로 한정되는 것은 아니다.

- [0059] 또한, 상기 원형 패턴은 타원형 구조를 포함한다.
- [0060] 본 발명에서는, 상기 소스 전극과 드레인 전극의 위치가 서로 바뀌어 구성되는 경우도 포함한다.
- [0061] 이하, 본 발명의 또 하나의 실시예에서는 소스 전극과 드레인 전극의 이격 구간을 환형상으로 구성하되, 반도체층을 다수 개의 패턴으로 형성하여 병렬 구조로 연결되는 다수 개의 박막트랜지스터로 이루어진 AMOLED용 구동용 박막트랜지스터 구조에 대한 실시예이다.
- [0062] -- 제 2 실시예 --
- [0063] 도 5a, 5b는 본 발명의 제 2 실시예에 따른 AMOLED용 구동용 박막트랜지스터에 대한 도면으로서, 도 5a는 평면도이고, 도 5b는 상기 도 5a의 절단선 Vb-Vb에 따라 절단된 단면을 도시한 단면도이다.
- [0064] 도시한 바와 같이, 기판(210) 상에 원형의 오픈부(211)를 가지는 게이트 전극(212)이 형성되어 있고, 게이트 전극(212)을 덮는 기판 전면에는 게이트 절연막(214)이 형성되어 있으며, 게이트 절연막(214) 상부에는 게이트 전극(212)의 폭방향 영역을 덮는 구조로 아일랜드 패턴 구조의 다수 개의 반도체층(216a, 216b, 216c, 216d)이 방사상 구조로 서로 이격되게 형성되어 있고, 반도체층(216a, 216b, 216c, 216d) 상부에는 게이트 전극(212)의 내측부와 일정간격 중첩되는 위치에서 원형의 오픈부(211)를 덮는 영역에 원형 구조를 가지는 소스 전극(218)과, 소스 전극(218)을 포위하는 구조로 게이트 전극(212)의 외측과 일정간격 중첩되는 환형상의 드레인 전극(220)이 형성되어 있다.
- [0065] 이때, 상기 다수 개의 반도체층(216a, 216b, 216c, 216d)은 각각의 끝단부는 소스 전극(218) 및 드레인 전극(220)과 중첩되게 위치한다.
- [0066] 본 실시예에서는, 소스 전극(218) 및 드레인 전극(220)이 이루는 환형상의 이격 영역(SA ; standoff area)에 4 개의 반도체층(216a, 216b, 216c, 216d)이 위치하므로, 반도체층(216a, 216b, 216c, 216d)을 포함하는 이격 영역(SA)이 각각의 채널(ch1, ch2, ch3, ch4)을 이루며, 동일한 게이트 신호가 인가되는 병렬 구조의 제 1 내지 제 4 박막트랜지스터(T1, T2, T3, T4)가 구성된다.
- [0067] 즉, 구동용 박막트랜지스터가 가지는 전류는, 상기 제 1 내지 제 4 박막트랜지스터에서의 전류의 합으로 계산되므로, 기존의 박막트랜지스터보다 전류 공급량을 증가시킬 수 있으므로, 구동 능력을 향상시킬 수 있다.
- [0068] 더욱이, 다수 개의 박막트랜지스터로 분산구동함에 따라, 박막트랜지스터에 가해지는 데미지(damage) 또한 최소화하여 박막트랜지스터의 소자 안정성 또한 높일 수 있다.
- [0069] 상기 제 1, 2 실시예에 따른 박막트랜지스터 구조는 상부층에 위치하는 소스 전극 및 드레인 전극이 원형 구조를 가짐에 따라, 화소 영역의 공간활용도를 높이기 위하여, 상기 제 1 실시예 구조를 기본구조로 적용하되, 컴팩한 구조로 소스 전극과 드레인 전극의 패턴을 변형한 실시예이다.
- [0070] -- 제 3 실시예 --
- [0071] 도 6 내지 8은 본 발명의 제 3 실시예에 따른 AMOLED용 구동용 박막트랜지스터에 대한 도면으로서, 도 6a는 사각틀 형상의 채널, 도 6b는 삼각틀 형상의 채널, 도 6c는 십자형상의 채널을 포함하는 구조에 대한 것이며, 단면 구조는 상기 도 4b 구조를 적용할 수 있으므로, 평면 구조를 중심으로 설명한다.
- [0072] 도 6은, 사각형상으로 소스 전극(318)이 형성되어 있고, 소스 전극(318)을 포위하는 구조로, 사각틀 형상을 가지는 드레인 전극(320)이 형성되어 있는 구조를 가져, 소스 전극(318)과 드레인 전극(320) 간의 이격 영역에 위치하는 채널(ch)은 사각틀 형상을 가진다.
- [0073] 채널폭(W)과 채널길이(L)는, 상기 제 1 실시예에서와 같이, 소스 전극(318)의 외측과 드레인 전극(320)의 외측의 중간 지점에서의 둘레길이는 채널폭(W), 소스 전극(318)과 드레인 전극(320)간의 이격거리가 채널길이(L)에 해당되므로, 기존 구조보다 W/L 비를 증가시켜, 구동능력을 향상시킬 수 있다.
- [0074] 본 실시예에서는, 최외곽에 위치하는 드레인 전극(320)의 외측 형상을 사각형으로 형성함에 따라, AMOLED에 적용시 화소 영역 내에서 컴팩한 구조로 형성할 수 있어서, 개구율 향상을 기대할 수 있다.



- [0075] 도 7은, 상기 도 6a에서 변형한 구조로서, 소스 전극(418)이 삼각형 패턴으로 형성되어 있고, 소스 전극(418)을 포위하는 구조로 드레인 전극(420)을 삼각틀 형상으로 형성하여, 두 전극 간의 채널(ch)이 삼각틀 형상으로 이루어져 있고, 최외곽 전극인 드레인 전극(420)을 삼각형으로 형성한 예에 대한 것이다.
- [0076] 그리고, 도 8은 사각형 패턴으로 소스 전극(518)이 형성되어 있고, 소스 전극(518)을 포위하는 구조를 가지며 십자형 오픈부(519)를 가지는 십자형 틀형상으로 드레인 전극(520)이 형성되어 있다.
- [0077] 본 구조에 의하면, 최외곽 구동 전극인 드레인 전극의 외측 형상이 오목한 부분과 볼록한 부분을 다수 개 포함하므로, AMOLED에 적용시 이웃하는 소자들과의 컴팩한 구조로 형성하기에 용이할 수 있다.
- [0078] 본 실시예에서는, 채널의 형상은 환형상으로 유지하고, 최외곽 구동 전극을 동심다각형 구조로 변형하는 예 또한 포함한다.
- [0079] 또한, 상기 제 2 실시예 구조를 적용하여 반도체층을 다수 개로 분할된 구조로 구성하여 병렬 연결된 다수 개의 박막트랜지스터로 구동용 박막트랜지스터를 제작할 수도 있다.
- [0080] 이와 같이, 본 실시예 들에 따른 동심원 또는 동심다각형 구조 버팀게이트 구조 박막트랜지스터에 의하면, 구동 능력을 기존보다 향상시킬 수 있기 때문에, AMOLED용 구동용 박막트랜지스터로 용이하게 적용할 수 있다.
- [0081] 이하, 본 발명의 또 다른 실시예는, 동심원 구조 박막트랜지스터를 AMOLED용 구동용 박막트랜지스터로 적용한 실시예이다.
- [0082] -- 제 4 실시예 --
- [0083] 도 9는 본 발명의 제 4 실시예에 따른 AMOLED에 대한 평면도로서, 상기 제 1 실시예에 따른 동심원 구조 박막트랜지스터의 특징적인 구조를 그대로 적용한 구동용 박막트랜지스터로 포함하는 것을 특징으로 한다.
- [0084] 도시한 바와 같이, 제 1 방향으로 게이트 배선(612)이 형성되어 있고, 제 1 방향과 교차되는 제 2 방향으로 서로 이격되게 데이터 배선(614) 및 전력공급 배선(616)이 형성되어 있으며, 상기 게이트 배선(612), 데이터 배선(614), 전력공급 배선(616)이 서로 교차되는 영역은 화소 영역(P)으로 정의된다.
- [0085] 상기 게이트 배선(612) 및 데이터 배선(614)이 교차되는 지점에는 스위칭용 게이트 전극(618), 스위칭용 반도체층(620), 스위칭용 소스 전극(622), 스위칭용 드레인 전극(624)으로 이루어지는 스위칭용 박막트랜지스터(Ts)가 형성되어 있고, 스위칭 드레인 전극(624)에서는 전력공급 배선(616)과 중첩된 영역에 커패시터 전극(626)이 연장형성되어 있고, 스위칭 드레인 전극(624)과 별도의 콘택홀을 통해 구동용 게이트 전극(628)이 연결되어 있고, 구동용 게이트 전극(628)을 덮는 영역에는 구동용 반도체층(630)이 형성되어 있고, 구동용 게이트 전극(628)의 중심부와 대응된 영역에는 원형 구조의 구동용 소스 전극(632)이 형성되어 있다.
- [0086] 이때, 상기 구동용 소스 전극(632)은 일측으로 제 1 돌출부(PP1 ; projecting part)를 가지고 있어서, 제 1 돌출부(PP1)를 통해 전력공급 배선(616)에서 분기된 파워 전극(634)과 별도의 콘택홀을 통해 전기적으로 연결되어 있다.
- [0087] 상기 구동용 소스 전극(632)을 포위하는 구조를 가지며, 구동용 게이트 전극(628)의 외측과 일정간격 중첩되게 환형상의 구동용 드레인 전극(638)이 형성되어 있다. 이때, 상기 구동용 소스 전극(632)과의 단락을 방지하기 위해 구동용 소스 전극(632)의 제 1 돌출부(PP1)와는 이격되게 위치한다.
- [0088] 상기 구동용 드레인 전극(638)과 구동용 소스 전극(632) 간의 이격 구간에 위치하는 채널(ch)을 환형상을 가지는 것을 특징으로 하며, 이러한 구조적 특징에 의해 W/L 비의 증가로 구동 능력을 높일 수 있다.
- [0089] 그러나, 상기 구동용 소스 전극(632) 및 구동용 드레인 전극(638)의 구조는 본 실시예 구조로 한정되는 것이 아니고, 전술한 상기 제 1 내지 제 3 실시예 구조로 다양하게 변경하여 적용할 수 있으며, 이때 구동용 소스 전극(632)과 파워 전극(634) 간의 연결 및 구동용 드레인 전극(638)과 유기전계발광 다이오드 소자용 전극(640)과의 연결을 위한 연결부는 포함하되, 채널(ch)을 환형상 또는 환형상에서 변형된 구조로 하는 특징은 유지한다.
- [0090] 상기 구동용 게이트 전극(628), 구동용 반도체층(630), 구동용 소스 전극(632), 구동용 드레인 전극(638)은 구동용 박막트랜지스터(Td)를 이룬다.

- [0091] 상기 구동용 드레인 전극(638)의 바깥쪽 일측은 또 하나의 제 2 돌출부(PP2)를 가지고 있어서, 제 2 돌출부(PP2)를 통해 유기전계발광 다이오드 소자용 전극(640)이 연결되어 있다.
- [0092] 그리고, 상기 스위칭용 드레인 전극(624)의 일측은 전력공급 배선(616)과 중첩되는 영역으로 연장형성된 커패시터 전극(626)을 이루고 있어서, 상기 전력공급 배선(616)과 커패시터 전극(626)이 중첩된 영역은 스토리지 커패시터(Cst)를 이룬다.
- [0093] 이하, 본 발명의 또 다른 실시예는, 상기 제 4 실시예와 기본적인 구조는 동일하지만, 구동용 소스 전극과 구동용 드레인 전극이 위치가 바뀐 구조에 대한 실시예이다.
- [0094] -- 제 5 실시예 --
- [0095] 도 10은 본 발명의 제 5 실시예에 따른 AMOLED에 대한 평면도로서, 상기 제 4 실시예와 구별되는 특징적인 부분을 중심으로 설명한다.
- [0096] 본 실시예에 따른 구동용 박막트랜지스터(Td)는, 중앙부에 원형 패턴으로 이루어지며, 일측으로 연장형성된 제 1 돌출부(PP1)를 가지는 구동용 드레인 전극(738)과, 상기 구동용 드레인 전극(738)을 포위하는 구조를 가지며, 환형상을 가지고, 파워 전극(734)과 중첩된 위치로 연장형성된 제 2 돌출부(PP2)를 가지는 구동용 소스 전극(732)을 포함하는 것을 특징으로 한다.
- [0097] 상기 구동용 소스 전극(732)은 구동용 드레인 전극(738)의 제 1 돌출부(PP1)와는 이격되게 위치하며, 상기 구동용 소스 전극(732)과 구동용 드레인 전극(738) 간의 이격구간에 위치하는 채널(ch)은 환형상 구조를 가짐을 특징으로 한다.
- [0098] 상기 구동용 드레인 전극(738)은 제 1 돌출부(PP1)를 통해 유기전계발광 다이오드 소자용 전극(740)과 연결되고, 구동용 소스 전극(732)은 제 2 돌출부(PP2)를 통해 파워 전극(734)과 연결된다.
- [0099] 이와 같이, 본 발명에 따른 환형상 구조 박막트랜지스터는 구동용 소스 전극과 구동용 드레인 전극의 서로 위치가 바뀔 수도 있으며, 각 전극과 연결되는 소자와의 연결을 위해 패턴이 변경될 수도 있지만, 기본적으로 비정질 실리콘 물질로 이루어진 반도체 물질을 이용하는 버텀 게이트 구조 박막트랜지스터에 있어서, 채널 형상 및 최외곽 구동 전극의 패턴 구조는 상기 제 1 내지 제 3 실시예 구조를 그대로 적용하는 것이 중요하다.
- [0100] 그리고, 상기 제 4, 5 실시예에서 언급된 유기전계발광 다이오드 소자용 전극은 애노드 전극 또는 캐소드 전극 중 어느 하나이며, 도면을 제시하지 않았지만, 상기 유기전계발광 다이오드 소자용 전극 상부에는 유기발광층 및 또 하나의 유기전계발광 다이오드 소자용 전극이 차례대로 형성된다.
- [0101] 그러나, 본 발명은 상기 실시예 들로 한정되지 않고 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
- [0102] 예를 들어, 상기 소스 전극 및 드레인 전극을 다각형 구조로 형성하는 실시예에서, 소스 전극 및 드레인 전극의 다각형 구조를 서로 닮은꼴 다각형 구조로 한정하는 것은 아니다.

**발명의 효과**

- [0103] 이상과 같이, 본 발명에 따른 동심원 또는 동심다각형 구조 구조 박막트랜지스터에 의하면, 비정질 실리콘 물질을 반도체층으로 이용하는 버텀게이트형 박막트랜지스터의 신뢰성을 획기적으로 개선함으로써, AMOLED용 구동용 박막트랜지스터로 용이하게 적용할 수 있으며, 기존 비정질 실리콘 박막트랜지스터를 AMOLED용 구동용 박막트랜지스터로 적용함으로써 관련분야에의 파급효과를 크게 할 수 있는 장점을 가진다.

**도면의 간단한 설명**

- [0001] 도 1은 종래의 유기전계발광 소자 패널에 대한 단면도.


- [0002] 도 2는 일반적인 AMOLED의 한 화소부에 대한 등가회로도.
- [0003] 도 3a, 3b는 종래의 AMOLED용 구동용 박막트랜지스터에 대한 도면으로서, 도 3a는 평면도이고, 도 3b는 상기 도 3a의 절단선 IIIb-IIIb에 따라 절단된 단면을 도시한 단면도.
- [0004] 도 4a, 4b는 본 발명의 제 1 실시예에 따른 AMOLED용 구동용 박막트랜지스터에 대한 도면으로서, 도 4a는 평면도이고, 도 4b는 상기 도 4a의 절단선 IVb-IVb에 따라 절단된 단면을 도시한 단면도.
- [0005] 도 5a, 5b는 본 발명의 제 2 실시예에 따른 AMOLED용 구동용 박막트랜지스터에 대한 도면으로서, 도 5a는 평면도이고, 도 5b는 상기 도 5a의 절단선 Vb-Vb에 따라 절단된 단면을 도시한 단면도.
- [0006] 도 6 내지 8은 본 발명의 제 3 실시예에 따른 AMOLED용 구동용 박막트랜지스터에 대한 도면.
- [0007] 도 9는 본 발명의 제 4 실시예에 따른 AMOLED에 대한 평면도.
- [0008] 도 10은 본 발명의 제 5 실시예에 따른 AMOLED에 대한 평면도.

[0009] < 도면의 주요부분에 대한 부호의 설명 >


- [0010] 110 : 기관 112 : 게이트 전극
- [0011] 116 : 반도체층 118 : 소스 전극
- [0012] 120 : 드레인 전극
- [0013] ch : 채널
- [0014] W : 채널폭
- [0015] L : 채널길이

## 도면


### 도면1




도면2




도면3a




도면3b




도면4a



도면4b




도면5a







도면5b




도면6




도면7



도면8



도면9



도면10

