(19) 日本国特許**厅(JP)**

(12) 特許公報(B2)

(11) 特許番号

特許第4140886号

(P4140886)

(45) 発行日 平成20年8月27日 (2008.8.27)

- (24) 登録日 平成20年6月20日 (2008.6.20)
- (51) Int.Cl. F I **HO1L 27/10 (2006.01)** HO1L 27/10 4 3 1 HO1L 27/10 4 5 1

請求項の数 9 (全 20 頁)

 (21)出願番号 (22)出願日 (65)公開番号 (43)公開日 審査請求日 (31)優先権主張番号 (32)優先日 	特願2002-263591 (P2002-263591) 平成14年9月10日 (2002.9.10) 特開2003-142654 (P2003-142654A) 平成15年5月16日 (2003.5.16) 平成16年9月7日 (2004.9.7) 09/951,378 平成13年9月14日 (2001.9.14)	(73)特許権者 (74)代理人	 第 398038580 ビューレット・パッカード・カンパニー HEWLETT-PACKARD COM PANY アメリカ合衆国カリフォルニア州パロアル ト ハノーバー・ストリート 3000 100081721
(33) 優先權主張国	米国(US)	(74)代理人	弁理士 岡田 次生 100105393 会理士 佐日 吉井
		(74)代理人	弁理士 伏見 直成 100111969 弁理士 平野 ゆかり
			最終頁に続く

(54) 【発明の名称】デュアル・トンネル接合メモリ・セルを有するメモリ・デバイス

(57)【特許請求の範囲】

【請求項1】

<u>第1の電極と、第2の電極と、該第1の電極および該第2の電極の間に形成された誘電体</u> とからなる第1のトンネル接合と、

前記第1のトンネル接合と直列の第2のトンネル接合であって、前記第1の電極と、第 3の電極と、該第1の電極および該第3の電極の間に形成された誘電体とからなる第2の トンネル接合と、を備え、

前記第1のトンネル接合は、<u>前記第2のトンネル接合よりも低い破壊電圧を有し、書き</u> 込み電流または書き込み電圧が印加された時に、前記第2のトンネル接合が短絡されない 状態のままで、該第1のトンネル接合は、所定の抵抗値を有する第1の抵抗状態から短絡 状態に変化する、

10

メモリ・セル。 【請求項 2 】

┗ ᇚ 小 ᇅ ∠ ⊿

<u>第1の電極と、第2の電極と、該第1の電極および該第2の電極の間に形成された誘電体</u> とからなる第1のトンネル接合と、

前記第1のトンネル接合と直列の第2のトンネル接合であって、前記第1の電極と、第 3の電極と、該第1の電極および該第3の電極の間に形成された誘電体とからなる第2の トンネル接合と、を備え、

前記第1のトンネル接合は、<u>前記第2のトンネル接合よりも高い抵抗を有し、書き込み</u> 電流が印加された時に、前記第2のトンネル接合が短絡されない状態のままで、該第1の

前記第1のトンネル接合のトンネリング領域は、前記第2のトンネル接合のトンネリング

トンネル接合は、所定の抵抗値を有する第1の抵抗状態から短絡状態に変化する、

- 請求項1または2に記載のメモリ・セル。 【請求項4】 前記第1のトンネル接合の前記誘電体は、不均一な厚さを有する、 請求項1または2に記載のメモリ・セル。 【請求項5】 前記第1のトンネル接合の前記誘電体は、該第1のトンネル接合のトンネリング領域を画 定する特徴形状を含む、 請求項1または2に記載のメモリ・セル。 【請求項6】 メモリ・セルのアレイと、 前記メモリ・セルに接続された複数のワード線と、 前記メモリ・セルに接続された複数のビット線と、を備えるメモリ・アレイであって、 前記ワード線は、該メモリ・セルにおいて前記ビット線と交差しており、 前記メモリ・セルのそれぞれは、さらに、 第1の電極と、第2の電極と、該第1の電極および該第2の電極の間に形成された誘電 体とからなる第1のトンネル接合と、 前記第1のトンネル接合に直列の第2のトンネル接合であって、前記第1の電極と、第 3の電極と、該第1の電極および該第3の電極の間に形成された誘電体とからなる第2の トンネル接合と、を備え、 前記第1のトンネル接合は、前記第2のトンネル接合よりも低い破壊電圧を有し、書き 込み電流または書き込み電圧が印加された時に、前記第2のトンネル接合が短絡されない 状態のままで、該第1のトンネル接合は、所定の抵抗値を有する第1の抵抗状態から短絡 状態に変化する、 メモリ・アレイ。 【請求項7】 メモリ・セルのアレイと、 前記メモリ・セルに接続された複数のワード線と、 前記メモリ・セルに接続された複数のビット線と、を備えるメモリ・アレイであって、 前記ワード線は、該メモリ・セルにおいて前記ビット線と交差しており、 前記メモリ・セルのそれぞれは、さらに、 第1の電極と、第2の電極と、該第1の電極および該第2の電極の間に形成された誘電 体とからなる第1のトンネル接合と、 前記第1のトンネル接合に直列の第2のトンネル接合であって、前記第1の電極と、第 3の電極と、該第1の電極および該第3の電極の間に形成された誘電体とからなる第2の トンネル接合と、を備え、 前記第1のトンネル接合は、前記第2のトンネル接合よりも高い抵抗を有し、書き込み 電流が印加された時に、前記第2のトンネル接合が短絡されない状態のままで、該第1の トンネル接合は、所定の抵抗値を有する第1の抵抗状態から短絡状態に変化する、 メモリ・アレイ。 【請求項8】
- 前記第1のトンネル接合のトンネリング領域は、前記第2のトンネル接合のトンネリング 領域よりも小さい、
- 請求項6または7に記載のメモリ・アレイ。

【請求項9】

メモリ・セル。 【請求項3】

領域よりも小さい、

前記第1のトンネル接合の前記誘電体は、不均一な厚さを有しており、さらに、該第1の 50

10

20

30

トンネル接合の該誘電体は、該第1のトンネル接合のトンネリング領域を画定する特徴形

が少ないことが望ましい。 [0003]不揮発性メモリ・デバイスは、一般に、ワンタイム・プログラム可能(OTP)または再 プログラム可能なメモリ・セルを有する。再プログラム可能なメモリ・セルは、2値状態 の間で切り替えることができる。OTPメモリ・セルの状態は、一端セルがプログラムさ れた後は恒久的なものとなる。OTPメモリ・デバイスは、一般に、ヒューズ、アンチヒ ューズ、電荷蓄積、またはマスク読み取り専用メモリ(マスクROM)として分類される ことができる。 [0004]ヒューズ・メモリ・セルは、プログラミング中にセルが「飛ばされる」ように、セルの両 端に大きな電圧を印加することによってプログラムされる。ヒューズ・メモリ・セルの2 値状態は、読み取りプロセス中に測定されるセル両端の抵抗として検出されることができ る。ヒューズ・メモリ・デバイスは、ヒューズ・メモリ・セルをプログラムするために大 きい電流が必要になるので、あまり普及していない。プログラミング電流が大きいと、大 きい駆動トランジスタを有する高圧電源または電荷ポンプ回路が必要とされる。また、ヒ ューズ・メモリ・セルは、それぞれのヒューズ要素に必要なコンタクト領域のために、基 板の大きな領域を占める。セル・サイズが大きいと、アレイ密度が低下し、ヒューズ・メ モリ・デバイスのサイズが大きくなる。 [0005]ヒューズ・メモリ・セルは、ダイオードやトランジスタなどの分離素子を含むことが多く これにより、セル・サイズがさらに大きくなる。ヒューズ・メモリ・セル内に使用され る分離ダイオードおよびトランジスタは、電流性能が制限されており、メモリ・セルをプ ログラムするのに必要な大きい書き込み電流によって損傷されることがある。さらに、絶 縁ダイオードおよびトランジスタは、一般にシリコン・ベースの能動素子であり、これは 、シリコン結晶基板上に最も容易に形成される。この種の分離素子は、多層のヒューズO T P アレイの積み重ねを含まず、よって可能なアレイ密度を低下させる。微結晶および非 晶質のダイオードおよびトランジスタなどの他のシリコン・ベースの分離素子は、積み重

【発明の属する技術分野】 この発明は、データを記憶するメモリ・デバイスに関し、より具体的には、直列のトンネ

民生の電子製品において、該製品によって使用される命令などのデータを記憶するのにメ モリ・デバイスが使用される。不揮発性メモリ・デバイスは、データを保持するのに電力 を必要としないので望ましい。したがって、不揮発性メモリ・デバイスに記憶されたデー タは、電源が消耗しつくされたりメモリ・デバイスから切断されたりしたときでも維持さ れる。また、消費者は、ボリュームが小さくかつ低価格の製品を好み、不揮発性、高密度 および低価格の要件は、メモリ・デバイスの設計上の主な決定要因である。また、より小 さい電源を使用するほど民生電子製品のサイズを小さくすることができるので、消費電力

ル接合を備えたメモリ・セルを有するメモリ・デバイスに関する。

請求項6または7に記載のメモリ・アレイ。

[0002]

状を有する、

[0001]

【発明の詳細な説明】

【従来の技術】

10

30

20

40

TPアレイの積み重ねを含まず、よって可能なアレイ密度を低下させる。微結晶および非 晶質のダイオードおよびトランジスタなどの他のシリコン・ベースの分離素子は、積み重 ね(スタック)を可能にするが、製作の複雑さおよびコストを増やす。最後に、ヒューズ ・メモリ・セルは、破壊しきい値分布が広いという特徴がある。破壊しきい値分布が広い ということは、セルをプログラムするために書き込み電流の大きな変化を必要とすること を意味する。一般に、広い破壊しきい値分布を考慮するためには、書き込み電流を大きく しなければならない。

【0006】

従来のアンチヒューズ・メモリ・セルは、一般に、金属 - 誘電体 - 金属のスタックを含む 。従来のアンチヒューズ・メモリ・セルは、セルの両端に大きい書き込み電位を印加する ことによってプログラムされる。この書き込み電位は、アンチヒューズをトリガし、プロ グラムされたメモリ・セルの両端の抵抗を小さくする。従来のアンチヒューズ・メモリ・ セルには、ヒューズ / トランジスタ・セルと同じ多数の欠点がある。例えば、従来のアン チヒューズ・メモリ・セルは、高い書き込み電位を必要とし、シリコン・ベースの能動分 離素子を必要とすることがある。

[0007]

一般の電荷蓄積メモリは、EPROMである。EPROMメモリは、ファウラー=ノルトハイム・トンネル効果(Fowler-Nordheim tunneling)を利用して、基板からメモリ・セ¹⁰ル内のフローティング・ゲートに電荷を送る。EPROMメモリは、高い書き込み電圧を必要とし、EPROM素子の書き込み速度は、トンネル電流密度によって制限される。
 【0008】

マスクROMメモリは、ユーザ・レベル(「フィールド・プログラミング」)でではなく 製造時にプログラムされる。したがって、マスクROM素子の各バッチは、アプリケーシ ョン(用途)固有である。ほとんどの製造プロセスに見られるように、コストの削減は量 を増やすことにより実現される。したがって、マスクROMの生産のコスト効率を高める ためには、アプリケーション固有のメモリに大きな需要がなければならない。大規模な処 理を求めるこの要件により、多くのアプリケーションにとってマスクROMは高価になり すぎる。

20

30

40

[0009]

【発明が解決しようとする課題】

したがって、高密度配列が可能なメモリ・セルを有する低コストのメモリ・デバイスが必要とされている。また、高速処理が可能で過度の処理電力を必要としないメモリ・デバイスが必要とされている。

[0010]

【課題を解決するための手段】

第1の側面によると、メモリ・デバイスは、第1のトンネル接合と、第1のトンネル接合 と直列な第2のトンネル接合とを有するデュアル・トンネル接合メモリ・セルを含む。第 1のトンネル接合を、第1の抵抗状態から第2の抵抗状態に変化させることができる。メ モリ・セルは、メモリ・デバイスのデータ記憶要素であり、この2つの抵抗状態は、メモ リ・セルの2値状態を表す。第1と第2のトンネル接合は、異なるアンチヒューズ特性を 有し、第2のトンネル接合抵抗が実質的に変化しないままで第1のトンネル接合が短絡さ れるように、メモリ・セルをプログラムすることができる。

[0011]

第1の側面によれば、第1のトンネル接合が短絡された場合、第2のトンネル接合は、プログラムされたメモリ・セルの分離機能を提供する。したがって、メモリ・デバイス内の メモリ・セルを分離(絶縁)するために、シリコン・ベースの能動的な分離ダイオードお よび / またはトランジスタが不要となる。したがって、メモリ・デバイスは、スタック型 のメモリ要素を含むことができ、アレイ密度を高めることができる。

【0012】

また、第1の側面によれば、トンネル接合メモリ・セルは、ダイオード / トランジスタの 分離素子を有する従来のメモリ・セルよりも小さい。この側面により、さらに、アレイ密 度が向上する。また、ダイオード / トランジスタの分離素子が無いので、メモリ・デバイ スの製造が単純になる。

【0013】

第2の側面によれば、メモリ・セルに書き込み電流を印加することによって、選択された メモリ・セルをプログラムすることができる。第1のトンネル接合の抵抗を、第2のトン ネル接合の抵抗よりも高くして、書き込み電流が印加されたときに、第1のトンネル接合 の両端に高い電圧が生成されるようにすることができる。 [0014]

第2の側面によれば、第1のトンネル接合の両端の高い電圧は、第1のトンネル接合の破 壊電圧を超えることができ、選択されたセルをプログラムするのに使用されることができ る。第1のトンネル接合のトンネリング領域を減少させ、誘電体内にあり得る欠陥領域を 有利に減少させることによって、第1のトンネル接合の抵抗を増やすことができる。該あ り得る欠陥が減少するので、メモリ・デバイスの電圧/電流プログラミング分布(破壊し きい値分布)が小さくなり、それによりメモリ・デバイスの電力要件が低減する。

【0015】

本発明の第3の側面によると、第1のトンネル接合の破壊電圧を超える書き込み電圧を印 加することによって、デュアル・トンネル接合メモリ・セルをプログラムすることができ ¹⁰ る。第1のトンネル接合の破壊電圧は、第1のトンネル接合内の誘電体を形成するのに使 用される材料とその厚さによって決定されることができる。

【0016】

第3の側面によれば、トンネル接合のプログラミング電圧は、誘電層の破壊電圧を低下さ せることによって低下させることができる。したがって、プログラミング電圧を、従来の アンチヒューズ素子よりも低くすることができる。プログラミング電圧が低いと、メモリ ・デバイス内の書き込み回路を小さくし、消費電力を少なくすることができる。

【0017】

第4の側面によれば、不均一な厚さを有する第1のトンネル接合に誘電体を設けることに よって、第1のトンネル接合の破壊しきい値分布を小さくすることができる。この不均一 20 な厚さは、誘電体内に特徴形状を形成することによって確立されることができ、この場合 、書き込みプロセス中、トンネル効果は該特徴形状において生じる。

【0018】

第4の側面によれば、特徴形状は、誘電体の薄い領域に作られることができ、これにより 、第1のトンネル接合の破壊電圧を低くすることができる。また、特徴形状は、第1のト ンネル接合に比較的小さいトンネリング領域を提供し、これにより、メモリ・デバイスの 破壊しきい値分布を小さくする。

【0019】

他の側面および利点は、図と関連して行われる以下の詳細な説明から明らかになるであろう。 う。詳細な説明は、同じ番号が同じ要素を示す図面を参照する。

【 0 0 2 0 】

【発明の実施の形態】

好ましい実施形態および図面によって、デュアル・トンネル接合メモリ・セルを有するメ モリ・デバイスについて説明する。

[0021]

図1は、デュアル・トンネル接合メモリ・セル130を有するメモリ・アレイ100の回 路の斜視図である。このメモリ・アレイ100において、ワード線110が横の行に延び 、ビット線120が縦の列に延びる。ワード線110は、メモリ・セル130においてビ ット線120と交差する。各メモリ・セル130は、「1」または「0」の2値状態を記 憶することができる。図1において、デュアル・トンネル接合メモリ・セル130は、2 つの抵抗型素子として象徴的に示されている。各抵抗型素子は、メモリ・セル130内の トンネル接合に対応する。

[0022]

図2は、図1に示したようなメモリ・アレイ100と、関連する読み書き回路とを含むメ モリ・デバイス10の概略図である。メモリ・デバイス10は、メモリ・アレイ100、 メモリ・アレイ100の行1~6に結合された行デコーダ300、メモリ・アレイ100 の列1~7に結合された列デコーダ400、および読み取りプロセス中にメモリ・セル1 30の2値状態を検出するセンス・アンプ500を含む。図2において、説明のために、 42個のメモリ・セル130で交差する6つの行のワード線110と7つの列のビット線 120が示されている。実際には、例えば1024×1024個以上のメモリ・セルのア

50

40

30

レイを使用することができる。

【0023】

行デコーダ300は、書き込みプロセス中に選択されたメモリ・セル130を含む行に、 書き込み電圧Vwまたは書き込み電流Iwを選択的に印加したり、読み取りプロセス中に 読み取り電位Vrを印加したりするための複数のスイッチを含む。同様に、列デコーダ4 00は、書き込みプロセス中に選択されたメモリ・セル130を含む選択された列をアー スに接続したり、読み取りプロセス中に選択された列をセンス・アンプ500に接続した りするための複数のスイッチを含むことができる。

[0024]

選択されたメモリ・セル130をプログラムし、すなわちそれに「書き込む」ために、行 10 デコーダ300は、書き込み電圧Vwまたは書き込み電流Iwと、選択された列のワード 線110との間のスイッチを閉じる。書き込み電圧Vwか書き込み電流Iwかの選択は 、メモリ・アレイ100に含まれるデュアル・トンネル接合メモリ・セル130の種類に 依存することがある。選択されたメモリ・セル130に印加される書き込み電圧Vwまた は書き込み電流Iwは、選択されたメモリ・セル130の第1のトンネル接合を絶縁破壊 すなわち「飛ばす(blow)」のに十分であり、これにより、選択されたメモリ・セル13 0の両端の抵抗を変化させる。書き込み電圧Vwまたは書き込み電流Iwは、メモリ・セ ル130の第2のトンネル接合を「飛ばす」のに不十分である。プログラムされたメモリ ・セル130内の第2のトンネル接合は、実質的に、その書き込み前の抵抗を維持するこ ²⁰ とができ、プログラムされたメモリ・セル130の分離素子として機能する。メモリ・セ ル130と書き込みプロセスの実施形態については、後で詳しく説明する。

【0025】

図3Aは、図1に示したメモリ・アレイ100の実施形態の一部を示す断面図であり、メ モリ・セル130の実施形態を含む。図3Bは、メモリ・アレイ100の一部の上面図で ある。図3Cは、図3Aに示したようなメモリ・セル130の側面図である。 【0026】

図3 A および3 B 参照すると、メモリ・アレイ100の図示される部分は、ワード線11 0とビット線120の交点に配置された複数のメモリ・セル130を含む。ビット線12 0は、メモリ・アレイ100の基板132上に配置された絶縁層128上に配置される。 絶縁層128は、例えば、SiO_x、SiN_x、SiO_xN_y、AlO_x、TaO_x、T iO_x、AlN_x、および他の非導電材料であることができる。基板132は、例えば半 導体基板である。基板132は電子回路を含むことができ、絶縁層128は、回路とメモ リ・セル130の間を絶縁する。代替的に、ビット線120は、基板132のすぐ上に配 置されてもよい。絶縁層128上のメモリ・セル130間に、絶縁体125が配置される 。絶縁体125は、説明のため図3Bには示されていない。絶縁体125は、例えば、S iO_x、SiN_x、SiO_xN_y、AlO_x、TaO_x、TiO_x、AIN_x、および他 の非導電材料である。

[0027]

図3Cを参照すると、メモリ・セル130は、第1のトンネル接合134と、該第1のト 40 ンネル接合134に直列な第2のトンネル接合136とを含む。第1のトンネル接合13 4は、第2のトンネル接合136と異なるアンチヒューズ特性を有する。メモリ・セル1 30は、第1のトンネル接合134を絶縁破壊、すなわち「飛ばす」のに十分な書き込み 電流Iwをメモリ・セル130に印加し、メモリ・セル130の抵抗状態を変化させるこ とによって、プログラムすなわち書き込まれる。その結果である第2の抵抗状態は、第1 のトンネル接合134の短絡状態となりうる。第2のトンネル接合136は、書き込み電 流Iwがメモリ・セル130に印加されたときに第2のトンネル接合136は、第1のトンネ ル接合134が飛ばされた後、メモリ・セル130における分離機能としてはたらき、こ れによってシリコン・ベースの能動的な分離素子が不要となる。第1と第2のトンネル接

(6)

【0028】

第1のトンネル接合134は、第1の電極142、誘電体144、および第2の電極14 6を含む。第1のトンネル接合134のトンネリング領域は、誘電体144が第1の電極 142と接触している部分である。第2の電極146は、誘電体144をワード線110 に電気的に結合する。代替的に、第2の電極146を省略することができ、ワード線11 0を誘電体144に直接結合することができる。誘電体144は、例えばSiO_x、Si N_x、SiO_xN_y、AlO_x、TaO_x、TiO_x、AlN_x、および他の誘電体材料 からなることができる。誘電体144は、例えば、0.5 nm~50 nm程度の厚さを有 する。第1と第2の電極142、146は、例えば、アルミニウム、銅、銀、金、および 他の導電体などの任意の導電体材料であることができる。また、第1のトンネル接合13 4は、スペーサ139を含む。スペーサ139は、メモリ・セル130の製造中に、誘電 体144の第1の電極142と接触する面積を小さくするのに使用され、これによって第 1のトンネル接合134のトンネリング領域が小さくなる。

【0029】

第2のトンネル接合136は、第1のトンネル接合134と直列であり、デュアル・トン ネル接合メモリ・セル130を形成する。第2のトンネル接合136は、第1の電極14 2を第1のトンネル接合134と共用し、また誘電体148および第3の電極150を含 む。誘電体148は、例えばSiO_x、SiN_x、SiO_xN_y、AlO_x、TaO_x、 TiO_x、AlN_x、および他の誘電体材料から作成されることができる。誘電体148 は、例えば約0.5nm~50nm程度の厚さを有することができる。第3の電極150 は、誘電体148をビット線120に電気的に結合する。代替的に、誘電体144は、ビ ット線120のすぐ上に配置されてもよく、この場合、第3の電極150を省略すること ができる。

[0030]

第1のトンネル接合134は、書き込み電流Iwが印加されたときに第2のトンネル接合 136よりも前に絶縁破壊するように設計されている。トンネル接合の絶縁破損は、電極 材料、誘電体材料、誘電体の製造方法、および誘電体の厚さを含むいくつかの要因に依存 する。一般に、トンネル接合の両端の抵抗は、トンネル接合の面積に反比例する。図3A ~図3Cに示した実施形態において、トンネル接合134のトンネル効果が生じる領域は 、第2の電極146の底部と第1の電極142の頂部の間の誘電体144の領域である。 この領域は、メモリ・アレイ100の製造中、誘電体144を形成する前にスペーサ13 9を形成することによって、比較的小さくされる。第2のトンネル接合136の領域は、 誘電体148の第1と第3の電極142、150と接触している領域であり、第1のトン ネル接合134のトンネリング領域よりも大きい。誘電体144、148の厚さと材料が 同様のものである場合、第1のトンネル接合134のトンネリング領域の方が小さいため 、第1のトンネル接合134は、第2のトンネル接合136の抵抗R2よりも大きい抵抗 R1を有する。

【0031】

 $V_2 = I W \cdot R_2$

40

トンネル接合の破壊電圧 (breakdown voltage)は、トンネル接合の誘電体障壁層を形成 するのに使用される厚さおよび材料に依存する。メモリ・セル130において、第1と第 2のトンネル接合134、136の破壊電圧を、ほぼ等しくすることができる。 【0032】 書き込みプロセスは、書き込み電流Iwが印加されたときに生成される電圧に関して以下 のように説明することができる。 【0033】 【数1】 V₁=Iw・R₁

(7)

10

30

[0034]ここで、 Ⅴ」は、第1のトンネル接合134の両端の電圧であり、 V 。は、第2のトンネル接合136の両端の電圧であり、 R 1 は、第1のトンネル接合134の抵抗であり、 R っは、第2のトンネル接合136の抵抗である。 [0035]

V 1 と V 2 の式に示されるように、第1のトンネル接合134の抵抗 R 1 が、第2のトン ネル接合136の抵抗R。よりも高いので、第1のトンネル接合134の両端の電圧V は、Vっよりも高い。アンチヒューズ素子は、トンネル接合がその破壊電圧よりも高い電 位にさらされたとき、金属または他の導電性エレメントが誘電体中に拡散することによっ て「短絡」する。この拡散は、アンチヒューズの両端の電圧によって引き起こされる。し たがって、第1のトンネル接合134の電流の流れIwにより、電圧Vュは第1のトンネ ル接合の破壊電圧を超えるが、電圧V,は第2のトンネル接合136の破壊電圧を超えな い。第1のトンネル接合134の絶縁破壊により、第2の電極146から誘電体144を 横切るよう導電性エレメントが拡散することとなり、それにより、第1のトンネル接合1 34が短絡する。また、書き込み電流 Iwの方向を逆にして、第1の電極142から誘電 体144を横切るよう導電性エレメントを拡散させることもできる。

(8)

[0036]

20 図3A~図3Cに示した実施形態において、第2のトンネル接合136と第1のトンネル 接合134の面積比は、約1.5:1であることができる。誘電体144、148を形成 するのに使用される材料およびその厚さが同様のものである場合は、抵抗R╷とRっの比 率も約1.5:1である。したがって、V₁は、V₂の1.5倍以上であり、書き込みプ ロセス中に第2のトンネル接合136に著しい変化が起こらないよう、 V 。を十分低くす ることができる。トンネル接合136、134間の面積比を大きくして、書き込みプロセ ス中に第2のトンネル接合136に変化が起こる前に確実に第1のトンネル接合134が 飛ぶようにすることができる。この面積比はまた、メモリ・セル130が使用される用途 によっては、1.5:1よりも小さくすることができる。

【0037】

30 図3Aと図3Bにおいて誘電体の厚さが等しいように示したが、この構成は、異なるアン チヒューズ特性を得るのには必要とされない。例えば、誘電体のどちらかが、厚さが小さ く破壊電界が高い誘電体材料(例えば、A1,O,は約2.7×10⁺⁷V/cmの破壊 電界を有する)でよく、厚さが大きく破壊電界が低い誘電体材料(例えば、Si0,は、 約 0 . 6 x 1 0 ^{+ 6} V / c m の 破壊電界を有し、 Z n S は、約 1 . 7 x 1 0 ^{+ 6} V / c m の破壊電界を有する)でもよい。また、トンネル接合の破壊電圧は等しくなくてもよい。 上記の実施形態において、重要な設計要素は、第2のトンネル接合136が短絡されない 状態のままで、書き込み電流Iwが、第1のトンネル接合134の抵抗状態を第1の状態 から第2の状態に変化させることである。

[0038]

図4Aおよび図4Bは、トンネル接合が直列に配列されたデュアル・トンネル接合メモリ ・セル230の代替実施形態を示す。図4Aは、メモリ・セル230の斜視図であり、図 4 Bは、図4Aにおいて線4B-4Bで切断した断面図である。メモリ・セル230は、 図2に示したようなメモリ・アレイ100で使用されることができる。

[0039]

メモリ・セル230は、ワード線110とビット線120の間に挟まれた第1のトンネル 接合234と第2のトンネル接合236とを含む。第1のトンネル接合234は、不均一 な厚さの誘電体244(分解形式で示されている)を有し、第2のトンネル接合236と 異なるアンチヒューズ特性を有する。第1のトンネル接合234は、第1の電極242、 誘電体 2 4 4 、および第 2 の電極 2 4 6 を含む。第 2 のトンネル接合 2 3 6 は、第 1 の電 極246を第1のトンネル接合234と共用し、また誘電体240(分解形式で示されて 10

いる)と第3の電極250を含む。

[0040]

図4Aおよび図4Bに示されるように、誘電体244は、不均一な厚さを有し、誘電体2 44内に延びる特徴形状すなわち溝248を含む。第1のトンネル接合234のトンネリ ング領域は、本質的に、溝248の底の領域に等しい。したがって、溝248によって、 第1のトンネル接合234の破壊電圧が低減する。溝248の下の誘電体244の厚さを 変化させ、誘電体244の材料を変更することによって、誘電体244の破壊電圧を容易 に調整することができる。

(9)

[0041]

10 メモリ・セル230は、書き込み電流Iwまたは書き込み電圧Vwをメモリ・セル230 に印加することによってプログラムされる。溝248の下の誘電体244の比較的薄い領 域は、書き込み電流Iwまたは書き込み電圧Vwが印加されたときの第1のトンネル接合 234の絶縁破壊の場所であり、ここで、電極242、244の一方から金属が、溝24 8の下の誘電体244に拡散する。溝248の下の比較的小さいトンネリング領域は、局 所的な拡散領域を提供し、その結果、メモリ・セル230の破壊しきい値分布が小さくな る。破壊しきい値分布が小さいと、誘電体244の欠陥によって第1のトンネル接合23 4内の破壊電圧に変動がもたらされる可能性が低くなる。したがって、メモリ・セル23 0をプログラムするために使用される書き込み電流 I w または書き込み電圧 V w を小さく することができる。また、この特徴は、書き込みプロセス中に第2のトンネル接合236 が不慮に変化する可能性を小さくする。

[0042]

第2のトンネル接合236の厚さと材料は、(プログラミング前に)第2のトンネル接合 236の抵抗が第1のトンネル接合234の抵抗とほぼ等しくなるように選択することが できる。この実施形態において、書き込みプロセスにおいて第1のトンネル接合234が 短絡されると、メモリ・セル130の全抵抗を約半分に減少させることができる。

[0043]

図4Bにおいて、第2および第3の電極246、250は必須ではなく、代わりに、誘電 体をワード線とビット線に直接結合してもよい。

[0044]

30 図 5 A、図 5 B、図 6 A、図 6 B、図 7、および図 8 は、メモリ・セル 2 3 0 に使用する のに適した誘電体の代替実施形態を示す。それぞれの実施形態は、低い破壊電圧と小さい トンネリング領域を提供するのに異なる特徴を有する。

[0045]

図5Aは、底が尖った凹部348を有する誘電体344を示す。図5Bに示したように、 凹部348は、その最も低い場所で厚さが比較的小さく、誘電体344に小さいトンネリ ング領域を提供する。図6Aおよび図6Bは、V字形の切り欠き形状の凹部448を有す る誘電体444を示す。図7および図8は、円錐形の切り欠き形状の凹部548を有する 誘電体544を示す。これらのすべての特徴形状は、低い破壊電圧と、小さい破壊しきい 値分布を提供する。図4~図7に示した特徴形状248、348、448、548は、例 えば刻印プロセス(imprinting process)によって誘電体に形成することができる。 [0046]

低い破壊電圧を得るために、不均一な誘電体を設けたり誘電体の表面積を小さくしなくて もよい。例えば、厚さが薄い誘電体を使用することによって、または低い破壊電界の誘電 体材料を使用することによって、または材料と幾何学形状の違いを組み合わせることによ っても、低い破壊電圧を得ることができる。メモリ・セルの代替実施形態(図示せず)は 、比較的薄い誘電体を有する第1のトンネル接合と、より厚い誘電体を有する第2のトン ネル接合とを含むことができる。両方の誘電体は、類似の形状(例えば、平行六面体)を 有することができ、類似の材料で作成することができる。第1のトンネル接合234の薄 い誘電体は、書き込み電流または書き込み電圧Vwが印加されたときに第1のトンネル接 合234が第2のトンネル接合236よりも前に飛ばされることができるように、異なる

20

アンチヒューズ特性(この実施形態では、より低い破壊電圧)を提供する。 【0047】

上記の実施形態によれば、メモリ・デバイス10は、メモリ・アレイ100内のメモリ・ セルを分離するために、ダイオードやトランジスタなどのシリコン・ベースの能動的な分 離素子を必要としない。したがって、メモリ・デバイス10は、スタック型のメモリ要素 を含むことができ、アレイ密度を高めることができる。トンネル接合を比較的小さくする ことができ、それによりアレイ100について可能なアレイ密度をさらに高める。さらに 、トンネル接合の破壊電圧は、誘電体の厚さ、材料、および幾何学形状を調整することに よって容易に操作される。したがって、所望のトンネル接合特性を選択することによって 、書き込み電流Iwまたは書き込み電圧Vwを低減させることができる。

【0048】

上記の実施形態のもう1つの利点は、第1のトンネル接合における誘電体によって提供される小さな破壊しきい値分布である。誘電体の破壊電圧の変動が低減されるので、メモリ・セルをプログラムするのに使用される書き込み電圧Vwまたは書き込み電流Iwの分布(電圧/電流プログラミング分布)を制御することができる。この態様は、メモリ・デバイス10の電力要件を減少させ、メモリ・デバイス10内の選択されていない要素が、書き込みプロセスで不慮に変更される可能性を減少させる。

【0049】

次に、図2および図3A~図3Cに示したメモリ・セルの実施形態と関連して、メモリ・ デバイス10の書き込みプロセスを説明する。この実施形態では、メモリ・セル130を ²⁰ プログラムするために書き込み電流Iwが印加される。

【0050】

図2を参照すると、選択されたメモリ・セル130に書き込むために、選択されたメモリ ・セル130と交差するワード線110に書き込み電流Iwが印加される。選択されたワ ード線110をIwに接続する行デコーダ300内のスイッチを閉じることによって、書 き込み電流Iwを印加することができる。選択されていないワード線110に接続された 行デコーダ300内のスイッチは、開いている。同時に、列デコーダ400は、選択され たメモリ・セル130と交差するビット線120をアースに接続する。したがって、書き 込み電流Iwは、選択されたワード線110と、選択されたメモリ・セル130と、選択 されたビット線120とを通ってアースに流れる。選択されていないビット線120への スイッチは開いている。

[0051]

図3Cを参照すると、書き込み電流Iwは、選択されたメモリ・セル130内の第1のト ンネル接合134を飛ばすのに十分な電圧V₁を誘電体144の両端に生成し、第2のト ンネル接合136を飛ばすのに不十分な電圧V₂を誘電体144の両端に生成するように 選択される。電圧V₁は、第2の電極146から誘電体144への導電性エレメントの拡 散を引き起こし、第2の電極146(およびビット線110)を第1の電極142に電気 的に接続する。第2の電極146と第1の電極142が繋がると、メモリ・セル130の 抵抗が第1の状態から第2の状態に変化し、これは、読み取りプロセスによって検出可能 である。第1のトンネル接合134が飛ばされた後、アンチヒューズの働きにより、第1 のトンネル接合134の両端の抵抗をほぼゼロに減少させることができる(すなわち、短 絡)。したがって、書き込みプロセスの後では、メモリ・セル130の両端の抵抗は、第

【0052】

図4~図8に示した実施形態の書き込みプロセスは、上記の実施形態と類似している。図 4~図8の実施形態は、書き込み電流Iwまたは書き込み電圧Vwを印加することによっ てプログラムすることができる。図2は、メモリ・セル130を有するアレイ100を示 すが、メモリ・デバイス10に、図4Aおよび図4Bに示されるセルのようなメモリ・セ ル230を使用することもできる。メモリ・セル230をプログラムする書き込みプロセ スを以下に説明する。 10

30

【0053】

図2および図4Bを参照すると、選択されたメモリ・セル230は、選択されたメモリ・ セル230と交差するワード線110に書き込み電圧Vwまたは書き込み電流Iwを印加 することによってプログラムされる。書き込み電圧Vwまたは書き込み電流Iwは、行デ コーダ300内のスイッチを閉じて、選択したワード線110をVwまたはIwに接続す ることによって印加されることができる。選択していないワード線110に接続された行 デコーダ300内のスイッチは開いている。これと同時に、列デコーダ400は、選択さ れたメモリ・セル230と交差するビット線120をアースに接続する。これにより、書 き込み電圧Vwまたは書き込み電流Iwが、選択されたメモリ・セル230に印加される 。残りのビット線120へのスイッチは開いている。

(11)

【0054】

図4Bを参照すると、選択されたメモリ・セルの両端の書き込み電圧 V w は、V₁の第1 のトンネル接合234とV₂の第2のトンネル接合236の間で分配される。ここで、V w = V₁ + V₂である。書き込み電圧 V w は、選択されたメモリ・セル230に直接印加 されてもよく、または、選択されたメモリ・セル230に印加される書き込み電流 I w か ら生じたものでもよい。V₁は、選択されたメモリ・セル230内の第1のトンネル接合 234を飛ばすのに十分であるが、V₂は、第2のトンネル接合236を飛ばすのに不十 分である。書き込み電圧 V w の印加は、第1のトンネル接合234が短絡されたときに第 2のトンネル接合236に著しい電流増加が生じないように、電流制限機能によって制御 されてもよい。電圧 V₁は、第2の電極246から誘電体244への導電性エレメントの 拡散を引き起こし、これにより、第2の電極246(およびビット線110)を第1の電 極242に電気的に接続する。第2の電極246と第1の電極242とが繋がると、メモ リ・セル230の抵抗が変化し、これは、読み取りプロセスによって検出可能である。第 1のトンネル接合234が飛ばされた後、アンチヒューズの働きにより、第1のトンネル 接合234の両端の抵抗をほぼゼロに減少させることができる(すなわち短絡)。

【 0 0 5 5 】

上記の電圧書き込みプロセスに代えて、行デコーダ300と列デコーダ400は、選択されたメモリ・セルを流れる電流を検知するフィードバック・センサ(図示せず)に応答することができる。フィードバック・センサは、選択されたメモリ・セルの第1のトンネル接合が飛ばされたことを示し、そのとき、書き込みプロセスを中止して第2のトンネル接合が不慮に飛ばされないようにすることができる。

[0056]

次に、図2を参照して、メモリ・デバイス10の読み取りプロセスを説明する。メモリ・ デバイス10は、Tranらに対する米国特許第6,259,644号に開示されている ような等電位読み取りプロセス(equipotential read process)を有利に使用すること ができ、この特許の内容は、参照よりここに組み込まれる。等電位読み取りプロセスにつ いては、後でメモリ・セル130に関して概略的に説明するが、ここで説明するプロセス は、本明細書に記載されている代替メモリ・セルの実施形態を使用するメモリ・デバイス 10に適している。

[0057]

選択されたメモリ・セル130の2値状態を求めるために(すなわち、読み取るために) 、読み取り電位Vrが、選択されたメモリ・セル130の行に対応するワード線110に 印加され、選択されたメモリ・セル130の列に対応するビット線120が、列デコーダ 400を介してセンス・アンプ500に結合される。メモリ・アレイ100内の他のすべ てのビット線120に、等しい電位を印加することができる。センス・アンプ5000は、 選択されたビット線120からの電流を検出して、選択されたメモリ・セル130の2値 状態を求める。この2値状態は、センス・アンプ500の出力に結合された処理装置(図 示せず)によって検出されることができ、センス・アンプ5000は、2値状態を求 もて該2値状態を処理装置に出力する回路を含むことができる。 10

20

30

40

【0058】

選択されたメモリ・セル130の2値状態は、選択されたメモリ・セル130の抵抗の第 1の高い値から、書き込みプロセス後の第2の低い値への変化として求めることができる 。例えば、第1の高い抵抗状態では、メモリ・セル130内の電流が少なくなり、これは 、2値状態の「0」を表すことができる。第2の低い抵抗状態(第1のトンネル接合13 4を飛ばした後)では、メモリ・セル130内の電流が多くなり、2値状態の「1」を表 すことができる。

【0059】

書き込みプロセス後で、メモリ・セル130は、第2のトンネル接合136を非短絡状態 に維持する。したがって、選択されたメモリ・セル130をプログラムした後において、 ¹⁰ メモリ・アレイ100内に短絡はない。この分離機能により、メモリ・アレイ100内の 読書きプロセスに悪影響を及ぼすことなく、複数のセル130をプログラムすることがで きる。

【 0 0 6 0 】

上記の実施形態によると、2値状態の「1」または「0」をメモリ・セルに記憶すること ができる。書き込み前のメモリ・セルの第1の高抵抗状態は、メモリ・セルの2値状態の 「0」に対応することができ、第2の低抵抗状態は、2値状態の「1」に対応することが できる。しかしながら、この取り決めは任意なものであり、2値状態の「0」の割り当て を、「1」または他の任意の記号値に割り当て直すことができる。

[0061]

次に、図9~図20を参照して、メモリ・アレイ100を作成する方法を説明する。

[0062]

図9~図20において、"(A)"によって示される図は、製作されているメモリ・アレ イの行に沿った断面図であり、"(B)"によって示される図は、平面図である。図9~ 図20は、図3Aおよび図3Bに示されるようなメモリ・セル130を有するメモリ・ア レイ100の製作を示す。

【0063】

図 9 A および図 9 B を参照すると、製作プロセスは、最初に基板 1 3 2 を提供する。例えば、基板 1 3 2 は、単結晶シリコン・ウェハのような半導体基板である。

【0064】

基板132の上に絶縁層128が形成される。絶縁層128は、例えば、CVD(化学蒸着法)、プラズマCVD(PECVD)、および他の堆積プロセスによって堆積された二酸化ケイ素である。絶縁層128の他の適切な材料には、SiO_×、SiN_×、SiO_× N_y、A1O_×、TaO_×、TiO_×、A1N_×、および他の誘電体材料を含むことがで きる。二酸化ケイ素は、例えば、シリコン層を堆積し、次に該シリコンを酸化させること によって形成されることができる。

【0065】

次に、絶縁層128の上に第1の導電層700が形成される。第1の導電層は、ビット線 120を形成する。第1の導電層700は、例えば、銀、金、銅、アルミニウム、および 他の金属であることができる。第1の導電層700は、例えばDCまたはRFスパッタ堆 積、および他の堆積法で形成することができる。また、第1の導電層700は、例えばド ープされた半導体層である。

[0066]

第1の導電層700上に第2の導電層702が形成される。第2の導電層702は、例えば、銀、金、銅、アルミニウム、および他の金属であることができる。第2の導電層70 2は、例えばDCまたはRFスパッタ堆積法、および他の堆積法で堆積することができる。第2の導電層702は、第2のトンネル接合136をビット線120に結合する第3の 電極150となり、したがって必須ではない。 【0067】

第2の導電層702上に誘電層704が形成される。誘電層704は、例えばSiO_×、 ⁵⁰

S i N _x、 S i O _x N _y、 A l O _x、 T a O _x、 T i O _x、 A I N _x、 および他の誘電体 材料であることができる。誘電層 7 0 4 は、例えば C V D、 P E C V D、および他の堆積 法で堆積させることができ、例えば、約 0 . 5 n m ~ 5 0 n mの厚さを有することができ る。二酸化ケイ素は、例えば、シリコン層を堆積させ、次に該シリコンを酸化させること によって形成されることができる。

【0068】

誘電層704の上に第3の導電層706が形成される。第3の導電層706は、例えば銀 、金、銅、アルミニウム、および他の導体であることができる。第3の導電層706は、 例えばDCまたはRFスパッタ堆積、および他の堆積法で堆積させることができる。層7 00、702、704、706を堆積させた後で、製作しているメモリ・アレイ上にフォ トレジスト・マスク708が置かれる。

【 0 0 6 9 】

図10Aおよび図10Bを参照すると、層700、702、704、706は、エッチン グ・プロセスでパターン形成される。エッチング・プロセスにより、行710が得られる 。次に、マスク708は、アッシング・プロセス(ashing process)によって除去される

[0070]

図11Aおよび図11Bを参照すると、上部の2つの導電層および誘電層が、フォトレジ スト・マスク712を使用してパターン形成される。行710の一番下の導電層はパター ン形成されず、よってビット線120が残る。このパターン形成のステップによって、ビ ット線120上に配置される導体 / 誘電体 / 導体ポスト(柱)714が得られる。ポスト 714は、第2のトンネル接合136に対応する。次に、図12Aおyび図12Bに示さ れるように、フォトレジスト・マスク712が、アッシング・プロセスによって除去され る。

[0071]

図13Aおよび13Bを参照すると、製作されているメモリ・アレイ上に絶縁体716が 形成される。絶縁体716は、例えば、SiO_x、SiN_x、Si_xN_y、AlO_x、T aO_x、TiO_x、AlN_x、および他の絶縁体であることができる。絶縁体716は、 例えばCVD、PECVD、および他の堆積法で堆積されることができる。次に、絶縁体 716の表面が、例えば化学機械研磨(CMP)などの方法を使用して平坦化されること ができる。

[0072]

図14Aおよび図14Bを参照すると、絶縁体716の上にフォトレジスト・マスク71 8が置かれ、ポスト714上の絶縁体716領域が露出される。その後、ポスト714上 の絶縁体716が、エッチングで除去される。

【0073】

図15Aおよび図15Bを参照すると、フォトレジスト・マスク718は、アッシング・ プロセスによって除去される。次に、アレイ上にスペーサ層720が形成される。スペー サ層720は、例えば窒化シリコンであることができる。スペーサ層720は、例えばC VD、PECVD、および他の堆積法によって堆積されることができる。 【0074】

図16Aおよび図16Bを参照すると、スペーサ層720が、スペーサ722に形作られる。スペーサ722は、例えば異方性エッチングによって形成されることができる。スペ ーサ722は、ポスト714上に、比較的小さい露出した表面積を残す。

【0075】

図 1 7 A および図 1 7 B を参照すると、アレイの上に誘電層 7 2 4 が形成される。誘電層 7 2 4 は、例えば S i O_x、 S i N_x、 S i O_x N_y、 A l O_x、 T a O_x、 T i O_x、 A I N_x、および他の誘電体材料であることができる。誘電層 7 2 4 は、例えば C V D、 P E C V D、および他の堆積法で堆積させることができる。

[0076]

10

20

30

誘電層724の上に第4の導電層726が形成される。第4の導電層726は、例えば銀 、金、銅、アルミニウム、および他の金属であることができる。第4の導電体層726は 、例えばDCまたはRFスパッタ堆積、および他の堆積法で堆積されることができる。 図18Aおよび図18Bを参照すると、フォトリソグラフィ / エッチング・プロセスによ って電極146が形成される。フォトレジスト・マスクは、図14Bに示したマスク71 8でよい。こうして、ポスト714上に第1のトンネル接合が形成される。 [0078] 図19Aおよび図19Bを参照すると、アッシング・プロセスによってフォトレジスト・ マスク718が除去される。次に、アレイ上に第5の導電層730が形成される。第5の 導電層730は、例えば、銀、金、銅、アルミニウム、および他の導体であることができ る。第5の導電層730は、例えばDCまたはRFスパッタ堆積法、および他の堆積法で 形成されることができる。また、第5の導電層730は、例えばドープされた半導体層で もよい。 [0079]図20Aおよび図20Bを参照すると、第5の導電層730は、フォトリソグラフィ/エ ッチング・プロセスを使用してワード線110にパターン形成される。図20Aおよび図 20Bに、完成したメモリ・アレイの一部を示す。図20Aおよび図20Bにおいて、ビ ット線120は、絶縁体で覆われてもよい。図20Bでは、ビット線120の位置を示す ために該絶縁体は省略されている。 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$ 図 9 ~ 図 1 4 と図 2 1 ~ 図 2 2 を参照して、図 4 ~ 図 8 に示した代替のメモリ・セルを有 するメモリ・アレイ100を製作する代替の方法を説明する。 [0081]一般に、前述のプロセスは、図3A~図3Cに示したようなメモリ・セル130を有する メモリ・アレイ100を作成するよう適合される。図4~図8に示したようなセルを有す るメモリ・アレイ100は、異なる製作方法を必要とする。そのようなメモリ・アレイを 製作する方法は、一般に、図9~図14に示した方法に対応し、この時点で、異なるもの となる。図14Aと図14Bに示したステップよりも後の代替方法のステップについて、 以下に説明する。 [0082]図21Aおよび図21Bを参照すると、図14Aおよび図14Bに示したようにポスト7 14上の絶縁体716の領域を露出させた後、アレイ上に第2の誘電層802が形成され る。誘電層 8 0 2 は、例えば、S i O_x、S i N_x、S i O_xN_y、A l O_x、T a O_x 、TiOx、A1Nx、および他の誘電体材料であることができる。二酸化ケイ素は、例 えば、シリコン層を堆積し、次に該シリコンを酸化させることによって形成されることが できる。次に、各メモリ・セルの個々の誘電体を、図14Bに示したマスク718と同様 のマスクを使用するフォトリソグラフィ/エッチング・プロセスを用いて形成されること ができる。 [0083]図 2 2 A および図 2 2 B を参照すると、誘電体 8 4 4 は、図 4 ~ 図 8 に示した誘電体 2 4 4、344、444および544のいずれかに対応することができる。特徴形状248、 3 4 8 、 4 4 8 、 5 4 8 は、誘電体 2 4 4 、 3 4 4 、 4 4 4 、 5 4 4 に、例えば刻印プロ セスなどの方法によって形成されることができる。 [0084]誘電体244、344、444および544のうちの選択されたものを形成した後で、導 電層(図示せず)がアレイ上に堆積され、誘電体844上に、該導電層から電極246が パターン形成される。次に、ワード線110を、図19および図20に示したように、ア

レイ上に形成することができる。代替的に、誘電体 8 4 4 までのバイア (via)を埋める よう単一層を堆積し、ワード線 1 1 0 を形成することができる。ビット線 1 2 0 の位置を

20

10

30

示すために、図22Bでは絶縁体が省略されている。 [0085]上記のプロセスにより、図4Aおよび図4Bに示されるようなメモリ・セル230を有す るメモリ・アレイが得られる。メモリ・セル230は、誘電体244、344、444、 544のうち任意のものを含むことができる。 [0086]この仕様において、メモリ・アレイに「0」と「1」の状態を書き込む電流についての取 り決めは任意であり、メモリ・デバイス10の任意の所望の用途(アプリケーション)に 適合するように割り当てなおすことができる。 10 [0087]上記の実施形態は、メモリ・セルの抵抗を第1の高い状態から第2の低い状態に変化させ るために、第1のトンネル接合を短絡するという点から説明されている。メモリ・セルの 抵抗はまた、第1のトンネル接合の誘電体に導電性エレメントを部分的に拡散させること によって変化させることができる。これは、「部分的な飛ばし(partial blow)」と呼ば れる。トンネル接合の部分的な飛ばしは、トンネル接合を短絡させることなく、トンネル 接合の両端の抵抗を減少させる。誘電体への導電性エレメントの拡散は、メモリ・セルの 抵抗をかなり減少させ、この抵抗の変化を、読み取りプロセスで検出することができる。 $\begin{bmatrix} 0 & 0 & 8 & 3 \end{bmatrix}$ 本明細書において、「行」および「列」という用語は、メモリ・アレイ内の固定された向 きを意味するものではない。さらに、「行」と「列」という用語は、必ずしも直角の関係 20 を意味するものではない。 [0089]図2に示したセンス・アンプ500は、メモリ・デバイス10内のメモリ・セルの2値状 態を検出するための検出デバイスの例である。実際には、例えばトランスインピーダンス ・センス・アンプ、電荷注入センス・アンプ、差動センス・アンプ、デジタル差動センス ・アンプなどの他の検出デバイスを使用することができる。 $\begin{bmatrix} 0 & 0 & 9 & 0 \end{bmatrix}$ 図3に、メモリ・セル230の2値状態を検出する1つのセンス・アンプ500が示され ている。実際には、1つのメモリ・アレイに多数の検出デバイスを結合することができる 。例えば、メモリ・アレイ内の各ビット線ごとにセンス・アンプを含んでもよく、メモリ 30 ・アレイ内の複数のビット線ごとにセンス・アンプを含んでもよい。 [0091]メモリ・アレイ100は、様々な用途に使用することができる。1つの用途は、例えば、 記憶モジュールを有するコンピューティング装置である。記憶モジュールは、長期記憶の ために1つまたは複数のメモリ・アレイ100を含むことがある。記憶モジュールは、ラ ップトップ・コンピュータ、パーソナル・コンピュータ、およびサーバなどの装置に使用 されることができる。 [0092] メモリ・デバイス10は、例示的な実施形態に関して説明されたが、当業者には多くの変 40 形が容易に明らかであり、本開示は、それらの変形を含むように意図されている。 [0093] 本発明は、以下の実施態様を含む。 (1) 第1のトンネル接合(134、234)と、 前記第1のトンネル接合(134、234)と直列の第2のトンネル接合(136、23 6)とを備え、 前記第1のトンネル接合(134、234)を第1の抵抗状態から第2の抵抗状態に変化 させることができ、該第1のトンネル接合(134、234)が、該第2のトンネル接合 (136、236)と異なるアンチヒューズ特性を有するメモリ・セル(130、230))。

(2)前記第2の抵抗状態は、短絡状態である上記(1)に記載のメモリ・セル(130 ⁵⁰

、230)。

(3)前記アンチヒューズ特性は、破壊電圧であり、前記第1のトンネル接合(134、 234)は、前記第2のトンネル接合(136、236)より低い破壊電圧を有する上記 (1)に記載のメモリ・セル(130、230)。 (4)前記第1のトンネル接合(134、234)は、誘電体(144、244、344 、444、544)を含み、前記第2のトンネル接合(136、236)は、誘電体(1 48、240)を含む上記(3)に記載のメモリ・セル(130、230)。 (5)前記第1のトンネル接合(134、234)のトンネリング領域は、前記第2のト ンネル接合(136、236)のトンネリング領域よりも小さい上記(4)に記載のメモ 10 $\mathbf{U} \cdot \mathbf{U} (130, 230).$ [0094] (6)前記第1のトンネル接合(234)の前記誘電体(244、344、444、54 4)は、不均一な厚さを有する上記(4)に記載のメモリ・セル(230)。 (7)前記第1のトンネル接合(234)の前記誘電体(244、344、444、54 4)は、特徴形状(248)を含み、該特徴形状(248)は、該第1のトンネル接合(234)のトンネリング領域を画定する上記(6)に記載のメモリ・セル(230)。 (8)前記アンチヒューズ特性は、抵抗であり、前記第1のトンネル接合(134)は、 書き込みプロセス前に前記第2のトンネル接合(136)よりも高い抵抗を有する上記(1)に記載のメモリ・セル(130)。 20 (9)前記第1のトンネル接合(134)は、誘電体(144)を含み、前記第2のトン ネル接合(136)は、誘電体(148)を含む上記(8)に記載のメモリ・セル(13 0)。 (10)前記第1のトンネル接合(134)のトンネリング領域は、前記第2のトンネル 接合(136)のトンネリング領域よりも小さい上記(9)に記載のメモリ・セル(13 0)。 【図面の簡単な説明】 【図1】デュアル・トンネル接合メモリ・セルを有するメモリ・アレイの概略的な斜視図 である。 【図2】 図1に示したメモリ・アレイとそれに関連した読み書き回路を含むメモリ・デ 30 バイスの概略図。 【図3A】図1に示したメモリ・アレイの一部の断面図。 【図3B】図3Aに示したメモリ・アレイの一部の上面図。 【図3C】図3Aに示したようなメモリ・セルの一実施形態の側面図。 【図4A】メモリ・セルの代替の実施形態の斜視図。 【図4B】図4Aに示したメモリ・セルの線4B-4Bに沿った断面図。 【図5A】誘電体の一実施形態の平面図。 【 図 5 B 】 図 5 A の線 5 B - 5 B に沿った断面図。 【図6A】誘電体のもう他の代替の実施形態の平面図。 【図 6 B】図 6 A の線 6 B - 6 B に沿った断面図。 40 【図7】誘電体の他の代替の実施形態の平面図。 【図8】図7の線8-8に沿った断面図。 【図9】図1に示したメモリ・アレイを作成する方法を示す図。 【図10】図1に示したメモリ・アレイを作成する方法を示す図。 【図11】図1に示したメモリ・アレイを作成する方法を示す図。 【図12】図1に示したメモリ・アレイを作成する方法を示す図。 【図13】図1に示したメモリ・アレイを作成する方法を示す図。 【図14】図1に示したメモリ・アレイを作成する方法を示す図。 【図15】図1に示したメモリ・アレイを作成する方法を示す図。 【図16】図1に示したメモリ・アレイを作成する方法を示す図。 50 【図17】図1に示したメモリ・アレイを作成する方法を示す図。

(16)

【図18】図1に示したメモリ・アレイを作成する方法を示す図。
【図19】図1に示したメモリ・アレイを作成する方法を示す図。
【図20】図1に示したメモリ・アレイを作成する代替の方法を示す図。
【図22】図1に示したメモリ・アレイを作成する代替の方法を示す図。
【図22】図1に示したメモリ・アレイを作成する代替の方法を示す図。
【符号の説明】
130、230 メモリ・セル
134、234 第1のトンネル接合
136、236 第2のトンネル接合
144、244、344、444、544 誘電体

2 4 8 特徵形状

【図1】













<u>128</u>

132

【図4A】







【図5A】



【図58】



【図6A】



【図68】



【図7】



【図8】



【図9】





(B)

【図10】





(B)

【図11】









【図13】



【図14】



【図15】



(A)



(B)

【図16】



【図17】



(A)

(B)

【図18】



【図19】



【図20】



【図21】



【図22】



フロントページの続き

- (72)発明者 ラング・ティ・トラン
 アメリカ合衆国95070カリフォルニア州サラトガ、ウッドブラ・コート 5085
 (72)発明者 ヘオン・リー
- アメリカ合衆国94087カリフォルニア州サニーベール、ブラームス・ウェイ 455、アパー トメント 230

審査官 河口 雅英

- (56)参考文献 特開2001-244352(JP,A) 特開昭59-168665(JP,A) 特開昭60-117660(JP,A) 特開平11-040758(JP,A) 特開2000-164735(JP,A)
- (58)調査した分野(Int.Cl., DB名)

H01L 27/10