

(19) 中华人民共和国国家知识产权局



## (12) 发明专利申请

(10) 申请公布号 CN 105152124 A

(43) 申请公布日 2015. 12. 16

---

(21) 申请号 201510471536. 6

(22) 申请日 2015. 08. 04

(71) 申请人 上海交通大学

地址 200240 上海市闵行区东川路 800 号

(72) 发明人 段力 卢学良 张亚非 苏言杰

李忠丽 刘阳

(74) 专利代理机构 上海汉声知识产权代理有限公司 31236

代理人 徐红银 郭国中

(51) Int. Cl.

B81C 1/00(2006. 01)

H05K 9/00(2006. 01)

---


权利要求书1页 说明书4页 附图2页

(54) 发明名称

利用深硅刻蚀技术存储 CNTs 的方法

(57) 摘要

本发明提供了一种利用深硅刻蚀技术存储 CNTs 的方法；通过对基板进行深硅刻蚀，在基板上形成一层表面凹槽作为存储空间，然后将 CNTs 涂覆在存储空间中，获得了一层厚度均匀的吸波薄膜。本发明中利用了凹槽存储 CNTs，这相比一般的薄膜 CNTs 制造技术来说，CNTs 的厚度可控，并且均匀度大为提高，沟道的存在，使得 CNTs 粉末能够长久的保存在基板表面。本发明用深刻硅技术制造出来的隐身材料工艺简单，操作方便，节约能源，成本较低，可以广泛运用于国防军事，医疗化工等领域。



1. 一种利用深硅刻蚀技术存储 CNTs 的方法, 其特征在于, 通过对基板进行深硅刻蚀, 在基板上形成一层表面凹槽作为存储空间, 然后将 CNTs 涂覆在存储空间中, 获得了一层厚度均匀的吸波薄膜。

2. 根据权利要求 1 所述的利用深硅刻蚀技术存储 CNTs 的方法, 其特征在于, 所述方法, 包括以下步骤 :

第一步, 利用深硅刻蚀, 在基板上制作表面凹槽;

第二步, 将 CNTs 粉末涂敷在基板的表面凹槽内, 用力压平;

第三步, 去除多余的 CNTs 粉末, 得到凹槽中掺满 CNTs 的基板, 获得了一层厚度均匀的吸波薄膜。

3. 根据权利要求 2 所述的利用深硅刻蚀技术存储 CNTs 的方法, 其特征在于, 所述在基板上制作表面凹槽, 具体为 : 设计并制作表面凹槽所需的掩膜版, 利用光刻技术, 对基板进行光刻, 获得所需要的阵列分布的表面凹槽。

4. 根据权利要求 2 所述的利用深硅刻蚀技术存储 CNTs 的方法, 其特征在于, 所述表面凹槽为不同深宽比的长条纹表面凹槽, 各凹槽的深度相同, 各凹槽的宽度不同。

5. 根据权利要求 4 所述的利用深硅刻蚀技术存储 CNTs 的方法, 其特征在于, 所述凹槽的深度为 20–200  $\mu\text{m}$ , 凹槽的宽度为 20–50  $\mu\text{m}$ 。

6. 根据权利要求 1–5 任一项所述的利用深硅刻蚀技术存储 CNTs 的方法, 其特征在于, 通过将 CNTs 与液态胶水混合, 再涂覆在凹槽中, 待胶水凝固, CNTs 被牢牢地固定在凹槽之中。

7. 根据权利要求 1–5 任一项所述的利用深硅刻蚀技术存储 CNTs 的方法, 其特征在于, 所述吸波薄膜的厚度为 20–200  $\mu\text{m}$ 。

8. 根据权利要求 1–5 任一项所述的利用深硅刻蚀技术存储 CNTs 的方法, 其特征在于, 所述基板为金属或陶瓷材料制得。

9. 根据权利要求 8 所述的利用深硅刻蚀技术存储 CNTs 的方法, 其特征在于, 所述基板为硅片。

## 利用深硅刻蚀技术存储 CNTs 的方法

### 技术领域

[0001] 本发明属于微加工技术领域，尤其是一种利用深硅刻蚀技术存储 CNTs 的方法。

### 背景技术

[0002] 在隐身材料的制造技术上，材料隐身性能的好坏，不但与隐身材料自身性质有关，还与薄膜的厚度和薄膜的稳定性有关。CNTs 是一种非常有效的隐身材料，隐身 CNTs 薄膜的制备一般采用的方法是：将 CNTs 溶于有机溶剂中，然后再将溶胶涂覆在基板上，待溶胶干燥后，CNTs 被保留在基板上。这里由于 CNTs 的溶解度不高，密度比较低，导致薄膜干燥后厚度相当薄，且厚度分布不均匀，容易脱落，这在很大程度上影响了其吸波效果，难以得到优良的隐身性能，更不用说推广运用了。

### 发明内容

[0003] 针对现有技术中的缺陷，本发明的目的是提供一种利用深硅刻蚀技术存储 CNTs 的方法，改变了以往利用表面涂覆造成薄膜不均匀，微波吸收能力不稳定，并随时间下降很快的缺点。

[0004] 本发明是通过以下技术方案实现的：

[0005] 本发明提供一种利用深硅刻蚀技术存储 CNTs 的方法，通过微细加工技术，提高 CNTs 薄膜的厚度和均匀性，提高薄膜与基板的结合效果，保证 CNTs 长久稳定的存在基板表面，从而提高其吸波性能和材料的隐身效果。具体方法为：通过对基板进行深硅刻蚀，在基板上形成一层表面凹槽作为存储空间，然后将 CNTs 涂覆在存储空间中，获得了一层厚度均匀的吸波薄膜。

[0006] 具体的，所述利用深硅刻蚀技术存储 CNTs 的方法，包括以下步骤：

[0007] 第一步，利用深硅刻蚀，在基板上制作表面凹槽；

[0008] 第二步，将 CNTs 粉末涂敷在基板的表面凹槽内，用力压平；

[0009] 第三步，去除多余的 CNTs 粉末，得到凹槽中掺满 CNTs 的基板，获得了一层厚度均匀的吸波薄膜。

[0010] 优选地，所述在基板上制作表面凹槽，具体为：设计并制作表面凹槽所需的掩膜版，利用光刻技术，对基板进行光刻，获得所需要的阵列分布的表面凹槽。

[0011] 优选地，第一步中，所述表面凹槽为不同深宽比的长条纹表面凹槽，各凹槽的深度相同，各凹槽的宽度不同。表面凹槽的形状不限。

[0012] 经研究发现，深度一致的凹槽，其宽度越小，脱落的可能性越小。本发明中，凹槽的深度为 20–200 μm，凹槽的宽度为 20–50 μm，涂覆 CNTs 之后，没有明显脱落的迹象。另外也可以通过将 CNTs 与液态胶水混合，再涂覆在凹槽中，待胶水凝固，CNTs 被牢牢地固定在凹槽之中。

[0013] 优选地，所述吸波薄膜的厚度为 20–200 μm。

[0014] 优选地，所述基板为金属或陶瓷材料制得。

[0015] 更优选地,所述基板为硅片。

[0016] 与现有技术相比,本发明具有如下的有益效果:

[0017] (1) 本发明方法不但可以通过调节基板上凹槽的深度来控制 CNTs 的厚度;还可以较为稳定的将 CNTs 固定在基板表面,从而得到厚度均匀的薄膜。

[0018] (2) 本发明方法制备的带有 CNTs 粉末的表面可以看做是 CNTs 和基板材料的混合物,这个混合物表面薄膜不但能够为 CNTs 薄膜的存储提供一定的深度,还能够较为稳定的固定住薄膜层,并且由于深度可控,所以可以根据需要,制造出一定厚度的薄膜。

[0019] (3) 与现有的隐身薄膜相比,本发明方法有效地解决了以往 CNTs 隐身材料制作中的厚度不均匀,薄膜层太薄,并且容易脱落等问题。

[0020] (4) 本发明用深刻硅技术制造出来的隐身材料工艺简单,操作方便,节约能源,成本较低,可以广泛运用于国防军事,医疗化工等领域。

## 附图说明

[0021] 通过阅读参照以下附图对非限制性实施例所作的详细描述,本发明的其它特征、目的和优点将会变得更明显:

[0022] 图 1 为常规的基板表面成膜方法图;

[0023] 图 2 为表面成膜效果图;

[0024] 图 3 为曝光过程图;

[0025] 图 4 为深硅刻蚀过程图;

[0026] 图 5 为刻蚀后的凹槽效果图;

[0027] 图 6 为表面涂覆 CNTs 粉末过程图;

[0028] 图 7 为凹槽加入粉末后的效果图;

[0029] 图 8 为实施例最终效果图。

## 具体实施方式

[0030] 下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明,但不以任何形式限制本发明。应当指出的是,对本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进。这些都属于本发明的保护范围。

[0031] 下面结合附图与具体实施例对本发明进一步说明:如图 1-8 所示。

### 实施例 1

[0033] 本实施例涉及一种利用深硅刻蚀技术存储 CNTs 的方法,通过对基板进行深硅刻蚀,在基板上形成一层深度为  $20 \mu\text{m}$  的凹槽,然后将 CNTs 涂覆在存储空间中,获得了一层  $20 \mu\text{m}$  厚度均匀的吸波薄膜,如图 2 所示。具体包括如下步骤:

[0034] 第一步,设计制作所需要凹槽的掩膜版,在基板表面根据所需要的刻蚀深度涂覆一层相应厚度  $20-200 \mu\text{m}$  的光刻胶,加上掩膜版之后,曝光刻蚀,如图 3 所示;

[0035] 第二步,利用离子反应刻蚀或者其他物化刻蚀技术,其效果见图 4 所示,对曝光区域进行刻蚀,凹槽深度为  $20 \mu\text{m}$ ,凹槽的宽度为  $20-50 \mu\text{m}$ ,得到带凹槽的基板,其效果见图 5 所示;

[0036] 第三步,将 CNTs 粉末涂覆在基板表面,其过程见图 6 所示,尽量将 CNTs 压入凹槽内,其过程见图 7 所示,制成所需要的混合薄膜材料,其效果见图 8 所示。

[0037] 本实施例中具体尺寸参数:

[0038] 基板厚度为 450  $\mu\text{m}$ ,

[0039] 基板直径为 2.54cm,

[0040] 凹槽宽度为 50  $\mu\text{m}$ ,

[0041] 凹槽深度为 20  $\mu\text{m}$ ,

[0042] 凹槽间距为 20  $\mu\text{m}$ 。

[0043] 如图 7 所示,为本实施例的示意图。

#### [0044] 实施例 2

[0045] 本实施例涉及一种利用深硅刻蚀技术存储 CNTs 的方法,通过对基板进行深硅刻蚀,在基板上形成一层深度为 200  $\mu\text{m}$  的凹槽,然后将 CNTs 涂覆在存储空间中,获得了一层 200  $\mu\text{m}$  厚度均匀的吸波薄膜,如图 2 所示。具体包括如下步骤:

[0046] 第一步,设计制作所需要凹槽的掩膜版,在基板表面根据所需要的刻蚀深度涂覆一层相应厚度 20–200  $\mu\text{m}$  的光刻胶,加上掩膜版之后,曝光刻蚀,如图 3 所示;

[0047] 第二步,利用离子反应刻蚀或者其他物化刻蚀技术,其效果见图 4 所示,对曝光区域进行刻蚀,凹槽深度为 200  $\mu\text{m}$ ,凹槽的宽度为 20–50  $\mu\text{m}$ ,得到带凹槽的基板,其效果见图 5 所示;

[0048] 第三步,将 CNTs 粉末涂覆在基板表面,其过程见图 6 所示,尽量将 CNTs 压入凹槽内,其过程见图 7 所示,制成所需要的混合薄膜材料,其效果见图 8 所示。

[0049] 本实施例中具体尺寸参数:

[0050] 基板厚度为 450  $\mu\text{m}$ ,

[0051] 基板直径为 2.54cm,

[0052] 凹槽宽度为 50  $\mu\text{m}$ ,

[0053] 凹槽深度为 200  $\mu\text{m}$ ,

[0054] 凹槽间距为 20  $\mu\text{m}$ 。

[0055] 如图 7 所示,为本实施例的示意图。

#### [0056] 实施例 3

[0057] 本实施例涉及一种利用深硅刻蚀技术存储 CNTs 的方法,通过对基板进行深硅刻蚀,在基板上形成一层深度为 100  $\mu\text{m}$  的凹槽,然后将 CNTs 涂覆在存储空间中,获得了一层 100  $\mu\text{m}$  厚度均匀的吸波薄膜,如图 2 所示。具体包括如下步骤:

[0058] 第一步,设计制作所需要凹槽的掩膜版,在基板表面根据所需要的刻蚀深度涂覆一层相应厚度 20–200  $\mu\text{m}$  的光刻胶,加上掩膜版之后,曝光刻蚀,如图 3 所示;

[0059] 第二步,利用离子反应刻蚀或者其他物化刻蚀技术,其效果见图 4 所示,对曝光区域进行刻蚀,凹槽深度为 100  $\mu\text{m}$ ,凹槽的宽度为 50  $\mu\text{m}$ ,得到带凹槽的基板,其效果见图 5 所示;

[0060] 第三步,将 CNTs 粉末涂覆在基板表面,其过程见图 6 所示,尽量将 CNTs 压入凹槽内,其过程见图 7 所示,制成所需要的混合薄膜材料,其效果见图 8 所示。

[0061] 或者也可以通过将 CNTs 与液态胶水混合,再涂覆在凹槽中,待胶水凝固, CNTs 被

牢牢地固定在凹槽之中。

[0062] 本实施例中具体尺寸参数：

[0063] 基板厚度为 450  $\mu\text{m}$ ,

[0064] 基板直径为 2.54cm,

[0065] 凹槽宽度为 50  $\mu\text{m}$ ,

[0066] 凹槽深度为 100  $\mu\text{m}$ ,

[0067] 凹槽间距为 20  $\mu\text{m}$ 。

[0068] 综上所述：由实施例 1-3 可以得出本发明方法制备的带有 CNTs 粉末的表面可以看做是 CNTs 和基板材料的混合物，这个混合物表面薄膜不但能够为 CNTs 薄膜的存储提供一定的深度，还能够较为稳定的固定住薄膜层，并且由于深度可控，所以可以根据需要，制造出一定厚度的薄膜。本发明方法有效地解决了以往 CNTs 隐身材料制作中的厚度不均匀，薄膜层太薄，并且容易脱落等问题。同时本发明工艺简单，操作方便，节约能源，成本较低，可以广泛运用于国防军事，医疗化工等领域。另外还能够应用于许多材料上，例如：玻璃、陶瓷等；其应用正在许多方面不断体现出来，具有良好的前景。

[0069] 以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影响本发明的实质内容。



图 1



图 2




图 3




图 4




图 5




图 6




图 7




图 8