(12)公開特許公報(A)

(19) 日本国特許庁(JP)

特**開2020-140747** (P2020-140747A)

(43) 公開日 令和2年9月3日(2020.9.3)

(11)特許出願公開番号

(51) Int.Cl.	F I		テーマコード (参考)
G 1 1 C 16/34	(2006.01) G11C	16/34	116 5B225
G11C 11/56	(2006.01) G11C	11/56	210
G 1 1 C 16/10	(2006.01) G11C	16/10	140
G11C 16/08	(2006.01) G11C	16/10	150
	G 1 1 C	16/08	123
	審査請求 🤊	卡請求 請求 項	頁の数 4 OL (全 28 頁) 最終頁に続く
(21) 出願番号	特願2019-33584 (P2019-33584)	(71) 出願人	318010018
(22) 出願日	平成31年2月27日 (2019.2.27)		キオクシア株式会社
			東京都港区芝浦三丁目1番21号
		(74)代理人	110001612
			きさらぎ国際特許業務法人
		(72)発明者	志村 安広
			東京都港区芝浦一丁目1番1号 東芝メモ
			リ株式会社内
		(72)発明者	上野 広貴
			東京都港区芝浦一丁目1番1号 東芝メモ
			リ株式会社内
		(72)発明者	四方 剛
			東京都港区芝浦一丁目1番1号 東芝メモ
			リ株式会社内
			最終頁に続く

(54) 【発明の名称】半導体記憶装置

(57)【要約】

【課題】微細化の容易な半導体記憶装置を提供する。 【解決手段】半導体記憶装置は、第1、第2メモリトラ ンジスタと、これらのゲート電極に接続された第1、第 2ワード線と、を備える。また、半導体記憶装置は、第 1メモリトランジスタに対する第1書込動作、第2メモ リトランジスタに対する第1書込動作、第1メモリトラ ンジスタに対する第2書込動作、第2メモリトランジス タに対する第2書込動作、がこの順番で実行される様に 構成される。また、第1書込動作においては、第1ワー ド線又は第2ワード線に複数のプログラム電圧が入力さ れるプログラム動作が1回のみ実行され、第1ワード線 又は第2ワード線に一又は複数のベリファイパルスが入 力されるベリファイ動作がプログラム動作の実行後に1 回のみ実行される。

【選択図】図22A



【特許請求の範囲】

【請求項1】

複数のしきい値電圧を有する第1メモリトランジスタ及び第2メモリトランジスタを含 むメモリストリングと、

- 前記第1メモリトランジスタのゲート電極に接続された第1ワード線と、
- 前記第2メモリトランジスタのゲート電極に接続された第2ワード線と、
- 前記第1メモリトランジスタ及び前記第2メモリトランジスタにプログラム動作とベリ ファイ動作とを含む書込動作と、読出動作とを行うコントローラと

を備え、

- 前記第1メモリトランジスタを第1のしきい値電圧にプログラム動作のみを用いて書き ¹⁰ 込む第1書込動作と、
- 前記第2メモリトランジスタを第2のしきい値電圧にプログラム動作のみを用いて書き 込む第1書込動作と、
- 前記第1メモリトランジスタを前記第1のしきい値電圧よりも高い第3のしきい値電圧 にプログラム動作とベリファイ動作とを用いて書き込む第2書込動作と、
- 前記第2メモリトランジスタを前記第2のしきい値電圧よりも高い第4のしきい値電圧 にプログラム動作とベリファイ動作とを用いて書き込む第2書込動作と、
- がこの順番で実行されるように前記コントローラが制御する半導体記憶装置。
- 【請求項2】

前記第1書込動作の終了後、前記ベリファイ動作が実行され、前記第1書込動作が正常 ²⁰ に終了したか否かを示す情報が出力される

- 請求項1記載の半導体記憶装置。
- 【請求項3】

前記第1メモリトランジスタ及び前記第2メモリトランジスタには、 k (k は 2 以上の 整数)ビットのデータがそれぞれ記録され、

- 前記 k ビットのデータに対応する 2^kのステートのうち、所定のしきい値電圧より小さ い全てのステート、及び、前記所定のしきい値電圧より大きい全てのステートの、一方に は前記 k ビットのうちの所定のビットの"0"が割り当てられ、他方には前記所定のビッ トの"1"が割り当てられ、
- 前記第1のしきい値電圧及び前記第2のしきい値電圧は、前記所定のしきい値電圧であ 30 り、
- 前記第2メモリトランジスタに対する前記第1書込動作の実行後、前記第1メモリトランジスタに対する前記第2書込動作の実行前に、前記第1メモリトランジスタの前記所定のビットを読み出す読出動作が行われる請求項1又は2記載の半導体記憶装置。
- 【請求項4】
- 前記第1書込動作において前記第1ワード線又は前記第2ワード線に供給されるプログ ラム電圧の数は、2^k - 1よりも少ない
- 請求項3記載の半導体記憶装置。
- 【発明の詳細な説明】
- 【技術分野】
- 本実施形態は、半導体記憶装置に関する。
- 【背景技術】
- [0002]

複数のメモリトランジスタを含むメモリストリングを備える半導体記憶装置が知られて いる。

- 【先行技術文献】
- 【特許文献】
- 【 0 0 0 3 】
- 【 特 許 文 献 1 】 特 開 2 0 1 5 1 7 6 3 0 9 号 公 報

【発明の概要】

【発明が解決しようとする課題】

[0004]

微細化の容易な半導体記憶装置を提供する。

【課題を解決するための手段】

[0005]

ーの実施形態に係る半導体記憶装置は、複数のしきい値電圧を有する第1メモリトラン ジスタ及び第2メモリトランジスタを含むメモリストリングと、第1メモリトランジスタ のゲート電極に接続された第1ワード線と、第2メモリトランジスタのゲート電極に接続 された第2ワード線と、第1メモリトランジスタ及び第2メモリトランジスタにプログラ ム動作とベリファイ動作とを含む書込動作と、読出動作とを行うコントローラと、を備え る。この半導体記憶装置においては、第1メモリトランジスタを第1のしきい値電圧にプ ログラム動作のみを用いて書き込む第1書込動作と、第2メモリトランジスタを第2のし きい値電圧にプログラム動作のみを用いて書き込む第1書込動作と、第1メモリトランジ スタを第1のしきい値電圧よりも高い第3のしきい値電圧にプログラム動作とベリファイ 動作とを用いて書き込む第2書込動作と、第2メモリトランジスタを第2のしきい値電圧 よりも高い第4のしきい値電圧にプログラム動作とベリファイ動作とを用いて書き込む第 2書込動作と、がこの順番で実行される様にコントローラが制御する。第1書込動作にお いては、第1ワード線又は第2ワード線に、お互いに異なる大きさの複数のプログラム電 圧が供給されるプログラム動作が1回のみ実行され、第1ワード線又は第2ワード線に一 又は複数のベリファイ電圧が供給されるベリファイ動作が、プログラム動作の実行後に1 回のみ実行される。

【図面の簡単な説明】

[0006]

【図1】メモリシステム10の構成を示す模式的なブロック図である。

【図2】メモリダイMDの構成を示す模式的なブロック図である。

【図3】メモリセルアレイMCAの構成を示す模式的な回路図である。

【図4】センスアンプモジュールSAMの構成を示す模式的なブロック図である。

- 【図5】センスアンプSAの構成を示す模式的な回路図である。
- 【図6】メモリダイMDの構成を示す模式的な平面図である。
- 【図7】メモリセルアレイMCAの構成を示す模式的な平面図である。
- 【図8】メモリセルアレイMCAの構成を示す模式的な断面図である。
- 【図9】メモリセルMCの構成を示す模式的な断面図である。

【図10】メモリセルMCに記録されるデータについて説明するための模式的な図である

【図11】読出動作について説明するための模式的な断面図である。

【図12】書込動作について説明するための模式的なフローチャートである。

【図13】書込動作について説明するための模式的な断面図である。

【図14】フルシーケンス書込について説明するための模式的なヒストグラムである。

【図15】フルシーケンス書込における書込動作の順番について説明するための模式的な ⁴⁰ 断面図である。

【図16】NWIについて説明するための模式的なヒストグラムである。

【図17】フォギーファイン書込について説明するための模式的なヒストグラムである。

【図18】フォギーファイン書込について説明するための模式的なヒストグラムである。

【図19】フォギーファイン書込における書込動作の順番について説明するための模式的 な断面図である。

【図20】2ステージ書込について説明するための模式的なヒストグラムである。

【図21】2ステージ書込について説明するための模式的なヒストグラムである。

10

20

[【]図22A】ファストフォギーファイン書込について説明するための模式的なフローチャートである。

【 図 2 2 B 】ファストフォギーファイン書込について説明するための模式的な波形図であ る。 【図22C】ファストフォギーファイン書込について説明するための模式的な波形図であ る。 【図23】発明者らによる実験の結果を示すヒストグラムである。 【図24】発明者らによる実験の結果を示すヒストグラムである。 【図25】発明者らによる実験の結果を示すヒストグラムである。 【図26】発明者らによる実験の結果を示すヒストグラムである。 【図27】ファストフォギーファイン書込について説明するための模式的なヒストグラム 10 である。 【図28】ファストフォギーファイン書込について説明するための模式的なヒストグラム である。 【図29】ファストフォギーファイン書込について説明するための模式的なヒストグラム である。 【図30】ファストフォギーファイン書込について説明するための模式的なヒストグラム である。 【図31】ファストフォギーファイン書込について説明するための模式的なヒストグラム である。 【図32】ファストフォギーファイン書込について説明するための模式的なヒストグラム 20 である。 【図33】ファストフォギーファイン書込について説明するための模式的なヒストグラム である。 【図34】ファストフォギーファイン書込について説明するための模式的なヒストグラム である。 【図35】ファストフォギーファイン書込における書込動作の順番について説明するため の模式的な断面図である。 【図36】1-2-4-8コードを示す模式的な図である。 【発明を実施するための形態】 [0007]30 次に、実施形態に係る半導体記憶装置を、図面を参照して詳細に説明する。尚、以下の 実施形態はあくまでも一例であり、本発明を限定する意図で示されるものではない。 [0008] また、本明細書において「半導体記憶装置」と言った場合には、メモリダイを意味する 事もあるし、メモリチップ、メモリカード、SSD等の、コントロールダイを含むメモリ システムを意味する事もある。更に、スマートホン、タブレット端末、パーソナルコンピ ュータ等の、ホストコンピュータを含む構成を意味する事もある。 $\begin{bmatrix} 0 & 0 & 0 & 9 \end{bmatrix}$ また、本明細書において、第1の構成が第2の構成に「電気的に接続されている」と言 った場合、第1の構成は第2の構成に直接接続されていても良いし、第1の構成が第2の 40 構成に配線、半導体部材又はトランジスタ等を介して接続されていても良い。例えば、3 つのトランジスタを直列に接続した場合には、2つ目のトランジスタがOFF状態であっ たとしても、1つ目のトランジスタは3つ目のトランジスタに「電気的に接続」されてい る。 また、本明細書において、第1の構成が第2の構成及び第3の構成の「間に接続されて

いる」と言った場合、第1の構成、第2の構成及び第3の構成が直列に接続され、且つ、 第1の構成が第2の構成及び第3の構成の電流経路に設けられていることを意味する場合 がある。

[0011]

また、本明細書において、回路等が2つの配線等を「導通させる」と言った場合には、 50

(4)

例えば、この回路等がトランジスタ等を含んでおり、このトランジスタ等が2つの配線の間の電流経路に設けられており、このトランジスタ等がON状態となることを意味する事がある。

(5)

【0012】

「メモリシステム10]

図1は、第1実施形態に係るメモリシステム10の構成を示す模式的なブロック図である。

[0013]

メモリシステム10は、ホストコンピュータ20から送信された信号に応じて、ユーザ データの読み出し、書き込み、消去等を行う。メモリシステム10は、例えば、メモリチ ップ、メモリカード、SSD又はその他のユーザデータを記憶可能なシステムである。メ モリシステム10は、ユーザデータを記憶する複数のメモリダイMDと、これら複数のメ モリダイMD及びホストコンピュータ20に接続されるコントロールダイCDと、を備え る。コントロールダイCDは、例えば、プロセッサ、RAM、ROM、ECC回路等を備 え、論理アドレスと物理アドレスの変換、ビット誤り検出/訂正、ウェアレベリング等の 処理を行う。

[0014]

図 2 は、 第 1 実施形態に係るメモリダイ M D の構成を示す模式的なブロック図である。 図 3 ~ 図 5 は、メモリダイ M D の一部の構成を示す模式的な回路図である。

【0015】

図 2 に示す通り、メモリダイMDは、データを記憶するメモリセルアレイMCAと、メ モリセルアレイMCAに接続された周辺回路PCと、を備える。

【0016】

[メモリセルアレイMCA]

メモリセルアレイMCAは、複数のメモリブロックMBを備える。これら複数のメモリ ブロックMBは、図3に示す様に、それぞれ、複数のサブブロックSBを備える。これら 複数のサブブロックSBは、それぞれ、複数のメモリストリングMSを備える。これら複 数のメモリストリングMSの一端は、それぞれ、ビット線BLを介して周辺回路PCに接 続される。また、これら複数のメモリストリングMSの他端は、それぞれ、共通のソース 線SLを介して周辺回路PCに接続される。

【0017】

メモリストリングMSは、ビット線BL及びソース線SLの間に直列に接続されたドレイン選択トランジスタSTD、複数のメモリセルMC、及び、ソース選択トランジスタSTSを備える。以下、ドレイン選択トランジスタSTD、及び、ソース選択トランジスタ STSを、単に選択トランジスタ(STD、STS)と呼ぶ事がある。 【0018】

本実施形態に係るメモリセルMCは、チャネル領域として機能する半導体層、電荷蓄積 膜を含むゲート絶縁膜、及び、ゲート電極を備える電界効果型のトランジスタ(メモリト ランジスタ)である。メモリセルMCのしきい値電圧は、電荷蓄積膜中の電荷量に応じて 変化する。メモリセルMCは、1ビット又は複数ビットのデータを記憶する。尚、1のメ モリストリングMSに対応する複数のメモリセルMCのゲート電極には、それぞれ、ワー ド線WLが接続される。これらワード線WLは、それぞれ、1のメモリプロックMB中の 全てのメモリストリングMSに共通に接続される。

【0019】

選択トランジスタ(STD、STS)は、チャネル領域として機能する半導体層、ゲート絶縁膜及びゲート電極を備える電界効果型のトランジスタである。選択トランジスタ(STD、STS)のゲート電極には、それぞれ、選択ゲート線(SGD、SGS)が接続 される。ドレイン選択線SGDは、サブブロックSBに対応して設けられ、1のサブブロ ックSB中の全てのメモリストリングMSに共通に接続される。ソース選択線SGSは、 1のメモリブロックMB中の全てのメモリストリングMSに共通に接続される。

50

20

[0020]

「周辺回路PC]

コントローラとしての周辺回路PCは、図2に示す通り、ロウデコーダRDと、センス アンプモジュールSAMと、電圧生成回路VGと、シーケンサSQCと、を備える。また 、周辺回路PCは、アドレスレジスタADRと、コマンドレジスタCMRと、ステータス レジスタSTRと、を備える。また、周辺回路PCは、入出力制御回路I/Oと、論理回 路CTRと、を備える。

(6)

ロウデコーダRDは、例えば、デコード回路及びスイッチ回路を備える。デコード回路 は、アドレスレジスタADRに保持されたロウアドレスRAをデコードする。スイッチ回 路は、デコード回路の出力信号に応じて、ロウアドレスRAに対応するワード線WL及び 選択ゲート線(SGD、SGS)を、対応する電圧供給線と導通させる。 [0022]

センスアンプモジュールSAMは、図4に示す通り、複数のビット線BLに対応する複 数のセンスアンプユニットSAUを備える。センスアンプユニットSAUは、ビット線B Lに接続されたセンスアンプSAと、データラッチSDL,ADL,BDL,CDL,D DL,XDLと、論理回路OPと、これらの構成に接続された配線LBUSと、を備える

[0023]

20 センスアンプSAは、図5に示す通り、ビット線BLに流れる電流に応じて配線LBU Sの電荷を放電するセンストランジスタ31を備える。センストランジスタ31のソース 電極は、ノードN0に接続される。ドレイン電極は、スイッチトランジスタ32を介して 配線LBUSに接続される。ゲート電極は、センスノードSEN、放電トランジスタ33 ノードCOM及びクランプトランジスタ34を介してビット線BLに接続される。セン スノード S E N は充電トランジスタ 3 5 及び充電トランジスタ 3 6 を介してノード N 1 に 接続され、キャパシタ37を介して内部制御信号CLKに接続される。ノードCOMは、 充電トランジスタ38及び充電トランジスタ36を介してノードN1に接続され、放電ト ランジスタ39を介してノードN2に接続される。

[0024]

30 センストランジスタ31、スイッチトランジスタ32、放電トランジスタ33、クラン プトランジスタ34、充電トランジスタ35、充電トランジスタ38、充電トランジスタ 36及び放電トランジスタ39は、例えば、NMOSトランジスタである。充電トランジ スタ36は、例えば、PMOSトランジスタである。

[0025]

データラッチSDLは、ノードLAT及びINVと、これらノードLAT及びINVに 並列に接続されたインバータ41及び42と、ノードLAT及び配線LBUSに接続され たスイッチトランジスタ43と、ノードINV及び配線LBUに接続されたスイッチトラ ンジスタ44と、を備える。スイッチトランジスタ43及び44は、例えば、NMOSト ランジスタである。

[0026]

データラッチADL,BDL,CDL,DDL(図4)には、例えば、データラッチS D L に含まれるデータが適宜転送される。論理回路OPは、例えば、データラッチ A D L , B D L , C D L , D D L 中のデータに対して A N D , O R 等の論理演算を行い、メモリ セルMCに割り当てられていたユーザデータを算出する。

デ ー タ ラ ッ チ X D L は 、 配 線 L B U S 及 び バ ス D B を 構 成 す る 配 線 d b に 接 続 さ れ て い る。データラッチXDLには、例えば、メモリセルMCに書き込まれるユーザデータ又は メモリセルMCから読み出されたユーザデータが格納される。

また、センスアンプモジュールSAMは、図示しないデコード回路及びスイッチ回路を 50

10

備える。デコード回路は、アドレスレジスタADR(図2)に保持されたカラムアドレス CAをデコードする。スイッチ回路は、デコード回路の出力信号に応じて、カラムアドレ スCAに対応するデータラッチXDLをバスDBと導通させる。 【0029】

(7)

電圧生成回路 V G (図2)は、例えば、電源端子及び接地端子に接続されたチャージポンプ回路等の昇圧回路、降圧回路、及び、図示しない複数の電圧供給線を備える。電圧生成回路 V G は、シーケンサ S Q C からの内部制御信号に従い、メモリセルアレイ M C A に対する読出動作、書込動作及び消去動作に際してビット線 B L、ソース線 S L、ワード線 W L 及び選択ゲート線(S G D、S G S)に供給される複数通りの動作電圧を生成し、複数の電圧供給線から同時に出力する。

【 0 0 3 0 】

シーケンサSQCは、コマンドレジスタCMRに保持されたコマンドデータCMDを順 次デコードし、ロウデコーダRD、センスアンプモジュールSAM、及び、電圧生成回路 VGに内部制御信号を出力する。また、シーケンサSQRは、適宜自身の状態を示すステ ータスデータをステータスレジスタSTRに出力する。例えば、書込動作又は消去動作の 実行に際して、書込動作又は消去動作が正常に終了したか否かを示す情報をステータスデ ータとして出力する。

【0031】

入出力制御回路 I / Oは、データ入出力端子 I / O 0 ~ I / O 7 と、これらデータ入出 力端子 I / O 0 ~ I / O 7 に接続されたシフトレジスタと、このシフトレジスタに接続さ れた F I F O バッファと、を備える。入出力制御回路 I / O は、論理回路 C T R からの内 部制御信号に応じて、データ入出力端子 I / O 0 ~ I / O 7 から入力されたデータを、セ ンスアンプモジュール S A M内のデータラッチ X D L、アドレスレジスタ A D R 又はコマ ンドレジスタ C M R に出力する。また、データラッチ X D L 又はステータスレジスタ S T R から入力されたデータを、データ入出力端子 I / O 0 ~ I / O 7 に出力する。 【0032】

論理回路CTRは、外部制御端子/CEn,CLE,ALE,/WE,/REを介して コントロールダイCDから外部制御信号を受信し、これに応じて入出力制御回路I/Oに 内部制御信号を出力する。

【 0 0 3 3 】

次に、図6~図9を参照して、本実施形態に係る半導体記憶装置の構成例について説明 する。図6は、本実施形態に係る半導体記憶装置の模式的な平面図である。図7は、図6 のAで示した部分の模式的な拡大図である。図8は、図7に示す構造をB-B´線で切断 し、矢印の方向に見た模式的な断面図である。図9は、図8の模式的な拡大図である。尚 、図6~図9は模式的な構成を示すものであり、具体的な構成は適宜変更可能である。ま た、図6~図9においては、一部の構成が省略されている。

【00034】 図6に示す通り、本実施形態に係る半導体記憶装置は、半導体基板100を備える。図示の例において、半導体基板100にはX方向に並ぶ2つのメモリセルアレイMCAが設けられている。また、メモリセルアレイMCAが設けられている。また、メモリセルアレイMCAのY方向の端部に沿ってX方向に延伸する領域にはセンスアンプモジュールSAMが設けられている。センスアンプモジュールSAMが設けられた領域のX方向の両端部近傍の領域には、ドライバ回路DRVが設けられている。また、これらの領域の外側の領域には、電圧生成回路VG、シーケンサSQC、入出力制御回路I/O及び論理回路CTRが設けられている。

【0035】

メモリセルアレイMCAは、Y方向に並ぶ複数のメモリブロックMBを備える。本実施 形態においては、複数のメモリブロックMBに含まれるメモリセルMCに、多値のデータ が記録される。しかしながら、一部のメモリブロックMBに含まれるメモリセルMCには 10

2 値のデータが記録される。この様なメモリセルMCは、バッファSLCBとして利用さ れる。

(8)

【0036】

メモリブロック M B は、図 7 に示す様に、 Y 方向に並ぶ 2 つのブロック構造 B S を備え る。また、 Y 方向において隣り合う 2 つのブロック構造 B S の間には、 X 方向に延伸する ブロック間絶縁層 S T が設けられる。 2 つのメモリブロック M B に含まれるワード線 W L は、ブロック間絶縁層 S T を介して電気的に絶縁されている。

【0037】

ブロック構造 B S は、 Y 方向に並ぶ 2 つのサブブロック S B と、これら 2 つのサブブロック S B の間に設けられたサブブロック間絶縁層 S H E と、を備える。 【 0 0 3 8 】

サブブロック S B は、図 8 に例示する様に、半導体基板 1 0 0 の上方に設けられた複数 の導電層 1 1 0 と、複数の半導体層 1 2 0 と、複数の導電層 1 1 0 及び複数の半導体層 1 2 0 の間にそれぞれ設けられた複数のゲート絶縁膜 1 3 0 と、を備える。 【 0 0 3 9 】

半導体基板100は、例えば、P型の不純物を含む単結晶シリコン(Si)等の半導体 基板である。半導体基板100の表面の一部には、リン(P)等のN型の不純物を含むN 型ウェルが設けられている。また、N型ウェルの表面の一部には、ホウ素(B)等のP型 の不純物を含むP型ウェルが設けられている。

[0040]

導電層110は、X方向に延伸する略板状の導電層であり、Z方向に複数並んでいる。 導電層110は、例えば、窒化チタン(TiN)及びタングステン(W)の積層膜等を含 んでいても良いし、リン又はホウ素等の不純物を含む多結晶シリコン等を含んでいても良い。また、導電層110の間には、酸化シリコン(SiO₂)等の絶縁層111が設けられている。

[0041]

複数の導電層110のうち、最下層に位置する一又は複数の導電層110は、ソース選 択線SGS(図3)及びこれに接続された複数のソース選択トランジスタSTSのゲート 電極として機能する。また、これよりも上方に位置する複数の導電層110は、ワード線 WL(図3)及びこれに接続された複数のメモリセルMC(図3)のゲート電極として機 能する。また、これよりも上方に位置する一又は複数の導電層110は、ドレイン選択線 SGD及びこれに接続された複数のドレイン選択トランジスタSTD(図3)のゲート電 極として機能する。

[0042]

半導体層120は、図7に例示する様に、X方向及びY方向に複数配設される。半導体層120は、例えば、ノンドープの多結晶シリコン(Si)等の半導体膜である。半導体層120は、例えば図8に例示する様に、略円筒状の形状を有し、中心部分には酸化シリコン等の絶縁膜121が設けられている。また、半導体層120の外周面は、それぞれ導電層110によって囲われている。半導体層120の下端部は、ノンドープの単結晶シリコン等の半導体層122を介して半導体基板100のP型ウェルに接続される。半導体層122は、酸化シリコン等の絶縁層123を介して導電層110に対向する。半導体層122は、酸化シリコン等の絶縁層123を介して導電層120に対向する。半導体層122は、コンタクトCh及びCbを介してビット線BLに接続される。半導体層120は、それぞれ、1つのメモリストリングMS(図3)に含まれる複数のメモリセルMC及びドレイン選択トランジスタSTDのチャネル領域として機能する。

[0043]

ゲート絶縁 膜 1 3 0 は、例えば図 9 に示す通り、半導体層 1 2 0 及び導電層 1 1 0 の間 に積層されたトンネル絶縁膜 1 3 1 、電荷蓄積膜 1 3 2 、及び、ブロック絶縁膜 1 3 3を 備える。トンネル絶縁膜 1 3 1 及びブロック絶縁膜 1 3 3 は、例えば、酸化シリコン等の

20

10

40

絶縁膜である。電荷蓄積膜132は、例えば、窒化シリコン(SiN)等の電荷を蓄積可能な膜である。トンネル絶縁膜131、電荷蓄積膜132、及び、プロック絶縁膜133 は略円筒状の形状を有し、半導体層120の外周面に沿ってZ方向に延伸する。 【0044】

尚、図9には、ゲート絶縁膜130が窒化シリコン等の電荷蓄積膜132を備える例を 示したが、ゲート絶縁膜130は、例えば、N型又はP型の不純物を含む多結晶シリコン 等のフローティングゲートを備えていても良い。

【0045】

[メモリセルMCのしきい値電圧]

次に、図10を参照して、メモリセルMCのしきい値電圧について説明する。図10(10a)は、メモリセルMCのしきい値電圧について説明するための模式的なヒストグラムである。横軸はワード線WLの電圧を示しており、縦軸はメモリセルMCの数を示している。図10(b)は、メモリセルMCのしきい値電圧及びメモリセルMCに記録されるデータの一例である。図10(c)は、メモリセルMCのしきい値電圧及びメモリセルMCに記録されるデー名のの例である。

[0046]

上述の通り、メモリセルアレイMCAは、複数のメモリセルMCを備える。これら複数 のメモリセルMCに書込動作が行われた場合、これらメモリセルMCのしきい値電圧は複 数通りのステートに制御される。図10(a)には、8通りのステートに制御されたメモ リセルMCのしきい値電圧の分布を示している。例えば、Aステートに制御されたメモリ セルMCのしきい値電圧は、図10(a)の読出電圧V_{cGAR}及びベリファイ電圧V_v _{FYA}より大きく、読出電圧V_{cGBR}及びベリファイ電圧V_{vFYB}より小さい。また 、全てのメモリセルMCのしきい値電圧は、図10(a)の読出パス電圧V_{READ}より 小さい。

[0047]

本実施形態においては、メモリセルMCを8通りのステートに調整することにより、各 メモリセルMCに3ビットのデータを記録する。

[0048]

例えば、Erステートは、最も低いしきい値電圧(消去状態のメモリセルMCのしきい 値電圧)に対応している。Erステートに対応するメモリセルMCには、例えば、データ "111"が割り当てられる。

【0049】

また、 A ステートは、上記 E r ステートに対応するしきい値電圧よりも高いしきい値電 圧に対応している。 A ステートに対応するメモリセル M C には、例えば、データ"101 "が割り当てられる。

【 0 0 5 0 】

また、 B ステートは、上記 A ステートに対応するしきい値電圧よりも高いしきい値電圧 に対応している。 B ステートに対応するメモリセルMCには、例えば、データ" 0 0 1 " が割り当てられる。

【0051】

以下同様に、図中のCステート~Gステートは、Bステート~Fステートに対応するし きい値電圧よりも高いしきい値電圧に対応している。これらの分布に対応するメモリセル MCには、例えば、データ"011", "010", "110", "100", "000 "が割り当てられる。

[0052]

尚、図10(b)に例示した様な割り当ての場合、下位ビットのデータは1つの読出電 EV_{CGDR}によって判別可能であり、中位ビットのデータは3つの読出電圧V_{CGAR} ,V_{CGCR},V_{CGFR}によって判別可能であり、上位ビットのデータは3つの読出電 EV_{CGBR},V_{CGER},V_{CGGR}によって判別可能である。この様なデータの割り 当てを、1-3-3コードと呼ぶ場合がある。 20

[0053]

尚、メモリセルMCに記録するデータのビット数、ステートの数、各ステートに対する データの割り当て等は、適宜変更可能である。

(10)

【0054】

例えば、図10(c)に例示した様な割り当ての場合、下位ビットのデータは1つの読 出電圧V_{CGDR}によって判別可能であり、中位ビットのデータは2つの読出電圧V_{CG} _{BR}, V_{CGFR}によって判別可能であり、上位ビットのデータは3つの読出電圧V_{CG} _{AR}, V_{CGCR}, V_{CGER}, V_{CGGR}によって判別可能である。この様なデータの 割り当てを、1-2-4コードと呼ぶ場合がある。

【 0 0 5 5 】

[読出動作]

次に、図10及び図11を参照して、本実施形態に係る半導体記憶装置の読出動作について説明する。図11は、読出動作について説明するための模式的な断面図である。尚、 以下の説明においては、図10(b)の1-3-3コードに従ってデータが割り当てられ る例について説明する。

[0056]

下位ビットの読み出しに際しては、例えば図11に示す様に、選択ページPに含まれる 複数の選択メモリセルMCを、選択的にビット線BL及びソース線SLと導通させる。例 えば、選択ページPに対応するドレイン選択線SGD及びソース選択線SGSにON電圧 V_{oN}を供給して、選択トランジスタ(STD、STS)をON状態とする。また、それ 以外のドレイン選択線SGD及びソース選択線SGSにOFF電圧V_{oFF}を供給して、 選択トランジスタ(STD、STS)をOFF状態とする。また、非選択ページに対応す る非選択ワード線WLに読出パス電圧V_{READ}を供給して、非選択ワード線WLに接続 された全てのメモリセルMCをON状態とする。

【 0 0 5 7 】

また、図11に示す様に、選択ページ P に対応する選択ワード線 W L に読出電圧 V _{C G} _{D R}を供給する。これにより、図10(a)のErステート~Cステートに対応するメモ リセル M C は O N 状態となり、D ステート~G ステートに対応するメモリセル M C は O F F 状態となる。

【0058】

また、センスアンプSAによって、選択メモリセルMCのON状態/OFF状態を検出 する。例えば、図5の配線LBUSを充電し、ノードSTLを"H"状態として、データ ラッチSDLに"H"を保持させる。また、ノードHLL,BLX及びBLCを"H"状 態とし、ビット線BL及びセンスノードSENの充電を開始する。また、ノードHLLを "H"状態から"L"状態に切り替え、ノードXXLを"L"状態から"H"状態に切り 替えて、センスノードSENの電荷をビット線BLに放出する。ここで、ON状態のメモ リセルMCに対応するビット線BLに接続されたセンスノードSENの電圧は比較的大き く減少する。一方、OFF状態のメモリセルMCに対応するビット線BLに接続されたセ ンスノードSENの電圧はあまり大きく減少しない。従って、所定のタイミングでノード STBを"H"状態として配線LBUSの電荷を放出又は維持し、ノードSTLを再度" H"状態とすることにより、ON状態及びOFF状態の選択メモリセルMCに対応するデ ータラッチSDLには、それぞれ、"L"及び"H"がラッチされる。 【0059】

その後、データラッチSDLにラッチされたデータを出力する。例えば、データラッチSDLにラッチされたデータを、配線LBUS、データラッチXDL、バスDB及び入出 力制御回路I/Oを介して、コントロールダイCDに転送する。コントロールダイCDは このデータに対して、ビット誤り検出/訂正等を行った上で、ホストコンピュータ20に 転送する。

[0060]

中位ビットの読み出しに際しては、例えば、選択メモリセルMCを、選択的にビット線 50

10

30

10

20

30

B L 及びソース線 S L と導通させる。次に、例えば、選択ワード線W L に読出電圧 V _{c G} A _Rを供給し、選択メモリセル M C の O N 状態 / O F F 状態を検出し、データラッチ S D L のデータをデータラッチ A D L に転送する。同様に、選択ワード線W L に読出電圧 V _c G _{c R}を供給し、選択メモリセル M C の O N 状態 / O F F 状態を検出し、データラッチ S D L のデータをデータラッチ B D L に転送する。同様に、選択ワード線W L に読出電圧 V c _{G F R}を供給し、選択メモリセル M C の O N 状態 / O F F 状態を検出し、データラッチ S D L のデータをデータラッチ C D L に転送する。次に、論理回路 O P によって排他的論 理和等の演算処理を行い、選択メモリセル M C の中位ビットのデータを算出する。その後 、算出されたデータを出力する。

[0061]

上位ビットの読み出しに際しては、例えば、選択メモリセルMCを、選択的にビット線 BL及びソース線SLと導通させる。次に、例えば、選択ワード線WLに読出電圧V_{с G} B_Rを供給し、選択メモリセルMCのON状態/OFF状態を検出し、データラッチSD LのデータをデータラッチADLに転送する。同様に、選択ワード線WLに読出電圧V_с GER</sub>を供給し、選択メモリセルMCのON状態/OFF状態を検出し、データラッチS DLのデータをデータラッチBDLに転送する。同様に、選択ワード線WLに読出電圧V _{c G G R}を供給し、選択メモリセルMCのON状態/OFF状態を検出し、データラッチ SDLのデータをデータラッチCDLに転送する。次に、論理回路OPによって排他的論 理和等の演算処理を行い、選択メモリセルMCの上位ビットのデータを算出する。その後 、算出されたデータを出力する。

【0062】

[書込動作]

次に、図12及び図13を参照して、半導体記憶装置の書込動作について説明する。図 12は、書込動作について説明するための模式的なフローチャートである。図13は、書 込動作について説明するための模式的な断面図である。

[0063]

ステップS101では、ループ回数 n を 1 に設定する。ループ回数 n は、レジスタ等に 記録される。

【0064】

ステップS102では、プログラム動作を行う。

【0065】

プログラム動作に際しては、例えば、しきい値電圧の調整を行うメモリセルMCに接続 されたビット線BLと、しきい値電圧の調整を行わないメモリセルMCに接続されたビッ ト線BLと、に異なる電圧を供給する。例えば、前者に対応するデータラッチSDL(図 5)のノードLATを"H"とし、後者に対応するデータラッチSDLのノードLATを "L"とする。また、ノードBLX,BLHを"H"とする。前者に対応するビット線B Lには、例えば、ノードN0を介して接地電圧を供給する。後者に対応するビット線BL には、例えば、ノードN1を介して所定のプログラム禁止電圧を供給する。

また、図13に示す様に、しきい値電圧の調整を行うメモリセルMCを、選択的にビッ 40 ト線BLと導通させる。例えば、選択ページPに対応するドレイン選択線SGDにON電 EV_{のN}´を供給し、それ以外のドレイン選択線SGDにOFF電圧V_{OFF}を供給する。ON電圧V_{ON}´は、例えば、図11のON電圧V_{ON}より小さくても良い。これにより、接地電圧が供給されたビット線BLに対応するドレイン選択トランジスタSTDはO N状態となり、プログラム禁止電圧が供給されたビット線BLに対応するドレイン選択トランジスタSTDはOFF状態となる。また、非選択ページに対応する非選択ワード線WLに書込パス電圧V_{PASS}を供給する。書込パス電圧V_{PASS}は、例えば、図11の読出パス電圧V_{READ}より大きくても良い。 【0067】

また、図13に示す様に、選択ワード線WLにプログラム電圧V_{PGM}を供給する。プ ⁵⁰

(11)

ログラム電圧 V _{P G M} は、書込パス電圧 V _{P A S S}よりも大きい。これにより、所望のメ モリセル M C の電荷蓄積膜 1 3 2 (図 9)に電子が蓄積され、メモリセル M C のしきい値 電圧が増大する。

【 0 0 6 8 】

尚、1回のプログラム動作においては、選択ワード線WLに、お互いに異なる大きさの 複数のプログラム電圧V_{PGM}を順次供給しても良い。例えば、選択ページPにAステー ト~Gステートに対応する複数のメモリセルMCが含まれている場合等には、1回のプロ グラム動作において、ビット線BLの電圧調整によるメモリセルMCの選択、選択ワード 線WLへのプログラム電圧V_{PGM}の供給、及び、プログラム電圧V_{PGM}の調整を、複 数回繰り返し行っても良い。

【0069】

ステップS103(図12)では、ベリファイ動作を行う。ベリファイ動作に際しては、例えば読出動作と同様に、選択メモリセルMCを、選択的にビット線BL及びソース線SLと導通させる。次に、例えば、選択ワード線WLにベリファイ電圧V_{VFYA},V_{VFYB},V_{VFYC},V_{VFYE},V_{VFYF}又はV_{VFYG}(図10(a))を供給し、選択メモリセルMCのON状態/OFF状態を検出し、データラッチSDLのデータをデータラッチXDLに転送する。

[0070]

尚、1回のベリファイ動作においては、選択ワード線WLに、お互いに異なる大きさの 複数のベリファイ電圧を順次供給しても良い。例えば、選択ページPにAステート~Gス テートに対応する複数のメモリセルMCが含まれている場合等には、1回のベリファイ動 作において、ビット線BLの電圧調整によるメモリセルMCの選択、選択ワード線WLへ のベリファイ電圧の供給、及び、ベリファイ電圧の選択を、複数回繰り返し行っても良い

【0071】

ステップS104では、ベリファイ動作の結果を判定する。例えば、データラッチXD Lに保持されたデータに"L"が含まれている場合等にはベリファイNGと判定し、ステ ップS105に進む。一方、データラッチXDLに保持されたデータが全て"H"である 場合等にはベリファイOKと判定し、ステップS107に進む。

【0072】

ステップS105では、ループ回数nが所定の回数Nに達したか否かを判定する。達していなかった場合にはステップS106に進む。達していた場合にはステップS108に進む。

[0073]

ステップS106では、ループ回数 n に 1 を加算して、ステップS102に進む。 【0074】

ステップS107では、ステータスレジスタSTR(図2)に、書込動作が正常に終了 した旨のステータスデータを格納し、コントロールダイCD(図1)に出力し、書込動作 を終了する。

【0075】

ステップS108では、ステータスレジスタSTR(図2)に、書込動作が正常に終了 しなかった旨のステータスデータを格納し、コントロールダイCD(図1)に出力し、書 込動作を終了する。このように書込動作にはプログラム動作とベリファイ動作が含まれる

【0076】

[書込シーケンス]

以上、半導体記憶装置の書込動作について説明した。以下においては、メモリプロック MBにおける書込動作の実行順序として、いくつかの方法を例示する。尚、以下において は、この様な方法を「書込シーケンス」等と呼ぶこととする。

【0077】

50

10

20

30

[フルシーケンス書込]

図14は、書込シーケンスのうちの一つを説明するための模式的なヒストグラムである 。以下、図14に示す書込シーケンスを、「フルシーケンス書込」と呼ぶ。

【0078】

図中の点線は、消去状態のページにおけるメモリセルMCのしきい値電圧の分布を示している。消去状態のページにおいては、全てのメモリセルMCがErステートに制御されている。

[0079]

図中の実線は、フルシーケンス書込実行後のページにおけるメモリセルMCのしきい値 電圧の分布を示している。フルシーケンス書込の実行後においては、メモリセルMCが、 8通りのステートに制御される。

[0080]

図15は、フルシーケンス書込において書込動作が実行される順番を示す模式的な図で ある。図15中に示した番号は、書込動作が実行される順番を示している。 【0081】

図15の例では、1番目~4番目の書込動作として、最下層のワード線WLに対応する ページに書込動作を実行する。次に、5番目~8番目の書込動作として、2層目のワード 線WLに対応するページに書込動作を実行する。以下同様に、9番目~20番目の書込動 作として、3層目~最上層のワード線WLに対応するページに書込動作を実行する。 【0082】

この様な方法では、例えば図15の5番目の書込動作を実行すると、例えば図16に示 す様に、1番目の書込動作が実行されたページに含まれるメモリセルMCのしきい値電圧 の分布が広がってしまう場合がある。これは、5番目の書込動作において生じるフリンジ 電界により、電荷蓄積膜132のワード線WL間に相当する部分(図9のAで示した部分)に電子が注入されてしまうためと考えられる。以下、この様な現象を、NWI(Neighb oring Word Line Interference)と呼ぶ。

【0083】

メモリセルMCのしきい値電圧の分布が広がってしまうと、例えばAステートに制御さ れたメモリセルMCのしきい値電圧が読出電圧V_{CGBR}よりも大きくなってしまい、B ステートとして読み出されてしまう等、ビット誤りが増大してしまう場合がある。ビット 誤り率が一定以上の大きさとなった場合、コントロールダイCD(図1)におけるビット 誤り検出/訂正が困難な状況となり、データを正常に読み出すことが出来なくなってしま う場合がある。

【0084】

また、NWIは、ワード線間の距離が減少するほど、より顕著に表れる。しかしながら、半導体記憶装置の高集積化に伴い、Z方向に隣接するワード線WL間の距離は減少する傾向がある。

[0085]

[フォギーファイン書込]

図 1 7 及び図 1 8 は、他の書込シーケンスを説明するための模式的なヒストグラムであ ⁴⁰ る。以下、図 1 7 及び図 1 8 に示す書込シーケンスを、「フォギーファイン書込」と呼ぶ

【0086】

フォギーファイン書込では、NWIの影響を抑制すべく、メモリセルMCのしきい値電 圧の制御を、「フォギー書込動作」及び「ファイン書込動作」の2段階に分けて実行する 。フォギー書込動作では、図17に示す様に、メモリセルMCのしきい値電圧が最終的な 狙いのしきい値電圧の大きさよりも小さくなる様な制御を行う。例えば、ベリファイ動作 (図12のステップS103)において選択メモリセルMCに供給される電圧を、通常の ベリファイ電圧よりも低く設定する。ファイン書込動作では、図18に示す様に、メモリ セルMCのしきい値電圧をより正確に制御する。

50

20

10

[0087]

尚、図17においては、フォギー書込実行後のErステート~Gステートに対応するメ モリセルMCのしきい値分布を、それぞれ、FogEr~FogGと示している。同様に 、ファイン書込実行後のErステート~Gステートに対応するメモリセルMCのしきい値 分布を、それぞれ、FineEr~FineGと示している。 【0088】

(14)

以下、フォギー書込動作のベリファイ動作におけるベリファイ電圧V_{VFYA}~V_{VF} YGを、フォギーベリファイ電圧V_{FOGVA}~V_{FOGVG}等と表記する場合がある。 また、ファイン書込動作のベリファイ動作におけるベリファイ電圧V_{VFYA}~V_{VFY} Gを、ファインベリファイ電圧V_{FINVA}~V_{FINVG}等と表記する場合がある。フ オギーベリファイ電圧V_{FOGVA}~V_{FOGVG}は、それぞれ、ファインベリファイ電 EV_{FINVG}よりも小さい。また、ファインベリファイ電圧V_{FINV} A~V_{FINVG}は、それぞれ、フルシーケンス書込等において用いられるベリファイ電 EV_{VFYA}~V_{VFYG}と同程度の大きさを有する。 【0089】

図19は、フォギー書込動作及びファイン書込動作が実行される順番を示す模式的な図 である。図19中に示した番号は、書込動作が実行される順番を示している。 【0090】

図19の例では、1番目~4番目の書込動作として、最下層のワード線WLに対応する ページにフォギー書込動作を実行する。次に、5番目~12番目の書込動作として、2層 目のワード線WLに対応するページへのフォギー書込動作と、1層目のワード線WLに対 応するページへのファイン書込動作と、を交互に実行する。同様に、13番目~36番目 の書込動作として、3層目~最上層のワード線WLに対応するページへのフォギー書込動 作と、2層目~最上層の1つ下のワード線WLに対応するページへのファイン書込動作と 、を交互に実行する。その後、37番目~40番目の書込動作として、最上層のワード線 WLに対応するページへのファイン書込動作を実行する。

[0091]

この様な方法では、例えば5番目のフォギー書込動作が実行されると、1番目のフォギー書込動作が実行されたページに対して、NWIの影響が生じる。しかしながら、1番目のフォギー書込動作では、メモリセルMCのしきい値電圧が最終的な大きさよりも低めの大きさに制御されている。従って、NWIの影響が生じても、最終的なしきい値電圧が許容範囲を大きく超えることを抑制可能である。従って、5番目のフォギー書込動作が終了した後で6番目のファイン書込動作を実行することにより、5番目のフォギー書込動作によるNWIの影響を大幅に抑制可能である。

【0092】

また、この様な方法では、例えば14番目のファイン書込が実行されると、6番目のファイン書込動作が実行されたページに対して、NWIの影響が生じる。しかしながら、1 4番目のファイン書込動作が実行されるページに対しては、既にフォギー書込動作が行わ れている。従って、14番目のファイン書込動作に際してワード線WLに供給されるプロ グラム電圧V_{PGM}の大きさ又は印加時間は、フルシーケンス書込における書込動作と比 較して小さい。従って、6番目のファイン書込動作が実行されたページに対するNWIの 影響を、フルシーケンス書込の場合と比較して大幅に抑制可能である。

【 0 0 9 3 】

以上の通り、フォギーファイン書込によれば、フルシーケンス書込と比較して、NWI の影響を大幅に抑制可能である。

【0094】

しかしながら、フォギーファイン書込ではフルシーケンス書込と比較してステップ数が 多く、処理の高速化が難しい場合がある。

【0095】

また、フルシーケンス書込では、下位ビット、中位ビット及び上位ビットに対応するデ 50

10

30

10

20

30

40

50

ータを取得すれば書込動作が実行可能となり、書込動作の実行後は読出動作が実行可能と なる。一方、フォギーファイン書込では、ファイン書込動作を実行するまで読出動作が実 行可能とならない。図19の例では、5番目の書込動作に対応するフォギー書込動作が実 行されるまでファイン書込動作が実行可能とならない。従って、それまでに入力されたデ ータは、全てバッファメモリSLCB(図6)等に書き込んでおく必要がある。従って、 バッファメモリSLCB等の面積の増大を招いてしまう場合がある。 【0096】

[2ステージ書込]

図20及び図21は、他の書込シーケンスを説明するための模式的なヒストグラムである。以下、図20及び図21に示す書込シーケンスを、「2ステージ書込」と呼ぶ。 【0097】

2 ステージ書込では、NWIの影響を抑制すべく、メモリセルMCのしきい値電圧の制御を、「1 s t ステージ書込動作」及び「2 n d ステージ書込動作」の2 段階に分けて実行する。1 s t ステージ書込動作では、図2 0 に示す様に、下位ステート(図1 0 の E r ステート~Cステート)に対応するメモリセルMCをLステートとし、上位ステート(図1 0 の D ステート~Gステート)に対応するメモリセルMCをMステートとする。例えば、ベリファイ動作(図1 2 のステップS 1 0 3)において選択メモリセルMCに供給される電圧を、ベリファイ電圧V_{VFY}Dよりも小さい所定のベリファイ電圧V_{VFY}Mに設定し、上位ステートに対応するメモリセルMCに書込動作を実行する。2 n d ステージ書込動作におけるベリファイ電圧V_{VFYA} ~ V_{VFYG}は、それぞれ、フルシーケンス書込等において用いられるベリファイ電圧V_{VFYA} ~ V_{VFYG}は、それぞれ、度の大きさを有する。

【0098】

2 ステージ書込は、例えば、図 1 9 に示す様に、フォギーファイン書込と同様の順番で 実行される。

[0099]

2 ステージ書込によれば、フォギーファイン書込と比較して、大幅な高速化が可能である。これは、フォギー書込動作ではメモリセルMCのしきい値電圧を 8 通りに制御しているのに対し、1 s t ステージ書込動作ではメモリセルMCのしきい値電圧を 2 通りにしか制御しないためである。

【 0 1 0 0 】

しかしながら、1stステージ書込動作においては、上位ステートに対応するメモリセルMCのしきい値電圧が読出電圧V_{cGER}(図10)よりも小さくなる様に制御される。上位ステートに対応するメモリセルMCには、Dステートに対応するものも含まれているためである。従って、2ndステージ書込動作においては、Gステートに対応するメモリセルMCのしきい値電圧を、読出電圧V_{cGER}以下の大きさからベリファイ電圧V_{vFYG}以上の大きさまで制御する必要がある。このため、2ndステージ書込動作においてワード線WLに供給されるプログラム電圧V_{PGM}の大きさ又は印加時間は、ファイン書込動作と比較して大きくなってしまう。従って、例えば図19の14番目の書込動作として2ndステージ書込動作を実行すると、6番目の書込動作として2ndステージ書込動作が実行されたメモリセルMCにおいて、NWIの影響が比較的大きく生じてしまう場合がある。

[0 1 0 1 **]**

[ファストフォギーファイン書込]

図22Aは、他の書込シーケンスを説明するための模式的なフローチャートである。以下において説明する書込シーケンスを、「ファストフォギーファイン書込」と呼ぶ。 【0102】

ファストフォギーファイン書込では、NWIの影響を抑制すべく、メモリセルMCのし きい値電圧の制御を、「ファストフォギー書込動作」及び「ファイン書込動作」の2段階

(15)

に分けて実行する。

【0103】

ファストフォギー書込動作では、ベリファイ動作を含まずに、1回のプログラム動作で 書き込み対象のメモリセルMCが狙いのしきい電圧値を有するように書き込みを完了させ る。換言すれば、ファストフォギー書込動作では、書き込み対象のメモリセルMCに対す る書き込みを、プログラム動作のみを用いて行う。尚、ベリファイ動作は、書き込み対象 のメモリセルMCが狙いのしきい電圧値に書き込まれたあと、確認として一回のみ行う場 合がある。この様なベリファイ動作は、書き込み対象のメモリセルMCに対する書き込み に用いられている訳では無い。

(16)

【0104】

ファストフォギー書込動作では、図12を参照して説明した書込動作と異なり、図22 Aに示す様に、ベリファイNGであった場合であっても、プログラム動作を1回のみ、ベ リファイ動作を1回以下のみしか実行しない。従って、ループ回数nの設定及び判定に関 するステップS101,S105,S106を有しておらず、ベリファイNGの場合には ステップS108に進む。たとえば、ベリファイNGの場合は、追加で書き込むことは行 わず、そのメモリセルMCを不良セルとする。

[0105]

また、ファストフォギー書込動作では、例えば図17に示す様に、メモリセルMCの狙 いのしきい値電圧を最終的な狙いのしきい値電圧の大きさよりも低めの大きさに制御する 。例えば、フォギー書き込みにおける狙いのしきい値電圧に書けるようにプログラム電圧 を調整する。以下、ある選択メモリセルMCにCステートのフォギー書き込みを行う順番 について例示する。

[0106]

【0107】

尚、選択ワード線WLにプログラム電圧V_{FOGPA}、V_{FOGPB}が供給されている間、Cステートに対応するメモリセルMCに接続されたビット線BLにはプログラム禁止 電圧が供給されても良い。この場合、ある選択メモリセルMCにはプログラム電圧V_{FO} _{GPC}により一回でCステートのフォギー書き込みが行われる。

【0108】

A ステート~G ステートに対応するその他のメモリセルMCについても、同様の方法に よってフォギー書き込みを行う。この間、ベリファイ動作によるしきい値電圧の確認は行 わなくてもよい。ベリファイ動作によるしきい値電圧の確認は、すべてのフォギー書き込 みの終了後に一回行ってもよい。

【0109】

尚、ファストフォギー書込動作によって書き込まれたメモリセルMCには、ファイン書 込動作が行われる。例えば、図22Cに例示する様に、プログラム動作(図12のステッ プS102)及びベリファイ動作(図12のステップS103)を交互に実行し、Aステ ートに対応するメモリセルMCのしきい値電圧を、最終的な狙いのしきい値電圧まで調整 10

20

する。次に、プログラム動作及びベリファイ動作を交互に実行し、 B ステートに対応する メモリセルMCのしきい値電圧を、最終的な狙いのしきい値電圧まで調整する。以下同様 に、Cステート~Gステートに対応するメモリセルMCのしきい値電圧を、最終的な狙い のしきい値電圧まで調整する。ファストフォギー書込動作に用いられるプログラム電圧V FoGPA~VFoGPGは、それぞれ、ファイン書込動作に用いられるプログラム電圧 VFINPA~VFINPGよりも小さい。尚、図22Cの PGは、ループ回数n(図 12)の増大に伴うプログラム電圧V_{FoGPA}の増加量を示している。

【0110】

また、ファストフォギーファイン書込は、例えば、図19に示す様な順番で実行可能で ある。

【0111】

[書込シーケンスの比較]

発明者らは、上述した4つの書込シーケンスの比較のために、実験を行った。実験では、上述した4つの書込シーケンスを実行し、実行開始から終了までに要した時間、及び、 実行後のしきい値分布を比較した。また、実験では、2種類のサンプルを使用した。2つ 目のサンプルとしては、1つ目のサンプルよりも、ワード線WLのZ方向の厚みが小さい ものを使用した。

【0112】

実行開始から終了までに要した時間を比較した結果、フルシーケンス書込が最も短く、 フォギーファイン書込が最も長かった。2ステージ書込とファストフォギーファイン書込 ²⁰ は同程度であった。

【0113】

図23~図26は、しきい値分布の比較結果を示すヒストグラムである。図23及び図 24は、1つ目のサンプルに対応しており、図23は高温で行った実験の結果を、図24 は低温で行った実験の結果を示している。図25及び図26は、2つ目のサンプルに対応 しており、図25は高温で行った実験の結果を、図26は低温で行った実験の結果を示し ている。

[0114]

図23~図26に示す通り、フルシーケンス書込においてはNWIの影響が最も大きく 表れており、特に2つ目のサンプルではこの様な影響が顕著に表れていた。一方、ファス トフォギーファイン書込においてはNWIの影響が最も小さかった。特に2つ目のサンプ ルでは、フルシーケンス書込及び2ステージ書込と比較して、NWIの影響が極めて小さ くなった。

【 0 1 1 5 】

以上の結果から、ファストフォギーファイン書込によれば、比較的高速な処理によって、NWIの影響を大幅に削減可能であることが分かった。また、この様な効果は、半導体記憶装置の微細化に伴い、より顕著に表れることが分かった。以上より、ファストフォギ ーファイン書込によれば、微細化の容易な半導体記憶装置を実現可能である。

【0116】

[プログラム電圧の省略]

40

30

10

ファストフォギーファイン書込では、ファストフォギー書込動作における一又は複数の プログラム電圧の供給を省略することにより、更なる高速化を実現可能である。 【0117】

例えば、Aステートに対応するプログラム電圧の供給を省略しても良いし、図27及び 図28に示す様に、Aステート及びBステートに対応するプログラム電圧の供給を省略し ても良いし、図29及び図30に示す様に、Aステート~Cステートに対応するプログラ ム電圧の供給を省略しても良い。

【0118】

これにより、ファストフォギーファイン書込の更なる高速化を実現可能である。また、 ファイン書込動作における下位ステートのプログラム動作においては、選択ワード線WL

(17)

に比較的小さいプログラム電圧しか供給されない。従って、この様なプログラム電圧の供給を省略しても、NWIを好適に抑制可能であると考えられる。 【0119】

また、例えば、下位ステート(Aステート~Cステート)に対応するプログラム電圧の 供給を省略して上位ステート(Dステート~Gステート)に対応するプログラム電圧の供 給を行う場合、図29に示す通り、ファストフォギー書込動作が行われた時点で、下位ス テートに対応するしきい値分布FogErと、Dステートに対応するしきい値分布Fog Dとの間に、一定の電圧差が生じる。従って、例えば、図10(a)を参照して説明した 1-3-3コードや、図10(b)を参照して説明した1-2-4コード等による割り当 てを行うことにより、ファストフォギー書込動作が行われた時点で読出動作を実行可能に することが出来る。この様な読出動作においては、例えば、選択ワード線WLに、しきい 値分布FogErとDステートに対応するしきい値分布FogDとの間の電圧VsLcが 供給される。これにより、バッファメモリSLCBに下位ビットのデータを記録する必要 が無くなる。従って、メモリセルアレイMCAにおけるバッファメモリSLCBの面積を 削減可能である。

尚、この様な方法では、ファストフォギー書込動作が実行されたメモリセルMCが、バ ッファメモリの一部として機能する。従って、ファイン書込動作の実行に際しては、中位 ビット及び上位ビットのデータがバッファメモリSLCBから読み出され、下位ビットの データが選択ページから読み出されることとなる。この様な読み出しは、上述の読出動作 とほぼ同様に行われる。ただし、この様な読み出しによって読み出された下位ビット、中 位ビット及び上位ビットのデータは、コントロールダイCD等に出力されなくても良い。 ファイン書込動作は、この様な読み出しの後に実行される。

また、ファストフォギーファイン書込においては、複数のステートに対応するメモリセルMCに同時にプログラム電圧を供給することにより、更なる高速化を実現可能である。 【0122】

例えば、複数の下位ステートに対応するメモリセルMCに、同一の大きさのプログラム 電圧を供給しても良い。図31及び図32に示す例では、Aステート~Cステートに対応 するメモリセルMCに、同一の大きさのプログラム電圧を供給している。これにより、フ ァストフォギーファイン書込の更なる高速化を実現可能である。また、NWIを好適に抑 制可能であると考えられる。また、バッファメモリSLCBの面積を削減可能である。 【0123】

また、例えば、ビット線 B L の電圧を複数通りの電圧に制御することにより、複数のス テートに対応するメモリセル M C に、異なる大きさのプログラム電圧を同時に供給しても 良い。図33及び図34に示す例では、A ステート及び B ステートのプログラム電圧が同 時に供給され、C ステート及びD ステートのプログラム電圧が同時に供給され、E ステー ト及び F ステートのプログラム電圧が同時に供給される。

[0124]

尚、ビット線 B L の電圧は、種々の方法によって調整可能である。例えば、ビット線 B 40 L の充電等に際して所定のステートのビット線 B L に対応するデータラッチ S D L のデー タを"H"から"L"又は"L"から"H"に切り替えても良いし、センスアンプ S A の ノードN 0 及びノードN 1 の少なくとも一方を 2 種類の電圧供給線に接続しても良い。 【0125】

[その他の実施形態]

以上、実施形態に係る半導体記憶装置について説明した。しかしながら、以上の説明は あくまでも例示であり、上述した構成や方法等は適宜調整可能である。 【0126】

例えば、ファストフォギーファイン書込等の書込シーケンスは、図19に例示した様な 順序で実行可能である。しかしながら、例えば図35に例示する様に、最下層のワード線

10

WLに対応するページにファストフォギー書込動作等を実行し、2層目のワード線WLに 対応するページにファストフォギー書込動作等を実行し、最下層のワード線WLに対応す るページにファイン書込動作を実行し、3層目のワード線WLに対応するページにファス トフォギー書込動作等を実行し、2層目のワード線WLに対応するページにファイン書込 動作を実行し、以下同様に、ワード線WLごとに交互にファストフォギー書込動作及びフ ァイン書込動作を交互に行っても良い。

【0127】

また、以上の説明は、例えば図10(a)に示す様に、メモリセルMCのしきい値電圧 を8通りのステートに制御して、各メモリセルMCに3ビットのデータを記録する例につ いて説明した。しかしながら、2ビット以上の複数ビットのデータであれば、メモリセル MCに記録するデータの数は適宜変更可能である。尚、例えばメモリセルMCにk(kは 2以上の整数)ビットのデータを記録する場合、メモリセルMCは、2^kのステートに制 御される。

【0128】

例えば、図36(a)に示す様に、各メモリセルMCのしきい値電圧を16通りのステ ートに制御して、各メモリセルMCに4ビットのデータを記憶させても良い。また、この 様な場合であっても、例えば図36(b)に示す様に、1ビット目のデータが1つの読出 電圧によって判別可能であり、2ビット目のデータが2つの読出電圧によって判別可能で あり、3ビット目のデータが4つの読出電圧によって判別可能であり、4ビット目のデー タが8つの読出電圧によって判別可能である様な割り当てを行っても良い。この様なデー タの割り当て方法を、1-2-4-8コードと呼ぶ場合がある。この様な場合であっても 、例えば図29~図32に例示した様な方法と組合わせることにより、バッファメモリS LCBの面積を削減可能である。

【 0 1 2 9 】

また、上述の1 - 3 - 3 コード(図10(b))、1 - 2 - 4 コード(図10(c)) 、1 - 2 - 4 - 8 コード(図36(b))等は、いずれも、下位ビットデータが1の読出 電圧によって判別可能となる様な割り当てを有していた。しかしながら、例えば、3 - 1 - 3 コードや3 - 3 - 1 コード等、下位ビット以外のデータが1の読出電圧によって判別 可能となるような割り当てを行うことも可能である。

[0130]

[その他]

本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したもの であり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他 の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省 略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要 旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 【符号の説明】

[0 1 3 1 **]**

MC…メモリセル(メモリトランジスタ)、WL…ワード線、V_{PGM}…プログラム電 圧、V_{VFY}…ベリファイ電圧。













--DRV









【図7】











(22)

【図10】



【図11】









【図14】





× × × ×

【図15】







【図17】









【図20】















【図24】

【図22C】

 V_{FINPA} + n Δ PG V_{FINPB} V_{FINPA}+∆PG V_{FINPA} ----•••• V_{FINVB} V_{FINVA} V_{FINVA} V_{FINVA} Ļ Ņ Ņ Γ S102 S103 S102 S103 S102 S103 S102 S103















【図27】





【図29】



セル数 FineA FineB FineC FineD FineE FineF FineG 【図31】



【図32】



【図33】





【図30】

FineEr



【図35】

しきい値





フロントページの続き

(51) Int.Cl. F I

テーマコード(参考)

G 1 1 C 16/08 1 3 0

F ターム(参考) 5B225 BA02 BA19 CA19 DA09 DB08 DB09 DB22 DB28 DB29 DB30 DB37 DD05 DD08 DE20 EA05 EA07 EB10 EE04 EE12 EE15 EE18 EE19 EH04 FA01 FA07