## (19) 国家知识产权局



# (12)发明专利申请



(10)申请公布号 CN 115407110 A (43)申请公布日 2022.11.29

(21)申请号 202210910315.4

*H01L 39/24* (2006.01)

- (22)申请日 2022.07.29
- (71)申请人 中国计量科学研究院
   地址 100029 北京市朝阳区北三环东路18
   号
- (72)发明人 徐达 李劲劲 钟青 王雪深
- (74) 专利代理机构 北京华进京联知识产权代理 有限公司 11606

专利代理师 吴迪

(51) Int.Cl.

 G01R
 19/00 (2006.01)

 G01R
 15/20 (2006.01)

 G01R
 33/035 (2006.01)

 G01R
 33/00 (2006.01)

 H01L
 39/22 (2006.01)

(54) 发明名称

一阶梯度串联型SQUID电流传感器阵列及制 备方法

(57)摘要

本申请涉及一种一阶梯度串联型SQUID电流 传感器阵列及制备方法。一个第一环路电极、一 个第一约瑟夫森结构与一个第二约瑟夫森结构 形成的SQUID环路。通过负极连接结构与正极连 接结构连接相邻的两个SQUID环路,形成SQUID阵 列。通过环路电极将第一约瑟夫森结构与第二约 瑟夫森结构连接,使得SQUID环路中形成串联电 感结构。因此,通过一阶梯度串联型SQUID电流传 感器阵列,采用一阶梯度简单结构,耦合结构简 单,有效抵消外界磁场干扰。SQUID环路与输入线 圈和反馈线圈的耦合方式均采用上下重叠耦合 方式,且SQUID环路通过串联电感的方式,增大了 01 与输入线圈和反馈线圈的耦合面积。

权利要求书2页 说明书11页 附图9页





1.一种一阶梯度串联型SQUID电流传感器阵列,其特征在于,包括:

多个环路电极,每个所述环路电极具有第一端与第二端;

输入线圈,设置于所述多个环路电极的表面,且所述输入线圈与所述多个环路电极绝缘设置;

反馈线圈,与所述输入线圈间隔设置,且所述反馈线圈围绕所述多个环路电极设置;

所述输入线圈用于输入超导转变边缘探测器信号,所述反馈线圈用于磁通锁定;

多个第一约瑟夫森结构,每个所述第一约瑟夫森结构的第一超导薄膜结构设置于每个 所述环路电极的第一端;

多个第二约瑟夫森结构,每个所述第二约瑟夫森结构的第一超导薄膜结构设置于每个 所述环路电极的第二端;

多个正极连接结构,每个所述正极连接结构与每个所述环路电极的第二端连接;

多个负极连接结构,每个所述负极连接结构分别与所述第一约瑟夫森结构的第二超导 薄膜结构和所述第二约瑟夫森结构的第二超导薄膜结构连接;

一个所述环路电极对应的所述负极连接结构与相邻一个所述环路电极对应的所述正 极连接结构连接。

2.根据权利要求1所述的一阶梯度串联型SQUID电流传感器阵列,其特征在于,每个所述环路电极包括:

第一环路电极;

第二环路电极,与所述第一环路电极首尾依次连接,形成所述环路电极;

所述第二环路电极具有所述第一端与所述第二端。

3.根据权利要求1所述的一阶梯度串联型SQUID电流传感器阵列,其特征在于,每个所述环路电极包括第一曲线结构、第二曲线结构以及第三曲线结构;

所述第二曲线结构设置于所述第一曲线结构与所述第三曲线结构之间;

所述第一曲线结构的第一端与所述第二曲线结构的第一端连接,所述第一曲线结构的 第二端与所述第三曲线结构的第一端连接;

所述第二曲线结构的第二端为所述环路电极的第一端,所述第三曲线结构的第二端为 所述环路电极的第二端。

4.根据权利要求3所述的一阶梯度串联型SQUID电流传感器阵列,其特征在于,通过第 一端口连接结构将所述第一曲线结构的第二端与所述第三曲线结构的第一端连接;

且所述第一端口连接结构设置于所述第一曲线结构表面、所述第二曲线结构表面以及 所述第三曲线结构表面,所述第一端口连接结构与所述第二曲线结构之间绝缘设置。

5.根据权利要求3所述的一阶梯度串联型SQUID电流传感器阵列,其特征在于,通过第 二端口连接结构将所述第一曲线结构的第一端与所述第二曲线结构的第一端连接。

6.根据权利要求2所述的一阶梯度串联型SQUID电流传感器阵列,其特征在于,所述输入线圈包括:

第一输入环路,与多个所述第一环路电极绝缘设置;

第二输入环路,与多个所述第二环路电极绝缘设置;

所述第一输入环路与所述第二输入环路首尾依次连接,形成所述输入线圈。

7. 根据权利要求6所述的一阶梯度串联型SQUID电流传感器阵列,其特征在于,所述反

馈线圈包括:

第一反馈环路,围绕多个所述第一输入环路设置;

第二反馈环路,围绕多个所述第二输入环路设置;

所述第一反馈环路与所述第二反馈环路首尾依次连接,形成所述反馈线圈。

8.根据权利要求1所述的一阶梯度串联型SQUID电流传感器阵列,其特征在于,所述一阶梯度串联型SQUID电流传感器阵列还包括:

多个第一终端电阻,每个所述第一终端电阻与每个所述第一约瑟夫森结构并联连接。

9.根据权利要求1所述的一阶梯度串联型SQUID电流传感器阵列,其特征在于,所述一阶梯度串联型SQUID电流传感器阵列还包括:

多个第二终端电阻,每个所述第二终端电阻与每个所述第二约瑟夫森结构并联连接。

10.一种一阶梯度串联型SQUID电流传感器阵列的制备方法,其特征在于,包括:

提供基底,于所述基底表面制备二氧化硅薄膜;

于所述二氧化硅薄膜远离所述基底的表面依次制备第一超导薄膜层、第一绝缘层以及 第二超导薄膜层;

将所述第二层超导薄膜刻蚀至所述第一绝缘层,形成多个第二超导薄膜结构;

将所述第一绝缘层刻蚀至所述第一层超导薄膜,形成多个第一绝缘结构,每个所述第 一绝缘结构将每个所述第二超导薄膜结构覆盖;

将所述第一超导薄膜层刻蚀至所述二氧化硅薄膜,形成多个环路电极与多个第一超导 薄膜结构;

于多个所述二氧化硅薄膜的表面、多个所述环路电极的表面、多个所述第一绝缘结构 的表面以及多个所述第二超导薄膜结构的表面制备第二绝缘层;

对所述第二绝缘层进行刻蚀,分别刻蚀至多个所述第一超导薄膜结构与多个所述第二 超导薄膜结构,形成多个连接通孔与多个第二绝缘结构;

于多个所述连接通孔之间的多个所述第二绝缘结构表面制备终端电阻;

于多个所述连接通孔与多个所述第二绝缘结构表面沉积引线超导薄膜层;

对所述引线超导薄膜层进行刻蚀,刻蚀至多个所述第二绝缘结构,形成输入线圈、反馈 线圈以及连接结构。

### 一阶梯度串联型SQUID电流传感器阵列及制备方法

#### 技术领域

[0001] 本申请涉及电子技术领域,特别是涉及一种一阶梯度串联型SQUID电流传感器阵列及制备方法。

#### 背景技术

[0002] 超导量子干涉仪(SQUID)电流传感器在光子计量、宇宙天文学、高能物理、量子信息等领域具有广泛应用。高性能TES探测器的灵敏度很高,但是噪声水平很低,输出信号较弱,其信号读出需要采用具有高电流灵敏度、噪声水平匹配的SQUID电流传感器。所有不同类型、不同波段的TES探测器的信号读出都需要SQUID电流传感器。而且,SQUID电流传感器已成为TES探测器信号读出的唯一手段。

[0003] 然而,SQUID电流传感器在工作时极易受到外界磁场的干扰,而且通常与TES探测器一起工作在无磁屏蔽或磁屏蔽效果并不好的环境中。传统的SQUID电流传感器为二阶梯度结构,设计结构复杂,不利于输入线圈与SQUID环路的耦合匹配。

#### 发明内容

[0004] 基于此,有必要针对上述问题,提供一种一阶梯度串联型SQUID电流传感器阵列及制备方法。

[0005] 本申请提供一种一阶梯度串联型SQUID电流传感器阵列。所述一阶梯度串联型 SQUID电流传感器阵列包括多个环路电极,输入线圈、反馈线圈、多个第一约瑟夫森结构、多 个第二约瑟夫森结构、多个正极连接结构、多个负极连接结构。每个所述环路电极具有第一 端与第二端。所述输入线圈设置于所述多个环路电极的表面。且所述输入线圈与所述多个 环路电极绝缘设置。所述反馈线圈与所述输入线圈间隔设置。且所述反馈线圈围绕所述多 个环路电极设置。所述输入线圈用于输入超导转变边缘探测器信号。所述反馈线圈用于磁 通锁定。每个所述第一约瑟夫森结构的第一超导薄膜结构设置于所述环路电极的第一端。 每个所述第二约瑟夫森结构的第一超导薄膜结构设置于所述环路电极的第一端。 专个所述第二约瑟夫森结构的第一超导薄膜结构设置于所述环路电极的第一端。每个所述 正极连接结构与所述环路电极的第二端连接。每个所述负极连接结构分别与所述第一约瑟 夫森结构的第二超导薄膜结构和所述第二约瑟夫森结构的第二超导薄膜结构连接。一个所 述环路电极对应的所述负极连接结构与相邻一个所述环路电极对应的所述正极连接结构 连接。

[0006] 上述一阶梯度串联型SQUID电流传感器阵列及制备方法。一个所述第一环路电极、 一个所述第一约瑟夫森结构与一个所述第二约瑟夫森结构形成了SQUID环路的主要结构。 每个所述环路电极为多条曲线依次首尾连接形成的连通环路。所述输入线圈设置于多个所 述环路电极的表面,形成了上下重叠耦合结构。通过所述输入线圈与所述环路电极的上下 重叠耦合结构,使得所述输入线圈与SQUID环路的耦合更加匹配,增大了耦合系数。同时,所 述输入线圈与超导转变边缘探测器(TES)连接,用于输入TES信号。所述反馈线圈围绕多个 所述环路电极和所述输入线圈设置,即当所述反馈线圈与测试系统连接,即与磁通锁定环

连接,用于进行磁通锁定,为所述输入线圈与SQUID环路提供稳定的磁场环境,避免在检测 过程中的产生干扰。

[0007] 同时,每个所述第一约瑟夫森结构的第一超导薄膜结构设置于所述环路电极的第一端。每个所述第二约瑟夫森结构的第一超导薄膜结构设置于所述环路电极的第二端。此时,通过所述环路电极将所述第一约瑟夫森结构的第一超导薄膜结构与所述第二约瑟夫森结构的第一超导薄膜结构连接,使得SQUID环路中形成串联电感。从而,通过在SQUID环路中串联电感,增大与所述输入线圈和所述反馈线圈的耦合面积。

[0008] 并且,一个所述第一环路电极、一个所述第一约瑟夫森结构与一个所述第二约瑟夫森结构形成的SQUID环路,采用一阶梯度简单结构,有利于减弱外界磁场干扰。

[0009] 通过所述负极连接结构分别与所述第一约瑟夫森结构的第二超导薄膜结构和所述第二约瑟夫森结构的第二超导薄膜结构连接。此时,也可以理解为所述第一约瑟夫森结构的第二超导薄膜结构通过所述负极连接结构的第二超导薄膜结构通过所述负极连接结构、所述第一约瑟夫森结构、所述第二约瑟夫森结构以及所述环路电极形成了两个约瑟夫森结并联的SQUID环路的主要结构。

[0010] 一个所述环路电极对应的所述负极连接结构与相邻一个所述环路电极对应的所述正极连接结构连接,使得多个SQUID环路串联连接,形成了一阶梯度串联型SQUID电流传感器阵列。

[0011] 因此,通过所述一阶梯度串联型SQUID电流传感器阵列,可以增大SQUID环路与所述输入线圈和所述反馈线圈的耦合面积,且可以有效抵消外界磁场干扰。

#### 附图说明

[0012] 为了更清楚地说明本申请实施例或传统技术中的技术方案,下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。

[0013] 图1为一实施例中提供的一阶梯度串联型SQUID电流传感器的结构示意图。

[0014] 图2为一实施例中提供的一阶梯度串联型SQUID电流传感器的结构示意图。

[0015] 图3为一实施例中提供的一阶梯度串联型SQUID电流传感器阵列的结构示意图。

[0016] 图4为一实施例中提供的一阶梯度串联型SQUID电流传感器阵列的结构示意图。

[0017] 图5为一实施例中提供的一阶梯度串联型SQUID电流传感器阵列的结构示意图。

[0018] 图6为一实施例中提供的一阶梯度串联型SQUID电流传感器阵列的结构示意图。

[0019] 图7为一实施例中提供的一阶梯度串联型SQUID电流传感器阵列的结构示意图。

[0020] 图8为一实施例中提供的一阶梯度串联型SQUID电流传感器阵列的结构示意图。

[0021] 图9为一实施例中提供的一阶梯度串联型SQUID电流传感器阵列的电路结构示意图。

[0022] 图10为一实施例中提供的一阶梯度串联型SQUID电流传感器的截面示意图。

[0023] 图11为一实施例中提供的一阶梯度串联型SQUID电流传感器的截面示意图。

[0024] 附图标记说明:

[0025] 一阶梯度串联型SQUID电流传感器阵列100、环路电极20、输入线圈30、反馈线圈

40、第一约瑟夫森结构510、第二约瑟夫森结构520、正极连接结构710、负极连接结构720、第 一环路电极210、第二环路电极220、第一曲线结构231、第二曲线结构232、第三曲线结构 233、第一端口连接结构212、第二端口连接结构211、第一输入环路310、第二输入环路320、 第一反馈环路410、第二反馈环路420、第一终端电阻610、第二终端电阻620、基底10、二氧化 硅薄膜110、第二超导薄膜结构120、第一绝缘结构130、第一超导薄膜结构160、连接通孔 140、第二绝缘结构150、终端电阻60、输入线圈30、反馈线圈40以及连接结构。

#### 具体实施方式

[0026] 为了便于理解本申请,下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是,本申请可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使本申请的公开内容更加透彻全面。

[0027] 除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的 技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具 体的实施例的目的,不是旨在于限制本申请。

[0028] 应当明白,当元件或层被称为"在...上"、"与...相邻"、"连接到"或"耦合到"其它 元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或 者可以存在居间的元件或层。相反,当元件被称为"直接在...上"、"与...直接相邻"、"直接 连接到"或"直接耦合到"其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使 用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分,这些元件、部 件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、 部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此,在不脱离 本申请教导之下,下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、 部件、区、层或部分;举例来说,可以将第一掺杂类型成为第二掺杂类型,且类似地,可以将 第二掺杂类型成为第一掺杂类型;第一掺杂类型与第二掺杂类型为不同的掺杂类型,譬如, 第一掺杂类型可以为P型且第二掺杂类型可以为N型,或第一掺杂类型可以为N型且第二掺 杂类型可以为P型。

[0029] 空间关系术语例如"在...下"、"在...下面"、"下面的"、"在...之下"、"在...之 上"、"上面的"等,在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关 系。应当明白,除了图中所示的取向以外,空间关系术语还包括使用和操作中的器件的不同 取向。例如,如果附图中的器件翻转,描述为"在其它元件下面"或"在其之下"或"在其下"元 件或特征将取向为在其它元件或特征"上"。因此,示例性术语"在...下面"和"在...下"可 包括上和下两个取向。此外,器件也可以包括另外地取向(譬如,旋转90度或其它取向),并 且在此使用的空间描述语相应地被解释。

[0030] 在此使用时,单数形式的"一"、"一个"和"所述/该"也可以包括复数形式,除非上下文清楚指出另外的方式。还应当理解的是,术语"包括/包含"或"具有"等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在,但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时,在本说明书中,术语"和/或"包括相关所列项目的任何及所有组合。

[0031] 这里参考作为本申请的理想实施例(和中间结构)的示意图的横截面图来描述申

请的实施例,这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此,本 申请的实施例不应当局限于在此所示的区的特定形状,而是包括由于例如制造技术导致的 形状偏差。因此,图中显示的区实质上是示意性的,它们的形状并不表示器件的区的实际形 状,且并不限定本申请的范围。

[0032] 请参阅图1,本申请提供一种一阶梯度串联型SQUID电流传感器阵列100。所述一阶梯度串联型SQUID电流传感器阵列100包括多个环路电极20,输入线圈30、反馈线圈40、多个第一约瑟夫森结构510、多个第二约瑟夫森结构520、多个正极连接结构710、多个负极连接结构720。每个所述环路电极20具有第一端与第二端。所述输入线圈30设置于所述多个环路电极20的表面。且所述输入线圈30与所述多个环路电极20绝缘设置。所述反馈线圈40与所述输入线圈30间隔设置。且所述反馈线圈40围绕所述多个环路电极20设置。所述输入线圈30间隔设置。且所述反馈线圈40围绕所述多个环路电极20设置。所述输入线圈30间隔设置。且所述反馈线圈40围绕所述多个环路电极20设置。所述输入线圈

[0033] 每个所述第一约瑟夫森结构510的第一超导薄膜结构设置于所述环路电极20的第一端。每个所述第二约瑟夫森结构520的第一超导薄膜结构设置于所述环路电极20的第二端。每个所述正极连接结构710与所述环路电极20的第二端连接。每个所述负极连接结构 720分别与所述第一约瑟夫森结构510的第二超导薄膜结构和所述第二约瑟夫森结构520的 第二超导薄膜结构连接。一个所述环路电极20对应的所述负极连接结构720与相邻一个所 述环路电极20对应的所述正极连接结构710连接。

[0034] 本实施例中,所述第一环路电极20、所述反馈线圈40与所述输入线圈30均为超导 薄膜材料。一个所述第一环路电极20、一个所述第一约瑟夫森结构510与一个所述第二约瑟 夫森结构520形成了SQUID环路的主要结构。每个所述环路电极20为多条曲线依次首尾连接 形成的连通环路。所述输入线圈30设置于多个所述环路电极20的表面,形成了上下重叠耦 合结构。通过所述输入线圈30与所述环路电极20的上下重叠耦合结构,使得所述输入线圈 30与SQUID环路的耦合更加匹配,增大了耦合系数。同时,所述输入线圈30与超导转变边缘 探测器(TES)连接,用于输入TES信号。所述反馈线圈40围绕多个所述环路电极20和所述输 入线圈30设置,即当所述反馈线圈40与测试系统连接,即与磁通锁定环连接,用于进行磁通 锁定,为所述输入线圈30与SQUID环路提供稳定的磁场环境,避免在检测过程中的产生干 扰。并且,通过绝缘设置用以将各个结构之间隔开,避免彼此之间的流通电流串扰,以使得 所述反馈线圈40、所述输入线圈30以及SQUID环路之间是彼此独立存在。

[0035] 同时,每个所述第一约瑟夫森结构510的第一超导薄膜结构设置于所述环路电极20的第一端。每个所述第二约瑟夫森结构520的第一超导薄膜结构设置于所述环路电极20的第二端。此时,所述环路电极20为具有第一端和第二端的不封闭环路。通过所述环路电极20将所述第一约瑟夫森结构510的第一超导薄膜结构与所述第二约瑟夫森结构520的第一超导薄膜结构连接,使得SQUID环路中形成串联电感。从而,通过在SQUID环路中串联电感,增大与所述输入线圈30和所述反馈线圈40的耦合面积。

[0036] 并且,一个所述第一环路电极20、一个所述第一约瑟夫森结构510与一个所述第二 约瑟夫森结构520形成的SQUID环路采用一阶梯度简单结构,有利于减弱外界磁场干扰。

[0037] 通过所述负极连接结构720分别与所述第一约瑟夫森结构510的第二超导薄膜结构和所述第二约瑟夫森结构520的第二超导薄膜结构连接。此时,也可以理解为所述第一约瑟夫森结构510的第二超导薄膜结构和所述第二约瑟夫森结构520的第二超导薄膜结构通

过所述负极连接结构720连接。进而,所述负极连接结构720、所述第一约瑟夫森结构510、所述第二约瑟夫森结构520以及所述环路电极20形成了两个约瑟夫森结并联的SQUID环路的主要结构。

[0038] 一个所述环路电极20对应的所述负极连接结构720与相邻一个所述环路电极20对应的所述正极连接结构710连接,使得多个SQUID环路串联连接,形成了一阶梯度串联型 SQUID电流传感器阵列100。

[0039] 因此,通过所述一阶梯度串联型SQUID电流传感器阵列100,可以增大SQUID环路与 所述输入线圈30和所述反馈线圈40的耦合面积,且可以有效抵消外界磁场干扰。

[0040] 请参阅图2,在一个实施例中,每个所述环路电极20包括第一环路电极210、第二环路电极220。所述第二环路电极220与所述第一环路电极210首尾依次连接,形成所述环路电极20(请参阅图2中黑色线条所示)。所述第二环路电极220具有所述第一端与所述第二端。

[0041] 本实施例中,图2中所述第一环路电极210与所述第二环路电极220如图2中最底层 灰色区域。所述第二环路电极220与所述第一环路电极210首尾依次连接,形成一个完整的 连接环路。同时,每个所述第一约瑟夫森结构510的第一超导薄膜结构设置于所述第二环路 电极220的第一端。每个所述第二约瑟夫森结构520的第一超导薄膜结构设置于所述第二环路 路电极220的第二端。此时,可以理解为所述第二环路电极220为所述第一约瑟夫森结构510 与所述第二约瑟夫森结构520的底层超导薄膜。从而,通过所述环路电极20将所述第一约瑟 夫森结构510与所述第二约瑟夫森结构520的底层超导薄膜连接,形成了串联电感结构,增 大了与所述输入线圈30和所述反馈线圈40的耦合面积。

[0042] 在一个实施例中,所述第二环路电极220与所述第一环路电极210对称设置。当所述环路电极20通入电流时,通过对称设置可以相互抵消掉自身产生的干扰,进而避免在检测过程中产生干扰。

[0043] 请参阅图3,在一个实施例中,每个所述环路电极20包括第一曲线结构231、第二曲 线结构232以及第三曲线结构233。所述第二曲线结构232设置于所述第一曲线结构231与所 述第三曲线结构233之间。所述第一曲线结构231的第一端与所述第二曲线结构232的第一 端连接。所述第一曲线结构231的第二端与所述第三曲线结构233的第一端连接。所述第二 曲线结构232的第二端为所述环路电极20的第一端。所述第三曲线结构233的第二端为所述 环路电极20的第二端。

[0044] 本实施例中,所述第一曲线结构231的第一端与所述第二曲线结构232的第一端连接,所述第一曲线结构231的第二端与所述第三曲线结构233的第一端连接,形成一个曲线环路(如图2中黑色线条标注)。此时,通过所述第一曲线结构231、所述第二曲线结构232以及第三曲线结构233形成了具有第一端与第二端的环路电极20。所述第一约瑟夫森结构510的第一超导薄膜结构与第一端连接。所述第二约瑟夫森结构520的第一超导薄膜结构与第二端连接,形成了串联电感结构,增大了与所述输入线圈30和所述反馈线圈40的耦合面积。 [0045] 在一个实施例中,通过第一端口连接结构212将所述第一曲线结构231的第二端与 所述第三曲线结构233的第一端连接。且所述第一端口连接结构212设置于所述第一曲线结构231表面、所述第二曲线结构232表面以及所述第三曲线结构233表面。所述第一端口连接 结构212与所述第二曲线结构232之间绝缘设置。

[0046] 本实施例中,所述第一端口连接结构212连接的为所述第一曲线结构231的第二端

与所述第三曲线结构233的第一端连接。此时,所述第一曲线结构231与所述第三曲线结构 233关于所述第三曲线结构233对称,进而形成了对称结构,有利于抵消自身结构带来的干 扰。同时,所述第一端口连接结构212与所述第二曲线结构232之间绝缘设置,所述第一端口 连接结构212跨过所述第二曲线结构232分别与所述第一曲线结构231与所述第三曲线结构 233连接,形成了对称的所述第一环路电极210与所述第二环路电极220。

[0047] 在一个实施例中,通过第二端口连接结构211将所述第一曲线结构231的第一端与 所述第二曲线结构232的第一端连接。

[0048] 本实施例中,通过所述第二端口连接结构211,将所述第一曲线结构231的第一端 与所述第二曲线结构232的第一端进行了首尾依次串联连接。所述第二端口连接结构211的 结构与所述负极连接结构720的结构相同,用于实现结构对称设置,抵消掉自身产生的干 扰,进而避免在检测过程中产生干扰。

[0049] 因此,通过所述第一曲线结构231、所述第二曲线结构232、所述第三曲线结构233、 所述第一端口连接结构212、所述第二端口连接结构211实现串联连接,形成所述环路电极 20。

[0050] 请参阅图4,在一个实施例中,所述输入线圈30包括第一输入环路310与第二输入 环路320。所述第一输入环路310与多个所述第一环路电极210绝缘设置。所述第二输入环路 320与多个所述第二环路电极220绝缘设置。所述第一输入环路310与所述第二输入环路320 首尾依次连接,形成所述输入线圈30。

[0051] 本实施例中,所述第一输入环路310与所述第二输入环路320首尾依次连接,形成 所述输入线圈30(可参阅图4中黑色线条标记所示)。所述输入线圈30与超导转变边缘探测器(TES)连接,用于输入TES信号。当输入TES信号时,所述输入线圈30中输入电流发生变化, 使得磁场发生变化。此时,SQUID环路在偏置磁场的作用下进入电阻态,SQUID环路形成电压 偏置,进而获得TES信号的变化情况,实现了TES探测器信号读出。

[0052] 所述输入线圈30的匝数、所述第一输入环路310的环路数和所述第二输入环路320 的环路数均相等。如图4所示,所述输入线圈30的匝数为2,所述第一输入环路310的环路数 和所述第二输入环路320的环路数均为2。为了提高线所述输入线圈30与SQUID环路的耦合 系数,本申请中的所述输入线圈的匝数大于等于2。

[0053] 所述第一输入环路310设置于所述多个第一环路电极210的表面,且绝缘设置。所述第二输入环路320设置于所述多个第二环路电极220的表面,且绝缘设置。此时,通过所述 第一输入环路310与所述多个第一环路电极210的对应设置,所述第二输入环路320与所述 多个第二环路电极220的对应设置,可以使得所述输入线圈30与多个所述环路电极20的上 下重叠耦合结构更加匹配。从而,使得所述输入线圈30与SQUID环路的耦合更加匹配,增大 了耦合系数。

[0054] 请参阅图5,在一个实施例中,所述反馈线圈40包括第一反馈环路410与第二反馈 环路420。所述第一反馈环路410围绕多个所述第一输入环路310设置。所述第二反馈环路 420围绕多个所述第二输入环路320设置。所述第一反馈环路410与所述第二反馈环路420首 尾依次连接,形成所述反馈线圈40。

[0055] 本实施例中,所述第一反馈环路410与所述第二反馈环路420首尾依次连接,形成 所述反馈线圈40(如图5中黑色线条所示)。所述反馈线圈40与磁通锁定环连接时,所述反馈

线圈40中会通入适当的电流,用于进行磁通锁定,为所述输入线圈30与SQUID环路提供稳定的磁场环境,避免在检测过程中产生干扰。

[0056] 所述第一反馈环路410围绕所述第一输入环路310设置,此时所述第一反馈环路 410也是围绕多个所述第一环路电极210设置的。所述第二反馈环路420围绕所述第二输入 环路320设置,此时所述第二反馈环路420也是围绕多个所述第二环路电极220设置的。通过 所述第一反馈环路410与所述第二反馈环路420的包围设置,可以更好地提供周围磁场环 境。同时,所述第一反馈环路410与所述第二反馈环路420分别与所述第一输入环路310、所 述第二输入环路320间隔设置,避免彼此之间的相干扰。进而,所述反馈线圈40、所述输入线 圈30以及SQUID环路之间是彼此独立存在。

[0057] 请参阅图6,在一个实施例中,所述一阶梯度串联型SQUID电流传感器阵列100还包括多个第一终端电阻610。每个所述第一终端电阻610与每个所述第一约瑟夫森结构510并联连接。所述一阶梯度串联型SQUID电流传感器阵列100还包括多个第二终端电阻620。每个所述第二终端电阻620与每个所述第二约瑟夫森结构520并联连接。

[0058] 本实施例中,所述第一终端电阻610与所述第二终端电阻620关于垂直线对称,形成对称结构。同时,所述第一终端电阻610分别通过第一电阻连接结构611和第二电阻连接结构612与所述第一约瑟夫森结构510并联连接。

[0059] 具体地,所述第一电阻连接结构611连接所述第一约瑟夫森结构510的第二超导薄膜结构120(上层Nb膜)。所述第二电阻连接结构612连接所述第一约瑟夫森结构510的第一 超导薄膜结构160(下层Nb膜),即所述环路电极20,实现并联连接。

[0060] 同理,所述第二终端电阻620分别通过第三电阻连接结构621和第四电阻连接结构622与所述第二约瑟夫森结构520并联连接。具体地,所述第三电阻连接结构621连接所述第二约瑟夫森结构520的第二超导薄膜结构120(上层Nb膜)。所述第四电阻连接结构622连接所述第二约瑟夫森结构520的第一超导薄膜结构160(下层Nb膜),即所述环路电极20,实现并联连接(请参阅图2)。

[0061] 所述第一终端电阻610和所述第二终端电阻620用于减弱信号反射。所述环路电极 20、所述第一约瑟夫森结构510、所述第二约瑟夫森结构520、所述第一终端电阻610以及所 述第二终端电阻620形成了完整的SQUID环路。

[0062] 在一个实施例中,所述第一电阻连接结构611、所述第三电阻连接结构621以及所述负极连接结构720为同一个连接结构,分别将所述第一终端电阻610、所述第二终端电阻620、所述第一约瑟夫森结构510的上层Nb膜、所述第二约瑟夫森结构520的上层Nb膜连接。 具体地,所述第一电阻连接结构611、所述第三电阻连接结构621以及所述负极连接结构720为Nb膜引线层结构。

[0063] 请参阅图7,在一个实施例中,所述第一反馈环路410围绕所述第一输入环路310设置,形成一个第一反馈开口411。所述第一输入环路310环绕设置形成一个第一输入开口311。所述第一输入开口311与所述第一反馈开口411相对设置。

[0064] 本实施例中,所述第一环路电极210与所述第二环路电极220形成对称结构。所述 第一环路电极210、所述第一输入环路310以及所述第一反馈环路410,与所述第二环路电极 220、所述第二输入环路320以及所述第二反馈环路420,整体形成了关于水平线对称的对称 结构。

[0065] 同时,当所述反馈线圈40围绕所述输入线圈30设置时,会形成一个所述第一反馈 开口411。当所述输入线圈30绝缘设置于多个所述环路电极20表面设置时,也会形成一个所 述第一输入开口311。此时,通过所述第一输入开口311与所述第一反馈开口411相对设置, 可以分布于多个所述第一环路电极210两侧。此时,所述一阶梯度串联型SQUID电流传感器 阵列100的整体结构形成一个对称的结构,可以相互抵消掉自身产生的干扰。

[0066] 同理,在一个实施例中,所述第二反馈环路420围绕所述第二环路电极220设置,形成一个第二反馈开口421。所述第二输入环路320绝缘设置于所述第二环路电极220的表面, 形成一个第二输入开口321。所述第二输入开口321与所述第二反馈开口421相对设置于所述第二环路电极220的相对两侧。

[0067] 通过所述第一输入开口311、所述第一反馈开口411、所述第二输入开口321、所述 第二反馈开口421实现了整体结构的对称。

[0068] 请参阅图8,在一个实施例中,所述第一反馈环路410与所述第二反馈环路420通过 反馈环路连接结构430首尾连接。所述第一输入环路310与所述第二输入环路320通过输入 环路连接结构330首尾连接。所述反馈环路连接结构430与所述输入环路连接结构330相对 设置。

[0069] 所述输入环路连接结构330的数目与所述输入线圈30的匝数相关,例如,如图8所示,在输入线圈30的匝数为2(所述第一输入环路310的环路数和所述第二输入环路320的环路数均为2)时,所述输入环路连接结构330包括第一输入环路连接结构331、第二输入环路连接结构332和第三输入环路连接结构333,所述输入环路连接结构330的数目为3。

[0070] 本实施例中,所述反馈环路连接结构430与所述输入环路连接结构330相对于多个 所述环路电极20两侧,并分别实现各自结构的首尾依次连接,形成所述反馈线圈40和所述 输入线圈30。此时,通过所述第一反馈环路410、所述第二反馈环路420、所述反馈环路连接 结构430、所述第一输入环路310、所述第二输入环路320以及所述输入环路连接结构330形 成了关于水平线和垂直线的对称结构,用以抵消掉自身产生的干扰。

[0071] 在一个实施例中,所述基于超导量子干涉仪的电流传感器100还包括多个辅助结构。通过辅助结构,对所述基于超导量子干涉仪的电流传感器100的整体结构进行对称,用以抵消自身结构带来的干扰。

[0072] 因此,基于上述各个实施例,所述环路电极20、所述第一约瑟夫森结构510、所述第 二约瑟夫森结构520、所述第一终端电阻610、所述第二终端电阻620形成了两个约瑟夫森结 并联的SQUID环路。通过所述正极连接结构710与所述负极连接结构720的连接,使得多个 SQUID环路串联连接,形成如图1所示的结构图和图9所示的电路结构。同时,通过所述正极 连接结构710与所述负极连接结构720,可以将SQUID环路的正负极引出。通过所述正极连接 结构710与所述负极连接结构720可以连接电源的正负极,实现对SQUID环路的电压的检测, 进而获得TES信号的变化情况,实现TES探测器信号读出。

[0073] 请参阅图10和图11(示意出了一个SQUID的制备过程,SQUID阵列也可采用本方法制备),在一个实施例中,本申请提供一种一阶梯度串联型SQUID电流传感器阵列的制备方法,包括:

[0074] S10,提供基底10,于所述基底10表面制备二氧化硅薄膜110;

[0075] S20,于所述二氧化硅薄膜110远离所述基底10的表面依次制备第一超导薄膜层、

第一绝缘层以及第二超导薄膜层:

[0076] S30,将所述第二层超导薄膜刻蚀至所述第一绝缘层,形成多个第二超导薄膜结构 120;

[0077] S40,将所述第一绝缘层刻蚀至所述第一层超导薄膜,形成多个第一绝缘结构130,每个所述第一绝缘结构130将每个所述第二超导薄膜结构120覆盖;

[0078] S50,将所述第一超导薄膜层刻蚀至所述二氧化硅薄膜110,形成多个环路电极20 与多个第一超导薄膜结构160;

[0079] S60,于多个所述二氧化硅薄膜110的表面、多个所述环路电极20的表面、多个所述 第一绝缘结构130的表面以及多个所述第二超导薄膜结构120的表面制备第二绝缘层;

[0080] S70,对所述第二绝缘层进行刻蚀,分别刻蚀至多个所述第一超导薄膜结构160与 多个所述第二超导薄膜结构120,形成多个连接通孔140与多个第二绝缘结构150;

[0081] S80,于多个所述连接通孔140之间的多个所述第二绝缘结构150表面制备终端电阻60;

[0082] S90,于多个所述连接通孔140与多个所述第二绝缘结构150表面沉积引线超导薄 膜层;

[0083] S100,对所述引线超导薄膜层进行刻蚀,刻蚀至多个所述第二绝缘结构150,形成 输入线圈30、反馈线圈40以及连接结构。

[0084] 本实施例中,在所述S20中,采用磁控溅射法依次制备第一超导薄膜层(下层Nb 膜)、第一绝缘层(A10\_)以及第二超导薄膜层(上层Nb膜),即形成Nb/A10\_/Nb三层膜。

[0085] 在所述S30和所述S40中,分别对所述第二层超导薄膜和所述第一绝缘层进行刻 蚀,形成所述第二超导薄膜结构120和所述第一绝缘结构130。在所述S40中,所述第一绝缘 层为氧化铝(A10<sub>x</sub>),采用湿法腐蚀所述第一绝缘层(氧化铝),使得所述第一绝缘结构130将 所述第二超导薄膜结构120完全覆盖设置。可以理解为所述第一绝缘结构130的面积大于所 述第二超导薄膜结构120的面积。通过所述第一绝缘结构130将所述第二超导薄膜结构120 覆盖设置,可以确保形成的Nb/A10<sub>x</sub>/Nb约瑟夫森结区不侧漏,有利于SQUID环路中约瑟夫森 结的质量稳定。

[0086] 在所述S50中,所述环路电极20与所述第一超导薄膜结构160为同一层超导薄膜。 对所述第一超导薄膜层进行刻蚀,形成了SQUID环路电极图形(即所述环路电极20)和约瑟 夫森结的第一超导薄膜结构160(图中10和图11仅示意出第一超导薄膜结构160)。此时,可 以理解为所述第一超导薄膜结构160与SQUID环路电极图形(即所述环路电极20)为一体的 结构,均为对所述第一超导薄膜层进行刻蚀形成。SQUID环路图形如图1至8中所述环路电极 20等结构(如图1至8中所述环路电极20、所述输入环路连接结构330、反馈环路连接结构430 等)。所述第一超导薄膜结构160、所述第二超导薄膜结构120、所述第一绝缘结构130形成约 瑟夫森结构。

[0087] 在所述S70中,多个所述连接通孔140用于沉积Nb膜。所述第一超导薄膜结构160与 SQUID环路电极图形(即所述环路电极20)为一体的结构,均为对所述第一超导薄膜层进行 刻蚀形成。Nb膜通过所述连接通孔140实现与环路电极20(如图2中所述环路电极20的第二 端)的电连接,用于引出图2中的所述正极连接结构710。Nb膜通过所述连接通孔140可以实 现与所述第二超导薄膜结构120(约瑟夫森结的上层Nb膜)的电连接,用于引出图2中所述负

极连接结构720。同时,通过所述第二绝缘结构150可以实现图2中重叠结构之间的隔离绝缘 作用。在所述S80中,所述终端电阻60包括第一终端电阻610与第二终端电阻620(可参见图5 中结构)。所述终端电阻60靠近约瑟夫森结设置。

[0088] 在所述S90中,于多个所述连接通孔140与所述第二绝缘结构150表面沉积引线超导薄膜层,可以为Nb膜。在所述S100中,对所述引线超导薄膜层进行刻蚀,形成所述反馈线圈40、所述输入线圈30以及连接结构等。其中,连接结构可以为上述实施例中涉及到的连接结构,如图5至6中所示的所述正极连接结构710、所述负极连接结构720、所述第一电阻连接结构611、所述第二电阻连接结构612、所述第三电阻连接结构621以及所述第四电阻连接结构622等。

[0089] 因此,通过所述一阶梯度串联型SQUID电流传感器阵列的制备方法,所述第一绝缘 结构130将所述第二超导薄膜结构120覆盖,可以确保约瑟夫森结区不侧漏,有利于SQUID中 约瑟夫森结的质量稳定。同时,通过所述一阶梯度串联型SQUID电流传感器阵列的制备方法 制备获得所述一阶梯度串联型SQUID电流传感器阵列100,可以增大耦合面积,有效抵消外 界磁场干扰,更有利于TES信号的读出。

[0090] 在一个实施例中,所述二氧化硅薄膜110的厚度为100nm~1000nm。所述第一超导 薄膜结构160(下层Nb膜)的厚度为100nm~500nm。所述第一绝缘结构130(A10<sub>x</sub>)的厚度为 5nm~30nm。所述第二超导薄膜结构120(上层Nb膜)的厚度为100nm~500nm。所述第二绝缘 结构150的厚度为200nm~600nm。所述终端电阻60(PdAu薄膜)的厚度为50nm~500nm。所述 沉积引线超导薄膜层(Nb薄膜)的厚度为300nm~800nm。

[0091] 在一个实施例中,采用磁控溅射法制备Nb/A10<sub>x</sub>/Nb三层膜时,A10<sub>x</sub>膜的氧化气压为 100mTorr~5000mTorr,氧化时间为5小时~24小时。约瑟夫森结区(所述第二超导薄膜结构 120)面积为1µm<sup>2</sup>~100µm<sup>2</sup>。

[0092] 具体地,在一个实施例中,SQUID阵列采用同一滤波线圈,SQUID阵列包含2个SQUID 环路。所述一阶梯度串联型SQUID电流传感器阵列的制备方法,包括:

[0093] 在生长100nm厚的Si0<sub>2</sub>薄膜110的2寸单晶高阻硅片10上采用磁控溅射法制备Nb/A10<sub>x</sub>/Nb三层膜,厚度分别为100nm、5nm和100nm。其中,采用磁控溅射法制备A10<sub>x</sub>膜时,采用氧化气压为100mTorr,氧化时间为5小时进行制备。

[0094] 在上述步骤基础上进行第一次光刻,并刻蚀上层Nb膜,得到面积为1µm<sup>2</sup>的约瑟夫森结区上层图形(所述第二超导薄膜结构120)。

[0095] 在上述步骤基础上进行第二次光刻,采用湿法腐蚀刻蚀中间层A10<sub>x</sub>膜,形成A10<sub>x</sub>结构130,得到约瑟夫森结区中间层图形。其中,A10<sub>x</sub>结构130完全覆盖上层图形120。

[0096] 在上述步骤基础上进行第三次光刻,刻蚀最下层Nb膜,得到SQUID环路图形。

[0097] 在上述步骤基础上,采用低温化学气相沉积法生长200nm厚的Si0<sub>2</sub>薄膜,然后进行 第三次光刻,并刻蚀Si0<sub>2</sub>薄膜,得到Nb线层与下层Nb膜的通孔连接结构140。剩下的Si0<sub>2</sub>薄膜 即为第二绝缘结构150。

[0098] 在上述步骤基础上,进行第四次光刻,采用电子束蒸发法制备50nm厚的PdAu薄膜 作为电阻层,并剥离得到PdAu电阻60。

[0099] 在上述步骤基础上,采用磁控溅射法沉积300nm厚的Nb薄膜,然后进行第五次光刻,并刻蚀Nb膜,得到反馈线圈40、输入线圈30以及连接结构图形。

[0100] 在上述步骤基础上,对2寸样品进行划片,得到一阶梯度串联型SQUID电流传感器 阵列。

[0101] 在一个实施例中,SQUID阵列采用同一滤波线圈,SQUID阵列包含100个SQUID环路。 所述一阶梯度串联型SQUID电流传感器阵列的制备方法,包括:

[0102] 在生长1000nm厚的Si0<sub>2</sub>薄膜110的2寸单晶高阻硅片10上采用磁控溅射法制备Nb/A10<sub>x</sub>/Nb三层膜,厚度分别为500nm、30nm和500nm。其中,采用磁控溅射法制备A10<sub>x</sub>膜时,采用氧化气压为5000mTorr,氧化时间为24小时进行制备。

[0103] 在上述步骤基础上进行第一次光刻,并刻蚀上层Nb膜,得到面积为100µm<sup>2</sup>的约瑟 夫森结区上层图形(所述第二超导薄膜结构120)。

[0104] 在上述步骤基础上进行第二次光刻,采用湿法腐蚀刻蚀中间层A10<sub>x</sub>膜,形成A10<sub>x</sub>结构130。其中,A10<sub>y</sub>结构130完全覆盖上层图形120。

[0105] 在上述步骤基础上进行第三次光刻,刻蚀最下层Nb膜,得到SQUID环路图形。

[0106] 在上述步骤基础上,采用低温化学气相沉积法生长600nm厚的Si0<sub>2</sub>薄膜,然后进行 第三次光刻,并刻蚀Si0<sub>2</sub>薄膜,得到Nb线层与下层Nb膜的通孔连接结构140。剩下的Si0<sub>2</sub>薄膜 即为第二绝缘结构150。

[0107] 在上述步骤基础上,进行第四次光刻,采用电子束蒸发法制备500nm厚的PdAu薄膜 作为电阻层,并剥离得到PdAu电阻60。

[0108] 在上述步骤基础上,采用磁控溅射法沉积800nm厚的Nb薄膜,然后进行第五次光刻,并刻蚀Nb膜,得到反馈线圈40、输入线圈30以及连接结构图形。

[0109] 在上述步骤基础上,对2寸样品进行划片,得到一阶梯度串联型SQUID电流传感器 阵列。

[0110] 在本说明书的描述中,参考术语"有些实施例"、"其他实施例"、"理想实施例"等的 描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本申请的至少 一个实施例或示例中。在本说明书中,对上述术语的示意性描述不一定指的是相同的实施 例或示例。

[0111] 上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施 例各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾, 都应当认为是本说明书记载的范围。

[0112] 以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。



图1























图9







