

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2013-30784

(P2013-30784A)

(43) 公開日 平成25年2月7日(2013.2.7)

(51) Int.Cl.	F 1	テーマコード (参考)
H01L 29/786 (2006.01)	H01L 29/78	618B 2H092
H01L 21/336 (2006.01)	H01L 29/78	619A 3K107
G02F 1/1368 (2006.01)	H01L 29/78	616K 4KO29
C23C 14/34 (2006.01)	GO2F 1/1368	5CO94
H01L 21/203 (2006.01)	C23C 14/34	A 5F103
	審査請求 有 請求項の数 15 O L (全 51 頁)	最終頁に続く

(21) 出願番号	特願2012-190253 (P2012-190253)	(71) 出願人	000183646 出光興産株式会社 東京都千代田区丸の内3丁目1番1号
(22) 出願日	平成24年8月30日 (2012.8.30)	(74) 代理人	100086759 弁理士 渡辺 喜平
(62) 分割の表示	特願2012-150225 (P2012-150225) の分割	(74) 代理人	100112977 弁理士 田中 有子
原出願日	平成21年8月26日 (2009.8.26)	(74) 代理人	100141944 弁理士 佐藤 猛
(31) 優先権主張番号	特願2008-218054 (P2008-218054)	(72) 発明者	矢野 公規 千葉県袖ヶ浦市上泉1280番地
(32) 優先日	平成20年8月27日 (2008.8.27)	(72) 発明者	川嶋 浩和 千葉県袖ヶ浦市上泉1280番地
(33) 優先権主張国	日本国 (JP)	(72) 発明者	井上 一吉 千葉県袖ヶ浦市上泉1280番地
			最終頁に続く


(54) 【発明の名称】電界効果型トランジスタ、その製造方法及びスマッタリングターゲット

(57) 【要約】

【課題】トランジスタ特性（移動度、オフ電流、閾値電圧）及び信頼性（閾値電圧シフト、耐湿性）が良好で、ディスプレイパネルに適した電界効果型トランジスタを提供すること。

【解決手段】基板上に、少なくともゲート電極と、ゲート絶縁膜と、半導体層と、半導体層の保護層と、ソース電極と、ドレイン電極とを有し、ソース電極とドレイン電極が、半導体層を介して接続しており、ゲート電極と半導体層の間にゲート絶縁膜があり、半導体層の少なくとも一面側に保護層を有し、半導体層が、In原子、Sn原子及びZn原子を含む酸化物であり、かつ、Zn/(In + Sn + Zn)で表される原子組成比率が25原子%以上75原子%以下であり、Sn/(In + Sn + Zn)で表される原子組成比率が50原子%未満であることを特徴とする電界効果型トランジスタ。

【選択図】図1



【特許請求の範囲】

【請求項 1】

基板上に、少なくともゲート電極と、ゲート絶縁膜と、半導体層と、半導体層の保護層と、ソース電極と、ドレイン電極とを有し、

前記ソース電極とドレイン電極が、半導体層を介して接続しており、

前記ゲート電極と前記半導体層の間にゲート絶縁膜があり、

前記半導体層の少なくとも一面側に保護層を有し、

前記半導体層が、In原子、Sn原子及びZn原子を含む酸化物であり、かつ、

Zn / (In + Sn + Zn) で表される原子組成比率が 25 原子%以上 75 原子%以下であり、

Sn / (In + Sn + Zn) で表される原子組成比率が 50 原子%未満であることを特徴とする電界効果型トランジスタ。10

【請求項 2】

前記半導体層が下記条件 1 を満たすことを特徴とする請求項 1 記載の電界効果型トランジスタ。

・条件 1

(1) Zn / (In + Sn + Zn) で表される原子組成比率が 40 原子%以上 65 原子%以下

(2) Sn / (In + Sn + Zn) で表される原子組成比率が 10 原子%以上 23 原子%未満20

【請求項 3】

前記半導体層が下記条件 2 を満たすことを特徴とする請求項 1 記載の電界効果型トランジスタ。

・条件 2

(1) Zn / (In + Sn + Zn) で表される原子組成比率が 40 原子%以上 65 原子%以下

(2) Sn / (In + Sn + Zn) で表される原子組成比率が 1 原子%以上 10 原子%未満

【請求項 4】

前記半導体層が下記条件 3 を満たすことを特徴とする請求項 1 記載の電界効果型トランジスタ。30

・条件 3

(1) Zn / (In + Sn + Zn) で表される原子組成比率が 50 原子%以上 65 原子%以下

(2) Sn / (In + Sn + Zn) で表される原子組成比率が 23 原子%以上 30 原子%以下

【請求項 5】

前記半導体層が下記条件 4 を満たすことを特徴とする請求項 1 記載の電界効果型トランジスタ。

・条件 4

(1) Zn / (In + Sn + Zn) で表される原子組成比率が 65 原子%超 75 原子%以下

【請求項 6】

前記保護層が酸化物からなることを特徴とする請求項 1 ~ 5 のいずれかに記載の電界効果型トランジスタ。

【請求項 7】

前記保護層が、酸化物からなる第一の保護層と、窒化物からなる第二の保護層とからなることを特徴とする請求項 1 ~ 5 のいずれかに記載の電界効果型トランジスタ。

【請求項 8】

電界効果移動度が $3 \text{ cm}^2 / \text{V s}$ 以上、オフ電流が $2 \times 10^{-12} \text{ A}$ 以下、閾値電圧 (50

V_{th}) が -1V 以上 5V 以下であることを特徴とする請求項 1 ~ 7 のいずれかに記載の電界効果型トランジスタ。

【請求項 9】

In 原子、Sn 原子及びZn 原子を含有する酸化物であり、
 $Zn / (In + Sn + Zn)$ で表される原子組成比率が 25 原子% 以上 70 原子% 以下であり、

$Sn / (In + Sn + Zn)$ で表される原子組成比率が 50 原子% 未満であることを特徴とする電界効果型トランジスタの半導体層形成用スパッタリングターゲット。

【請求項 10】

In 原子、Sn 原子及びZn 原子を含有する酸化物であり、
 $Zn / (In + Sn + Zn)$ で表される原子組成比率が 70 原子% 以下であり、
 $In / (In + Sn + Zn)$ で表される原子組成比率が 33 原子% 未満であり、
 $Sn / (In + Sn + Zn)$ で表される原子組成比率が 5 原子% 以上 15 原子% 未満であることを特徴とする電界効果型トランジスタの半導体層形成用スパッタリングターゲット。

【請求項 11】

請求項 9 又は 10 のスパッタリングターゲットを用いて半導体層を成膜する工程を含むことを特徴とする請求項 1 ~ 8 のいずれかに記載の電界効果型トランジスタの製造方法。

【請求項 12】

半導体層を形成する工程、半導体層上に保護層を形成する工程、及びそれらの工程の後に 150 ~ 350 で熱処理する工程を含むことを特徴とする請求項 11 に記載の電界効果型トランジスタの製造方法。

【請求項 13】

半導体層の一部を低抵抗化させソース電極又はドレイン電極とする工程を含むことを特徴とする請求項 11 又は 12 に記載の電界効果型トランジスタの製造方法。

【請求項 14】

請求項 1 ~ 8 のいずれかに記載の電界効果型トランジスタを具備したことを特徴とするディスプレイ用パネル。

【請求項 15】

In 原子、Sn 原子及びZn 原子を含む酸化物であり、かつ、
 $Zn / (In + Sn + Zn)$ で表される原子組成比率が 25 原子% 以上 75 原子% 以下であり、
 $Sn / (In + Sn + Zn)$ で表される原子組成比率が 50 原子% 未満であり、

Sn の平均価数が +3.2 以上であることを特徴とする半導体膜。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電界効果型トランジスタ、その製造方法及びスパッタリングターゲットに関する。

【背景技術】

【0002】

電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等として広く用いられており、現在、最も多く実用化されている電子デバイスである。

そのなかでも、近年における表示装置のめざましい発展に伴い、液晶表示装置 (LCD) のみならず、エレクトロルミネッセンス表示装置 (EL) や、フィールドエミッションディスプレイ (FED) 等の各種の表示装置において、表示素子に駆動電圧を印加して表示装置を駆動させるスイッチング素子として、薄膜トランジスタ (TFT) が多用されている。

10

20

30

40

50

【0003】

薄膜トランジスタの材料としては、シリコン系半導体が広く用いられている。一般に、高速動作が必要な高周波増幅素子、集積回路用素子等には、結晶系シリコンが用いられ、液晶駆動用素子等には、大面積化の要求からアモルファスシリコンが用いられている。

しかしながら、結晶系シリコンは、結晶化を図る際に、例えば、800以上の中温やエキシマーレーザーによる加熱が必要となり、大面積基板への構成が困難で、製造に際して多大なエネルギーと工程数を要する等の問題があった。さらに、結晶系シリコンは通常TFTの素子構成がトップゲート構成に限定されるためマスク枚数の削減等コストダウンが困難であった。

【0004】

一方、比較的低温で形成できる非晶性のシリコン半導体（アモルファスシリコン）は、移動度（電界効果移動度）が $0.5 \text{ cm}^2/\text{Vs}$ 程度と小さく、結晶系のものに比べてスイッチング速度が遅いため、大画面・高精細・高周波数の動画の表示に追従できない場合がある。また、アモルファスシリコンを用いた電界効果トランジスタは直流電流ストレスに対する安定性（信頼性）が低く、直流電流駆動を行う有機EL等の自発光表示素子の駆動への応用が困難であるという問題点があった。

10

【0005】

尚、現在、表示装置を駆動させるスイッチング素子としては、シリコン系の半導体膜を用いた素子が主流を占めているが、それは、シリコン薄膜の安定性、加工性の良さの他、スイッチング速度が速い等、種々の性能が良好なためである。そして、このようなシリコン系薄膜は、一般に化学蒸気析出法（CVD）法により製造されている。

20

【0006】

また、従来のTFTには、ガラス等の基板上にゲート電極、ゲート絶縁層、水素化アモルファスシリコン（a-Si:H）等の半導体層、ソース及びドレイン電極を積層した逆スタガ構造のものがある。このTFTは、イメジセンサを始め、大面積デバイスの分野において、アクティブマトリクス型の液晶ディスプレイに代表されるフラットパネルディスプレイ等の駆動素子として用いられている。これらの用途では、高機能化（大画面・高精細・高周波数対応）に伴い、さらなる作動の高速化が求められている。

【0007】

このような状況下、トランジスタ性能（移動度、安定性）と大面積化の両立が期待できる半導体として、酸化物を用いた酸化物半導体が注目されている。

30

しかしながら、このような酸化物半導体のうち、従来からある酸化亜鉛を用いたものは、移動度が低い、オンオフ比が低い、漏れ電流が大きい、ピンチオフが不明瞭、ノーマリーオンになりやすい等、TFTの性能が低い。また、耐薬品性が劣るため、ウェットエッチングが難しい等、製造プロセスや使用環境の制限があった。

さらに、性能を上げるために、酸化物半導体を高い圧力で成膜する必要があるため、成膜速度が遅く、また、700以上の高温処理が必要であった。また、トップゲート構成では酸化物半導体の膜厚を50nm以上にする必要がある等、実用上の制限が多くあった。

【0008】

このような問題を解決するために、酸化インジウム及び酸化亜鉛からなる非晶質酸化物半導体、又は酸化インジウム、酸化亜鉛及び酸化ガリウムからなる非晶質酸化物半導体を用いた電界効果型トランジスタが検討されている。しかしながら、ガリウム（Ga）を添加しないと耐湿性等の環境安定性が不足する一方、Gaの添加量が増えると移動度やS値等のTFT特性が低下するおそれがあった。また、Gaはレアメタルであるためコストが高く、安定供給に問題があった。

40

【0009】

そこで、Gaを用いないものとして、酸化インジウム、酸化亜鉛及び酸化錫からなる非晶質酸化物半導体を用いた電界効果型トランジスタが検討されている（例えば、特許文献1参照。）。

50

酸化錫を用いた電界効果型トランジスタは古くから検討されていたが、オフ電流が高く移動度が低いため実用化されなかった。これは、酸化錫では絶縁体である低級酸化物（SnO等）が生成しやすいためであると考えられていた。このことから酸化錫は半導体材料として適しないと考えられていた。実際、錫を主成分とした酸化インジウム、酸化亜鉛及び酸化錫からなる非晶質酸化物半導体を用いた電界効果トランジスタでは、オフ電流やヒステリシスが大きく、閾値電圧（V_{th}）が大きく負となっていた。さらに、熱処理により移動度は向上できるが、熱処理温度に応じ閾値電圧が負方向に大きくシフトするため、各トランジスタの性能のばらつきが大きい、信頼性が低い等、実用化を妨げる問題があった（例えば、非特許文献1参照）。

【0010】

10

また、コスパッタを用いた錫を主成分としない酸化インジウム、酸化亜鉛及び酸化錫からなる非晶質酸化物半導体の検討されている。この半導体では、亜鉛が25原子%以上含まれると移動度が低下し、閾値電圧が大きくなり、一方亜鉛が25原子%未満含まれるとS値が大きくなり閾値電圧が負となり、トランジスタ特性のよい電界効果トランジスタが作製できる組成比を見出すことは困難と考えられていた（例えば、非特許文献2参照）。

【0011】

このような状況であったため、酸化インジウム、酸化亜鉛及び酸化錫からなる非晶質酸化物半導体ではディスプレイ用パネル等の実用に適した電界効果型トランジスタの作製は困難と思われていた。

【先行技術文献】

20

【特許文献】

【0012】

【特許文献1】WO 2005 / 088726 A1

【非特許文献】

【0013】

【非特許文献1】M. S. Grover et al., J. Phys. D. 40, 1335 (2007)

【非特許文献2】Kachirayil J. Saji et al., JOURNAL OF THE ELECTROCHEMICAL SOCIETY, 155 (6), H390 - 395 (2008)

30

【発明の概要】

【0014】

本発明の目的は、トランジスタ特性（移動度、オフ電流、閾値電圧）及び信頼性（閾値電圧シフト、耐湿性）が良好で、ディスプレイパネルに適した電界効果型トランジスタを提供することである。

【0015】

40

本発明によれば、以下の電界効果型トランジスタ等が提供される。

1. 基板上に、少なくともゲート電極と、ゲート絶縁膜と、半導体層と、半導体層の保護層と、ソース電極と、ドレイン電極とを有し、

前記ソース電極とドレイン電極が、半導体層を介して接続しており、

前記ゲート電極と前記半導体層の間にゲート絶縁膜があり、

前記半導体層の少なくとも一面側に保護層を有し、

前記半導体層が、In原子、Sn原子及びZn原子を含む酸化物であり、かつ、

Zn / (In + Sn + Zn) で表される原子組成比率が25原子%以上75原子%以下であり、

Sn / (In + Sn + Zn) で表される原子組成比率が50原子%未満であることを特徴とする電界効果型トランジスタ。

2. 前記半導体層が下記条件1を満たすことを特徴とする1記載の電界効果型トランジスタ。

・条件1

50

(1) $Zn / (In + Sn + Zn)$ で表される原子組成比率が 40 原子%以上 65 原子%以下

(2) $Sn / (In + Sn + Zn)$ で表される原子組成比率が 10 原子%以上 23 原子%未満

3. 前記半導体層が下記条件 2 を満たすことを特徴とする 1 記載の電界効果型トランジスタ。

・条件 2

(1) $Zn / (In + Sn + Zn)$ で表される原子組成比率が 40 原子%以上 65 原子%以下

(2) $Sn / (In + Sn + Zn)$ で表される原子組成比率が 1 原子%以上 10 原子%未満

4. 前記半導体層が下記条件 3 を満たすことを特徴とする 1 記載の電界効果型トランジスタ。

・条件 3

(1) $Zn / (In + Sn + Zn)$ で表される原子組成比率が 50 原子%以上 65 原子%以下

(2) $Sn / (In + Sn + Zn)$ で表される原子組成比率が 23 原子%以上 30 原子%以下

5. 前記半導体層が下記条件 4 を満たすことを特徴とする 1 記載の電界効果型トランジスタ。

・条件 4

(1) $Zn / (In + Sn + Zn)$ で表される原子組成比率が 65 原子%超 75 原子%以下

6. 前記保護層が酸化物からなることを特徴とする 1~5 のいずれかに記載の電界効果型トランジスタ。

7. 前記保護層が、酸化物からなる第一の保護層と、窒化物からなる第二の保護層とからなることを特徴とする 1~5 のいずれかに記載の電界効果型トランジスタ。

8. 電界効果移動度が $3 \text{ cm}^2 / \text{V s}$ 以上、オフ電流が $2 \times 10^{-12} \text{ A}$ 以下、閾値電圧 (V_{th}) が -1 V 以上 5 V 以下であることを特徴とする 1~7 のいずれかに記載の電界効果型トランジスタ。

9. In 原子、 Sn 原子及び Zn 原子を含有する酸化物であり、

$Zn / (In + Sn + Zn)$ で表される原子組成比率が 25 原子%以上 70 原子%以下であり、

$Sn / (In + Sn + Zn)$ で表される原子組成比率が 50 原子%未満であることを特徴とする電界効果型トランジスタの半導体層形成用スパッタリングターゲット。

10. In 原子、 Sn 原子及び Zn 原子を含有する酸化物であり、

$Zn / (In + Sn + Zn)$ で表される原子組成比率が 70 原子%以下であり、

$In / (In + Sn + Zn)$ で表される原子組成比率が 33 原子%未満であり、

$Sn / (In + Sn + Zn)$ で表される原子組成比率が 5 原子%以上 15 原子%未満であることを特徴とする電界効果型トランジスタの半導体層形成用スパッタリングターゲット。

11. 9 又は 10 のスパッタリングターゲットを用いて半導体層を成膜する工程を含むことを特徴とする 1~8 のいずれかに記載の電界効果型トランジスタの製造方法。

12. 半導体層を形成する工程、半導体層上に保護層を形成する工程、及びそれらの工程の後に 150~350 で熱処理する工程を含むことを特徴とする 11 に記載の電界効果型トランジスタの製造方法。

13. 半導体層の一部を低抵抗化させソース電極又はドレイン電極とする工程を含むことを特徴とする 11 又は 12 に記載の電界効果型トランジスタの製造方法。

14. 1~8 のいずれかに記載の電界効果型トランジスタを具備したことを特徴とするディスプレイ用パネル。

10

20

30

40

50

15. In 原子、Sn 原子及びZn 原子を含む酸化物であり、かつ、
Zn / (In + Sn + Zn) で表される原子組成比率が 25 原子%以上 75 原子%以下
であり、

Sn / (In + Sn + Zn) で表される原子組成比率が 50 原子%未満
であり、

Sn の平均価数が +3.2 以上であることを特徴とする半導体膜。

【0016】

本発明によれば、半導体層が In、Sn 及びZn を特定の組成比で含み、半導体層の少なくとも一面側に保護層を有することで、トランジスタ特性（移動度、オンオフ比、オフ電流、S 値、閾値電圧（Vth）、ヒステリシス、閾値電圧のシフト、耐湿性）が高く実用性の高い電界効果トランジスタが得られる。 10

また、レアメタルである Ga を添加しなくともトランジスタ特性に優れた電界効果型トランジスタの提供が可能になった。

【図面の簡単な説明】

【0017】

【図1】本発明の一実施形態の電界効果型トランジスタの概略断面図である。

【図2】本発明における半導体層の好ましい組成条件（領域）を示す図である。

【図3a】実施例1で作製した電界効果型トランジスタの製造工程を示す図である。

【図3b】実施例1で作製した電界効果型トランジスタの製造工程を示す図である。

【図4】昇電圧時及び降電圧時の伝達曲線（I-V 特性）の例であり、(a) はヒステリシスの少ない例であり、(b) はヒステリシスの大きい例を示す図である。 20

【図5】(a) 実施例40で作製したボトムゲートエッチストッパー型の電界効果型トランジスタの概略断面図であり、(b) は同トランジスタの概略上面図である。

【図6】実施例47で作製したボトムゲート構造のバックチャンネルエッチ（BCH）型の電界効果型トランジスタの概略断面図である。

【図7】実施例52で作製したコプラナー構造電界効果型トランジスタの製造工程を示す図である。

【図8】酸化物半導体の、温度と移動度の関係を示す図である。

【図9】実施例54で作製したトップゲート構造電界効果型トランジスタの概略断面図である。 30

【図10】実施例55で作製した電界効果型トランジスタの概略断面図である。

【図11】コスパッタによる薄膜形成の概念図である。

【図12】(a) は半導体層のZn 量と移動度の関係を示す図であり、(b) は半導体層のZn 量とオフ電流の関係を示す図である。

【図13】(a) は半導体層のIn 量と移動度の関係を示す図であり、(b) は半導体層のIn 量とオフ電流の関係を示す図である。

【発明を実施するための形態】

【0018】

本発明の電界効果型トランジスタは、基板上に、少なくとも半導体層と、半導体層の保護層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する。 40

図1は、本発明の一実施形態の電界効果型トランジスタの概略断面図である。

この電界効果型トランジスタでは、基板10 上に、ゲート電極11 がストライプ状に形成されている。このゲート電極11 を覆うようにゲート絶縁膜12 を有し、このゲート絶縁膜12 上であって、かつ、ゲート電極12 の上方に半導体層13 (活性層) が形成されている。

半導体層13 の一端側に、ゲート電極11 と直交する方向にソース電極14 が接続されている。また、半導体層13 の一端に対向する他端側にドレイン電極15 が接続されている。

半導体層13 、ソース電極14 及びドレイン電極15 の中間の位置に第一の保護層16 が形成されている。 50

ゲート絶縁膜 1 2、ソース電極 1 4、ドレイン電極 1 5 及び第一の保護層 1 6 を覆うように、第二の保護層 1 7 が形成されている。

第二の保護層 1 7 にはコンタクトホール 1 8 があり、外部電極と、ソース電極 1 4 又はドレイン電極 1 5 が接続されている。

尚、第二の保護層 1 7 は必ずしも必須ではないが、形成することが好ましい。

【0019】

本発明の電界効果型トランジスタでは、半導体層 1 3 が In 原子、Sn 原子及びZn 原子を含んでおり、 $Zn / (In + Sn + Zn)$ で表される原子組成比率が 25 原子%以上 75 原子%以下であり、 $Sn / (In + Sn + Zn)$ で表される原子組成比率が 50 原子%未満であることを特徴とする。

10

【0020】

$Zn / (In + Sn + Zn)$ を 25 原子%以上とすることにより、Zn により酸素欠損が抑制され、適性な閾値電圧 (V_{th}) の電界効果トランジスタが得られる。また、75 原子%以下とすることにより、酸化亜鉛 (ZnO) の結晶の生成によるトランジスタ性能の低下（移動度の低下、オフ電流の増加、S 値の増加等）を避けることが出来る。

$Zn / (In + Sn + Zn)$ は 30 原子%以上がより好ましく、35 原子%以上がさらに好ましい。

【0021】

また、 $Sn / (In + Sn + Zn)$ を 50 原子%未満とすることにより、酸化錫の低級酸化物の生成 (Sn 平均価数の低下) によるトランジスタ性能の低下（移動度の低下、オフ電流の増加、S 値の増加等）を避けることが出来る。

20

$Sn / (In + Sn + Zn)$ は 33 原子%以下が好ましく、28 原子%以下がより好ましく、23 原子%未満がさらに好ましく、20 原子%以下が特に好ましい。33 原子%以下とすることにより、トランジスタ特性（移動度、オンオフ比、オフ電流、S 値、閾値電圧 (V_{th})、ヒステリシス、閾値電圧のシフト、耐湿性）が良好な電界効果トランジスタが得られる。また、PECVD 時のプラズマ照射等、プロセス上で還元雰囲気に曝された際の、移動度等のトランジスタ特性の低下を防ぐことが出来る。これは、錫の低級酸化物の生成 (Sn 平均価数の低下) を抑制することができるためと思われる。

【0022】

本発明では、半導体層 1 3 が Sn 原子を含むことで、耐湿性の向上や、耐薬品性の向上（耐 PAN 性の向上含む）、雰囲気温度に対する安定性が期待できる。さらに、Sn を含有することでレアメタルである In の含有量を低減することができる。

30

$Sn / (In + Sn + Zn)$ は 1 原子%以上であることが好ましく、3 原子%以上がより好ましく、5 原子%以上がさらに好ましく、10 原子%以上が特に好ましい。

【0023】

半導体層の組成においては、下記の条件 1 ~ 4 のいずれかを満たすことが好ましい。

- ・条件 1

(1) $Zn / (In + Sn + Zn)$ で表される原子組成比率が 40 原子%以上 65 原子%以下

40

(2) $Sn / (In + Sn + Zn)$ で表される原子組成比率が 10 原子%以上 23 原子%未満

- ・条件 2

(1) $Zn / (In + Sn + Zn)$ で表される原子組成比率が 40 原子%以上 65 原子%以下

40

(2) $Sn / (In + Sn + Zn)$ で表される原子組成比率が 1 原子%以上 10 原子%未満

- ・条件 3

(1) $Zn / (In + Sn + Zn)$ で表される原子組成比率が 50 原子%以上 65 原子%以下

50

(2) $Sn / (In + Sn + Zn)$ で表される原子組成比率が 23 原子%以上 30 原子%

% 以下

・条件 4

(1) $Zn / (In + Sn + Zn)$ で表される原子組成比率が 65 原子% 超 75 原子% 以下

【0024】

図 2 に本発明における半導体層の好ましい組成条件（領域）を示す。

半導体層の組成が領域 1 内にあると、トランジスタ特性（移動度、オンオフ比、オフ電流、S 値、閾値電圧 (V_{th})、ヒステリシス、閾値電圧のシフト、耐湿性）に非常に優れた電界効果トランジスタが得られる。また、半導体層及びソース・ドレイン電極の形成にウェットエッチングを採用できるため、大型パネルを低いコストで製造できる。有機 EL ディスプレイや液晶ディスプレイ用途に特に適している。10

【0025】

領域 1 のうち、特に下記の範囲が最も好ましい。

(1) $Zn / (In + Sn + Zn)$ で表される原子組成比率が 57 原子% 以上 65 原子% 以下

(2) $Sn / (In + Sn + Zn)$ で表される原子組成比率が 10 原子% 以上 18 原子% 未満

前記範囲内だと、移動度 (cm^2 / Vs) 及びオンオフ比が高く、オフ電流及び S 値が小さく、かつ閾値電圧のシフト V_{th} (V) が小さい良好な電界効果トランジスタが得られる。さらに、前記範囲内だと、希少資源である In (インジウム) の含有量も少ないため、低い原料比で良好なターゲット及び良好な電界効果トランジスタが得られ工業的に最適である。20

【0026】

半導体層の組成が領域 3 内にあると、プロセス耐性が高くプロセス温度が高くとも劣化の危険性が少ない。また、耐湿性に優れた電界効果トランジスタが得られる。そのため、プロセス温度が高い無機 EL ディスプレイ用途に特に適している。

【0027】

半導体層の組成が領域 2 内にあると、低温の熱処理で高い特性が得られる。耐熱性の低い樹脂基板等を用いる用途（例えばフレキシブルディスプレイ）に特に適している。

【0028】

半導体層の組成が領域 4 内にあると、オフ電流が低い電界効果トランジスタが得られる。また、亜鉛が主成分のため原料コストが低く、製品から原料を回収する必要性がない。そのため、ディスポーザルな用途（IC タグ等）に特に適している。30

【0029】

半導体層の組成において、Sn 原子と In 原子の原子比 (Sn / In) は、0.41 以上 0.69 以下が特に好ましい。0.41 以上だと耐湿性が向上し、0.69 以下だと低温プロセスで優れたトランジスタ特性が得られる。また、酸化錫の低級酸化物の生成 (Sn 平均価数の低下) によるトランジスタ性能の低下（移動度の低下、オフ電流の増加、S 値の増加等）を避けることが出来る。

【0030】

半導体層は、In, Sn 及び Zn の他に、Ga、Al、B、Sc、Y、ランタノイド類 (La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)、Zr、Hf、Ge、Si、Ti、Mn、W、Mo、V、Cu、Ni、Co、Fe、Cr 及び Nb から選ばれた元素を 0 ~ 20 原子% 含んでいてもよい。

また、Na 含有量が 100 ppm 未満であることが好ましい。Na の含有量が 100 ppm 未満であると、電圧による可動イオンの量が少ないため電圧ストレスに対する信頼性が向上する（ V_{th} が小さくなる）。

以下、本発明の電界効果型トランジスタを構成する部材の例について説明する。

【0031】

1. 基板

10

20

30

40

50

特に制限はなく、本技術分野で公知のものを使用できる。例えば、ケイ酸アルカリ系ガラス、無アルカリガラス、石英ガラス等のガラス基板、シリコン基板、アクリル、ポリカーボネート、ポリエチレンナフタレート(P E N)等の樹脂基板、ポリエチレンテレフタレート(P E T)、ポリアミド等の高分子フィルム基材等が使用できる。基板や基材の厚さは 0.1 ~ 1.0 mm が一般的であり、 0.3 ~ 5 mm が好ましい。ガラス基板の場合は、化学的に、或いは熱的に強化させたものが好ましい。透明性や平滑性が求められる場合は、ガラス基板、樹脂基板が好ましく、ガラス基板が特に好ましい。軽量化が求められる場合は樹脂基板や高分子機材が好ましい。

【 0032 】

2. 半導体層

半導体層は、上述したとおり、 In 、 Zn 及び Sn の各原子を含む複合酸化物からなる。このような半導体層は、例えば、後述する本発明の複合酸化物ターゲット(半導体層用ターゲット) を使用して薄膜を形成することで作製できる。

また、半導体層は、粒子状の酸化物半導体を溶媒に溶かし、その酸化物半導体溶液を塗布又は印刷し、その後、加熱処理で溶媒を蒸発させることにより形成することもできる。この方法は、設備コストが低くエネルギー効率も高いため好ましい。

ゾルゲル法等の溶液の利用や CVD も利用できるが、大面積に均一に成膜するには半導体用ターゲットを用いスピッタリングで形成することが、トランジスタ特性が高くなることから最も好ましい。

【 0033 】

本発明において、半導体層は非晶質膜であることが好ましい。非晶質膜であることにより、絶縁膜や保護層との密着性が改善される、大面積でも均一なトランジスタ特性が容易に得られることとなる。ここで、半導体層が非晶質膜であるかは、 X 線結晶構造解析により確認できる。明確なピークが観測されない場合が非晶質である。

【 0034 】

また、半導体層の電子キャリア濃度が $10^{13} \sim 10^{18} / \text{cm}^3$ であることが好ましく、特に $10^{14} \sim 10^{17} / \text{cm}^3$ であることが好ましい。電子キャリア濃度が上記の範囲であれば、非縮退半導体となりやすく、トランジスタとして用いた際に移動度とオンオフ比のバランスが良好となり好ましい。キャリア密度が 10^{18} cm^{-3} 以下だとオフ電流を小さくでき、ノーマリーオフとしやすくなる。 10^{13} cm^{-3} 以上だと移動度を向上させることができる。

また、比抵抗は $10^{-1} \sim 10^9 \text{ cm}$ であることが好ましい。より好ましくは $10 \sim 10^7 \text{ cm}$ である。特に好ましくは、 $10^2 \sim 10^5 \text{ cm}$ である。 10^{-1} cm 以上だとオフ電流を小さくすることができる。 10^9 cm 以下だと移動度を高くし、閾値電圧を小さくできる。

また、バンドギャップが $2.0 \sim 6.0 \text{ eV}$ であることが好ましく、特に、 $2.8 \sim 5.0 \text{ eV}$ がより好ましい。バンドギャップは、 2.0 eV より小さいと可視光を吸収し電界効果型トランジスタが誤動作するおそれがある。一方、 6.0 eV より大きいとキャリアが供給されにくくなり電界効果型トランジスタが機能しなくなるおそれがある。

【 0035 】

半導体層は、熱活性型を示す非縮退半導体であることが好ましい。縮退半導体であるとキャリアが多すぎてオフ電流・ゲートリーク電流が増加する、閾値が負になりノーマリーオンとなるおそれがある。半導体層が非縮退半導体であるかは、ホール効果を用いた移動度とキャリア密度の温度変化の測定を行うことにより判断できる。また、半導体層を非縮退半導体とするには、成膜時の酸素分圧を調整する、後処理をすることで酸素欠陥量を制御しキャリア密度を最適化することで達成できる。

【 0036 】

半導体層の表面粗さ(RMS)は、 1 nm 以下が好ましく、 0.6 nm 以下がさらに好ましく、 0.3 nm 以下が特に好ましい。 1 nm より大きいと、移動度が低下するおそれがある。

10

20

30

40

50

半導体層は、酸化インジウムのビックスバイト構造の稜共有構造の少なくとも一部を維持している非晶質膜であることが好ましい。酸化インジウムを含む非晶質膜が酸化インジウムのビックスバイト構造の稜共有構造の少なくとも一部を維持しているかどうかは、高輝度のシンクロトロン放射等を用いた微小角入射X線散乱(GIXS)によって求めた動径分布関数(RDF)により、In-X(Xは, In, Zn)を表すピークが0.30から0.36nmの間にあることで確認できる(詳細については、下記の文献を参照すればよい。F.Utsuno, et al., Thin Solid Films, Volume 496, 2006, Pages 95-98)。

【0037】

さらに、原子間距離が0.30から0.36nmの間のRDFの最大値をA、原子間距離が0.36から0.42の間のRDFの最大値をBとした場合に、 $A/B > 0.7$ の関係を満たすことが好ましく、 $A/B > 0.85$ がより好ましく、 $A/B > 1$ がさらに好ましく、 $A/B > 1.2$ が特に好ましい。

A/B が0.7以下だと、半導体層をトランジスタの活性層として用いた場合、移動度が低下したり、閾値やS値が大きくなりすぎるおそれがある。 A/B が小さいことは、非晶質膜の近距離秩序性が悪いことを反映しているものと考えられる。

【0038】

また、In-Inの平均結合距離が0.3~0.322nmであることが好ましく、0.31~0.32nmであることが特に好ましい。In-Inの平均結合距離はX線吸収分光法により求めることができる。X線吸収分光法による測定では、立ち上がりから数百eVも高いエネルギーのところまで広がったX線吸収広域微細構造(EXAFS)を示す。EXAFSは励起された原子の周囲の原子による電子の後方散乱によって引き起こされる。飛び出していく電子波と後方散乱された波との干渉効果が起こる。干渉は電子状態の波長と周囲の原子へ行き来する光路長に依存する。EXAFSをフーリエ変換することで動径分布関数(RDF)が得られる。RDFのピークから平均結合距離を見積もることができる。

【0039】

半導体層の膜厚は、通常0.5~500nm、好ましくは1~150nm、より好ましくは3~80nm、特に好ましくは10~60nmである。0.5nmより薄いと工業的に均一に成膜することが難しい。一方、500nmより厚いと成膜時間が長くなり工業的に採用できない。また、3~80nmの範囲内にあると、移動度やオンオフ比等TFT特性が特に良好である。

【0040】

本発明では、非局在準位のエネルギー幅(E_0)が14meV以下であることが好ましい。半導体層の非局在準位のエネルギー幅(E_0)は10meV以下がより好ましく、8meV以下がさらに好ましく6meV以下が特に好ましい。非局在準位のエネルギー幅(E_0)が14meVより大きいと、半導体層をトランジスタの活性層として用いた場合、移動度が低下したり、閾値やS値が大きくなりすぎるおそれがある。半導体層の非局在準位のエネルギー幅(E_0)が大きいことは、非晶質膜の近距離秩序性が悪いことを反映しているものと考えられる。

【0041】

X線光電子分光法(XPS)で測定したSn平均価数は、+3.2以上が好ましく、+3.6以上がより好ましく、+3.8以上がさらに好ましい。上限は特に限定されないが通常+4.0以下である。XPS価電子帯スペクトルでは、Sn5sに起因するバンドは、低級酸化物であるSnO(Sn+2:4d¹05s²の電子配置)のスペクトルのみにみられ、SnO₂(Sn+4:4d¹0の電子配置)にはみられない。そのため、Sn5sバンドの相対強度からSn平均価数を求めることができる(参照:X線光電子分光法、1998年、丸善株式会社刊)。通常、スパッタで作製したSnO₂膜のSn平均価数は、+2.8程度である。

【0042】

10

20

30

40

50

X線局所構造解析(XAFS)法を用いたIn、Sn、Zn各金属元素周辺の局所構造解析において、Sn元素周りの構造はSnO₂と同様の構造を有していると、散乱による移動度の低下が抑制できて好ましい。またIn、Zn元素周りの構造はIZO薄膜と同様の構造を有しているとZnにより非晶質が安定化され好ましい。

なお、前記解析を行うに際し、一般的な蛍光法では解析に十分なデータを得ることができないので、多素子SSD検出器を用い、且つ薄膜試料基板を微小角度に傾けて放射光を入射させる斜入射法を用いて測定を行うことが好ましい。

【0043】

3. 第一及び第二の保護層

保護層により、真空中や低圧下で半導体の表面層の酸素が脱離し、オフ電流が高くなる、閾値電圧が負になることを防ぐことが出来る。また、大気下でも湿度等周囲の影響を受けず、閾値電圧等のトランジスタ特性のばらつきの発生を防ぐことが出来る。

【0044】

保護層を形成する材料は特に制限はない。本発明の効果を失わない範囲で一般に用いられているものを任意に選択できる。例えば、SiO₂、SiNx、Al₂O₃、Ta₂O₅、TiO₂、MgO、ZrO₂、CeO₂、K₂O、Li₂O、Na₂O、Rb₂O、Sc₂O₃、Y₂O₃、Hf₂O₃、CaHfO₃、PbTi₃、BaTa₂O₆、SrTiO₃、AlN等を用いることができる。これらのなかでも、SiO₂、SiNx、Al₂O₃、Y₂O₃、Hf₂O₃、CaHfO₃を用いるのが好ましく、より好ましくはSiO₂、SiNx、Y₂O₃、Hf₂O₃、CaHfO₃である。保護層は酸化物からなることが特に好ましく、SiO₂、Y₂O₃、Hf₂O₃、CaHfO₃等の酸化物が好ましい。これらの酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい(例えば、SiO₂でもSiO_xでもよい)。また、SiNxは水素元素を含んでいても良い。

このような保護層は、異なる2層以上の絶縁膜を積層した構造でもよい。

【0045】

また、保護層は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質か、非晶質であるのが好ましい。尚、保護層が非晶質であることが特に好ましい。非晶質膜であると界面の平滑性が良好で、移動度の向上、閾値電圧の抑制、S値の抑制効果が期待できる。また、ゲートリーク電流を抑制できる。

【0046】

半導体層の保護層は、非晶質酸化物あるいは非晶質窒化物であることが好ましく、非晶質酸化物であることが特に好ましい。また、保護層が酸化物でないと半導体中の酸素が保護層側に移動し、オフ電流が高くなったり、閾値電圧が負になりノーマリーオフを示すおそれがある。また、半導体層の保護層は、ポリ(4-ビニルフェノール)(PVP)、パリレン等の有機絶縁膜を用いてもよい。さらに、半導体層の保護層は無機絶縁膜及び有機絶縁膜の2層以上積層構造を有してもよい。

特に、半導体層に大きく接する第一の保護層を酸化物で、第二の保護層をSiNx等の窒化物で構成することが好ましい。このような構成をとると良好なトランジスタ特性と耐湿性を持たせることが容易である。

【0047】

保護層の形成は、PECVD、TEOS CVD、Cat-CVD、スパッタリング、スピニコート、印刷法等が利用できるが、工業的にはPECVDあるいはスパッタリングが好ましく、PECVDが特に好ましい。

【0048】

4. ゲート絶縁膜

ゲート絶縁膜を形成する材料にも特に制限はない。本発明の効果を失わない範囲で一般に用いられているものを任意に選択できる。例えば、SiO₂、SiNx、Al₂O₃、Ta₂O₅、TiO₂、MgO、ZrO₂、CeO₂、K₂O、Li₂O、Na₂O、Rb₂O、Sc₂O₃、Y₂O₃、Hf₂O₃、CaHfO₃、PbTi₃、BaTa₂O₆

10

20

30

40

50

SrTiO_3 , AlN 等を用いることができる。これらのなかでも、 SiO_2 , SiNx , Al_2O_3 , Y_2O_3 , Hf_2O_3 , CaHfO_3 を用いるのが好ましく、より好ましくは SiO_2 , SiNx , Y_2O_3 , Hf_2O_3 , CaHfO_3 である。これらの酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい（例えば、 SiO_2 でも SiO_x でもよい）。また、 SiNx は水素元素を含んでいても良い。

【0049】

このようなゲート絶縁膜は、異なる2層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質か、非晶質であるのが好ましい。

また、ゲート絶縁膜は、ポリ(4-ビニルフェノール) (PVP)、パリレン等の有機絶縁膜を用いてもよい。さらに、ゲート絶縁膜は無機絶縁膜及び有機絶縁膜の2層以上積層構造を有してもよい。

ゲート絶縁膜の形成は、PECVD、TEOS CVD、Cat-CVD、スパッタリング、スピンドルコート、印刷法等が利用できるが、工業的にはPECVDあるいはスパッタリングが好ましく、PECVDが特に好ましい。

【0050】

6. 電極

ゲート電極、ソース電極及びドレイン電極の各電極を形成する材料に特に制限はなく、本発明の効果を失わない範囲で一般に用いられているものを任意に選択することができる。

例えば、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物、 ZnO 、 SnO_2 等の透明電極や、 Al , Ag , Cr , Ni , Mo , Au , Ti , Ta , Cu 等の金属電極、又はこれらを含む合金の金属電極を用いることができる。また、それらを2層以上積層して接触抵抗を低減したり、界面強度を向上させることができ。また、ソース電極、ドレイン電極の接触抵抗を低減させるため半導体の電極との界面をプラズマ処理、オゾン処理等で抵抗を調整してもよい。

【0051】

本発明では、半導体層の一部を低抵抗化させてソース電極又はドレイン電極を形成してもよい。

半導体層の一部を低抵抗化させるには、例えば、低酸素分圧下、不活性ガス下、低圧下又は真空下で、熱処理あるいは紫外線光等のエネルギー線を照射する方法や、水素、窒素又はアルゴン等の不活性ガス環境下でプラズマを照射する方法等がある。

また、プラズマCVDにて SiNx 等で保護層を積層する際に、水素量等のプラズマ条件を調整することで低抵抗化してもよい。

【0052】

本発明の電界効果型トランジスタは、半導体層を遮光する構造を持つことが好ましい。半導体層を遮光する構造（例えば、遮光層）を持っていないと、光が半導体層に入射した場合にキャリア電子が励起されオフ電流が高くなるおそれがある。遮光層は、300~800nmに吸収を持つ薄膜が好ましい。遮光層は半導体層の上部、下部どちらかでも構わないが、上部及び下部の両方にあることが好ましい。また、遮光層はゲート絶縁膜やブラックマトリックス等と兼用されていても構わない。遮光層が片側だけにある場合、遮光層が無い側から光が半導体層に照射しないよう構造上工夫する必要がある。

【0053】

本発明の電界効果型トランジスタでは、半導体層とソース電極・ドレイン電極との間にコンタクト層を設けてもよい。コンタクト層は半導体層よりも抵抗が低いことが好ましい。コンタクト層の形成材料は、上述した半導体層と同様な組成の複合酸化物が使用できる。即ち、コンタクト層は In , Zn 等の各元素を含むことが好ましい。これらの元素を含まないと、コンタクト層と半導体層の間で元素の移動が発生し、ストレス試験等を行った際に閾値電圧のシフトが大きくなるおそれがある。

【0054】

10

20

30

40

50

コンタクト層の作製方法に特に制約はないが、成膜条件を変えて半導体層と同じ組成比のコンタクト層を成膜したり、半導体層と組成比の異なる層を成膜したり、半導体の電極とのコンタクト部分をプラズマ処理やオゾン処理により抵抗を高めることで構成したり、半導体層を成膜する際に酸素分圧等の成膜条件により抵抗を高くなる層を構成してもよい。また、本発明の電界効果型トランジスタでは、半導体層とゲート絶縁膜との間、及び／又は半導体層と保護層との間に、半導体層よりも抵抗の高い酸化物抵抗層を有することが好ましい。酸化物抵抗層が無いとオフ電流が発生する、閾値電圧が負となりノーマリーオンとなる、保護層成膜やエッティング等の後処理工程時に半導体層が変質し特性が劣化するおそれがある。

【0055】

10

続いて、本発明の電界効果型トランジスタの製造方法について説明する。

本発明の製造方法では、後述する本発明のターゲットを用い、半導体層を成膜する工程を含む。

また、半導体層を成膜する工程、半導体層上に保護層を形成する工程を有し、保護層を形成した後に150～350で熱処理する工程を含むことを特徴とする。尚、上述した電界効果型トランジスタの各構成部材（層）は、本技術分野で公知の手法で形成できる。

【0056】

20

具体的に、成膜方法としては、スプレー法、ディップ法、CVD法等の化学的成膜方法、又はスパッタ法、真空蒸着法、イオンプレーティング法、パルスレーザーディポジション法等の物理的成膜方法を用いることができる。キャリア密度が制御し易い、及び膜質向上が容易であることから、好ましくは物理的成膜方法を用い、より好ましくは生産性が高いことからスパッタ法を用いる。

スパッタリングでは、複合酸化物の焼結ターゲットを用いる方法、複数の焼結ターゲットを用いコスパッタを用いる方法、合金ターゲットを用い反応性スパッタを用いる方法等が利用できる。但し、複合酸化物の焼結ターゲットを用いる方法では、複数の焼結ターゲットを用いコスパッタを用いる方法や、合金ターゲットを用い反応性スパッタを用いる方法に比べ、均一性や再現性が向上し、非局在準位のエネルギー幅（ E_0 ）が低減させ、移動度の向上、S値の低減、閾値電圧の低減等、トランジスタ特性を向上させることができる。好ましくは、複合酸化物の焼結ターゲットを用いる。RF、DCあるいはACスパッタリング等公知のものが利用できるが、均一性や量産性（設備コスト、成膜速度）からDCあるいはACスパッタリングが好ましい。X線光電子分光法（XPS）で測定したSn平均価数は、+3.2以上にする観点からはRFスパッタリングが好ましい。

30

【0057】

成膜時の基板温度は、室温（30）以上250以下が好ましく、50以上200以下がより好ましい。250以下だとTFTを作製した際にオフ電流の低減が期待できる。室温（30）以上だと連続成膜時の基板温度上昇による成膜条件の変動の低減が期待できる。

40

また、成膜時に酸素の取組みを増加させるような処置を取ることが好ましい。成膜時に酸素の取組みを増加させるような処置としては、不活性ガス（アルゴン等）と酸素の混合気体を流入させる、オゾンアシストやRFスパッタリングによって酸素ラジカル（オゾン）量を増加させる、基板間距離・投入電力・全圧の調整等があげられる。

【0058】

40

成膜時の酸素分圧は、 10^{-3} Pa～ 10^{-1} Paで行うことが好ましく、 5×10^{-3} Pa～ 10^{-1} Paで行うことがより好ましい。酸素分圧 10^{-3} Pa以上だと酸化錫の低級酸化物の生成を抑えることができる。 10^{-1} Pa以下だと成膜速度が速くなることが期待できる。

形成した膜を各種エッティング法によりパターニングできる。

【0059】

50

本発明では半導体層を、本発明のターゲットを用い、DC又はACスパッタリングにより成膜することがより好ましい。DC又はACスパッタリングを用いることにより、RF

スパッタリングの場合と比べて、成膜時のダメージを低減できる。XPSで測定したSn平均価数を高くしたい場合は、RFスパッタリングを用いてもよい。RFスパッタリングを用いることで、XPSで測定したSn平均価数を制御しやすい。このため、電界効果型トランジスタにおいて、閾値電圧シフトの低減、移動度の向上、閾値電圧の減少、S値の減少等の効果が期待できる。

【0060】

また、本発明では半導体層成膜後150～350で熱処理することが好ましい。特に、半導体層と半導体の保護層を形成した後に、150～350で熱処理することが好ましい。150より低いと得られるトランジスタの熱安定性や耐熱性が低下したり、移動度が低くなったり、S値が大きくなったり、閾値電圧が高くなるおそれがある。一方、350より高いと耐熱性のない基板が使用できない、熱処理用の設備費用がかかるおそれがある。

10

【0061】

熱処理温度は160～300がより好ましく、170～260がさらに好ましく、180～240が特に好ましい。特に、熱処理温度が180以下であれば、基板としてPEN等の耐熱性の低い樹脂基板を利用できるため好ましい。

熱処理時間は、通常1秒～24時間が好ましいが、処理温度により調整することが好ましい。例えば、70～180では、10分から24時間がより好ましく、20分から6時間がさらに好ましく、30分～3時間が特に好ましい。180～260では、6分から4時間がより好ましく、15分から2時間がさらに好ましい。260～300では、30秒から4時間がより好ましく、1分から2時間が特に好ましい。300～350では、1秒から1時間がより好ましく、2秒から30分が特に好ましい。

20

熱処理は、不活性ガス中で酸素分圧が 10^{-3} Pa以下の環境下で行うか、あるいは半導体層を保護層で覆った後に行なうことが好ましい。上記条件下だと再現性が向上する。

半導体層を形成した後に150～350で熱処理し、さらに半導体の保護層を形成した後に、150～350で熱処理すると特に好ましい。前記のようにすると半導体特性が改善することに加え再現性及び均一性が向上し、半導体膜の成膜条件に対する依存性も小さくなる。

【0062】

典型的な電界効果型トランジスタでは、ソース・ドレイン電極間に、5～20V程度の電圧Vdを印加したとき、ゲート電圧Vgを、0Vと5～20Vの間でスイッチすることで、ソース・ドレイン電極間の電流Idを制御する（オンオフする）ことができる。

30

トランジスタ特性の評価項目としては、さまざまなものがあるが、たとえば、電界効果移動度μ、閾値電圧（Vth）、オンオフ比、S値等が上げられる。

電界効果移動度は、線形領域や飽和領域の特性から求めることができる。たとえば、トランジスタ特性の結果から、Id-Vgのグラフを作製し、この傾きから電界効果移動度を導く方法が挙げられる。本明細書では特にこだわらない限り、この手法で評価している。

閾値電圧の求め方はいくつかの方法があるが、たとえば Id-Vgのグラフの×切片から閾値電圧Vthを導くことが挙げられる。

40

オンオフ比はトランジスタ特性における、最も大きなIdと、最も小さなIdの値の比から求めることができる。

【0063】

そして、S値は、トランジスタ特性の結果から、Log(Id)-Vdのグラフを作製し、この傾きの逆数から導出することができる。

S値の単位は、V/decadeであり、小さな値であることが好ましい。S値は1.0V/dec以下が好ましく、0.5V/dec以下がより好ましく、0.3V/dec以下がさらに好ましく、0.1V/dec以下が特に好ましい。0.8V/dec以下だと駆動電圧が小さくなり消費電力を低減できる可能性がある。特に、有機ELディスプレイで用いる場合は、直流駆動のためS値を0.3V/dec以下にすると消費電力を大幅

50

に低減できるため好ましい。尚、S値 (Swing Factor) とは、オフ状態からゲート電圧を増加させた際に、オフ状態からオン状態にかけてドレイン電流が急峻に立ち上がるが、この急峻さを示す値である。下記式で定義されるように、ドレイン電流が1桁 (10倍) 上昇するときのゲート電圧の増分をS値とする。

$$S\text{ 値} = dVg / d\log(Ids)$$

S値が小さいほど急峻な立ち上がりとなる（「薄膜トランジスタ技術のすべて」、鵜飼育弘著、2007年刊、工業調査会）。S値が大きいと、オンからオフに切り替える際に高いゲート電圧をかける必要があり、消費電力が大きくなるおそれがある。

【0064】

本発明の電界効果トランジスタでは、移動度は $3 \text{ cm}^2/\text{Vs}$ 以上が好ましく、 $8 \text{ cm}^2/\text{Vs}$ 以上がより好ましく、 $10 \text{ cm}^2/\text{Vs}$ 以上がさらに好ましく、 $16 \text{ cm}^2/\text{Vs}$ 以上が特に好ましい。 $3 \text{ cm}^2/\text{Vs}$ より小さいとスイッチング速度が遅くなり大画面高精細のディスプレイに用いることができないおそれがある。

オンオフ比は、 10^7 以上が好ましく、 10^8 以上がより好ましく、 10^9 以上が特に好ましい。

オフ電流は、 $2 \times 10^{-12} \text{ A}$ (2 pA) 以下が好ましく、 1 pA 以下がより好ましく、 0.1 pA 以下が特に好ましい。オフ電流が 2 pA より小さいとディスプレイの TFT として用いた場合にコントラストが良好となり、画面の均一性が向上することが期待できる。

【0065】

ゲートリーキ電流は 1 pA 以下が好ましい。 1 pA より小さいとディスプレイの TFT として用いた場合にコントラストの低下を抑制できる。

閾値電圧は、通常 $-1 \sim -5 \text{ V}$ であるが、 $-0.5 \sim -3 \text{ V}$ が好ましく、 $0 \sim 2 \text{ V}$ がより好ましく、 $0 \sim 1 \text{ V}$ が特に好ましい。 -1 V より大きいとオフ時にかける電圧が小さくなり消費電力を低減できる可能性がある。 5 V より小さいと駆動電圧が小さくなり消費電力を低減できる可能性がある。

また、 $10 \mu\text{A}$ の直流電圧 50 mV で 100 時間加えた前後の閾値電圧のシフト量は、 1.0 V 以下が好ましく、 0.5 V 以下がより好ましい。 1 V より小さいと有機 EL ディスプレイのトランジスタとして利用した場合、画質の経時変化を低減できる。

【0066】

また、伝達曲線でゲート電圧を昇降させた場合のヒステリシスが小さい方が好ましい。ヒステリシスが小さいと駆動電圧を低減できる可能性がある。

また、チャンネル幅 W とチャンネル長 L の比 W/L は、通常 $0.1 \sim 100$ 、好ましくは $0.5 \sim 20$ 、特に好ましくは $1 \sim 8$ である。 W/L が 100 を越えると漏れ電流が増えたり、on-off 比が低下したりするおそれがある。 0.1 より小さいと電界効果移動度が低下したり、ピンチオフが不明瞭になったりするおそれがある。また、チャンネル長 L は通常 $0.1 \sim 1000 \mu\text{m}$ 、好ましくは $1 \sim 100 \mu\text{m}$ 、さらに好ましくは $2 \sim 10 \mu\text{m}$ である。 $0.1 \mu\text{m}$ 未満では工業的に製造が難しくまた漏れ電流が大きくなるおそれがある、 $1000 \mu\text{m}$ を超えると素子が大きくなりすぎて好ましくない。

【0067】

続いて、本発明の半導体層形成用スパッタリングターゲットについて説明する。

本発明のスパッタリングターゲットは、通常 In 原子、Sn 原子及びZn を含有し、 $Zn / (In + Sn + Zn)$ で表される原子組成比率が 25 原子% 以上 70 原子% 以下であり、 $Sn / (In + Sn + Zn)$ で表される原子組成比率が 50 原子% 未満である。

【0068】

さらに、In 原子、Sn 原子及びZn 原子を含有する酸化物焼結体であり、 $Zn / (In + Sn + Zn)$ で表される原子組成比率が 70 原子% 以下であり、 $In / (In + Sn + Zn)$ で表される原子組成比率が 33 原子% 未満であり、 $Sn / (In + Sn + Zn)$ で表される原子組成比率が 5 原子% 以上 15 原子% 未満であることがより好ましい。

【0069】

10

20

30

40

50

$Zn / (In + Sn + Zn)$ が 70 原子% 以下であると、 Zn 酸化物の生成による相対密度の低下やバルク抵抗の高抵抗化を防げる。 $In / (In + Sn + Zn)$ で表される原子組成比率が 33 原子% 未満であると、原料コストの増加によるコストアップを防ぎやすい。 $Sn / (In + Sn + Zn)$ が 5 原子% 以上だと Sn と Zn の価数バランスがとれターゲットの相対密度が上がりバルク抵抗を下げるやすくなり、15 原子% 未満であると Sn の低級酸化物の生成によるバルク抵抗の高抵抗化を防ぎやすい。すなわち、前記範囲内であると、相対密度が高く、抵抗の低いターゲットを安定して作製できる。また、そのターゲットを用いて特性（移動度、オンオフ比、S 値、V_{t h} シフト）の良好な電界効果トランジスタが得られる。また、希少資源である In （インジウム）の含有量も少なく、安い原料比で良好なターゲットが得られ工業的に最適である。

10

【0070】

さらに、 $Zn / (In + Sn + Zn)$ で表される原子組成比率が 60 原子% 以上 67 原子% 以下であり、 $In / (In + Sn + Zn)$ で表される原子組成比率が 18 原子% 以上 28 原子% 以下であり、 $Sn / (In + Sn + Zn)$ で表される原子組成比率が 7 原子% 以上 14 原子% 以下であることが特に好ましい。

【0071】

ターゲットの出発原料としては、一般的に酸化インジウム粉末と、酸化亜鉛粉末と、酸化錫粉末の粉末を用いるが、これらの単体、化合物、複合酸化物等を原料としてもよい。

各原料粉の純度は、通常 99.9% (3N) 以上、好ましくは 99.99% (4N) 以上、さらに好ましくは 99.995% 以上、特に好ましくは 99.999% (5N) 以上である。各原料粉の純度が 99.9% (3N) 未満だと、不純物により半導体特性が低下する、信頼性が低下する等のおそれがある。特に Na 含有量が 100 ppm 未満であると薄膜トランジスタを作製した際に信頼性が向上し好ましい。

20

【0072】

原料粉について、比表面積が $3 \sim 16 \text{ m}^2 / \text{g}$ である酸化インジウム粉、酸化錫粉、亜鉛粉あるいは複合酸化物粉を含み、粉体全体の比表面積が $3 \sim 16 \text{ m}^2 / \text{g}$ である混合粉体を原料とすることが好ましい。尚、各酸化物粉末の比表面積が、ほぼ同じである粉末を使用することが好ましい。これにより、より効率的に粉碎混合できる。具体的には、比表面積の比が $1/4 \sim 4$ 倍以内にすることが好まく、 $1/2 \sim 2$ 倍以内が特に好ましい。比表面積が違すぎる場合、効率的な粉碎混合が出来ず、焼結体中に酸化物の粒子が残る場合がある。ただし、酸化亜鉛の比表面積は酸化インジウム、酸化錫の比表面積よりも小さいことが好ましい。このことによりターゲットの色むらを抑えることができる。

30

【0073】

混合粉体を、例えば、湿式媒体攪拌ミルを使用して混合粉碎する。このとき、粉碎後の比表面積が原料混合粉体の比表面積より $1.0 \sim 3.0 \text{ m}^2 / \text{g}$ 増加する程度か、又は粉碎後の平均メジアン径が $0.6 \sim 1 \mu\text{m}$ となる程度に粉碎することが好ましい。このように調整した原料粉を使用することにより、仮焼工程を全く必要とせずに、高密度の酸化物焼結体を得ることができる。また、還元工程も不要となる。

【0074】

尚、原料混合粉体の比表面積の增加分が $1.0 \text{ m}^2 / \text{g}$ 未満又は粉碎後の原料混合粉の平均メジアン径が $1 \mu\text{m}$ を超えると、焼結密度が十分に大きくならない場合がある。一方、原料混合粉体の比表面積の增加分が $3.0 \text{ m}^2 / \text{g}$ を超える場合又は粉碎後の平均メジアン径が $0.6 \mu\text{m}$ 未満にすると、粉碎時の粉碎器機等からのコンタミ（不純物混入量）が増加する場合がある。

40

【0075】

ここで、各粉体の比表面積は BET 法で測定した値である。各粉体の粒度分布のメジアン径は、粒度分布計で測定した値である。これらの値は、粉体を乾式粉碎法、湿式粉碎法等により粉碎することにより調整できる。

原料粉の所望の配合割合、混合方法、成形する方法は特に限定されず、従来から公知の各種湿式法又は乾式法を用いることができる。

50

【0076】

乾式法としては、コールドプレス (Cold Press) 法やホットプレス (Hot Press) 法等を挙げることができる。コールドプレス法では、混合粉を成形型に充填して成形体を作製し、焼結させる。ホットプレス法では、混合粉を成形型内で、通常 700 ~ 1000 度で 1 ~ 48 時間、好ましくは 800 ~ 950 度で 3 ~ 24 時間に直接焼結させる。

乾式法のコールドプレス (Cold Press) 法としては、粉碎工程後の原料をスプレードライヤー等で乾燥した後、成形する。成形は公知の方法、例えば、加圧成形、冷間静水圧加圧、金型成形、鋳込み成形射出成形が採用できる。焼結密度の高い焼結体 (ターゲット) を得るためにには、冷間静水圧 (CIP) 等加圧を伴う方法で成形するのが好ましい。尚、成形処理に際しては、ポリビニルアルコールやメチルセルロース、ポリワックス、オレイン酸等の成形助剤を用いてもよい。

10

【0077】

次いで、得られた成形物を焼結して焼結体を得る。また、焼結は酸素を流通することにより酸素雰囲気中で焼結するか、加圧下にて焼結するのがよい。これにより亜鉛の蒸散を抑えることができ、ポイド (空隙) のない焼結体が得られる。このようにして製造した焼結体は、密度が高いため、使用時におけるノジュールやパーティクルの発生が少ないことから、膜特性に優れた酸化物半導体膜を作製することができる。

1000 以上での昇温速度を 30 / h 以上、冷却時の降温速度を 30 / h 以上とするのが好ましい。昇温速度を 30 / h 未満であると酸化物の分解が進行しピンホール数が多くなり、また冷却時の降温速度を 30 / h 未満とすると In の組成比が変化するおそれがある。

20

【0078】

湿式法としては、例えば、濾過式成形法 (特開平 11 - 286002 号公報参照) を用いるのが好ましい。この濾過式成形法は、セラミックス原料スラリーから水分を減圧排水して成形体を得るための非水溶性材料からなる濾過式成形型であって、1 個以上の水抜き孔を有する成形用下型と、この成形用下型の上に載置した通水性を有するフィルターと、このフィルターをシールするためのシール材を介して上面側から挟持する成形用型枠からなり、前記成形用下型、成形用型枠、シール材、及びフィルターが各々分解できるよう組立てられており、該フィルター面側からのみスラリー中の水分を減圧排水する濾過式成形型を用い、混合粉、イオン交換水と有機添加剤からなるスラリーを調製し、このスラリーを濾過式成形型に注入し、該フィルター面側からのみスラリー中の水分を減圧排水して成形体を作製し、得られたセラミックス成形体を乾燥脱脂後、焼成する。

30

【0079】

乾式法あるいは湿式法で得られた焼結体のバルク抵抗をターゲット全体として均一化するために還元処理ことが好ましい。還元工程は、必要に応じて設けられる工程である。適用することができる還元方法としては、例えば、還元性ガスによる方法や真空焼成又は不活性ガスによる還元等が挙げられる。

40

還元性ガスによる還元処理の場合、水素、メタン、一酸化炭素や、これらのガスと酸素との混合ガス等を用いることができる。

不活性ガス中の焼成による還元処理の場合、窒素、アルゴンや、これらのガスと酸素との混合ガス等を用いることができる。

尚、還元処理時の温度は、通常 300 ~ 1200 度、好ましくは 500 ~ 800 度である。また、還元処理の時間は、通常 0.01 ~ 10 時間、好ましくは 0.05 ~ 5 時間である。

【0080】

酸化物焼結体に、研磨等の加工を施すことによりターゲットとなる。具体的には、焼結体を、例えば、平面研削盤で研削して表面粗さ Ra を 5 μm 以下とする。表面粗さは、Ra 0.3 μm であることがより好ましく、Ra 0.1 μm であることが特に好ましい。さらに、ターゲットのスパッタ面に鏡面加工を施して、平均表面粗さ Ra が 1000 才

50

ングストローム以下としてもよい。この鏡面加工（研磨）は機械的な研磨、化学研磨、メカノケミカル研磨（機械的な研磨と化学研磨の併用）等の、すでに知られている研磨技術を用いることができる。例えば、固定砥粒ポリッシャー（ポリッシュ液：水）で#2000以上にポリッシングしたり、又は遊離砥粒ラップ（研磨材：SiCペースト等）にてラッピング後、研磨材をダイヤモンドペーストに換えてラッピングすることによって得ることができる。このような研磨方法には特に制限はない。

【0081】

尚、ターゲットの清浄処理には、エアープロー や流水洗浄等を使用できる。エアープローで異物を除去する際には、ノズルの向い側から集塵機で吸気を行なうとより有効に除去できる。エアープロー や流水洗浄の他に、超音波洗浄等を行なうこともできる。超音波洗浄では、周波数25～300KHzの間で多重発振させて行なう方法が有効である。例えば周波数25～300KHzの間で、25KHz刻みに12種類の周波数を多重発振させて超音波洗浄を行なうのがよい。

10

【0082】

得られたターゲットを加工後、バッキングプレートへボンディングすることにより、成膜装置に装着して使用できるスパッタリングターゲットとなる。バッキングプレートは銅製が好ましい。ボンディングにはインジウム半田を用いることが好ましい。

【0083】

加工工程は、上記のようにして焼結して得られた焼結体を、さらにスパッタリング装置への装着に適した形状に切削加工し、またバッキングプレート等の装着用治具を取り付けるための、必要に応じて設けられる工程である。ターゲットの厚みは通常2～20mm、好ましくは3～12mm、特に好ましくは4～6mmである。また、複数のターゲットを一つのバッキングプレートに取り付け、実質一つのターゲットとしてもよい。また、表面は200～10,000番のダイヤモンド砥石により仕上げを行うことが好ましく、400～5,000番のダイヤモンド砥石により仕上げを行うことが特に好ましい。200番より小さい、あるいは10,000番より大きいダイヤモンド砥石を使用するとターゲットが割れやすくなるおそれがある。

20

【0084】

ターゲット中における各化合物の粒径は、それぞれ20μm以下が好ましく、10μm以下がさらに好ましく、5μm以下が特に好ましい。尚、粒径は電子プローブマイクロアナライザ（EPMA）で測定した平均粒径である。結晶粒径は、例えば、原料である酸化インジウム、酸化スズ、酸化亜鉛の各粉体の配合比や原料粉体の粒径、純度、昇温時間、焼結温度、焼結時間、焼結雰囲気、降温時間を調製することにより得られる。化合物の粒径が20μmより大きいとスパッタ時にノジュールが発生するおそれがある。

30

【0085】

ターゲットの相対密度は、理論密度の95%以上が好ましく、98%以上がより好ましく、99%以上が特に好ましい。ターゲットの密度が95%より小さく強度が不十分となり成膜時にターゲットが破損するおそれがある。また、トランジスタを作製した際に性能が不均一になるおそれがある。相対密度とは、加重平均より算出した理論密度に対して相対的に算出した密度である。各原料の密度の加重平均より算出した密度が理論密度であり、これを100%とする。

40

ターゲットのバルク抵抗は、20m以下が好ましく、10m以下がより好ましく、5m以下が特に好ましい。20mより大きいとDCスパッタでの成膜時にターゲットが破損するおそれがある。また、異常放電によりスパークが発生し、ターゲットが割れたり、スパークにより飛び出した粒子が成膜基板に付着し、酸化物半導体膜としての性能を低下させたりする場合がある。また、放電時にターゲットが割れるおそれもある。尚、バルク抵抗は抵抗率計を使用し、四探針法により測定した値である。

【0086】

ターゲットの抗折力は、8kg/mm²以上であることが好ましく、10kg/mm²以上であることがより好ましく、12kg/mm²以上であることが特に好ましい。タ-

50

ゲットの運搬、取り付け時に荷重がかかり、ターゲットが破損するおそれがあるという理由で、ターゲットには、一定以上の抗折力が要求され、 $8 \text{ kg} / \text{mm}^2$ 未満では、ターゲットとしての使用に耐えられないおそれがある。ターゲットの抗折力は、JIS R 1601に準じて測定することができる。

【0087】

ターゲット内における亜鉛以外の、陽性元素のばらつきの範囲が 0.5% 以内であることが好ましい。ターゲット内における密度のばらつきの範囲が 3% 以内であることが好ましい。

ターゲットの表面粗さ $R_a = 0.5 \mu\text{m}$ であり、方向性のない研削面を備えていることが好ましい。 R_a が $0.5 \mu\text{m}$ より大きかったり、研磨面に方向性があると、異常放電が起きたり、パーティクルが発生するおそれがある。

ターゲット内におけるフェレー径 $2 \mu\text{m}$ 以上のピンホール数が単位面積当たり 50 個 / mm^2 以下が好ましく、20 個 / mm^2 以下がより好ましく、5 個 / mm^2 以下がさらに好ましい。尚、ターゲット内部のフェレー径 $2 \mu\text{m}$ 以上のピンホール数が 50 個 / mm^2 より多いと、ターゲット使用初期から末期までに異常放電が多発する傾向になって好ましくなく、また、得られるスパッタ膜の平滑性も低下する傾向にある。ターゲット内部のフェレー径 $2 \mu\text{m}$ 以上のピンホールが 5 個 / mm^2 以下だと、ターゲット使用初期から末期まで異常放電を抑制でき、また、得られるスパッタ膜は非常に平滑である。ここで、フェレー径とは、ピンホールを粒子として見立てた場合に、粒子を挟むある一定方向の平行線間隔のことをいう。例えば、倍率 100 倍の SEM 像による観察で計測できる。

【0088】

本発明の半導体膜は、In 原子、Sn 原子及びZn 原子を含む酸化物であり、かつ、 $Zn / (In + Sn + Zn)$ で表される原子組成比率が 25 原子% 以上 75 原子% 以下であり、 $Sn / (In + Sn + Zn)$ で表される原子組成比率が 50 原子% 未満であり、Sn の平均価数が +3.2 以上であることを特徴とする。Sn の平均価数は +3.6 以上が好ましく、+3.8 以上がさらに好ましい。

本発明の半導体膜は、上述した本発明のスパッタリングターゲットを使用して、成膜することで作製できる。電界効果型トランジスタの半導体層等に好適に使用できる。

尚、Sn の平均価数は、X 線光電子分光法 (XPS) で測定した値である。

【実施例】

【0089】

電界効果型トランジストを作製する前に、トランジスタの半導体層となる酸化物半導体膜を成膜し、エッチング性等、薄膜の特性を評価した。

【0090】

評価例 1

(1) スパッタリングターゲットの製造

原料として、酸化インジウム、酸化亜鉛及び酸化錫の粉末を、原子比 $[In / (In + Sn + Zn)]$ が 0.38、原子比 $[Sn / (In + Sn + Zn)]$ が 0.15、原子比 $[Zn / (In + Sn + Zn)]$ が 0.47 となるように混合した。これを湿式ボールミルに供給し、72 時間混合粉碎して原料微粉末を得た。酸化インジウム、酸化亜鉛及び酸化錫の原料粉末の比表面積はそれぞれ $1.5 \text{ m}^2 / \text{g}$ 、 $4 \text{ m}^2 / \text{g}$ 、 $8 \text{ m}^2 / \text{g}$ であった。

得られた原料微粉末を造粒した後、直径 10 cm、厚さ 5 mm の寸法にプレス成形し、これを焼成炉に入れ、1400 度で 12 時間焼成して、焼結体を得た。焼結体のバルク抵抗は 3 mΩ、理論相対密度は 0.99 であった。尚、理論相対密度は各酸化物の比重とその量比から計算した密度を、アルキメデス法で測定した密度との比率を計算して求めた。また、組成を分析したところ原子比 $[In / (In + Sn + Zn)]$ が 0.38、原子比 $[Sn / (In + Sn + Zn)]$ が 0.15、原子比 $[Zn / (In + Sn + Zn)]$ が 0.47 であり、Na 含有量が 100 ppm 未満であった。X 線回折で構造解析をしたところ、焼結体はビックスバイト構造化合物とスピネル構造化合物を含んでいた。電子

10

20

30

40

50

ロープマイクロアナライザ(E P M A)で測定した平均粒径は、ビックスバイト構造化合物及びスピネル構造化合物とともに $10 \mu\text{m}$ 以下であった。

焼結体を加工・清浄処理した後、パッキングプレートにボンディングしてスパッタリングターゲットとした。

【0091】

(2) 薄膜作製と評価

ガラス基板(コーニング1737)上に、上記(1)で製造したターゲットを使用して半導体層に相当する膜を形成し評価した。

スパッタ条件は、基板温度； 25°C 、到達圧力； $1 \times 10^{-6} \text{ Pa}$ 、雰囲気ガス；Ar 97% 及び酸素3%、スパッタ圧力(全圧)； $5 \times 10^{-1} \text{ Pa}$ 、投入電力100W、S-T距離 100 mm とした。
10

得られた薄膜をICP法で分析した。原子比[In / (In + Sn + Zn)]が0.40、原子比[Sn / (In + Sn + Zn)]が0.15、原子比[Zn / (In + Sn + Zn)]が0.45であった。

上記薄膜を大気下で、 280°C で1時間の熱処理を行った。

得た薄膜について、XPSで測定したSn平均価数は、+3.8以上であった。尚、平均価数は、Snの5sバンドの相対強度から求めることができる。

また、X線局所構造解析(XAFS)法を用いたIn、Sn、Zn各金属元素周辺の局所構造解析において、Sn元素周りの構造は SnO_2 と同様の構造を有しており、In、Zn元素周りの構造はIZO薄膜と同様の構造を有していることが確認できた。
20

また、比抵抗は $10 \Omega \text{ cm}$ 、キャリア密度は 10^{16} cm^{-3} であった。さらに、ホール効果の温度変化測定から非縮退半導体であることを確認した。

また、以下の項目について評価した。結果を表1に示す。

【0092】

(1) 結晶性

X線結晶構造解析により、ハローパターンが観測されたものを非晶質であると判断した。
。

(2) PAN耐性

PANによるエッチング速度が $10 \text{ nm}/\text{分}$ 以上のものを×とし、それ以外のものをとした。
30

ここで、PAN耐性の評価には、40のPANエッチング液(リン酸87wt%、硝酸3wt%、酢酸10wt%)を用いた。PANエッチング液(リン酸、硝酸、酢酸を含むエッチング液)は、通常リン酸が20~95wt%、硝酸0.5~5wt%、酢酸3~50wt%の範囲にあるものが用いられる。

(3) 蒽酸に対するエッチング性

蒽酸系エッチング液として、35のITO-06N(関東化学(株))を用いエッチング速度を測定した。尚、150%オーバーエッチング後に顕微鏡観察して残渣の有無を確認した。○は残渣が少ないとおり、×は残渣が多いときである。

エッチング性の評価において、○が最も良好で、△は良好で、×は不良を示す。

(4) ドライエッチング性

反応性イオンエッチング(RIE)のエッチングレートを測定した。エッチングレート $1 \text{ nm}/\text{分}$ 以上でエッチング可能であったものをドライエッチング可能(○)と判定した。
40

【0093】

評価例2-24

原料粉末を配合比、成膜条件を、表1~3に示すように変更した他は、評価例1と同様にして、酸化物半導体膜を形成し、評価した。

尚、評価例18で作製したターゲットのバルク抵抗は 2Ω 、理論相対密度は0.99であった。また、評価例1と同様にして得た薄膜についてXPSで測定したSn平均価数は、+3.8以上であった。
50

【0094】

評価例 25-27

原料粉末を配合比、成膜条件を、表3に示すように変更した他は、評価例1と同様にして、酸化物半導体膜を形成し、評価した。

【0095】

【表1】

		評価例									
		1	2	3	4	5	6	7	8	9	10
ターゲット 原子比	In/(In+Sn+Zn) Sn/(In+Sn+Zn)	0.38 0.15	0.33 0.20	0.28 0.15	0.23 0.14	0.18 0.19	0.14 0.23	0.53 0.05	0.43 0.05	0.33 0.05	0.33 0.05
Zn/(In+Sn+Zn)	0.47	0.52	0.57	0.63	0.63	0.63	0.42	0.52	0.52	0.63	
成膜条件 雰囲気ガス	Ar:97% O2:3%	Ar:97% O2:3%	Ar:97% O2:3%	Ar:97% O2:3%	Ar:97% O2:3%	Ar:97% O2:3%	Ar:97% O2:3%	Ar:97% O2:3%	Ar:97% O2:3%	Ar:97% O2:3%	
全圧 [Pa]	0.5	0.5	0.5	0.5	0.5	0.5	0.5	0.5	0.5	0.5	0.5
酸素分圧 [$\times 10^{-3}$ Pa]	15	15	15	15	15	15	15	15	15	15	15
成膜後の熱処理温度[°C]	280	280	280	280	280	280	280	280	280	280	280
膜組成 原子比	In/(In+Sn+Zn) Sn/(In+Sn+Zn)	0.40 0.15	0.35 0.20	0.30 0.15	0.30 0.15	0.25 0.15	0.20 0.20	0.15 0.25	0.55 0.05	0.45 0.05	0.35 0.05
Zn/(In+Sn+Zn)	0.45	0.50	0.50	0.55	0.60	0.60	0.60	0.60	0.40	0.50	0.60
図2示す組成領域	領域1	領域1	領域1	領域1	領域1	領域1	領域3	領域3	領域2	領域2	領域2
薄膜特性 結晶性(X線回折)	非晶質	非晶質	非晶質	非晶質	非晶質	非晶質	非晶質	非晶質	非晶質	非晶質	非晶質
PAN耐性	○	○	○	○	○	○	○	○	×	×	×
蔴酸系エッチング液エッキング性	◎	◎	◎	○	○	○	○	○	○	○	○
蔴酸系エッチング液エッキング速度(nm/分)	150	200	100	300	350	200	100	200	300	300	400
蔴酸系エッチング後の残渣	○	○	○	○	○	○	○	○	○	○	○
トライエッキング適性	○	○	○	○	○	○	○	○	○	○	○

【0096】
【表2】

		評価例							
		11	12	13	14	15	16	17	18
原子比	In/(In+Sn+Zn)	0.12	0.34	0.24	0.34	0.24	0.15	0.05	0.35
	Sn/(In+Sn+Zn)	0.13	0.24	0.24	0.34	0.34	0.33	0.32	0.15
	Zn/(In+Sn+Zn)	0.73	0.42	0.52	0.32	0.42	0.52	0.63	0.50
成膜条件	雰囲気ガス	Ar:97% O ₂ :3%							
	全圧 [Pa]	0.5	0.5	0.5	0.5	0.5	0.5	0.5	0.5
	酸素分圧 [$\times 10^{-3}$ Pa]	15	15	15	15	15	15	15	15
膜組成	成膜後の熱処理温度[°C]	280	280	280	280	280	280	280	280
	In/(In+Sn+Zn)	0.15	0.35	0.25	0.35	0.25	0.15	0.05	0.37
	Sn/(In+Sn+Zn)	0.15	0.25	0.25	0.35	0.35	0.35	0.35	0.15
原子比	Zn/(In+Sn+Zn)	0.70	0.40	0.50	0.30	0.40	0.50	0.60	0.48
	図2示す組成領域	領域4	領域外	領域3	領域外	領域外	領域外	領域外	領域1
	薄膜特性	結晶性(X線回折)	非晶質						
PAN耐性	PAN耐性	○	○	○	○	○	○	○	○
	塗酸系エッチング液エッチャング性	△	△	×	×	×	×	×	◎
	塗酸系エッチング液エッチャング速度(nm/分)	600	40	<10	<10	<10	<10	<10	170
	塗酸系エッチング後の残渣	○	○	×	×	×	×	○	
	ドライエッチャング適性	○	○	○	○	○	○	○	○

【0097】

【表3】

		評価例					
ターチケット 原子比	In/(In+Sn+Zn) Sn/(In+Sn+Zn) Zn/(In+Sn+Zn)	19 0.14 0.23 0.63	20 0.18 0.19 0.63	21 0.23 0.14 0.63	22 0.33 0.05 0.63	23 0.38 0.15 0.47	24 0.25 0.14 0.47
成膜条件	雰囲気ガス 全圧 [Pa] 酸素分圧 [$\times 10^{-3}$ Pa]	Ar:97% O2:3% 0.5	Ar:97% O2:3% 0.5	Ar:97% O2:3% 0.5	Ar:97% O2:3% 0.5	Ar:95% O2:5% 0.5	Ar:95% O2:5% 0.4
膜組成 原子比	成膜後の熱処理温度[°C] In/(In+Sn+Zn) Sn/(In+Sn+Zn) Zn/(In+Sn+Zn)	15 200 0.15 0.25 0.60	15 200 0.20 0.20 0.60	15 350 0.25 0.15 0.60	15 280 0.35 0.05 0.60	25 280 0.40 0.15 0.45	20 280 0.25 0.14 0.61
薄膜特性 PAN耐性	図2示す組成領域 結晶性(X線回折) 非晶質	領域1 領域2 領域3 領域1 ○	領域1 領域2 領域3 領域1 ○	領域1 領域2 領域3 領域1 ○	領域1 領域2 領域3 領域1 ○	領域1 領域2 領域3 領域1 ○	領域1 領域2 領域3 領域1 ○
	修酸系エッチング液エッチング性 修酸系エッチング液エッチング 速度(nm/分) 修酸系エッチング後の残渣 ドライエッ칭適性	○ 100 ○ ○	○ 200 ○ ○	× 350 ○ ○	○ 400 ○ ○	○ 150 ○ ○	○ 350 ○ ○

【0098】

[電界効果トランジスタの作製]

実施例1-17

図1に示すボトムゲート構造のエッチストッパー(ES)型の電界効果トランジスタを作製した。以下、図面を参照しながら製造過程を説明する。

図3a及び図3bは電界効果トランジスタの製造工程を示す図である。

ガラス基板10上に、室温のRFスパッタリングでモリブデン金属を200nm積層した後、ウェットエッチングでパターニングし、ゲート電極11を作製した(図3a(a))。

次に、ゲート電極11を作製した基板に、プラズマ化学気相成長装置(PECVD)にて、SiO_xを成膜し、ゲート絶縁膜12とした(図3a(b))。

次に、評価例1-17で製造した半導体層用ターゲットを、DCスパッタ法の一つであるDCマグネットロンスパッタリング法の成膜装置に装着し、ゲート絶縁膜12上に半導体層13(膜厚30nm)を成膜した(図3a(c))。スパッタ条件は、上述した評価例と同様とした。

次に、280で1時間(後述する保護層形成後の熱処理と同じ条件)熱処理した。

【0099】

次に、PECVDにてSiO_xを成膜し、薄膜16を形成した(図3a(d))。続けて、レジスト膜21を成膜し(図3a(e))、パターニングした(図3a(f))。

ドライエッチ(RIE)で薄膜16をパターニングして第一の保護層16(エッチストッパー)を形成した(図3b(g))。

レジスト膜21を除去した(図3b(h))。その後、ソース電極及びドレイン電極となる薄膜22を形成した(図3b(i))。薄膜22は、DCスパッタリングでTi/A₁/Ti積層膜とした。成膜後、ドライエッチ(RIE)でパターニングしてソース電極14、ドレイン電極15を形成した。同時に半導体層13もエッチングした(図3b(j))。

さらに、PECVD(PECVD SiNx:H)にてSiNxを成膜し第二の保護層17とした(図3b(k))。コンタクトホール18を形成し、外部配線と接続した。

その後、大気下、280で1時間熱処理して、W=20μm、L=5μmのボトムゲート構造エッチストッパー型電界効果型トランジスタを製造した(図3b(l))。

【0100】

電界効果型トランジスタについて、下記の評価を行った。

(1) 電界効果移動度(μ)、オンオフ比、オフ電流、S値、閾値電圧(Vth)

半導体パラメータアナライザー(ケースレー4200)を用い、室温、遮光環境下で測定した。

(2) ヒステリシス

半導体パラメータアナライザーを用い、昇電圧時の伝達曲線(I-V特性)と降電圧時の伝達曲線(I-V特性)を測定し、昇降時の電圧の差をVgとする。Vgの最大値が0.5V以下であるものを「少ない」、0.5~3Vであるものを「ある」、3V以上であるものを「大きい」とした。

尚、図4は、昇電圧時及び降電圧時の伝達曲線(I-V特性)の例であり、(a)はヒステリシスの少ない例であり、(b)はヒステリシスの大きい例を示す。

(3) 閾値電圧のシフト(ストレス試験)

ストレス条件は、ゲート電圧20Vで10μAの直流電圧を50で10⁵秒加えることとした。ストレスをかける前後のVthを比較し、閾値電圧のシフト量(Vth)を測定した。

(4) 耐湿性

湿度85%環境下に120時間放置し、閾値電圧のシフトを評価した。

:変化量が0.5V未満、:変化量が0.5V以上2V未満、:変化量が2V以上5V以下、x:変化量が5V以上

実施例1及び実施例1と同じ形状トランジスタの実施例2-39について、電界効果型トランジスタの素子構成を表4-6に示す。

また、評価結果を表7、8に示す。

10

20

30

40

50

【0102】
【表4】

		実施例									
		1-17	18	19	20	21	22	23	24		
TFTの構造 成膜方法	タイプ	ポリムゲート エッチスルッパー									
チャンネル幅W(μm)	チャンネル長L(μm)	20	20	20	20	20	20	20	20	20	20
半導体層厚み	半導体層厚み	5	5	5	5	5	5	5	5	5	5
ゲート絶縁膜	PECVD SiO _x	PECVD Ti/AI/Ti	PECVD SiO _x	PECVD Ti/AI/Ti	PECVD SiO _x	PECVD Ti/AI/Ti	PECVD SiO _x	PECVD Ti/AI/Ti	PECVD SiO _x	PECVD Ti/AI/Ti	PECVD SiO _x
ソース・ドレイン(S/D)電極	PECVD SiO _x	PECVD SiO _x	PECVD SiN _x								
第一の保護層	第二の保護層	評価例1-17 評価例19	評価例20 評価例21	評価例21 評価例22	評価例22 評価例23	評価例23 評価例24	評価例24 評価例25	評価例25 評価例26	評価例26 評価例27	評価例27 評価例28	評価例28 評価例29
TFT作製 プロセス	パターニング 半導体層形成 S/D電極形成 保護層形成後の熱処理条件	ドライエッチ ドライエッチ ドライエッチ 280°C, 1h	ドライエッチ ドライエッチ ドライエッチ 200°C, 1h	ドライエッチ ドライエッチ ドライエッチ 200°C, 1h	ドライエッチ ドライエッチ ドライエッチ 350°C, 1h						

【0102】

【表5】

		実施例							
		25	26	27	28	29	30	31	32
TFTの構造 成膜方法	タイプ	ポリムゲート エッチスッハーポリムゲート エッチスッハーポリムゲート	ポリムゲート エッチスッハーポリムゲート						
チャンネル幅W(μm)		20	20	20	20	20	20	20	20
チャンネル長L(μm)		5	5	5	5	5	5	5	5
半導体層厚み		30	30	30	30	30	30	30	30
ゲート絶縁膜	PECVD SiO _x	PECVD SiO _x	PECVD SiO _x	PECVD SiO _x	PECVD SiO _x	PECVD SiO _x	PECVD SiO _x	PECVD SiO _x	PECVD SiO _x
ソース・ドレイン(S/D)電極	Ti/Al/Ti	Al-Nd合金	Al-Nd合金	Al-Nd合金	Al-Nd合金	Al-Nd合金	Al-Nd合金	Al-Nd合金	Al-Nd合金
第一の保護層	PECVD SiO _x	PECVD SiO _x	PECVD SiO _x	PECVD SiO _x	PECVD SiO _x	PECVD SiO _x	PECVD SiO _x	PECVD SiO _x	PECVD SiO _x
第二の保護層	PECVD SiN _x	PECVD SiN _x	PECVD SiN _x	PECVD SiN _x	PECVD SiN _x	PECVD SiN _x	PECVD SiN _x	PECVD SiN _x	PECVD SiN _x
半導体層の種類	評価例22	評価例1	評価例2	評価例3	評価例4	評価例5	評価例6	評価例7	評価例8
TFT作製 プロセス	パターニング S/D電極形成 保護層形成後の熱処理条件	半導体層形成 トライエッチ 350°C、1h	半導体層形成 トライエッチ 280°C、1h						

【0103】

【表6】

		実施例					
TFTの構成膜方法	タイプ	33	34	35	36	37	38
チャンネル幅W(μm)	エッチストップバー	ボトムゲート エッチストップバー	ボトムゲート エッチストップバー	ボトムゲート エッチストップバー	ボトムゲート エッチストップバー	ボトムゲート エッチストップバー	ボトムゲート エッチストップバー
チャンネル長L(μm)	20	20	20	20	20	20	20
半導体層厚み	5	5	5	5	5	5	5
ゲート絶縁膜	PECVD SiO _x	PECVD SiN _x	PECVD SiO _x				
ソース・ドレイン(S/D)電極	Al-Nd合金	Ti/Al/Ti	Ti/Al/Ti	Ti/Al/Ti	Ti/Al/Ti	Ti/Al/Ti	Ti/Al/Ti
第一の保護層	PECVD SiO _x						
第二の保護層	PECVD SiN _x	PECVD SiN _x	無し	PECVD SiN _x	PECVD SiN _x	PECVD SiN _x	PECVD SiN _x
半導体層の種類	評価例18	評価例18	評価例2	評価例1	評価例1	評価例23	評価例24
パターニング*	半導体層形成	ウェットエッチ	ウェットエッチ	ドライエッチ	ドライエッチ	ドライエッチ	ドライエッチ
	S/D電極形成	ウェットエッチ	ウェットエッチ	ドライエッチ	ドライエッチ	ドライエッチ	ドライエッチ
保護層形成後の熱処理条件	280°C、1h						

【0104】

【表7】

【 0 1 0 5 】

〔表8〕

[0 1 0 6]

実施例 18 - 25

半導体層形成時の条件を表4、5に示す評価例と同様にした他は、実施例1と同様にトランジスタを作製し、評価した。結果を表7に示す。

【0107】**実施例26-32**

表4、5に示すように、半導体層の形成、ソース・ドレイン電極を変更し、半導体層の形成とソース・ドレイン電極の形成をウェットエッチングで行った以外は、実施例1と同様に作製・評価した。

尚、半導体層は修酸系エッチング液を用いパターニングし、ソース電極・ドレイン電極は、PAN系エッチング液を用いパターニングした。

【0108】**実施例33,34**

表6に示したようにTFTの構造、製造プロセスを変えた以外は、実施例1と同様にトランジスタを作製し、評価した。 10

【0109】**実施例35-37**

表6に示したように、TFTの構造、製造プロセスを変えた以外は、実施例1と同様にトランジスタを作製し、評価した。

【0110】**実施例38,39**

表6に示したように、半導体層成膜時の酸素分圧を変更した以外は実施例1と同様にトランジスタを作製・評価した。

【0111】**実施例40**

図5に示す、ボトムゲートエッチストッパー電界効果型トランジスタを作製し、実施例1同様に評価した。尚、図5(a)は実施例40で作製した電界効果型トランジスタの概略断面図であり、(b)は各部材の位置関係を示した概略上面図である。図5(a)は、図5(b)のA-A断面図である。各部材の付番は図1と同様とし、説明を省略する。

本実施例では、熱酸化膜11' (SiO_x、100nm)付Si基板10'を用い、表9に示したTFTの構造、製造プロセスでトランジスタを作製した。Si基板10'がゲート電極を兼ねている。

実施例40及び実施例40と同じ形状トランジスタの実施例41-46について、電界効果型トランジスタの素子構成を表9に示す。 30

また、評価結果を表10に示す。

【0112】

【表9】

		実施例						
		40	41	42	43	44	45	46
TFTの構成方法	タイプ	ポトムゲート(Si基板) エッチストッパー	ポトムゲート(Si基板)	ポトムゲート(Si基板)	ポトムゲート(Si基板)	ポトムゲート(Si基板)	ポトムゲート(Si基板)	ポトムゲート(Si基板)
	チャンネル幅W(μm)	20	20	20	20	20	20	20
	チャンネル長L(μm)	5	5	5	5	5	5	5
	半導体層厚み	30	30	30	30	30	30	30
	ゲート絶縁膜	熱酸化膜 SiO _x	熱酸化膜 SiO _x	熱酸化膜 SiO _x	熱酸化膜 SiO _x	熱酸化膜 SiO _x	熱酸化膜 SiO _x	熱酸化膜 SiO _x
	ソース・ドレイン(S/D)電極	Al-Nd合金	Al-Nd合金	Al-Nd合金	Al-Nd合金	Mo	Ti/Al/Ti	Al-Nd合金
	第一の保護層	RFスパッタ SiO _x	RFスパッタ HfO _x	RFスパッタ SiO _x	RFスパッタ SiO _x	SiO _x	RFスパッタ SiO _x	RFスパッタ SiO _x
	第二の保護層	PECVD SiN _x	PECVD SiN _x	PECVD 無し	PECVD SiN _x	PECVD SiN _x	PECVD SiN _x	PECVD SiN _x
	半導体層の種類	評価例18	評価例18	評価例18	評価例18	評価例18	評価例18	評価例18
	TFT作製プロセス	パテーニング S/D電極形成	ウェットエッチ ウェットエッチ	ウェットエッチ ウェットエッチ	ウェットエッチ ウェットエッチ	ウェットエッチ リフトオフ	ウェットエッチ リフトオフ	ウェットエッチ トライエッチ
保護層形成後の熱処理条件		280°C、1h	280°C、1h	280°C、1h	280°C、1h	280°C、1h	280°C、1h	280°C、1h

【0 1 1 3】

【表10】

実施例		40	41	42	43	44	45	46
半導体層の条件		評価例18						
TFT特性	移動度(cm^2/Vs)	12	14	11	12	11	15	12
	オンオフ比	10^9	10^9	10^9	10^9	10^9	10^9	10^9
	オフ電流(pA)	0.1	0.1	0.1	0.1	0.1	0.1	0.1
	S値	0.6	0.4	0.9	0.6	0.6	0.4	0.7
	V _{th} (V)	3	1	4	3	3	1.5	3
	ヒステリシス	少ない						
	閾値電圧のシフト $\Delta V_{th}(V)$	0.4	0.4	0.7	0.4	0.4	0.3	0.4
TFT信頼性	耐湿性	◎	◎	○	○	○	○	○

【0 1 1 4】

40

実施例41

第一の保護層をHfO_xとした他は、実施例40と同様にボトムゲート構造エッチストップバー型電界効果型トランジスタを作製・評価した。

【0 1 1 5】

30

実施例42-46

表9に示すように、各電極、第一の保護層及び第二の保護層、作製プロセスを変更した他は、実施例40と同様の構造の電界効果型トランジスタを作製し、評価した。

【0 1 1 6】

20

実施例47

図6に示すボトムゲート構造のバックチャンネルエッチ(BCH)型の電界効果トラン

50

ジスタを作製した。尚、各部材の付番は図1と同様とし、説明を省略する。

ガラス基板10上に、室温のRFスパッタリングでモリブデン金属を200nm積層した後、ウェットエッチングでパターニングし、ゲート電極11を作製した。

次に、ゲート電極11を作製した基板にプラズマ化学気相成長装置(PECVD)にて、SiO_xを成膜し、ゲート絶縁膜12とした。

次に、評価例18で製造したターゲットを、DCスパッタ法の一つであるDCマグネットロンスパッタリング法の成膜装置に装着し、ゲート絶縁膜上に成膜した。スパッタ条件は、評価例18と同様とした。

【0117】

その後、修酸系エッチング液を用い、ウェットエッチでパターニングして半導体層13(膜厚30nm)を形成した。10

続いて、DCスパッタリングでAl-Nd合金膜を成膜した。成膜後、PAN系エッチング液を用い、ウェットエッチでパターニングしてソース電極・ドレイン電極14, 15を形成した。

次に、PECVDにて、SiO_xを成膜して、第一の保護層16とした。

さらに、第二の保護層17として、PECVD(PECVD SiNx:H)にてSiNxを成膜したのちコンタクトホール18を形成し、外部配線と接続した。

その後、大気下、280で1時間熱処理してW=20μm、L=5μmのボトムゲート構造バックチャンネルエッチ型電界効果型トランジスタを製造した。

実施例47及び実施例47と同じ形状トランジスタの実施例48-51について、電界効果型トランジスタの素子構成を表11に示す。20

また、評価結果を表12に示す。

【0118】

【表1-1】

		実施例				
TFTの構造 成膜方法	タイプ	47	48	49	50	51
	チャンネル幅W(μm)	ボトムゲート ハックチャンネル エッチ	ボトムゲート ハックチャンネル エッチ	ボトムゲート ハックチャンネル エッチ	ボトムゲート ハックチャンネル エッチ	ボトムゲート ハックチャンネル エッチ
	チャンネル長L(μm)	20	20	20	20	20
	半導体層厚み	5	5	5	5	5
	ゲート絶縁膜	PECVD SiO _x	PECVD SiO _x	PECVD SiO _x	PECVD SiN _x	PECVD SiO _x
	S/D電極	Al-Nd合金	Al-Nd合金	Al-Nd合金	Al-Nd合金	Mo
	第一の保護層	PECVD SiO _x				
	第二の保護層	PECVD SiN _x				
	半導体層の種類	評価例18	評価例18	評価例18	評価例18	評価例18
TFT作製 プロセス	パターンング	半導体層形成	ウエットエッチ	ウエットエッチ	ウェットエッチ	ウェットエッチ
		S/D電極形成	ウェットエッチ	ドライエッチ	ウェットエッチ	ウェットエッチ
	保護層形成後の熱処理条件	280°C、1h	280°C、1h	280°C、1h	280°C、1h	280°C、1h

【0119】

【表12】

実施例		47	48	49	50	51
半導体層の条件		評価例18	評価例18	評価例18	評価例18	評価例18
TFT特性	移動度(cm^2/Vs)	20	20	20	23	17
	オンオフ比	10^{10}	10^{10}	10^{10}	10^{10}	10^{10}
	オフ電流(pA)	0.01	0.01	0.01	0.01	0.01
	S値	0.1	0.1	0.1	0.3	0.3
	V _{th} (V)	0.1	0.1	0.1	0.3	0.5
	ヒステリシス	少ない	少ない	少ない	少ない	少ない
TFT信頼性	閾値電圧のシフト $\Delta V_{th}(V)$	0.3	0.3	0.3	0.4	0.4
	耐湿性	◎	◎	◎	◎	◎

10

【0120】

実施例48-51

表11に示すように、各電極、第一の保護層及び第二の保護層、作製プロセスを変更した他は、実施例47と同様の構造の電界効果型トランジスタを作製し、評価した。

【0121】

実施例52及び53

表13に示す条件で、図7に示すコプラナー構造電界効果型トランジスタを作製し、評価した。尚、各部材の付番は図1と同様とし、説明を省略する。

ガラス基板10上にゲート電極11及びゲート絶縁膜12を形成した(図7(a)(b))。半導体層13を形成した後、第一の保護層16'を成膜した(図7(c))。

20

第一の保護層16'上にレジスト膜21を形成した(図7(d))。基板10側から光を照射し、ゲート電極11をマスクとするようにして、レジスト膜の一部21'を露光し、除去した(図7(e)(f))。その後、第一の保護層16'をゲート電極11と整合するようパターニングし第一の保護層16とした(図7(g))。

P E C V D (P E C V D SiNx : H)にてSiNxを成膜し、第二の保護層17を形成すると同時に、半導体層部分13の第一の保護層16で覆われていない部分13aを低抵抗化させ、低抵抗化した半導体層部分13aとした(図7(h))。コンタクトホール18を形成し、ドレイン電極14及びソース電極15と接続して、コプラナー構造電界効果型トランジスタを作製した(図7(i))。

評価結果を表14に示す。

30

【0122】

【表13】

		実施例						
TFTの構造成膜方法	タイプ	ポリムゲート コブラー	ポリムゲート コブラー	トップゲート -	ポリムゲート コブラー	ポリムゲート エッチストッパー	ポリムゲート エッチストッパー	ポリムゲート エッチストッパー
	チャンネル幅W(μm)	20	20	20	20	20	20	20
	チャンネル長L(μm)	5	5	5	5	5	5	5
	半導体層厚み	30	30	30	30	30	30	30
	ゲート絶縁膜	PECVD SiO _x	RFスパッタ SiO _x	PECVD SiO _x				
	ソース・ドレイン(S/D)電極	半導体層の一部を 低抵抗化	半導体層の一部を 低抵抗化	Al-Nd合金	半導体層の一部を 低抵抗化	Al-Nd合金	Al-Nd合金	Al-Nd合金
	第一の保護層	PECVD SiO _x	RFスパッタ SiO _x	PECVD SiN _x	PECVD SiO _x	PECVD SiO _x	PECVD SiO _x	PECVD SiO _x
	第二の保護層	PECVD SiN _x	PECVD SiN _x	無し	PECVD SiN _x	PECVD SiN _x	PECVD SiN _x	PECVD SiN _x
	半導体層の種類	評価例18	評価例18	評価例18	評価例18	評価例18	評価例18	評価例18
	パターニング*	ウェットエッチ	ウェットエッチ	ウェットエッチ	ウェットエッチ	ウェットエッチ	ウェットエッチ	ウェットエッチ
TFT作製プロセス	半導体層形成	半導体層の一部 を低抵抗化	半導体層の一部 を低抵抗化	ウェットエッチ	ウェットエッチ	ウェットエッチ	ウェットエッチ	ウェットエッチ
	S/D電極形成	280°C、1h	280°C、1h	280°C、1h	280°C、1h	280°C、1h	280°C、1h	280°C、1h
保護層形成後の熱処理条件		280°C、1h						

【0 1 2 3】

【表14】

実施例		52	53	54	55	56	57	58
半導体層の条件		評価例18	評価例18	評価例18	評価例18	評価例25	評価例26	評価例27
TFT特性	移動度(cm^2/Vs)	25	18	16	25	33	32	30
	オンオフ比	10^{10}	10^8	10^9	10^{10}	10^{10}	10^{10}	10^{10}
	オフ電流(pA)	0.01	1	0.1	0.01	0.01	0.01	0.01
	S値	0.1	0.4	0.5	0.1	0.1	0.1	0.1
	V _{th} (V)	0.1	1.3	1.5	0.1	0.1	0.1	0.1
	ヒステリシス	少ない	少ない	少ない	少ない	少ない	少ない	少ない
TFT信頼性	閾値電圧のシフトΔV _{th} (V)	0.3	0.4	0.8	0.2	0.1	0.1	0.1
	耐湿性	◎	◎	○	◎	◎	◎	◎

【0124】

尚、実施例52の半導体層、ソース・ドレイン電極と同様の条件でガラス基板上に薄膜を作製し、ホール効果の温度特性を評価した。半導体層と同一条件で作製した薄膜は温度依存性を示し非縮退半導体、ソース・ドレイン電極と同一条件で作製した薄膜は温度依存性を示さず縮退半導体であった。

図8に移動度の温度依存性を示す。直線の傾きから活性化エネルギーを計算できる。図中(1)がソース・ドレイン電極に相当し、(2)が半導体層に相当する。半導体層に相当する膜は活性化エネルギー約3.5meVで熱活性型を示し非縮退半導体であること、ソース・ドレイン電極に相当する膜は活性化エネルギー3meV未満で縮退半導体であることが確認できた。

【0125】

実施例54

表13に示す条件で、図9に示すトップゲート構造電界効果型トランジスタを作製し、評価した。尚、第一の保護層を積層構造とし、半導体層13成膜前に形成した。基板10側にPECVDでSiNxを成膜した第一の保護層16bを、その上にPECVDでSiO₂を成膜した第一の保護層16aを形成した。

トランジスタの評価結果を表14に示す。

【0126】

実施例55

表13に示す条件で、図10に示す電界効果トランジスタを作製した。このトランジスタは、図1に示すボトムゲート構造のエッチストッパー(ES)型の電界効果トランジスタにおいて、ソース電極及びドレイン電極を、半導体層の一部を低抵抗化することで形成したものである。

ガラス基板10上に、室温のRFスパッタリングでモリブデン金属を200nm積層した後、ウェットエッチングでパターニングし、ゲート電極11を作製した。

次に、ゲート電極を作製した基板にプラズマ化学気相成長装置(PECVD)にて、SiO_xを成膜し、ゲート絶縁膜12とした。

次に、評価例18で製造したターゲットを、DCスパッタ法の一つであるDCマグネットロンスパッタリング法の成膜装置に装着し、ゲート絶縁膜上に成膜した。スパッタ条件は、評価例18と同じとした。

その後蔴酸系のウェットエッチング液でパターニングして半導体層13(膜厚40nm)を形成した。

【0127】

次に、PECVDにて、SiO_xを成膜、ドライエッチ(RIE)でパターニングして、第一の保護層16(エッチストッパー)とした。

ここまで工程で、図3b(h)に示す、第一の保護層16が形成された基板を得た。

その後、第二の保護層17として、PECVD(PECVD SiNx:H)にてSiNxを成膜すると同時に、半導体層13の一部を低抵抗化させソース電極14・ドレイン電極15を形成した。尚、SiNxを成膜した際の水素プラズマにより半導体層の一部が低抵抗化する。

その後、コンタクトホール18を形成し、外部配線と接続した。

その後、大気下、280℃で1時間熱処理してW=20μm、L=5μmのボトムゲート構造コプラナー型電界効果型トランジスタを製造した。

トランジスタの評価結果を表14に示す。

【0128】

実施例56-58

表13に示すように、半導体層の形成、ソース・ドレイン電極を変更し、半導体層の形成とソース・ドレイン電極の形成をウェットエッティングで行った以外は、実施例1と同様に作製・評価した。

尚、半導体層は修酸系エッティング液を用いパターニングし、ソース電極・ドレイン電極は、PAN系エッティング液を用いパターニングした。 10

【0129】

比較例1-5

表15に示す構成のボトムゲート構造バックチャンネルエッチ型電界効果型トランジスタを作製した。

半導体層は、表16に示す条件で、2種のターゲット(ZnOとIn₂O₃-SnO₂(原子比In:Sn=1:1))を用いコスパッタで形成した。

図11は、コスパッタによる薄膜形成の概念図である。

回転台31に基板10を固定し、スパッタ処理中に軸32によって回転台31を回転させる。これにより、In₂O₃-SnO₂ターゲット33及びZnOターゲット34の両者を使用した成膜ができる。 20

尚、ZnOターゲットはRFスパッタ、In₂O₃-SnO₂(原子比In:Sn=1:1)ターゲットはDCスパッタを用い成膜した。

実施例1と同様に、XPSで測定した比較例1及び5のSn平均価数は、それぞれ+2.9、+3.0であった。

尚、比較例で作製した電界効果型トランジスタの素子構成を表15に示す。また、比較例で使用した半導体層の成膜条件、半導体層の組成、特性を表16、17に示す。さらに、比較例のトランジスタの評価結果を表18に示す。

【0130】

【表15】

		比較例							
		1-5	6-14	15	16	17	18	19	20
TFTの構造成膜方法	タイプ	ポトムゲート(Si基板) バックチャンネルエッチ	ポトムゲート エッチストップバー	ポトムゲート エッチストップバー	ポトムゲート エッチストップバー	ポトムゲート バックチャンネルエッチ	ポトムゲート エッチストップバー	ポトムゲート エッチストップバー	ポトムゲート エッチストップバー
	チャンネル幅W(μm)	300	20	20	20	20	20	20	20
	チャンネル長L(μm)	50	5	5	5	5	5	5	5
	半導体層厚み(nm)	45	30	30	30	30	30	30	30
	ゲート絶縁膜	PECVD SiO _x	PECVD SiO _x	PECVD SiO _x	PECVD SiO _x	PECVD SiO _x	熱酸化膜 SiO _x	PECVD SiO _x	PECVD SiO _x
	ソース・ドレイン(S/D)電極	Ti/Au	Ti/Al/Ti	Ti/Al/Ti	Ti/Al/Ti	Ti/Al/Ti	Al-Nd合金	Ti/Al/Ti	Ti/Al/Ti
	第一の保護層	無し	PECVD SiO _x	PECVD SiO _x	PECVD SiO _x	無し	無し	無し	無し
	第二の保護層	無し	PECVD SiN _x	無し	無し	無し	無し	無し	無し
	TFT作製プロセス	パターンング S/D電極形成	ウェットエッチ リフトオフ	ドライエッチ ドライエッチ	ドライエッチ ドライエッチ	ドライエッチ ドライエッチ	ウェットエッチ ウェットエッチ	ドライエッチ ドライエッチ	ドライエッチ ドライエッチ
	熱処理条件	大気下 300°C	保護層形 成後280°C 1時間	保護層形 成後280°C 1時間	保護層形 成後280°C 1時間	保護層形 成後280°C 1時間	280°C 1時間	280°C 1時間	280°C 1時間

【0131】

【表16】

		比較例									
		1	2	3	4	5	6	7	8	9	10
ターゲット	In/(In+Sn+Zn)					0.00	0.37	0.58	0.81	0.09	
原子比	Sn/(In+Sn+Zn)					0.00	0.00	0.00	0.00	0.00	0.09
Zn/(In+Sn+Zn)						1.00	0.63	0.42	0.21	0.82	
成膜条件	雰囲気ガス	Ar:100%	Ar:100%	Ar:100%	Ar:100%	Ar:97% O2:3%	Ar:97% O2:3%	Ar:97% O2:3%	Ar:97% O2:3%	Ar:97% O2:3%	
全圧 [Pa]	1	1	1	1	1	0.5	0.5	0.5	0.5	0.5	0.5
酸素分圧 [$\times 10^{-3}$ Pa]	0	0	0	0	0	15	15	15	15	15	15
膜組成 原子比	In/(In+Sn+Zn)	0.48	0.43	0.38	0.34	0.28	0.00	0.40	0.60	0.80	0.10
Sn/(In+Sn+Zn)	0.47	0.42	0.37	0.33	0.27	0.00	0.00	0.00	0.00	0.00	0.10
Zn/(In+Sn+Zn)	0.05	0.15	0.25	0.33	0.45	1.00	0.60	0.40	0.20	0.80	
薄膜特性	結晶性(X線回折)	非晶質	非晶質	非晶質	非晶質	結晶	非晶質	非晶質	非晶質	非晶質	非晶質
PAN耐性	○	○	○	○	×	×	×	×	×	○	○
修酸系エッチング液エッチング性	×	×	×	×	×	○	○	○	○	○	×
修酸系エッチング液エッチング 速度(nm/分)	<10	<10	<10	<10	>10	>1000	350	200	100	>1000	
修酸系エッチング後の残渣	×	×	×	×	○	○	○	○	○	○	
ドライエッキング適性	○	○	○	○	○	○	○	○	○	○	

【0132】

【表17】

	比較例									
	11	12	13	14	15	16	17	18	19	20
ターゲット 原子比	In/(In+Sn+Zn) Sn/(In+Sn+Zn) Zn/(In+Sn+Zn)	0.61 0.15 0.21	0.00 0.39 0.61	0.39 0.40 0.21	0.20 0.75 0.05	0.37 0.00 0.63	0.58 0.00 0.42	0.35 0.15 0.42	0.38 0.15 0.50	0.40 0.39 0.21
成膜条件	Ar:97% O2:3%	Ar:97% O2:3%	Ar:97% O2:3%	Ar:97% O2:3%	Ar:97% O2:3%	Ar:97% O2:3%	Ar:97% O2:3%	Ar:97% O2:3%	Ar:97% O2:3%	Ar:97% O2:3%
全圧[Pa]	0.5	0.5	0.5	0.5	0.5	0.5	0.5	0.5	0.5	0.5
酸素分圧[×10 ⁻³ Pa]	15	15	15	15	15	15	15	15	15	15
膜組成 原子比	In/(In+Sn+Zn) Sn/(In+Sn+Zn) Zn/(In+Sn+Zn)	0.65 0.15 0.20	0.00 0.40 0.60	0.40 0.40 0.20	0.20 0.75 0.05	0.40 0.00 0.60	0.60 0.00 0.40	0.60 0.15 0.40	0.37 0.15 0.48	0.40 0.15 0.45
薄膜特性	結晶性(X線回折) PAN耐性 塗酸系エッチング液エッキング性 塗酸系エッチング液エッキング 速度(nm/分) 塗酸系エッチング後の残渣 ドライエッキング適性	非晶質 ○ ○ ○ ○ ○								

【0 1 3 3】

【表18】

	比較例	1	2	3	4	5	6	7	8	9	10
TFT特性	移動度(cm^2/Vs)	13	11	8	6	3	0.5	12	8	6	1
	オンオフ比	10^7	10^7	10^8	10^8	10^4	10^8	10^8	10^6	10^6	
	オフ電流(pA)	100	100	20	10	100	1	10	100	100	
	S値	3.1	2.7	0.9	0.5	0.4	2.9	0.6	0.6	3.6	2.4
	$V_{\text{th}}(\text{V})$	-19	-1.5	6	10	12	-15	2.5	-2	-10	-10
	ヒステリシス	大きい	大きい	大きい	大きい	大きい	ある	少ない	少ない	ある	ある
TFT信頼性	閾値電圧のシフト $\Delta V_{\text{th}}(\text{V})$	6	6	6	6	6	10	5	6	7	8
	耐湿性	×	×	×	×	×	◎	◎	◎	◎	◎

	比較例	11	12	13	14	15	16	17	18	19	20
TFT特性	移動度(cm^2/Vs)	6	2	3	0.5	12	7	5	8	9	0.5
	オンオフ比	10^6	10^7	10^7	10^4	10^8	10^8	10^7	10^7	10^7	10^6
	オフ電流(pA)	100	10	10	100	1	10	100	100	100	10
	S値	3.6	2	1.1	4.2	0.6	0.6	1.2	1.2	0.8	0.9
	$V_{\text{th}}(\text{V})$	-10	6	3	-25	2.5	-2	-5	11	9	9
	ヒステリシス	ある	大きい	ある	大きい	ある	ある	ある	ある	ある	大きい
TFT信頼性	閾値電圧のシフト $\Delta V_{\text{th}}(\text{V})$	7	6	3	12	5	6	6	5	4	5
	耐湿性	◎	◎	◎	×	×	×	△	△	△	◎

【0 1 3 4】

比較例 6 - 1 4

半導体層の組成比を表16、17に示すように変えた他は、実施例1と同様にして、電界効果型トランジスタを製造し、評価した。

【0 1 3 5】

比較例 15 - 19

表17に示す条件で半導体層を形成し、表15に示したTFT構造及び製造プロセスとした他は、実施例1と同様にして、電界効果型トランジスタを製造し、評価した。

【0136】**比較例 20**

組成比を変更し、半導体層をドライエッチした他は、実施例55と同様に電界効果型トランジスタを作製し、評価した。

その結果、半導体層の組成比が同じである比較例13と比べて、トランジスタ特性が大幅に低下した。半導体の一部を低抵抗化させる際に錫の低級酸化物が生成してしまいコンタクト抵抗が大きくなつたためと考えられる。これは錫の量が多く、 S_n/Z_n 比も大きいことが原因と考えられる。

【0137】**[実施例及び比較例の検討]****(1) 半導体層における Z_n 量 ($Z_n / (I_n + S_n + Z_n)$)**

図12に I_n と S_n 比を一定にした時の Z_n 量 ($Z_n / (I_n + S_n + Z_n)$)と移動度(a)、オフ電流(b)の関係を示した。図12において、実施例の測定値に基づく線をAで、比較例の測定値に基づく線をBで示してある。

保護層の無い比較例1~5に比べ、保護層を形成した後に熱処理を加えたものは、 Z_n 量が増えても移動度が低下しなかった。 $Z_n / (I_n + S_n + Z_n) = 0.6$ 付近で非常に高い移動度と低いオフ電流を示し、実用的なTFTが構成できることが分かる。

【0138】**(2) I_n 量 ($I_n / (I_n + S_n + Z_n)$)、あるいは S_n 量 ($S_n / (I_n + S_n + Z_n)$)**

図13に Z_n 量を一定にした時の I_n 量 ($I_n / (I_n + S_n + Z_n)$)と移動度(a)、オフ電流(b)の関係を示す。図13は、実施例18-25から得られた結果を、図2に示す組成領域1-3について、熱処理温度を変えて比較した結果を示している。350で熱処理した場合は、移動度が高いオフ電流が低いなど領域3の特性が良好で、200で熱処理した場合は、移動度が高いなど領域2の特性が良好であった。

また、保護層を付けた後に280熱処理を加えたものは S_n/I_n 比が0.33から1付近で非常に高い移動度と低いオフ電流を示し、実用的なTFTが構成できることが分かる。

また、熱処理温度の比較から S_n/I_n 比が小さいと(S_n 量が少ないと)、低温の熱処理でも良好なTFT特性が得られ、適正な錫量で低温プロセスに対応できることが分かる。

【0139】**(3) 保護層**

比較例18と実施例42の比較から、第一の保護層の形成後に熱処理をすることで、トランジスタ特性の向上(オンオフ比の向上、オフ電流の低減、S値の低減、閾値電圧の低減)と耐湿性の向上の効果が確認できた。

実施例42と実施例40の比較から、第二の保護層の形成後に熱処理をすることで、さらに耐湿性やS値が向上することが分かった。

同様に、実施例1と比較例19の比較から、第一、第二の保護層により、トランジスタ特性の向上(オンオフ比の向上、オフ電流の低減、S値の低減、閾値電圧の低減)と耐湿性の向上の効果が分かった。

【0140】**(4) 錫原子の添加**

比較例17と19の比較から、保護層が無い状態でも錫の添加により耐湿性が向上することが分かった。

また、実施例15、12、8、比較例8の雰囲気温度による閾値電圧のシフト量($V_{th}(\text{temp})$)を比較した。 S_n を含まない比較例8は $V_{th}(\text{temp})$ が12

10

20

30

40

50

V以上であったのに対して、Snを含む実施例15、12、8はVth(templ)が6V以下であった。Snが含まれることにより雰囲気温度に対する安定性も改良されていることが確認できた。

尚、雰囲気温度25と80でのVthの差(Vth(25)-Vth(80))を雰囲気温度による閾値電圧のシフト量(Vth(template))とした。

【0141】

(5) 成膜時の酸素分圧

実施例1, 38, 39から、酸素分圧 5×10^{-3} Paから 2.5×10^{-2} Paで良好な特性が得られることが分かった。

【0142】

(6) 半導体層の組成領域によるプロセス上の特徴

図2に示す各領域は、下記のプロセスが適用できることが確認できた。尚、図2中、
で示した点は実施例の組成を示し、×で示した点は比較例の組成を示す。

領域1：半導体層の蔥酸等によるウェットエッチングが可能、ソース・ドレイン電極のPAN等によるウェットエッチングが可能

領域2：半導体層の蔥酸等によるウェットエッチングが可能

領域3：半導体層の蔥酸等によるウェットエッチングが可能、ソース・ドレイン電極のPAN等によるウェットエッチングが可能

領域4：ソース・ドレイン電極のPAN等によるウェットエッチングが可能

領域外：ソース・ドレイン電極のPAN等によるウェットエッチングが可能

尚、領域1～4及びそれらの領域外ともにドライエッチングが可能であった。

【0143】

(7) ターゲット

なお、評価例1、7、19、25、26、27、比較例6、12、15のターゲットの性状を表19にまとめた。

Zn/(In+Sn+Zn)で表される原子組成比率が70原子%以下であり、In/(In+Sn+Zn)で表される原子組成比率が33原子%未満であり、Sn/(In+Sn+Zn)で表される原子組成比率が5原子%以上15原子%未満であるターゲット(評価例7、25、26、27)の性状が、In(インジウム)含有量が少なく、Zn₂SnO₄で表されるスピネル構造化合物を主成分として、ターゲット性状が特に良好であった。また、電界効果トランジスタを作製した際の特性も良好であった。

【0144】

10

20

30

【表19】

	評価例	1	7	19	25	26	27	6	12	15
ターゲット 原子比	In/(In+Sn+Zn)	0.38	0.23	0.14	0.25	0.25	0.20	0.00	0.00	0.37
	Sn/(In+Sn+Zn)	0.15	0.14	0.23	0.14	0.10	0.14	0.00	0.39	0.00
	Zn/(In+Sn+Zn)	0.47	0.63	0.63	0.61	0.65	0.66	1.00	0.61	0.63
ターゲット の性状	主成分(XRD)	In2O3で表される ビックスピート構造 化合物とZn2SnO4 で表されるスピネ ル構造化合物	Zn2SnO4で表 されるスピネ ル構造化合物	Zn2SnO4で表 されるスピネ ル構造化合物	Zn2SnO4で表 されるスピネ ル構造化合物	Zn2SnO4で表 されるスピネ ル構造化合物	ZnOで表されるスピ ネル構造化合物	Zn2SnO4で表 されるスピネ ル構造化合物	ZnOで表されるスピ ネル構造化合物	In2O3(ZnO)5 で表される六 方晶層状化 合物
	バルク抵抗(mΩ)	3	2	90	2	1	2	5000000	5000	9
	相対密度(%)	99	99	93	99	99	99	78	81	97
	焼成強度(kg/mm2)	12.0	12.5	10.5	12.5	13.0	12.5	7.0	5.0	9.0

【産業上の利用可能性】

【0145】


本発明の電界効果型トランジスタは、ディスプレイ用パネル、RFIDタグ、X線ディテクタパネル・指紋センサ・フォトセンサ等のセンサ等に好適に使用できる。

上記に本発明の実施形態及び/又は実施例を幾つか詳細に説明したが、当業者は、本発明の新規な教示及び効果から実質的に離れることなく、これら例示である実施形態及び/


又は実施例に多くの変更を加えることが容易である。従って、これらの多くの変更は本発明の範囲に含まれる。

この明細書に記載の文献の内容を全てここに援用する。





【図1】




【図2】




【図3 a】




【図 3 b】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 11】



【図 1 2】



【図 1 3】



フロントページの続き

(51) Int.CI.	F I	テーマコード(参考)
G 0 9 F 9/30 (2006.01)	H 0 1 L 21/203 S	5 F 1 1 0
H 0 1 L 51/50 (2006.01)	G 0 9 F 9/30 3 3 8	
	H 0 5 B 33/14 A	

F ターム(参考) 2H092 JA25 JA26 JA41 JB57 KA05 KA08 MA04 MA05 MA06 MA07
MA10 MA13 MA17 NA22
3K107 AA01 BB01 CC21 CC31 EE04
4K029 AA09 AA24 BA50 BB07 BD01 CA06 DC05 DC09 GA01
5C094 AA31 AA53 BA03 BA43 DA13 FB14 JA01 JA04
5F103 AA08 BB22 DD30 LL13 NN06 PP03
5F110 AA05 AA08 AA14 BB01 BB09 BB20 CC05 CC07 DD01 DD02
DD03 DD05 DD06 EE02 EE03 EE04 EE06 EE07 EE14 FF01
FF02 FF03 FF05 FF09 FF27 FF28 FF29 FF30 GG01 GG06
GG07 GG15 GG25 GG28 GG29 GG42 GG43 GG44 HJ12 HJ18
HJ30 HK02 HK03 HK04 HK06 HK07 HK21 HK33 HK42 HM17
NN03 NN13 NN15 NN22 NN23 NN24 NN27 NN28 NN33 NN34
NN35 NN36 NN40 NN42 NN43 NN50 QQ11