(12) 特許公報(B2)

(11) 特許番号

特許第5520192号

(P5520192)

(45) 発行日 平成26年6月11日(2014.6.11)

(19) **日本国特許庁(JP)**

(24) 登録日 平成26年4月11日 (2014.4.11)

(51) Int.Cl.			FΙ		
HO3F	3/34	(2006.01)	HO3F	3/34	С
GO5F	3/24	(2006.01)	GO5F	3/24	Α
HO3F	3/45	(2006.01)	HO3F	3/45	А

請求項の数 6 (全 16 頁)

 (21)出願番号 (22)出願日 (65)公開番号 (43)公開日 審査請求日 	特願2010-237238 (P2010-237238) 平成22年10月22日 (2010.10.22) 特開2012-90211 (P2012-90211A) 平成24年5月10日 (2012.5.10) 平成25年7月11日 (2013.7.11)	(73)特許権者 (74)代理人 (74)代理人 (72)発明者 審査官	 ★ 591128453 株式会社メガチップス 大阪府大阪市淀川区宮原一丁目1番1号 100088672 弁理士 吉竹 英俊 100088845 弁理士 有田 貴弘 阿部 佳久 千葉県千葉市美浜区中瀬一丁目三番地 川 崎マイクロエレクトロニクス株式会社 幕 張本社内
		番 <u>省</u> 官 	▲德▼田 貫
			最終頁に続く

(54) 【発明の名称】電圧電流変換回路

(57)【特許請求の範囲】

【請求項1】

差動入力電圧を受け取って、その入力電圧に応じた出力電流に変換する電圧電流変換回路であって、

一方の端子が電源もしくはグランドの一方に接続された第1および第2の負荷抵抗と、 一方の端子がグランドもしくは電源の他方に接続された第1および第2の電流源と、前記 差動入力電圧によってオン / オフが制御される第1および第2の差動対とを備え、

前記第1の差動対は、それぞれ、前記第1および第2の負荷抵抗の他方の端子と前記第 1の電流源の他方の端子との間に接続された第1および第2のMOSトランジスタを備え

、前記第2の差動対は、それぞれ、前記第1および第2の負荷抵抗の他方の端子と前記第 2の電流源の他方の端子との間に接続された第3および第4のMOSトランジスタを備え 10

前記第1および第4のMOSトランジスタのゲートには前記差動入力電圧の一方および 他方が入力され、前記第2および第3のMOSトランジスタのゲートにはバイアス電圧が 入力され、

前記バイアス電圧は、前記差動入力電圧のそれぞれがグランド電圧から電源電圧の範囲 で変化するとき、前記差動入力電圧のいずれかが電源電圧のときを除いて前記第2および 第3のMOSトランジスタの両方がオンする電圧に設定されていることを特徴とする電圧 電流変換回路。

【請求項2】

前記第1および第2の差動対の前記差動入力電圧が入力するMOSトランジスタの閾値 が、VDD/2以下であることを特徴とする請求項1に記載の電圧電流変換回路。 【請求項3】

さらに、前記第1および第2の負荷抵抗と、前記第1の差動対と、前記第1の電流源と からなる回路のレプリカ回路によって構成され、前記バイアス電圧を生成するバイアス電 圧生成回路を備えることを特徴とする請求項1または2に記載の電圧電流変換回路。 【請求項4】

前記バイアス電圧生成回路は、一方の端子が前記電源もしくはグランドの一方に接続された第3および第4の負荷抵抗と、一方の端子が前記グランドもしくは電源の他方に接続 された第3の電流源と、第3の差動対とを備え、

前記第3の差動対は、それぞれ、前記第3および第4の負荷抵抗の他方の端子と前記第 3の電流源の他方の端子との間に接続された第5および第6のMOSトランジスタを備え 、前記第5のMOSトランジスタのゲートには電源電圧が入力され、前記第6のMOSト ランジスタのゲートは自分自身のドレインに接続され、前記第6のMOSトランジスタの

さらに前記第3の電流源の電流をJ:1(0 < J < 1)の比でミラーした電流を前記第 4の負荷抵抗に流すカレントミラー回路を備えることを特徴とする請求項3記載の電圧電 流変換回路。

ドレインの電圧が前記バイアス電圧として出力され、

【請求項5】

前記第1の負荷抵抗は、電源と前記第1および第3のMOSトランジスタのドレインと ²⁰ の間に接続され、ゲートが自分自身のドレインに接続されたPMOSであり、前記第2の 負荷抵抗は、電源と前記第2および第4のMOSトランジスタのドレインとの間に接続さ れ、ゲートが自分自身のドレインに接続されたPMOSであり、

前記第1の電流源は、前記第1および第2のMOSトランジスタのソースとグランドとの間に接続されたNMOSであり、前記第2の電流源は、前記第3および第4のMOSトランジスタのソースとグランドとの間に接続されたNMOSであり、前記第1および第2の電流源のNMOSのゲートに第2のバイアス電圧が入力され、

前記第1、第2、第3および第4のMOSトランジスタはNMOSであることを特徴と する請求項1~4のNずれかに記載の電圧電流変換回路。

【請求項6】

前記第3の負荷抵抗は、電源と前記第5のMOSトランジスタのドレインとの間に接続 され、ゲートが自分自身のドレインに接続されたPMOSであり、前記第4の負荷抵抗は 、電源と前記第6のMOSトランジスタのドレインとの間に接続されたPMOSであり、 前記第3の電流源は、前記第5および第6のMOSトランジスタのソースとグランドと の間に接続されたNMOSであり、第2のバイアス電圧が前記第<u>3の</u>電流源のNMOSの ゲートに入力され、

前記カレントミラー回路が、ソースがグランドに接続され、ゲートに前記第2のバイア ス電圧が入力されたミラー回路NMOSと、ソースが電源に接続され、ゲートが自分自身 のドレインと前記ミラー回路NMOSのドレインに接続されるとともに、前記第4の負荷 抵抗のPMOSのゲートに接続されたミラー回路PMOSとを備え、

40

30

10

前記第5および第6のMOSトランジスタはNMOSであることを特徴とする請求項4 記載の電圧電流変換回路。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、差動入力電圧を受け取って、その入力電圧に応じた出力電流に変換する電圧 電流変換回路に関するものである。

【背景技術】

【0002】

図13は、従来の電圧電流変換回路の構成を表す一例の回路図である。同図に示す電圧 50

電流変換回路20は、特許文献1に開示されたものであり、入力デバイスとなる差動対の N型MOSトランジスタ(以下、NMOSという)M1,M2と、負荷抵抗のP型MOS トランジスタ(以下、PMOSという)M3,M4と、電流源のNMOSM5とによって 構成されている。

【 0 0 0 3 】

PMOSM3,M4のソースは電源VDDに接続され、ゲートは、それぞれ自分自身の ドレインに接続(ダイオード接続)されている。NMOSM1,M2のソースはNMOS M5のドレインに接続され、ドレインは、それぞれPMOSM3,M4のドレインに接続 され、ゲートには、それぞれ差動入力電圧INN,INPが入力されている。NMOSM 5のソースはグランドに接続され、ゲートにはバイアス電圧Vbが入力されている。 【0004】

電流電圧変換回路20では、NMOSM5のゲートにバイアス電圧Vbが供給される。 これにより、NMOSM5には、バイアス電圧Vbに応じた定電流Issが流れる。 【0005】

ここで、NMOSM1,M2のソース電圧をVs1とし、PMOSM3およびNMOS M1を介して流れる電流をI1、PMOSM4およびNMOSM2を介して流れる電流を I2とする。

[0006]

差動入力電圧INP(=vin), INN(=VDD-vin)は、入力電圧vin=
 0V(グランド電圧)からVDD(電源電圧)の範囲でダイナミックに変化する。差動入
 20
 力電圧INN, INPが変化すると、それぞれNMOSM1, M2のオン状態(オン抵抗)が変化して、電流I1と電流I2の割合が変化する(ただし、I1+I2=Iss)。
 【0007】

電圧電流変換回路20からは、図15のグラフに示すように、PMOSM3のソース-ドレイン間に流れる電流I1が、差動入力電圧INP,INNに対応する出力電流I__o ut1として出力される。出力電流I__out1は、例えば、PMOSM3をミラー基と するカレントミラー回路(図示省略)により、カレントミラー回路を構成するミラー先の PMOSにミラーして次段の回路等に分配される。

【0008】

上記電圧電流変換回路20は、図15のグラフに示すように、電圧電流変換特性として 3 、差動入力電圧INP,INNに対して出力電流I_out1が線形に変化する領域(線 形領域)と、差動入力電圧INP,INNが変化しても出力電流I_out1が変化しな い領域(不感帯領域)を持つ。この不感帯領域を削減するために、例えば、図14に示す ような電圧電流変換回路22が特許文献2によって提案されている。

【0009】

図14に示す電圧電流変換回路22は、図13に示す電圧電流変換回路20において、 さらに、もう1つ別の入力デバイスとなる差動対のNMOSM7,M8と、電流源のNM OSM9とを備えたものである。ここで、差動対のNMOSM1,M2およびNMOSM 7,M8のアスペクト比は、M1:M2=M7:M8=1:Kに設定されている。 【0010】

NMOSM1,M2、PMOSM3,M4およびNMOSM5からなる回路の構成は、 図13に示す電圧電流変換回路20と同じである。NMOSM7,M8のソースはNMO SM9のドレインに接続され、ドレインは、それぞれPMOSM4,M3のドレインに接 続され、ゲートには、それぞれ差動入力電圧INP,INNが入力されている。NMOS M9のソースはグランドに接続され、ゲートにはバイアス電圧Vbが入力されている。 【0011】

電圧電流変換回路22において、図14中左側の差動対を第1の差動対とし、右側の差 動対を第2の差動対とする。電圧電流変換回路22では、第1の差動対と同様に、第2の 差動対において、NMOSM9のゲートにバイアス電圧Vbが供給される。これにより、 NMOSM9には、バイアス電圧Vbに応じた定電流Issが流れる。 10

[0012]

ここで、NMOSM1,M2のソース電圧をVs2、NMOSM7,M8のソース電圧 をVs3とし、PMOSM3およびNMOSM1を介して流れる電流をI3、PMOSM 4およびNMOSM2を介して流れる電流をI4、PMOSM4およびNMOSM7を介 して流れる電流をI5、PMOSM3およびNMOSM8を介して流れる電流をI6とす る。

[0013]

差動入力電圧INN,INPが変化すると、それぞれ第1の差動対のNMOSM1,M 2のオン状態が変化し、アスペクト比に応じて電流I3と電流I4の割合が変化するとと もに(ただし、I3+I4=Iss)、それぞれ第2の差動対のNMOSM7,M8のオ ン状態が変化し、アスペクト比に応じて電流I5と電流I6の割合が変化する(ただし、 I5+I6=Iss)。

【0014】

そして、電圧電流変換回路22からは、図15のグラフに示すように、PMOSM3の ソース - ドレイン間に流れる電流I3+I6が、差動入力電圧INP, INNに対応する 出力電流I_out2として出力される。

【0015】

このように、電圧電流変換回路22では、アスペクト比が異なる2つの差動対の入力デ バイスを使用することにより、差動対のソース電圧Vs2,Vs3の特性が異なり、差動 入力電圧INP,INNに対して異なる閾値を持つ電流I3と電流I6を発生させること 20 ができる。これにより、差動入力電圧INP,INNに対して幅広いレンジで変化するト ータルの出力電流I_out2を発生させることを可能としている。

[0016]

図15は、従来の電圧電流変換回路の電圧電流変換特性を表す一例のグラフである。こ のグラフは、図13および図14に示す電圧電流変換回路20,22について、SPIC Eシミュレーションを行って得られた電圧電流変換特性の結果である。グラフの横軸は差 動入力電圧INP(=vin)(V)、縦軸は電流(A)である。このグラフから、I_ out1は差動入力電圧INPが0.45Vから0.75Vの範囲で変化し、一方I_o ut2は差動入力電圧INPが0.35Vから0.85Vの範囲で変化しており、図14 に示す電圧電流変換回路22は、図13に示す電圧電流変換回路20と比べて、差動入力 電圧INPの変化に対して出力電流I_out2が変化する領域が拡大されていることが 分かる。

【0017】

しかしながら、図14に示す電圧電流変換回路22にも、入力レンジ(差動入力電圧の 変化に対して出力電流が変化する領域)に限界が存在する、つまり、差動入力電圧の全て の入力電圧範囲で出力電流I_out2を変化させることができないという問題が依然と して残っている。

【先行技術文献】 【特許文献】 【0018】 【特許文献1】特開2002-76787号公報 【特許文献2】特開平11-214935号公報 【発明の概要】 【発明が解決しようとする課題】

[0019]

本発明の目的は、0VからVDDの範囲でダイナミックに変化する差動入力電圧の全て の入力電圧範囲において出力電流を変化させることができる電圧電流変換回路を提供する ことにある。 【課題を解決するための手段】

[0020]

10

30

上記目的を達成するために、本発明は、差動入力電圧を受け取って、その入力電圧に応じた出力電流に変換する電圧電流変換回路であって、

(5)

一方の端子が電源もしくはグランドの一方に接続された第1および第2の負荷抵抗と、 一方の端子がグランドもしくは電源の他方に接続された第1および第2の電流源と、前記 差動入力電圧によってオン / オフが制御される第1および第2の差動対とを備え、

前記第1の差動対は、それぞれ、前記第1および第2の負荷抵抗の他方の端子と前記第 1の電流源の他方の端子との間に接続された第1および第2のMOSトランジスタを備え 、前記第2の差動対は、それぞれ、前記第1および第2の負荷抵抗の他方の端子と前記第 2の電流源の他方の端子との間に接続された第3および第4のMOSトランジスタを備え

10

前記第1および第4のMOSトランジスタのゲートには前記差動入力電圧の一方および 他方が入力され、前記第2および第3のMOSトランジスタのゲートにはバイアス電圧が 入力され、

前記バイアス電圧は、前記差動入力電圧のそれぞれがグランド電圧から電源電圧の範囲 で変化するとき、前記差動入力電圧のいずれかが電源電圧のときを除いて前記第2および 第3のMOSトランジスタの両方がオンする電圧に設定されていることを特徴とする電圧 電流変換回路を提供するものである。

【0021】

ここで、前記第1および第2の差動対の前記差動入力電圧が入力するMOSトランジス タの閾値が、VDD/2以下であることが好ましい。

【0022】

さらに、前記第1および第2の負荷抵抗と、前記第1の差動対と、前記第1の電流源と からなる回路のレプリカ回路によって構成され、前記バイアス電圧を生成するバイアス電 圧生成回路を備えることが好ましい。

【0023】

また、前記バイアス電圧生成回路は、一方の端子が前記電源もしくはグランドの一方に 接続された第3および第4の負荷抵抗と、一方の端子が前記グランドもしくは電源の他方 に接続された第3の電流源と、第3の差動対とを備え、

前記第3の差動対は、それぞれ、前記第3および第4の負荷抵抗の他方の端子と前記第 3の電流源の他方の端子との間に接続された第5および第6のMOSトランジスタを備え 、前記第5のMOSトランジスタのゲートには電源電圧が入力され、前記第6のMOSト ランジスタのゲートは自分自身のドレインに接続され、前記第6のMOSトランジスタの ドレインの電圧が前記バイアス電圧として出力され、

さらに前記第3の電流源の電流をJ:1(0 < J < 1)の比でミラーした電流を前記第4の負荷抵抗に流すカレントミラー回路を備えることが好ましい。 【0024】

また、前記第1の負荷抵抗は、電源と前記第1および第3のMOSトランジスタのドレインとの間に接続され、ゲートが自分自身のドレインに接続されたPMOSであり、前記第2の負荷抵抗は、電源と前記第2および第4のMOSトランジスタのドレインとの間に 接続され、ゲートが自分自身のドレインに接続されたPMOSであり、

前記第1の電流源は、前記第1および第2のMOSトランジスタのソースとグランドとの間に接続されたNMOSであり、前記第2の電流源は、前記第3および第4のMOSトランジスタのソースとグランドとの間に接続されたNMOSであり、前記第1および第2の電流源のNMOSのゲートに第2のバイアス電圧が入力され、

前記第1、第2、第3および第4のMOSトランジスタはNMOSであることが好ましい。

【0025】

また、前記第3の負荷抵抗は、電源と前記第5のMOSトランジスタのドレインとの間 に接続され、ゲートが自分自身のドレインに接続されたPMOSであり、前記第4の負荷 抵抗は、電源と前記第6のMOSトランジスタのドレインとの間に接続されたPMOSで 30

20

あり、

前記第3の電流源は、前記第5および第6のMOSトランジスタのソースとグランドとの間に接続されたNMOSであり、第2のバイアス電圧が前記第<u>3の</u>電流源のNMOSの ゲートに入力され、

前記カレントミラー回路が、ソースがグランドに接続され、ゲートに前記第2のバイア ス電圧が入力されたミラー回路NMOSと、ソースが電源に接続され、ゲートが自分自身 のドレインと前記ミラー回路NMOSのドレインに接続されるとともに、前記第4の負荷 抵抗のPMOSのゲートに接続されたミラー回路PMOSとを備え、

前記第5および第6のMOSトランジスタはNMOSであることが好ましい。

【発明の効果】

【0026】

本発明によれば、入力電圧を変化させたときに、グランド電圧0VからVDD電圧まで 入力電圧範囲の全体で出力電流を変化させることができる。また、第1および第2の負荷 回路、第1の差動対および第1の電流源からなる回路のレプリカ回路で構成されたバイア ス電圧生成回路を使用することにより、プロセス、温度、電圧の変動にかかわらず、不感 帯領域が生じることのないバイアス電圧を生成し、全ての入力電圧範囲で電圧電流変換を 行うことができる。

【図面の簡単な説明】

[0027]

【図1】本発明の電圧電流変換回路の構成を表す一実施形態の回路図である。

【図2】バイアス電圧生成回路の構成を表す一実施形態の回路図である。

【図3】図1に示す電圧電流変換回路の具体例を表す一実施形態の概略図である。

【図4】図2に示すバイアス電圧生成回路の具体例を表す一実施形態の概略図である。

【図5】本発明の電圧電流変換回路の電圧電流変換特性を表す一実施形態のグラフである

【図6】本発明の電圧電流変換回路と従来の電圧電流変換回路の電圧電流変換特性の対比 を表す一実施形態のグラフである。

【図7】NMOSM1, M8の閾値がVDD/2以下の場合について、入力電圧の変化に 対する電流I7~I10の変化を表す一実施例のグラフである。

【図8】NMOSM1,M8の閾値がVDD/2以下の場合について、入力電圧の変化に 30 対する出力電流の変化を表す一実施例のグラフである。

【図9】NMOSM1,M8の閾値がVDD/2よりも大きい場合について、入力電圧の 変化に対する電流I7~I10の変化を表す一実施例のグラフである。

【図10】NMOSM1,M8の閾値がVDD/2よりも大きい場合について、入力電圧の変化に対する出力電流の変化を表す一実施例のグラフである。

【図11】バイアス電圧Vb2=VDDの場合について、入力電圧の変化に対する電流I 7~I10の変化を表す一実施例のグラフである。

【図12】バイアス電圧Vb2=VDDの場合について、入力電圧の変化に対する出力電流の変化を表す一実施例のグラフである。

- 【図13】従来の電圧電流変換回路の構成を表す一例の回路図である。
- 【図14】従来の電圧電流変換回路の構成を表す別の例の回路図である。

【図15】従来の電圧電流変換回路の電圧電流変換特性を表す一例のグラフである。

【発明を実施するための形態】

【0028】

以下に、添付の図面に示す好適実施形態に基づいて、本発明の電圧電流変換回路を詳細 に説明する。

【0029】

図1は、本発明の電圧電流変換回路の構成を表す一実施形態の回路図である。同図に示 す電圧電流変換回路10は、差動入力電圧INP,INNを受け取って、その入力電圧に 応じた出力電流に変換するものであり、入力デバイスとなる第1の差動対のNMOSM1

20

10

, M 2 および第 2 の差動対の N M O S M 7 , M 8 と、負荷抵抗の P M O S M 3 , M 4 と、 電流源の N M O S M 5 および N M O S M 9 とによって構成されている。 【 0 0 3 0 】

負荷抵抗のPMOSM3,M4のソースは電源VDDに接続され、ゲートは、それぞれ 自分自身のドレインに接続(ダイオード接続)されている。

【0031】

第1の差動対のNMOSM1, M2のソースはNMOSM5のドレインに接続され、ドレインは、それぞれPMOSM3, M4のドレインに接続され、ゲートには、それぞれ差動入力電圧INP(=vin)およびバイアス電圧Vb2が入力されている。また、第2の差動対のNMOSM7, M8のソースはNMOSM9のドレインに接続され、ドレインは、それぞれPMOSM3, M4のドレインに接続され、ゲートには、それぞれバイアス電圧Vb2および差動入力電圧INN(=VDD-vin)が入力されている。 【0032】

電流源のNMOSM5,M9のソースはグランドに接続され、ゲートにはバイアス電圧 Vbが入力されている。これにより、NMOSM5,M9には、それぞれ、バイアス電圧 Vbに応じた同一の定電流Issが流れる。

【 0 0 3 3 】

ここで、 N M O S M 1 , M 2 のソース電圧を V s 4 , N M O S M 7 , M 8 のソース電圧 を V s 5 とする。また、 P M O S M 3 および N M O S M 1 を介して流れる電流を I 7 、 P M O S M 4 および N M O S M 2 を介して流れる電流を I 8 、 P M O S M 3 および N M O S M 7 を介して流れる電流を I 9 、 P M O S M 4 および N M O S M 8 を介して流れる電流を I 1 0 とする。

20

30

40

10

【0034】

以下、電圧電流変換回路10の第1の差動対のNMOSM1,M2、負荷抵抗のPMO SM3,M4、電流源のNMOSM5からなる回路を第1の変換回路とし、第2の差動対 のNMOSM7,M8、負荷抵抗のPMOSM3,M4、電流源のNMOSM9からなる 回路を第2の変換回路とする。

【0035】

差動入力電圧INP(=vin), INN(=VDD-vin)は、入力電圧vin= 0VからVDDの範囲でダイナミックに変化する。第1の差動対のNMOSM1,M2お よび第2の差動対のNMOSM7,M8は、差動入力電圧INP,INNによって制御さ れる。差動入力電圧INN,INPが変化すると、第1の差動対のNMOSM1,M2の オン/オフ状態およびオン抵抗が変化し、電流I7と電流I8の割合が変化するとともに (ただし、I7+I8=Iss)、それぞれ第2の差動対のNMOSM7,M8のオン/ オフ状態およびオン抵抗が変化し、電流I9と電流I10の割合が変化する(ただし、I 9+I10=Iss)。

[0036]

そして、 P M O S M 3 のソース - ドレイン間に流れる電流 I 7 + I 9 が、差動入力電圧 I N P , I N N に対応する出力電流 I _ o u t 3 として出力される。

【0037】

電圧電流変換回路10において、バイアス電圧Vbは、上記のように、電流源のNMO SM5,M9に定電流Issが流れる電圧に設定される。

【 0 0 3 8 】

また、バイアス電圧Vb2は、入力電圧vinが0VからVDDの範囲で変化するとき、 差動入力電圧INPがVDD(vin=VDD)のときに初めてNMOSM2がオフ、 かつ、差動入力電圧INNがVDD(vin=0V)以外のとき(0<vin<VDD) にNMOSM2,M7両方がオンする電圧に設定される。つまり、INP=VDDのとき のNMOSM2のソース電圧Vs4,もしくはINN=VDDのときのNMOSM7のソ ース電圧Vs5に対して、それぞれNMOSM2,M7の閾値電圧Vth2,Vth7(Vth2=Vth7)だけ上昇した電圧に設定される。 【0039】

次に、バイアス電圧 V b , V b 2 を生成するバイアス電圧生成回路について説明する。 【0040】

(8)

図2は、バイアス電圧生成回路の構成を表す一実施形態の回路図である。同図に示すバ イアス電圧生成回路12は、第1のバイアス電圧Vbを生成するVb生成回路14と、第 2のバイアス電圧Vb2を生成するVb2生成回路16とによって構成されている。 【0041】

V b 生成回路14は、電流源18と、負荷抵抗のNMOSM10とによって構成されている。

【0042】

10

電流源18は、電源VDDとNMOSM10のドレインとの間に接続されている。NM OSM10のソースはグランドに接続され、ゲートは、自分自身のドレインに接続(ダイ オード接続)されている。

【0043】

V b 生成回路14では、電流源18により、電流IssがNMOSM10を介して流れ、その時のNMOSM10のドレインの電圧が第1のバイアス電圧Vbとして出力される。このバイアス電圧Vbが、電圧電流変換回路10の電流源のNMOSM5,M9のゲートに供給される。これにより、Vb生成回路14のNMOSM10をミラー基とし、NMOSM5,M9をミラー先とするカレントミラー回路が構成される。従って、NMOSM5,M9には、NMOSM10と同じ、もしくは、NMOSM5,M9とNMOSM10との寸法比(ミラー比)に応じた定電流Issが流れる。

【0044】

V b 2 生成回路16は、差動対のNMOSM11,M12と、負荷抵抗のPMOSM1 3,M14,M16と、電流源のNMOSM15,M17とによって構成されている。V b 2 生成回路16のうち、差動対のNMOSM11,M12、負荷抵抗のPMOSM13, M14および電流源のNMOSM15は、図1に示す電圧電流変換回路10において、 差動入力電圧INP=VDD,INN=0Vのときの第1の変換回路の状態を再現するレ プリカ回路である。具体的には、NMOSM11がNMOSM1に、NMOSM12がN MOSM2に、PMOSM13がPMOSM3に、PMOSM14がPMOSM4に対応 し、それぞれに対応するトランジスタと同一、もしくは、一定の比率の寸法を有する。 【0045】

PMOSM13,M14のソースは電源に接続されている。PMOSM13のゲートは 自分自身のドレインに接続(ダイオード接続)されている。NMOSM11,M12のソ ースはNMOSM15のドレインに接続され、ドレインは、それぞれ、PMOSM13, M14のドレインに接続されている。NMOSM11のゲートは電源VDDに接続され、 NMOSM12のゲートは、自分自身のドレインに接続(ダイオード接続)されている。 NMOSM15のソースはグランドに接続され、ゲートには、バイアス電圧Vbが入力さ れている。

[0046]

また、 P M O S M 1 6 のソースは電源 V D D に接続され、ゲートは、 P M O S M 1 4 の ⁴⁰ ゲートに接続されるとともに自分自身のドレインに接続されている。 N M O S M 1 7 のソ ースはグランドに接続され、ドレインは P M O S M 1 6 のドレインに接続され、ゲートに は、バイアス電圧 V b が入力されている。

【0047】

ここで、NMOSM11,M12のソース電圧をVs6とする。また、PMOSM13 およびNMOSM11を介して流れる電流をI11、PMOSM14およびNMOSM1 2を介して流れる電流をI12とする。

【0048】

 V b 2 生成回路16では、NMOSM15,M17のゲートにバイアス電圧Vbが供給

 され、V b 生成回路14のNMOSM10をミラー基とし、V b 2 生成回路16のNMO

SM15,M17をミラー先とするカレントミラー回路が構成されている。従って、NM OSM15には、NMOSM10と同じ、もしくはNMOSM15とNMOSM10との 寸法比(ミラー比)に応じた定電流Issが流れる。NMOSM17にもNMOSM17 とNMOSM10との寸法比(ミラー比)に応じた電流が流れる。 【0049】

(9)

NMOSM17に流れる電流がPMOSM14にも流れる。また、PMOSM14, M 16のゲートが接続され、PMOSM16をミラー基とし、PMOSM14をミラー先と するカレントミラー回路が構成されている。上記のように、PMOSM16およびNMO SM15には定電流ISSが流れる。そして、PMOSM14とPMOSM16のミラー 比を非常に小さく設定することにより、PMOSM14およびNMOSM12を介して流 れる電流I12は、PMOSM16およびNMOSM17を介して流れる電流に比較して 微弱なものとされている。

【 0 0 5 0 】

また、差動対のNMOSM11のゲートが電源VDDに接続されているため、電流I1 2が、電流源のNMOSM15を流れる電流に比較して無視できる程度に微弱であるとす ると、電流I11 Issと見なせる(ただし、I11+I12=Iss)。つまり、V b2生成回路16では、電流I11 Issであり、NMOSM12がほぼオフして微弱 な電流I12がNMOSM12を介して流れる時のNMOSM12のドレインの電圧が第 2のバイアス電圧Vb2として出力される。

[0051]

このようにして、バイアス電圧Vb2として、NMOSM11,M12のソース電圧V s6(差動入力電圧INP=VDD,INN=0VのときのNMOSM1,M2のソー ス電圧Vs4)に、NMOSM12の閾値電圧Vth12(=NMOSM2の閾値電圧V th2)を加えた電圧を生成することができる。

【0052】

バイアス電圧生成回路12を、第1の変換回路のレプリカ回路で構成することにより、 プロセス、温度、電圧が変動したとしても、バイアス電圧Vb2として、INP=VDD ,INN=0VのときのNMOSM2のソース電圧Vs4に、NMOSM2の閾値電圧V th2を加えた電圧を生成することができ、かつ後述するように不感帯領域が生じること のないバイアス電圧Vb2を生成し、全ての入力電圧範囲で電圧電流変換を行うことがで きる。

【 0 0 5 3 】

以下、図5および図6のグラフを参照して、入力電圧vinを0VからVDD(差動電 圧信号INPを0VからVDD、差動電圧信号INNをVDDから0V)の範囲で変化さ せた場合の電圧電流変換回路10の動作を説明する。

【0054】

図3は、図1に示す電圧電流変換回路の具体例を表す一実施形態の概略図、図4は、図2に示すバイアス電圧生成回路の具体例を表す一実施形態の概略図である。これらの図において、LおよびWは、MOSトランジスタのチャネル長およびチャネル幅であり、Mは、それぞれのMOSトランジスタにおいて、並列に配置されているMOSトランジスタの 個数である(実効的にはチャネル幅WのサイズがMで表された数を掛け合わせた値になっている)。

[0055]

図5および図6のグラフは、図3に示す電圧電流変換回路10、および、図4に示すバ イアス電圧生成回路12のように、I12とNMOSM15の電流Issとの比、すなわ ちNMOSM17とNMOSM10との寸法比と、PMOSM14とPMOSM16との 寸法比との積を1:30に設定した場合のSPICEシミュレーション結果である。 【0056】

図5は、本発明の電圧電流変換回路の電圧電流変換特性を表す一実施形態のグラフである。同図は、図3に示す電圧電流変換回路10の入力電圧vinの変化に対する電流I7 50

10

20

30

, I9の変化を表したものである。このグラフの横軸は入力電圧vin(V)、縦軸は電 流(A)である。この例では、VDD=1.2V,Iss=50μAであり、入力電圧v inは0.0Vから1.2Vの範囲で変化し、これに応じて電流I7,I9は、0.0μ Aから50μAの範囲で変化している。

【0057】

差動入力電圧INN=VDD(入力電圧vin=0V)の時、第2の変換回路では、N MOSM7がほぼオフ、NMOSM8がオンとなる。このとき、厳密には、NMOSM7 にはI9=I12の電流が流れるが、I12はIssと比較して十分に小さい。このため 実効的には図5のグラフに示すように、電流I9=0µA,電流I10=Issとなる。 【0058】

この状態から差動入力電圧INNが低下(入力電圧vinが上昇)すると、差動入力電 圧INNの低下とともに電流I10が減少し、電流I10が減少するに従って電圧Vs5 が低下する。そして、電圧Vs5の低下によりNMOSM7のゲート-ソース間電圧(バ イアス電圧Vb2と電圧Vs5との間の電圧)がNMOSM7の閾値電圧Vth7よりも 大きくなると、NMOSM7がオンする。

【0059】

NMOSM7がオンすると、差動入力電圧INNの低下とともにNMOSM7,M8の オン抵抗が変化し、電流I10が減少するとともに、図5のグラフに示すように電流I9 が増加して電流I9と電流I10の割合が変化する(ただし、I9+I10=Iss)。 【0060】

20

30

10

そして、さらに差動入力電圧INNが低下して、NMOSM8のゲート - ソース間電圧 (差動入力電圧INNと電圧Vs5との間の電圧)がNMOSM8の閾値電圧Vth8よ りも小さくなると、NMOSM8がオフし、電流I10=0µA,I9=Issとなる。 【0061】

つまり、第2の変換回路では、入力電圧vinを0からVDDの範囲で変化させたとき、図5のグラフに示すように、入力電圧vinが0からNMOSM8がオフするまでの入力電圧範囲で、電流I9が0からIssまで変化する。

[0062]

 一方、第1の変換回路では、差動入力電圧INP=0V(入力電圧vin=0V)の時、NMOSM1がオフ、NMOSM2がオンとなる。このとき、電流I7=0µA,電流 I8=Issとなる。

【0063】

この状態から差動入力電圧INPが上昇(入力電圧vinが上昇)してNMOSM1の ゲート - ソース間電圧(差動入力電圧INPと電圧Vs4との間の電圧)がNMOSM1 の閾値電圧Vth1よりも大きくなると、NMOSM1がオンする。

【0064】

N M O S M 1 がオンすると、差動入力電圧 I N P の上昇とともに N M O S M 1 , M 2 の オン抵抗が変化し、電流 I 7 が増加するとともに電流 I 8 が減少して電流 I 7 と電流 I 8 の割合が変化する(ただし、 I 7 + I 8 = I s s)。

【0065】

そして、電流I7が増加するに従って電圧Vs4が上昇し、差動入力電圧INP=VD D(入力電圧vin=VDD)になったとき、電圧Vs4の上昇によりNMOSM2のゲ ート・ソース間電圧(バイアス電圧Vb2と電圧Vs4との間の電圧)がNMOSM2の 閾値電圧Vth2と等しくなり、NMOSM2がほぼオフする。このとき、実効的に電流 I7=Iss,電流I8=0µAとなる。

[0066]

つまり、第1の変換回路では、入力電圧 v i n を 0 V から V D D の範囲で変化させたとき、 N M O S M 1 がオンしてから入力電圧 v i n が V D D となるまでの入力電圧範囲で、 電流 I 7 が 0 から I s s まで変化する。

[0067]

図6は、本発明の電圧電流変換回路と従来の電圧電流変換回路の電圧電流変換特性の対 比を表す一実施形態のグラフである。同図は、図3に示す電圧電流変換回路10の入力電 圧 v i n の変化に対する出力電流 I _ o u t 3 (= I 7 + I 9)の変化を表したものであ る。このグラフの横軸は入力電圧vin(V)、縦軸は電流(A)である。また、同図に は、比較例として、図14に示す従来の電圧電流変換回路22の入力電圧vinの変化に 対する出力電流I out2の変化も表している。この例では、入力電圧vinは0.0 Vから1.2Vの範囲で変化し、これに応じて電流I out3は、0.0µAから10 0µAの範囲で変化している。

(11)

[0068]

10 このグラフに示すように、従来の電圧電流変換回路22では、入力電圧vinを0.0 VからVDDの範囲で変化させたとき、入力電圧vin 0.35Vから0.85Vの範 囲で、出力電流I out2が0.0µAからIssまで変化し、これ以外の入力電圧範 囲では変化しない。これに対し、本発明の電圧電流変換回路10では、入力電圧vinを 0.0VからVDDの範囲で変化させたとき、全ての入力電圧範囲で、出力電流I_ou t 3 を 0 . 0 μ A から I s s まで変化させることができることが分かる。なお、電圧の入 力に対してNMOSM8が0V~VDD/2の範囲でオフとなり、NMOSM1がVDD / 2 ~ V D D の範囲でオフとなると、 V D D / 2 付近の電圧領域に不感帯の領域が生じて しまう。そこで0V~VDDの全域で不感帯を持たない動作とするには、NMOSM8は V D D / 2 ~ V D D の範囲でオフになる必要があり、 N M O S M 1 は 0 V ~ V D D / 2 の 範囲でオフになる特性であることが必要となる。

[0069]

なお、Vb2生成回路16において、I12とIssとの比が十分に小さくないと、電 流 I 1 1 が I s s よりも小さくなり、従って、電流 I 7 の最大値が I s s よりも小さくな る。この場合、図5のグラフにおいて、電流I7,I9の最大値(振幅)がIssよりも 小さくなり、電圧電流変換特性が悪くなるため好ましくない。従って、前述のように、I 12とIssとの比を小さくし、電流I11 Issとなるように、NMOSM17とN MOSM15との寸法比と、PMOSM14とPMOSM16の寸法比との積を極力小さ くすることが望ましい。

[0070]

また、バイアス電圧 V b 2 が、 N M O S M 1 1 , M 1 2 のソース電圧 V s 6 + N M O S M12の閾値電圧Vth12よりも小さくなると、Vinを0VからVDDに変化させた とき第1の変換回路ではNMOSM2がオフするタイミングが早くなり、第2の変換回路 ではNMOSM7がオンするタイミングが遅くなる。この場合、図5のグラフにおいて、 入力電圧vinがVDDとなる前に電流I7がIssとなり、入力電圧vinが所定値と なるまで電流I9が増加しなくなるため好ましくない。

[0071]

次に、INP.INNがゲートに入力されるNMOSM1,M8の閾値(論理閾値)に ついて説明する。

[0072]

40 図 7 および図 8 は、 N M O S M 1 , M 8 の閾値が V D D / 2 以下の場合について、入力 電圧の変化に対する電流I7~I10および出力電流の変化を表す一実施例のグラフであ る。一方、図9および図10は、NMOSM1,M8の閾値がVDD/2よりも大きい場 合について、入力電圧の変化に対する電流I7~I10および出力電流の変化を表す一実 施例のグラフである。これらのグラフの横軸は入力電圧(V)、縦軸は電流(μΑ)であ る。また、Vth1,Vth5は、それぞれNMOSM1,M5の閾値電圧である。なお 、波形は矩形や線形で変化しているが、説明を簡易にするためであり、実際には図5,6 のように一部曲線となっている。

[0073]

N M O S M 1 , M 8 の閾値が V D D / 2 以下の場合、図 7 のグラフに示すように、入力 電圧vinの変化に対して、第1および第2の差動対ともに電流が流れる電圧区間(図の 50

例では、0.3V~0.9Vの区間)が存在する。つまり、VDD/2付近で第1および 第2の差動対ともに電流が流れる区間が生じ、図8のグラフに示すように、その区間では 電流の増加率が高くなる。

【0074】

仮に、NMOSM1,M8の閾値が丁度VDD/2の場合、第1および第2の差動対が 片側ずつ動作することとなり、電流の増加は連続的となる。これが図4のグラフのI_o ut3の状態である。

【0075】

一方、NMOSM1,M8の閾値がVDD/2よりも大きい場合、図9のグラフに示す ように、入力電圧vinの変化に対して、第1および第2の差動対ともに電流が流れない¹⁰ 電圧区間(図の例では、0.3V~0.9Vの区間)が存在する。つまり、VDD/2付 近で電流を供給する担い手が存在しない区間が生じ、図10のグラフに示すように、出力 電流が変化しなくなる。

【0076】

NMOSM1,M8の閾値がVDD/2以下の場合も、VDD/2よりも大きい場合も、 、従来技術の問題点となる0V,VDD付近の不感帯については解消されているため、何 ら問題はない。ただし、上記のように、NMOSM1,M8の閾値がVDD/2以下の場 合の方が、全ての入力電圧範囲において、入力電圧vinの変化に対して出力電流を変化 させることができるため望ましい。

【0077】

次に、バイアス電圧Vb2について説明する。

【0078】

図11および図12は、バイアス電圧Vb2=VDDの場合について、入力電圧の変化 に対する電流I7~I10および出力電流の変化を表す一実施例のグラフである。同じく 、これらのグラフの横軸は入力電圧(V)、縦軸は電流(µA)である。なお、波形は矩 形や線形で変化しているが、説明を簡易にするためであり、実際には図5,6のように一 部曲線となっている。

【0079】

バイアス電圧 V b 2 は、前述の説明では、 V s 6 + V t h 1 2 とするとしているが、仮 に、バイアス電圧 V b 2 をそれ以上に高い電圧にすると、出力電流の利得が 0 ~ 2 × I s s から狭くなっていく。図 1 1 および図 1 2 のグラフに示すように、バイアス電圧 V b 2 の入力として最も高い V D D の場合であっても、 I s s × 1 / 2 ~ I s s × 2 / 3 の間で の利得が得られるため、誤動作となることはない。

[0080]

従って、バイアス電圧Vb2は、Vs6+Vth12(つまり、Vs4+Vth2、も しくは、Vs5+Vth7)とするのが最良であるが、それより高い電圧でも機能的には 問題はない。

[0081]

なお、図1および図2に示す回路例において、電源とグランド、PMOSとNMOS、 INPとINNを入れ替えることによっても同様の機能および効果を実現する回路を構成 することができる。また、上記実施形態では、差動対を2対使用しているが、この2対の 差動対を有する回路を複数組使用してもよい。また、それぞれの差動対において、一方の 入力デバイスと他方の入力デバイスの駆動力(例えば、トランジスタサイズ)を変化させ てもよい。

【0082】

本発明は、基本的に以上のようなものである。

以上、本発明について詳細に説明したが、本発明は上記実施形態に限定されず、本発明 の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。 【符号の説明】

[0083]



10,20,22 電圧電流変換回路
 12 バイアス電圧生成回路
 14 V b 生成回路
 16 V b 2 生成回路
 18 電流源
 M1,M2,M5,M7~M12,M15,M17 NMOS
 M3,M4,M13,M14,M16 PMOS













<u>10</u>



【図3】





【図7】 ^{Iss} ^(uA) ^{Iss/2} ⁰ ⁰ ¹⁰ ¹⁰ ¹⁷ ¹⁷ ¹⁸ ¹⁸ ¹⁰ ¹⁷ ¹⁸ ¹⁰ ¹¹













【図11】

















(16)

フロントページの続き

(56)参考文献 特開2002-124843(JP,A) 特開2006-157376(JP,A)

(58)調査した分野(Int.Cl., DB名)

- H 0 3 F 3/34 G 0 5 F 3 / 2 4 H 0 3 F 3 / 4 5