

(19)日本国特許庁(JP)

(12)特許公報(B2)

(11)特許番号
特許第7261544号
(P7261544)

(45)発行日 令和5年4月20日(2023.4.20)

(24)登録日 令和5年4月12日(2023.4.12)

(51)国際特許分類

F I

G 0 6 F	3/03 (2006.01)	G 0 6 F	3/03	4 0 0 Z
G 0 6 F	3/046(2006.01)	G 0 6 F	3/046	A
H 0 1 L	21/822 (2006.01)	H 0 1 L	27/04	C
H 0 1 L	27/04 (2006.01)	H 0 1 L	27/04	V
H 0 1 L	21/82 (2006.01)	H 0 1 L	21/82	F

請求項の数 13 (全17頁) 最終頁に続く

(21)出願番号 特願2018-114297(P2018-114297)
 (22)出願日 平成30年6月15日(2018.6.15)
 (65)公開番号 特開2019-219710(P2019-219710
 A)
 (43)公開日 令和1年12月26日(2019.12.26)
 審査請求日 令和3年5月31日(2021.5.31)

(73)特許権者 000139403
 株式会社ワコム
 埼玉県加須市豊野台2丁目510番地1
 (74)代理人 100130982
 弁理士 黒瀬 泰之
 (72)発明者 山下 滋
 埼玉県加須市豊野台二丁目510番地1
 株式会社ワコム内
 (72)発明者 堀江 利彦
 埼玉県加須市豊野台二丁目510番地1
 株式会社ワコム内
 (72)発明者 伊藤 雅充
 埼玉県加須市豊野台二丁目510番地1
 株式会社ワコム内
 審査官 木村 慎太郎

最終頁に続く

(54)【発明の名称】 電子ペン

(57)【特許請求の範囲】

【請求項1】

集積回路及び共振回路を含む電子ペンであって、
 前記集積回路は、

コイルとともに前記共振回路を構成する第1のコンデンサの一端に接続された第1の端子と、

前記第1のコンデンサの他端に接続された第2の端子と、

前記第1及び第2の端子の間に並列に接続された複数の第2のコンデンサと、

シリアルバスの規格に準拠したデータ端子と、

前記複数の第2のコンデンサのそれぞれについて、容量を初期値から変更するか否かを示す値を記憶するコンデンサビット領域を含む制御回路と、を含み、

前記コンデンサビット領域に記憶される前記値は、前記電子ペンの製造工程において、外部装置から前記データ端子を介して前記コンデンサビット領域内に書き込まれ、

前記制御回路は、前記複数の第2のコンデンサのうち、容量を初期値から変更することを示す値が前記コンデンサビット領域に記憶されているものの容量を変更することにより、前記共振回路の基準共振周波数を制御する、

電子ペン。

【請求項2】

前記複数の第2のコンデンサはそれぞれ、基板と、前記基板の上方に形成されたフローティングゲートと、を有し、

10

20

前記制御回路は、前記複数の第 2 のコンデンサそれぞれの前記フローティングゲートに個別に電荷を注入することにより、前記複数の第 2 のコンデンサそれぞれの容量を変更するよう構成される、

請求項 1 に記載の電子ペン。

【請求項 3】

前記集積回路は、

前記複数の第 2 のコンデンサのそれぞれに対応して設けられた複数の第 1 のスイッチと、

前記複数の第 2 のコンデンサのそれぞれに対応して設けられた複数の第 2 のスイッチと、を含み、

前記複数の第 2 のコンデンサはそれぞれ、
n 型半導体によって構成された前記基板と、

絶縁膜と、
前記フローティングゲートと、
ゲート電極と、

が積層されてなる構造を有する、

請求項 2 に記載の電子ペン。

【請求項 4】

前記集積回路は、

前記複数の第 2 のコンデンサのそれぞれに対応して設けられた複数の第 1 のスイッチと、

前記複数の第 2 のコンデンサのそれぞれに対応して設けられた複数の第 2 のスイッチと、を含み、

前記複数の第 2 のコンデンサはそれぞれ、
p 型半導体によって構成された前記基板と、

絶縁膜と、
前記フローティングゲートと、
ゲート電極と、

が積層されてなる構造を有する、

請求項 2 に記載の電子ペン。

【請求項 5】

前記複数の第 1 のスイッチはそれぞれ、対応する前記第 2 のコンデンサの前記ゲート電極に接続された共通端子と、前記第 1 の端子に接続された第 1 の選択端子と、相対的に高電位が供給される第 2 の選択端子とを有し、

前記複数の第 2 のスイッチはそれぞれ、対応する前記第 2 のコンデンサの前記基板に接続された共通端子と、前記第 2 の端子に接続された第 1 の選択端子と、相対的に低電位が供給される第 2 の選択端子とを有し、

前記制御回路は、対応する前記第 1 のスイッチを前記第 2 の選択端子側に切り替えるとともに、対応する前記第 2 のスイッチを前記第 2 の選択端子側に切り替えることにより、前記複数の第 2 のコンデンサそれぞれの容量を変更するよう構成される、

請求項 3 又は 4 に記載の電子ペン。

【請求項 6】

前記第 1 のコンデンサは、ペン先に加わる圧力によって容量が変化するよう構成された可変容量コンデンサを含んで構成される、

請求項 1 乃至 5 のいずれか一項に記載の電子ペン。

【請求項 7】

オンオフいずれかの状態を取り、一端で前記可変容量コンデンサの一端に接続され、他端で前記第 2 の端子に接続された操作スイッチ、

をさらに含む請求項 6 に記載の電子ペン。

【請求項 8】

10

20

30

40

50

集積回路及び共振回路を含む電子ペンであって、
前記集積回路は、

コイルとともに前記共振回路を構成する第 1 のコンデンサの一端に接続された第 1 の端子と、

前記第 1 のコンデンサの他端に接続された第 2 の端子と、

前記第 1 及び第 2 の端子の間に並列に接続された複数の第 2 のコンデンサと、

前記複数の第 2 のコンデンサのそれぞれと直列に設けられた複数のスイッチと、

シリアルバスの規格に準拠したデータ端子と、

前記複数のスイッチのそれぞれについて、オンオフいずれの状態とするかを示す値を記憶するコンデンサビット領域を含む制御回路と、 を含み、

前記コンデンサビット領域に記憶される前記値は、前記電子ペンの製造工程において、外部装置から前記データ端子を介して前記コンデンサビット領域内に書き込まれ、

前記制御回路は、前記複数のスイッチのうち、オンの状態とすることを示す値が前記コンデンサビット領域に記憶されているものをオンの状態に制御し、オフの状態とすることを示す値が前記コンデンサビット領域に記憶されているものをオフの状態に制御することにより、前記共振回路の基準共振周波数を制御する、

電子ペン。

【請求項 9】

前記複数のスイッチはそれぞれヒューズ素子によって構成される、

請求項 8 に記載の電子ペン。

【請求項 10】

前記複数のスイッチはそれぞれアンチヒューズ素子によって構成される、

請求項 8 に記載の電子ペン。

【請求項 11】

前記複数のスイッチはそれぞれ MEMS スイッチによって構成される、

請求項 8 に記載の電子ペン。

【請求項 12】

前記第 1 のコンデンサは、ペン先に加わる圧力によって容量が変化するように構成された可変容量コンデンサを含んで構成される、

請求項 8 乃至 11 のいずれか一項に記載の電子ペン。

【請求項 13】

オンオフいずれかの状態を取り、一端で前記可変容量コンデンサの一端に接続され、他端で前記第 2 の端子に接続された操作スイッチ、

をさらに含む請求項 12 に記載の電子ペン。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は集積回路及び電子ペンに関し、特に、共振回路を利用してペン情報の送信を行う集積回路及び電子ペンに関する。

【背景技術】

【0002】

電磁共鳴 (EMR) 方式の入力システムで用いられる電子ペンには、位置検出装置のセンサコイルから送信された磁界により励磁されるコイルと、このコイルと並列に接続されるコンデンサとによって構成される共振回路が備えられる (例えば、特許文献 1, 2 を参照)。この共振回路が磁界の中に入ると、コイルに誘導起電力が生じ、これによって共振回路に電力が蓄積される。電子ペンは、この電力を利用して、筆圧情報やサイドスイッチ情報などを含むペン情報の送信を行うよう構成される。

【0003】

ペン情報の具体的な送信方法としては、ペン情報の内容に応じて共振回路への信号の供給をオンオフすることによりデジタル情報としてペン情報を送信する方法や、ペン情報の

10

20

30

40

50

内容に応じて共振回路の共振周波数を変化させることにより共振周波数の変位としてペン情報を送信する方法などが知られている。以下、前者の場合の共振回路の共振周波数と、後者の場合に変位の基準となる共振周波数とをまとめて「基準共振周波数」と称する。

【0004】

電子ペンが送信したペン情報を位置検出装置が正しく受信するためには、共振回路の基準共振周波数が予め定められた規格値に等しくなっている必要がある。しかし、コイルのインダクタンスやコンデンサの容量には製造上の誤差が発生するため、共振回路を組み立てた直後の段階では、基準共振周波数にバラツキの発生が避けられない。そこで電子ペンの製造工程では、予め複数のコンデンサを並列に配置しておき、共振回路を組み立てた後に基準共振周波数を測定し、その結果に応じてレーザーにより配線をカットし、それによっていくつかのコンデンサを回路から切り離すことにより、事後的に基準共振周波数を上記規格値に合わせ込む処理が行われる。特許文献1には、このような基準共振周波数の合わせ込みを行えるように構成された電子ペンの例が開示されている。

10

【先行技術文献】

【特許文献】

【0005】

【文献】特許第6320231号

国際公開第2016/056299号

【発明の概要】

【発明が解決しようとする課題】

20

【0006】

ところで、特許文献1に示されるようなレーザーによる配線カットを利用する場合、配線領域をある程度広く取る必要がある。しかしながら、近年では電子ペン内に設ける基板サイズの縮小が求められるようになっており、配線領域を十分に確保することが困難になりつつある。そこで、より小面積で基準共振周波数の合わせ込みを実現できる電子ペンが求められている。

【0007】

したがって、本発明の目的の一つは、より小さい面積で基準共振周波数の合わせ込みを実現できる集積回路及び電子ペンを提供することにある。

【課題を解決するための手段】

30

【0008】

本発明の第1の側面による集積回路は、コイルとともに共振回路を構成する第1のコンデンサの一端に接続された第1の端子と、前記第1のコンデンサの他端に接続された第2の端子と、前記第1及び第2の端子の間に並列に接続された複数の第2のコンデンサと、前記複数の第2のコンデンサそれぞれの容量を変更する制御回路と、を含む集積回路である。

【0009】

本発明の第1の側面による電子ペンは、前記集積回路及び前記共振回路を含む電子ペンであって、前記第1のコンデンサは、ペン先に加わる圧力によって容量が変化するように構成された可変容量コンデンサを含んで構成される、電子ペンである。

40

【0010】

本発明の第2の側面による集積回路は、コイルとともに共振回路を構成する第1のコンデンサの一端に接続された第1の端子と、前記第1のコンデンサの他端に接続された第2の端子と、前記第1及び第2の端子の間に並列に接続された複数の第2のコンデンサと、前記複数の第2のコンデンサのそれぞれと直列に設けられた複数のスイッチと、前記複数のスイッチそれぞれのオンオフ状態を制御する制御回路と、を含む集積回路である。

【0011】

本発明の第2の側面による電子ペンは、前記集積回路及び前記共振回路を含む電子ペンであって、前記第1のコンデンサは、ペン先に加わる圧力によって容量が変化するように構成された可変容量コンデンサを含んで構成される、電子ペンである。

50

【発明の効果】

【0012】

本発明の第1の側面によれば、集積回路内で複数の第2のコンデンサそれぞれの容量を変更することによって共振回路の基準共振周波数を変えることができるので、より小さい面積で基準共振周波数の合わせ込みを実現できる。

【0013】

本発明の第2の側面によれば、集積回路内で複数のスイッチのオンオフ状態を制御することによって共振回路の基準共振周波数を変えることができるので、より小さい面積で基準共振周波数の合わせ込みを実現できる。

【図面の簡単な説明】

【0014】

【図1】本発明の第1の実施の形態による電子ペン1の外観を示す図である。

【図2】図1に示した筐体2の中に配置される基板5の上面写真である。

【図3】本発明の第1の実施の形態による電子ペン1及び集積回路6の回路構成を示す図である。

【図4】図3に示したコンデンサ C_a の模式的な断面図である。

【図5】本発明の第1の実施の形態の変形例によるコンデンサ C_a の模式的な断面図である。

【図6】本発明の第2の実施の形態による電子ペン1及び集積回路6の回路構成を示す図である。

【図7】本発明の第3の実施の形態による電子ペン1及び集積回路6の回路構成を示す図である。

【図8】本発明の背景技術による電子ペンの筐体の中に配置される基板100の上面写真である。

【発明を実施するための形態】

【0015】

以下、添付図面を参照しながら、本発明の実施の形態について詳細に説明する。

【0016】

図1は、本発明の第1の実施の形態による電子ペン1の外観を示す図である。同図に示すように、電子ペン1は、筒状の筐体2と、筐体2の長手方向の一端に配置されたペン先部材3と、筐体2の表面に設けられた操作スイッチ4とを有して構成される。このうち操作スイッチ4は、筐体2の側面に設けられる場合にはサイドスイッチなどと呼ばれ、筐体2の端部に設けられる場合にはテイルスイッチなどと呼ばれる。

【0017】

電子ペン1を利用するユーザは、片方の手で筐体2を保持し、図示しない位置検出装置のタッチ面にペン先部材3を当接させた状態で電子ペン1を移動させることにより、位置検出装置への入力を行う。入力の際、電子ペン1と位置検出装置とは、上述した電磁共鳴(EMR)方式による通信を行うよう構成される。電子ペン1は、この通信により、ペン先部材3に加わる圧力(筆圧)を示す筆圧情報と、操作スイッチ4のオンオフ状態を示すスイッチ情報とを含むペン情報を送信可能に構成される。詳しくは後述するが、電子ペン1は、ペン情報の内容に応じて共振回路の共振周波数を変化させることにより、共振周波数の変位としてペン情報を送信するように構成される。

【0018】

図2は、図1に示した筐体2の中に配置される基板5の上面写真である。同写真に示すように、基板5の表面には、図1にも示した操作スイッチ4と、集積回路6と、これらを接続する配線などが配置される。また、図3は、電子ペン1及び集積回路6の回路構成を示す図である。同図に示すように、電子ペン1はさらに、可変容量コンデンサ V_C (第1のコンデンサ)と、固定容量コンデンサ C_{B1} 、 C_{B2} と、コイル L とを有して構成される。詳しくは後述するが、可変容量コンデンサ V_C 及び固定容量コンデンサ C_{B1} 、 C_{B2} は、コイル L とともに電子ペン1の共振回路を構成する。

10

20

30

40

50

【 0 0 1 9 】

可変容量コンデンサ VC は、ペン先部材3に加わる筆圧に応じて容量が変化するように構成されたコンデンサである。また、固定容量コンデンサ C_{B1} 、 C_{B2} はそれぞれ可変容量コンデンサ VC と並列に接続され、電子ペン1の共振回路の基準共振周波数を設計の段階で調整する役割を果たす。

【 0 0 2 0 】

ここで、本発明の課題について、図8を参照しながら詳しく説明する。

【 0 0 2 1 】

図8は、本発明の背景技術による電子ペンの筐体の中に配置される基板100の上面写真である。同図に示すように、基板100の表面には、複数のコンデンサ101と、複数のコンデンサ101のそれぞれと直列に設けられた複数の切断部102とが配置される。複数のコンデンサはそれぞれ図示しない可変容量コンデンサと並列に配置されており、図示しないコイルとともに、本発明の背景技術による電子ペンの共振回路を構成している。

10

【 0 0 2 2 】

切断部102は直線状の配線によって構成されており、その両側には、孤立した配線であるランドパターン102a、102bが設けられている。切断部102をレーザーによって切断する際には、ランドパターン102a、102bの一方から他方にかけて、レーザーの照射ポイントを移動させる。ランドパターン102a、102bを設けているのは、基板100に生ずる凹みを軽減するためである（詳しくは特許文献1を参照）。切断部102が切断されると、対応するコンデンサ101が回路から切り離され、共振回路の合成容量が小さくなるので、基準共振周波数が大きくなる。したがって、必要な数だけ切断部102を切断することにより、任意の基準共振周波数を実現することが可能になる。

20

【 0 0 2 3 】

しかしながら、図8の電子ペンによれば、複数のコンデンサ101及び複数の切断部102を配置するために大きな面積が必要となることから、基板100のサイズを縮小することが困難である。上述したように、近年では電子ペン内に設ける基板サイズの縮小が求められるようになってきているため、より小さい面積で基準共振周波数の合わせ込みを実現する方法が求められている。本実施の形態による電子ペン1は、複数のコンデンサ101及び複数の切断部102に代え、共振回路の基準共振周波数を調整するための回路を含む集積回路6を用いることにより、図2に示すように、図8に示した電子ペンよりも小さい面積で基準共振周波数の合わせ込みを実現するものである。以下、集積回路6の具体的な構成について、図3を参照しながら詳しく説明する。

30

【 0 0 2 4 】

図3に示すように、集積回路6は、メモリ11を含む制御回路10と、スイッチ12と、2つのコンデンサアレイ $C1ARRAY$ 、 $C2ARRAY$ と、共振回路に接続される端子 $C1P$ 、 $C1M$ 、 $C2P$ 、 $C2M$ と、電位 VPP が供給される電源端子 VPP 、電位 VDD ($<VPP$) が供給される電源端子 VDD と、接地電位 GND ($<VDD$) が供給される接地端子 GND と、任意のデータ $SDAT$ が供給されるデータ端子 $SDAT$ と、制御回路10の動作クロック CLK が供給されるクロック端子 CLK と、予備端子 PIO とを有して構成される。なお、集積回路6に設けられるこれらの端子は、シリアルバスの規格である I^2C に準拠したものとすることが好ましい。

40

【 0 0 2 5 】

初めに集積回路6の外側に着目すると、端子 $C1P$ には、可変容量コンデンサ VC の一端、固定容量コンデンサ C_{B1} 、 C_{B2} それぞれの一端、及びコイル L の一端が共通に接続される。端子 $C2P$ は、集積回路6の外側で端子 $C1P$ と短絡されている。端子 $C1M$ には、可変容量コンデンサ VC の他端、固定容量コンデンサ C_{B1} の他端、コイル L の他端、及び操作スイッチ4の一端が共通に接続される。端子 $C2M$ には、固定容量コンデンサ C_{B2} の他端及び操作スイッチ4の他端が共通に接続される。

【 0 0 2 6 】

説明のため、集積回路6内において端子 $C1P$ 、 $C1M$ の間、端子 $C2P$ 、 $C2M$ の間

50

がそれぞれオープンであると仮定すると、操作スイッチ4がオフである場合、可変容量コンデンサ VC 及び固定容量コンデンサ C_{B1} がコイル L に対して並列に接続された状態となり、これらの合成容量とコイル L とで共振回路が構成される。以下、この共振回路を「第1の共振回路」という場合がある。可変容量コンデンサ VC を含むことから、第1の共振回路の共振周波数は筆圧に応じて変化する。したがって、第1の共振回路を用いることにより、共振周波数の変位として筆圧を送信することが実現される。

【0027】

一方、操作スイッチ4がオンである場合、可変容量コンデンサ VC 、固定容量コンデンサ C_{B1} 、及び固定容量コンデンサ C_{B2} がコイル L に対して並列に接続された状態となり、これらの合成容量とコイル L とで共振回路が構成される。以下、この共振回路を「第2の共振回路」という場合がある。可変容量コンデンサ VC を含むことから、第2の共振回路の共振周波数も筆圧に応じて変化する。したがって、第2の共振回路を用いることによっても、共振周波数の変位として筆圧を送信することが実現される。

10

【0028】

加えて、第2の共振回路は第1の共振回路に固定容量コンデンサ C_{B2} を追加した構成となっていることから、第2の共振回路と第1の共振回路とでは、筆圧に応じた共振周波数の変位範囲が異なる。したがって、操作スイッチ4のオンオフ状態に応じて第1及び第2の共振回路を切り替えることにより、共振周波数の変位としてスイッチ情報を送信することも実現される。

【0029】

20

次に集積回路6の内側に着目すると、コンデンサアレイ C_{1ARRAY} は、端子 C_{1P} 、 C_{1M} の間に並列に接続された複数のコンデンサ C_a （第2のコンデンサ）と、複数のコンデンサ C_a のそれぞれに対応して設けられた複数のスイッチ S_a （第1のスイッチ）と、複数のコンデンサ C_a のそれぞれに対応して設けられた複数のスイッチ S_b （第2のスイッチ）とを有して構成される。各コンデンサ C_a が端子 C_{1P} 、 C_{1M} の間に並列に接続されていることから、コンデンサアレイ C_{1ARRAY} は、第1及び第2の共振回路それぞれの一部を構成している。

【0030】

また、コンデンサアレイ C_{2ARRAY} は、端子 C_{2P} 、 C_{2M} の間に並列に接続された複数のコンデンサ C_a （第2のコンデンサ）と、複数のコンデンサ C_a のそれぞれに対応して設けられた複数のスイッチ S_a （第1のスイッチ）と、複数のコンデンサ C_a のそれぞれに対応して設けられた複数のスイッチ S_b （第2のスイッチ）とを有して構成される。各コンデンサ C_a が端子 C_{2P} 、 C_{2M} の間に並列に接続されていることから、コンデンサアレイ C_{2ARRAY} は、第2の共振回路の一部を構成している。

30

【0031】

図4は、コンデンサ C_a の模式的な断面図である。同図に示すように、コンデンサ C_a は、基板20上に、絶縁膜21と、フローティングゲート22と、ゲート電極23とがこの順で積層された構造を有している。この構造はフローティングゲートタイプのフラッシュメモリに類似するものであるが、ソース及びドレインを有してもよいし有しなくてもよい点で、フラッシュメモリとは異なっている。図示していないが、基板20上には同様の構造が所定間隔で配置され、それぞれによりコンデンサ C_a が構成される。

40

【0032】

基板20は、例えばn型の不純物がドーパされたシリコン基板などのn型半導体によって構成される。絶縁膜21は、例えば酸化シリコン又は窒化シリコンなどの絶縁材料によって構成される。ゲート電極23は、例えば導電性の金属などの導電材料によって構成される。

【0033】

フローティングゲート22は、例えば、n型の不純物がドーパされたポリシリコンなどのn型半導体によって構成される。ただし、共振周波数を調整する前の段階では、空乏化によりフローティングゲート22は電荷が注入されていない状態とする。したがって、基

50

準共振周波数を調整する前の段階におけるコンデンサ C_a の静電容量を C_0 とすると、 C_0 は次の式 (1) で表される。ただし、 C_{OX} は、絶縁層 21 の静電容量である。

【0034】

【数1】

$$C_0 = C_{OX} \quad \dots (1)$$

【0035】

10

また、スイッチ S_a は、対応するコンデンサ C_a のゲート電極 23 に接続された共通端子と、端子 $C1P$ 又は端子 $C2P$ に接続された第1の選択端子と、電位 V_c が供給される第2の選択端子とを有して構成される。同様に、スイッチ S_b は、対応するコンデンサ C_a の基板 20 (いわゆるバックゲート) に接続された共通端子と、端子 $C1M$ 又は端子 $C2M$ に接続された第1の選択端子と、接地電位 GND が供給される第2の選択端子とを有して構成される。本実施の形態においては、電位 V_c は接地電位 GND より高い電位となっている。各スイッチ S_a , S_b はいずれも、初期状態では共通端子と第1の選択端子とが接続された状態とされている。

【0036】

20

図3に戻る。制御回路10は、図示しない外部装置からの指示に従い、制御信号 $BC1$ によりコンデンサアレイ $C1ARRAY$ 内の各コンデンサ C_a の容量を変更することによって、第1及び第2の共振回路の基準共振周波数を変更する機能と、図示しない外部装置からの指示に従い、制御信号 $BC2$ によりコンデンサアレイ $C2ARRAY$ 内の各コンデンサ C_a の容量を変更することによって、第2の共振回路の基準共振周波数を変更する機能とを有して構成される。

【0037】

具体的に説明すると、制御回路10のメモリ11内には、コンデンサ C_a ごとに、容量を初期値(上記式(1)により表される値)から変更するか否かを示す値を記憶するコンデンサビット領域が設けられる。この値は、上述したデータ $SDAT$ を用いて、図示しない外部装置によりコンデンサビット領域内に書き込まれる。制御回路10は、コンデンサビット領域に記憶される値に基づいて制御信号 $BC1$, $BC2$ を生成し、コンデンサアレイ $C1ARRAY$, $C2ARRAY$ に供給するよう構成される。

30

【0038】

また、制御回路10は、図示しない外部装置から供給される電位 V_{PP} 又は電位 V_{DD} に基づいて電位 V_c を生成する機能を有して構成される。制御回路10は、基準共振周波数の変更を開始するにあたり、こうして生成した電位 V_c の各スイッチ S_a の第2の選択端子への供給を開始するとともに、各スイッチ S_b の第2の選択端子に対し、図示しない外部装置から供給される接地電位 GND の供給を開始する。

【0039】

基準共振周波数の変更においては、制御回路10は、コンデンサアレイ $C1ARRAY$ に含まれる複数のコンデンサ C_a のうち、容量を初期値から変更することを示す値がコンデンサビット領域内に記憶されているものについて、対応するスイッチ S_a , S_b のそれぞれを第2の選択端子側に切り替えるための制御信号 $BC1$ を生成し、対応するスイッチ S_a , S_b に供給する。そして、所定時間後に、対応するスイッチ S_a , S_b のそれぞれを第1の選択端子側に切り替えるための制御信号 $BC1$ を生成し、対応するスイッチ S_a , S_b に供給する。

40

【0040】

また、制御回路10は、コンデンサアレイ $C2ARRAY$ に含まれる複数のコンデンサ C_a のうち、容量を初期値から変更することを示す値がコンデンサビット領域内に記憶されているものについて、対応するスイッチ S_a , S_b のそれぞれを第2の選択端子側に切り

50

替えるための制御信号BC2を生成し、対応するスイッチ S_a 、 S_b に供給する。そして、所定時間後に、対応するスイッチ S_a 、 S_b のそれぞれを第1の選択端子側に切り替えるための制御信号BC2を生成し、対応するスイッチ S_a 、 S_b に供給する。

【0041】

制御回路10が以上のような制御信号BC1、BC2の生成及び供給を行うことにより、容量を初期値から変更することを示す値がコンデンサビット領域内に記憶されているコンデンサ C_a に対し、所定時間にわたって電位 V_c が印加されることになる。

【0042】

ここで再度図4を参照すると、電位 V_c が印加されているとき、基板20内に存在する電子が絶縁膜21との境界近傍に引き寄せられ、そのうちの一部がトンネル効果によってフローティングゲート22内に移動する。こうしてフローティングゲート22内に蓄積した電子は、電位 V_c の印加が終了した後もフローティングゲート22内に残存する。すなわち、フローティングゲート22は電荷が注入された状態となる。その結果、フローティングゲート22内に空乏層が形成されるので、この空乏層の静電容量を C_D とすると、コンデンサ C_a の容量は次の式(2)で表される値 C_1 に変化する。値 C_1 は、式(2)から理解されるように、絶縁層21の静電容量 C_{OX} と空乏層の静電容量 C_D の直列接続に対応する値である。こうして、制御信号BC1、BC2によるコンデンサ C_a の容量の変更が実現される。なお、空乏層の静電容量 C_D は空乏層幅の変化に応じて変化するが、十分に電荷を注入することによってフローティングゲート22を完全空乏化させることによって、最終的に一定値に安定させることができる。したがって、電位 V_c の印加は、フローティングゲート22が完全空乏化する程度まで継続することが好ましい。

【0043】

【数2】

$$C_1 = \frac{C_{OX} \cdot C_D}{C_{OX} + C_D} \quad \dots (2)$$

【0044】

コンデンサアレイ C_1ARRAY は、上述したように、第1及び第2の共振回路それぞれの一部を構成している。したがって、上記のようにしてコンデンサアレイ C_1ARRAY 内の各コンデンサ C_a のフローティングゲート22に個別に電子を注入し、それによって各コンデンサ C_a の容量を個別に変更することにより、第1及び第2の共振回路の基準共振周波数を変更されることになる。

【0045】

また、コンデンサアレイ C_2ARRAY は、上述したように、第2の共振回路の一部を構成している。したがって、第2の共振回路の基準共振周波数は、上記のようにしてコンデンサアレイ C_2ARRAY 内の各コンデンサ C_a のフローティングゲート22に個別に電子を注入し、それによって各コンデンサ C_a の容量を個別に変更することによっても、変更されることになる。

【0046】

図示しない外部装置は、操作スイッチ4がオフの場合とオンの場合のそれぞれについて電子ペン1の基準共振周波数を測定する機能と、測定した基準共振周波数と規格値との差に基づき、コンデンサアレイ C_1ARRAY 、 C_2ARRAY に含まれるコンデンサ C_a ごとに、容量を初期値から変更するか否かを決定する機能と、決定の結果を示す値をメモリ11のコンデンサビット領域内に書き込む機能とを有する。したがって、制御回路10が上記制御を行うことにより、第1及び第2の共振回路のそれぞれについて、基準共振周波数の規格値への合わせ込みが実現される。

【 0 0 4 7 】

制御回路 10 が行うその他の処理について、説明する。制御回路 10 は、上述したデータ S D A T を用いて供給される外部装置からの指示に応じて、操作スイッチ 4 の有効 / 無効を制御する機能も有する。具体的に説明すると、まずスイッチ 1 2 は、端子 C 1 M と端子 C 2 M との間に接続されている。制御回路 10 は、操作スイッチ 4 の無効化を指示された場合に、スイッチ 1 2 をオンにするイネーブル信号 S S W E N を生成し、スイッチ 1 2 に供給する。これにより、集積回路 6 の内部で端子 C 1 M と端子 C 2 M とが短絡されるので、操作スイッチ 4 が無効になる。また、制御回路 10 は、操作スイッチ 4 の有効化が指示された場合に、スイッチ 1 2 をオフにするイネーブル信号 S S W E N を生成し、スイッチ 1 2 に供給する。これにより、集積回路 6 の内部で端子 C 1 M と端子 C 2 M とが切り離されるので、操作スイッチ 4 が有効になる。

10

【 0 0 4 8 】

また、メモリ 1 1 内のフリー領域は、電子ペン 1 を他の電子ペンから区別するためのペン I D その他の情報を記憶する領域である。フリー領域内に記憶される情報も、上述したデータ S D A T を用いて、図示しない外部装置により書き込まれる。なお、電子ペン 1 は、メモリ 1 1 内のフリー領域に記憶されるペン I D を、ペン情報の一部として位置検出装置に向けて送信することとしてもよい。こうすることで、位置検出装置は、電子ペン 1 ごとに異なる処理（例えば、電子ペン 1 ごとに描画色を変える処理）を実行することが可能になる。

【 0 0 4 9 】

以上説明したように、本実施の形態による集積回路 6 及び電子ペン 1 によれば、集積回路 6 内で複数のコンデンサ C_a それぞれの容量を変更することによって、第 1 及び第 2 の共振回路それぞれの基準共振周波数を変えることができる。したがって、図 2 と図 8 とを比較すると明らかなように、レーザーによる配線カットを利用する場合よりも小さい面積で、基準共振周波数の合わせ込みを実現することが可能となる。

20

【 0 0 5 0 】

なお、本実施の形態においては、フローティングゲート 2 2 を n 型半導体によって構成する例を説明したが、p 型の不純物がドーピングされたポリシリコンなどの p 型半導体によってフローティングゲート 2 2 を構成することも可能である。以下、図 5 を参照して説明する。

30

【 0 0 5 1 】

図 5 は、本発明の第 1 の実施の形態の変形例によるコンデンサ C_a の模式的な断面図である。同図に示す例は、基板 2 0 が p 型の不純物がドーピングされたシリコン基板（p 型半導体）によって構成される点、フローティングゲート 2 2 が p 型の不純物がドーピングされたポリシリコン（p 型半導体）によって構成される点、及び、電位 V_c が接地電位 G N D より低い電位となっている点で、図 4 に示した例と異なっている。

【 0 0 5 2 】

図 5 の例によるコンデンサ C_a においては、上述したようにして所定時間にわたり電位 V_c が印加された場合、基板 2 0 内に存在するホール（正孔）が絶縁膜 2 1 との境界近傍に引き寄せられ、そのうちの一部がトンネル効果によってフローティングゲート 2 2 内に移動する。そして、フローティングゲート 2 2 内に蓄積したホールは、電位 V_c の印加が終了した後もフローティングゲート 2 2 内に残存する。したがって、フローティングゲート 2 2 が空乏化するので、図 4 の例によるコンデンサ C_a と同様、制御回路 10 によりコンデンサ C_a の容量を変更することができる。なお、図 5 の例においても、電位 V_c の印加はフローティングゲート 2 2 が完全空乏化する程度まで電位 V_c の印加を継続し、空乏層の静電容量を安定させることが好ましい。

40

【 0 0 5 3 】

次に、本発明の第 2 の実施の形態について説明する。本実施の形態は、複数のコンデンサそれぞれの容量の変更ではなく、複数のコンデンサのそれぞれと直列に設けられた複数のスイッチのオンオフ状態の制御によって共振回路の基準共振周波数を変更する点で第 1

50

の実施の形態と相違し、その他の点では第1の実施の形態と同様であるので、同一の構成には同一の符号を付し、以下では第1の実施の形態との相違点に着目して説明する。

【0054】

図6は、本実施の形態による電子ペン1及び集積回路6の回路構成を示す図である。同図に示すように、本実施の形態によるコンデンサアレイ C_{1ARRAY} は、端子 C_{1P} 、 C_{1M} の間に並列に接続された複数のコンデンサ C_b （第2のコンデンサ）と、複数のコンデンサ C_a のそれぞれと直列に接続された複数のヒューズ素子 H （スイッチ）とを有して構成される。また、本実施の形態によるコンデンサアレイ C_{2ARRAY} は、端子 C_{2P} 、 C_{2M} の間に並列に接続された複数のコンデンサ C_b （第2のコンデンサ）と、複数のコンデンサ C_a のそれぞれと直列に接続された複数のヒューズ素子 H （スイッチ）とを有して構成される。各ヒューズ素子 H はいずれも、共振周波数を調整する前の段階では、接続状態とされている。

10

【0055】

本実施の形態によるメモリ11に設定されるコンデンサビット領域内には、ヒューズ素子 H ごとに、オンオフいずれの状態とするかを示す値が記憶される。この値は、上述したデータ $SDAT$ を用いて、図示しない外部装置によりコンデンサビット領域内に書き込まれる。

【0056】

本実施の形態による制御回路10は、コンデンサビット領域に記憶される値に基づいて複数のヒューズ素子 H それぞれのオンオフ状態を制御することにより、第1及び第2の共振回路の共振周波数を変更するよう構成される。

20

【0057】

具体的に説明すると、制御回路10は、コンデンサアレイ C_{1ARRAY} に含まれる複数のヒューズ素子 H のうち、オフの状態とすることを示す値がコンデンサビット領域内に記憶されているものについて、切断するための制御信号 $BC1$ を生成し供給する。これにより、オフの状態とすることがコンデンサビット領域内に記憶されているヒューズ素子 H が切断され、対応するコンデンサ C_a が回路から切り離されるので、第1及び第2の共振回路それぞれの基準共振周波数を変更される。

【0058】

また、制御回路10は、コンデンサアレイ C_{2ARRAY} に含まれる複数のヒューズ素子 H のうち、オフの状態とすることを示す値がコンデンサビット領域内に記憶されているものについて、切断するための制御信号 $BC2$ を生成し供給する。これにより、オフの状態とすることがコンデンサビット領域内に記憶されているヒューズ素子 H が切断され、対応するコンデンサ C_a が回路から切り離されるので、第2の共振回路の基準共振周波数を変更される。

30

【0059】

以上説明したように、本実施の形態による集積回路6及び電子ペン1によれば、集積回路6内で複数のヒューズ素子 H のオンオフ状態を制御することによって、第1及び第2の共振回路それぞれの基準共振周波数を変えることができる。したがって、レーザーによる配線カットを利用する場合よりも小さい面積で、基準共振周波数の合わせ込みを実現することが可能となる。

40

【0060】

なお、本実施の形態では、各コンデンサ C_a と直列に設けられたスイッチとしてヒューズ素子 H を使用する例を説明したが、他の種類のスイッチを使用することも可能である。一例では、このスイッチとしてアンチヒューズ素子を使用することができる。また、ヒューズ素子やアンチヒューズ素子のように1回しかオンオフ状態を制御できないスイッチではなく、何度も切り替え可能なスイッチを用いることとしてもよい。例えば、MEMS(Micro Electro Mechanical Systems)カンチレバーなどのMEMSスイッチを用いてもよい。MEMSカンチレバーは、電圧をかけることでオンオフを切り替えることが可能である。

50

【 0 0 6 1 】

次に、本発明の第 3 の実施の形態について説明する。本実施の形態は、電子ペン 1 内の共振回路の共振周波数そのものではなく、その差分によりペン情報が送信される点、及び、可変容量コンデンサの容量が変更可能である点で第 1 の実施の形態と相違し、その他の点では第 1 の実施の形態と同様であるので、同一の構成には同一の符号を付し、以下では第 1 の実施の形態との相違点に着目して説明する。

【 0 0 6 2 】

図 7 は、本実施の形態による電子ペン 1 及び集積回路 6 の回路構成を示す図である。同図に示すように、本実施の形態による電子ペン 1 は、可変容量コンデンサ V_{CDPH} をさらに有して構成される。可変容量コンデンサ V_{CDPH} は、可変容量コンデンサ V_C と同様に、ペン先部材 3 (図 1 を参照) に加わる筆圧に応じて容量が変化するように構成されたコンデンサである。また、集積回路 6 は、スイッチ 1 3 , 1 4 と、固定容量コンデンサ C_{MD} と、共振回路に接続される端子 D_{PHC} , D_{PHI} とをさらに有して構成される。

10

【 0 0 6 3 】

初めに集積回路 6 の外側に着目すると、本実施の形態による可変容量コンデンサ V_C の他端は、端子 C_{1M} ではなく、端子 D_{PHC} に接続される。また、可変容量コンデンサ V_{CDPH} は、端子 D_{PHC} , D_{PHI} の間に接続される。

【 0 0 6 4 】

次に集積回路 6 の内側に着目すると、スイッチ 1 3 は、端子 C_{1M} とスイッチ 1 4 の共通端子との間に設けられる。また、スイッチ 1 4 は、スイッチ 1 3 の一端に接続された共通端子と、端子 D_{PHC} に接続された第 1 の選択端子と、固定容量コンデンサ C_{MD} を介して端子 D_{PHI} に接続された第 2 の選択端子とを有して構成される。

20

【 0 0 6 5 】

制御回路 1 0 は、位置検出装置からの指示に従い、制御信号 D_{PHEN1} によりスイッチ 1 3 のオンオフ状態を制御する機能と、位置検出装置からの指示に従い、制御信号 D_{PHEN2} によりスイッチ 1 4 の選択状態を制御する機能とを有して構成される。

【 0 0 6 6 】

本実施の形態による電子ペン 1 に対応する位置検出装置は、可変容量コンデンサ V_C を含む共振回路 (上述した第 1 及び第 2 の共振回路) の共振周波数 (以下、「第 1 の共振周波数」と称する) と、可変容量コンデンサ V_C を含まない共振回路 (第 1 及び第 2 の共振回路から可変容量コンデンサ V_C を取り除いたもの) の共振周波数 (以下、「第 2 の共振周波数」と称する) との差分により、電子ペン 1 が送信したペン情報を受信するように構成される。

30

【 0 0 6 7 】

具体的に説明すると、位置検出装置は、まずスイッチ 1 3 をオン、スイッチ 1 4 の接続を第 1 の選択端子側とするように、電子ペン 1 に対して指示を行う。この指示は、例えば図示しないセンサコイルから送信する磁界の送信継続時間を変更することによって行ってもよい (詳しくは特許文献 2 を参照) 、電子ペン 1 及び位置検出装置が他の通信手段 (例えば、ブルートゥース (登録商標) などの近距離無線通信) に対応している場合には、その通信手段を用いて行ってもよい。この点は、後述する他の指示についても同様である。この指示を行った後で位置検出装置が検出する共振周波数は、筆圧及び操作スイッチ 4 の状態が反映された第 1 の共振周波数となる。

40

【 0 0 6 8 】

次に位置検出装置は、スイッチ 1 3 をオフとするように、電子ペン 1 に対して指示を行う。この指示を行った後で位置検出装置が検出する共振周波数は、筆圧が反映されない第 2 の共振周波数となる。

【 0 0 6 9 】

位置検出装置は、こうして検出した第 1 及び第 2 の共振周波数の差分を取得し、取得した差分に基づいて、ペン情報を取得する。このようにしてペン情報を取得することにより、出荷時点では規格値に等しい値となっていた第 1 及び第 2 の共振回路の基準共振周波数

50

が金属の接近、温度変化、経年変化などによって変動した場合であっても、差分の取得によって変動分が相殺されるので、位置検出装置は正しくペン情報を検出することが可能になる。

【0070】

また、本実施の形態による電子ペン1に対応する位置検出装置は、ユーザ操作に基づいて、電子ペン1の筆圧カーブ（ペン先部材3に加わる筆圧と共振周波数の変化量との関係を示す曲線）を変更するよう構成される。

【0071】

具体的に説明すると、本実施の形態による電子ペン1は、第1及び第2の共振回路から可変容量コンデンサ V_{CDPH} 及び固定容量コンデンサ C_{MD} が切り離されている状態に対応する第1の筆圧カーブと、可変容量コンデンサ V_C に可変容量コンデンサ V_{CDPH} 及び固定容量コンデンサ C_{MD} が直列に接続されている状態に対応する第2の筆圧カーブとの二種類の筆圧カーブに対応している。位置検出装置は、これら第1及び第2の筆圧カーブのいずれか一方をユーザ操作に基づいて選択し、第1の筆圧カーブを選択した場合には、スイッチ13をオン、スイッチ14の接続を第1の選択端子側とするよう電子ペン1に指示する一方、第2の筆圧カーブを選択した場合には、スイッチ13をオン、スイッチ14の接続を第2の選択端子側とするよう電子ペン1に指示するよう構成される。電子ペン1は、この指示に従い、スイッチ13、14の各状態を制御する。これにより、ユーザ操作に応じて電子ペン1の筆圧カーブを変更することが可能になり、その結果として、電子ペン1の書き味（描き味）を2段階で変更することが可能になる。

【0072】

以上説明したように、本実施の形態による集積回路6及び電子ペン1によれば、レーザーによる配線カットを利用する場合よりも小さい面積で基準共振周波数の合わせ込みを実現できる電子ペン1において、合わせ込みの実行後に金属の接近、温度変化、経年変化などによる基準共振周波数の変動があっても、位置検出装置側で正しくペン情報を検出することが可能になる。また、その結果として筆圧の精度が向上するので、位置検出装置は、電子ペン1がタッチ面に接触しているか否かを判定するための筆圧のしきい値（ON荷重）を、より小さな値に設定することが可能になる。

【0073】

また、本実施の形態による集積回路6及び電子ペン1によれば、ユーザ操作に応じて、電子ペン1の書き味（描き味）を2段階で変更することが可能になる。

【0074】

以上、本発明の好ましい実施の形態について説明したが、本発明はこうした実施の形態に何等限定されるものではなく、本発明が、その要旨を逸脱しない範囲において、種々なる態様で実施され得ることは勿論である。

【0075】

例えば、上記各実施の形態では、共振周波数の変位によりペン情報を送信する場合を取り上げたが、本発明は、ペン情報の内容に応じて共振回路への信号の供給をオンオフすることによりデジタル情報としてペン情報を送信する場合にも適用できる。すなわち、この場合においても、共振回路を構成するコンデンサと並列に接続された複数のコンデンサを集積回路内に用意しておき、各コンデンサの容量を個別に変更するか、或いは、各コンデンサそれぞれと直列に設けられた複数のスイッチを集積回路内にさらに用意しておき、複数のスイッチそれぞれのオンオフ状態を個別に制御することによって、共振回路の基準共振周波数を変えることが可能である。

【符号の説明】

【0076】

- | | |
|---|--------|
| 1 | 電子ペン |
| 2 | 筐体 |
| 3 | ペン先部材 |
| 4 | 操作スイッチ |

10

20

30

40

50



5	基板	
6	集積回路	
10	制御回路	
11	メモリ	
12, 13, 14	スイッチ	
20	基板	
21	絶縁膜	
22	フローティングゲート	
23	ゲート電極	
BC1, BC2	制御信号	10
C1ARRAY, C2ARRAY	コンデンサアレイ	
C1P, C1M, C2P, C2M	端子	
Ca	コンデンサ	
CB1, CB2, CMD	固定容量コンデンサ	
DPHC, DPHI	端子	
DPHEN1, DPHEN2	制御信号	
GND	接地端子, 接地電位	
H	ヒューズ素子	
L	コイル	
PIO	予備端子	20
Sa, Sb	スイッチ	
SCLK	クロック端子, 動作クロック	
SDAT	データ端子, データ	
SSWEN	イネーブル信号	
VC	可変容量コンデンサ	
Vc	電位	
VCDPH	可変容量コンデンサ	
VDD	電源端子, 電位	
VPP	電源端子, 電位	

【図面】

30

【図1】


【図2】




40

50

【図3】




【図4】




10

【図5】



【図6】




20

30


40

50

【 図 7 】



【 図 8 】



10

20

30

40

50

フロントページの続き

(51)国際特許分類

H 0 3 H 5/02 (2006.01)

F I

H 0 3 H

5/02

(56)参考文献

米国特許出願公開第 2 0 1 4 / 0 2 4 0 2 9 8 (U S , A 1)

米国特許出願公開第 2 0 0 5 / 0 2 0 1 0 2 5 (U S , A 1)

米国特許出願公開第 2 0 1 1 / 0 2 2 7 6 6 6 (U S , A 1)

特開平 0 6 - 2 0 4 3 3 9 (J P , A)

特開 2 0 1 6 - 0 3 5 6 8 2 (J P , A)

(58)調査した分野 (Int.Cl., D B名)

G 0 6 F 3 / 0 3

G 0 6 F 3 / 0 4 6

H 0 1 L 2 7 / 0 4

H 0 1 L 2 1 / 8 2 2

H 0 1 L 2 1 / 8 2

H 0 3 H 5 / 0 2