(19) 日本国特許庁 (JP)) (12) 特 許	公報(B2)	(11)特許番号 特許第3805867号
(45) 発行日 平成18年	₽8月9日 (2006.8.9)	(24) 登録日 平	(P3805867) ^{II} 成18年5月19日 (2006.5.19)
(51) Int.Cl. G 1 1 C 16/02 G 1 1 C 16/04 HO 1 L 21/8247 HO 1 L 27/115 HO 1 L 29/792	FI (2006.01) G11C (2006.01) G11C 7 (2006.01) H01L (2006.01) H01L (2006.01)	17/00 611F 17/00 622E 27/10 434 29/78 371 請求項の数11	(全 23 頁) 最終頁に続く
 (21)出願番号 (22)出願日 (65)公開番号 (43)公開日 審査請求日 前置審査 	特願平9-253817 平成9年9月18日 (1997.9.18) 特開平11-96777 平成11年4月9日 (1999.4.9) 平成14年7月31日 (2002.7.31)	 (73)特許権者 000003078 株式会社東芝 東京都港区芝浦 (74)代理人 100058479 弁理士 鈴江 (74)代理人 100091351 弁理士 河野 (74)代理人 100088683 弁理士 中村 (74)代理人 100084618 弁理士 村松 (74)代理人 100092196 弁理士 橋本 	一丁目1番1号 武彦 哲 誠 貞男 良郎
			最終頁に続く

(54) 【発明の名称】不揮発性半導体記憶装置

(57)【特許請求の範囲】

【請求項1】

電気的にデータの書き換え可能なメモリセルトランジスタと、

前記電気的にデータの書き換え可能なメモリセルトランジスタのゲートに接続されたワ ード線と、

前記電気的にデータの書き換え可能なメモリセルトランジスタとデータをやり取りする ビット線とを具備し、

<u>前記メモリセルトランジスタは多値メモリセルであり、</u>

前記<u>多値メモリセル</u>の消去状態のしきい値電圧が負の電圧であり、前記<u>多値メモリセル</u>の書き込み状態のしきい値電圧の分布<u>の少なくとも1つ</u>が、<u>前記消去状態のしきい値電圧</u> よりも高い</u>負であり、かつ、UV消去後のしきい値電圧よりも<u>低いこと</u>を特徴とする不揮 発性半導体記憶装置。

【請求項2】

直列に接続された電気的にデータの書き換え可能な複数のメモリセルトランジスタと、 前記電気的にデータの書き換え可能な複数のメモリセルトランジスタに接続された複数 のワード線と、

前記電気的に書き換え可能なメモリセルトランジスタとデータをやり取りするビット線とを具備し、

<u>前記メモリセルトランジスタは多値メモリセルであり、</u> 前記<u>多値メモリセル</u>の消去状態のしきい値電圧が負の電圧であり、前記<u>多値メモリセル</u>20

の書き込み状態のしきい値電圧の分布<u>の少なくとも1つ</u>が、<u>前記消去状態のしきい値電圧</u> <u>よりも高い</u>負であり、かつ、UV消去後のしきい値電圧よりも<u>低いこと</u>を特徴とする不揮 発性半導体記憶装置。

【請求項3】

前記メモリセルトランジスタの消去状態及び書き込み状態のしきい値電圧が全て負の電 圧であることを特徴とする請求項1及び請求項2いずれかに記載の不揮発性半導体記憶装 置。

【請求項4】

n 値 (n は 3 以上)のデータを記憶するメモリセルトランジスタと、

前記メモリセルトランジスタのゲートに接続されたワード線と、

前記電気的にデータの書き換え可能なメモリセルトランジスタとデータをやり取りする ビット線とを具備し、

前記メモリセルトランジスタは多値メモリセルであり、

前記多値メモリセルの消去状態のしきい値電圧が負の電圧であり、

前記<u>多値メモリセル</u>は、前記n値のデータを、しきい値電圧の低い順に定められた離散 的な第1、第2、…、第nのしきい値電圧領域に対応させて記憶し、

前記第1のしきい値電圧領域が消去状態であり、

前記第2、…、第nのしきい値電圧領域が書き込み状態であり、

前記第2、…、第nのしきい値電圧領域の少なくとも1つの分布が、<u>前記消去状態のし</u> <u>きい値電圧よりも高い</u>負であり、かつ、UV消去後のしきい値電圧よりも<u>低いこと</u>を特徴 20 とする不揮発性半導体記憶装置。

【請求項5】

前記メモリセルトランジスタは電荷蓄積部を有し、前記UV消去後のしきい値電圧は、 前記電荷蓄積部に電荷を保持しない場合の前記メモリセルトランジスタのしきい値電圧で あることを特徴とする請求項1乃至請求項4いずれか一項に記載の不揮発性半導体記憶装 置。

【請求項6】

前記電荷蓄積部に電荷を保持しない場合の前記メモリセルトランジスタのしきい値電圧 は、前記メモリセルトランジスタの消去状態のしきい値電圧から前記メモリセルトランジ スタの書き込み状態のしきい値電圧の最大値の中間にあることを特徴とする請求項5に記 載の不揮発性半導体記憶装置。

30

40

10

【 請 求 項 7 】

前記メモリセルトランジスタを含むメモリセルユニットは一端が第1の信号線に電気的に結合され、他端が第2の信号線に電気的に結合されるとともに、前記メモリセルトランジスタから読み出したデータを保持するデータ回路を、さらに具備し、

前記メモリセルトランジスタからデータを読み出す際には、前記第2の信号線が読み出 し基準電圧に設定され、前記メモリセルユニットを介して充電された前記第1の信号線の 電位が、前記データ回路でセンスされることを特徴とする請求項1乃至請求項6いずれか 一項に記載の不揮発性半導体記憶装置。

【請求項8】

前記メモリセルトランジスタを含むメモリセルユニットは一端が第1の信号線に電気的に結合され、他端が第2の信号線に電気的に結合されるとともに、前記メモリセルトランジスタへの書き込みデータを保持するデータラッチ回路を、さらに具備し、

書き込み動作後の前記メモリセルトランジスタの状態が、所望のデータに対応した状態 になっているか否かを確認し、前記所望のデータに対応した状態になっていないメモリセ ルトランジスタに対してのみ再書き込みを行うように、前記データラッチ回路の書き込み 内容を更新する書き込みベリファイ時に、前記第2の信号線を読み出し基準電圧に設定し 、前記メモリセルユニットを介して出力された前記第1の信号線の電位と、前記データラ ッチ回路に保持された書き込みデータの論理をとることにより、前記データラッチ回路の 内容を更新することを特徴とする請求項1乃至請求項6いずれか一項に記載の不揮発性半

導体記憶装置。 【請求項9】 前記第1の信号線はビット線であり、第2の信号線はソース線であることを特徴とする 請求項7及び請求項8いずれかに記載の不揮発性半導体記憶装置。 【請求項10】 前記メモリセルトランジスタはNチャネル型であることを特徴とする請求項1乃至請求 項9いずれか一項に記載の不揮発性半導体記憶装置。 【請求項11】 前記不揮発性半導体記憶装置は、NAND型EEPROMであることを特徴とする請求 項1乃至請求項10いずれか一項に記載の不揮発性半導体記憶装置。 10 【発明の詳細な説明】 [0001]【発明の属する技術分野】 本発明は、電気的にデータの書き換えが可能な不揮発性半導体記憶装置に関する。 [0002]【従来の技術】 近年、電気的にデータの書き換えが可能な不揮発性半導体記憶装置(EEPROM)の1 つとして、NAND型EEPROMが提案されている。 [0003]NAND型EEPROMは、電荷蓄積層としての例えば浮遊ゲートと、制御ゲートとが積 20 層されたNチャネル型FETMOS構造の複数のメモリセルを、それらのソース、ドレイ ンを隣接するもの同士で共有する形で直列に接続し、これを1単位(NANDセル)とし て、ソース線とビット線との間に接続するものである。 [0004]図20(A)は、NANDセルの回路図である。 [0005]図20(A)において、M1~M8はそれぞれメモリセルを示しており、メモリセルM1 ~M8が互いに直列に接続されて、NANDセルを構成している。CG1~CG8はそれ ぞれ制御ゲートである。NANDセルの一端は、選択トランジスタS1を介してビット線 BLに接続され、その他端は、選択トランジスタS2を介してソース線SLに接続されて 30 いる。SG1、SG2はそれぞれ選択ゲートである。 [0006]図20(B)は、NAND型EEPROMにおける、従来のメモリセルのしきい値電圧の 分布を示す図である。 [0007]図20(B)において、"0"は消去状態、"1"は書き込み状態をそれぞれ示している " 0 "状態のメモリセルのしきい値電圧は 0 V 以下の負の電圧、" 1 "状態のメモリセ ルのしきい値電圧は0V以上の正の電圧である。"VthO"は紫外線を照射してデータ を消去した後(以下、UV消去という)のしきい値電圧であり、"0"状態と、"1"状 態とのほぼ中間に設定される。 40 [0008]以下、NAND型EEPROMの動作を説明する。 [0009]< データ書き込み > 書き込みデータに応じて0V("1"書き込み)、または電源電圧Vcc、例えば3V(" 0 "書き込み)を、ビット線 B L に印加する。選択ゲート S G 1 は電源電圧 V c c 、選 択ゲートSG2は0Vである。 この時、"1"書き込みでは、ビット線 B L に接続される選択トランジスタ S 1 が"オン

"するので、"1"書き込みされるメモリセルのチャネルには0Vが伝達される。また、

"0"書き込みでは、選択トランジスタS1が"オフ"するので、"0"書き込みされる メモリセルのチャネルの電圧は、"Vcc-Vthsg(Vthsgは選択ゲートのしきい値電圧)"になり、フローティングになる。あるいは"0"書き込みされるメモリセルよりも、 ビット線側に正のしきい値電圧Vthcellを持つメモリセルが存在する場合には、"0"書 き込みされるメモリセルのチャネルの電圧は、"Vcc-Vthcell"になる。この後、書 き込み選択されたメモリセルの制御ゲートには、昇圧された書き込み電圧Vpp(=20 V程度)を印加し、他の非選択のメモリセルの制御ゲートには、中間の電位Vpass(=1 0V程度)を印加する。その結果、書き込みデータが"1"の時はチャネルの電位が0V であるので、書き込み選択されたメモリセルの浮遊ゲートとp型ウェル、あるいはp型基 板との間には高い電圧がかかり、電子がp型ウェル、あるいはp型基板から浮遊ゲートに トンネル注入されて、書き込み選択されたメモリセルのしきい値電圧が正の方向に移動す る。書き込みデータが"0"の時は、フローティングのチャネルの電圧は、制御ゲートと の容量結合によって、中間の電位になり、電子の注入が行われない。 【0011】

(4)

くデータ消去 >

<) =) 用ム/

データの消去は、ブロック単位でほぼ同時に行われる。即ち、データを消去するブロック の全ての制御ゲートの電圧、選択ゲートの電圧をそれぞれ0Vとし、p型ウェル、および n型基板それぞれに昇圧された昇圧電位VppE(=20V程度)を印加する。この時、 データを消去しないブロックの制御ゲート、選択ゲートにはそれぞれ、昇圧電位VppE を印加する。これにより、データを消去するブロックのメモリセルにおいては、浮遊ゲー ト中の電子がp型ウェルに放出されて、それぞれのしきい値電圧が負の方向に移動する。 【0012】

20

10

< データ読み出し>

データ読み出しは、ビット線 B L をプリチャージした後にフローティングにし、読み出し 選択されたメモリセルの制御ゲートの電圧を読み出し電圧0 V、それ以外のメモリセルの 制御ゲートの電圧、および選択ゲートの電圧をそれぞれ非選択読み出し電圧 V read(電源 電圧 V c c)、ソース線を0 V として、読み出し選択されたメモリセルに電流が流れるか 否かを、ビット線 B L で検出することにより行われる。即ち、メモリセルに書き込まれた データが"1"(メモリセルのしきい値電圧 V t h > 読み出し電圧 0 V)ならばメモリセ ルは"オフ"になるので、ビット線の電位はプリチャージ電位を保つ。これに対して、メ モリセルに書き込まれたデータが"0"(メモリセルのしきい値電圧 V th < 読み出し電圧)ならばメモリセルは"オン"になるので、ビット線 B L の電位はプリチャージ電位から V だけ下がる。このようなビット線 B L の電位の変化を、センスアンプで検出すること によってメモリセルのデータが読み出される。

[0013]

【発明が解決しようとする課題】

従来のNAND型におけるデータ書き込みでは、"0"書き込み時、"0"書き込みされ るメモリセルよりも、ビット線側に正のしきい値電圧Vthcellを持つメモリセルが存在す る場合、このメモリセルのドレイン~ソース間に"しきい値電圧落ち"が生じる。この結 果、"0"書き込みされるメモリセルのチャネルの電圧は"Vcc-Vthcell"になる。 この後、フローティングのチャネルを、制御ゲートにより容量結合させ、そのチャネルの 電位を中間の電位にする。しかし、この時、例えばメモリセルの拡散層の容量が、制御ゲ ートとチャネルとの間の容量と同程度だと、例えば制御ゲートが1V上昇する毎に、チャ ネルは0.5Vしか上がらない。つまり、メモリセルのチャネルの電位が充分に高められ ない。このため、制御ゲート~チャネル間の電位差が充分に小さくならず、"0"書き込 みされるメモリセル、あるいは書き込み非選択のメモリセルに無用な電子が注入され、誤 書き込みを生じるという事情がある。

【0014】

また、NAND型では、NANDセル中の、読み出し選択されたメモリセルからデータを 読み出す時、他のメモリセル、即ち、読み出し非選択のメモリセルは全て導通される。読 50

30

み出し非選択のメモリセルの中には、データ"1"を記憶しているメモリセルもある。現 在のデータの読み出しでは、読み出し非選択のメモリセルを導通させるために、非選択の 制御ゲートに読み出し電圧Vread(例えばVcc)を与える。この時、読み出し非選択の メモリセルのデータが"0"であると、チャネルとゲートとの間の大きい電界によって電 子がチャネルから浮遊ゲートに注入され、いわゆるリードディスターブ(read disturb) が生ずる可能性がある。リードディスターブを生じると、メモリセル内のデータが破壊さ れる。特に多値化によって書き込み状態のメモリセルのしきい値電圧 Vthが高くなると、 読み出し電圧 V readも高くなり、よりリードディスターブを生じやすくなる、という問題 がある。

(5)

[0015]

10

さらに、このように書き込み状態におけるしきい値電圧が高い値を有する多値セルにおい ては、読み出し時に大きな読み出し電流が得られ難く、読み出し動作の高速化が阻害され る、という問題もある。

[0016]

これは、データ読み出し時に、メモリセルを流れる読み出し電流がメモリセルのゲート~ ソース間電圧をVgs、メモリセルのしきい値電圧Vthとしたとき、Vg - Vthに依存し、 Vg-Vthが大きいほど読み出し電流が増加することに起因する。

[0017]

なお、こうしてデータを多値化したときに、メモリセルのしきい値電圧 Vthが高くなり、 ひいては大きな読み出し電流が得られ難く、読み出し動作の高速化が妨げられる傾向は、 NAND型ばかりでなく、ソース線とビット線との間にメモリセルを並列に接続したNO R型、あるいはソース線とビット線との間に並列に接続された複数のメモリセルをユニッ トセルとして有するAND型やDINOR型においても、同様である。

[0018]

この発明は、上記の事情に鑑みて為されたものであり、その目的とするところは、しきい 値電圧を変化させ、メモリセルのチャネルに電流が流れるか流れないかでデータを識別す るメモリセルを有した、電気的にデータの書き換えが可能な不揮発性半導体記憶装置にお いて、書き込み時の誤書き込みの回避や、リードディスターブの低減を図ることができ、 さらにはデータの読み出しをより高速に行え、かつ記憶データの多値化に有利な不揮発性 半導体記憶装置を提供することである。

[0019]

また、他の目的は、特に第1の信号線と第2の信号線との間に直列に接続された複数のメ モリセルをユニットセルとして有する不揮発性半導体記憶装置において、データの書き込 み時、しきい値電圧を変化させない"0"書き込み、あるいは書き込み非選択のメモリセ ルに生ずる"誤書き込み"の可能性、およびデータの読み出し時における読み出し非選択 のメモリセルに生ずるリードディスターブの可能性を、より低減し得る不揮発性半導体記 憶装置を提供することである。

 $\begin{bmatrix} 0 & 0 & 2 & 0 \end{bmatrix}$

【課題を解決するための手段】

上記目的を達成するために、この発明の第1態様に係る不揮発性半導体記憶装置は、電 気的にデータの書き換え可能なメモリセルトランジスタと、前記電気的にデータの書き換 え可能なメモリセルトランジスタのゲートに接続されたワード線と、前記電気的にデータ の書き換え可能なメモリセルトランジスタとデータをやり取りするビット線とを具備し、 前記メモリセルトランジスタは多値メモリセルであり、前記多値メモリセルの消去状態の しきい値電圧が負の電圧であり、前記多値メモリセルの書き込み状態のしきい値電圧の分 布の少なくとも1つが、前記消去状態のしきい値電圧よりも高い負であり、かつ、UV消 去後のしきい値電圧よりも低いことを特徴とする。

また、この発明の第2態様に係る不揮発性半導体記憶装置は、n値(nは3以上)のデ ータを記憶するメモリセルトランジスタと、前記メモリセルトランジスタのゲートに接続 されたワード線と、前記電気的にデータの書き換え可能なメモリセルトランジスタとデー 30

20

タをやり取りするビット線とを具備し、<u>前記メモリセルトランジスタは多値メモリセルであり、</u>前記<u>多値メモリセル</u>の消去状態のしきい値電圧が負の電圧であり、前記<u>多値メモリ</u> <u>セル</u>は、前記 n 値のデータを、しきい値電圧の低い順に定められた離散的な第1、第2、 …、第 n のしきい値電圧領域に対応させて記憶し、前記第1のしきい値電圧領域が消去状態であり、前記第2、…、第 n のしきい値電圧領域が書き込み状態であり、前記第2、… 、第 n のしきい値電圧領域の少なくとも1つの分布が、<u>前記消去状態のしきい値電圧より</u> <u>も高い</u>負であり、かつ、UV消去後のしきい値電圧よりも<u>低いこと</u>を特徴とする。

【0021】

上記発明によれば、書き込み状態におけるメモリセルのしきい値電圧が、負の電圧を有す るので、メモリセルのソース / ドレイン間での "しきい値電圧落ち "を解消することがで 10 きる。

[0022]

さらに、データ読み出し時の読み出し電流も増加するので、読み出し動作が高速化され、 記憶データの多値化に有利である。

【 0 0 2 3 】

また、この発明の第3態様に係る不揮発性半導体記憶装置は、直列に接続された電気的 にデータの書き換え可能な複数のメモリセルトランジスタと、前記電気的にデータの書き 換え可能な複数のメモリセルトランジスタに接続された複数のワード線と、前記電気的に 書き換え可能なメモリセルトランジスタとデータをやり取りするビット線とを具備し、<u>前</u> 記メモリセルトランジスタは多値メモリセルであり、前記<u>多値メモリセル</u>の消去状態のし きい値電圧が負の電圧であり、前記<u>多値メモリセル</u>の書き込み状態のしきい値電圧の分布 <u>の少なくとも1つ</u>が、<u>前記消去状態のしきい値電圧よりも高い</u>負であり、かつ、UV消去 後のしきい値電圧よりも<u>低いこと</u>を特徴とする。

【0024】

上記発明によれば、書き込み状態におけるメモリセルのしきい値電圧が、負の電圧を有す るので、第1の信号線、あるいは第2の信号線から、しきい値電圧を変化させないデータ に応じた電圧をユニットセル中のチャネルに転送した後、このユニットセル中の書き込み 選択されたメモリセルのチャネルの電位を、制御ゲート~チャネル間の電位差が充分に小 さい値にすることができる。また、この時、このユニットセル中の書き込み非選択のメモ リセルのチャネルの電位も、制御ゲート~チャネル間の電位差が充分に小さい値になる。 これにより、データの書き込み時、しきい値電圧を変化させない書き込み、あるいは書き 込み非選択のメモリセルに生ずる"誤書き込み"の可能性を、より低減することができる

30

40

20

[0025]

さらに、データ読み出し時、読み出し非選択のメモリセルのゲートに印加される電圧 Vre adを低くすることで、読み出し非選択のメモリセルに生ずるリードディスターブの可能性 も低減され得る。

[0026]

また、上記発明において、前記メモリセルトランジスタの消去状態及び書き込み状態のし きい値電圧が全て負電圧であることを特徴とする。

【 0 0 2 7 】

また、上記目的を達成するために、この発明の他の態様では、n値(nは2以上)のデー タを記憶可能な電荷蓄積部を有するメモリセルトランジスタを備え、前記n値のデータを 、しきい値電圧の低い順に定められた離散的な第1、第2、…、第nのしきい値電圧領域 に対応させて記憶させる不揮発性半導体記憶装置であって、前記第1のしきい値電圧領域 が消去状態であり、前記第2、…、第nのしきい値電圧領域が書き込み状態であり、第i (iは2以上)のしきい値電圧領域が負の電圧であることを特徴としている。 【0028】

また、上記発明において、前記nは3以上であり、第1のしきい値電圧領域が消去状態で あり、第2~第mのしきい値電圧領域が書き込み状態であり、前記第2~第mのしきい値 50

(6)

【0029】

また、上記発明において、前記メモリセルトランジスタは、その電荷蓄積部に蓄えられる 電荷量によってしきい値電圧が変化するものであり、前記電荷蓄積部に電荷を保持しない 場合の前記メモリセルトランジスタのしきい値電圧は、前記書き込み状態のしきい値電圧 と、前記消去状態のしきい値電圧との間にあることを特徴とする。

【 0 0 3 0 】

また、上記発明において、前記電荷蓄積部に電荷を保持しない場合の前記メモリセルトラ ンジスタのしきい値電圧は、前記書き込み状態のしきい値電圧の最小値と、前記消去状態 のしきい値電圧の最大値の間にあることを特徴とする。

【0031】

また、上記発明において、前記メモリセルトランジスタを含むメモリセルユニットは一端 が前記第1の信号線に電気的に結合され、他端が第2の信号線に電気的に結合されるとと もに、前記メモリセルトランジスタから読み出したデータを保持するデータ回路をさらに 具備し、前記メモリセルトランジスタからデータを読み出す際には、前記第2の信号線を 読み出し基準電圧に設定し、前記メモリセルユニットを介して充電された前記第1の信号 線の電位を、前記データ回路でセンスすることを特徴とする。

【0032】

また、上記発明において、前記メモリセルトランジスタを含むメモリセルユニットは一端 が前記第1の信号線に電気的に結合され、他端が第2の信号線に電気的に結合されるとと 20 もに、前記メモリセルトランジスタへの書き込みデータを保持するデータラッチ回路をさ らに具備し、書き込み動作後の前記メモリセルトランジスタの状態が、所望のデータに対応した状態になっているか否かを確認し、前記所望のデータに対応した状態になっていな いメモリセルトランジスタに対してのみ再書き込みを行うように、前記データラッチ回路 の書き込み内容を更新する書き込みベリファイ時、前記第2の信号線を読み出し基準電圧 に設定し、前記メモリセルユニットを介して出力された前記第1の信号線の電位と、前記 データラッチ回路に保持された書き込みデータの論理をとることにより、前記データラッ チ回路の内容を更新することを特徴とする。

【0033】

また、上記発明において、前記第1の信号線はビット線であり、第2の信号線はソース線 30 であることを特徴とする。

【0034】

また、上記発明において、前記メモリセルトランジスタはNチャネル型であることを特徴とする。

【0035】

【発明の実施の形態】

以下、この発明の実施形態をNAND型EEPROMを例にとって説明する。NAND型 EEPROMは、電荷蓄積層としての例えば浮遊ゲートと制御ゲートが積層されたnチャ ネル型FETMOS構造の複数のメモリセルを、それらのソース、ドレインを隣接するも のどうしで共有する形で直列接続し、これを1単位としてビット線に接続するものである

40

10

[0036]

図 1 (A) は N A N D セル 1 単位分を示す平面図、図 1 (B) はその等価回路図である。 また、図 2 (A) は図 1 (A) 中の 2 A - 2 A 線に沿った断面図であり、図 2 (B) は図 1 (A) 中の 2 B - 2 B 線に沿った断面図である。

【0037】

p-型シリコン基板(またはメモリセルp-型ウェル)11には、素子分離用酸化膜12 によって囲まれたメモリセルアレイが形成されている。メモリセルアレイには、NAND セルが複数、集積される。1単位分のNANDセルに着目して説明すると、この実施形態 では、8個のメモリセルM1~M8が直列されて1単位のNANDセルを構成している。

10

20

30

メモリセルはそれぞれ、基板11上にゲート絶縁膜13を介して形成された浮遊ゲート1 4(14-1~14-8)、および浮遊ゲート14上に第2のゲート絶縁膜15を介して形成 された制御ゲート16(16-1~16-8)からなる積層ゲート構造を有している。また、 これらメモリセルのソース / ドレインであるn+型拡散層19は隣接するものどうし共有 され、これにより、メモリセルは互いに直列に接続される。

NANDセルのドレイン側には第1の選択トランジスタS1、ソース側には第2の選択ト ランジスタS2が接続されている。選択トランジスタS1は、メモリセルの浮遊ゲート1 4-1~14-8、制御ゲート16-1~16-8と同時に形成された積層ゲート構造体14-9、 16-9を有し、選択トランジスタS2もまた同様な積層ゲート構造体14-10、16-10 を有している。選択トランジスタS1のゲート構造体14-9、16-9どうし、および選択 トランジスタS1のゲート構造体14-10、16-10どうしはそれぞれ、図示せぬ箇所で 例えば短絡されている。素子形成された基板11はCVD酸化膜17により覆われ、ビッ ト線(BL)18は、CVD酸化膜17の上に形成されている。メモリセルM1~M8の 制御ゲート16-1~16-8はそれぞれ、ロウ方向に連続的に形成されて、例えば同じロウ で共通とされる制御ゲートCG1~CG8となり、ワード線として機能される。また、選 択トランジスタS1の積層ゲート構造体14-9、16-9および選択トランジスタS2の積 層ゲート構造体14-10、16-10もまた、ロウ方向に連続的に形成されて、例えば同じ ロウで共通とされる選択ゲートSG1、SG2として機能される。

【 0 0 3 9 】

[0038]

図 3 は、図 1 、図 2 に示した N A N D セルがマトリクス状に配置されたメモリセルアレイ の等価回路図である。

【0040】

図3に示すように、ソース線SLは、例えばビット線BL64本毎に1箇所、コンタクト を介して、アルミニウム、導電性ポリシリコンなどから構成される基準電位配線SBLに 接続される。この基準電位配線SBLは、図示せぬメモリ周辺回路に接続される。この周 辺回路は、例えばデータの書き込み、データの消去、データの読み出しの各モードに応じ てソース線SLの状態を制御する、ソース線制御回路である。メモリセルの制御ゲートC G1~CG8、選択ゲートSG1、SG2は、ロウ方向に連続的に配設される。通常、制 御ゲートCGにつながるメモリセルの集合は"ページ"と呼ばれ、1組の選択ゲートSG 1、SG2によって挟まれた"ページ"の集合は"NANDプロック"あるいは単に"プ ロック"と呼ばれている。1ページは、例えば256バイト(256×8)個のメモリセ ルから構成され、1ページ分のメモリセルは、ほぼ同時にデータの書き込みが行われる。 1ブロックは、例えば2048バイト(2048×8)個のメモリセルから構成され、1

【0041】

図4は、この発明の第1の実施形態に係る、NAND型EEPROMの構成を示すブロック図である。

[0042]

同図中、参照符号1はメモリ手段としてのメモリセルアレイである。この実施形態は、オ 40 ープンビット線方式であるので、メモリセルアレイは1A、1Bに2分割されている。参 照符号2はデータ書き込み、読み出しを行うためのラッチ手段としてのセンスアンプ兼デ ータラッチ回路である。参照符号3はワード線選択を行うロウデコーダ、参照符号4はビ ット線選択を行うカラムデコーダ、参照符号5はアドレスバッファ、参照符号6はI/O センスアンプ、参照符号7はデータ入出力バッファ、参照符号8は基板電位制御回路であ る。

【0043】

図5は、図4中のメモリセルアレイ1Aの一構成例を示す回路図である。

[0044]

図 6 は、図 4 中のセンスアンプ兼データラッチ回路 2 の一構成例を示す回路図である。 50

(9)

[0045]

図7は、この発明の第1の実施形態に係るメモリセルのしきい値電圧の分布を示す図であ る。

[0046]

図7に示すように、第1の実施形態では、書き込み状態("1")のしきい値電圧、およ び消去状態("0")のしきい値電圧のいずれもが、負の電圧である。UV消去後のしき い値電圧Vth0(つまり、浮遊ゲートに電荷がない時のしきい値電圧)は、図7に示す ように、"0"状態と"1"状態との間に設定すればよい。Vth0の設定値は、メモリ セルトランジスタのチャネルに注入される不純物の量を調整することで、変えることがで きる。

[0047]

このように、書き込み状態("1")が負のしきい値電圧を有していると、書き込み時、 特に"0"書き込みする際、書き込み非選択電位"Vcc-Vthsg(Vthsgは選択ゲート のしきい値電圧)"を、メモリセルで"しきい値電圧落ち"することなく、ビット線から メモリセルのチャネルに転送できる。

[0048]

また、ビット線に接続される選択ゲートS1のゲート電位(SG1)を、"Vcc+Vth sg "、あるいは"Vcc+2Vthsg "にすれば、書き込み非選択電位Vccを、ビット線 からメモリセルのチャネルに転送できる。この場合、ビット線の電位Vccをメモリセル のチャネルに転送した後、ビット線に接続される選択ゲートS1のゲート電位(SG1) を"Vcc"にすれば、メモリセルのチャネルを電位"Vcc"でフローティング状態に できる。その後、制御ゲート(ワード線)を書き込み電圧Vpp、あるいは中間の電圧V passにすることにより、"0"書き込みするメモリセルのチャネルは、例えば8Vにブー トされる。

[0049]

このように、書き込み状態("1")のしきい値電圧を、消去状態("0")と同様に、 負の電圧にすることにより、書込み時に "0"書き込みするメモリセルのチャネルに、書 き込み非選択電位を、ビット線からメモリセルで"しきい値電圧落ち"することなく転送 でき、チャネルの電位が、従来に比べて大きくなる。その結果、制御ゲートとチャネルと の電位差がより小さくなり、誤書込みを防止できる。

[0050]

さらに、書き込み非選択電位をチャネルに転送した後、選択ゲートSG1の電位を、"V c c + V thsg " もしくは " V c c + 2 V thsg " から、 " V c c " に下げ、選択ゲート S 1 をカットオフさせてチャネルをフローティングとする方式のものにあっては、最終的に制 御ゲート(ワード線)とのカップリングによって上昇するチャネル電位が、さらに大きく なり、誤書込みを防止できる効果を、さらに向上させることができる。

[0051]

以下、この発明の第1の実施形態に係るEEPROMの動作を、より詳細に説明する。

[0052]

< データの読み出し>

図8は、図5に示すメモリセルM2を読み出す場合のタイミング図、図9(A)は、図6 に示すセンスアンプSA1に読み出されたデータを示す図である。

[0053]

図8に示すように、まず、時刻t1rに、選択した制御ゲートCG2を"読み出し電圧(0V)"、非選択の制御ゲートCG1、CG3~CG8をそれぞれ"非選択読み出し電圧 Vread "とする。あるいは本発明では、"1"セルのしきい値電圧 Vthが負であるので、 非選択読み出し電圧Vreadは、例えば1Vでも良い。このように非選択読み出し電圧Vre adを低い値にすることができるので、"0"セルの酸化膜にかかる電界は緩和され、リー ドディスターブを低減することができる。

[0054]

10

20

30

選択ゲートSG1、SG2は、"Vcc+V thsg(V thsgは選択ゲートのしきい値電圧) "、あるいは"Vcc+2V thsg"とする。また、図5の基準電位配線SBLを"Vs1 "とすることによって、ソース線SLを"Vs1"とする。この電位"Vs1"は、例え ば電源電圧Vccであるが、電源電圧Vccよりも高い電圧であってもよい。つまり、メ モリセルからデータを読み出す際には、ソース線SLの電位を読み出し基準電圧に設定す る。非選択の制御ゲートCG1、CG3~CG8、および選択ゲートSG1、SG2の電 位はソース線の電位"Vs1"を十分に転送できる電位であればよい。その結果、ビット 線BL1Aには、メモリセルM2のしきい値電圧が出力される。データ"1"を読み出し た場合には、ビット線BL1Aの電位は1.5V以下になり、データ"0"を読み出した 場合には、ビット線BL1Aの電位は2.5 V以上になる。この間に、ビット線BL1B は、図6に示すノードVB1から2Vに充電される。ノードVB1の電位は、データ"0 "、"1"を識別するためにビット線BL1Aの電位が、2V以上か以下かを判別する、 読み出し基準電位である。

【0055】

次いで、時刻t2rに、図6に示す信号SA、SBによりトランジスタQ36、Q38を 導通状態とし、ビット線BL1A、BL1Bの電位をそれぞれセンスアンプSA1に入力 する。この時、ビット線電位BL1Aの電位は、この実施形態ではNANDセルを介して 充電される。このようにして充電されたビット線電位BL1Aの電位が、センスアンプS A1でセンスされる。この時、ビット線BL1A、もしくはビット線BL1Bの電位を" しきい値電圧落ち"なくセンスアンプSA1に転送するために、信号SS1、SS2、S A、SBの電位は、電源電圧"Vcc"よりも高い電圧、例えばトランジスタQ35、Q 37、Q36、Q38のしきい値電圧以上高い電圧とすればよい。

20

30

10

[0056]

また、図6に示すトランジスタQ35、Q37、Q36、Q38など、ビット線の電位を 転送するようなトランジスタを、しきい値電圧がほぼ"0V"のもので構成した場合には 、信号SS1、SS2、SA、SBの電位は、電源電圧"Vcc"のままでも良い。 【0057】

次いで、時刻 t 3 r に、ノードN 1、N 2 に読み出された電位をセンスする。この結果、 ノードN 1、N 2 の電位レベルは、読み出したデータに応じて、図 9 (A)のようになる

[0058]

< データの書き込み >

図 5 のメモリセル M 2 に書き込まれるデータは、図 6 に示すセンスアンプ S A 1 にラッチ されている。図 9 (B)は、図 6 に示すセンスアンプ S A 1 にラッチされたデータを示す 図である。図 1 0 は、図 5 に示すメモリセル M 2 にデータを書き込む場合のタイミング図 である。

【0059】

図10に示すように、まず、時刻t1wに、制御ゲートCG1~CG8がそれぞれ"Vcg p"、選択ゲートSG1が"Vsgp"になる。データ"1"を書き込む場合のビット線の 電位は"0V",データ"0"を書き込む場合のビット線の電位、すなわち、書き込み非 選択のビット線の電位は"Vcc"である。その結果、データ"1"が書き込まれるメモ リセルのチャネルの電位は"0V"、書き込み非選択のメモリセルのチャネルの電位は" Vcc"になる。電位"Vsgp"、電位"Vcgp"はそれぞれ、ビット線の書き込み非選 択電位(Vcc)を、"しきい値電圧落ち"することなく、チャネルに転送できる電圧で あり、例えばVcgp = Vcc、Vsgp = Vcc+2 Vthsgであればよい。

【0060】

次いで、時刻 t 2 w に、選択ゲートSG1が" V sgp "から" V c c "になることにより、書き込み非選択のメモリセルのチャネルがフローティングになる。次いで、時刻 t 3 w に、非選択の制御ゲートCG1、CG3~CG8の電位がそれぞれ" V pass (例えば10 V) "となり、さらに時刻 t 4 w に、選択された制御ゲートCG2の電位が" V p p (例

(10)

えば20V) "となる。あるいは時刻 t 3 w に V passと V p p とを同時に昇圧しても良い 。ここで、データ"0"が書き込まれるメモリセルのチャネルは、例えば 8 V にプートさ れる。このように、書き込み状態のしきい値電圧も負の電圧にすることにより、書き込み 時に"0"書き込みするメモリセルのチャネルには、非選択のメモリセルで"しきい値電 圧落ち"をすることなく、ビット線の電位 V c c が転送される。その結果、最終的に制御 ゲート(ワード線)とのカップリングにより上昇するチャネル電位も大きくなり、従来の 技術の欄に記したような"誤書込み"を防止することができる。

(11)

[0061]

ー方、データ"1"を書き込みする場合には、チャネル電位が0V、制御ゲートCG2が Vppなので、浮遊ゲートへの電子の注入が行われる。

【0062】

< データの書き込み(別の書き込み動作)>

この発明では、Local self boost法(IEEE Journal of Solid-State Circuits. Vol.31, No.11, November 1996 pp.1575-1582)による書き込み方法を用いて、任意の順番で各ページを書き込むことができる。

【 0 0 6 3 】

従来のしきい値電圧分布を有したメモリセルを用いる場合には、Local self boost法では 、ビット線から遠い方のメモリセルから順に書き込む。図5のメモリセルM7にデータを 書き込む場合を例にとると、ビット線BL1Aには、データに応じて0V(データ"1" 書き込み)、または電源電圧Vcc(データ"0"書き込み)が印加される。ビット線B L1Aに接続される選択トランジスタS1のゲートの電位(SG1)はVcc、ソース線 に接続される選択トランジスタS2のゲートの電位(SG2)は0Vである。選択された メモリセルM7の制御ゲートCG7には昇圧された書き込み電圧Vpgm(=20V程度) を印加し、選択された制御ゲートCG7の両となりの制御ゲートCG6、CG8はそれぞ れ0Vにする。そして、他の非選択のメモリセルの制御ゲートCG1、CG2~CG5に はそれぞれ、中間の電圧Vpass(=7V程度)を印加する。その結果、データ"1"を書 き込む時には、選択されたメモリセルM7のチャネル電位が0Vなので、このメモリセル M7の浮遊ゲートとチャネルとの間に高い電圧がかかり、チャネル(基板)から浮遊ゲー トに電子がトンネル注入されて、しきい値電圧が正の方向に移動する。

【0064】

一方、データ"0"を書き込む(書き込み非選択)時には、メモリセルM1~M5のチャネル、ソース、ドレインはそれぞれ、中間の電圧Vpassの印加による制御ゲートとの間の容量結合で、5Vに昇圧される。その結果、メモリセルM6のしきい値電圧が、例えば-1Vならば、メモリセルM6は"オフ"し、メモリセルM7のチャネルは、フローティングになる。フローティングのチャネルは制御ゲートとの間の容量結合で8V程度になり、電子の注入が起こらずデータ"0"の状態を保つ。

【0065】

ここで、従来のしきい値電圧分布を有したメモリセルにLocal self boost法を適用する際 には、ソース線SL側のメモリセルから書き込まなければならない。これは、例えばメモ リセルM6にデータを書き込んだ後に、メモリセルM7にデータを書き込もうとしても、 メモリセルM6は、そのゲートが0V、そのしきい値が正の電圧なので、メモリセルM6 がオフする。その結果、選択されたメモリセルM7に、ビット線から書き込み電圧0Vを 転送できず、フローティングになってしまい、書き込みを行うことができない。 【0066】

一方、この発明では、書き込み状態のしきい値電圧も負の電圧なので、任意の順番でページを選択できる。例えば図 5 のメモリセルM 2 を書き込んだ後に、メモリセルM 6 を書き込むことができる。

【0067】

図11は、図5に示すメモリセルM7に、Local self boost法を用いてデータを読き込む 場合のタイミング図である。 10

20



[0068]

図 5 のメモリセルM 7 に書き込まれるデータは、図 1 0 を参照して説明したデータの書き 込みと同様に、図 9 (B)に示すデータが図 6 に示すセンスアンプ S A 1 にラッチされて いる。

(12)

【0069】

図11に示すように、まず、時刻t1pに、制御ゲートCG1~CG5、CG7がそれぞ れ"Vcgp"、選択ゲートSG1が"Vsgp"になる。また、選択された制御ゲートCG 7の両となりの制御ゲートCG6、CG8はそれぞれ"0V"である。データ"1"を書 き込む場合のビット線の電位は"0V"、データ"0"を書き込む場合のビット線の電位 、即ち、書き込み非選択のビット線の電位は"Vcc"である。その結果、データ"1" が書き込まれるメモリセルのチャネルは"0V"、書き込み非選択のメモリセルのチャネ ルは"Vcc"になる。電位"Vsgp"、電位"Vcgp"はそれぞれ、ビット線の書き込 み非選択電位(Vcc)を、"しきい値電圧落ち"することなく、チャネルに転送できる 電圧であり、例えばVcgp = Vcc、Vsgp = Vcc+2 Vthsgであればよい。 【0070】

次いで、時刻t2pに、選択ゲートSG1が"Vsgp"から"Vcc"になる。 【0071】

次いで、時刻 t 3 p に、非選択の制御ゲートCG1~CG5が" V pass (例えば6V)" 、さらに時刻 t 4 p に、選択された制御ゲートCG7が" V p p (例えば2 0 V)"にな る。この間、選択された制御ゲートCG7の両となりの制御ゲートCG6、CG8はとも に"0 V"である。データ"0"が書き込まれるメモリセルのチャネルは、例えば8 V に ブートされ、浮遊ゲートに電子が注入されず、一方、データ"1"を書き込むメモリセル のチャネルは、0 V であり、制御ゲートCG7が V p p なので、浮遊ゲートに電子が注入 される。

[0072]

<書き込みベリファイ読み出し>

図10、あるいは図11に示した書き込み動作に引き続いて、書き込みが十分に行われた か否かを調べる書き込みベリファイ読み出しが行われる。以下、説明する書き込みベリフ ァイ読み出しは、図10、あるいは図11に示した書き込み動作のどちらにも適用できる

[0073]

図 1 2 は、図 5 のメモリセル M C 2 をベリファイ読み出しするタイミング図である。 【 0 0 7 4 】

図12に示すように、まず、時刻t1∨に、選択された制御ゲートCG2を"0∨"、非 選択の制御ゲートCG1、CG3~CG8をそれぞれ"Vread(例えば1V)"にする。 選択ゲートSG1、SG2はそれぞれ、"Vcc+Vthsg(Vthsgは選択ゲートのしきい 値電圧)"、あるいは"Vcc+2Vthsg"とする。

【0075】

また、図5に示す基準電位配線SBLを"Vsl"とすることにより、ソース線SLの電位を"Vsl"とする。電位"Vsl"は、図8を参照して説明した通常の読み出し動作 4 と同様に、例えば電源電圧Vccであればよいし、あるいはVccよりも高い電圧であってもよい。非選択の制御ゲートCG1、CG3~CG8、および選択ゲートSG1、SG 2の電位はそれぞれ、ソース線の電位Vslを、十分転送できる電位であればよい。 【0076】

その結果、ビット線BL1Aには、メモリセルM2のしきい値電圧が出力される。データ "1"の書き込みが充分な場合には、ビット線BL1Aは1V以下になり、データ"1" の書き込みが不充分な場合には、ビット線BL1Aは2V以上になる。また、データ"0 "書き込みの場合には、ビット線BL1Aは2V以上になる。この間、ビット線BL1B は、ノードVB1から1.5Vに充電される。図8を参照して説明した通常の読み出し時 に比べて、ビット線BL1Bの充電電位が0.5V低いのは、しきい値電圧のマージンを 10

20

30

設けるためである。その結果、1.5V以上のしきい値電圧に書き込まれたメモリセルの み、書き込み十分と判定することができる。 [0077]次いで、時刻t2vに、信号VRFYAが"Vcc"になる。図9(B)のように、ノー ドN1のレベルが"H"なのは、"0"書き込みの場合のみである。このため、"0"書 き込みのビット線BL1Aは、トランジスタQ41、Q42を介して1V以下に放電され る。一方、"1"書き込みの場合には、ノードN1のレベルが"L"であるので、トラン ジスタQ41はオフしており、ビット線BL1Aの電位は変動しない。 [0078]次いで、時刻t3vに、信号SVRA、SVRBが"H"レベルになることにより、トラ 10 ンジスタQ50、Q51がオンし、ビット線BL1A、BL1Bの電位がそれぞれセンス アンプSA1に転送され、時刻t4vに、センスアンプSA1、即ち、クロスカップルラ ッチ型のフリップフロップが活性化され、ノードN1、N2の電位がセンスされる。 [0079] 以上の書き込みベリファイ動作では、ソース線SLは読み出し基準電圧に設定され、この 実施形態ではNANDセルを介して出力された、ビット線BL1Aの電位と、フリップフ ロップであるセンスアンプSA1にラッチされた書き込みデータとの論理がとられる。そ の結果、ラッチされたデータの内容が、書き込み不十分のメモリセルにのみ、追加書き込 みが行われるように、更新されて設定される。 [0080]20 さらに書き込みベリファイのタイミングは、図13のようにしても良い。即ち、ここでは 、しきい値電圧マージンを0.5V確保するために、制御ゲートCG2を0.5Vにし、 ビット線 B L 1 B を 2 V にしている。 **[**0081**]** < 消去、消去ベリファイ読み出し> 消去時は、セルが形成される P ウェル、あるいは P 型基板を V era (例えば 2 0 V)にし 、選択されたメモリセルの制御ゲートを0Vにする。これにより、浮遊ゲート中の電子は 、セルが形成されるPウェル、あるいはP型基板に放出される。 [0082] 消去ベリファイ読み出し動作は、読み出し動作とほぼ同様である。異なるのは、ビット線 30 BL1Bの電位が、読み出し時の2Vではなく、2.5Vとなることである。これは、し きい値マージンを設けるためで、-2.5V以下に消去されたメモリセルのみ、"0"状 態であると読み出される。"1"状態のメモリセルが存在する場合には、更に消去が行わ れる。 【0083】 この発明が使用されるEEPROMのセンスアンプは、図14に示すようなものでも良い 。以下、図14に示すセンスアンプを使用した、この発明の第2の実施形態に係るNAN D型EEPROMの動作を説明する。 [0084]< データの読み出し> 40 図15は、図14に示すメモリセルM1からデータを読み出す場合のタイミング図である [0085]図15に示すように、時刻t1rdに、非選択ビット線BLbはノードVBから電位Vc c に充電され、この間、選択ビット線 B L a はノード V A から接地される。信号 P R E B は、例えばVcc+2Vth(VthはNチャネルトランジスタのしきい値電圧)とすれば良 い。さらにこの間、信号RESETが "High "になることにより、ラッチ内のノードNse nse は0Vにリセットされる。 [0086] 次いで、時刻t2rdに、選択した制御ゲートCG1を0V、非選択制御ゲートCG2~ 50

CG16を例えば2Vにする。即ち、メモリセルのしきい値電圧が負であるため、読み出 し時の非選択ゲート電圧を例えば2Vと低くできるので、リードディスターブ特性を改善 できる。 [0087]選択ゲートSG1、SG2は、"Vcc"、あるいは"Vcc+Vthsg(Vthsgは選択ゲ ートのしきい値電圧)"、あるいは"Vcc+2Vthsg"にする。また、図14に示すソ ース線SLは"VS1"とする。"VS1"は、例えば電源電圧VCCであれば良いし、 あるいはVccよりも高い電圧であっても良い。非選択ゲートCG2~CG16、および 選択ゲートSG1、SG2の電位は、ソース線電位Vslを十分転送できる電位であれば 良い。 10 [0088]その結果、ビット線BLaには、メモリセルM1のしきい値電圧が出力される。"1"読 み出しの場合には、ビット線BLaは1.5 V以下になり、"0"読み出しの場合には、 ビット線BLaは2.5V以上になる。この間、ビット線BLbはノードVBからVcc に保持される。ビット線BLbがVccに保持されることにより、隣接ビット線間の容量 結合に起因するノイズを除去できる。 [0089]時刻 t 3 r d に、信号 S E N S E が "Low"になることにより、ビット線 B L a の電位が センスされラッチにデータが保持される。ビット線の電位をしきい値電圧落ちなく、セン スアンプに転送できるように、信号SAはVccよりも高い電圧に設定すれば良い。読み 20 出した結果、"0"状態ならばノードNsense は"Low"、"1"状態ならばノードNse nse は"High"になる。 [0090]< データの書き込み > 図14に示すメモリセルM1に書き込むデータは、センスアンプ回路にラッチされている 。図16は、ラッチ内のノードNsense のデータを示す図である。 [0091]書き込みデータの入力により、 " 0 " 書き込みの場合にはノード N sense が " High " にな り、"1"書き込みの場合にはノードNsense が"Low"になる。 $\begin{bmatrix} 0 & 0 & 9 & 2 \end{bmatrix}$ 30 図17は、図14に示すメモリセルM1にデータを書き込む場合のタイミング図である。 [0093]書き込み動作に入ると、まず、時刻t1wtに、選択したビット線BLaを"0"書き込 みの場合にはVcc、"1"書き込みの場合には0Vにする。非選択ビット線BLbに接 続するメモリセルには書き込みを行わないので、ビット線BLbはVccに充電する。選 択ゲートSG1はVccである。VddHは、Vccをしきい値電圧落ちなく転送できる 電圧であり、例えばVcc+2Vthである。 [0094]次いで、時刻t2wtに、制御ゲートCG1が20V、制御ゲートCG2~CG16が1 0Vになる。その結果、"1"書き込みのメモリセルのチャネルは0V、"0"書き込み 40 (書き込み非選択)のメモリセルのチャネルは、例えば8Vにブートされる。このように 、書き込み状態のしきい値電圧も負の電圧とすることにより、書き込み時に"0"書き込 みするメモリセルのチャネルには、メモリセルのしきい値電圧落ちなく、ビット線の電位 が転送される。その結果、最終的にワード線とのカップリングにより上昇するチャネル電 位も大きくなり、従来の技術に記したような誤書き込みが防止される。一方、"1"書き 込みするメモリセルではチャネル電位が0V、制御ゲートCG2が20Vなので、浮遊ゲ ートへの電子の注入が行われる。

[0095]

<書き込みベリファイ読み出し>

書き込みに引き続き、書き込みが十分に行われたか否かを調べる書き込みベリファイ読み 50

出しが行われる。ベリファイ読み出しは、通常の読み出しとほぼ同様である。書き込みべ リファイ読み出し動作を、図18を用いて説明する。 [0096]まず、時刻t1rtに、通常の読み出しでは信号RESETを"High"にして、センスア ンプのラッチをリセットしているが、書き込みベリファイ読み出しでは、センスアンプに 保持された書き込みデータをリセットしないように、"Low"を保つ。つまり、"O"書 き込みの場合、N sense は "High"、 "1"書き込みの場合 "Low"である。 [0097]また、選択した制御ゲートCG1は、通常の読み出し時は0Vであるが、書き込みベリフ ァイ読み出しでは0.5 V である。 10 [0098]時刻t3rtに、信号SENSEが"High"になることにより、ビット線の電位がセンス アンプに検知およびラッチされる。その結果、図16に示すように、ラッチのデータは、 書き込み不十分のメモリセルにのみ、追加書き込みが行われるように、設定される。図1 6 で"1"書き込みが十分に行われた場合(同図中で<Pass>と記す)には、ノードNse nse は "High "になり、追加書き込みが行われない。一方、図16で "1 " 書き込みが不 十分の場合(同図中で < Fail > と記す)には、ノード N sense が "Low"になり、追加書 き込みが行われる。全てのカラムのメモリセルに対して書き込みが十分に行われると、す べてのカラムでノードN sense が "High "になる。書き込みは、ノードN sense が "High "になることを検知して終了すれば良い。 20 [0099]上記第1、第2の実施形態ではそれぞれ、2値メモリセルを例にとって説明したが、この 発明は、多値メモリセルにも使用することができる。 [0100]図19(A)は多値メモリセルにおける従来のしきい値電圧の分布を示す図である。図1 9(B)、(C)は、この発明の第3の実施形態に係る多値メモリセルのしきい値電圧の 分布を示す図である。 [0101]図19(A)に示すように、従来では、書き込み状態("1","2","3")のしき い値電圧はそれぞれ、正の電圧を保持する。 30 [0102]これに対して、この発明では、図19(B)、(C)に示すように、書き込み状態("1 ","2","3")の少なくとも一つに、負の電圧がある。これにより、最も高いしき い値電圧を、従来に比べて低くでき、書き込みの際に書き込みを行わないメモリセルに転 送できる電位が高くなり、"誤書き込み"を防止することができる。 [0103]また、図19(B)、(C)では、非選択読み出し電圧Vreadを低くすることができるの で、リードディスターブを低減できる。 [0104]図19(B)、(C)のような多値メモリセルの場合、UV消去後のしきい値電圧は、" 40 0 "と"1"の間(例えば図19(B)、(C)のVth01)に設定される。あるいは UV消去後のしきい値電圧は"1"と"2"の間(例えば図19(B)、(C)のVth 02)に設定されても良い。特にUV消去後のしきい値電圧を、"Vth02"に設定し た場合には、高速に書き込みを行うことができる。 [0105]また、上述した通り、本発明によれば、多値メモリセルのデータ読み出し時に、充分な読 み出し電流を得ることができ、ひいては読み出し速度の向上にも寄与する。 [0106]さらに、この発明は、図5に示したようなメモリセルアレイにNANDセル21を集積し た N A N D 型 の 他、 例 え ば N O R 型、 A N D 型 ((A.Nozoe : ISSCC, Digest of Technich 50

al Papers,1995、H.Kume et al.;IEDM Tech.Dig.,Dec.1992,pp.991-993)、DINOR 型(S.Kobayashi : ISSCC, Digest of Technichal Papers,1995)、NOR型の一種である Virtual Ground Array型(Lee, et al. : Symposium on VLSI Circuits, Digest of Techn ichal Papers,1994)等、いかなるメモリセル/ユニットセルを持つEEPROMでも適用 可能で有り、さらにはフラッシュメモリに限らず、マスクROM、EPROM等などにも 使用することができる。

【0107】

以上説明したように、この発明によれば、書き込み状態におけるメモリセルトランジスタ のしきい値電圧を負の電圧とすることにより、Nチャネル型メモリセルトランジスタのソ ースの電位がそのしきい値電圧分低下する、いわゆる"しきい値電圧落ち"が解消される

。 【0108】

さらに、データ読み出し時の読み出し電流が増大するので、読み出し速度を高速化でき、 特に記憶データの多値化に有利である。

[0109]

また、"しきい値電圧落ち"を解消できるので、Nチャネル型メモリセルトランジスタが 直列に接続されてユニットセルを構成した場合には、メモリセルのチャネルの電位を、充 分に高い電位にできる。これにより、データの書き込み時、浮遊ゲートに電子を注入しな いメモリセル、即ち"0"書き込みするメモリセル、あるいは書き込み非選択のメモリセ ルに生ずる"誤書き込み"の可能性を低減でき、データ書き込みの信頼性を向上できる。 【0110】

20

10

さらに、データの読み出し時、読み出し非選択メモリセルのゲートに印加される電圧Vre adを低くすることで、読み出し非選択のメモリセルに生ずるリードディスターブの可能性 も低減することができる。

[0111]

[0112]

【発明の効果】

以上説明したように、この発明によれば、しきい値電圧を変化させ、メモリセルのチャネ ルに電流が流れるか流れないかでデータを識別するメモリセルを有した、電気的にデータ の書き換えが可能な不揮発性半導体記憶装置において、書き込み時の誤書き込みの回避や 、リードディスターブの低減を図ることができ、さらにはデータの読み出しをより高速に 行え、かつ記憶データの多値化に有利な不揮発性半導体記憶装置を提供できる。

30

50

また、特に第1の信号線と第2の信号線との間に直列に接続された複数のメモリセルをユ ニットセルとして有する不揮発性半導体記憶装置において、データの書き込み時、しきい 値電圧を変化させない"0"書き込み、あるいは書き込み非選択のメモリセルに生ずる" 誤書き込み"の可能性、およびデータの読み出し時における読み出し非選択のメモリセル に生ずるリードディスターブの可能性を、より低減し得る不揮発性半導体記憶装置を提供 できる。

【図面の簡単な説明】

【図1】図1(A)はNANDセルの平面図、図1(B)はNANDセルの等価回路図。
 40
 【図2】図2(A)は図1(A)中の2A - 2A線に沿う断面図、図2(B)は図1(A)
)中の2B - 2B線に沿う断面図。

【図3】図3はメモリセルアレイの等価回路図。

【図4】図4はこの発明の第1の実施形態に係るEEPROMのブロック図。

【図5】図5は図4に示すメモリセルアレイの回路図。

【図6】図6は図4に示すセンスアンプ回路の回路図。

【図7】図7はこの発明の第1の実施形態に係るEEPROMのしきい値電圧の分布を示す分布図。

【図8】図8はこの発明の第1の実施形態に係るEEPROMの読み出し動作を示すタイ ミング図。

【図9】図9(A)はこの発明の第1の実施形態に係るEEPROMの読み出しデータを 示す図、図9(B)はこの発明の第1の実施形態に係るEEPROMの書き込みデータを 示す図。 【図10】図10はこの発明の第1の実施形態に係るEEPROMの書き込み動作を示す タイミング図。 【図11】図11はこの発明の第1の実施形態に係るEEPROMの別の書き込み動作を 示すタイミング図。 【図12】図12はこの発明の第1の実施形態に係るEEPROMの書き込みベリファイ 読み出し動作を示すタイミング図。 【図13】図13はこの発明の第1の実施形態に係るEEPROMの別の書き込みベリフ 10 ァイ読み出し動作を示すタイミング図。 【図14】図14はこの発明の第2の実施形態に係るEEPROMのセンスアンプ回路を 示す回路図。 【図15】図15はこの発明の第2の実施形態に係るEEPROMの読み出し動作を示す タイミング図。 【図16】図16はこの発明の第2の実施形態に係るEEPROMのラッチデータ(Nse nse)を示す図。 【図17】図17はこの発明の第2の実施形態に係るEEPROMの書き込み動作を示す タイミング図。 【図18】図18はこの発明の第2の実施形態に係るEEPROMの書き込みベリファイ 20 読み出し動作を示すタイミング図。 【図19】図19(A)は従来の多値EEPROMのしきい値電圧の分布を示す分布図、 図19(B)はこの発明の第3の実施形態に係る多値EEPROMのしきい値電圧の分布 を示す分布図、図19(C)はこの発明の第3の実施形態に係る多値EEPROMの他の しきい値電圧の分布を示す分布図。 【図20】図20(A)はNANDセルの等価回路図、図20(B)は、NAND型EE PROMの従来のしきい値電圧の分布を示す分布図。 【符号の説明】 1 A、1 B…メモリセルアレイ、 2…センスアンプ回路、 30 3 A、3 B…ロウデコーダ、 4…カラムデコーダ、 5…アドレスバッファ、 6 ... I / O センスアンプ、 7…データ入出力バッファ、 8...基板電圧制御回路、 11…p-型シリコン基板、 12...素子分離用酸化膜、 13…ゲート絶縁膜、 14-1~14-8...浮遊ゲート、 40 15…第2のゲート絶縁膜、 16-1~16-8…制御ゲート、 17...CVD酸化膜、 18...ビット線。



SG2 ·

14-10,16-10

П

(B)

【図2】



(A)





【図3】

SG2

. n†

(A)

Ĺ<u>→</u> 2A



【図4】



(18)



(19)





【図7】

【図8】





【図9】

【図10】



(A)

	"0"書き込み (消去状態を保つ)	"1"書き込み
N1	н	L
N2	L	Н
	(D)	

(B)



【図11】















【図16】









【図18】









【図20】





フロントページの続き

(51) Int .Cl .

H01L 29/788 (2006.01)

- (72)発明者 竹内 健
- 神奈川県川崎市幸区堀川町580番1号 株式会社東芝半導体システム技術センター内 (72)発明者 田中 智晴

FΙ

神奈川県川崎市幸区堀川町580番1号 株式会社東芝半導体システム技術センター内

審査官石川正二

(56)参考文献 特開平09-082922(JP,A) 特開平07-115177(JP,A) 特開平11-045986(JP,A) 特開平07-307094(JP,A)

(58)調査した分野(Int.CI., DB名)

G11C 16/02 G11C 16/04 H01L 21/8247 H01L 27/115 H01L 29/788 H01L 29/792