

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2007-300389
(P2007-300389A)

(43) 公開日 平成19年11月15日(2007.11.15)

(51) Int. Cl.	F I			テーマコード (参考)
HO4N 7/32 (2006.01)	HO4N 7/137	Z	5C059	
HO4N 7/30 (2006.01)	HO4N 7/133	Z	5J064	
HO3M 7/40 (2006.01)	HO3M 7/40			

審査請求 未請求 請求項の数 4 O L (全 19 頁)

(21) 出願番号	特願2006-126585 (P2006-126585)	(71) 出願人	000004329 日本ビクター株式会社 神奈川県横浜市神奈川区守屋町3丁目12番地
(22) 出願日	平成18年4月28日 (2006.4.28)	(74) 代理人	100083806 弁理士 三好 秀和
		(74) 代理人	100101247 弁理士 高橋 俊一
		(72) 発明者	穂積 芳子 神奈川県横浜市神奈川区守屋町3丁目12番地 日本ビクター株式会社内
		Fターム(参考)	5C059 MA04 MA05 MA23 MC11 ME01 ME06 NN01 SS07 SS14 TC03 5J064 BA09 BA16 BB01 BC16


(54) 【発明の名称】 画像符号化装置および画像符号化プログラム

(57) 【要約】

【課題】 画像符号化処理において、係数の可変長符号化における演算量を削減し、符号化処理を高速化する。

【解決手段】 コード変数算出部52は、ジグザグスキャン部51で生成された係数列における各係数がゼロであるか非ゼロであるかに基づいて、ゼロ係数と非ゼロ係数の配置を特定するためのコード変数を算出する。符号化部54の第1符号化部54a、第2符号化部54b、・・・、第n符号化部54nは、コード変数に応じて、それぞれ個別の符号化処理を行う。

【選択図】 図2



【特許請求の範囲】**【請求項 1】**

画像をブロック単位に分割して符号化処理を行う画像符号化装置において、
予測画像と原画像との残差成分を直交変換量子化して生成された係数を高周波成分からジグザグスキャン順に並べ替えて係数列を生成する係数列生成手段と、

この係数列生成手段で生成された前記係数列における各係数がゼロ係数であるか非ゼロ係数であるかに基づいて、前記ゼロ係数と前記非ゼロ係数の配置を特定するためのコード変数を算出するコード変数算出手段と、

前記係数列の非ゼロ係数に続くゼロ係数の連続数を示すゼロラン数と、前記係数列の最初の非ゼロ係数以降のゼロ係数の数を示すゼロ数を、前記コード変数に対応して予め設定されている符号化コードとそのコード長とを用いて可変長符号化する符号化手段と
を備えることを特徴とする画像符号化装置。

10

【請求項 2】

画像をブロック単位に分割して符号化処理を行う画像符号化装置において、
予測画像と原画像との残差成分を直交変換量子化して生成された係数を高周波成分からジグザグスキャン順に並べ替えて係数列を生成する係数列生成手段と、

この係数列生成手段で生成された前記係数列を複数の分割係数列に分割し、これら分割係数列ごとに、各係数がゼロ係数であるか非ゼロ係数であるかに基づいて、前記ゼロ係数と前記非ゼロ係数の配置を特定するためのコード変数を算出するコード変数算出手段と、

前記分割係数列ごとに、前記分割係数列の非ゼロ係数に続くゼロ係数の連続数を示すゼロラン数と、前記分割係数列の最初の非ゼロ係数以降のゼロ係数の数を示すゼロ数を、前記コード変数に対応して予め設定されている符号化コードとそのコード長とを用いて可変長符号化して符号化データを生成する符号化手段と、

20

この符号化手段により生成された、すべての前記分割係数列についての前記符号化データを統合する統合手段と
を備えることを特徴とする画像符号化装置。

【請求項 3】

画像をブロック単位に分割して符号化処理を行う画像符号化プログラムにおいて、
予測画像と原画像との残差成分を直交変換量子化して生成された係数を高周波成分からジグザグスキャン順に並べ替えて係数列を生成するステップと、

30

この係数列生成手段で生成された前記係数列における各係数がゼロ係数であるか非ゼロ係数であるかに基づいて、前記ゼロ係数と前記非ゼロ係数の配置を特定するためのコード変数を算出するステップと、

前記係数列の非ゼロ係数に続くゼロ係数の連続数を示すゼロラン数と、前記係数列の最初の非ゼロ係数以降のゼロ係数の数を示すゼロ数を、前記コード変数に対応して予め設定されている符号化コードとそのコード長とを用いて可変長符号化するステップと

をコンピュータに実行させるための画像符号化プログラム。

【請求項 4】

画像をブロック単位に分割して符号化処理を行う画像符号化プログラムにおいて、
予測画像と原画像との残差成分を直交変換量子化して生成された係数を高周波成分からジグザグスキャン順に並べ替えて係数列を生成するステップと、

40

この係数列生成手段で生成された前記係数列を複数の分割係数列に分割し、これら分割係数列ごとに、各係数がゼロ係数であるか非ゼロ係数であるかに基づいて、前記ゼロ係数と前記非ゼロ係数の配置を特定するためのコード変数を算出するステップと、

前記分割係数列ごとに、前記分割係数列の非ゼロ係数に続くゼロ係数の連続数を示すゼロラン数と、前記分割係数列の最初の非ゼロ係数以降のゼロ係数の数を示すゼロ数を、前記コード変数に対応して予め設定されている符号化コードとそのコード長とを用いて可変長符号化して符号化データを生成するステップと、

この符号化手段により生成された、すべての前記分割係数列についての前記符号化データを統合するステップと

50

をコンピュータに実行させるための画像符号化プログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、動画像を効率的に伝送するために、より少ない符号量で符号化する高能率の画像符号化装置および画像符号化プログラムに関する。

【背景技術】

【0002】

従来の画像符号化装置にあつては、予測画像と原画像との残差成分を直交変換量子化して生成した係数を、規格で決められたシンタックスに基づいて可変長符号化している。

10

【0003】

仮に、輝度成分のブロックの大きさを 16×16 画素、色差成分のブロックの大きさを 8×8 画素、係数の直交変換を 4×4 の単位で行うとすると、係数の数は全部で 384 個となる。これを 4×4 、つまり 16 個ずつに区切って可変長符号化する。

【0004】

例えば、H.264/MPEG-4 AVC（以降、H.264/AVCと呼ぶ）の符号化においては、この 16 個の係数をまず高周波成分からジグザグスキャン順に並べ替えてから、最初の非ゼロ係数を探し、非ゼロ係数の値やゼロ係数の並び数、非ゼロ係数の絶対値が 1 かどうかなどを順次判定し、可変長符号化する必要がある。

【0005】

20

そのため、係数の可変長符号化処理では、非ゼロ係数とゼロ係数とがどのように分布しているかを調べるための条件判定文が多くなり、DSP等へ実装した場合に多くの演算量を必要とする。

【0006】

また、非ゼロ係数が多くなれば、演算量が増える。一般には、インター符号化と比較してイントラ符号化した場合の方が、非ゼロ係数が多く分布する。また、ビットレートを上げると非ゼロ係数の数が増加する。さらに、H.264/AVCのシンタックスで規定されている符号へ変換するためのテーブル参照が多く、これも実装時の負荷となっている。

【0007】

従来の画像符号化装置としては、例えば特許文献1に記載されたものが報告されている。この画像符号化装置では、ジグザグスキャンして並べ替えた係数列について、非ゼロ係数とゼロ係数の分布により、非ゼロ係数の数を求め、ゼロラン数とレベル値とを組み合わせるメモリ上に格納し、この組み合わせた値からVLCテーブルを参照して符号化を行っている。

30

【0008】

ここで、従来の画像符号化装置における可変長符号化処理について説明する。ここでは、 4×4 画素の単位で直交変換された 16 個の係数を、H.264/AVCの規格に従って可変長符号化する場合について説明する。

【0009】

図17は従来の画像符号化装置における可変長符号化処理を説明するためのフローチャートである。まず、図18(a)に示す 4×4 ブロックの係数を、図18(b)に示すジグザグスキャン順に並べ替える(ステップS10)。図19(a)はジグザグスキャン前の係数列を示す図、図19(b)はジグザグスキャン後の係数列を示す図である。

40

【0010】

そして、各係数 $C_{0,0} \sim C_{1,5}$ について判定を行う(ステップS20)。1つの係数のループについて説明すると、まず、その係数が非ゼロ係数かゼロ係数かを判定し(ステップS30)、ゼロ係数でない(ステップS30:NO)場合は、その非ゼロ係数の係数值(レベル値)を記録する(ステップS60)。そして、非ゼロ係数の数を更新し(ステップS70)、ループを終了する(ステップS80)。

【0011】

50

また、符号化には非ゼロ係数に続くゼロ係数の連続数（ゼロラン数）が必要となる。このため、係数がゼロ係数である（ステップS30：YES）場合は、その係数の前までに非ゼロ係数があるかどうかを判定し（ステップS40）、非ゼロ係数がある（ステップS40：YES）場合、ゼロラン数を更新して記録する（ステップS50）。非ゼロ係数がない（ステップS40：NO）場合、ループを終了する（ステップS80）。

【0012】

16個の係数についてこのループが終わった後、非ゼロ係数の最初に連続する絶対値1の係数の数（先行1の数）を符号化して、それらの係数の符号とともに出力する（ステップS90）。

【0013】

また、ステップS60で記録したレベル値、ステップS50で記録したゼロラン数、最初の非ゼロ係数以降のゼロ係数の数（ゼロ数）を規格に従って符号化して出力する（ステップS100～S120）。

【0014】

図19（c）は係数列の一例を示す図、図19（d）は図19（c）に示す係数列でのゼロラン数とレベル値、およびゼロラン数とレベル値の組み合わせ数を示す表図である。

【0015】

図19（c）に示す係数列では、非ゼロ係数が3つとなるので、ステップS50、S60において、3つのレベル値とゼロラン数を記録する。そして、S110においてゼロラン数を符号化して出力する際には、ゼロラン数により規定のテーブルを参照し、テーブルに規定の符号化コードを、規定のコード長で出力する。

【0016】

また、ステップS90、S120においても同様に、それぞれ先行1の数、ゼロ数により規定のテーブルを参照し、テーブルに規定の符号化コードを、規定のコード長で出力する。

【特許文献1】特開2001-308715号公報

【発明の開示】

【発明が解決しようとする課題】

【0017】

上述した可変長符号化処理では、ステップS30、S40の処理において、条件判定文が多用されるために、DSP等を実装する場合に演算量が多くなるという問題があった。

【0018】

また、係数列からゼロラン数等のデータを取得して別のメモリ上にストアした後に、ステップS90～S120の処理の際に、これらのデータをロードするために、実装時にメモリへのアクセス動作が多く発生する。

【0019】

さらに、ステップS90、S110、S120の処理において、参照するテーブルをその都度切り替えるために、テーブルへのアクセス動作が多く発生し、処理に時間がかかるという問題があった。

【0020】

本発明は上記に鑑みてなされたもので、係数の可変長符号化における演算量を削減し、符号化処理を高速化することができる画像符号化装置および画像符号化プログラムを提供することを目的とする。

【課題を解決するための手段】

【0021】

本発明の画像符号化装置は、画像をブロック単位に分割して符号化処理を行う画像符号化装置において、予測画像と原画像との残差成分を直交変換量子化して生成された係数を高周波成分からジグザグスキャン順に並べ替えて係数列を生成する係数列生成手段と、この係数列生成手段で生成された前記係数列における各係数がゼロ係数であるか非ゼロ係数であるかに基づいて、前記ゼロ係数と前記非ゼロ係数の配置を特定するためのコード変数

10

20

30

40

50

を算出するコード変数算出手段と、前記係数列の非ゼロ係数に続くゼロ係数の連続数を示すゼロラン数と、前記係数列の最初の非ゼロ係数以降のゼロ係数の数を示すゼロ数を、前記コード変数に対応して予め設定されている符号化コードとそのコード長とを用いて可変長符号化する符号化手段とを備えることを特徴とする。

【0022】

また、本発明の画像符号化装置は、画像をブロック単位に分割して符号化処理を行う画像符号化装置において、予測画像と原画像との残差成分を直交変換量子化して生成された係数を高周波成分からジグザグスキャン順に並べ替えて係数列を生成する係数列生成手段と、この係数列生成手段で生成された前記係数列を複数の分割係数列に分割し、これら分割係数列ごとに、各係数がゼロ係数であるか非ゼロ係数であるかに基づいて、前記ゼロ係数と前記非ゼロ係数の配置を特定するためのコード変数を算出するコード変数算出手段と、前記分割係数列ごとに、前記分割係数列の非ゼロ係数に続くゼロ係数の連続数を示すゼロラン数と、前記分割係数列の最初の非ゼロ係数以降のゼロ係数の数を示すゼロ数を、前記コード変数に対応して予め設定されている符号化コードとそのコード長とを用いて可変長符号化して符号化データを生成する符号化手段と、この符号化手段により生成された、すべての前記分割係数列についての前記符号化データを統合する統合手段とを備えることを特徴とする。

10

【0023】

また、本発明の画像符号化プログラムは、画像をブロック単位に分割して符号化処理を行う画像符号化プログラムにおいて、予測画像と原画像との残差成分を直交変換量子化して生成された係数を高周波成分からジグザグスキャン順に並べ替えて係数列を生成するステップと、この係数列生成手段で生成された前記係数列における各係数がゼロ係数であるか非ゼロ係数であるかに基づいて、前記ゼロ係数と前記非ゼロ係数の配置を特定するためのコード変数を算出するステップと、前記係数列の非ゼロ係数に続くゼロ係数の連続数を示すゼロラン数と、前記係数列の最初の非ゼロ係数以降のゼロ係数の数を示すゼロ数を、前記コード変数に対応して予め設定されている符号化コードとそのコード長とを用いて可変長符号化するステップとをコンピュータに実行させることを特徴とする。

20

【0024】

また、本発明の画像符号化プログラムは、画像をブロック単位に分割して符号化処理を行う画像符号化プログラムにおいて、予測画像と原画像との残差成分を直交変換量子化して生成された係数を高周波成分からジグザグスキャン順に並べ替えて係数列を生成するステップと、この係数列生成手段で生成された前記係数列を複数の分割係数列に分割し、これら分割係数列ごとに、各係数がゼロ係数であるか非ゼロ係数であるかに基づいて、前記ゼロ係数と前記非ゼロ係数の配置を特定するためのコード変数を算出するステップと、前記分割係数列ごとに、前記分割係数列の非ゼロ係数に続くゼロ係数の連続数を示すゼロラン数と、前記分割係数列の最初の非ゼロ係数以降のゼロ係数の数を示すゼロ数を、前記コード変数に対応して予め設定されている符号化コードとそのコード長とを用いて可変長符号化して符号化データを生成するステップと、この符号化手段により生成された、すべての前記分割係数列についての前記符号化データを統合するステップとをコンピュータに実行させることを特徴とする。

30

40

【発明の効果】

【0025】

本発明によれば、符号化する係数のゼロ係数と非ゼロ係数の配置を特定するためのコード変数を算出し、このコード変数に応じた個別の可変長符号化処理を行うので、係数の非ゼロ/ゼロ判定における条件判定文にかかる演算量や、符号化の際のテーブル参照にかかるメモリアクセスを削減することができ、係数の可変長符号化における演算量を削減し、符号化処理を高速化することができる。

【発明を実施するための最良の形態】

【0026】

以下、本発明を実施するための最良の形態について、図面を参照して説明する。

50

【0027】

(第1の実施の形態)

図1は本発明の第1の実施の形態に係る画像符号化装置の構成を示すブロック図である。図1に示すように、第1の実施の形態に係る画像符号化装置は、フレームメモリ1、演算器2、直交変換部3、量子化部4、可変長符号化部5、バッファ6、逆量子化部7、逆直交変換部8、演算器9、フレームメモリ10、動き検出部11、動き補償部12、画面内符号化部13、スイッチ14を備える。

【0028】

フレームメモリ1は、入力画像信号を蓄積する。演算器2は、フレーム内符号化(以下、イントラ符号化という)が行われる場合、入力画像信号から画面内符号化部13により生成される予測信号を減算し、残差信号を求める。フレーム間符号化(以下、インター符号化という)が行われる場合、演算器2は、入力画像信号から動き補償部12により生成される予測信号を減算し、残差信号を求める。

10

【0029】

直交変換部3は、演算器2で生成された残差信号に離散コサイン変換等の直交変換を施す。量子化部4は、直交変換が施された変換係数の量子化処理を行う。可変長符号化部5は、量子化部4で生成された量子化データに可変長符号化を施し、符号化ビットストリームを出力する。

【0030】

逆量子化部7は、量子化部4で生成された量子化データの逆量子化を行う。逆直交変換部8は、逆量子化のなされたデータに逆直交変換を施し、復号された残差信号を出力する。

20

【0031】

演算器9は、イントラ符号化が行われる場合、逆直交変換部8からの復号された残差信号と、画面内符号化部13より供給される予測信号とを加算し、復号画像信号を生成する。また、インター符号化が行われる場合、演算器9は、逆直交変換部8からの復号された残差信号と、動き補償部12より供給される予測信号とを加算し、復号画像信号を生成する。フレームメモリ10は、演算器9からの復号画像信号を蓄積する。

【0032】

動き検出部11は、フレームメモリ10を参照して動きベクトルを検出し、検出された動きベクトルを動き補償部12に供給する。動き補償部12、動きベクトルを用いて動き補償処理を行う。画面内符号化部13は、入力画像に対してフレーム内予測処理を行う。

30

【0033】

スイッチ14はポート14a, 14b, 14cを備え、ポート14b-14aが接続されたときには演算器2と画面内符号化部13とが接続され、ポート14c-14aが接続されたときには演算器2と動き補償部12とが接続される。

【0034】

図2は図1に示す画像符号化装置の可変長符号化部の構成を示すブロック図である。図2に示すように可変長符号化部5は、ジグザグスキャン部51、コード変数算出部52、スイッチ53、符号化部54、ビット列生成部56、CAVLCテーブル57、制御部58を備える。また、符号化部54は、第1符号化部54a、第2符号化部54b、・・・、第n符号化部54nを備える。

40

【0035】

ジグザグスキャン部51は、量子化部4から出力される量子化された変換係数をジグザグスキャン順に並べ替える。

【0036】

コード変数算出部52は、ジグザグスキャン部51で生成された係数列における各係数がゼロであるか非ゼロであるかに基づいて、ゼロ係数と非ゼロ係数の配置を特定するためのコード変数を算出する。スイッチ53は、コード変数算出部52で算出されたコード変数に応じて、係数列の出力先を切り替える。

50

【0037】

符号化部54の第1符号化部54a、第2符号化部54b、・・・、第n符号化部54nは、コード変数に対応して設けられ、それぞれ個別の可変長符号化処理を行う。ビット列生成部56は、符号化部54から出力される符号化コードとコード長とをビット列(符号化ビットストリーム)として生成し、生成したビット列をバッファ6に出力する。

【0038】

CAVLCテーブル57は、CAVLC(Context-Adaptive Variable Length Coding)で用いられるテーブルであり、先行1の数を符号化するためのテーブル、ゼロ数を符号化するためのテーブル、ゼロラン数を符号化するためのテーブルを含み、各テーブルには、符号化コードと、符号化コードの長さ(コード長)を示すデータとが保存されている。制御部58は、可変長符号化部5に設けられた各部を制御する。

10

【0039】

次に、第1の実施の形態に係る画像符号化装置の動作を説明する。

【0040】

入力された画像信号はフレームメモリ1に蓄えられ、フレーム内またはフレーム間の信号が符号化される。

【0041】

イントラ符号化ではフレーム内の画像信号のみが独立して符号化され、インター符号化では、直前、直後のフレームを参照フレームとする予測信号が生成され、予測誤差が符号化される。

20

【0042】

イントラ符号化においては、入力画像信号はフレームメモリ1に蓄えられた後、演算器2と画面内符号化部13とに入力され、画面内符号化部13により生成される予測信号はスイッチ14のポート14b-14aを介して演算器2に供給される。演算器2では、入力画像信号と画面内符号化部13により生成される予測信号との残差信号が求められ、得られた残差信号は直交変換部3に供給される。直交変換部3では、離散コサイン変換等の直交変換が施され、得られた変換係数が量子化部4に供給される。

【0043】

量子化部4では、変換係数の量子化がなされ、生成された量子化データは、可変長符号化部5に供給される。そして、可変長符号化部5で量子化データに可変長符号化が施された後、符号化ビットストリームが出力され、バッファ6へ保存または外部へ伝送される。

30

【0044】

また、量子化部4で生成された量子化データは、逆量子化部7に供給されて逆量子化がなされ、その逆量子化のなされたデータは逆直交変換部8に供給されて逆直交変換が施され、復号された残差信号となる。

【0045】

逆直交変換部8で得られた復号された残差信号は、演算器9に供給され、画面内符号化部13より供給される予測信号が加算されて復号画像信号となり、フレームメモリ10に蓄積される。

40

【0046】

一方、インター符号化においては、まず、入力画像信号が動き検出部11に入力される。動き検出部11では、フレームメモリ10を参照して動きベクトルを検出し、検出された動きベクトルは動き補償部12に供給される。動き補償部12では、動きベクトルを用いて動き補償処理が行われ、予測信号が生成される。

【0047】

この予測信号は、スイッチ14のポート14c-14aを介して演算器2に供給される。演算器2では、入力画像信号と動き補償部12により生成される予測信号との残差信号が求められ、得られた残差信号は直交変換部3に供給される。直交変換部3では、離散コサイン変換等の直交変換が施され、得られた変換係数が量子化部4に供給される。

50

【 0 0 4 8 】

量子化部 4 では、変換係数の量子化がなされ、生成された量子化データは、可変長符号化部 5 に供給される。そして、可変長符号化部 5 で量子化データに可変長符号化が施された後、符号化ビットストリームが出力され、バッファ 6 へ保存または外部へ伝送される。

【 0 0 4 9 】

また、量子化部 4 で生成された量子化データは、逆量子化部 7 に供給されて逆量子化がなされ、その逆量子化のなされたデータは逆直交変換部 8 に供給されて逆直交変換が施され、復号された残差信号となる。

【 0 0 5 0 】

逆直交変換部 8 で得られた復号された残差信号は、演算器 9 に供給され、動き補償部 1 2 より供給される予測信号が加算されて復号画像信号となり、フレームメモリ 1 0 に蓄積される。

10

【 0 0 5 1 】

次に、可変長符号化部 5 における係数の可変長符号化処理について説明する。図 4 は図 2 に示す可変長符号化部 5 における可変長符号化処理を説明するためのフローチャートである。

【 0 0 5 2 】

まずステップ S 2 1 0 において、制御部 5 8 は、係数の非ゼロ位置情報を示す 1 6 ビットのコード変数を用意し、これを 0 に初期化するようにコード変数算出部 5 2 を制御する。図 5 はコード変数を説明するための図である。図 5 (a) に示すジグザグスキャン後の係数列に対して、図 5 (b) に示すように、各ビットの 0 / 1 を係数のゼロ / 非ゼロに対応させる。

20

【 0 0 5 3 】

次に、ステップ S 2 2 0 では、制御部 5 8 は、量子化部 4 から入力される係数を、高周波成分からジグザグスキャン順に並べ替えるようにジグザグスキャン部 5 1 を制御する。

【 0 0 5 4 】

そして、制御部 5 8 は、各係数 $C_{0,0} \sim C_{1,5}$ について判定を行うようにコード変数算出部 5 2 を制御する (ステップ S 2 3 0)。1 つの係数のループについて説明すると、まず、ステップ S 2 4 0 において、コード変数算出部 5 2 は、その係数が非ゼロ係数かゼロ係数かを判定し、ゼロ係数でない (ステップ S 2 4 0 : NO) 場合は、ステップ S 2 5 0 において、コードのビットを ON にする。ゼロ係数である (ステップ S 2 4 0 : YES) 場合はコードのビットを ON せず、ループを終了する (ステップ S 2 6 0)。

30

【 0 0 5 5 】

これにより、1 6 個の係数の非ゼロ位置情報が 1 6 ビットのコード変数で表現できる。図 5 (c) に示すように、係数 $C_{1,5}$ のみが非ゼロ係数である場合はコード = 1、係数 $C_{1,4}$ のみが非ゼロ係数である場合はコード = 2 となる。

【 0 0 5 6 】

次に、S 2 7 0 では、制御部 5 8 は、コード変数算出部 5 2 で算出したコード変数がいくつであるかを判断し、ジグザグスキャン部 5 1 からコード変数算出部 5 2 を介して出力される係数列の出力先を切り替えるようにスイッチ 5 3 を制御する。

40

【 0 0 5 7 】

そして、制御部 5 8 は、例えば、コード = 0 の場合は第 1 符号化部 5 4 a、コード = 1 の場合は第 2 符号化部 5 4 b に係数列を出力し、個別の可変長符号化処理を行わせる (ステップ S 2 8 0 a, S 2 8 0 b, ...)。

【 0 0 5 8 】

ここで、コード = 1 の場合の第 2 符号化部 5 4 b における可変長符号化処理について説明する。コード = 1 となるのは、図 6 に示すように、係数 $C_{1,5}$ のみが非ゼロ係数である場合である。図 7 は第 2 符号化部 5 4 b における可変長符号化処理を説明するためのフローチャートである。

【 0 0 5 9 】

50

まず、ステップS310において、第2符号化部54bは、係数 C_{15} の係数値（レベル値）の絶対値が1であるかどうかを判定する。H.264/AVCでは、非ゼロ係数の最初に連続する絶対値1の係数の数（先行1の数）を符号化することによって符号化効率を上げているので、この判定が必要となる。

【0060】

係数 C_{15} のレベル値の絶対値が1である（ステップS310：YES）場合、ステップS320において、第2符号化部54bは、CAVLCテーブル57を参照して、先行1の数を符号化するためのテーブルに規定されている先行1の数=1に対応する符号化コードを、テーブルに規定のコード長で出力する。また、第2符号化部54bは、係数 C_{15} の正負の符号についても符号化して符号化コードを出力する。

10

【0061】

係数 C_{15} のレベル値の絶対値が1でない（ステップS310：NO）場合、ステップS330において、第2符号化部54bは、CAVLCテーブル57を参照して、先行1の数を符号化するためのテーブルに規定されている先行1の数=0に対応する符号化コードを、テーブルに規定のコード長で出力する。その後、ステップS340では、第2符号化部54bは、係数 C_{15} のレベル値を符号化して符号化コードを出力する。

【0062】

次に、ステップS350において、第2符号化部54bは、ゼロラン数を符号化して符号化コードを出力するが、コード=1の場合は、ゼロラン数の符号化コードは出力不要である。

20

【0063】

そして、ステップS360において、第2符号化部54bは、ゼロ数（=0）に対応して予め設定されている符号化コード（=1）を、予め設定されているコード長（=1ビット）で出力する。

【0064】

その後、ビット列生成部56は、第2符号化部54bから出力された符号化コードとコード長とをビット列（符号化ビットストリーム）として生成し、生成したビット列をバッファ6に出力する。

【0065】

ここで、従来の可変長符号化処理においては、ゼロラン数、ゼロ数を符号化して出力する際、CAVLCテーブルを参照していた。図8はCAVLCにおいてゼロ数を符号化するために用いられるテーブルを示す図である。

30

【0066】

従来の可変長符号化処理では、例えばゼロ数が0、非ゼロ係数の個数が1のとき、図8に示すテーブルを参照して、符号化コード=1、コード長=1ビットを取得していた。第1の実施の形態の画像符号化装置では、第2符号化部54bに、ゼロ数（=0）に対応して符号化コード（=1）、コード長（=1ビット）が予め設定されているため、テーブルを参照する必要がない。ゼロラン数についても同様に、符号化コード、コード長が予め設定され、テーブルを参照することなく符号化することができる。

【0067】

次に、コード=2の場合の第3符号化部54cにおける可変長符号化処理について説明する。コード=2となるのは、図9に示すように、係数 C_{14} のみが非ゼロ係数である場合である。図10は第3符号化部54cにおける可変長符号化処理を説明するためのフローチャートである。

40

【0068】

まず、ステップS410において、第3符号化部54cは、係数 C_{14} のレベル値の絶対値が1であるかどうかを判定する。

【0069】

係数 C_{14} のレベル値の絶対値が1である（ステップS410：YES）場合、ステップS420において、第3符号化部54cは、CAVLCテーブル57を参照して、先

50

行 1 の数を符号化するためのテーブルに規定されている先行 1 の数 = 1 に対応する符号化コードを、テーブルに規定のコード長で出力する。また、第 3 符号化部 5 4 c は、係数 C_{14} の正負の符号についても符号化して符号化コードを出力する。

【 0 0 7 0 】

係数 C_{14} のレベル値の絶対値が 1 でない (ステップ S 4 1 0 : NO) 場合、ステップ S 4 3 0 において、第 3 符号化部 5 4 c は、CAVLC テーブル 5 7 を参照して、先行 1 の数を符号化するためのテーブルに規定されている先行 1 の数 = 0 に対応する符号化コードを、テーブルに規定のコード長で出力する。その後、ステップ S 4 4 0 では、第 3 符号化部 5 4 c は、係数 C_{14} のレベル値を符号化して符号化コードを出力する。

【 0 0 7 1 】

次に、ステップ S 4 5 0 において、第 3 符号化部 5 4 c は、ゼロラン数 (= 1) に対応して予め設定されている符号化コードを、予め設定されているコード長で出力する。そして、ステップ S 4 6 0 において、第 3 符号化部 5 4 c は、ゼロ数 (= 1) に対応して予め設定されている符号化コードを、予め設定されているコード長で出力する。

【 0 0 7 2 】

次に、コード = 1 1 の場合の第 1 2 符号化部 5 4 1 における可変長符号化処理について説明する。コード = 1 1 となるのは、図 1 1 に示すように、係数 C_{12} 、 C_{14} 、 C_{15} が非ゼロ係数である場合である。図 1 2 は第 1 2 符号化部 5 4 1 における可変長符号化処理を説明するためのフローチャートである。

【 0 0 7 3 】

まず、ステップ S 5 1 0 において、第 1 2 符号化部 5 4 1 は、係数 C_{12} のレベル値の絶対値が 1 であるかどうかを判定する。

【 0 0 7 4 】

係数 C_{12} のレベル値の絶対値が 1 である (ステップ S 5 1 0 : YES) 場合、ステップ S 5 2 0 に進む。係数 C_{12} のレベル値の絶対値が 1 でない (ステップ S 5 1 0 : NO) 場合、ステップ S 5 9 0 において、第 1 2 符号化部 5 4 1 は、CAVLC テーブル 5 7 を参照して、先行 1 の数を符号化するためのテーブルに規定されている先行 1 の数 = 0 に対応する符号化コードを、テーブルに規定のコード長で出力する。その後、ステップ S 6 0 0 では、第 1 2 符号化部 5 4 1 は、係数 C_{12} 、 C_{14} 、 C_{15} のレベル値をそれぞれ符号化して符号化コードを出力する。

【 0 0 7 5 】

次に、ステップ S 5 2 0 において、第 1 2 符号化部 5 4 1 は、係数 C_{14} のレベル値の絶対値が 1 であるかどうかを判定する。

【 0 0 7 6 】

係数 C_{14} のレベル値の絶対値が 1 である (ステップ S 5 2 0 : YES) 場合、ステップ S 5 3 0 に進む。係数 C_{14} のレベル値の絶対値が 1 でない (ステップ S 5 2 0 : NO) 場合、ステップ S 5 7 0 において、第 1 2 符号化部 5 4 1 は、CAVLC テーブル 5 7 を参照して、先行 1 の数を符号化するためのテーブルに規定されている先行 1 の数 = 1 に対応する符号化コードを、テーブルに規定のコード長で出力する。その後、ステップ S 5 8 0 では、第 1 2 符号化部 5 4 1 は、係数 C_{14} 、 C_{15} のレベル値をそれぞれ

【 0 0 7 7 】

次に、ステップ S 5 3 0 において、第 1 2 符号化部 5 4 1 は、係数 C_{15} のレベル値の絶対値が 1 であるかどうかを判定する。

【 0 0 7 8 】

係数 C_{15} のレベル値の絶対値が 1 である (ステップ S 5 3 0 : YES) 場合、ステップ S 5 4 0 に進む。係数 C_{14} のレベル値の絶対値が 1 でない (ステップ S 5 3 0 : NO) 場合、ステップ S 5 5 0 において、第 1 2 符号化部 5 4 1 は、CAVLC テーブル 5 7 を参照して、先行 1 の数を符号化するためのテーブルに規定されている先行 1 の数 = 2 に対応する符号化コードを、テーブルに規定のコード長で出力する。その後、ステップ

10

20

30

40

50

S 5 6 0では、第 1 2 符号化部 5 4 1は、係数 $C_{1,4}$ のレベル値を符号化して出力する。

【 0 0 7 9 】

次いで、ステップ S 5 4 0において、第 1 2 符号化部 5 4 1は、C A V L C テーブル 5 7を参照して、先行 1 の数を符号化するためのテーブルに規定されている先行 1 の数 = 3 に対応する符号化コードを、テーブルに規定のコード長で出力する。

【 0 0 8 0 】

次に、ステップ S 6 1 0において、第 1 2 符号化部 5 4 1は、ゼロラン数に対応して予め設定されている符号化コードを、予め設定されているコード長で出力する。そして、ステップ S 6 2 0において、第 1 2 符号化部 5 4 1は、ゼロ数に対応して予め設定されている符号化コードを、予め設定されているコード長で出力する。

10

【 0 0 8 1 】

このように、第 1 の実施の形態によれば、係数の可変長符号化を行う際に、係数と非ゼロ係数の配置を特定するためのコード変数を算出し、このコード変数に対応する個別の符号化処理を行うので、コード変数により非ゼロ係数の位置やゼロラン数が確定し、非ゼロ係数の位置情報やゼロ係数の連続数を取得するための演算量を削減することができる。また、ゼロラン数、ゼロ数を符号化して出力する際に C A V L C テーブルを参照する必要がなく、テーブル参照の回数を減らすことができ、符号化処理を高速化することができる。

【 0 0 8 2 】

ところで、係数が 1 6 個ある場合にはコード変数は 1 6 ビットの値となり、0 ~ 6 5 5 3 5 の範囲の値を持つ。しかし、このすべてのパターンについて個別の符号化処理を行うようにするのは困難である。そこで、直交変換の性質から係数が低周波成分に集中することを利用して、頻度の高いパターンのみについて個別の符号化処理を行うことが可能である。例えば、 $C_{1,2}$ ~ $C_{1,5}$ のみに非ゼロ係数が分布する場合のみ個別の符号化処理を行うようにすることができる。

20

【 0 0 8 3 】

図 3 は第 1 の実施の形態に係る画像符号化装置の変形例の可変長符号化部の構成を示すブロック図である。図 3 に示すように可変長符号化部 5 a は、図 2 に示す可変長符号化部 5 に対し、符号化部 5 4 を符号化部 5 5 に置き換えた構成である。符号化部 5 5 は、第 1 符号化部 5 4 a、第 2 符号化部 5 4 b、・・・、第 1 6 符号化部 5 4 p、範囲外符号化部 5 5 a を備える。

30

【 0 0 8 4 】

可変長符号化部 5 a では、例えば、 $C_{1,2}$ ~ $C_{1,5}$ のみに非ゼロ係数が分布する場合、つまりコード変数が 0 ~ 1 5 である場合、第 1 符号化部 5 4 a、第 2 符号化部 5 4 b、・・・、第 1 6 符号化部 5 4 p において、上記に説明したような個別の可変長符号化処理を行う。コード変数が 1 5 より大きい値である場合は、範囲外符号化部 5 5 a において、図 1 6 のフローチャートに示した従来の符号化処理の手順で可変長符号化処理が行われる。

【 0 0 8 5 】

非ゼロ係数が低周波に集中する場合、例えば低レート符号化やインター符号化では、この変形例の画像符号化装置により、符号化処理を高速に行うことができる。

40

【 0 0 8 6 】

(第 2 の実施の形態)

次に、第 2 の実施の形態について説明する。第 2 の実施の形態に係る画像符号化装置の構成は、図 1 に示す第 1 の実施の形態に係る画像符号化装置の構成と同様である。

【 0 0 8 7 】

図 1 3 は第 2 の実施の形態に係る画像符号化装置の可変長符号化部の構成を示すブロック図である。図 1 3 に示すように可変長符号化部 5 b は、ジグザグスキャン部 6 1、コード変数算出部 6 2、スイッチ 6 3、符号化部 6 4、ビット列生成部 6 5、ビット列格納部 6 6、ビット列統合部 6 7、C A V L C テーブル 6 8、制御部 6 9 を備える。また、符号

50

化部 6 4 は、第 1 符号化部 6 4 a、第 2 符号化部 6 4 b、・・・、第 1 6 符号化部 6 4 p を備える。

【 0 0 8 8 】

ジグザグスキャン部 6 1 は、量子化部 4 から出力される量子化された変換係数をジグザグスキャン順に並べ替える。

【 0 0 8 9 】

コード変数算出部 6 2 は、ジグザグスキャン部 6 1 で生成された係数列を複数の分割係数列に分割し、分割係数列ごとに、各係数がゼロであるか非ゼロであるかに基づいて、ゼロ係数と非ゼロ係数の配置を特定するためのコード変数を算出する。スイッチ 6 3 は、コード変数算出部 6 2 で算出されたコード変数に応じて、係数列の出力先を切り替える。

10

【 0 0 9 0 】

符号化部 6 4 の第 1 符号化部 6 4 a、第 2 符号化部 6 4 b、・・・、第 1 6 符号化部 6 4 p は、コード変数に対応して設けられ、それぞれ個別の可変長符号化処理を行う。ビット列生成部 6 5 は、符号化部 6 4 から出力される符号化コードとコード長とをビット列として生成し、生成したビット列をビット列格納部 6 6 に出力する。

【 0 0 9 1 】

ビット列格納部 6 6 は、ビット列生成部 6 5 で生成された分割係数列ごとのビット列を格納する。ビット列統合部 6 7 は、ビット列格納部 6 6 に格納された、すべての分割係数列についてのビット列を統合し、統合したビット列（符号化ビットストリーム）をバッファ 6 へ出力する。

20

【 0 0 9 2 】

C A V L C テーブル 6 8 は、C A V L C で用いられるテーブルであり、先行 1 の数を符号化するためのテーブル、ゼロ数を符号化するためのテーブル、ゼロラン数を符号化するためのテーブルを含み、各テーブルには、符号化コードと、符号化コードの長さ（コード長）を示すデータとが保存されている。制御部 6 9 は、可変長符号化部 5 b に設けられた各部を制御する。

【 0 0 9 3 】

次に、可変長符号化部 5 b における係数の可変長符号化処理について説明する。以下、1 6 個の係数を含む係数列を、4 個の係数からなる 4 つの分割係数列に分割する例について説明するが、分割数はこれに限らない。

30

【 0 0 9 4 】

図 1 5 は図 1 3 に示す可変長符号化部 5 b における可変長符号化処理を説明するためのフローチャートである。まずステップ S 7 1 0 において、制御部 6 9 は、係数の非ゼロ位置情報を示す 1 6 ビットのコード変数を用意し、これを 0 に初期化するようにコード変数算出部 6 2 を制御する。

【 0 0 9 5 】

次に、ステップ S 7 2 0 では、制御部 6 9 は、量子化部 4 から入力される係数を、高周波成分からジグザグスキャン順に並べ替えるようにジグザグスキャン部 6 1 を制御する。

【 0 0 9 6 】

そして、制御部 6 9 は、各係数 $C_{0,0}$ ～ $C_{1,5}$ を、図 1 4 に示すように、上位から 4 個の係数からなる 4 つの分割係数列に分割し、各分割係数列の係数について判定を行うようにコード変数算出部 6 2 を制御する（ステップ S 7 3 0 , S 7 4 0 ）。ループ 2 は分割係数列についてのループであり、ループ 1 は各分割係数列の係数についてのループである。

40

【 0 0 9 7 】

ループ 1 における 1 つの係数のループについて説明すると、まず、ステップ S 7 5 0 において、コード変数算出部 6 2 は、その係数が非ゼロ係数かゼロ係数かを判定し、ゼロ係数でない（ステップ S 7 5 0 : N O ）場合は、ステップ S 7 6 0 において、コードのビットを O N にする。ゼロ係数である（ステップ S 7 5 0 : Y E S ）場合はコードのビットを O N せず、ループ 1 を終了する（ステップ S 7 7 0 ）。

50

【0098】

これにより、1つの分割係数列について、4個の係数の非ゼロ位置情報が4ビットのコード変数で表現できる。図14に示すように、例えば、最初の分割係数列について、係数 $C_{0,1}$ のみが非ゼロ係数である場合はコード=4となる。

【0099】

次に、S780では、制御部69は、コード変数算出部62で算出したコード変数がいくつであるかを判断し、ジグザグスキャン部61からコード変数算出部62を介して出力される分割係数列の出力先を切り替えるようにスイッチ63を制御する。

【0100】

そして、制御部69は、例えば、コード=0の場合は第1符号化部54a、コード=1の場合は第2符号化部54bに係数列を出力し、個別の可変長符号化処理を行わせる(ステップS790a, S790b, ...)。ここで、第1符号化部54a、第2符号化部54b、...における符号化処理は、第1の実施の形態で説明した手順と同様に行われる。

【0101】

その後、ビット列生成部65は、符号化部64から出力された符号化コードとコード長とをビット列(符号化ビットストリーム)として生成し、生成したビット列をビット列格納部66に出力する。ここで、ゼロラン数は分割係数列間にまたがるデータであるため、ステップS800において、各分割係数列の符号化処理が終わる毎にデータの更新を行い、ループ2を終了する(ステップS810)。

【0102】

ループ2が分割数分(4回)終了すると、ステップS820において、制御部69は、ビット列格納部66に格納された、すべての分割係数列についてのビット列を符号化処理の順序に従って統合し、統合したビット列(符号化ビットストリーム)をバッファ6へ出力するようにビット列格納部66を制御する。

【0103】

高レート符号化やイントラ符号化では非ゼロ係数の分布が広がるので、第1の実施の形態に係る画像符号化装置では十分な高速化の効果を得られない場合がある。第2の実施の形態では、係数列を上位より任意の数に分割して可変長符号化処理を行うので、非ゼロ係数が多く含まれる係数列においても演算量を削減することができ、高速な符号化処理が可能となる。

【0104】

なお、本発明は上記装置の機能をコンピュータに実現させるためのプログラムを含むものである。このプログラムは、記録媒体から読み取られてコンピュータに取り込まれてもよいし、通信ネットワークを介して伝送されてコンピュータに取り込まれてもよい。

【0105】

図16は本発明に係る画像符号化プログラムを実行可能なパーソナルコンピュータ(PC)の構成を示す図である。

【0106】

図16において、CPU101は、ROM102に記憶されているプログラム、または記憶部108からRAM103にロードされたプログラムに従って、画像符号化処理や各種の処理を実行する。RAM103にはまた、CPU101が画像符号化処理や各種の処理を実行する上において必要なデータなども適宜記憶される。

【0107】

CPU101、ROM102、およびRAM103は、バス104を介して相互に接続されている。また、このバス104には、入出力インタフェース105も接続されている。

【0108】

入出力インタフェース105には、キーボード、マウスなどからなる入力部106、ディスプレイやスピーカなどからなる出力部107、ハードディスクなどから構成される

記憶部 108、モデム、ターミナルアダプタなどから構成される通信部 109 が接続されている。通信部 109 は、インターネットを含む通信ネットワークを介しての通信処理を行う。

【0109】

入出力インタフェース 105 にはまた、必要に応じてドライブ 110 が接続され、磁気ディスク 111、光ディスク 112、光磁気ディスク 113、もしくは、半導体メモリ 114 などが適宜装着され、それらから読み出された、画像符号化処理や各種の処理を実行するためのプログラムが、必要に応じて記憶部 108 にインストールされる。

【産業上の利用可能性】

【0110】

本発明は、係数部の可変長符号化を行う画像符号化装置として、カムコーダやビデオレコーダ、監視カメラやTV会議システム等に適用できる。また、PC上のエンコーダプログラムに適用できる。

【図面の簡単な説明】

【0111】

【図1】本発明の第1の実施の形態に係る画像符号化装置の構成を示すブロック図である。

【図2】図1に示す画像符号化装置の可変長符号化部の構成を示すブロック図である。

【図3】第1の実施の形態に係る画像符号化装置の変形例の可変長符号化部の構成を示すブロック図である。

【図4】図2に示す可変長符号化部5における可変長符号化処理を説明するためのフローチャートである。

【図5】コード変数を説明するための図である。

【図6】コード = 1 を示す図である。

【図7】第2符号化部54bにおける可変長符号化処理を説明するためのフローチャートである。

【図8】CAVLCにおいてゼロ数を符号化するために用いられるテーブルを示す図である。

【図9】コード = 2 を示す図である。

【図10】第3符号化部54cにおける可変長符号化処理を説明するためのフローチャートである。

【図11】コード = 11 を示す図である。

【図12】第12符号化部54lにおける可変長符号化処理を説明するためのフローチャートである。

【図13】第2の実施の形態に係る画像符号化装置の可変長符号化部の構成を示すブロック図である。

【図14】係数列の分割を説明するための図である。

【図15】図13に示す可変長符号化部5bにおける可変長符号化処理を説明するためのフローチャートである。

【図16】本発明に係る画像符号化プログラムを実行可能なパーソナルコンピュータ(PC)の構成を示す図である。

【図17】従来の画像符号化装置における可変長符号化処理を説明するためのフローチャートである。

【図18】ジグザグスキャンを説明するための図である。

【図19】(a)はジグザグスキャン前の係数列を示す図、(b)はジグザグスキャン後の係数列を示す図、(c)は係数列の一例を示す図、(d)は(c)に示す係数列でのゼロラン数とレベル値、およびゼロラン数とレベル値の組み合わせ数を示す表図である。

【符号の説明】

【0112】

1, 10 フレームメモリ

10

20

30

40


50

- 2, 9 演算器
- 3 直交変換部
- 4 量子化部
- 5, 5a, 5b 可変長符号化部
- 6 バッファ
- 7 逆量子化部
- 8 逆直交変換部
- 11 動き検出部
- 12 動き補償部
- 13 画面内符号化部
- 14 スイッチ
- 51, 61 ジグザグスキャン部
- 52, 62 コード変数算出部
- 53, 63 スイッチ
- 54, 55, 64 符号化部
- 54a, 64a 第1符号化部
- 54b, 64b 第2符号化部
- 54p, 64p 第16符号化部
- 55a 範囲外符号化部
- 56, 65 ビット列生成部
- 66 ビット列格納部
- 67 ビット列統合部
- 57, 68 CAVLCテーブル
- 58, 69 制御部


10

20

【図1】



【図2】




【 図 8 】

		非0係数の個数(TotalCoeff)														
ランの総和 (total zeros)	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	
0	111	110	111	110	111	110	111	110	111	110	111	110	111	110	111	
1	011	101	110	101	111	100	101	110	101	111	100	101	110	101	111	
2	010	101	110	101	111	100	101	110	101	111	100	101	110	101	111	
3	0011	100	101	110	101	111	100	101	110	101	111	100	101	110	101	
4	0010	100	101	110	101	111	100	101	110	101	111	100	101	110	101	
5	00011	10101	10110	10101	11010	10110	11010	10111	10110	11010	10111	10110	11010	10111	10110	
6	00010	10100	10101	11010	10110	11010	10111	10110	11010	10111	10110	11010	10111	10110	11010	
7	00001	10011	10100	10101	11010	10110	11010	10111	10110	11010	10111	10110	11010	10111	10110	
8	00000	10010	10100	10101	11010	10110	11010	10111	10110	11010	10111	10110	11010	10111	10110	
9	00000	10011	10100	10101	11010	10110	11010	10111	10110	11010	10111	10110	11010	10111	10110	
10	00000	10100	10101	11010	10110	11010	10111	10110	11010	10111	10110	11010	10111	10110	11010	
11	00000	10001	10100	10101	11010	10110	11010	10111	10110	11010	10111	10110	11010	10111	10110	
12	00000	10000	10100	10101	11010	10110	11010	10111	10110	11010	10111	10110	11010	10111	10110	
13	00000	00011	10000	10100	10101	11010	10110	11010	10111	10110	11010	10111	10110	11010	10111	
14	00000	00010	10000	10100	10101	11010	10110	11010	10111	10110	11010	10111	10110	11010	10111	
15	00000	00001	10000	10100	10101	11010	10110	11010	10111	10110	11010	10111	10110	11010	10111	

【 図 9 】

係数列
 C00' C01' C02' C03' C04' C05' C06' C07' C08' C09' C10' C11' C12' C13' C14' C15'
 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 コード=2


【 図 10 】




【 図 11 】

係数列
 C00' C01' C02' C03' C04' C05' C06' C07' C08' C09' C10' C11' C12' C13' C14' C15'
 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 係数値
 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 コード=11


【 図 12 】




【 図 13 】




【 図 1 4 】




【 図 1 5 】




【 図 1 6 】



【 図 1 7 】



【 図 1 8 】



【 図 1 9 】

