

[19] 中华人民共和国国家知识产权局



## [12] 发明专利申请公布说明书

[21] 申请号 200880008447.6

[51] Int. Cl.

G06F 12/00 (2006.01)

G06F 3/06 (2006.01)

G06F 3/08 (2006.01)

G06F 12/02 (2006.01)

G06F 12/04 (2006.01)

G06F 12/08 (2006.01)

[43] 公开日 2010 年 1 月 20 日

[11] 公开号 CN 101632068A

[51] Int. Cl. (续)

G11C 16/02 (2006.01)

[22] 申请日 2008.12.25

[21] 申请号 200880008447.6

[30] 优先权

[32] 2007.12.28 [33] JP [31] 339943/2007

[32] 2008.2.27 [33] JP [31] 046227/2008

[86] 国际申请 PCT/JP2008/073950 2008.12.25

[87] 国际公布 WO2009/084724 英 2009.7.9

[85] 进入国家阶段日期 2009.9.15

[71] 申请人 株式会社东芝

地址 日本东京都

[72] 发明人 矢野浩邦 菅野伸一 檀田敏克  
松崎秀则 橘内和也 浅野滋博

[74] 专利代理机构 北京市中咨律师事务所

代理人 杨晓光 于 静

权利要求书 14 页 说明书 85 页 附图 53 页


按照条约第 19 条的修改 26 页

[54] 发明名称

半导体存储装置

[57] 摘要

一种半导体存储装置包括：配置在易失性半导体存储器中的第一存储器区 11、配置在非易失性半导体存储器中的第二和第三存储器区 12 和 13、以及执行下面的处理的控制器 10。控制器 10 执行：第一处理，用于通过第一单位将多个数据存储在所述第一存储器区中；第二处理，用于通过第一管理单位将从所述第一存储器区输出的数据存储在所述第二存储器区中；以及第三处理，用于通过第二管理单位将从所述第一存储器区输出的数据存储在所述第三存储器区中。



1. 一种半导体存储装置，包括：

配置在易失性半导体存储器中的第一存储器区，其通过第一单位或更小单位执行数据写入，所述第一单位是对所述半导体存储装置的存取单位；

配置在非易失性半导体存储器中的第二存储器区和第三存储器区，其通过第二单位执行数据写入，并通过第三单位执行数据擦除，所述第三单位是所述第二单位的两倍或更大的自然数倍；以及

控制器，其执行：

第一处理，用于通过所述第一单位将多个数据存储在所述第一存储器区中；

第二处理，用于通过第一管理单位将从所述第一存储器区输出的数据存储在所述第二存储器区中，所述第一管理单位是所述第一单位的两倍或更大的自然数倍且小于所述第三单位；以及

第三处理，用于通过第二管理单位将从所述第一存储器区输出的数据存储在所述第三存储器区中，所述第二管理单位是所述第一管理单位的两倍或更大的自然数倍。

2. 根据权利要求 1 的半导体存储装置，其中，在所述第二处理中，所述控制器：

从所述第二和第三存储器区中的至少一个读取这样的数据，该数据构成所述第一管理单位的数据且不存储在所述第一存储器区中；以及

将所述第一存储器区中所存储的数据与从所述第二和第三存储器区中的至少一个读取的数据合并为所述第一管理单位的数据。

3. 根据权利要求 1 的半导体存储装置，其中，在所述第三处理中，所述控制器：

从所述第二和第三存储器区中的至少一个读取这样的数据，该数据构成所述第二管理单位的数据且不存储在所述第一存储器区中；以及

将所述第一存储器区中所存储的数据与从所述第二和第三存储器区中

的至少一个读取的数据合并为所述第二管理单位的数据。

4. 根据权利要求 1 的半导体存储装置，其中，所述控制器执行：

第四处理，用于选择将要从所述第二存储器区输出的所述第一管理单位的数据；以及

第五处理，用于通过所述第二管理单位将包含所选择的数据的数据存储在所述第三存储器区中。

5. 根据权利要求 4 的半导体存储装置，其中，在所述第五处理中，所述控制器：

通过将所述第四处理中所选择的数据的逻辑地址排列成所述第二管理单位来计算逻辑地址范围；

从所述第一、第二和第三存储器区的至少一个读取在所述逻辑地址范围内所包含的数据；以及

将所述第二存储器区中的数据与从所述第一、第二和第三存储器区中的至少一个读取的数据合并为所述第二管理单位的数据。

6. 根据权利要求 1 的半导体存储装置，其中：

所述第二和第三存储器区共享同一非易失性半导体存储器；以及

所述控制器将所述第三单位的区分别分配给所述第二和第三存储器区。

7. 根据权利要求 1 的半导体存储装置，其中，在所述第一处理中，所述控制器：

通过将输入到所述半导体存储装置中的数据的逻辑地址排列成所述第一管理单位来计算逻辑地址范围；以及

将所述第一单位的数据存储在所述第一存储器区中的与所述逻辑地址范围相对应的所述第一管理单位的区中。

8. 根据权利要求 7 的半导体存储装置，其中，在所述第一处理中，所述控制器：

判断所述逻辑地址范围是否可用于将所述第一单位的数据存储在所述第一存储器区中；以及

如果所述逻辑地址不可用，执行所述第二和第三处理中的至少一个。

9. 根据权利要求 1 的半导体存储装置，其中所述控制器：

通过将将要从所述第一存储器区输出的数据的逻辑地址排列成所述第二管理单位来计算逻辑地址范围；

对包含在所述逻辑地址范围内且存储在所述第一存储器区中的数据的数目进行计数；

如果数据的数目小于预定阈值，执行所述第二处理；以及

如果数据的数目为所述预定阈值或更大，执行所述第三处理。

10. 根据权利要求 1 的半导体存储装置，其中所述控制器：

通过将将要从所述第一存储器区输出的数据的逻辑地址排列成所述第二管理单位来计算逻辑地址范围；

对包含在所述逻辑地址范围内且存储在所述第一和第二存储器区中的数据的数目进行计数；

如果数据的数目小于预定阈值，执行所述第二处理；以及

如果数据的数目为所述预定阈值或更大，执行所述第三处理。

11. 根据权利要求 4 的半导体存储装置，其中所述非易失性半导体存储器需要在数据写入之前执行数据的擦除。

12. 根据权利要求 11 的半导体存储装置，其中，在所述第二处理中，所述控制器：

将第一管理单位的新数据写入所述第二存储器区中的第二单位的空区中；

如果所述新数据的逻辑地址对应于旧数据的逻辑地址，将所述第二存储器区中存储的所述旧数据设定为无效；

将所述新数据视为有效数据，其优先于所述旧数据；以及

将所述旧数据视为无效数据，其通过参考所述新数据而被忽略。

13. 根据权利要求 12 的半导体存储装置，其中，如果所述第二存储器区中所存储的多个有效数据和无效数据所占据的第三单位的区的数目超过允许范围，所述控制器执行所述第四和第五处理。

14. 根据权利要求 13 的半导体存储装置，其中，在所述第四处理中，所述控制器：

检测所述第二存储器区中的具有最旧写入次序的第三单位的区；以及选择所述第三单位的区中所存储的第一管理单位的每个有效数据。

15. 根据权利要求 13 的半导体存储装置，其中，在所述第四处理中，所述控制器：

针对所述第二存储器区中的第三单位的每个区，通过将有效数据的逻辑地址排列成所述第二管理单位来计算逻辑地址范围；

对包含在所述逻辑地址范围内且存储在所述第二存储器区中的有效数据的数目进行计数；

针对所述第二存储器区中的所述第三单位的每个区，对所述有效数据的数目进行总计；

检测具有最大总计数目的第三单位的区；以及

选择所述第三单位的区中所存储的第一管理单位的每个有效数据。

16. 根据权利要求 13 的半导体存储装置，其中，在所述第四处理中，所述控制器：

针对所述第二存储器区中的第三单位的每个区，对无效数据的数目进行计数；

检测具有最小的无效数据数目的第三单位的区；以及

选择所述第三单位的区中所存储的第一管理单位的每个有效数据。

17. 根据权利要求 12 的半导体存储装置，其中所述控制器：

判断所述第二存储器区中的无效数据的数目是否超过预定阈值；

针对所述第二存储器区中的第三单位的每个区，对无效数据的数目进行计数；

以从无效数据的数目最大的区开始的次序选择所述第三单位的区中的有效数据；

将所选择的有效数据重写入第三单位的第一区中，所述第一区是空的；

在将所选择的有效数据重写入其中之后，将所述第一区分配给所述第

二存储器区；以及

释放所述第二存储器区中的第三单位的第二区，通过将所选择的有效数据重写入所述第一区中，所述第二区不具有有效数据。

18. 根据权利要求 11 的半导体存储装置，其中，在所述第三处理中，所述控制器：

将第二管理单位的新数据写入所述第三存储器区中的第三单位的空区中；

如果新数据的逻辑地址对应于旧数据的逻辑地址，将所述第三存储器区中所存储的所述旧数据设定为无效；

将所述新数据视为有效数据，其优先于所述旧数据；以及

将所述旧数据视为无效数据，其通过参考所述新数据而被忽略。

19. 根据权利要求 18 的半导体存储装置，其中所述控制器：

判断所述第三存储器区中的无效数据的数目是否超过预定阈值；

针对所述第三存储器区中的第三单位的每个区，对第二管理单位的无效数据的数目进行计数；

以从无效数据的数目最大的区开始的次序选择第三单位的区中的有效数据；

将所选择的第二管理单位的有效数据重写入所述第三存储器区中的第三单位的空区中；以及

释放第三单位的区，

其中所述第二管理单位小于所述第三单位。

20. 根据权利要求 1 的半导体存储装置，其中所述第二单位是所述第一管理单位的两倍或更大的自然数倍。

21. 根据权利要求 1 的半导体存储装置，

其中所述第一管理单位是所述第二单位的两倍或更大的自然数倍；并且

其中所述第三单位是所述第一管理单位的两倍或更大的自然数倍。

22. 根据权利要求 1 的半导体存储装置，其中所述第三单位是所述第

二管理单位的两倍或更大的自然数倍。

23. 根据权利要求 1 的半导体存储装置，其中所述第二管理单位是所述第三单位的两倍或更大的自然数倍。

24. 一种半导体存储装置，包括：

配置在易失性半导体存储器中的第一存储器区，其通过第一单位或更小单位执行数据写入，所述第一单位是对所述半导体存储装置的存取单位；

配置在非易失性半导体存储器中的第二存储器区、第三存储器区和第四存储器区，其通过第二单位执行数据写入，并通过第三单位执行数据擦除，所述第三单位是所述第二单位的两倍或更大的自然数倍；以及

控制器，其执行：

第一处理，用于通过所述第一单位将多个数据存储在所述第一存储器区中；

第二处理，用于通过第一管理单位将从所述第一存储器区输出的数据存储在所述第四存储器区中，所述第一管理单位是所述第一单位的两倍或更大的自然数倍且小于所述第三单位；以及

第三处理，用于通过第二管理单位将从所述第一存储器区输出的数据存储在所述第三存储器区中，所述第二管理单位是所述第一管理单位的两倍或更大的自然数倍且不小于所述第三单位；

第四处理，用于将所述第四存储器区中具有最旧的分配次序的所述第三单位的区移动到所述第二存储器区；以及

第五处理，用于选择所述第二存储器区中的数据，并将所选择的数据重写入所述第二存储器区中的所述第三单位的空区中。

25. 根据权利要求 24 的半导体存储装置，其中，在所述第二处理中，所述控制器：

将第一管理单位的新数据存储在第二单位的空区中，所述空区包含在第三单位的附加区中；

如果所述新数据的逻辑地址对应于旧数据的逻辑地址，将所述第二和第四存储器区中存储的所述旧数据设定为无效；

将所述新数据视为有效数据，其优先于所述旧数据；

将所述旧数据视为无效数据，其通过参考所述新数据而被忽略；以及

如果不存在所述第二单位的空区，将所述第三单位的附加区分配给所述第四存储器区。

26. 根据权利要求 25 的半导体存储装置，其中所述控制器执行第六处理，用于：

选择所述第四存储器区中的具有最旧的分配次序的第三单位的区中所存储的第一管理单位的有效数据；以及

通过所述第二管理单位将包含所选择的有效数据的数据存储在所述第三存储器区中。

27. 根据权利要求 26 的半导体存储装置，其中在所述第六处理中，所述控制器：

通过将具有最旧的分配次序的所述第三单位的区中的每个有效数据的逻辑地址排列成所述第二管理单位来计算逻辑地址范围；

对包含在所述逻辑地址范围内且存储在所述第四存储器区中的有效数据的数目进行计数；以及

如果所述有效数据的数目为预定阈值或更大，选择所述逻辑地址范围内所包含的有效数据。

28. 根据权利要求 26 的半导体存储装置，其中在所述第六处理中，所述控制器：

通过将具有最旧的分配次序的所述第三单位的区中的每个有效数据的逻辑地址排列成所述第二管理单位来计算逻辑地址范围；

对包含在所述逻辑地址范围内且存储在所述第二和第四存储器区中的有效数据的数目进行计数；

如果所述有效数据的数目为预定阈值或更大，选择所述逻辑地址范围内所包含的有效数据。

29. 根据权利要求 26 的半导体存储装置，其中，如果所述第四存储器区中的多个有效数据和无效数据所占据的第三单位的区的数目超过允许范

围，所述控制器执行所述第四和第六处理中的至少一个。

30. 根据权利要求 26 的半导体存储装置，其中所述控制器执行第七处理，用于：

选择将要从所述第二存储器区输出的第一管理单位的有效数据；以及

通过所述第二管理单位将包含所选择的有效数据的数据存储在所述第三存储器区中。

31. 根据权利要求 30 的半导体存储装置，其中，如果所述第二存储器区中所存储的多个有效数据和无效数据所占据的第三单位的区的数目超过允许范围，所述控制器执行所述第五和第七处理中的至少一个。

32. 根据权利要求 31 的半导体存储装置，其中所述控制器：

如果所述第二存储器区中的有效数据的数目为所述第二存储器区中可存储的数据的数目或更少，则执行所述第五处理；以及

如果所述有效数据的数目大于所述第二存储器区中可存储的数据的数目，则执行所述第七处理。

33. 根据权利要求 31 的半导体存储装置，其中所述控制器：

以从所述第二存储器区中有效数据的数目最少的区开始的次序选择第一预定数目的第三单位的区；

如果所述第一预定数目的区中的有效数据的总数目为第二预定数目的第三单位的区中可存储的数据的数目，则执行所述第五处理；以及

如果所述有效数据的总数目大于所述第二预定数目的区中可存储的数据的数目，则执行所述第七处理，

其中所述第二预定数目小于所述第一预定数目。

34. 根据权利要求 24 的半导体存储装置，其中，在所述第五处理中，所述控制器以从所述第二存储器区中有效数据的数目最少的区开始的次序选择所述第三单位的区中所存储的有效数据。

35. 根据权利要求 30 的半导体存储装置，其中，在所述第七处理中，所述控制器选择所述第二存储器区中有效数据的数目最大的所述第三单位的区中的有效数据。

36. 一种半导体存储装置，包括：

配置在易失性半导体存储器中的第一存储器区，其通过第一单位或更小单位执行数据写入，所述第一单位是对所述半导体存储装置的存取单位；

配置在非易失性半导体存储器中的第二存储器区、第三存储器区、第四存储器区和第五存储器区，其通过第二单位执行数据写入，并通过第三单位执行数据擦除，所述第三单位是所述第二单位的两倍或更大的自然数倍；以及

控制器，其执行：

第一处理，用于通过所述第一单位将多个数据存储在所述第一存储器区中；

第二处理，用于通过第一管理单位将从所述第一存储器区输出的数据存储在所述第四存储器区中，所述第一管理单位是所述第一单位的两倍或更大的自然数倍且小于所述第三单位；

第三处理，用于通过第二管理单位将从所述第一存储器区输出的数据存储在所述第五存储器区中，所述第二管理单位是所述第一管理单位的两倍或更大的自然数倍且小于所述第三单位；

第四处理，用于将所述第四存储器区中具有最旧的分配次序的所述第三单位的区移动到所述第二存储器区；

第五处理，用于选择所述第二存储器区中的数据，并将所选择的数据重写入所述第二存储器区中的所述第三单位的空区中；

第六处理，用于将所述第五存储器区中具有最旧的分配次序的所述第三单位的区移动到所述第三存储器区中；以及

第七处理，用于选择所述第三存储器区中的数据，并将所选择的数据重写入所述第三存储器区中的所述第三单位的空区中。

37. 根据权利要求 36 的半导体存储装置，其中，在所述第二处理中，所述控制器：

将第一管理单位的新数据存储在第二单位的空区中，所述空区包含在第三单位的附加区中；

如果所述新数据的逻辑地址对应于旧数据的逻辑地址，将所述第二和第四存储器区中所存储的所述旧数据设定为无效；

将所述新数据视为有效数据，其优先于所述旧数据；

将所述旧数据视为无效数据，其通过参考所述新数据而被忽略；以及

如果不存在所述第二单位的空区，将所述第三单位的附加区分配给所述第四存储器区。

38. 根据权利要求 37 的半导体存储装置，其中所述控制器执行第八处理，用于：

选择所述第四存储器区中具有最旧的分配次序的第三单位的区中所存储的第一管理单位的有效数据；以及

通过所述第二管理单位将包含所选择的有效数据的数据存储在所述第三存储器区中。

39. 根据权利要求 38 的半导体存储装置，其中在所述第八处理中，所述控制器：

通过将具有最旧的分配次序的所述第三单位的区中的每个有效数据的逻辑地址排列成所述第二管理单位来计算逻辑地址范围；

对包含在所述逻辑地址范围内且存储在所述第四存储器区中的有效数据的数目进行计数；以及

如果所述有效数据的数目为预定阈值或更大，选择所述逻辑地址范围内所包含的有效数据。

40. 根据权利要求 38 的半导体存储装置，其中在所述第八处理中，所述控制器：

通过将具有最旧的分配次序的所述第三单位的区中的每个有效数据的逻辑地址排列成所述第二管理单位来计算逻辑地址范围；

对包含在所述逻辑地址范围内且存储在所述第二和第四存储器区中的有效数据的数目进行计数；以及

如果所述有效数据的数目为预定阈值或更大，选择所述逻辑地址范围内所包含的有效数据。

41. 根据权利要求 38 的半导体存储装置，其中，如果所述第四存储器区中的多个有效数据和无效数据所占据的第三单位的区的数目超过允许范围，所述控制器执行所述第四和第八处理中的至少一个。

42. 根据权利要求 38 的半导体存储装置，其中所述控制器执行第九处理，用于：

选择将要从所述第二存储器区输出的第一管理单位的有效数据；以及通过所述第二管理单位将包含所选择的有效数据的数据存储在所述第五存储器区中。

43. 根据权利要求 42 的半导体存储装置，其中，如果所述第二存储器区中的多个有效数据和无效数据所占据的第三单位的区的数目超过允许范围，所述控制器执行所述第五和第九处理中的至少一个。

44. 根据权利要求 43 的半导体存储装置，其中所述控制器：

如果所述第二存储器区中的有效数据的数目为所述第二存储器区中可存储的数据的数目或更少，则执行所述第五处理；以及

如果所述有效数据的数目大于所述第二存储器区中可存储的数据的数目，则执行所述第九处理。

45. 根据权利要求 43 的半导体存储装置，其中所述控制器：

以从所述第二存储器区中有效数据的数目最少的区开始的次序选择第一预定数目的第三单位的区；

如果所述第一预定数目的区中的有效数据的总数目为第二预定数目的第三单位的区中可存储的数据的数目，则执行所述第五处理；以及

如果所述有效数据的总数目大于所述第二预定数目的区中可存储的数据的数目，则执行所述第九处理，

其中所述第二预定数目小于所述第一预定数目。

46. 根据权利要求 36 的半导体存储装置，其中，在所述第五处理中，所述控制器以从所述第二存储器区中有效数据的数目最少的区开始的次序选择第三单位的区中所存储的有效数据。

47. 根据权利要求 42 的半导体存储装置，其中，在所述第九处理中，

所述控制器选择所述第二存储器区中有效数据的数目最大的第三单位的区中的有效数据。

48. 根据权利要求 36 的半导体存储装置，其中，在所述第三处理中，所述控制器：

将第二管理单位的新数据存储在第二单位的空区中，所述空区包含在第三单位的附加区中；

如果所述新数据的逻辑地址对应于旧数据的逻辑地址，将所述第二和第四存储器区中所存储的所述旧数据设定为无效；

将所述新数据视为有效数据，其优先于所述旧数据；

将所述旧数据视为无效数据，其通过参考所述新数据而被忽略；以及

如果不存在所述第二单位的空区，将所述第三单位的附加区分配给所述第五存储器区。

49. 根据权利要求 48 的半导体存储装置，其中，如果所述第五存储器区中的多个有效数据和无效数据所占据的第三单位的区的数目超过允许范围，所述控制器执行所述第六处理。

50. 根据权利要求 36 的半导体存储装置，其中，如果所述第三存储器区中的多个有效数据和无效数据所占据的第三单位的区的数目超过允许范围，所述控制器执行所述第九处理。

51. 根据权利要求 36 的半导体存储装置，其中，在所述第九处理中，所述控制器选择所述第三存储器区中有效数据的数目最小的第三单位的区中所包含的有效数据。

52. 根据权利要求 36 的半导体存储装置，其中，在所述第七处理中，所述控制器还选择在所述第五存储器区中所存储的有效数据。

53. 根据权利要求 52 的半导体存储装置，其中，在所述第七处理中，如果所述第三存储器区中所存储的无效数据的数目小于第三单位的一个区中可存储的数据的数目，所述控制器选择所述第五存储器区中所存储的有效数据。

54. 一种半导体存储装置，包括：

配置在易失性半导体存储器中的第一存储器区，其通过第一单位或更小单位执行数据写入，所述第一单位是对所述半导体存储装置的存取单位；

配置在非易失性半导体存储器中的第二存储器区、第三存储器区和第四存储器区，其通过第二单位执行数据写入，并通过第三单位执行数据擦除，所述第三单位是所述第二单位的两倍或更大的自然数倍；以及

控制器，其执行：

第一处理，用于通过所述第一单位将多个数据存储在所述第一存储器区中；

第二处理，用于通过第一管理单位将从所述第一存储器区输出的数据存储在所述第四存储器区中，所述第一管理单位是所述第一单位的两倍或更大的自然数倍且小于所述第三单位；

第三处理，用于通过第二管理单位将从所述第一存储器区输出的数据存储在所述第三存储器区中，所述第二管理单位是所述第一管理单位的两倍或更大的自然数倍且不小于所述第三单位；

第四处理，用于选择所述第四存储器区中的所述第三单位的区，并将所选择的区移动到所述第二存储器区；以及

第五处理，用于以从具有最旧的写入次序的一个区开始的次序顺序地选择所述第三单位的区中的数据，并将所选择的数据重写入所述第二存储器区中的所述第三单位的空区中；以及

第六处理，用于选择所述第二存储器区中的数据，并将所选择的数据重写入所述第二存储器区中的第三单位的空区中。

55. 根据权利要求 54 的半导体存储装置，其中，在所述第二处理中，所述控制器：

将第一管理单位的新数据存储在第二单位的空区中，所述空区包含在第三单位的附加区中；

如果所述新数据的逻辑地址对应于旧数据的逻辑地址，将所述第二和第四存储器区中所存储的所述旧数据设定为无效；

将所述新数据视为有效数据，其优先于所述旧数据；

将所述旧数据视为无效数据，其通过参考所述新数据而被忽略；以及  
如果不存在所述第二单位的空区，将所述第三单位的附加区分配给所  
述第四存储器区。

56. 根据权利要求 55 的半导体存储装置，其中，如果所述第四存储器  
区中所存储的多个有效数据和无效数据所占据的第三单位的区的数目超过  
允许范围，所述控制器执行所述第四处理。

57. 根据权利要求 56 的半导体存储装置，其中，如果在执行所述第四  
处理之后，所述第四存储器区中所存储的多个有效数据和无效数据所占据  
的第三单位的区的数目超过允许范围，所述控制器执行所述第五处理。

58. 根据权利要求 55 的半导体存储装置，其中，在所述第六处理中，  
所述控制器：

对窗口内的有效数据的数目进行计数，所述窗口以从所述第二存储器  
区中具有最旧的分配次序的区开始的次序包括多个第三单位的区；

选择第二存储器区中写入次序最旧的第三单位的区中的有效数据；以  
及

将所选择的数据重写入第三单位的空区中；

将该第三单位的区分配给所述第二存储器区。

59. 根据权利要求 1、17、19 或 33 的半导体存储装置，其中，所述第一  
管理单位的大小等于所述第二单位的大小。

60. 根据权利要求 1、17 或 33 的半导体存储装置，其中，所述第二管  
理单位的大小等于所述第三单位的大小。

## 半导体存储装置

### 技术领域

本发明涉及具有非易失性半导体存储器的半导体存储装置。

### 背景技术

如同 NAND 型闪速存储器一样，非易失性半导体存储器具有当数据存储于其中时以被称为块的单位一次擦除数据且之后执行写入的类型、以被称为页的单位执行读取和写入的类型、以及其中规定了擦除、读取和写入的单位的类型。

另一方面，当诸如个人计算机的主机设备执行从诸如硬盘驱动器的次级存储装置读取数据和向其中写入数据时所使用的单位被称为扇区 (sector)。独立于非易失性半导体存储器中的擦除、读取和写入的单位而判定扇区。

例如，尽管非易失性半导体存储器中的块单位的大小（块大小）为 512kB 而页单位的大小（页大小）为 4kB，主机设备中的扇区单位的大小（扇区大小）为 512B。

以这样的方式，在一些情况下，在非易失性半导体存储器中擦除、读取和写入的单位可能大于在主机设备中读取和写入的单位。

因此，当次级存储装置（例如个人计算机中的硬盘驱动器）是使用非易失性半导体存储器而构成时，要求来自作为主机设备的个人计算机的扇区大小的数据符合非易失性半导体存储器的块大小和页大小，以由此被写入其中。

另一方面，闪速存储器（例如 NAND 型闪速存储器）具有这样的特性，其中存储器基元的劣化根据写入数据之前执行的块的擦除计数的增加而深

化。因此，执行被称为磨损均化的处理，其用于使数据更新位置在非易失性半导体存储器中均匀地分布，以使非易失性半导体存储器中所有存储器基元的擦除计数变得基本相同。

例如，由主机设备指定的次级存储装置的逻辑地址被转译为代表数据更新位置的非易失性半导体存储器的物理地址，从而使得数据更新位置均匀地分布。

另一方面，当在大容量次级存储装置中执行上述地址转译时，如果数据管理的单位为很小的大小（例如，页大小），逻辑地址和物理地址之间的对应列表（地址转译表或管理表）被扩大。结果，对应列表不适于次级存储装置中的控制器的主存储器，从而产生不能高速执行地址转译的问题。因此，要求次级存储装置中的数据管理的单位具有大于页大小的大小，例如块大小。

为了解决上述问题，已知这样一种技术，其中提供被称为日志块的另一种块，以对应于其中存储有数据的块（数据块）（参见，例如，日本专利申请 KOKAI 公开号 2002 - 366423）。

在上述技术中，在日志块中的空页中写入数据，并且当日志块中没有空页时，或者当没有足够的日志块区时，日志块中所存储的数据被反映（reflect）到数据块，以提高写入效率。

然而，上述技术具有这样的问题，即，由于数据块和日志块具有一对一的对应关系，能够被同时更新的块的数目局限于日志块的数目。

也就是，当很小大小的数据被写入大量数目的块中时，在日志块中存在大量数目的空页的状态下执行数据反映处理，从而写入效率没有得到提高。

另外，为了抑制块的擦除计数，有时以小于块大小的页大小为单位管理数据，且页大小的替代数据可以被附加（append）（额外写入）到另一被擦除块。

在这种情况下，由于页大小的替代数据被写入另一块中，原始存储的旧数据变为无效数据。然而，当有效数据存在于包含无效数据的块中时，

该块中的数据不能被擦除用于重新使用。

这是因为，要求擦除以块为单位来执行，因此，当有效数据存储于同一块中时，为了防止擦除有效数据的目的，该块中的数据不能被擦除，直到该有效数据被重写入另一块中为止。

无效数据的存在需要比有效数据的量更大的在非易失性半导体存储器中的存储区。

然而，如果数据的更新在次级存储装置中进展，无效数据的量增加。因此，包含无效数据和有效数据的数据容量变得很大。结果，这些数据可能不能存储在非易失性半导体存储器中的存储区中。

为了删除无效数据，执行这样的处理（压紧），其中将从块中收集的有效数据重写入未使用的块中（参见，例如日本专利申请 KOKAI 公开号 2005 - 222550）。

## 发明内容

I. 根据本发明的一方面的一种半导体存储装置包括：配置在易失性半导体存储器中的第一存储器区，其通过第一单位或更小单位执行数据写入，所述第一单位是对所述半导体存储装置的存取单位；配置在非易失性半导体存储器中的第二存储器区和第三存储器区，其通过第二单位执行数据写入，并通过第三单位执行数据擦除，所述第三单位是所述第二单位的两倍或更大的自然数倍；以及控制器，其执行：第一处理，用于通过所述第一单位将多个数据存储在所述第一存储器区中；第二处理，用于通过第一管理单位将从所述第一存储器区输出的数据存储在所述第二存储器区中，所述第一管理单位是所述第一单位的两倍或更大的自然数倍且小于所述第三单位；以及第三处理，用于通过第二管理单位将从所述第一存储器区输出的数据存储在所述第三存储器区中，所述第二管理单位是所述第一管理单位的两倍或更大的自然数倍。

II. 根据本发明的一方面的一种半导体存储装置包括：配置在易失性半导体存储器中的第一存储器区，其通过第一单位或更小单位执行数据写入，

所述第一单位是对所述半导体存储装置的存取单位；配置在非易失性半导体存储器中的第二存储器区、第三存储器区和第四存储器区，其通过第二单位执行数据写入，并通过第三单位执行数据擦除，所述第三单位是所述第二单位的两倍或更大的自然数倍；以及控制器，其执行：第一处理，用于通过所述第一单位将多个数据存储在所述第一存储器区中；第二处理，用于通过第一管理单位将从所述第一存储器区输出的数据存储在所述第四存储器区中，所述第一管理单位是所述第一单位的两倍或更大的自然数倍且小于所述第三单位；以及第三处理，用于通过第二管理单位将从所述第一存储器区输出的数据存储在所述第三存储器区中，所述第二管理单位是所述第一管理单位的两倍或更大的自然数倍且不小于所述第三单位；第四处理，用于将所述第四存储器区中具有最旧的分配次序的所述第三单位的区移动到所述第二存储器区；以及第五处理，用于选择所述第二存储器区中的数据，并将所选择的数据重写入所述第二存储器区中的所述第三单位的空区中。

根据本发明的一方面的一种半导体存储装置包括：配置在易失性半导体存储器中的第一存储器区，其通过第一单位或更小单位执行数据写入，所述第一单位是对所述半导体存储装置的存取单位；配置在非易失性半导体存储器中的第二存储器区、第三存储器区、第四存储器区和第五存储器区，其通过第二单位执行数据写入，并通过第三单位执行数据擦除，所述第三单位是所述第二单位的两倍或更大的自然数倍；以及控制器，其执行：

第一处理，用于通过所述第一单位将多个数据存储在所述第一存储器区中；第二处理，用于通过第一管理单位将从所述第一存储器区输出的数据存储在所述第四存储器区中，所述第一管理单位是所述第一单位的两倍或更大的自然数倍且小于所述第三单位；第三处理，用于通过第二管理单位将从所述第一存储器区输出的数据存储在所述第五存储器区中，所述第二管理单位是所述第一管理单位的两倍或更大的自然数倍且小于所述第三单位；第四处理，用于将所述第四存储器区中具有最旧的分配次序的所述第三单位的区移动到所述第二存储器区；第五处理，用于选择所述第二存

储器区中的数据，并将所选择的数据重写入所述第二存储器区中的所述第三单位的空区中；第六处理，用于将所述第五存储器区中具有最旧的分配次序的所述第三单位的区移动到所述第三存储器区中；以及第七处理，用于选择所述第三存储器区中的数据，并将所选择的数据重写入所述第三存储器区中的所述第三单位的空区中。

III. 根据本发明的一方面的一种半导体存储装置包括：配置在易失性半导体存储器中的第一存储器区，其通过第一单位或更小单位执行数据写入，所述第一单位是对所述半导体存储装置的存取单位；配置在非易失性半导体存储器中的第二存储器区、第三存储器区和第四存储器区，其通过第二单位执行数据写入，并通过第三单位执行数据擦除，所述第三单位是所述第二单位的两倍或更大的自然数倍；以及控制器，其执行：第一处理，用于通过所述第一单位将多个数据存储在所述第一存储器区中；第二处理，用于通过第一管理单位将从所述第一存储器区输出的数据存储在所述第四存储器区中，所述第一管理单位是所述第一单位的两倍或更大的自然数倍且小于所述第三单位；第三处理，用于通过第二管理单位将从所述第一存储器区输出的数据存储在所述第三存储器区中，所述第二管理单位是所述第一管理单位的两倍或更大的自然数倍且不小于所述第三单位；第四处理，用于选择所述第四存储器区中的所述第三单位的区，并将所选择的区移动到所述第二存储器区；第五处理，用于以从具有最旧的写入次序的一个区开始的次序选择所述第三单位的区中的数据，并将所选择的数据重写入所述第二存储器区中所述第三单位的空区中；以及第六处理，用于选择所述第二存储器区中的数据，并将所选择的数据重写入所述第二存储器区中第三单位的空区中。

## 附图说明

图1是示出第一基本配置的图；

图2是示出第二基本配置的图；

图3是示出高速缓冲存储器管理表的图；

- 
- 图 4 是示出页管理表的图；  
图 5 是示出页管理表的图；  
图 6 是示出块管理表的图；  
图 7 是示出物理块管理表的图；  
图 8 是示出物理块管理表的图；  
图 9 是示出第一存储器区中的数据存储处理的流程图；  
图 10 是示出从第一存储器区的数据输出处理的流程图；  
图 11 是示出从第一存储器区的数据输出处理的流程图；  
图 12 是示出从第一存储器区到第二存储器区的数据传送的图；  
图 13 是示出从第一存储器区到第三存储器区的数据传送的图；  
图 14 是示出从第一存储器区到第三存储器区的数据传送的图；  
图 15 是示出从第二存储器区到第三存储器区的数据传送的流程图；  
图 16 是示出从第二存储器区到第三存储器区的数据传送的条件的图；  
图 17 是示出系统实例的图；  
图 18 是示出系统实例的图；  
图 19 是示出压紧的实例的图；  
图 20 是示出第一实施例的配置的图；  
图 21 是示出高速缓冲存储器管理表的图；  
图 22 是示出页管理表的图；  
图 23 是示出块管理表的图；  
图 24 是示出页 FIFO 管理表的图；  
图 25 是示出物理块管理表的图；  
图 26 是示出第四存储器区中的 FIFO 处理的流程图；  
图 27 是示出处理 P1 的流程图；  
图 28 是示出压紧的处理实例 1 的流程图；  
图 29 是示出压紧的处理实例 2 的流程图；  
图 30 是示出第二实施例的配置的图；  
图 31 是示出轨道 (track) 管理表的图；

- 
- 图 32 是示出轨道 FIFO 管理表的图；  
图 33 是示出物理块管理表的图；  
图 34 是示出第五存储器区中的 FIFO 处理的流程图；  
图 35 是示出压紧的处理实例 1 的流程图；  
图 36 是示出压紧的处理实例 2 的流程图；  
图 37 是示出第三实施例的配置的图；  
图 38 是示出第四存储器区中的 FIFO 处理的流程图；  
图 39 是示出处理 P1 的流程图；  
图 40 是示出第四存储器区的状态的图；  
图 41 是示出从第二存储器区到第三存储器区的数据传送处理以及压紧处理的处理实例的流程图；  
图 42 是示出第二存储器区的状态的图；  
图 43 是示出第二存储器区的状态的图；  
图 44 是示出第二存储器区的状态的图；  
图 45 是示出第二存储器区的状态的图；  
图 46 是示出第二存储器区的状态的图；  
图 47 是用于解释数据管理单元的实例的图；  
图 48 是示出簇（cluster）管理表的图；  
图 49 是示出第四存储器区中的 FIFO 处理的流程图；  
图 50 是示出 SSD 的实例的图；  
图 51 是示出一个块的配置实例的图；  
图 52 是示出存储器基元晶体管中的阈值电压分布的图；  
图 53 是示出驱动控制电路的配置实例的图；  
图 54 是示出处理器的配置实例的图；  
图 55 是示出便携式计算机的实例的图；以及  
图 56 是示出便携式计算机的系统的实例的图。

## 具体实施方式

下文中，参考附图描述用于实施本发明的最佳方式。

## [I. 用于实现写入效率的提高的半导体存储装置]

### 1. 概述

根据本实施例的半导体存储装置的特征在于，在第一存储器区中存储来自主机设备的扇区单位数据流，区分所述第一存储器区中所存储的数据应该以“小单位（第一管理单位）”还是“大单位（第二管理单位）”进行管理，并且分别在第二存储器区和第三存储器区中存储“小单位”数据和“大单位”数据。

此外，根据本实施例的半导体存储装置的特征在于，将第二存储器区中所存储的“小单位”数据合并为一个“大单位”数据，并将“大单位”数据存储在第三存储器区中。

“大单位”的大小是“小单位”的大小的自然数倍。在每个“小单位”数据中，按照逻辑地址的次序顺序地排布多个扇区单位数据。类似地，在每个“大单位”数据中，按照逻辑地址的次序顺序地排布多个扇区单位数据。

换句话说，根据本实施例的半导体存储装置在第二存储器区中通过“小单位”将多个扇区单位数据存储在窄逻辑地址范围内（细粒数据），而在第三存储器区中通过“大单位”将多个扇区数据存储在宽逻辑地址范围内（粗粒数据）。

此外，当在第二存储器区中累积了特定量的“小单位”数据时，根据本实施例的半导体存储装置将这些数据合并为“大单位”数据，并将该“大单位”数据存储在第三存储器区中（碎片整理（defragmentation））。

例如，可以考虑这样的情况，其中在NAND型闪速存储器中，“小单位”的大小等于页单位的大小，而“大单位”的大小等于块单位的大小。换句话说，在第一存储器区中存储扇区单位（第一单位）数据，在第二存储器区中存储页单位（第二单位）数据，在第三存储器区中存储块单位（第三单位）数据。

在这种情况下，从主机设备向半导体存储装置传送的扇区单位数据首

---

先被存储在第一存储器区中。基于数据的数目或数据量，判定第一存储器区中存储的数据是要传送到第二存储器区还是要传送到第三存储器区。

也就是，当第一存储器区中存储的数据满足第一条件时，数据以“大单位”进行管理，并被存储在第三存储器区的每个块中作为块单位数据。在这种情况下，即使块单位数据附属于写入而被擦除，写入效率也不会变得降低。

另一方面，当第一存储器区中存储的数据未能满足第一条件时，数据以“小单位”进行管理，并被存储在第二存储器区中的每个页中作为页单位数据。在这种情况下，通过以附加方式存储页单位数据，可以减少块单位数据的擦除量。

基于第二条件进一步选择与在第二存储器区中所存储的页单位等效的“小单位”数据。将包括所选择的数据的多个数据合并为“大单位”数据。将“大单位”数据存储在第三存储器区的每个块中作为块单位数据。

第一条件由例如数据的数目限定。

也就是，当第一存储器区中存储的数据数目达到预定阈值时，数据被传送到第三存储器区，并且当第一存储器区中存储的数据数目没有达到预定阈值时，数据被传送到第二存储器区。

替代地，可以判定在第一和第二存储器区中所存储的数据的总数目是否达到预定阈值。也就是，当总数目达到预定阈值时，数据被传送到第三存储器区，而当总数目没有达到阈值时，数据被传送到第二存储器区。

第二条件由例如写入次序或有效数据的数目限定。

当第二条件由写入次序限时，顺序地选择从第二存储器区中的块当中检测到的具有最早写入次序的块中的数据，并将所选择的数据传送到第三存储器区。

当第二条件由有效数据的数目限时，对于第二存储器区中的每个块，当块中的有效数据的逻辑地址按照块单位的大小排列时，在一个逻辑地址范围内将第二存储器区中所存储的页单位的有效数据的数目求和，并将具有最大的求和值的块中的有效数据传送到第三存储器区。

顺便提及，“逻辑地址按照预定大小（例如页单位大小或块单位大小）排列”是指，逻辑地址被舍入（round down）到这样的地址，使得当逻辑地址被除以预定大小时，余数是 0。例如，通过将逻辑地址 A 按照大小 S 排列而计算得到的地址为（A -（A 除以 S 的余数））。类似地，“按照预定大小排列的逻辑地址范围”是指，从通过将逻辑地址按照预定大小排列而计算得到的地址开始的预定大小的范围。

根据本实施例的半导体存储装置可以实现写入效率的提高，并防止性能劣化和寿命缩短，而与来自主机设备的数据大小或数据量无关。

特别是，本实施例在这样的情况下效果最为明显，即，半导体存储装置由具有规定的擦除、读取和写入单位的非易失性半导体存储器（例如，NAND 型闪速存储器）构成，并用作个人计算机的次级存储装置（SSD：固态驱动器）。

上述半导体存储装置的容量趋向于变得更大，并且当通过在一个存储器基元中存储多个位的 MLC（多级基元）技术而实现容量的增加时，擦除、读取和写入的单位趋向于变得更大，以保持相当的写入性能。

此外，在个人计算机等等中，通常通过“小单位”更新次级存储装置上的数据。当仅以诸如块单位的“大单位”管理该数据时，数据擦除量对于数据更新量变得更大，从而降低写入效率，并加速存储器基元的劣化。

如本实施例中所示，来自主机设备的数据流被划分为“小单位”和“大单位”，“小单位”数据和“大单位”数据被分别写入不同的存储器区中，从而可以减小上述问题出现的可能性。

换句话说，通过在半导体存储装置中使用两个管理单位，即“小单位”和“大单位”，非易失性半导体存储器的数据擦除量相对于来自主机设备的数据写入量得到优化，并提高写入效率。

## 2. 实施例

将描述本发明的实施例。

描述作为本实施例相关概念的写入效率。

对于闪速存储器（例如 NAND 型闪速存储器）中的存储器基元的劣化，

来自主机设备的写入数据量所要求的闪速存储器中的块单位数据的擦除量是一个重要的因素。

在本实施例中，数据擦除量被称为“写入效率值”。

如果块单位数据的擦除量相对于写入数据量很小，则写入效率值变得很小，存储器基元的劣化的进程相对减慢。这种现象意味着写入效率得到提高。另一方面，如果块单位数据的擦除量很大，写入效率值变得很大。这种现象意味着写入效率被劣化。

也就是，为了防止闪速存储器中的存储器基元的劣化，很重要的是减小块单位数据的擦除量，从而提高写入效率。

将示出这样的实例，其中使用闪速存储器的半导体存储装置中的写入效率被劣化。

在该实例中，假定闪速存储器中块单位的大小和页单位的大小分别为 512kB 和 4kB，假定主机设备的扇区单位的大小为 512B，并假定数据管理单位的大小为 512kB，与块单位大小相同。

在与块单位具有相同大小的数据 X 被存储在闪速存储器中的状态下，考虑对更新数据 Y 的处理，该数据 Y 具有 1 个扇区的大小且其逻辑地址被包含在数据 X 的逻辑地址范围内。

假定数据 X 被存储在闪速存储器的整个块 B1 中。

首先，来自块 B1 的数据 X 被读出到暂时存储区中，并且数据 X 的一部分被来自主机设备的更新数据 Y 所替代，从而产生最新数据。然后，擦除与块 B1 不同的块 B2 中的数据，并将上述最新数据写入块 B2 中。

在该处理中，如上所述，有必要从块 B1 读取 512kB 的数据 X 以将 512B 的数据 Y 写入其中，并进一步擦除块 B2 中的 512kB 的数据以将最新数据写入块 B2 中。

因此，闪速存储器中的擦除量相对于来自主机设备的写入数据量很大，因而写入效率非常差。

该实例中写入效率值为  $512kB/512B=1024$ 。

通常，在 NAND 型闪速存储器中，块擦除处理和写入处理要花费相当

长的时间，因此，写入效率的劣化意味着块单位数据的擦除量和在擦除的块中的写入数据量相对于来自主机设备的写入数据量来说很大，并且，同时意味着半导体存储装置的速度（rate）性能劣化。

### （1）基本配置

图 1 示出根据本实施例的半导体存储装置的第一基本配置。

第一存储器区 11 暂时存储来自主机设备的数据。数据通过扇区单位（第一单位）被写入第一存储器区 11 中。例如，第一存储器区 11 被配置在诸如 DRAM（动态随机存取存储器）的易失性半导体存储器中。

包括第一存储器区 11 的易失性半导体存储器中的读取/写入的物理单位是扇区单位或更小。主机设备使用具有扇区单位的逻辑地址（LBA：逻辑块寻址）执行对半导体存储装置的存取。因此，第一存储器区 11 以扇区单位管理输入数据。

第二存储器区由诸如 NAND 型闪速存储器的非易失性半导体存储器中的块构成。第三存储器区由诸如 NAND 型闪速存储器的非易失性半导体存储器中的块构成。

第二和第三存储器区 12 和 13 被分别配置在单独的非易失性半导体存储器（存储器芯片）中。每个存储器芯片可具有不同的性能，例如写入性能，或者可具有不同的存储容量。例如，第二存储器区 12 可配置在利用 SLC（单级基元）技术的 NAND 型闪速存储器中，第三存储器区 13 可配置在利用 MLC（多级基元）技术的 NAND 型闪速存储器中。

在非易失性半导体存储器中，一次执行读取/写入的单位为页（第二单位），而一次执行擦除的单位为块（第三单位）。

一个块单位由多个页单位构成。此外，根据本实施例的非易失性半导体存储器并不允许在同一页中进行重写入，除非包含该页的块中的数据被一次擦除。

因此，如果从主机设备输入替代数据（新数据），在块中原本存储的、与新数据具有相同逻辑地址的旧数据被视为无效数据。新数据被视为有效数据，其优先于旧数据，而旧数据被视为无效数据，通过参考新数据，该

旧数据被忽略。

为了简化解释，如下假定每个单位：

作为半导体存储装置中的数据管理单位的“小单位（第一管理单位）”的大小等于页单位的大小（在一个页中可存储的数据量）。“大单位（第二管理单位）”的大小等于块单位的大小（在一个块中可存储的数据量）。“小单位”的大小是扇区单位的大小的自然数倍。

代表数据大小的第一、第二和第三单位不包括冗余数据（ECC：错误核查/校正码，内部控制标志（flag），等等），该冗余数据在半导体存储装置中添加到来自主机设备的主数据。

通常，包含非易失性半导体存储器（例如NAND型闪速存储器）的系统在将冗余数据添加到主数据的状态下执行读取/写入。但是，为了简化解释，如上所述地假定每个单位。

第二存储器区12以等于页单位的“小单位”存储从第一存储器区11传送的数据。第三存储器区13以等于块单位的“大单位”存储从第一存储器区11或第二存储器区12传送的数据。

由于仅仅控制通过“小单位”更新的一部分数据，第二存储器区12可具有比第三存储器区13的容量更小的容量。

下面的描述中，一个块单位的数据全部存储在一个块中，一个页单位的数据全部存储在一个页中。每个块由多个页构成，多个页单位的数据存储在一个块中。

控制器10具有CPU和主存储器，并可以操作用于执行数据管理的程序。在本实施例中，控制器10所实现的功能可以作为硬件和软件的任何一者或两者的结合来执行。这些功能作为硬件还是软件来执行取决于实际实施例或对整个系统施加的设计约束。本领域技术人员可以针对每个实际实施例通过各种方法执行这些功能，并且本发明的范围包含这些执行方式的判定。

控制器10具有在主存储器中的高速缓冲存储器管理表、页管理表、块管理表以及物理块管理表，以管理通过逻辑地址存取的数据存储在第一、

第二和第三存储器区 11、12 和 13 的何处。

当控制器 10 的主存储器由诸如 DRAM 的易失性半导体存储器构成时，第一存储器区 11 可被配置在控制器 10 的主存储器中。

图 2 示出根据本实施例的半导体存储装置的第二基本配置。

第二基本配置在下面几点上与图 1 的第一基本配置不同。

第二和第三存储器区 12 和 13 被配置在非易失性半导体存储器 22 中。例如，假定包含第一存储器区 11 的易失性半导体存储器是 DRAM，并假定包含第二和第三存储器区 12 和 13 的非易失性半导体存储器 22 是 NAND 型闪速存储器。

第二和第三存储器区 12 和 13 被配置为在非易失性半导体存储器 22 中共享存储区，并且控制器 10 将非易失性半导体存储器 22 中的块分配给第二存储器区 12 或第三存储器区 13。对第二和第三存储器区 12、13 的分配不是静态的，还可以是动态的。对第二和第三存储器区 12、13 的分配由控制器 10 来控制。第二和第三存储器区 12 和 13 可以被配置在多个非易失性半导体存储器（存储器芯片）之上。控制器 10 可以将非易失性半导体存储器中的全部多个块视为一个抽象的存储区域。

控制器 10 具有在主存储器中的高速缓冲存储器管理表、页管理表、块管理表和物理块管理表。

在图 1 和图 2 中，这些管理表在半导体存储装置没有电源供应的状态下被存储在非易失性半导体存储器中。控制器 10 在电源供应时将这些管理表读出到主存储器中。控制器 10 执行地址转译，以使从主机设备指定的逻辑地址空间与非易失性半导体存储器中的数据的物理位置相互关联。

- 高速缓冲存储器管理表 -

图 3 示出高速缓冲存储器管理表的实例。

高速缓冲存储器管理表通过与页单位相等的“小单位”控制在图 1 和图 2 的第一存储器区 11 中所存储的数据。通过扇区单位执行对有效数据的控制。

假定：为第一存储器区 11 中的一个页单位的一个区分配一个条目

(entry)。

假定条目的数目为在第一存储器区 11 内可以包含的页单位数据的数目，也就是，不大于（第一存储器区 11 的总容量）/（页单位的大小）。

页单位数据的逻辑地址、第一存储器区 11 的物理地址，以及指示出有效数据在页单位的相关区中的位置的扇区标志 (sector flag) 与每个条目相关联。

在第一存储器区 11 中提供用于暂时存储与每个条目相对应的数据的页单位的区，该区的物理地址存储在每个条目中。如果规定了与条目相对应的区的物理地址，例如如果页单位的区连续排布，就不要求物理地址存储在条目中。

将第一存储器区 11 的页单位的每个区进一步划分为高速缓冲存储器管理表中扇区单位的区。通过将扇区标志的值设定为“1”或者“0”来表示扇区单位的每个区中的数据状态。

在具有扇区标志“1”的区中，存储来自主机设备的有效数据。在具有扇区标志“0”的区中，不存储从主机设备写入的最新数据，从而将该区视为无效区。其中所有扇区标志都为“0”的条目被认为是未使用的条目。

上述高速缓冲存储器管理表的配置是基于被称为全关联方法的控制方法，在该方法中，为每个条目分配逻辑地址。然而，第一存储器区 11 中的逻辑地址和物理地址之间的对应关系可以通过 n-路集合关联方法等等进行控制。

#### - 页管理表 -

图 4 示出页管理表的实例。

页管理表通过与页单位相等的“小单位”控制在图 1 和 2 的第二存储器区 12 中所存储的数据。

假定为第二存储器区 12 中一个页单位的一个区分配一个条目。

假定条目的数目为在第二存储器区 12 内可以包含的页单位数据的数目，也就是，不大于（第二存储器区 12 的总容量）/（页单位的大小）。

第二存储器区 12 的物理地址和页单位数据的逻辑地址与每个条目相

关联。

例如，具有物理地址 A 的一个页单位的数据存储在第二存储器区 12 中的由物理地址 A 所指定的块 0 的第一页中，而具有物理地址 C 的一个页单位的数据存储在第二存储器区 12 中的由物理地址 C 所指定的块 1 的第二页中。通过下列方式来表示无效条目，例如，提供指示出条目的有效性或无效性的标志，或者在条目中存储无效逻辑地址或无效物理地址。

图 5 示出页管理表的另一实例。稍后解释图 5 中的页管理表。

- 块管理表 -

图 6 示出块管理表的实例。

块管理表通过与块单位相等的“大单位”控制在图 1 和 2 的第三存储器区 13 中所存储的数据。

假定为第三存储器区 13 中一个块单位的一个区分配一个条目。

假定条目的数目为在第三存储器区 13 内可以包含的块单位数据的数目，也就是，不大于（第三存储器区 13 的总容量）/（块单位的大小）。

每个条目按照逻辑地址的次序进行排列。与块单位数据的逻辑地址对应并指定第三存储器区 13 中的块的物理地址与每个条目相关联。通过下列方式来表示无效条目，例如，提供指示出条目的有效性或无效性的标志，或者在条目中存储无效物理地址。

- 物理块管理表 -

图 7 和 8 示出物理块管理表的实例。

图 7 的物理块管理表用于第一基本配置中，并控制图 1 的第二和第三存储器区 12 和 13 中的块的使用（现用/空闲）。如图 7 (a) 所示，指向可用性的指针被存储在用于第二存储器区 12 的物理块管理表中，物理块管理表控制块中的页的可用性。

如图 7 (b) 所示，为了节省存储区，并不通过用于第三存储器区 13 的物理块管理表来控制页的可用性。

图 8 的物理块管理表用于第二基本配置中，并控制图 2 的非易失性半导体存储器 22 中的存储区（块）是用作第二存储器区 12（现用）、用作

第三存储器区 13（现用），还是未使用（空闲：其中不存在有效数据）。当存储区用作第二存储器区 12 时，物理块管理表控制与其相关联的页的可用性。

假定为第二和第三存储器区 12、13 中的一个块（物理块）分配一个条目。

假定条目的数目不大于可以用作数据区的块的数目。

物理地址和由物理地址所指定的块的使用与每个条目相关联，并且，对于第二存储器区 12 中所使用的块，管理页的可用性。

页可用性被配置为能够为每个页区分“写入允许（write enable）”状态（该存储区是空的）和“写入禁止”状态（因为已在其中一次写入旧数据，该存储区是无效的，新数据被重写入另一存储区中）。

在对每个页的数据写入序列中，如果非易失性半导体存储器仅仅可按照物理地址的升序执行数据写入，那么通过存储块中的其中可以附加数据的空页的位置来管理页可用性。

作为用于第二存储器区 12 的块中的页的可用性，例如，采用图 4 所示的在块中管理空页的数据结构。

在本实施例中，页可用性存储在物理块管理表中；然而，如图 5 所示，页可用性也可以存储在页管理表中。在这种情况下，页管理表被分割为用于第二存储器区 12 的物理块的单位，并存储逻辑地址连同页可用性。

在以上描述中，为了简化解释，假定在第二存储器区 12 中使用的“小单位（第一管理单位）”为页单位，第三存储器区 13 中使用的“大单位（第二管理单位）”为块单位；然而，管理单位并不限于这样的设定。

重要的是，在诸如 NAND 型闪速存储器的、包含次级存储装置作为对硬盘驱动器（磁盘设备）的替代品的非易失性半导体存储器中，规定擦除、读取和写入的单位。

例如，通过对页进行划分来对页进行控制，具体地，在第二存储器区 12 中使用的“小单位”的大小可以为扇区单位的大小的自然数倍，而页单位的大小可以是“小单位”的大小的两倍或更大的自然数倍。

替代地，共同地控制多个页，具体地，在第二存储器区 12 中使用的“小单位”的大小可以是页单位的大小的两倍或更大的自然数倍，而块单位的大小可以是“小单位”的大小的两倍或更大的自然数倍。

同样地，通过对块进行划分来对块进行控制，具体地，在第三存储器区 13 中使用的“大单位”的大小可以为“小单位”的大小的两倍或更大的自然数倍，而块单位的大小可以是“大单位”的大小的两倍或更大的自然数倍。

替代地，共同地控制多个块，具体地，在第三存储器区 13 中使用的“大单位”的大小可以是块单位的大小的两倍或更大的自然数倍。

第二和第三存储器区 12 和 13 中的擦除单位可以相同（例如，为块单位），或者可以通过同时擦除多个块等等而互不相同。

## （2）处理方法

描述图 1 和 2 的控制器 10 所执行的处理。

A. 第一存储器区中的数据存储处理

参考图 9 描述第一存储器区 11 中的数据存储处理。

首先将来自主机设备的输入数据写入第一存储器区 11 中，并将数据存储在第一存储器区 11 中历时特定周期。那时，更新图 3 的高速缓冲存储器管理表。

1. 控制器 10 按照与页单位相等的“小单位”的大小排列输入数据的逻辑地址（步骤 ST1）。

2. 控制器 10 从高速缓冲存储器管理表中搜寻与按照页单位大小排列的逻辑地址范围相对应的条目（步骤 ST2）。

3. 控制器 10 判断第一存储器 11 中是否存在对应的条目。如果在第一存储器区 11 中检测到对应的条目，控制器 10 选择该条目，该处理转到步骤 ST8。如果在第一存储器区 11 中未检测到对应的条目，该处理转到步骤 ST4。

4. 控制器 10 搜寻高速缓冲存储器管理表，并判断其中是否存在未使用的条目（步骤 ST4）。如果检测到未使用的条目，该处理转到步骤 ST6。

如果未检测到未使用的条目，该处理转到步骤 ST5。

5. 控制器 10 执行接下来描述的“从第一存储器区的数据输出处理”。从而，数据从第一存储器区 11 输出到第二存储器区 12 和第三存储器区 13（步骤 ST5）。结果，高速缓冲存储器管理表中的与所输出的数据对应的条目被设定为未使用的条目。那时，该条目中的所有扇区标志被设定为“0”。在完成设定之后，该处理返回到步骤 ST4。

6. 控制器 10 选择未使用的条目用于来自主机设备的输入数据（步骤 ST6）。

7. 控制器 10 将通过按照页单位的大小排列输入数据的逻辑地址所获得的逻辑地址设定为所选择的条目（步骤 ST7）。也就是，控制器 10 判定所选择的条目为与输入数据对应的条目。

8. 控制器 10 基于输入数据的逻辑地址以及所选条目的逻辑地址和物理地址来判定用于数据写入的物理地址。控制器 10 指示包含第一存储器区 11 的易失性半导体存储器将输入数据写入上述物理地址所指定的区中（步骤 ST8）。

另外，控制器 10 将与数据在页单位的区中的写入位置相对应的扇区标志设定为“1”。

在来自主机设备的输入数据大于页大小的情况下，需要高速缓冲存储器管理表中的多个条目。在这样的情况下，控制器 10 通过重复上述处理而更新多个条目。

#### B. 从第一存储器区的数据输出处理

参考图 10 和 11 描述从第一存储器区 11 的数据输出处理。

控制器 10 选择将要从第一存储器区 11 输出的页单位数据，并根据第一条件将该数据传送到第二存储器区 12 或第三存储器区 13。例如，第一条件通过数据的数目来限定。具体地，控制器 10 执行下面的处理 (a) 或处理 (b)。

(a). 控制器 10 对第一存储器区 11 中的数据的数目进行计数，并判定是以与块单位相等的“大单位”还是以与页单位相等的“小单位”来管

理数据。

1. 控制器 10 按照块单位（“大单位”）的大小排列将要输出的页单位（“小单位”）数据的逻辑地址 LA（步骤 ST1）。

2. 控制器 10 通过搜寻图 3 的高速缓冲存储器管理表而对块单位大小的逻辑地址范围中所包含的条目的数目进行计数（步骤 ST2）。

例如，根据图 12 的实例，按照块单位大小排列的逻辑地址范围 X 中所包含的条目的数目为 3，也就是，LA1、LA4 和 LA6。

3. 控制器 10 判断条目的数目是否为预定阈值或更大。例如，预定阈值可以设定为块单位（“大单位”）的一个区中可存储的页单位（“小单位”）数据的总数目的 50%（步骤 ST3）。

如果条目的数目小于预定阈值，控制器 10 将逻辑地址范围中所包含的每个数据传送到第二存储器区 12 作为与页单位相等的“小单位”的数据。

如果条目的数目不小于预定阈值，控制器 10 将逻辑地址范围中所包含的多个数据传送到第三存储器区 13 作为与块单位相等的“大单位”的数据。

· “小单位”的情况（参见图 10 和图 12 的流程图）

控制器 10 选择将要从第一存储器区 11 输出的数据，并将所选择的数据传送到第二存储器区 12 作为页单位的数据。参考图 10 中的步骤 ST4 以及之后的步骤。

下面描述从第一存储器区 11 传送一个页单位的数据的情况下的处理。当传送多个页单位的数据时，重复下面的处理。

4. 控制器 10 搜寻图 4 的页管理表，判断是否存在这样的条目，该条目与将要从第一存储器区 11 传送的写入数据具有相同的逻辑地址 LA（步骤 ST4）。

如果检测到这样的条目，控制器 10 选择该条目，该处理转到步骤 ST9。如果未检测到这样的条目，该处理转到步骤 ST5。

5. 控制器 10 判断在页管理表中是否存在未使用的条目（步骤 ST5）。

如果检测到未使用的条目，该处理转到步骤 ST7。如果未检测到未使用的条目，该处理转到步骤 ST6。

6. 控制器 10 执行“从第二存储器区到第三存储器区的数据传送处理”(步骤 ST6)。结果，对应于输出数据的条目被设定为未使用的条目。控制器 10 获得可用的未使用的条目，该处理返回到步骤 ST5。

7. 控制器 10 选择未使用的条目作为写入数据的目的地(步骤 ST7)。

8. 控制器 10 将页单位的写入数据的逻辑地址设定为所选择的条目(步骤 ST8)。所选择的条目将被视为对应于写入数据的条目。

9. 控制器 10 判定在所选条目中的写入位置(步骤 ST9)。下面描述用于判定写入位置的处理。

9-1. 控制器 10 搜索图 7 或图 8 的物理块管理表，并选择第二存储器区 12 中所使用的具有处于“写入允许”状态的空页的块。如果检测到这样的块，控制器 10 选择该块中的空页作为写入数据的目的地(步骤 ST9-1)。

在通过页单位的数据写入中，如果包含第二存储器区 12 的非易失性半导体存储器仅仅可以按照物理地址的升序执行数据写入，那么控制器 10 选择其中可以附加数据的空页。

如果在第二存储器区 12 中所使用的块中检测到空页，该处理转到步骤 ST10。如果在第二存储器区 12 中所使用的块中未检测到空页，该处理转到步骤 ST9-2。

9-2. 控制器 10 搜索图 7 或图 8 的物理块管理表，并判断是否存在空闲块(步骤 ST9-2)。如果检测到空闲块，该处理转到步骤 ST9-4。如果未检测到空闲块，该处理转到步骤 ST9-3。

9-3. 控制器 10 执行“从第二存储器区到第三存储器区的数据传送处理”以创建空闲块(步骤 ST9-3)。在创建空闲块之后，该处理返回到步骤 ST9-2。

9-4. 控制器 10 获得用于第二存储器区 12 的空闲块(步骤 ST9-4)。

9-5. 控制器 10 将图 7 或图 8 的物理块管理表中的与所获得的空闲块相对应的条目更新为“第二存储器区 12(现用)”。在第二基本配置(图 8)中，控制器 10 获取用于存储页可用性的区，并使该区与该条目相关联(步骤 ST9-5)。

9-6. 控制器 10 指示非易失性半导体存储器擦除所获得的空闲块中的数据，并将所有的页可用性更新为“写入允许”状态。控制器 10 选择块中的空页当中的一个作为写入数据的目的地（步骤 ST9-6）。

通过以上描述完成用于判定写入位置的处理。

10. 控制器 10 判断组成页单位数据的所有扇区单位数据是否都存在于第一存储器区 11 中（步骤 ST10）。

控制器 10 扫描图 3 的高速缓冲存储器管理表中的与写入数据相对应的条目的扇区标志。如果所有的扇区标志都为“1”，该处理转到步骤 ST12。如果扇区标志中的任何一个为“0”，该处理转到步骤 ST11。

11. 如果扇区标志中的任何一个为“0”，则在第一存储器区 11 中并没有完成所有的扇区单位数据。因此，控制器 10 从第二存储器区 12 和/或第三存储器区 13 收集与具有扇区标志“0”的扇区位置相对应的遗漏数据（步骤 ST11）。

控制器 10 试图从第二存储器区 12 读出遗漏数据。

控制器 10 按照页单位的大小排列扇区单位数据的逻辑地址，并在所排列的逻辑地址处搜寻页管理表。

如果检测到条目，控制器 10 读出与该条目中所记录的物理地址相对应的页单位数据中所包含的遗漏数据。如果未检测到条目，控制器 10 试图从第三存储器区 13 读出遗漏数据。

控制器 10 按照块单位的大小排列扇区单位数据的逻辑地址，并在所排列的逻辑地址处搜寻块管理表。

如果检测到条目，控制器 10 读出与该条目中所记录的物理地址相对应的块单位数据中所包含的遗漏数据。

从第二存储器区 12 或第三存储器区 13 读出的遗漏数据被暂时存储在第一存储器区 11 的工作区或控制器 10 的主存储器中；然而，并不限于此。

12. 在完成组成页单位数据的全部扇区单位数据之后，控制器 10 指示非易失性半导体存储器将页单位数据写入第二存储器区 12 中的被选择作为写入数据的目的地的空页中。控制器 10 将物理块管理表中的对应的页可

用性更新为“已写入”状态(满: 该存储区被有效数据填充)(步骤 ST12)。

在写入页单位数据之后, 控制器 10 将写入数据的逻辑地址和作为写入数据的目的地的页的物理地址登记在页管理表的所选条目中。

如果在登记新物理地址之前一物理地址已经被存储在所选条目中, 那么控制器 10 改写该物理地址。存储在由旧物理地址所指示的页中的旧数据变为无效数据。

13. 控制器 10 更新图 3 的高速缓冲存储器管理表。使得对应于写入数据的条目为无效状态, 并将其释放用于来自主机设备的输入数据(步骤 ST13)。

随后, 控制器 10 扫描图 7 或图 8 的物理块管理表和图 4 的页管理表, 并执行释放处理, 该释放处理用于将其中所有页单位数据都为无效数据的“现用”块设定为“空闲”块。

具体地, 将对应于这样的块的条目设定为“空闲”, 该块在物理块管理表中被设定为“现用”, 并且该块中不存在由页管理表中的物理地址所指示的页。在图 8 的配置中, 释放用于存储页可用性的区。

- “大单位”的情况(参见图 11 的流程图、图 13 和图 14)

控制器 10 选择将要从第一存储器区 11 输出的数据, 并将所选择的数据传送到第三存储器区 13 作为块单位的数据。参考图 11 中的步骤 ST4’以及之后的步骤。

4’. 控制器 10 搜索图 7 或图 8 的物理块管理表, 并获得空闲块。控制器 10 将所获得的空闲块分配给第三存储器区 13(步骤 ST4’)。

控制器 10 将物理块管理表的与所获得的空闲块相对应的条目更新为“第三存储器区 13(现用)”, 并指示非易失性半导体存储器擦除所获得的空闲块中的数据。

如果“大单位”的大小小于块单位的大小, 控制器 10 选择第三存储器区 13 中所使用的具有处于“写入允许”状态的“大单位”的空区的块, 这与“小单位”的情况相同。

5’. 控制器 10 判断组成块单位数据的所有扇区单位数据是否都存在

于第一存储器区 11 中（步骤 ST5'）。

具体地，控制器 10 判断图 3 的高速缓冲存储器管理表是否包含与块单位大小的逻辑地址范围中所包含的页单位数据相对应的全部条目，并且，同时，判断这些条目的所有扇区标志是否都为“1”。

如果在第一存储器区 11 中完成组成块单位数据的全部扇区单位数据，该处理转到步骤 ST7'。如果与逻辑地址范围中所包含的页单位数据相对应的条目没有全部检测到，和/或扇区标志中的任何一个为“0”，该处理转到步骤 ST6'。

6'. 控制器 10 从第二存储器区 12 和/或第三存储器区 13 收集遗漏数据，该遗漏数据对应于没有包含在高速缓冲存储器管理表中的页位置和具有扇区标志“0”的扇区位置（步骤 ST6'）。

控制器 10 试图从第二存储器区 12 读出遗漏数据，如图 13 所示。

控制器 10 按照页单位的大小排列扇区单位数据的逻辑地址，并在所排列的逻辑地址处搜寻页管理表。

如果检测到条目，控制器 10 读出与该条目中所记录的物理地址相对应的页单位数据中所包含的遗漏数据。

如果未检测到条目，控制器 10 试图从第三存储器区 13 读出遗漏数据，如图 14 所示。

控制器 10 按照块单位的大小排列扇区单位数据的逻辑地址，并在所排列的逻辑地址处搜寻块管理表。控制器 10 读出与该条目中所记录的物理地址相对应的块单位数据中所包含的遗漏数据。

从第二存储器区 12 或第三存储器区 13 读出的遗漏数据被暂时存储在第一存储器区 11 的工作区或控制器 10 的主存储器中；然而，并不限于此。

7'. 在完成组成块单位数据的所有扇区单位数据之后，控制器 10 指示非易失性半导体存储器将块单位数据写入第三存储器区 13 中的被选择作为写入数据的目的地的空块中（步骤 ST7'）。

在写入块单位数据之后，控制器 10 将作为写入数据的目的地的块的物理地址登记在块管理表的与块单位大小的逻辑地址范围相对应的条目中。

如果在登记新物理地址之前一物理地址已经存储在所选条目中，那么控制器 10 改写该物理地址。存储在由旧物理地址所指示的块中的旧数据变为无效数据。

8'. 控制器 10 更新图 3 的高速缓冲存储器管理表。使得对应于写入数据的条目为无效状态，并将其释放用于来自主机设备的输入数据（步骤 ST8'）。

随后，控制器 10 扫描图 7 或图 8 的物理块管理表和图 6 的块管理表，并执行释放处理，该释放处理用于将其中块单位数据为无效数据的“现用”块设定为“空闲”块。

具体地，将对应于这样的块的条目设定为“空闲”，该块在物理块管理表中被设定为“现用”且不由块管理表中的物理地址指示。

同样地，如果在图 4 或图 5 的页管理表中存在与块单位大小的写入数据的逻辑地址范围中所包含的逻辑地址相对应的条目时，使该条目为无效状态。基于第二存储器区 12 中所存储的数据向第三存储器区 13 的传输，为了无效化第二存储器区 12 中所存储的数据以防止参考，执行这样的处理。

进一步地，在第二存储器区 12 中，控制器 10 将其中所有页单位数据为无效数据的“现用”块设定为“空闲”块。在图 8 的配置中，释放用于存储页可用性的区。

(b). 控制器 10 对第一和第二存储器区 11 和 12 中的数据的数目进行计数，并判定是以与块单位相等的“大单位”还是以与页单位相等的“小单位”来管理数据。

在这种情况下，控制器 10 搜索图 3 的高速缓冲存储器管理表和图 4 或图 5 的页管理表，并对第二和第二存储器区 11、12 中的这样的条目的总数目进行计数，所述条目被包含在通过按照块单位大小排列将要输出的数据的逻辑地址而计算的逻辑地址范围内。

如果所述条目的总数目为预定阈值或更大，例如不小于块单位（“大单位”）的一个区中可存储的页单位（“小单位”）数据的总数目的 50%，

则以“大单位”管理将要输出的数据，而如果所述条目的总数目小于预定阈值，则以“小单位”管理将要输出的数据（步骤 ST1 → 步骤 ST2 → 步骤 ST3）。

- “小单位”的情况（参见图 10 的流程图）

与上述的情况“(a)”一样，控制器 10 将从第一存储器区 11 输出的数据存储在第二存储器区 12 中作为页单位的数据。在将从第一存储器区 11 输出的数据写入第二存储器区 12 之后，更新图 3 的高速缓冲存储器管理表，以使对应于写入数据的条目为无效状态，与上述情况“(a)”一样。此外，更新图 4 或图 5 的页管理表和图 7 或图 8 的物理块管理表（步骤 ST4 至步骤 ST13）。

- “大单位”的情况（参见图 11 的流程图）

与上述的情况“(a)”一样，控制器 10 将从第一存储器区 11 输出的数据存储在第三存储器区 13 中作为块单位的数据。在将从第一存储器区 11 输出的数据写入第三存储器区 13 之后，更新图 3 的高速缓冲存储器管理表，以使对应于写入数据的条目为无效状态，与上述情况“(a)”一样。此外，更新图 4 或图 5 的页管理表、图 6 的块管理表，以及图 7 或图 8 的物理块管理表（步骤 ST4’至步骤 ST8’）。

在图 11 的流程图中，步骤 ST4’可以安排在紧接步骤 ST7’之前。在这种情况下，控制器 10 可以在判定将要写入第三存储器区 13 中的数据之后将“空闲”块分配给第三存储器区 13。

### C. 从第二存储器区到第三存储器区的数据传送处理

参考图 15 描述从第二存储器区 12 到第三存储器区 13 的数据传送处理。

第二存储器区 12 的容量通常被设定为小于第三存储器区 13 的容量，因此，如果在第二存储器区 12 中累积了特定量的数据（被等于页单位的“小单位”大小的数据所占据的块的数目超过被限定为第二存储器区 12 容量的允许范围），控制器 10 在第二条件下从第二存储器区 12 选择排出块（ejection block）。

控制器 10 将排出块中所存储的与页单位相等的“小单位”大小的每个数据传送到第三存储器区 13，作为与块单位相等的“大单位”大小的数据。

换句话说，控制器 10 将数据管理单位从与页单位相等的“小单位”改变为与块单位相等的“大单位”。在该处理中，从第一、第二和第三存储器区 11、12 和 13 收集“大单位”大小的逻辑地址范围内所包含的多个“小单位”碎片数据，并将其合并为块单位数据（碎片整理）。

第二条件通过写入次序或有效数据数目来限定。具体地，控制器 10 执行下面的处理 (a) 或处理 (b)。

(a). 控制器 10 从分配给第二存储器区 12 的块当中选择具有最旧的写入次序的块。所选择的块中所包含的每个页单位数据被合并为块单位数据，然后将被写入第三存储器区 13 中。在这种情况下，控制器 10 管理第二存储器区 12 中的块的写入次序。写入次序信息被存储在例如控制器 10 中、非易失性半导体存储器中或其他存储器单元中。

(b). 控制器 10 针对第二存储器区 12 中的每个块，对通过按照块单位（“大单位”）大小排列块中的页单位（“小单位”）大小的有效数据的逻辑地址而计算得出的逻辑地址范围中的第二存储器区 12 中所存储的页单位数据的数目进行求和。控制器 10 选择具有最大求和值的块，并且该块中的每个有效数据被合并为块单位数据并被写入第三存储器区 13 中(步骤 ST1 至步骤 ST8)。

下面，描述情况“(b)”。

1. 例如，如图 16 所示，控制器 10 按照块单位的大小排列与分配给第二存储器区 12 的每个块中的页单位大小的有效数据相关联的逻辑地址 LA (步骤 ST1)。

2. 控制器 10 针对按照块单位大小所排列的每个逻辑地址范围，对第二存储器区 12 中所存储的有效数据的数目进行计数(步骤 ST2)。块单位大小的逻辑地址范围 X1、X2 和 X3 中的有效数据的数目分别为 3, 2 和 1。

3. 控制器 10 针对第二存储器区 12 中的每个块，对步骤 ST2 处所计数的有效数据的数目进行求和(步骤 ST3)。控制器 10 并不对逻辑地址重叠

的有效数据进行双重计数。

对于第二存储器区 12 中的块 Y1，块 Y1 中的有效数据为 a1 和 a4。有效数据 a1 被包含在块单位大小的逻辑地址范围 X1 中。在逻辑地址范围 X1 中，在第二存储器区 12 中有三个有效数据 a1、a2 和 a3。

有效数据 a4 被包含在块单位大小的逻辑地址范围 X2 中。在逻辑地址范围 X2 中，第二存储器区 12 中有两个有效数据 a4 和 a6。

结果，对于第二存储器区 12 中的块 Y1，在物理地址范围 Y1 中包含有效数据 a1 和 a4 的逻辑地址范围 X1 和 X2 中的有效数据的总数目是 5。

对于块 Y2，在物理地址范围 Y2 中包含有效数据 a2 和 a3 的逻辑地址范围 X1 中的有效数据的总数目是 3。

对于块 Y3，在物理地址范围 Y3 中包含有效数据 a6 和 a9 的逻辑地址范围 X2 和 X3 中的有效数据的总数目是 3。

4. 控制器 10 选择块单位大小的这样的逻辑地址范围中的有效数据，该逻辑地址范围包含其中在步骤 ST3 处求和的总数目为最大的块中所存储的有效数据。

在图 16 的情况下，块单位大小的逻辑地址范围 X1 和 X2 中的有效数据 a1、a2、a3、a4 和 a6（其包含具有最大总数目的物理地址范围 Y1 中的有效数据）将被写入第三存储器区 13 中。

下面的描述示出这样的处理，该处理用于将所选择的块中的页单位数据合并为一个块单位的数据，并用于将该块单位数据写入第三存储器区 13 中。重复下面的处理，直到所选择的块中的所有页单位数据都被写入第三存储器区 13 中。

5. 控制器 10 搜索图 7 或图 8 的物理块管理表，并获得“空闲”块作为写入数据的目的地。该空闲块被分配给第三存储器区 13。控制器 10 将图 7 或图 8 的物理块管理表的与所获得的空闲块相对应的条目更新为“第三存储器区 13（现用）”，并指示非易失性半导体存储器擦除所获得的空闲块中的数据（步骤 ST5）。

6. 控制器 10 将页单位数据合并为块单位数据。具体地，控制器 10 从

第一、第二和第三存储器区 11、12 和 13 中收集通过按照块单位大小排列页单位数据的逻辑地址而计算得出的逻辑地址范围中所包含的有效数据（步骤 ST6）。

控制器 10 搜索图 3 的高速缓冲存储器管理表。如果检测到这样的条目，该条目对应于按照块单位大小排列的逻辑地址范围中所包含的页单位数据的逻辑地址，那么控制器 10 从第一存储器区 11 中读出在该条目中具有扇区标志“1”的所有的扇区单位数据。

对于包含了并非从第一存储器区 11 中读出的有效数据的逻辑地址范围，控制器 10 搜索图 4 或图 5 的页管理表。如果检测到这样的条目，该条目对应于与所述逻辑地址范围相关联的页单位数据的逻辑地址，那么控制器 10 从第二存储器区 12 中读出有效数据，该有效数据并非从第一存储器区 11 中读出，且被包含在与该条目中所记录的物理地址相对应的页单位数据中。

对于包含了并非从第一和第二存储器区 11 和 12 中读出的有效数据的逻辑地址范围，控制器 10 搜索图 6 的块管理表。在检测到与按照块单位大小排列的逻辑地址相对应的条目后，控制器 10 从第三存储器区 13 中读出有效数据，该有效数据并非从第一和第二存储器区 11 和 12 中读出，且被包含在与该条目中所记录的物理地址相对应的块单位数据中。

从第一存储器区 11、第二存储器区 12、和/或第三存储器区 13 读出的有效数据所暂时存储到的目的地是第一存储器区 11 的工作区或控制器 10 的主存储器；然而，并不限于此。

7. 在完成组成块单位数据的所有扇区单位数据之后，控制器 10 指示非易失性半导体存储器将块单位数据写入被选择作为写入数据的目的地的空块中（步骤 ST7）。

在图 15 的流程图中，步骤 ST5 可以被安排为紧接在步骤 ST7 之前。在这种情况下，控制器 10 可以在判定将要写入第三存储器区 13 中的数据之后，将“空闲”块分配给第三存储器区 13。

在写入块单位数据之后，控制器 10 在块管理表中的与块单位大小的逻

辑地址范围相对应的条目中，将块的物理地址登记作为写入数据的目的地。

如果在登记新物理地址之前所选择的条目中已经存储有一物理地址，那么控制器 10 改写该物理地址。由旧物理地址所指示的块中所存储的旧数据变成无效数据。

8. 控制器 10 将这样的条目无效化，所述条目对应于从第一、第二和第三存储器区 11、12 和 13 收集的写入数据（步骤 ST8）。

控制器 10 更新图 3 的高速缓冲存储器管理表。使对应于写入数据的条目无效，并将其释放用于来自主机设备的输入数据。

随后，控制器 10 扫描图 7 或图 8 的物理块管理表和图 6 的块管理表，并执行释放处理，该释放处理用于将其中块单位数据为无效的“现用”块设定为“空闲”块。

具体地，将对应于这样的块的条目设定为“空闲”，该块在物理块管理表中被设定为“现用”并且不由块管理表中的物理地址所指示。

同样地，如果在图 4 或图 5 的页管理表中存在与块单位大小的写入数据的逻辑地址范围中所包含的逻辑地址相对应的条目时，使该条目为无效状态。基于第二存储器区 12 中所存储的数据向第三存储器区 13 的传输，为了无效化第二存储器区 12 中所存储的数据以防止参考，执行这样的处理。

进一步地，在第二存储器区 12 中，控制器 10 将其中所有页单位数据都是无效数据的“现用”块设定为“空闲”块。在图 8 的配置中，释放用于存储页可用性的区。

#### D. 其他

在由主机设备指定的预定时间处，除了上述描述之外，还可以执行从第一存储器区 11 向第二存储器区 12 和/或第三存储器区 13 的数据传送处理，以及从第二存储器区 12 向第三存储器区 13 的数据传送处理。

例如，如果半导体存储装置接收到高速缓冲存储器清理（flush）命令，控制器 10 根据第一条件执行从第一存储器区 11 向第二存储器区 12 和/或第三存储器区 13 的数据传送。

### (3) 系统实例

图 17 示出根据第二基本配置的系统实例。

根据本实施例，主机设备 31 执行与半导体存储装置 32 的数据传送。主机设备 31 例如是诸如笔记本计算机的个人计算机。半导体存储装置 32 例如是 SSD，其作为次级存储装置安装在主机设备 31 中。

半导体存储装置 32 包括第一、第二和第三存储器区 11、12 和 13，以及控制这些存储器区的控制器 10。第一存储器区 11 包含在诸如 DRAM 的易失性半导体存储器 21 中，第二和第三存储器区 12 和 13 包含在诸如 NAND 型闪速存储器的非易失性半导体存储器 22 中。

控制器 10 具有 CPU 和主存储器(用于存储程序、管理信息和工作区)。基于高速缓冲存储器管理表、页管理表、块管理表和物理块管理表，控制器 10 通过将逻辑地址转译为物理地址，来管理第一、第二和第三存储器区 11、12 和 13 中的数据位置。

来自主机设备 31 的数据通过主机 I/F (接口) 23 而被输入到半导体存储装置 32 中。主机设备 31 通过扇区单位执行对半导体存储装置 32 的存取。

图 18 示出来自主机设备 31 的数据的流动。

如上述处理方法中所述，来自主机设备 31 的数据被存储在第一存储器区 11 中，之后根据第一条件将被传送到第二存储器区 12 或第三存储器区 13。此外，存储在第二存储器区 12 中的数据根据第二条件而被传送到第三存储器区 13。

第二存储器区 12 中的块和第三存储器区 13 中的块并不具有一对一的对应关系。基于物理块管理表，非易失性半导体存储器 22 的多个块中的一部分被用作第二存储器区 12，另一部分被用作第三存储器区 13。

### (4) 操作实例

通过参考图 18 比较写入效率来描述本实施例的操作实例。同时，描述对管理表的大小的分析。

#### A. 写入效率的比较

在下面的描述中，假定易失性半导体存储器 21 为 DRAM，并假定非

易失性半导体存储器 22 为 NAND 型闪速存储器。假定 NAND 型闪速存储器的块单位大小和页单位大小分别为 512kB 和 4kB，并假定来自主机设备的扇区单位的大小为 512B。假定第一条件中限定的预定阈值（“数据的数目”或“数据量”）为 NAND 型闪速存储器中的块单位大小的 50% (256kB)。

考虑下面的处理：在块单位数据 X 被存储在第三存储器区 13 中的状态下，更新块单位数据 X 的逻辑地址范围内所包含的 1 个扇区单位的数据 Y，之后，将数据 Y 写入第二存储器区 12 或第三存储器区 13 以成为非易失性数据。

从主机设备 31 观察，当数据 Y 已被存储在第二存储器区 12 或第三存储器区 13 中时，使块单位数据 X 的逻辑地址范围内所包含的扇区单位数据 Y 为已更新状态。

#### (a). 操作实例 1

当在第一存储器区 11 中不存在数据的初始状态下将数据 Y 写入第一存储器区 11 中时，结果，在第一存储器区 11 中的包含数据 Y 的块单位大小的整个逻辑地址范围内（该逻辑地址范围等于数据 X 的逻辑地址范围）仅存在扇区单位的数据 Y (512B)。控制器 10 可以通过搜寻高速缓冲存储器管理表来检测数据量。

上述大小 512B 小于在第一条件下被限定为预定阈值的 256kB。

控制器 10 将第一存储器区 11 中所存储的数据 Y 传送到第二存储器区 12 作为通过按照页单位大小排列数据 Y 的逻辑地址而计算得出的整个逻辑地址范围内的页单位数据（下文中称为数据 P）。

由于扇区单位数据 Y 的大小小于页单位的大小，需要从例如第三存储器区 13 读出遗漏数据，以完成页单位数据 P。

控制器 10 按照块单位大小排列数据 P 的逻辑地址，以在所排列的逻辑地址（其等于数据 X 的逻辑地址）处搜寻块管理表。

如果检测到与逻辑地址相对应的条目，控制器 10 检查存储数据 X 处的物理地址。

控制器 10 从第三存储器区 13 中的数据 X 将与数据 P 的逻辑地址范围

相对应的页单位数据读出到易失性半导体存储器 21，并通过在那里写入数据 Y 来创建数据 P 的图像。

控制器 10 将包含扇区单位数据 Y 的页单位数据 P 写入第二存储器区 12 中的空页中，并更新高速缓冲存储器管理表、页管理表和块管理表。写入第二存储器区 12 中的数据 Y 变为非易失性数据。

当连续地写入与数据 Y 具有相同大小的数据时，由于 1 个块单位是由 128 个页单位构成的，所以半导体存储装置 32 擦除一个块单位数据，用于 128 个扇区单位的数据的更新（用于 128 个页的写入）。

在这种情况下，写入效率为  $512kB / (512B \times 128) = 8$ ，与不使用本实施例的情况 ( $512kB / 512B = 1024$ ) 相比，写入效率得到改善。在该实例中，更新 1 个扇区单位数据；然而，如果更新一个页单位数据，写入效率会进一步得到改善。

在如上所给出的专利文献的技术中，数据块和日志块具有一对一的对应关系，因此，例如，如果更新分别属于不同块的 128 个扇区的数据，就要求擦除 128 个块。

替代地，在该实施例中，第二存储器区 12 中的块和第三存储器区 13 中的块不具有一对一的对应关系。因此，即使更新不同块中所存储的多个扇区单位数据，替代数据也可以被存储在第二存储器区 12 的同一块中，在这种情况下的数据擦除量仅仅为一个块单位的大小。

### ( b ) . 操作实例 2

假定这样的初始状态，其中通过按照块单位大小排列数据 Y 的逻辑地址而计算得出的逻辑地址范围（该逻辑地址范围等于数据 X 的逻辑地址范围）中所包含的 384kB 的替代数据已经被写入第一存储器区 11 中。

在该初始状态下，当在数据 X 的逻辑地址范围内所包含的且并没有存储在第一存储器区 11 中的扇区单位数据 Y 被写入第一存储器区 11 中时，在数据 X 的逻辑地址范围内存在包含数据 Y 的 ( $384kB + 512B$ ) 的数据。控制器 10 可以通过搜寻高速缓冲存储器管理表来检测数据量。

上述大小 ( $384kB + 512B$ ) 不小于在第一条件下被限定为预定阈值的

256kB。

控制器 10 将存储在第一存储器区 11 中的包含数据 Y 的 (384kB + 512B) 的数据传送到第二存储器区 13 中作为通过按照块单位大小排列数据 Y 的逻辑地址而计算得出的整个逻辑地址范围内的块单位数据 (下文中称为数据 B)。

由于扇区单位数据 Y 的大小小于块单位的大小，需要从例如第三存储器区 13 读出遗漏数据，以完成块单位数据 B。

控制器 10 在数据 B 的逻辑地址 (其等于数据 X 的逻辑地址) 处搜寻块管理表，以检测存储数据 X 处的物理地址。控制器 10 从第三存储器区 13 将数据 X 读出到易失性半导体 21，并通过在那里写入数据 Y 来创建数据 B 的图像。

控制器 10 擦除“空闲”块中的数据，并将已擦除的空闲块分配给第三存储器区 13。包含扇区单位数据 Y 的块单位数据 B 被写入该块中。更新高速缓冲存储器管理表和块管理表。据此，写入第三存储器区 13 中的扇区单位数据 Y 变为非易失性数据。

在这种情况下，半导体存储装置 32 擦除一个块单位数据，用于大约 384kB (384kB + 512B) 的数据的更新。

因此，写入效率为  $512kB/384kB = 1.33$ ，与通过扇区单位更新大约 384kB 的数据的情况 ( $512kB/512B = 1024$ ) 相比，写入效率得到改善。

在该实例中，更新大约 384kB 的数据；然而，如果数据大小变得更加接近作为块单位大小的 512kB，写入效率可进一步得到改善。

## B. 管理表的大小

如果以“小单位”管理非易失性半导体存储器，控制器 10 可以执行对数据写入位置的精细控制，而不考虑来自主机设备 31 的数据大小或数据量，写入效率可以得到改善。然而，用于执行地址转译的管理数据成为很大的大小，从而劣化控制器 10 中的处理效率。

在本实施例中替代地，采用两种管理单位：“小单位”和“大单位”。通过根据数据管理分辨率来使用管理表，控制器 10 抑制了以“小单位”管

理的数据的数目的增加。因此，根据该实施例的半导体存储装置 32 防止管理表大小的增加，并实现高写入效率。

### (5) 其他

对于第二和第三存储器区 12 和 13，除了该实施例的处理之外，还可以执行下面的处理。

#### A. 第二存储器区的压紧

当第二存储器区 12 中的无效数据的数目增加时，并且当不具有处于“写入允许”状态的页的块的数目增加时，如图 19 所示，控制器 10 可以仅收集有效数据，并将这些有效数据复制到空闲块。

结果，可以释放其中原本存储有效数据的块，从而减小第二存储器区 12 中的无效数据的数目，并增加空闲块的数目。该处理被称为第二存储器区 12 的压紧，其是基于将有效数据收集并复制到空闲块（压紧块）。

通过压紧能够进一步改善写入效率。然而，在本实施例中，在类似的情况下，从第二存储器区 12 到第三存储器区 13 的数据传送处理可以被上述压紧所代替，因此，压紧是辅助处理。

例如，控制器 10 为第二存储器区 12 中每个块计算“小单位”的无效数据的数目。控制器 10 按照无效数据的数目的降序顺序地选择块，由此，所选择的块中的有效数据被复制到已擦除的空闲块中。将被有效数据填充的块分配给第二存储器区 12。

例如，在第二存储器区 12 中所包含的无效数据的总数目变得大于预定阈值的情况下执行上述压紧。

#### B. 第三存储器区的压紧

可以在第三存储器区 13 中的数据管理单位（“大单位”）的大小小于块单位大小的情况下应用第三存储器区 13 的压紧。

当第三存储器区 13 中的无效数据的数目增加时，并且当不具有处于“写入允许”状态的页的块的数目增加时，如图 19 所示，控制器 10 可以仅收集有效数据，并将这些有效数据复制到空闲块。

结果，可以释放其中原本存储有效数据的块，从而减小第三存储器区

13 中的无效数据的数目，并增加空闲块的数目。该处理被称为第三存储器区 13 的压紧，其是基于将有效数据收集并复制到空闲块（压紧块）。

例如，控制器 10 为第三存储器区 13 中的每个块计算“大单位”的无效数据的数目。控制器 10 按照无效数据的数目的降序顺序选择块，由此，所选择的块中的有效数据被复制到已擦除的空闲块中。将被有效数据填充的块分配给第三存储器区 13。

例如，在第三存储器区 13 中所包含的无效数据的总数目变得大于预定阈值的情况下执行上述压紧。

### 3. 总结

根据本实施例，不管来自主机设备的数据大小或数据量如何，下面的配置可以实现写入效率的改善，并防止性能劣化和寿命缩短。

#### · 存储位置的分配

半导体存储装置包括：第一存储器区，其被配置在易失性半导体存储器中，通过第一单位或更小的单位执行数据写入，该第一单位是对半导体存储装置的存取单位；第二和第三存储器区，其被配置在非易失性半导体存储器中，通过第二单位执行数据写入，并通过第三单位执行数据擦除，其中第三单位是第二单位的两倍或更大的自然数倍；以及控制器，其执行下面的处理。

控制器执行：第一处理，用于通过第一单位将多个数据存储在第一存储器区中；第二处理，用于通过第一管理单位将从第一存储器区输出的数据存储在第二存储器区，该第一管理单位是第一单位的两倍或更大的自然数倍且小于第三单位；第三处理，用于通过第二管理单位将从第一存储器区输出的数据存储在第三存储器区中，该第二管理单位是第一管理单位的两倍或更大的自然数倍。

#### · 从第二存储器区到第三存储器区的数据传送（碎片整理）

控制器还执行：第四处理，用于选择将要从第二存储器区输出的第一管理单位的数据；以及

第五处理，用于通过第二管理单位将包含所选择的数据的数据存储在

第三存储器区中。

- 共享存储器

第二和第三存储器区共享同一非易失性半导体存储器，并且控制器将第三单位的区分别分配给第二和第三存储器区。

- 分配条件 1 (第一存储器区中的数据的数目)

控制器通过使将要从第一存储器区输出的数据的逻辑地址排列成第二管理单位来计算逻辑地址范围，对包含在该逻辑地址范围内并存储在第一存储器区中的数据的数目进行计数，如果数据的数目小于预定阈值，则执行第二处理，而如果数据的数目为预定阈值或更大，则执行第三处理。

- 分配条件 2 (第一和第二存储器区中的数据的数目)

控制器通过使将要从第一存储器区输出的数据的逻辑地址排列成第二管理单位来计算逻辑地址范围，对包含在该逻辑地址范围内并存储在第一和第二存储器区中的数据的数目进行计数，如果数据的数目小于预定阈值，则执行第二处理，而如果数据的数目为预定阈值或更大，则执行第三处理。

- 碎片整理的触发

如果第二存储器区中所存储的多个有效和无效数据所占据的第三单位的区的数目超过可允许的范围，则控制器执行第四和第五处理。

- 碎片整理条件 1 (旧数据)

在第四处理中，控制器检测在第二存储器区中具有最旧的写入次序的第三单位的区，并选择在该第三单位的区中所存储的第一管理单位的每个有效数据。

- 碎片整理条件 2 (有效数据)

在第四处理中，控制器针对第二存储器区中的第三单位的每个区，通过将有效数据的逻辑地址排列成第二管理单位而计算逻辑地址范围，对包含在该逻辑地址范围内且存储在第二存储器区中的有效数据的数目进行计数，针对第二存储器区中的第三单位的每个区对有效数据的数目进行总计，检测具有最大总数目的第三单位的区，并选择该第三单位的区中所存储的第一管理单位的每个有效数据。

- 碎片整理条件 3 (无效数据)

在第四处理中，控制器针对第二存储器区中的第三单位的每个区对无效数据的数目进行计数，检测具有最小的无效数据数目的第三单位的区，并选择该第三单位的区中所存储的第一管理单位的每个有效数据。

- 第二存储器区中的数据管理单位：小

第二单位是第一管理单位的两倍或更大的自然数倍。

- 第二存储器区中的数据管理单位：大

第一管理单位是第二单位的两倍或更大的自然数倍，而第三单位是第一管理单位的两倍或更大的自然数倍。

- 第三存储器区中的数据管理单位：小

第三单位是第二管理单位的两倍或更大的自然数倍。

- 第三存储器区中的数据管理单位：大

第二管理单位是第三单位的两倍或更大的自然数倍。

- 第二存储器区的无效化

在第二处理中，控制器将第一管理单位的新数据写入第二存储器区中的第二单位的空区中，如果新数据的逻辑地址对应于旧数据的逻辑地址，则将第二存储器区中所存储的旧数据设定为无效，将新数据视为有效数据（有效数据优先于旧数据），并将旧数据视为无效数据（通过参考新数据，该无效数据被忽略）。

- 第二存储器区的压紧

控制器判断第二存储器区中的无效数据的数目是否超过预定阈值，针对第二存储器区中的第三单位的每个区对无效数据的数目进行计数，按照从具有最大的无效数据数目的区开始的次序选择第三单位的区中的有效数据，将所选择的有效数据重写入第三单位的第一区中，第一区是空的，在将所选择的有效数据重写入其中之后将该第一区分配给第二存储器区，并释放第二存储器区中的第三单位的第二区，通过将所选择的有效数据重写入第一区中，该第二区不具有有效数据。

- 第三存储器区的无效化

在第三处理中，控制器将第二管理单位的新数据写入第三存储器区中的第三单位的空区中，如果新数据的逻辑地址对应于旧数据的逻辑地址，则将第三存储器区中所存储的旧数据设定为无效，将新数据视为有效数据（有效数据优先于旧数据），并将旧数据视为无效数据（通过参考新数据，该无效数据被忽略）。

#### · 第三存储器区的压紧

控制器判断第三存储器区中的无效数据的数目是否超过预定阈值，针对第三存储器区中的第三单位的每个区，对第二管理单位的无效数据的数目进行计数，按照从具有最大的无效数据数目的区开始的次序选择第三单位的区中的有效数据，将所选择的第二管理单位的有效数据重写入第三存储器区中的第三单位的空区中，并释放第三单位的区。第二管理单位小于第三单位。

### 4. 应用实例

根据本实施例的半导体存储装置可以应用于例如 SSD，该 SSD 用作诸如笔记本计算机的个人计算机中的次级存储装置。稍后描述这种情况下的具体实例。

### 5. 结论

根据该实施例，不管来自主机设备的数据大小或数据量如何，使用其中规定了擦除、读取和写入的单位的非易失性半导体存储器的半导体存储装置可以实现写入效率的改善，并防止性能劣化和寿命缩短。

本发明不限于上述实施例，可以在不偏离本发明的精神和范围的情况下对组成要素进行修改和体现。通过适当地组合上述实施例中所公开的多个组成要素，可以形成各种发明。例如，可以从实施例中所公开的所有组成要素中省略几个组成要素，或者不同实施例内的组成要素可以彼此适当地组合。

## [ II. 用于防止擦除计数增加的半导体存储装置]

### 1. 概述

小节 I. 中描述的压紧基于无效数据的擦除而在存储区的有效利用方面

非常优异。然而，压紧需要将相同数据写入其它块的复制操作，因此，会产生这样的副作用，即，当立即更新经受了压紧的有效数据时，块的擦除计数增加。

通过压紧而新使用的块被有效数据填充；然而，当更新经受了压紧的数据时，数据变为无效数据。此外，当块中的无效数据的数目增加时，块中的有效数据再次变得要经受压紧。结果，块的擦除计数会增加。

根据以上配置，将要经受压紧的数据优选具有低的更新频率，这需要用于区分数据的装置。

基于上述知识，在本实施例中，提供用于区分具有高更新频率的数据和具有低更新频率的数据的装置，具有低更新频率的数据成为将要经受压紧的目标，从而防止立即更新将要经受压紧的数据。根据该配置，减小了块的擦除计数，以防止存储器基元的劣化。

作为具体配置，提供下面的存储器区。

- 在易失性半导体存储器中的第一存储器区，其通过第一单位或更小的单位执行数据读取和写入；

- 在非易失性半导体存储器中的由第三单位的区构成的第二存储器区，其通过第二单位执行数据读取和写入并通过第三单位执行数据擦除，且以“小单位（第一管理单位）”进行管理，该“小单位”的大小为第一单位的大小的自然数倍；

- 在非易失性半导体存储器中的由第三单位的区构成的第三存储器区，其通过第二单位执行数据读取和写入并通过第三单位执行数据擦除，且以“大单位（第二管理单位）”进行管理，该“大单位”的大小为“小单位”的大小的两倍或更大的自然数倍且为第三单位的大小的自然数倍；以及

- 在非易失性半导体存储器中的由第三单位的区构成的第四存储器区，其通过第二单位执行数据读取和写入并通过第三单位执行数据擦除，且以“小单位”进行管理，该“小单位”的大小为第一单位的大小的自然数倍。

第四存储器区用作用于区分具有高更新频率的数据和具有低更新频率的数据的装置。粗略地说，除了小节 I. 中描述的基本配置之外，还提供了

第四存储器区，以区分具有高更新频率的数据和具有低更新频率的数据。

第一单位的多个数据被写入第一存储器区中，然后将被写入第三存储器区或第四存储器区中。第四存储器区具有 FIFO（先进先出）结构。当用于第四存储器区的第三单位的“现用”区的数目变得大于允许范围时，将这样的有效数据传送到第四存储器区作为“大单位”数据，该有效数据满足第三条件且存储在第二存储器区中的具有最旧的分配次序的第三单位的区中。

在第二存储器区中的具有最旧的分配次序、包含有效数据且不满足第三条件的第三单位的区被移动到第二存储器区。当用于第二存储器区的第三单位的“现用”区的数目变得大于允许范围，且满足第四条件时，选择第二存储器区中的有效数据并将所述有效数据复制到第三单位的空区中。将被有效数据填充的第三单位的区分配给第二存储器区（压紧）。

在第二存储器区中将要经受压紧的目标成为具有低更新频率的数据的原理如下所述。

由于第四存储器区具有第三单位的 FIFO 结构，输入到第四存储器区中的数据在第四存储器区中停留特定的周期。因此，在第四存储器区中更新具有高更新频率的数据。当更新数据时，旧数据成为无效数据，并且由于替代数据被新输入到第四存储器区，因此具有高更新频率的数据停留在第四存储器区中而不被输出。

使得第二存储器区中的有效数据成为将要经受压紧的目标，并使得第四存储器区中的有效数据不成为将要经受压紧的目标，从而可以使得具有低更新频率的数据成为将要经受压紧的目标。结果，有可能防止作为压紧的副作用的对块的擦除计数的增加。

## 2. 实施例

### (1) 第一实施例

图 20 示出根据第一实施例的半导体存储装置。

第一存储器区 11 暂时存储来自主机设备的数据。数据通过扇区单位（第一单位）或更小的单位被写入第一存储器区 11 中。第一存储器区 11

---

被配置在诸如 DRAM 的易失性半导体存储器中。

第二存储器区 12 由非易失性半导体存储器 22 中的块构成。在非易失性半导体存储器 22 中，一次执行读取/写入的单位是页（第二单位），一次执行擦除的单位是块（第三单位）。块单位的大小是页单位的大小的自然数倍。第二存储器区 12 通过与页单位相等的“小单位”存储数据。

第三存储器区 13 由非易失性半导体存储器 22 中的块构成，并通过与块单位相等的“大单位”存储数据。

第四存储器区 14 由非易失性半导体存储器 22 中的块构成，并通过与页单位相等的“小单位”存储数据。

假定第一存储器区 11 的存储容量大于非易失性半导体存储器 22 中的一个块单位的大小，并且假定非易失性半导体存储器 22 的存储容量大于被提供为半导体存储装置（例如，SSD）的产品规格的存储容量。

如下将非易失性半导体存储器 22 的存储容量分配给第二、第三和第四存储器区 12、13 和 14。

将等于或大于被提供为半导体存储装置的产品规格的存储容量的存储容量分配给第三存储器区 13。

将通过从非易失性半导体存储器 22 的存储容量减去第三存储器区 13 的存储容量而剩余的存储容量分配给第二和第四存储器区 12 和 14。第二和第四存储器区 12 和 14 的每个存储容量与它们之间的比例并不受限制。

例如，第二、第三和第四存储器区 12、13 和 14 由诸如 NAND 型闪速存储器的非易失性半导体存储器 22 中的一个或多个块构成。

代表数据的大小的第一、第二和第三单位不包括冗余数据（ECC，内部控制标志等等），该冗余数据在半导体存储装置中被添加到来自主机设备的主数据。

通常，包含诸如 NAND 型闪速存储器的非易失性半导体存储器的系统在将冗余数据添加到主数据的状态下执行读取/写入。但是，为了简化解释，如上所述地假定每个单位。

控制器 10 具有 CPU 和主存储器，并可以操作用于执行数据管理的程

序。在本实施例中，通过控制器 10 实现的功能可以作为硬件和软件的任何一者或两者的组合来执行。这些功能是作为硬件或是软件来执行取决于实际实施例或对整个系统施加的设计约束。

当控制器 10 的主存储器由诸如 DRAM 的易失性半导体存储器构成时，第一存储器区 11 可以被配置在控制器 10 的主存储器中。

控制器 10 包括高速缓冲存储器管理表、页管理表、块管理表、页 FIFO 管理表以及物理块管理表，以管理来自主机设备的通过逻辑地址存取的数据被存储在第一、第二、第三和第四存储器区 11、12、13 和 14 的何处。在半导体存储装置的操作期间，这些管理表被扩展到控制器 10 的主存储器上。

#### - 高速缓冲存储器管理表 -

图 21 示出高速缓冲存储器管理表的实例。

高速缓冲存储器管理表通过与页单位相等的“小单位”控制在图 20 的第一存储器区 11 中所存储的数据。通过扇区单位执行对有效数据的控制。

假定为第一存储器区 11 中的一个页单位的一个区分配一个条目。

假定条目的数目为在第一存储器区 11 内可以包含的页单位数据的数目，也就是，不大于（第一存储器区 11 的总容量）/（页单位的大小）。

页单位数据的逻辑地址、第一存储器区 11 的物理地址、以及指示出有效数据在页单位的相关区中的位置的扇区标志与每个条目相关联。

在第一存储器区 11 中提供用于暂时存储与每个条目相对应的数据的页单位的区，该区的物理地址存储在每个条目中。如果规定了与条目相对应的区的物理地址，例如如果页单位的区连续地排布，就不要求在条目中存储物理地址。

将第一存储器区 11 中的页单位的每个区进一步划分为高速缓冲存储器管理表中的扇区单位的区。通过将扇区标志的值设定为“1”或者“0”来表示扇区单位的每个区中的数据状态。

在具有扇区标志“1”的区中，存储来自主机设备的有效数据。在具有

扇区标志“0”的区中，不存储从主机设备写入的最新数据，从而将该区视为无效区。其中所有扇区标志都为“0”的条目被认为是未使用的条目。

上述高速缓冲存储器管理表的配置是基于被称为全关联方法的控制方法，在该方法中，为每个条目分配逻辑地址。然而，第一存储器区 11 中的逻辑地址和物理地址之间的对应关系可以通过 n-路集合关联方法等等而进行控制。

#### - 页管理表 -

图 22 示出页管理表的实例。

页管理表通过与页单位相等的“小单位”来控制在图 20 的第二和第四存储器区 12 和 14 中所存储的数据。

假定为第二和第四存储器区 12 和 14 中的一个块分配一个条目。

为了登记处理中的块，假定条目的数目具有容许量，该容许量为在第二和第四存储器区 12 和 14 内可以包含的块的数目，也就是，提供对（第二和第四存储器区 12 和 14 的总容量）/（块单位的大小）的容许量的数目。

分配到第二存储器区 12 或第四存储器区 14 的块的物理地址与每个条目相关联，并且块中的页单位数据的逻辑地址被记录在每个条目中。

页可用性被配置为能够为每个页区分“写入允许”状态（该存储区是空的）和“写入禁止”状态（该存储区是无效的，这是因为已经在其中一次写入旧数据，新数据被写入另一存储区中）。

#### - 块管理表 -

图 23 示出块管理表的实例。

块管理表通过与块单位相等的“大单位”来控制在图 20 的第三存储器区 13 中所存储的数据。

假定为第三存储器区 13 中的一个块单位的一个区分配一个条目。

假定条目的数目为在第三存储器区 13 内可以包含的块单位数据的数目，也就是，不大于（第三存储器区 13 的总容量）/（块单位的大小）。

每个条目按照逻辑地址的次序进行排列。物理地址与每个条目相关联，该物理地址与块单位数据的逻辑地址相对应且指定第三存储器区 13 中的

块。

#### - 页 FIFO 管理表 -

图 24 示出页 FIFO 管理表的实例。

页 FIFO 管理表控制为图 20 的第四存储器区 14 分配的块中的数据。

假定为第四存储器区 14 中的一个块分配一个条目。

假定条目的数目为可以分配给第四存储器区 14 的块的数目，也就是，  
(第四存储器区 14 的总容量) / (块单位的大小)。

第四存储器区 14 通过使用页 FIFO 管理表而以块单位的 FIFO (先进先出) 结构进行管理。

与新分配给(输入到)第四存储器区 14 的块相对应的条目被添加到页 FIFO 管理表的顶部(入口侧)，并且原本登记在页 FIFO 管理表中的条目逐一向后移位。

当条目的数目超过允许范围时，将这样的块从第四存储器区 14 输出，该块具有最旧的分配次序且与页 FIFO 管理表的底部(出口侧)的条目相关联。

#### - 物理块管理表 -

图 25 示出物理块管理表的实例。

物理块管理表控制非易失性半导体存储器 22 中的块的使用。

假定为第二、第三和第四存储器区 12、13 和 14 中的一个块(物理块)分配一个条目。假定条目的数目为可以用作数据区的块的数目。

每个条目与块的物理地址相关联，并存储块的使用(存储区(块)是用作第二、第三和第四存储器区(现用)还是未使用(空闲))。

描述图 20 的控制器 10 所执行的处理流程。

控制器 10 首先将来自主机设备的扇区单位(第一单位)数据写入第一存储器区 11 中，并将数据在其中存储历时特定周期。对于该数据存储处理，可适用小节 I. 中描述的“A. 第一存储器区中的数据存储处理”。

基于预定条件(与小节 I. 中描述的“B. 从第一存储器区的数据输出处理”的第一条件基本相同)，控制器 10 区分在第一存储器区 11 中所存储

的数据应该以“小单位(第一管理单位)”还是“大单位(第二管理单位)”来进行管理。

“小单位”的大小是页单位的大小的自然数倍，或者页单位的大小是“小单位”大小的自然数倍。

“大单位”的大小是“小单位”的大小的两倍或更大的自然数倍，同时，是块单位的大小的自然数倍。

在该实施例中，为了简化解释，如下假定管理表中所使用的每个单位：

作为在第二和第四存储器区 12 和 14 中的数据管理单位的“小单位”的大小等于页单位(第二单位)的大小。作为在第三存储器区 13 中的数据管理单位的“大单位”的大小等于块单位(第三单位)的大小。

然而，通过将页进行划分而对其进行控制，具体地，“小单位”的大小可以是扇区单位的大小的自然数倍，且页单位的大小可以是“小单位”的大小的两倍或更大的自然数倍。

可替代地，集中地控制多个页，具体地，“小单位”的大小可以是页单位大小的两倍或更大的自然数倍，且块单位的大小可以是“小单位”的大小的两倍或更大的自然数倍。

同样地，通过将块进行划分而对其进行控制，具体地，“大单位”的大小可以是“小单位”的大小的两倍或更大的自然数倍，且块单位的大小可以是“大单位”的大小的两倍或更大的自然数倍。

可替代地，集中地控制多个块，具体地，“大单位”的大小可以是块单位的大小的两倍或更大的自然数倍。

各个单位之间的上述关系可以被设定为下面的实例：扇区单位(第一单位) < “小单位” < 页单位(第二单位) < 块单位(第三单位) ≤ “大单位”。

如果第一存储器区 11 中所存储的数据以“小单位”进行管理，则数据被传送到第四存储器区 14。如果第一存储器区 11 中所存储的数据以“大单位”进行管理，则数据被传送到第三存储器区 13。

该数据输出处理与小节 I. 中描述的“B. 从第一存储器区的数据输出处理”基本相同。然而，与小节 I. 不同的是，“小单位”数据的目的地是第

## 四存储器区 14。

### A. 第四存储器区中的 FIFO 处理

如已经描述的，第四存储器区 14 具有块单位的 FIFO 结构。图 26 示出第四存储器区 14 中的 FIFO 处理。

1. 控制器 10 参考页管理表中的与准备用于以附加方式写入数据的块（下文称为用于页附加（page-append）的物理块）相对应的条目。控制器 10 将从第一存储器区 11 输出的数据作为与页单位相等的“小单位”的数据而存储在用于页附加的物理块的写入允许状态的页中（步骤 ST1）。

控制器 10 搜索高速缓冲存储器管理表，并判断被判定为将要输出的、组成页单位数据的所有扇区单位数据是否存在于第一存储器区 11 中。

如果没有完成第一存储器区 11 中的所有扇区单位数据，控制器 10 从第二、第三和第四存储器区 12、13 和 14 收集遗漏数据。

在完成组成页单位数据的所有扇区单位数据之后，控制器 10 指示非易失性半导体存储器 22 写入页单位数据。

2. 控制器 10 更新页管理表中这样的条目中所记录的逻辑地址，该条目对应于其中已经写入页单位数据的页（步骤 ST2）。在第二和第四存储器区 12 和 14 中已被写入的相同逻辑地址范围内所包含的旧数据变为无效数据。

3. 控制器 10 判断在用于页附加的物理块中是否存在空页（步骤 ST3）。如果没有检测到空页，该处理转到步骤 ST4。如果检测到空页，该处理返回到步骤 ST1。

4. 控制器 10 将页 FIFO 管理表的条目逐一向后移位，并将用于页附加的物理块的物理地址添加到页 FIFO 管理表的顶部处的条目中（步骤 ST4）。结果，用于页附加的物理块被分配给第四存储器区 14。

5. 控制器 10 针对这样的块执行下面的处理 P1，该块具有最旧的分配次序且与从页 FIFO 管理表溢出的、位于页 FIFO 管理表的底部处的条目相关联（步骤 ST5）。

### B. 处理 P1

图 27 示出处理 P1 的流程图。

1. 控制器 10 搜寻图 22 的页管理表，并检测其中记录有从第四存储器区 14 溢出的块的物理地址的条目（步骤 ST1）。
2. 控制器 10 规定在所述条目中所记录的页单位数据的逻辑地址（步骤 ST2）。下面的处理应用于每个逻辑地址。
  3. 控制器 10 按照与块单位相等的“大单位”的大小来排列页单位数据的逻辑地址，并对页管理表中的按照块单位大小排列的逻辑地址范围内所包含的逻辑地址的数目进行计数（步骤 ST3）。

顺便提及，“逻辑地址按照预定大小（例如页单位大小或块单位大小）排列”是指，逻辑地址被舍入到这样的地址，使得当逻辑地址被除以预定大小时，余数是 0。例如，通过将逻辑地址 A 按照大小 S 排列而计算得到的地址为 ( $A - (A \text{ 除以 } S \text{ 的余数})$ )。类似地，“按照预定大小排列的逻辑地址范围”是指，从通过将逻辑地址按照预定大小排列而计算得到的地址开始的预定大小的范围。

如果控制器 10 仅仅对具有在页 FIFO 管理表中所包含的物理地址的条目中的逻辑地址数目进行计数，则获取在第四存储器区 14 中所存储的页单位数据的数目。另一方面，如果控制器 10 不限制条目，则获取在第二和第四存储器区 12 和 14 中所存储的页单位数据的数目。控制器 10 可以选择任一条件。

4. 控制器 10 判断在步骤 ST3 处计数的逻辑地址的数目是否为预定阈值或更大（第三条件）。例如，预定阈值可以被设定为块单位（“大单位”）的一个区中可存储的页单位（“小单位”）数据的总数目的 50%（步骤 ST4）。

如果在步骤 ST3 中计数的逻辑地址的数目小于预定阈值，该处理转到步骤 ST5。如果在步骤 ST3 中计数的逻辑地址的数目不小于预定阈值，该处理转到步骤 ST6。

5. 控制器 10 不对页单位数据做任何处理。也就是，页单位数据停留在从第四存储器区 14 溢出的块中（步骤 ST5）。

6. 控制器 10 将页单位数据传送到第三存储器区 13，作为与块单位相

等的“大单位”大小的数据（步骤 ST6）。

控制器 10 通过从第一、第二、第三和第四存储器区 11、12、13 和 14 收集按照块单位大小排列的逻辑地址范围中所包含的有效数据而将页单位数据合并为块单位数据（碎片整理）。

在完成组成块单位数据的有效数据之后，控制器 10 指示非易失性半导体存储器 22 将该块单位数据写入第三存储器区 13 的空块中。

7. 控制器 10 使第一、第二、第三和第四存储器区 11、12、13 和 14 中的包含在写入数据的逻辑地址范围中的数据无效（步骤 ST7）。

如果块中的所有数据变为无效数据，那么控制器 10 释放该块，并在物理块管理表中将该块的状态从“现用”状态设定为“空闲”状态。

8. 控制器 10 判断是否条目中的所有逻辑地址都已经被处理（步骤 ST8）。如果条目中所有逻辑地址都已经被处理，该处理完成。如果并非条目中所有逻辑地址都被处理，该处理返回到步骤 ST3。

在完成处理 P1 之后，如果从第四存储器区 14 溢出的块中存留有有效数据，控制器 10 在物理块管理表中将对应于该块的条目设定为“第二存储器区 12（现用）”。

在从第四存储器区 14 向第二存储器区 12 的数据传送中，控制器仅仅更新页 FIFO 管理表和物理块管理表，而不指示非易失性半导体存储器 22 读取/写入数据（移动处理）。

如果在用于页附加的物理块中不存在空页，控制器 10 通过搜寻物理块管理表获得空闲块。在擦除空闲块中的数据之后，该块被新分配给用于页附加的物理块。控制器 10 搜寻页管理表中的未使用的条目。将与用于页附加的物理块相对应的物理地址记录在未使用的条目中。

根据块从第四存储器区 14 的移动，在第二存储器区 12 中以页单位管理的块的数目增加。如果第二存储器区 12 中的块的数目超过允许范围，也就是，被限定为第二存储器区 12 的容量的预定的块数目，控制器 10 通过下面的过程执行压紧或执行从第二存储器区 12 向第三存储器区 13 的数据传送处理。

### C. 处理实例 1

图 28 示出处理实例 1 的流程图。

1. 控制器 10 扫描页管理表，并对第二存储器区 12 中所存储的与页单位相等的“小单位”的数据的数目(逻辑地址的数目)进行计数(步骤 ST1)。

在步骤 ST1，具有在页 FIFO 管理表中所包含的物理地址的条目以及与用于页附加的物理块相对应的条目不是要扫描的目标。也就是，控制器 10 仅扫描第二存储器区 13。

2. 控制器 10 判断第二存储器区 12 中所存储的页单位的有效数据的总数目是否不大于预定阈值(第四条件)。例如，预定阈值可以是第二存储器区 12 中可存储的页单位数据的数目(步骤 ST2)。

如果有有效数据的总数目大于预定阈值，由于第二存储器区 12 中的块的数目不能通过压紧而减少到允许范围，该处理转到步骤 ST3。如果有效数据的总数目不大于预定阈值，该处理转到步骤 ST6。

3. 控制器 10 基于预定条件而选择第二存储器区 12 中的有效数据，并将所选择的数据传送到第三存储器区 13 作为与块单位相等的“大单位”的数据(步骤 ST3)。例如，预定条件可以与(小节 I. 中描述的)“C. 从第二存储器区到第三存储器区的数据传送处理”的第二条件基本相同。

控制器 10 通过从第一、第二、第三和第四存储器区 11、12、13 和 14 收集按照块单位大小排列的逻辑地址范围内所包含的有效数据而将页单位的有效数据合并为块单位数据(碎片整理)。

在完成组成块单位数据的有效数据之后，控制器 10 指示非易失性半导体存储器 22 将该块单位数据写入第三存储器区 13 的空块中。

4. 控制器 10 使第一、第二、第三和第四存储器区 11、12、13 和 14 中的包含在写入数据的逻辑地址范围中的数据无效(步骤 ST4)。

如果块中的所有数据变为无效数据，那么控制器 10 释放该块，并在物理块管理表中将该块的状态从“现用”状态设定为“空闲”状态。

5. 控制器 10 判断第二存储器区 12 中的块的数目是否为被限定为第二存储器区 12 的容量的预定的块数目或更少(步骤 ST5)。

如果第二存储器区 12 中的块的数目为被限定为第二存储器区 12 的容量的预定的块数目或更少，该处理完成。如果第二存储器区 12 中的块的数目大于被限定为第二存储器区 12 的容量的预定的块数目，该处理返回到步骤 ST1。

6. 控制器 10 通过搜寻物理块管理表而获得空闲块。在擦除空闲块中的数据之后，该块被分配给压紧块。控制器 10 在页管理表中搜寻未使用的条目。压紧块的物理地址与未使用的条目相关联（步骤 ST6）。

7. 控制器 10 在第二存储器区 12 中以从具有最小数目的有效数据的块开始的次序顺序地选择页单位的有效数据（步骤 ST7）。所选择的有效数据被复制到压紧块，并且页管理表的与压紧块相对应的条目中的逻辑地址被更新为被复制的数据的逻辑地址。

控制器 10 通过将物理块管理表的该条目更新为“第二存储器区 12(现用)”而将被有效数据填充的压紧块分配给第二存储器区 12。

在步骤 ST7（压紧），可以将被复制的数据的逻辑地址范围内所包含的最新有效数据从第一存储器区 11 中读出，并用最新的有效数据改写被复制的数据。使第一存储器区 11 中的成为被复制的数据的扇区单位数据变为无效状态。

8. 控制器 10 使得第二存储器区 12 中的与被复制的数据具有相同逻辑地址的数据无效（步骤 ST8）。如果块中的所有数据变为无效数据，那么控制器 10 释放该块，并在物理块管理表中将该块的状态从“现用”状态设定为“空闲”状态。

9. 控制器 10 判断第二存储器区 12 中的块的数目是否为被限定为第二存储器区 12 的容量的预定的块数目或更少（步骤 ST9）。

如果第二存储器区 12 中的块的数目为被限定为第二存储器区 12 的容量的预定的块数目或更少，该处理完成。如果第二存储器区 12 中的块的数目大于被限定为第二存储器区 12 的容量的预定的块数目，该处理返回到步骤 ST6。

#### D. 处理实例 2

图 29 示出处理实例 2 的流程图。

1. 控制器 10 扫描页管理表，并选择具有最小的“小单位”（其等于页单位）的有效数据的数目（逻辑地址的数目）的两个块（步骤 ST1）。

在步骤 ST1，具有在页 FIFO 管理表中所包含的物理地址的条目以及与用于页附加的物理块相对应的条目不是要扫描的目标。也就是，控制器 10 仅扫描第二存储器区 13。

2. 控制器 10 判断页单位的有效数据的总数目是否不大于预定阈值（例如，第三单位中所包含的第二单位的数目）（第四条件）（步骤 ST2）。

如果有效数据的总数目大于预定阈值，由于第二存储器区 12 中的块的数目不能通过压紧而减少到允许范围，该处理转到步骤 ST3。如果有效数据的总数目不大于预定阈值，该处理转到步骤 ST6。

3. 控制器 10 基于预定条件选择第二存储器区 12 中的有效数据，并将所选择的数据传送到第三存储器区 13 作为与块单位相等的“大单位”的数据（步骤 ST3）。例如，预定条件可以与（小节 I. 中描述的）“C. 从第二存储器区到第三存储器区的数据传送处理”的第二条件基本相同。

控制器 10 通过从第一、第二、第三和第四存储器区 11、12、13 和 14 收集按照块单位大小排列的逻辑地址范围内所包含的有效数据而将页单位的有效数据合并为块单位数据（碎片整理）。

在完成组成块单位数据的有效数据之后，控制器 10 指示非易失性半导体存储器 22 将该块单位数据写入第三存储器区 13 的空块中。

4. 控制器 10 使第一、第二、第三和第四存储器区 11、12、13 和 14 中的包含在写入数据的逻辑地址范围中的数据无效（步骤 ST4）。

如果块中的所有数据变为无效数据，那么控制器 10 释放该块，并在物理块管理表中将该块的状态从“现用”状态设定为“空闲”状态。

5. 控制器 10 判断第二存储器区 12 中的块的数目是否为被限定为第二存储器区 12 的容量的预定的块数目或更少（步骤 ST5）。

如果第二存储器区 12 中的块的数目为被限定为第二存储器区 12 的容量的预定的块数目或更少，该处理完成。如果第二存储器区 12 中的块的数

目大于被限定为第二存储器区 12 的容量的预定的块数目，该处理返回到步骤 ST1。

6. 控制器 10 通过搜寻物理块管理表而获得空闲块。在擦除空闲块中的数据之后，该块被分配给压紧块。控制器 10 在页管理表中搜寻未使用的条目。压紧块的物理地址与未使用的条目相关联（步骤 ST6）。

7. 控制器 10 在第二存储器区 12 中以从具有最小的有效数据数目的块开始的次序顺序地选择页单位的有效数据（步骤 ST7）。所选择的有效数据被复制到压紧块，并且页管理表中的与压紧块相对应的条目中的逻辑地址被更新为被复制的数据的逻辑地址。

控制器 10 通过将物理块管理表的条目更新为“第二存储器区 12（现用）”而将被有效数据填充的压紧块分配给第二存储器区 12。

在步骤 ST7（压紧），可以将被复制的数据的逻辑地址范围中所包含的最新有效数据从第一存储器区 11 中读出，并且用最新的有效数据改写被复制的数据。使第一存储器区 11 中的成为被复制的数据的扇区单位数据变为无效状态。

8. 控制器 10 使得在第二存储器区 12 中与被复制的数据具有相同逻辑地址的数据无效（步骤 ST8）。如果块中的所有数据变为无效数据，那么控制器 10 释放该块，并在物理块管理表中将该块的状态从“现用”状态设定为“空闲”状态。

9. 控制器 10 判断第二存储器区 12 中的块的数目是否为被限定为第二存储器区 12 的容量的预定的块数目或更少（步骤 ST9）。

如果第二存储器区 12 中的块的数目为被限定为第二存储器区 12 的容量的预定的块数目或更少，该处理完成。如果第二存储器区 12 中的块的数目大于被限定为第二存储器区 12 的容量的预定的块数目，该处理返回到步骤 ST6。

在处理实例 2 的步骤 ST1 中，尽管选择了具有最小的有效数据数目的两个块，但是该数目并不限于两个，可以选择两个或更多个块。

此外，处理实例 2 的步骤 ST2 中的“预定阈值”可以被设定为比所选

择的块的数目小一的块中可存储的页单位数据的数目。

## (2) 第二实施例

图 30 示出根据第二实施例的半导体存储装置。

“小单位”的大小是页单位大小的自然数倍，或者页单位的大小是“小单位”大小的自然数倍。

“大单位”的大小是“小单位”的大小的两倍或更大的自然数倍，同时，块单位的大小是“大单位”的大小的两倍或更大的自然数倍。

然而，通过将页进行划分而对其进行管理，具体地，“小单位”的大小可以是扇区单位的大小的自然数倍，页单位的大小可以是“小单位”的大小的两倍或更大的自然数倍。

各个单位之间的上述关系可以被设定为下面的实例：扇区单位（第一单位）<“小单位”<页单位（第二单位）<“大单位”<块单位（第三单位）。

在第二实施例中，轨道单位用作为“大单位”。轨道单位的大小是页单位的大小的两倍或更大的自然数倍，而块单位的大小是轨道单位的大小的两倍或更大的自然数倍。

根据轨道单位的使用，执行使用轨道管理表和轨道 FIFO 管理表而不是块管理表的数据管理。

如同第一实施例，为了简化解释，将页单位用作“小单位”。然而，簇（cluster）单位可以用作“小单位”。簇单位的大小是扇区单位的大小的两倍或更大的自然数倍，页单位的大小是簇单位的大小的两倍或更大的自然数倍。稍后描述使用簇单位的数据管理。

第一存储器区 11 暂时存储来自主机设备的数据。通过扇区单位（第一单位）或更小的单位将数据写入第一存储器区 11 中。第一存储器区 11 包括在诸如 DRAM 的易失性半导体存储器中。

第二存储器区 12 由非易失性半导体存储器 22 中的块构成。在非易失性半导体存储器 22 中，一次执行读取/写入的单位是页（第二单位），一次执行擦除的单位是块（第三单位）。块单位的大小是页单位的大小的自然数倍。第二存储器区 12 通过与页单位相等的“小单位”存储数据。

第三存储器区 13 由非易失性半导体存储器 22 中的块构成，并通过与轨道单位相等的“大单位”存储数据。

第四存储器区 14 由非易失性半导体存储器 22 中的块构成，并通过与页单位相等的“小单位”存储数据。

第五存储器区 15 由非易失性半导体存储器 22 中的块构成，并通过与轨道单位相等的“大单位”存储数据。

假定第一存储器区 11 的存储容量大于非易失性半导体存储器 22 中的一个块单位的大小，并假定非易失性半导体存储器 22 的存储容量大于提供为半导体存储装置（例如，SSD）的产品规格的存储容量。

如下将非易失性半导体存储器 22 的存储容量分配给第二、第三、第四和第五存储器区 12、13、14 和 15。

存储容量被分配给第三和第五存储器区 13 和 15，使得第三和第五存储器区 13 和 15 的总存储容量大于提供为半导体存储装置的产品规格的存储容量（例如，分配这样的容量，该容量比提供为半导体存储装置的产品规格的存储容量大了大约 1 至 5%）。

尽管第三和第五存储器区 13 和 15 之间的容量的比例并不受限制，但是，例如，第三存储器区 13 的存储容量被设定为与提供为半导体存储装置的产品规格的存储容量相同，而第五存储器区 15 的存储容量被设定为第三存储器区 13 的存储容量的大约 1 至 5%。

将通过从非易失性半导体存储器 22 的存储容量中减去第三和第五存储器区 13 和 15 的存储容量而剩余的存储容量分配给第二和第四存储器区 12 和 14。第二和第四存储器区 12 和 14 的每个存储容量以及它们之间的比例并不受限制。

例如，第二、第三、第四和第五存储器区 12、13、14 和 15 由诸如 NAND 型闪速存储器的非易失性半导体存储器 22 中的一个或多个块构成。

在第二实施例中，除了在第一实施例中描述的第一、第二、第三和第四存储器区 11、12、13 和 14 之外，还通过对其分配一个或多个块而提供第五存储器区。

如同第一实施例中一样，代表数据大小的第一、第二和第三单位不包括冗余数据（ECC、内部控制标志等等），该冗余数据在半导体存储装置中被添加到来自主机设备的主数据。

控制器 10 操作用于执行数据管理的程序。控制器 10 所实现的功能可以作为硬件和软件的任何一者或两者的结合来执行。这些功能被执行为硬件还是软件取决于实际实施例或对整个系统施加的设计约束。

当控制器 10 的主存储器由诸如 DRAM 的易失性半导体存储器构成时，第一存储器区 11 可被配置在控制器 10 的主存储器中。

控制器 10 包括高速缓冲存储器管理表、页管理表、轨道管理表、页 FIFO 管理表、轨道 FIFO 管理表以及物理块管理表，以管理从主机设备通过逻辑地址存取的数据存储在第一、第二、第三、第四和第五存储器区 11、12、13、14 和 15 的何处。

#### - 高速缓冲存储器管理表 -

图 30 的高速缓冲存储器管理表通过与页单位相等的“小单位”控制在第一存储器区 11 中所存储的数据。通过扇区单位执行对有效数据的控制。

如同第一实施例中一样，图 21 中示出高速缓冲存储器管理表的配置。由于在第一实施例中已经描述了高速缓冲存储器管理表，因此在此省略对其的描述。

#### - 页管理表 -

图 30 的页管理表通过与页单位相等的“小单位”控制在第二和第四存储器区 12 和 14 中所存储的数据。

如同第一实施例中一样，图 22 中示出页管理表的配置。由于在第一实施例中已经描述了页管理表，因此在此省略对其的描述。

#### - 轨道管理表 -

图 31 示出轨道管理表的实例。

轨道管理表通过与轨道单位相等的“大单位”来控制在第三和第五存储器区 13 和 15 中所存储的数据。

假定为第三和第五存储器区 13 和 15 中的一个块分配一个条目。

为了登记处理中的块，假定条目的数目具有容许量，该容许量为在第三和第五存储器区 13 和 15 内可以包含的块的数目，也就是，提供对（第三和第五存储器区 13 和 15 的总容量）/（块单位的大小）的容许量的数目。

分配到第三存储器区 13 或第五存储器区 15 的块的物理地址与每个条目相关联，并且块中的轨道单位数据的逻辑地址被记录在每个条目中。

页可用性被配置为能够为轨道单位的区中的页区分“写入允许”状态（该存储区是空的）和“写入禁止”状态（该存储区是无效的，这是因为已经在其中一次写入旧数据，新数据被写入另一存储区中）。

在该实例中，通过块单位配置条目；然而，为了从数据的逻辑地址高速搜寻块的物理地址，可以通过以逻辑地址的次序排列的轨道单位来配置轨道管理表的条目。

#### - 页 FIFO 管理表 -

图 30 的页 FIFO 管理表控制分配给第四存储器区 14 的块中的数据。

如同第一实施例中一样，图 24 中示出页 FIFO 管理表的配置。由于在第一实施例中已经描述了页 FIFO 管理表，因此在此省略对其的描述。

#### - 轨道 FIFO 管理表 -

图 32 示出轨道 FIFO 管理表的实例。

轨道 FIFO 管理表控制分配给第五存储器区 15 的块中的数据。

假定为第五存储器区 15 中的一个块分配一个条目。假定条目的数目为可以分配给第五存储器区 15 的块的数目，也就是，（第五存储器区 15 的总容量）/（块单位的大小）。

第五存储器区 15 通过使用轨道 FIFO 管理表以块单位的 FIFO（先进先出）结构进行管理。

与新分配给（输入到）第五存储器区 15 的块相对应的条目被添加到轨道 FIFO 管理表的顶部（入口侧），并且原本登记在轨道 FIFO 管理表中的条目逐一向后移位。

当条目的数目超过允许范围时，将这样的块从第五存储器区 15 输出，该块具有最旧的分配次序且与轨道 FIFO 管理表的底部（出口侧）处的条

目相关联。

### - 物理块管理表 -

图 33 示出物理块管理表的实例。

物理块管理表控制非易失性半导体存储器 22 中的块的使用。

假定为一个块（物理块）分配一个条目。假定条目的数目为可以用作数据区的块的数目。每个条目与块的物理地址相关联，并存储块的使用（存储区（块）是用作第二、第三、第四和第五存储器区（现用）还是未使用（空闲））。

描述图 30 的控制器 10 所执行的处理流程。

第一存储器区 11 中所存储的数据被分类为“小单位”或“大单位”，“并且小单位”数据被输出到第四存储器区 14。第四存储器区 14 中的 FIFO 处理的操作与第一实施例中的相同。

也就是，第四存储器区 14 中的 FIFO 处理与图 26 的流程相同。适用于从第四存储器区 14 溢出的块的处理与图 27 的流程基本相同（然而，“大单位”数据的目的地是第五存储器区 15）。

根据该配置，如图 28 或 29 的流程所示，在第二存储器区 12 中将要经受压紧的目标是从第四存储器区 12 中输出的具有低更新频率的数据，并且擦除计数得以减小以防止存储器基元的劣化。

然而，在第二实施例中，被判定为从第一存储器区 11 作为“大单位”数据输出的数据以及被判定为从第二和第四存储器区 12 和 14 作为“大单位”数据输出的数据被划分为具有高更新频率的数据和具有低更新频率的数据。仅用于具有低更新频率的数据的技术在原理中描述的将要经受压紧的目标。

在该实施例中，具有比块单位小的大小的轨道单位用作“大单位”，并且第三和第五存储器区 13 和 15 中的数据管理以轨道单位执行。也就是，管理单位的大小小于第三和第五存储器区 13 和 15 中块单位（最小擦除单位）的大小，因此，在块中产生无效数据，从而需要执行压紧处理。

这里，具有高更新频率的数据和具有低更新频率的数据被彼此区分，

并且，为了提高压紧的效率，在第三存储器区 13 之前处置具有块单位的 FIFO 结构的第五存储器区 15。

将描述下面的操作。被判定作为“大单位”数据从第一存储器区 11 输出的数据和被判定作为“大单位”数据从第二和第四存储器区 12 和 14 输出的数据经受第五存储器区 15 中的 FIFO 处理。

#### A. 第五存储器区中的 FIFO 处理

图 34 示出第五存储器区 15 中的 FIFO 处理。为了简化解释，特别考虑被判定作为“大单位”数据从第一存储器区 11 输出的数据。

1. 控制器 10 参考轨道管理表中的与准备用于以附加方式写入数据的块（下文称为用于轨道附加的物理块）相对应的条目。控制器 10 将从第一存储器区 11 输出的数据作为与轨道单位相等的“大单位”的数据而存储在用于轨道附加的物理块的具有写入允许状态的轨道单位的区中（步骤 ST1）。

控制器 10 搜索高速缓冲存储器管理表，并判断被判定为将要输出的、组成轨道单位数据的所有扇区单位数据是否存在于第一存储器区 11 中。

如果没有完成第一存储器区 11 中的所有扇区单位数据，控制器 10 从第二、第三、第四和第五存储器区 12、13、14 和 15 收集遗漏数据。

在完成组成轨道单位数据的所有扇区单位数据之后，控制器 10 指示非易失性半导体存储器 22 将该轨道单位数据写入用于轨道附加的物理块中。

2. 控制器 10 更新轨道管理表中的这样的条目中所记录的逻辑地址，该条目对应于其中已经写入轨道单位数据的轨道单位的区（页）（步骤 ST2）。在第二、第三、第四和第五存储器区 12、13、14 和 15 中已经被写入的相同逻辑地址范围中所包含的旧数据变为无效数据。

3. 控制器 10 判断在用于轨道附加的物理块中是否存在轨道单位的空区（空页）（步骤 ST3）。如果没有检测到空页，该处理转到步骤 ST4。如果检测到空页，该处理返回到步骤 ST1。

4. 控制器 10 将轨道 FIFO 管理表的条目逐一向后移位，并将用于轨道附加的物理块的物理地址添加到轨道 FIFO 管理表的顶部处的条目中

(步骤 ST4)。结果，用于轨道附加的物理块被分配给第四存储器区 14。

5. 控制器 10 将物理块管理表中的与该块对应的条目更新为“第三存储器区 13 (现用)”(步骤 ST5)。

在从第五存储器区 15 向第三存储器区 13 的数据传送中，控制器仅仅更新轨道 FIFO 管理表和物理块管理表，而不指示非易失性半导体存储器 22 读取/写入数据(移动处理)。

## B. 处理实例 1

图 35 示出处理实例 1 的流程图。

1. 控制器 10 通过搜寻物理块管理表获得空闲块。在擦除空闲块中的数据之后，该块被分配给压紧块。控制器 10 在轨道管理表中搜寻未使用的条目。压紧块的物理地址与未使用的条目相关联(步骤 ST1)。

2. 控制器 10 通过扫描轨道管理表以从具有最小的有效数据数目的块开始的次序顺序地选择轨道单位的有效数据。所选择的有效数据被复制到压紧块，并且轨道管理表中的与压紧块相关联的条目中的逻辑地址被更新为被复制的数据的逻辑地址(步骤 ST2)。

在轨道管理表的扫描中，不扫描与轨道 FIFO 管理表中所包含的物理地址相关联的条目和与用于轨道附加的物理块相对应的条目。也就是，扫描第三存储器区 13，但不扫描第五存储器区 15。

在步骤 ST2(压紧)，可以将被复制的数据的逻辑地址范围中所包含的有效数据从第一、第二和第四存储器区 11、12 和 14 中读出，并且用该有效数据改写被复制的数据。使该压紧中所涉及的第一、第二和第四存储器区 11、12 和 14 中的有效数据变为无效状态。

3. 如果块中的所有数据变为无效数据，那么控制器 10 释放该块，并在物理块管理表中将该块的状态从“现用”状态设定为“空闲”状态(步骤 ST3)。

4. 控制器 10 判断第三存储器区 13 中的块的数目是否为被限定为第三存储器区 13 的容量的预定的块数目或更少(步骤 ST4)。

如果第三存储器区 13 中的块的数目为被限定为第三存储器区 13 的容

量的预定的块数目或更少，该处理完成。如果第三存储器区 12 中的块的数目大于被限定为第三存储器区 13 的容量的预定的块数目，该处理返回到步骤 ST1。

### C. 处理实例 2

压紧可能不能够简单地通过使用第三存储器区 13 中的块来执行。具体地，当作为半导体存储装置的产品规格的存储容量大于第三存储器区 13 的存储容量而小于第三和第五存储器区 13 和 15 的总存储容量时，可能不能够执行压紧。

这种情况的发生可能由于这样的需求，即，使得作为产品规格的容量尽可能接近于半导体存储装置中的 NAND 型闪速存储器的总容量。

在这种情况下，当第三存储器区 13 中存在的无效数据的总大小（存储容量）没有达到块单位的大小时，不管在第三存储器区 13 中执行多少次压紧，也不能新产生空闲块。

因此，在上述情形中，仅仅在例外时候（第五条件），压紧可以被应用于第三存储器区 13 和第五存储器区 15 两者。

图 36 示出处理实例 2 的流程图。

- 控制器 10 通过搜寻物理块管理表来获得空闲块。在擦除该空闲块中的数据之后，该块被分配一个压紧块。控制器 10 在轨道管理表中搜寻未使用的条目。压紧块的物理地址与该未使用的条目相关联（步骤 ST1）。

- 通过扫描轨道管理表，控制器 10 以从具有最小的有效数据数目的块开始的次序顺序地选择轨道单位的有效数据。所选择的有效数据被复制到压紧块中，并且轨道管理表中的与该压紧块相关联的条目中的逻辑地址被更新为被复制的数据的逻辑地址（步骤 ST2）。

在扫描轨道管理表时，与轨道 FIFO 管理表中所包含的物理地址相关联的条目也被扫描。即，第三存储器区 13 和第五存储器区 15 被扫描。

在步骤 ST2（压紧）中，可以将被复制的数据的逻辑地址范围内所包含的有效数据从第一、第二和第四存储器区 11、12 和 14 中读出，并用该有效数据改写被复制的数据。使该压紧中所涉及的第一、第二和第四存储

器区 11、12 和 14 中的有效数据变为无效状态。

3. 如果块中的所有数据变为无效数据，那么控制器 10 释放该块，并在物理块管理表中将该块的状态从“现用”状态设定为“空闲”状态（步骤 ST3）。

4. 控制器 10 将该压紧块添加到轨道 FIFO 管理表的顶部(步骤 ST4)。这是因为需要减少第五存储器区 15 中的无效数据。

如果第五存储器区 15 中的无效数据的数目减少，则第三存储器区 13 中的无效数据的数目增加。因此，如上述处理实例 1 所示，压紧仅仅应用于第三存储器区 13，从而收集第三存储器区 13 中的有效数据，并可以在第三存储器区 13 中产生空闲块。

5. 控制器 10 判断第三和第五存储器区 13 和 15 中的块的数目是否为被限定为第三和第五存储器区 13 和 15 的容量的预定的块数目或更少（步骤 ST5）。

如果第三和第五存储器区 13 和 15 中的块的数目为被限定为第三和第五存储器区 13 和 15 的容量的预定的块数目或更少，则该处理结束。如果第三和第五存储器区 13 和 15 中的块的数目大于被限定为第三和第五存储器区 13 和 15 的容量的预定的块数目，则该处理返回步骤 ST1。

在处理实例 1 和 2 中的每个步骤 ST1 中，与第一实施例中的处理实例 2（图 29）一样地，可以选择具有最小数目的轨道单位有效数据的两个或多个块，并且可将该有效数据复制到压紧块中。

在第二实施例中，控制器 10 将存储区（块）分配给第二存储器区 12、第三存储器区 13、第四存储器区 14 和第五存储器区 15，从而执行非易失性半导体存储器中的数据管理。然而，并不限于此。

例如，可通过配置第二存储器区 12、第三存储器区 13、第五存储器区 15 而不配置第四存储器区 14 来执行数据管理。另外，可通过配置第三存储器区 13 和第五存储器区 15 而不配置第二存储器区 12 和第四存储器区 14 来执行数据管理。

### （3）第三实施例

第三实施例涉及第二和第四存储器区 12 和 14 中的数据管理配置，以减少执行成本和验证成本。

图 37 示出根据第三实施例的半导体存储装置。

第一存储器区 11 暂时存储来自主机设备的数据。数据通过扇区单位（第一单位）或更小的单位而被写入第一存储器区 11 中。第一存储器区 11 包含在诸如 DRAM 的易失性半导体存储器中。

第二存储器区 12 由非易失性半导体存储器 22 中的块构成。在非易失性半导体存储器 22 中，一次执行读取/写入的单位是页（第二单位），并且一次执行擦除的单位是块（第三单位）。块单位的大小是页单位的大小的自然数倍。第二存储器区 12 通过与页单位相等的“小单位”来存储数据。

第三存储器区 13 由非易失性半导体存储器 22 中的块构成，并通过与块单位相等的“大单位”来存储数据。

第四存储器区 14 由非易失性半导体存储器 22 中的块构成，并通过与页单位相等的“小单位”来存储数据。

假定第一存储器区 11 的存储容量大于非易失性半导体存储器 22 中的一个块单位的大小，并假定非易失性半导体存储器 22 的存储容量大于提供为半导体存储装置（例如，SSD）的产品规格的存储容量。

如下将非易失性半导体存储器 22 的存储容量分配给第二、第三和第四存储器区 12、13 和 14。

将等于或大于提供为半导体存储装置的产品规格的存储容量的存储容量分配给第三存储器区 13。

将从非易失性半导体存储器 22 的存储容量中减去第三存储器区 13 的存储容量而剩余的存储容量分配给第二和第四存储器区 12 和 14。第二和第四存储器区 12 和 14 的每个存储容量以及它们之间的比例并不受限制。

例如，第二、第三和第四存储器区 12、13 和 14 由诸如 NAND 型闪速存储器的非易失性半导体存储器 22 中的一个或多个块构成。

代表数据大小的第一、第二和第三单位不包括冗余数据（ECC、内部控制标志等等），所述冗余数据在半导体存储装置中被添加到来自主机设

备的主数据。

控制器 10 具有 CPU 和主存储器，并可以操作用于执行数据管理的程序。在本实施例中，通过控制器 10 实现的功能可以作为硬件和软件的任何一者或两者的组合来执行。这些功能是作为硬件或是软件来执行取决于实际实施例或对整个系统施加的设计约束。

当控制器 10 的主存储器由诸如 DRAM 的易失性半导体存储器构成时，第一存储器区 11 可以被配置在控制器 10 的主存储器中。

控制器 10 包括高速缓冲存储器管理表、页管理表、块管理表、页 FIFO 管理表以及物理块管理表，以管理从主机设备通过逻辑地址存取的数据存储在第一、第二、第三和第四存储器区 11、12、13 和 14 的何处。在半导体存储装置的操作期间，这些管理表被扩展到控制器 10 的主存储器上。

#### - 高速缓冲存储器管理表 -

图 37 的高速缓冲存储器管理表通过与页单位相等的“小单位”控制在第一存储器区 11 中所述存储的数据。通过扇区单位执行对有效数据的控制。

如同第一实施例中一样，图 21 中示出高速缓冲存储器管理表的配置。由于在第一实施例中已经描述了高速缓冲存储器管理表，因此在此省略对其的详细描述。

#### - 页管理表 -

图 37 的页管理表通过与页单位相等的“小单位”控制在第二和第四存储器区 12 和 14 中所存储的数据。

如同第一实施例中一样，图 22 中示出页管理表的配置。由于在第一实施例中已经描述了页管理表，因此在此省略对其的详细描述。

#### - 块管理表 -

图 37 的块管理表通过与块单位相等的“大单位”控制在第三存储器区 13 中所存储的数据。

如同第一实施例中一样，图 23 中示出块管理表的配置。由于在第一实施例中已经描述了块管理表，因此在此省略对其的详细描述。

### - 页 FIFO 管理表 -

图 37 的页 FIFO 管理表控制分配给第四存储器区 14 的块中的数据。

如同第一实施例中一样，图 24 中示出页 FIFO 管理表的配置。由于在第一实施例中已经描述了页 FIFO 管理表，因此在此省略对其的详细描述。

### - 物理块管理表 -

图 37 的物理块管理表控制非易失性半导体存储器 22 中的块的使用。

如同第一实施例中一样，图 25 中示出物理块管理表的配置。由于在第一实施例中已经描述了物理块管理表，因此在此省略对其的详细描述。

描述图 37 的控制器 10 所执行的处理流程。

描述图 37 的控制器 10 的处理流程。

控制器 10 首先将来自主机设备的扇区单位（第一单位）数据写入第一存储器区 11 中，并将数据在其中存储历时特定周期。对于该数据存储处理，可适用小节 I. 中描述的“A. 第一存储器区中的数据存储处理”。

控制器 10 基于预定条件（与小节 I. 中描述的“B. 从第一存储器区的数据输出处理”的第一条件基本相同）区分在第一存储器区 11 中所存储的数据应该以“小单位（第一管理单位）”还是“大单位（第二管理单位）”来管理。

“小单位”的大小是页单位的大小的自然数倍，或者页单位的大小是“小单位”的大小的自然数倍。

“大单位”的大小是“小单位”的大小的两倍或更大的自然数倍，同时，是块单位的大小的自然数倍。

在该实施例中，为了简化解释，如下假定管理表中所使用的每个单位：

作为第二和第四存储器区 12 和 14 中的数据管理单位的“小单位”的大小等于页单位（第二单位）的大小。作为第三存储器区 13 中的数据管理单位的“大单位”的大小等于块单位（第三单位）的大小。

然而，通过将页进行划分而对其进行管理，具体地，“小单位”的大小可以是扇区单位的大小的自然数倍，并且页单位的大小可以是“小单位”的大小的两倍或更大的自然数倍。

可替代地，集中地控制多个页，具体地，“小单位”的大小可以是页单位的大小的两倍或更大的自然数倍，并且块单位的大小可以是“小单位”的大小的两倍或更大的自然数倍。

同样地，通过将块进行划分而对其进行控制，具体地，“大单位”的大小可以是“小单位”的大小的两倍或更大的自然数倍，并且块单位的大小可以是“大单位”的大小的两倍或更大的自然数倍。

可替代地，集中地控制多个块，具体地，“大单位”的大小可以是块单位的大小的两倍或更大的自然数倍。

各个单位之间的上述关系可以被设定为下面的实例：扇区单位（第一单位）<“小单位”<页单位（第二单位）<块单位（第三单位）≤“大单位”。

如果第一存储器区 11 中所存储的数据以“小单位”进行管理，则数据被传送到第四存储器区 14。如果第一存储器区 11 中所存储的数据以“大单位”进行管理，则数据被传送到第三存储器区 13。

该数据输出处理与小节 I. 中描述的“B. 从第一存储器区的数据输出处理”基本相同。然而，与小节 I. 不同的是，“小单位”数据的目的地是第四存储器区 14。

#### A. 第四存储器区中的 FIFO 处理

如已经描述的，第四存储器区 14 具有块单位的 FIFO 结构。图 38 示出第四存储器区 14 中的 FIFO 处理。

1. 控制器 10 参考页管理表中的与准备用于以附加方式写入数据的块（下文称为用于页附加的物理块）相对应的条目。控制器 10 将从第一存储器区 11 输出的数据作为与页单位相等的“小单位”的数据存储在用于页附加的物理块的写入允许状态的页中（步骤 ST1）。

2. 控制器 10 更新页管理表中的这样的条目中所记录的逻辑地址，该条目对应于其中已经写入页单位数据的页（步骤 ST2）。在第二和第四存储器区 12 和 14 中已被写入的相同逻辑地址范围内所含的旧数据变为无效数据。

3. 控制器 10 判断在用于页附加的物理块中是否存在空页（步骤 ST3）。

如果没有检测到空页，该处理转到步骤 ST4。如果检测到空页，该处理返回到步骤 ST1。

4. 控制器 10 将页 FIFO 管理表的条目逐一向后移位，并将用于页附加的物理块的物理地址添加到页 FIFO 管理表的顶部处的条目中（步骤 ST4）。结果，用于页附加的物理块被分配给第四存储器区 14。

5. 控制器 10 针对第四存储器区 14 中的其物理地址被记录在页 FIFO 管理表中的所有块执行下面的处理 P1（步骤 ST5）。

处理 P1 在采用压紧这一点上与第一实施例和第二实施例不同。在第四存储器区 14 中的块的利用效率很差的情况下，这一点非常有效。为了抑制写入操作的增加，具有很多有效数据的块被排除在压紧对象之外。

#### B. 处理 P1

图 39 示出处理 P1 的流程图。图 40 示出在执行处理 P1 期间第四存储器区 14 中的块的状态。每个块由多个页组成。通过参考页管理表中的页可用性，使每个页为包括“有效”、“无效”和“空”的三种状态中的任何一种。

1. 控制器 10 通过在页 FIFO 管理表中所记录的物理地址处搜寻页管理表，针对第四存储器区 14 中的所有块，对每个块中所存储的有效数据的数目进行计数（步骤 ST1）。

2. 控制器 10 判断是否存在这样的块，在该块中，在步骤 ST1 处计数的有效数据的数目为预定阈值或更大。例如，预定阈值可以被设定为块单位（“大单位”）的一个区中可存储的页单位（“小单位”）数据的总数目的 50%（步骤 ST2）。

如果检测到其中有效数据的数目为预定阈值或更大的块，该处理转到步骤 ST3。如果没有检测到这样的块，该处理转到步骤 ST4。

3. 控制器 10 将其中有效数据的数目为预定阈值或更大的块移动到第二存储器区 12（步骤 ST3）。也就是，针对该块的物理地址，控制器 10 使页 FIFO 管理表的条目无效，并将物理块管理表的条目更新为“第二存储器区（现用）”。

在从第四存储器区 14 向第二存储器区 12 的数据传送中，控制器仅仅更新页 FIFO 管理表和物理块管理表，而不指示非易失性半导体存储器 22 读取/写入数据（移动处理）。

4. 控制器 10 在第四存储器区 14 中以从具有最旧分配次序的块开始的次序顺序地选择有效数据。所选择的有效数据被复制到被擦除的空闲块（压紧块）中。控制器 10 将被有效数据填充的压紧块分配给第二存储器区 12（步骤 ST4）。

5. 控制器 10 使第四存储器区 14 中的与被复制的数据具有相同逻辑地址的数据无效。如果块中的所有数据变为无效数据，那么控制器 10 释放该块，并在物理块管理表中将该块的状态从“现用”状态设定为“空闲”状态（步骤 ST5）。

如果在用于页附加的物理块中不存在空页，控制器 10 通过搜寻物理块管理表获得空闲块。在擦除空闲块中的数据之后，该块被新分配给用于页附加的物理块。控制器 10 搜寻页管理表中的未使用的条目。将与用于页附加的物理块相对应的物理地址记录在该未使用的条目中。

根据块从第四存储器区 14 的移动，在第二存储器区 12 中以页单位管理的块的数目增加。如果第二存储器区 12 中块的数目超过允许范围，也就是，被限定为第二存储器区 12 的容量的预定的块数目，控制器 10 通过下面的过程执行压紧或执行从第二存储器区 12 向第三存储器区 13 的数据传送处理。

此外，与第一实施例不同，处理 P1 不包括向第三存储器区 13 的数据传送处理（碎片整理）。这简化了从第四存储器区 14 向第二存储器区 12 的数据传送处理。

### C. 处理实例

图 41 示出处理实例的流程图。图 42 至 46 示出在执行图 41 的处理期间第二存储器区 12 中的块的状态。如图 42 至 46 所示，通过控制器 10 管理第二存储器区 12 中的块的分配次序。

每个块由多个页组成。通过参考页管理表中的页可用性，使每个页为

包括“有效”、“无效”和“空”的三种状态中的任何一种。

1. 根据上述处理 P1，控制器 10 将数据从第四存储器区 14 传送到第二存储器区 12（步骤 ST1）。

2. 控制器 10 判断第二存储器区 12 中的块的数目是否超过允许范围（步骤 ST2）。允许范围可以是被限定为第二存储器区 12 的容量的预定的块数目。

如果块的数目没有超过允许范围，该处理完成。如果块的数目超过允许范围，该处理转到步骤 ST3。

3. 控制器 10 通过参考页管理表而对块的规定范围内所存储的有效数目的数目（条目的数目）进行计数，并判断在该规定范围内所存储的有效数据的总数目是否大于预定阈值（步骤 ST3）。

该规定范围包括例如第二存储器区 12 中的两个相邻块。“相邻块”是指其分配次序是连续的块。图 42 的“窗口”示出块的规定范围。“窗口”的开始位置被设定为包括具有最旧的分配次序的块。

步骤 ST3 处的预定阈值可以是该规定范围内所包含的块当中的一半中可存储的页单位数据的数目。图 42 示出在规定范围内所包含的两个块，并且预定数目被设定为作为两个块的一半的一个块中可存储的页单位数据的数目。

如果有有效数据的数目大于预定阈值，该处理转到步骤 ST4。如果有有效数据的数目为预定阈值或更小，该处理转到步骤 ST7，并且控制器 10 对当前“窗口”执行碎片整理和压紧（图 43 和 44）。

4. 控制器 10 将“窗口”从较旧侧向较新侧移位（步骤 ST4）。具体地，控制器 10 在第二存储器区 12 中从具有最旧的分配次序的块一侧向具有最新的分配次序的块逐一地使“窗口”移位。

5. 控制器 10 判断“窗口”是否超出了第二存储器区 12 中的具有最新分配次序的块（步骤 ST5）。如果“窗口”已经超出了具有最新分配次序的块，该处理转到步骤 ST6。如果“窗口”尚未超出具有最新分配次序的块，该处理返回到步骤 ST3。

6. 控制器 10 选择具有最旧分配次序的块中的所有有效数据，并将所选择的有效数据传送到第三存储器区 13，作为与块单位相等的“大单位”的数据（碎片整理）（步骤 ST6）。在控制器 10 不能检测到第二存储器区 12 中的压紧目标的情况下执行步骤 ST6。

如图 45 所示，从第一、第二、第三和第四存储器区 11、12、13 和 14 中收集这样的逻辑地址范围中所包含的有效数据，该逻辑地址范围是通过按照块单位（“大单位”）的大小排列具有最旧的分配次序的块中所存储的有效数据的逻辑地址而计算得出的。

控制器 10 指示非易失性半导体存储器 22 将块单位数据写入第三存储器区 13 中。在写入该块单位数据之后，控制器 10 释放具有最旧分配次序的块，并且该处理返回到步骤 ST2。“窗口”的位置被重新设置到开始位置。

7. 控制器 10 搜寻物理块管理表并获得空闲块（压紧块）（步骤 ST7）。空闲块被提供用于压紧，并且在步骤 ST7 处所要求的空闲块的数目为规定范围内所包含的块的一半。在图 44 中，提供一个空闲块用于压紧。控制器 10 指示非易失性半导体存储器 22 擦除空闲块中的数据。

8. 控制器 10 顺序地选择“窗口”中所存储的有效数据（步骤 ST8）。如果“窗口”中所存储的所有有效数据都已经处理，则按照从分配次序开始的次序进一步选择位于比上述“窗口”更新一侧的块中所存储的有效数据。

9. 控制器 10 判断第二和第四存储器区 12 和 14 中通过按照块单位（“大单位”）的大小排列所选择的有效数据的逻辑地址而计算得出的逻辑地址范围内所包含的有效数据的总数目是否为预定阈值或更大（步骤 ST9）。步骤 ST9 处的预定阈值可以被设定为在块单位（“大单位”）的一个区中可存储的页单位（“小单位”）数据的总数目的 50%。

如果有效数据的总数目小于预定阈值，该处理转到步骤 ST10。如果有效数据的总数目为预定阈值或更大，该处理转到步骤 ST11。

10. 如图 44 所示，控制器 10 将所选择的有效数据复制（重写）到压

紧块中（步骤 ST10）。将被复制的有效数据的逻辑地址新记录在页管理表中的与压紧块相关联的条目上。在页管理表中原本记录在与分配给第二存储器区 12 的块相关联的条目上的被复制的有效数据的逻辑地址被设定为无效状态。

11. 控制器 10 从第一、第二、第三和第四存储器区 11、12、13 和 14 中收集按照块单位（“大单位”）的大小排列的逻辑地址范围中所包含的有效数据，如图 43 所示，并将所选择的有效数据传送到第三存储器区 13，作为与块单位相等的“大单位”的数据（碎片整理）（步骤 ST11）。

12. 控制器 10 根据步骤 ST10 处的压紧或步骤 ST11 处的碎片整理来释放其中所有数据成为无效数据的块（步骤 ST12）。控制器 10 在物理块管理表中将该块的状态从“现用”状态设定为“空闲”状态，如图 46 所示。

13. 控制器 10 判断压紧块是否被页单位的有效数据填充（步骤 ST13）。如果压紧块并非被有效数据填充，该处理返回到步骤 ST8。如果压紧块是被有效数据填充，该处理转到步骤 ST14。

然而，在即使在步骤 ST8 处选择了所有有效数据而压紧块仍然不能被有效数据填充的情况下，该处理转到步骤 ST14。在这种情况下，其中具有空页的压紧块被分配给第二存储器区 12。

14. 控制器 10 在第二存储器区 12 中将压紧块插入到紧接在“窗口”之前，如图 44 所示。也就是，压紧块被插入在比“窗口”更旧一侧，从而防止新分配给第二存储器区 12 的块再次作为压紧目标。

在更新页管理表和物理块管理表之后，该处理返回到步骤 ST2。当该处理返回到步骤 ST2 并触发新的压紧处理时，“窗口”的位置维持在当前位置，如图 46 所示。

在本处理实例中，控制器 10 仅仅对规定范围（“窗口”）判断是否可应用压紧，从而可以简化检测压紧目标的搜寻处理，并可以降低执行成本和验证成本。

在规定范围内所包含的块的数目不限于两个。控制器 10 可以限定三个或更多个块作为规定范围。控制器 10 可以判断规定范围内所存储的有效数

据是否大于从在规定范围内所包含的块的数目减一的块中可存储的页单位数据的数目。

### 3. 应用实例

根据上述实施例的半导体存储装置可以应用于 SSD（固态驱动器），其用作诸如笔记本计算机的个人计算机的次级存储装置。下面描述在这种情况下的具体实例。

### 4. 结论

根据第一、第二和第三实施例的半导体存储装置使具有低更新频率的数据经受压紧处理，从而减小非易失性半导体存储器中的块的擦除计数。此外，该半导体存储装置使用两个数据管理单位：如小节 I. 中描述的“大单位”和“小单位”，从而实现写入效率的提高。

本发明不限于上述实施例，可以在不偏离本发明的精神和范围的情况下对组成要素进行修改和体现。另外，在上述实施例中所公开的多个组成要素的适当的组合可以形成各种发明。例如，可以从上述实施例中所公开的所有组成要素中省略几个组成要素。此外，不同实施例内的组成要素可以彼此适当地组合。

## [III. 数据管理单位与读取/写入/擦除单位之间的关系]

### 1. 概述

在上述描述中，分别描述了根据小节 I. 和小节 II. 的半导体存储装置。在这个小节中，将会具体描述第一、第二和第三单位以及上述描述中使用的“小单位”和“大单位”。

第一单位被规定为对于包括第一存储器区 11 的易失性或非易失性半导体存储器的数据输入和/或输出单位。第一存储器区 11 通过第一单位或更小的单位执行数据的读取/写入。第一单位例如可以是扇区单位。诸如个人计算机的主机设备通过扇区单位执行对半导体存储装置的存取。

第二单位被规定为在包括第二、第三、第四和第五存储器区 11、12、13、14 和 15 的非易失性半导体存储器中的最小数据读取和/或写入单位。

第三单位被规定为在包括第二、第三、第四和第五存储器区 11、12、

13、14 和 15 的非易失性半导体存储器中的最小数据擦除单位。

如果第二、第三、第四和第五存储器区 11、12、13、14 和 15 被配置在 NAND 型闪速存储器中，第二单位可以是页单位，而第三单位可以是块单位。

第二和第三单位被物理地规定为对于配置在非易失性半导体存储器中的第二、第三、第四和第五存储器区 12、13、14 和 15 的数据读取/写入/擦除单位。

另一方面，半导体存储装置中的数据管理单位（“小单位”和“大单位”）可以对应于非易失性半导体存储器中的物理读取/写入/擦除单位，或者可以与之不同。

在下面的实施例中，作为对于第二和第四存储器区 12 和 14 的数据管理单位的“小单位”是簇单位。簇单位的大小是扇区单位的大小的自然数倍，并且页单位的大小是簇单位的大小的两倍或更大的自然数倍。簇单位的大小可以等于在主机设备的文件系统中所使用的文件管理单位的大小。

## 2. 实施例

将描述本发明的实施例。

图 47 示出根据本发明实施例的半导体存储装置。

第一存储器区 11 暂时存储来自主机设备的数据。数据通过扇区单位（第一单位）或更小的单位被写入第一存储器区 11 中。第一存储器区 11 被配置在诸如 DRAM 的易失性半导体存储器中。

第二存储器区 12 由非易失性半导体存储器 22 中的块构成。在非易失性半导体存储器 22 中，一次执行读取/写入的单位是页（第二单位），且一次执行擦除的单位是块（第三单位）。块单位的大小是页单位的大小的自然数倍。第二存储器区 12 通过与簇单位相等的“小单位”存储数据。

第三存储器区 13 由非易失性半导体存储器 22 中的块构成，并通过与块单位相等的“大单位”存储数据。

第四存储器区 14 由非易失性半导体存储器 22 中的块构成，并通过与簇单位相等的“小单位”存储数据。

假定第一存储器区 11 的存储容量大于非易失性半导体存储器 22 中的一个块单位的大小，并假定非易失性半导体存储器 22 的存储容量大于提供为半导体存储装置（例如，SSD）的产品规格的存储容量。

如下将非易失性半导体存储器 22 的存储容量分配给第二、第三和第四存储器区 12、13 和 14。

将等于或大于提供为半导体存储装置的产品规格的存储容量的存储容量分配给第三存储器区 13。

将从非易失性半导体存储器 22 的存储容量中减去第三存储器区 13 的存储容量而剩余的存储容量分配给第二和第四存储器区 12 和 14。第二和第四存储器区 12 和 14 的每个存储容量以及它们之间的比例并不受限制。

控制器 10 具有 CPU 和主存储器，并可以操作用于执行数据管理的程序。在本实施例中，通过控制器 10 实现的功能可以作为硬件和软件的任何一者或两者的组合来执行。这些功能是作为硬件或是软件来执行取决于实际实施例或对整个系统施加的设计约束。

当控制器 10 的主存储器由诸如 DRAM 的易失性半导体存储器构成时，第一存储器区 11 可以被配置在控制器 10 的主存储器中。

控制器 10 包括高速缓冲存储器管理表、簇管理表、块管理表、簇 FIFO 管理表以及物理块管理表，以管理从主机设备通过逻辑地址存取的数据存储在第一、第二、第三和第四存储器区 11、12、13 和 14 的何处。在半导体存储装置的操作期间，这些管理表被扩展到控制器 10 的主存储器上。

#### - 高速缓冲存储器管理表 -

图 47 的高速缓冲存储器管理表通过与簇单位相等的“小单位”控制在第一存储器区 11 中所存储的数据。通过扇区单位执行对有效数据的控制。

如同小节 II.的第一实施例中一样，图 21 中示出高速缓冲存储器管理表的配置。然而，在本实施例中，假定为第一存储器区 11 中的簇单位的一个区分配一个条目。

假定条目的数目为第一存储器区 11 内可包含的簇单位数据的数目，也就是，不大于（第一存储器区 11 的容量）/（簇单位的大小）。

簇单位数据的逻辑地址、第一存储器区 11 的物理地址以及指示出有效数据在簇单位的有关区中的位置的扇区标志与每个条目相关联。

#### - 簇管理表 -

图 47 的簇管理表通过与簇单位相等的“小单位”控制在第二和第四存储器区 12 和 14 中所存储的数据。簇单位的大小是扇区单位的大小的自然数倍，且页单位的大小是簇单位的大小的两倍或更大的自然数倍。

图 48 示出簇管理表的实例。

假定为第二和第四存储器区 12 和 14 中的一个块分配一个条目。

为了登记处理中的块，假定条目的数目具有容许量，该容许量为在第二和第四存储器区 12 和 14 内可以包含的块的数目，也就是，提供对（第二和第四存储器区 12 和 14 的总容量）/（块单位的大小）的容许量的数目。

分配到第二存储器区 12 或第四存储器区 14 的块的物理地址与每个条目相关联，并且块中的簇单位数据的逻辑地址被记录在每个条目中。

在图 48 中，假定页单位的大小是簇单位的大小的两倍。簇可用性被配置为能够为每个簇区分“写入允许”状态（该存储区是空的）和“写入禁止”状态（该存储区是无效的，这是因为已经在其中一次写入旧数据，新数据被写入另一存储区中）。

此外，在没有达到 (fulfill) 页边界的簇单位数据被写入第四存储器区 14 中的情况下，与同一页中的簇单位的剩余区相对应的簇可用性被设定为“写入禁止”状态。尽管簇单位的该剩余区并没有存储有效数据，但是由于数据写入单位是页单位且非易失性半导体存储器 22 不能使用剩余区，控制器 10 将该剩余区视为无效数据。

#### - 块管理表 -

图 47 的块管理表通过与块单位相等的“大单位”控制在第三存储器区 13 中所存储的数据。如同小节 II.的第一实施例中一样，图 23 中示出块管理表的配置。

#### - 簇 FIFO 管理表 -

图 47 的簇 FIFO 管理表控制分配给第四存储器区 14 的块中的数据。

如同小节 II.的第一实施例中一样，图 24 中示出簇 FIFO 管理表的配置。

- 物理块管理表 -

图 47 的物理块管理表控制非易失性半导体存储器 22 中的块的使用。

如同小节 II.的第一实施例中一样，图 25 中示出物理块管理表的配置。

描述图 47 的控制器 10 所执行的处理流程。

控制器 10 首先将来自主机设备的扇区单位（第一单位）数据写入第一存储器区 11 中，并将数据在其中存储历时特定周期。对于该数据存储处理，可适用小节 I.中描述的“A. 第一存储器区中的数据存储处理”。

控制器 10 基于预定条件（与小节 I.中描述的“B. 从第一存储器区的数据输出处理”的第一条件基本相同）而区分在第一存储器区 11 中所存储的数据应该以“小单位（第一管理单位）”还是“大单位（第二管理单位）”进行管理。

“小单位”的大小是页单位的大小的自然数倍，或者页单位的大小是“小单位”的大小的自然数倍。

“大单位”的大小是“小单位”的大小的两倍或更大的自然数倍，同时，是块单位的大小的自然数倍。

在该实施例中，作为第二和第四存储器区 12 和 14 中的数据管理单位的“小单位”的大小是扇区单位的大小的两倍或更大的自然数倍，且页单位的大小是“小单位”的大小的两倍或更大的自然数倍。满足该关系的“小单位”被称为簇单位。为了简化解释，作为第三存储器区 13 中的数据管理单位的“大单位”的大小等于块单位的大小。

各个单位之间的上述关系可以被设定为下面的实例：扇区单位（第一单位）<簇单位（“小单位”）<页单位（第二单位）<块单位（第三单位）≤“大单位”。

如果第一存储器区 11 中所存储的数据以“小单位”进行管理，数据被传送到第四存储器区 14。如果第一存储器区 11 中所存储的数据以“大单位”进行管理，数据被传送到第三存储器区 13。

该数据输出处理与小节 I.中描述的“B. 从第一存储器区的数据输出处

理”基本相同。然而，与小节 I.不同的是，“小单位”数据的目的地是第四存储器区 14。由于簇单位的大小小于页单位的大小，可能涉及多个簇单位数据，并且所述多个簇单位数据被传送到第四存储器区 14。

#### A. 第四存储器区中的 FIFO 处理

如已经描述的，第四存储器区 14 具有块单位的 FIFO 结构。图 49 示出第四存储器区 14 中的 FIFO 处理。

1. 控制器 10 参考簇管理表中的与准备用于以附加方式写入数据的块（下文称为用于簇附加的物理块）相对应的条目。控制器 10 将从第一存储器区 11 输出的数据作为与簇单位相等的“小单位”的数据存储在用于簇附加的物理块中的具有写入允许状态的簇单位的区中（步骤 ST1）。

控制器 10 搜索高速缓冲存储器管理表，并判断被判定为将要输出的、组成簇单位数据的所有扇区单位数据是否存在于第一存储器区 11 中。

如果没有完成第一存储器区 11 中的所有扇区单位数据，控制器 10 从第二、第三和第四存储器区 12、13 和 14 收集遗漏数据。

在完成组成页单位数据的所有扇区单位数据之后，控制器 10 指示非易失性半导体存储器 22 写入簇单位数据。在步骤 ST1 处的写入处理中，优先一起写入可存储在同一页中的多个簇单位数据。

2. 控制器 10 更新簇管理表中的这样的条目中所记录的逻辑地址，该条目对应于其中已经写入簇单位数据的页（步骤 ST2）。在第二和第四存储器区 12 和 14 中已被写入的相同逻辑地址范围内所包含的旧数据变为无效数据。

3. 控制器 10 判断在用于簇附加的物理块中是否存在簇单位的空区（步骤 ST3）。如果没有检测到簇单位的空区，该处理转到步骤 ST4。如果检测到簇单位的空区，该处理返回到步骤 ST1。

4. 控制器 10 将簇 FIFO 管理表的条目逐一向后移位，并将用于簇附加的物理块的物理地址添加到簇 FIFO 管理表的顶部处的条目中（步骤 ST4）。结果，用于簇附加的物理块被分配给第四存储器区 14。

5. 控制器 10 针对第四存储器区 14 中的其物理地址被记录在簇 FIFO

管理表中的所有块执行处理 P1（步骤 ST5）。

处理 P1 可以与小节 II. 中描述的图 39 的“B. 处理 P1”基本相同。然而，以簇单位来管理有效数据。

### 3. 结论

半导体存储装置中的数据管理单位（“小单位”和“大单位”）可以对应于非易失性半导体存储器中的物理读取/写入/擦除单位，或者可以与之不同。

半导体存储装置可以采用下面的数据管理单位。两个数据管理单位满足这样的关系：“大单位”的大小是“小单位”的大小的两倍或更大的自然数倍。

(1) “小单位”的大小等于页单位的大小，“大单位”的大小等于块单位的大小。

(2) “小单位”的大小等于页单位的大小，“大单位”的大小等于轨道单位的大小，其中轨道单位的大小小于块单位的大小。

(3) “小单位”的大小等于簇单位的大小，“大单位”的大小等于块单位的大小，其中簇单位的大小小于页单位的大小。

(4) “小单位”的大小等于簇单位的大小，“大单位”的大小等于轨道单位的大小，其中簇单位的大小小于页单位的大小，轨道单位的大小小于块单位的大小。

很自然地，半导体存储装置可以基于非易失性半导体存储器的规格(页单位的大小或块单位的大小)而采用满足上述实施例中所描述的特定关系的其它的数据管理单位，或例如主机设备中的文件管理单位。

## [IV. 应用实例]

描述根据上述实施例中示出的半导体存储装置的应用实例。

那些半导体存储装置应用于例如 SSD，其用作诸如笔记本计算机的个人计算机的次级存储装置。

图 50 示出 SSD 的配置实例。

SSD 100 包括用于数据存储的多个 NAND 型闪速存储器 (NAND 存储

器) 10、用于数据高速缓冲存储器或用于工作区的 DRAM 101、用于控制闪速存储器 10 和 DRAM 101 的驱动控制电路 102、以及电源电路 103。

上述实施例的第一存储器区 11 可以被配置在 DRAM 101 中。配置在 DRAM 101 中的第一存储器区 11 用作用于 NAND 存储器 10 的写入高速缓冲存储器。驱动控制电路 102 可以包括上述实施例中的控制器 10。

驱动控制电路 102 输出控制信号，该控制信号用于控制设置在 SSD 100 外部的状态显示器 LED。可使用 FeRAM(铁电随机存取存储器)、MRAM(磁阻随机存取存储器)或 NOR 型闪速存储器来代替 DRAM 20。也就是说，第一存储器区 11 可以被配置在具有高于 NAND 存储器 10 的写入速度的非易失性随机存取存储器中。

SSD 100 通过诸如串行 ATA I/F 的 ATA 接口 (ATA I/F) 对诸如个人计算机的主机设备发送和接收数据。SSD 100 通过 RS232C 接口 (RS232C I/F) 对用于除错的设备发送和接收数据。

电源电路 104 接收外部电源，并利用该外部电源产生多个内部电源。这些多个内部电源被供应到 SSD 100 中的每个部分。电源电路 103 检测外部电源的升高，并产生通电复位信号。通电复位信号被发送到驱动控制电路 102。

NAND 存储器 10 由多个块组成。每个块是数据擦除的最小单位。图 51 示出 NAND 存储器 10 中的一个块的配置实例。

每个块包括沿着 X 方向顺序地排列的 (m+1) 个 NAND 串 (m: 等于或大于 0 的整数)。在该 (m+1) 个 NAND 串中所包括的每一个选择晶体管 ST1 中，漏极连接至位线 BL0 至 BL<sub>m</sub>，且栅极共同地连接至选择栅极线 SGD。在选择晶体管 ST2 中，源极共同地连接至源极线 SL，且栅极共同地连接至选择栅极线 SGS。

每个存储器基元晶体管 MT 包括 MOSFET(金属氧化物半导体场效应晶体管)，该 MOSFET 具有形成于半导体基底上的堆叠栅极结构。该堆叠栅极结构包括经由栅极绝缘膜而形成于半导体基底上的电荷存储层(浮动栅电极)，以及经由栅极间绝缘膜而形成于该电荷存储层上的控制栅电

极。存储器基元晶体管 MT 根据注入到浮动栅电极中的电子的数目而改变其阈值电压，并根据阈值电压的差异而存储数据。

存储器基元晶体管 MT 可以组成为存储一个位 (SLC: 单级基元) 或者 2 个或更高的位 (MLC: 多级基元)。

在每一个 NAND 串中， $(n+1)$  个存储器基元晶体管 MT 排列在选择晶体管 ST1 的源极与选择晶体管 ST2 的漏极之间，使得各自的电流路径串联连接。也就是，多个存储器基元晶体管 MT 在 Y 方向上串联连接，使得相邻的存储器基元晶体管共享扩散区域（源极区域或漏极区域）。

控制栅电极以从最接近漏极侧的存储器基元晶体管 MT 开始的次序分别连接至字线 WL0 至 WL<sub>n</sub>。由此，连接至字线 WL0 的存储器基元晶体管 MT 的漏极被连接至选择晶体管 ST1 的源极，而连接至字线 WL<sub>n</sub> 的存储器基元晶体管 MT 的源极被连接至选择晶体管 ST2 的漏极。

字线 WL0 至 WL<sub>n</sub> 连接在第三单位的 NAND 串之间，共享存储器基元晶体管 MT 的控制栅电极。也就是，位于第三单位中的相同线上的存储器基元晶体管 MT 中的控制栅极被连接至相同的字线 WL。将连接至相同字线 WL 的  $(m+1)$  个存储器基元晶体管 MT 视为页，并通过页单位来执行数据读取。

位线 BL0 至 BL<sub>m</sub> 连接在第三单位之间，共享选择晶体管 ST1 的漏极。也就是，位于多个第三单位中的相同线上的 NAND 串被连接至相同的位线 BL。

上述实施例的第二、第三、第四和第五存储器区 12、13、14 和 15 可以被配置在 NAND 存储器 10 中。存储器区的每一个可以遍布多个 NAND 存储器 10 而配置。另外，存储器区的每一个可以配置在单独的 NAND 存储器 10 中。更进一步地，每个 NAND 存储器 10 可具有不同的性能。例如，第四存储器区 14 可以被配置在 SLC 型 NAND 存储器中，而其它存储器区可以被配置在 MLC 型 NAND 存储器中，等等。

多个 NAND 存储器 10 并联连接到驱动控制电路 102。并联连接的 NAND 存储器 10 中的多个块可以同时被擦除，并可以形成作为 SSD 100

中的最小擦除单位的扩展的块单位。并联连接的 NAND 存储器 10 中的多个页可以同时被写入和读取，并可以形成作为 SSD 100 中的最小写入和读取单位的扩展的页单位。

具有浮动栅电极结构的存储器基元晶体管 MT 可具有这样的结构，该结构可以通过在诸如 MONOS（金属-氧化物-氮化物-氧化物-硅）的作为电荷存储层的氮化物薄膜界面上俘获电子来实现对阈值的调整。同样地，具有 MONOS 结构的存储器基元晶体管 MT 可以组成为存储 1 个位或者 2 个或更高的位。

图 52 示出在其中一个存储器基元存储 2 位数据的四级系统中的阈值分布的实例。

在四级系统中，存储器基元存储由上部页数据“x”和下部页数据“y”定义的四级数据“xy”之一。这四级数据是“11”、“01”、“00”和“10”。数据“11”（擦除状态）具有这样的状态，在该状态中存储器基元晶体管 MT 的阈值电压为负。

在下部页数据的写入操作中，通过写入下部页数据“y”，将数据“11”选择性地编程到数据“10”。在写入上部页数据之前，数据“10”的阈值分布位于数据“01”和数据“00”的阈值分布之间，并且可比写入上部页数据之后所获得的阈值分布更宽。在上部页数据的写入操作中，通过写入上部页数据“x”，将数据“11”选择性地编程到数据“01”，并将数据“10”选择性地编程到数据“00”。

当应用多级数据存储系统时，需要精细地控制存储器基元晶体管 MT 的阈值分布。阈值分布受存储器基元晶体管 MT 的劣化的影响。因此，当半导体存储装置中的非易失性半导体存储器采用多级数据存储系统时，写入效率的提高和擦除计数的降低非常有效。

此外，如图 52 所示，如果在仅仅写入下部页数据的状态下的阈值分布与写入上部页数据的状态下的阈值分布不同，那么由执行上部页编程时的电源中断会引起先前写入的下部页数据的丢失。

针对上述问题，其中以附加方式写入“小单位”数据的第四存储器区

14 可以由伪 SLC 块组成。伪 SLC 块是这样的块，其中仅仅下部页用于数据写入。该配置防止下部页数据的丢失。此外，下部页编程不要求精细的控制，因此提高了写入速度。

如果第四存储器区 14 由伪 SLC 块组成，伪 SLC 块和常规块（MLC 块）可以在第二存储器区 12 中彼此混合。伪 SLC 块的存储容量是 MLC 块的存储容量的一半。因此，在第二存储器区 12 中的压紧处理中，将伪 SLC 块中的有效数据复制到 MLC 块。

图 53 示出驱动控制电路的配置实例。

驱动控制电路 102 包括用于数据存取的总线 104、第一电路控制总线 105 以及第二电路控制总线 106。

控制整个驱动控制电路 102 的处理器 107 连接至第一电路控制总线 105。可替代地，在其中存储每个控制程序中的启动程序（FW：固件）的启动 ROM 108 通过 ROM 控制器 109 而连接至第一电路控制总线 105。进一步地，时钟控制器 110 连接至第一电路控制总线 105，该时钟控制器 110 用于接收来自电源电路 103 的通电复位信号且将复位信号和时钟信号供应至各个部分。

第二电路控制总线 106 连接至第一电路控制总线 105。用于将状态显示信号供应至状态显示 LED 的并行 IO(PIO) 电路 111 和用于控制 RS232C 接口的串行 IO(SIO) 电路 112 连接至第二电路控制总线 106。

ATA 接口控制器（ATA 控制器）113、第一 ECC（错误检查及校正）电路 114、NAND 控制器 115 以及 DRAM 控制器 119 连接至数据存取总线 104 与第一电路控制总线 105 两者。ATA 控制器 113 通过 ATA 接口而对主机设备发送和接收数据。用作数据工作区的 SRAM 102 通过 SRAM 控制器 121 而连接至数据存取总线 104。

NAND 控制器 115 包括 NAND I/F 118、第二 ECC 电路 117 以及用于 DMA 传送控制的 DMA 控制器 116，其中 NAND I/F 118 用于执行与四个 NAND 存储器 10 的接口处理，DMA 控制器 116 用于控制 NAND 存储器与 DRAM 之间的存取。

图 54 示出处理器的配置实例。

处理器 107 包括数据控制单元 122、ATA 命令处理单元 123、安全控制单元 124、启动加载器 125、初始化控制单元 126 以及除错支持单元 127。

数据控制单元 122 通过 NAND 控制器 115 和第一 ECC 电路 114 而控制 NAND 存储器与 DRAM 之间的数据传送以及关于 NAND 芯片的各种功能。

ATA 命令处理单元 123 通过 ATA 控制器 113 和 DRAM 控制器 119 而与数据控制单元 122 协作来执行数据传送处理。安全控制单元 124 与数据控制单元 122 和 ATA 命令处理单元 123 协作而控制各种安全信息。启动加载器 125 在通电时将每个控制程序 (FW) 从 NAND 存储器 10 加载至 SRAM 120。

初始化控制单元 126 初始化驱动控制电路 102 中的每个控制器和电路。除错支持单元 127 处理通过 RS232C 接口而从外部供应的用于除错的数据。

图 55 示出其中安装有 SSD 的便携式计算机的实例。

便携式计算机 200 包括主体 201 及显示单元 202。显示单元 202 包括显示器外壳 203 及容纳于显示器外壳 203 中的显示装置 204。

主体 201 包括底盘 205、键盘 206 以及作为指向装置的触摸板 207。底盘 205 包括主电路板、ODD 单元 (光盘装置)、卡槽以及 SSD 100。

卡槽被设置为邻近于底盘 205 的周边壁。周边壁具有面向卡槽的开口 208。用户可从底盘 205 的外部通过开口 208 将额外装置插入卡槽中和将额外装置从卡槽移除。

SSD 100 可以在安装于便携式计算机 200 中的状态下代替现有技术的 HDD 来使用，或者可以在插入便携式计算机 200 的卡槽中的状态下用作额外装置。

图 56 示出其中安装有 SSD 的便携式计算机的系统的实例。

便携式计算机 200 包含 CPU 301、北桥 302、主存储器 303、视频控制器 304、音频控制器 305、南桥 309、BIOS-ROM 310、SSD 100、ODD 单元 310、嵌入式控制器/键盘控制器 (EC/KBC) IC 311 以及网络控制器 312。

CPU 301 为用于控制便携式计算机 200 的操作的处理器，且执行从 SSD 100 加载至主存储器 303 的操作系统（OS）。当 ODD 单元 311 执行对光盘的读取处理和写入处理之一时，CPU 301 执行这些处理。

CPU 301 执行储存于 BIOS-ROM 310 中的系统 BIOS（基本输入输出系统）。系统 BIOS 为用于控制便携式计算机 200 的硬件的程序。

北桥 302 为将 CPU 301 的局部总线连接至南桥 309 的桥接装置。北桥 302 具有用于控制对主存储器 303 的存取的存储器控制器。

北桥 302 具有通过 AGP（加速图形端口）总线执行视频控制器 304 与音频控制器 305 之间的通信的功能。

主存储器 303 暂时储存程序或数据，且用作 CPU 301 的工作区。主存储器 303 包含例如 DRAM。

视频控制器 304 为用于控制显示单元的视频再现控制器，所述显示单元用于便携式计算机 200 的显示监视器（LCD）317。

音频控制器 305 为用于控制便携式计算机 200 的扬声器 319 的音频再现控制器。

南桥 309 控制连接至 LPC（低管脚计数）总线的装置，并控制连接至 PCI（周边组件互连）总线的装置。南桥 309 通过 ATA 接口控制作为存储软件及数据的存储器装置的 SSD 100。

便携式计算机 200 以扇区单位执行对 SSD 100 的存取。通过 ATA 接口输入写入命令、读取命令及闪存命令。

南桥 309 具有控制 BIOS-ROM 310 及 ODD 单元 310 的功能。

EC/KBC 311 为整合于用于控制电源的嵌入式控制器上的一个芯片微处理器，以及用于控制键盘（KB）314 和触摸板 207 的键盘控制器。

EC/KBC 311 具有这样的功能，即，基于用户对电源按钮的操作而设定便携式计算机 200 的电源的接通/断开。网络控制器 312 为，例如，执行对网络（例如，因特网）的通信的通信装置。

尽管上述实施例中的半导体存储器装置包含 SSD，但其也可以包含，例如，以 SD<sup>TM</sup>卡为代表的存储卡。当半导体存储装置包含存储卡时，它不

---

仅可应用于便携式计算机，而且可应用于诸如蜂窝式电话、PDA（个人数字助理）、数字静态相机以及数字视频相机的各种电子装置。

#### 工业适用性

本发明的半导体存储装置对于诸如SSD的个人计算机的次级存储装置以及诸如SD<sup>TM</sup>卡的存储卡有效。




图 1





图 2



3




图 4





图 5






图 7




图 8




图 9




图 10




图 11





图 12



13




图 14




图 15




图 16




图 17




图 18

\* 第二存储器区中的块和第三存储器区中的块不具有一对一的对应关系





图 19



20




图 21




图 22




图 23




图 24




图 25




图 26




图 27




图 28




图 29




图 30




图 31




图 32




图 33




图 34




图 35




图 36




图 37




图 38




图 39




图 40




图 41




图 42




图 43




图 44





图 45






图 47




图 48




图 49




图 50




图 51




图 52




图 5.3




图 54




图 55




图 56

1. 一种半导体存储装置，包括：

配置在易失性半导体存储器中的第一存储器区，其通过第一单位或更小单位执行数据写入，所述第一单位是对所述半导体存储装置的存取单位；

配置在非易失性半导体存储器中的第二存储器区和第三存储器区，其通过第二单位执行数据写入，并通过第三单位执行数据擦除，所述第三单位是所述第二单位的两倍或更大的自然数倍；以及

控制器，其执行：

第一处理，用于通过所述第一单位将多个数据存储在所述第一存储器区中；

第二处理，用于通过第一管理单位将从所述第一存储器区输出的数据存储在所述第二存储器区中，所述第一管理单位是所述第一单位的两倍或更大的自然数倍且小于所述第三单位；以及

第三处理，用于通过第二管理单位将从所述第一存储器区输出的数据存储在所述第三存储器区中，所述第二管理单位是所述第一管理单位的两倍或更大的自然数倍。

2. 根据权利要求1的半导体存储装置，其中，在所述第二处理中，所述控制器：

从所述第二和第三存储器区中的至少一个读取这样的数据，该数据构成所述第一管理单位的数据且不存储在所述第一存储器区中；以及

将所述第一存储器区中所存储的数据与从所述第二和第三存储器区中的至少一个读取的数据合并为所述第一管理单位的数据。

3. 根据权利要求1的半导体存储装置，其中，在所述第三处理中，所述控制器：

从所述第二和第三存储器区中的至少一个读取这样的数据，该数据构成所述第二管理单位的数据且不存储在所述第一存储器区中；以及

将所述第一存储器区中所存储的数据与从所述第二和第三存储器区中

的至少一个读取的数据合并为所述第二管理单位的数据。

4. 根据权利要求 1 的半导体存储装置，其中，所述控制器执行：

第四处理，用于选择将要从所述第二存储器区输出的所述第一管理单位的数据；以及

第五处理，用于通过所述第二管理单位将包含所选择的数据的数据存储在所述第三存储器区中。

5. 根据权利要求 4 的半导体存储装置，其中，在所述第五处理中，所述控制器：

通过将所选择的数据的逻辑地址排列成所述第二管理单位来计算逻辑地址范围；

从所述第一、第二和第三存储器区的至少一个读取在所述逻辑地址范围内所包含的数据；以及

将所选择的数据与从所述第一、第二和第三存储器区中的至少一个读取的数据合并为所述第二管理单位的数据。

6. 根据权利要求 1 的半导体存储装置，其中：

所述第二和第三存储器区共享同一非易失性半导体存储器；以及

所述控制器将所述第三单位的区分别分配给所述第二和第三存储器区。

7. 根据权利要求 1 的半导体存储装置，其中，在所述第一处理中，所述控制器：

通过将输入到所述半导体存储装置中的数据的逻辑地址排列成所述第一管理单位来计算逻辑地址范围；以及

将所述第一单位的数据存储在所述第一存储器区中的与所述逻辑地址范围相对应的所述第一管理单位的区中。

8. 根据权利要求 7 的半导体存储装置，其中，在所述第一处理中，所述控制器：

判断所述逻辑地址范围是否可用于将所述第一单位的数据存储在所述第一存储器区中；以及

如果所述逻辑地址不可用，执行所述第二和第三处理中的至少一个。

9. 根据权利要求 1 的半导体存储装置，其中所述控制器：

通过将将要从所述第一存储器区输出的数据的逻辑地址排列成所述第二管理单位来计算逻辑地址范围；

对包含在所述逻辑地址范围内且存储在所述第一存储器区中的所述第一管理单位的数据进行计数；

如果所计数的数据的总和小于预定阈值，执行所述第二处理；以及

如果所计数的数据的总和等于所述预定阈值或更大，执行所述第三处理。

10. 根据权利要求 1 的半导体存储装置，其中所述控制器：

通过将将要从所述第一存储器区输出的数据的逻辑地址排列成所述第二管理单位来计算逻辑地址范围；

对包含在所述逻辑地址范围内且存储在所述第一和第二存储器区中的第一管理单位的数据进行计数；

如果所计数的数据的总和小于预定阈值，执行所述第二处理；以及

如果所计数的数据的总和等于所述预定阈值或更大，执行所述第三处理。

11. 根据权利要求 4 的半导体存储装置，其中所述非易失性半导体存储装置在第三单位的区中所包含的第二单位的区中的数据重写入之前需要在所述第三单位的区中执行数据的擦除。

12. 根据权利要求 11 的半导体存储装置，其中，在所述第二处理中，所述控制器：

将从所述第一存储器区输出的第一管理单位的新数据写入所述第二存储器区中的第二单位的空区中；

如果所述新数据的逻辑地址对应于旧数据的逻辑地址，将所述第二存储器区中存储的所述旧数据设定为无效；

将所述新数据视为有效数据，其优先于所述旧数据；以及

将所述旧数据视为无效数据，其通过参考所述新数据而被忽略。

13. 根据权利要求 12 的半导体存储装置，其中，如果所述第二存储器区中所存储的多个有效数据和无效数据所占据的第三单位的区的总和超过允许范围，所述控制器执行所述第四和第五处理。

14. 根据权利要求 13 的半导体存储装置，其中，在所述第四处理中，所述控制器：

检测所述第二存储器区中的具有最旧写入次序的第三单位的区；以及选择所检测的第三单位的区中所存储的第一管理单位的每个有效数据。

15. 根据权利要求 13 的半导体存储装置，其中，在所述第四处理中，所述控制器：

针对所述第二存储器区中的第三单位的每个区，通过将有效数据的逻辑地址排列成所述第二管理单位来计算逻辑地址范围；

对包含在所述逻辑地址范围内且存储在所述第二存储器区中的第一管理单位的有效数据进行计数；

针对所述第二存储器区中的所述第三单位的每个区，对所计数的有效数据的数目求总和；

检测具有最大的有效数据总和的第三单位的区；以及选择所检测的第三单位的区中所存储的第一管理单位的每个有效数据。

16. 根据权利要求 13 的半导体存储装置，其中，在所述第四处理中，所述控制器：

针对所述第二存储器区中的第三单位的每个区，对第一管理单位的无效数据进行计数；

检测所计数的无效数据数目最少的第三单位的区；以及选择所检测的第三单位的区中所存储的第一管理单位的每个有效数据。

17. 根据权利要求 12 的半导体存储装置，其中所述控制器：

判断所述第二存储器区中的无效数据的总和是否超过预定阈值；

针对所述第二存储器区中的第三单位的每个区，对第一管理单位的无效数据进行计数；

以从无效数据的数目最大的区开始的次序选择所述第三单位的区中的有效数据；

将所选择的有效数据复制在第三单位的第一区中，所述第一区具有第二单位的空区；

在将所选择的有效数据复制到其中之后，将所述第一区分配给所述第二存储器区；以及

从所述第二存储器区释放第三单位的第二区，由于将所选择的有效数据复制在所述第一区中，所述第二区不具有有效数据。

18. 根据权利要求 11 的半导体存储装置，其中，在所述第三处理中，所述控制器：

将从所述第一存储器区输出的第二管理单位的新数据写入所述第三存储器区中的第二单位的空区中；

如果所述新数据的逻辑地址对应于旧数据的逻辑地址，将所述第三存储器区中所存储的旧数据设定为无效；

将所述新数据视为有效数据，其优先于所述旧数据；以及

将所述旧数据视为无效数据，其通过参考所述新数据而被忽略。

19. 根据权利要求 18 的半导体存储装置，其中所述控制器：

判断所述第三存储器区中的无效数据的总和是否超过预定阈值；

针对所述第三存储器区中的第三单位的每个区，对第二管理单位的无效数据进行计数；

以从无效数据的数目最大的区开始的次序选择第三单位的区中的有效数据；

将所选择的有效数据复制在第三单位的第一区中，所述第一区具有第二单位的空区；

在将所选择的有效数据复制到其中之后，将所述第一区分配给所述第三存储器区；

从所述第三存储器区释放第三单位的第二区，由于将所选择的有效数据复制在所述第一区中，所述第二区不具有有效数据，以及其中所述第二管理单位小于所述第三单位。

20. 根据权利要求 1 的半导体存储装置，其中所述第二单位是所述第一管理单位的两倍或更大的自然数倍。

21. 根据权利要求 1 的半导体存储装置，其中所述第一管理单位是所述第二单位的两倍或更大的自然数倍；并且

其中所述第三单位是所述第一管理单位的两倍或更大的自然数倍。

22. 根据权利要求 1 的半导体存储装置，其中所述第三单位是所述第二管理单位的两倍或更大的自然数倍。

23. 根据权利要求 1 的半导体存储装置，其中所述第二管理单位是所述第三单位的两倍或更大的自然数倍。

24. 一种半导体存储装置，包括：

配置在易失性半导体存储器中的第一存储器区，其通过第一单位或更小单位执行数据写入，所述第一单位是对所述半导体存储装置的存取单位；

配置在非易失性半导体存储器中的第二存储器区、第三存储器区和第四存储器区，其通过第二单位执行数据写入，并通过第三单位执行数据擦除，所述第三单位是所述第二单位的两倍或更大的自然数倍；以及

控制器，其执行：

第一处理，用于通过所述第一单位将多个数据存储在所述第一存储器区中；

第二处理，用于通过第一管理单位将从所述第一存储器区输出的数据存储在所述第四存储器区中，所述第一管理单位是所述第一单位的两倍或更大的自然数倍且小于所述第三单位；以及

第三处理，用于通过第二管理单位将从所述第一存储器区输出的数据存储在所述第三存储器区中，所述第二管理单位是所述第一管理单位的两倍或更大的自然数倍；

第四处理，用于将所述第四存储器区中具有最旧的分配次序的所述第三单位的区移动到所述第二存储器区；以及

第五处理，用于选择所述第二存储器区中的数据，并将所选择的数据重写入所述第二存储器区中的所述第三单位的空区中。

25. 根据权利要求 24 的半导体存储装置，其中，在所述第二处理中，所述控制器：

将从所述第一存储器区输出的第一管理单位的新数据写入第二单位的空区中，所述空区包含在第三单位的附加区中；

如果所述新数据的逻辑地址对应于旧数据的逻辑地址，将所述第二和第四存储器区中存储的所述旧数据设定为无效；

将所述新数据视为有效数据，其优先于所述旧数据；

将所述旧数据视为无效数据，其通过参考所述新数据而被忽略；以及

如果所述第二单位的空区被写入有新数据，将所述第三单位的附加区分配给所述第四存储器区。

26. 根据权利要求 25 的半导体存储装置，其中所述控制器执行第六处理，用于：

选择所述第四存储器区中的具有最旧的分配次序的第三单位的区中所存储的第一管理单位的有效数据；以及

通过所述第二管理单位将包含所选择的有效数据的数据存储在所述第三存储器区中。

27. 根据权利要求 26 的半导体存储装置，其中在所述第六处理中，所述控制器：

通过将具有最旧的分配次序的所述第三单位的区中的每个有效数据的逻辑地址排列成所述第二管理单位来计算逻辑地址范围；

对包含在所述逻辑地址范围中且存储在所述第四存储器区中的第一管理单位的有效数据进行计数；以及

如果所计数的有效数据的总和为预定阈值或更大，选择所述逻辑地址范围中所包含的有效数据。

28. 根据权利要求 26 的半导体存储装置，其中在所述第六处理中，所述控制器：

通过将具有最旧的分配次序的所述第三单位的区中的每个有效数据的逻辑地址排列成所述第二管理单位来计算逻辑地址范围；

对包含在所述逻辑地址范围内且存储在所述第二和第四存储器区中的第一管理单位的有效数据进行计数；

如果所计数的有效数据的总和为预定阈值或更大，选择所述逻辑地址范围内所包含的有效数据。

29. 根据权利要求 26 的半导体存储装置，其中，如果所述第四存储器区中的多个有效数据和无效数据所占据的第三单位的区的总和超过允许范围，所述控制器执行所述第四和第六处理中的至少一个。

30. 根据权利要求 26 的半导体存储装置，其中所述控制器执行第七处理，用于：

选择将要从所述第二存储器区输出的第一管理单位的有效数据；以及

通过所述第二管理单位将包含所选择的有效数据的数据存储在所述第三存储器区中。

31. 根据权利要求 30 的半导体存储装置，其中，如果所述第二存储器区中所存储的多个有效数据和无效数据所占据的第三单位的区的总和超过允许范围，所述控制器执行所述第五和第七处理中的至少一个。

32. 根据权利要求 31 的半导体存储装置，其中所述控制器：

如果所述第二存储器区中的有效数据的总和等于所述第二存储器区中可存储的数据的总和或更少，则执行所述第五处理；以及

如果所述第二存储器区中的所述有效数据的总和大于所述第二存储器区中可存储的数据的总和，则执行所述第七处理。

33. 根据权利要求 31 的半导体存储装置，其中所述控制器：

以从所述第二存储器区中有效数据的数目最少的区开始的次序选择第一预定数目的第三单位的区；

如果所述第一预定数目的区中的有效数据的总和等于第二预定数目的

第三单位的区中可存储的数据的总和，则执行所述第五处理；以及

如果所述有效数据的总和大于所述第二预定数目的区中可存储的数据的总和，则执行所述第七处理，

其中所述第二预定数目小于所述第一预定数目。

34. 根据权利要求 24 的半导体存储装置，其中，在所述第五处理中，所述控制器以从所述第二存储器区中有效数据的数目最少的区开始的次序选择所述第三单位的区中的第一管理单位的有效数据。

35. 根据权利要求 30 的半导体存储装置，其中，在所述第七处理中，所述控制器选择所述第二存储器区中有效数据的数目最大的所述第三单位的区中的第一管理单位的有效数据。

36. 一种半导体存储装置，包括：

配置在易失性半导体存储器中的第一存储器区，其通过第一单位或更小单位执行数据写入，所述第一单位是对所述半导体存储装置的存取单位；

配置在非易失性半导体存储器中的第二存储器区、第三存储器区、第四存储器区和第五存储器区，其通过第二单位执行数据写入，并通过第三单位执行数据擦除，所述第三单位是所述第二单位的两倍或更大的自然数倍；以及

控制器，其执行：

第一处理，用于通过所述第一单位将多个数据存储在所述第一存储器区中；

第二处理，用于通过第一管理单位将从所述第一存储器区输出的数据存储在所述第四存储器区中，所述第一管理单位是所述第一单位的两倍或更大的自然数倍且小于所述第三单位；

第三处理，用于通过第二管理单位将从所述第一存储器区输出的数据存储在所述第五存储器区中，所述第二管理单位是所述第一管理单位的两倍或更大的自然数倍且小于所述第三单位；

第四处理，用于将所述第四存储器区中具有最旧的分配次序的所述第三单位的区移动到所述第二存储器区；

第五处理，用于选择所述第二存储器区中的数据，并将所选择的数据重写入所述第二存储器区中的所述第三单位的空区中；

第六处理，用于将所述第五存储器区中具有最旧的分配次序的所述第三单位的区移动到所述第三存储器区中；以及

第七处理，用于选择所述第三存储器区中的数据，并将所选择的数据重写入所述第三存储器区中的所述第三单位的空区中。

37. 根据权利要求 36 的半导体存储装置，其中，在所述第二处理中，所述控制器：

将从所述第一存储器区输出的第一管理单位的新数据写入第二单位的空区中，所述空区包含在第三单位的附加区中；

如果所述新数据的逻辑地址对应于旧数据的逻辑地址，将所述第二和第四存储器区中所存储的所述旧数据设定为无效；

将所述新数据视为有效数据，其优先于所述旧数据；

将所述旧数据视为无效数据，其通过参考所述新数据而被忽略；以及

如果所述第二单位的空区被写入有新数据，将所述第三单位的附加区分配给所述第四存储器区。

38. 根据权利要求 37 的半导体存储装置，其中所述控制器执行第八处理，用于：

选择所述第四存储器区中具有最旧的分配次序的第三单位的区中所存储的第一管理单位的有效数据；以及

通过所述第二管理单位将包含所选择的有效数据的数据存储在所述第三存储器区中。

39. 根据权利要求 38 的半导体存储装置，其中在所述第八处理中，所述控制器：

通过将具有最旧的分配次序的所述第三单位的区中的每个有效数据的逻辑地址排列成所述第二管理单位来计算逻辑地址范围；

对包含在所述逻辑地址范围内且存储在所述第四存储器区中的第一管理单位的有效数据进行计数；以及

如果所计数的有效数据的总和为预定阈值或更大，选择所述逻辑地址范围内所包含的有效数据。

40. 根据权利要求 38 的半导体存储装置，其中在所述第八处理中，所述控制器：

通过将具有最旧的分配次序的所述第三单位的区中的每个有效数据的逻辑地址排列成所述第二管理单位来计算逻辑地址范围；

对包含在所述逻辑地址范围内且存储在所述第二和第四存储器区中的第一管理单位的有效数据进行计数；以及

如果所计数的有效数据的总和为预定阈值或更大，选择所述逻辑地址范围内所包含的有效数据。

41. 根据权利要求 38 的半导体存储装置，其中，如果所述第四存储器区中的多个有效数据和无效数据所占据的第三单位的区的总和超过允许范围，所述控制器执行所述第四和第八处理中的至少一个。

42. 根据权利要求 38 的半导体存储装置，其中所述控制器执行第九处理，用于：

选择将要从所述第二存储器区输出的第一管理单位的有效数据；以及

通过所述第二管理单位将包含所选择的有效数据的数据存储在所述第五存储器区中。

43. 根据权利要求 42 的半导体存储装置，其中，如果所述第二存储器区中的多个有效数据和无效数据所占据的第三单位的区的总和超过允许范围，所述控制器执行所述第五和第九处理中的至少一个。

44. 根据权利要求 43 的半导体存储装置，其中所述控制器：

如果所述第二存储器区中的有效数据的总和等于所述第二存储器区中可存储的数据的总和或更少，则执行所述第五处理；以及

如果所述第二存储器区中的所述有效数据的总和大于所述第二存储器区中可存储的数据的总和，则执行所述第九处理。

45. 根据权利要求 43 的半导体存储装置，其中所述控制器：

以从所述第二存储器区中有效数据的数目最少的区开始的次序选择第

一预定数目的第三单位的区；

如果所述第一预定数目的区中的有效数据的数目总和等于第二预定数目的第三单位的区中可存储的数据的总和，则执行所述第五处理；以及

如果所述有效数据的数目总和大于所述第二预定数目的区中可存储的数据的总和，则执行所述第九处理，

其中所述第二预定数目小于所述第一预定数目。

46. 根据权利要求 36 的半导体存储装置，其中，在所述第五处理中，所述控制器以从所述第二存储器区中有效数据的数目最少的区开始的次序选择第三单位的区中所存储的第一管理单位的有效数据。

47. 根据权利要求 42 的半导体存储装置，其中，在所述第九处理中，所述控制器选择所述第二存储器区中有效数据的数目最大的第三单位的区中的第一管理单位的有效数据。

48. 根据权利要求 36 的半导体存储装置，其中，在所述第三处理中，所述控制器：

将从所述第一存储器区输出的第二管理单位的新数据存储在第二单位的空区中，所述空区包含在第三单位的附加区中；

如果所述新数据的逻辑地址对应于旧数据的逻辑地址，将所述第二和第四存储器区中所存储的所述旧数据设定为无效；

将所述新数据视为有效数据，其优先于所述旧数据；

将所述旧数据视为无效数据，其通过参考所述新数据而被忽略；以及

如果所述第二单位的空区被写入有新数据，将所述第三单位的附加区分配给所述第五存储器区。

49. 根据权利要求 48 的半导体存储装置，其中，如果所述第五存储器区中的多个有效数据和无效数据所占据的第三单位的区的总和超过允许范围，所述控制器执行所述第六处理。

50. 根据权利要求 36 的半导体存储装置，其中，如果所述第三存储器区中的多个有效数据和无效数据所占据的第三单位的区的总和超过允许范围，所述控制器执行所述第九处理。

51. 根据权利要求 36 的半导体存储装置，其中，在所述第九处理中，所述控制器选择所述第三存储器区中有效数据的数目最小的第三单位的区中所包含的第二管理单位的有效数据。

52. 根据权利要求 36 的半导体存储装置，其中，在所述第七处理中，所述控制器还选择在所述第五存储器区中所存储的第二管理单位的有效数据。

53. 根据权利要求 52 的半导体存储装置，其中，在所述第七处理中，如果所述第三存储器区中所存储的无效数据的总和小于第三单位的一个区中可存储的数据的总和，所述控制器选择所述第五存储器区中所存储的有效数据。

54. 一种半导体存储装置，包括：

配置在易失性半导体存储器中的第一存储器区，其通过第一单位或更小单位执行数据写入，所述第一单位是对所述半导体存储装置的存取单位；

配置在非易失性半导体存储器中的第二存储器区、第三存储器区和第四存储器区，其通过第二单位执行数据写入，并通过第三单位执行数据擦除，所述第三单位是所述第二单位的两倍或更大的自然数倍；以及

控制器，其执行：

第一处理，用于通过所述第一单位将多个数据存储在所述第一存储器区中；

第二处理，用于通过第一管理单位将从所述第一存储器区输出的数据存储在所述第四存储器区中，所述第一管理单位是所述第一单位的两倍或更大的自然数倍且小于所述第三单位；

第三处理，用于通过第二管理单位将从所述第一存储器区输出的数据存储在所述第三存储器区中，所述第二管理单位是所述第一管理单位的两倍或更大的自然数倍；

第四处理，用于选择所述第四存储器区中的所述第三单位的区，并将所选择的区移动到所述第二存储器区；

第五处理，用于选择所述第四存储器区中的数据，将所选择的数据复

制在具有第二单位的空区的所述第三单位的区中，并将该第三单位的区分配给所述第二存储器区；以及

第六处理，用于选择所述第二存储器区中的数据，并将所选择的数据重写入所述第二存储器区中的第三单位的空区中。

55. 根据权利要求 54 的半导体存储装置，其中，在所述第二处理中，所述控制器：

将从所述第一存储器区输出的第一管理单位的新数据存储在第二单位的空区中，所述空区包含在第三单位的附加区中；

如果所述新数据的逻辑地址对应于旧数据的逻辑地址，将所述第二和第四存储器区中所存储的所述旧数据设定为无效；

将所述新数据视为有效数据，其优先于所述旧数据；

将所述旧数据视为无效数据，其通过参考所述新数据而被忽略；以及

如果所述第二单位的空区被写入有新数据，将所述第三单位的附加区分配给所述第四存储器区。

56. 根据权利要求 55 的半导体存储装置，其中，如果所述第四存储器区中所存储的多个有效数据和无效数据所占据的第三单位的区的总和超过允许范围，所述控制器执行所述第四和第五处理中的至少一个。

57. 根据权利要求 56 的半导体存储装置，其中，在所述第四处理中，所述控制器：

选择其中有效数据的总和等于预定阈值或更大的第三单位的区；以及

将所选择的第三单位的区从所述第四存储器区分配到所述第二存储器区。

58. 根据权利要求 57 的半导体存储装置，其中，在所述第五处理中，所述控制器在执行所述第四处理之后，以从具有最旧的分配次序的第三单位的区开始的次序顺序地选择所述第四存储器区中的有效数据。

59. 根据权利要求 55 的半导体存储装置，其中，所述控制器执行第七处理，用于：

选择将要从所述第二存储器区输出的第一管理单位的有效数据；以及

通过所述第二管理单位将包含所选择的有效数据的数据存储在所述第三存储器区中。

60. 根据权利要求 59 的半导体存储装置，其中，如果所述第二存储器区中所存储的多个有效数据和无效数据所占据的第三单位的区的总和超过允许范围，所述控制器执行所述第六处理和第七处理中的至少一个。

61. 根据权利要求 60 的半导体存储装置，其中，所述控制器：

对窗口内的第一管理单位的有效数据进行计数，所述窗口包括所述第二存储器区中的多个第三单位的区；

如果所述窗口中的有效数据的总和大于预定阈值，在所述第二存储器区中将所述窗口从较旧分配次序一侧向较新分配次序一侧移位；以及

如果所述窗口中的有效数据的总和不大于所述预定阈值，针对所述窗口中的有效数据执行所述第六和第七处理中的至少一个。

62. 根据权利要求 61 的半导体存储装置，其中，所述预定阈值等于从所述窗口中的第三单位的区减一的第三单位的区中可存储的数据的总和。

63. 根据权利要求 61 的半导体存储装置，其中，在所述第七处理中，所述控制器：

通过将所述窗口中的有效数据的逻辑地址排列成所述第二管理单位来计算逻辑地址范围；

对包含在所述逻辑地址范围内且存储在所述第二和第四存储器区中的有效数据的总和进行计数；以及

如果所计数的有效数据的总和为预定阈值或更大，选择用于所述第七处理的目标的有效数据。

64. 根据权利要求 61 的半导体存储装置，其中，在所述第六处理中，所述控制器在执行所述第七处理之后，以从所述窗口中的第三单位的区向所述第二存储器区中较新分配次序一侧的次序顺序地选择有效数据。

65. 根据权利要求 64 的半导体存储装置，其中，在所述第六处理中，所述控制器将被写入有有效数据的第三单位的区插入到比所述窗口的分配次序更旧的一侧中。

66. 根据权利要求 65 的半导体存储装置，其中，如果所述窗口到达所述第二存储器区中的最旧分配次序一侧，所述控制器：

选择具有最旧分配次序的第三单位的区中的所有第一管理单位的有效数据；以及

通过所述第二管理单位将包含所选择的有效数据的数据存储在所述第三存储器区中。

67. 根据权利要求 1、24、36、54 的半导体存储装置，其中，所述非易失性半导体存储器包括其中多个位数据被编程到一个存储器基元的第三单位的 MLC (多级基元) 区。

68. 根据权利要求 24、36、54 的半导体存储装置，其中：

所述非易失性半导体存储器包括其中多个位数据被编程到一个存储器基元的第三单位的 MLC (多级基元) 区，以及其中单个位数据被编程到一个存储器基元的第三单位的 SLC (单级基元) 区，并且

所述控制器将第三单位的所述 SLC 区分配给所述第四存储器区，并将第三单位的所述 MLC 区分配给其他存储器区。

69. 根据权利要求 68 的半导体存储装置，其中所述控制器：

将第三单位的所述 SLC 区从所述第四存储器区移动到所述第二存储器区；以及

选择所述第二存储器区中的第三单位的所述 SLC 区中的数据，将所选择的数据复制在具有第二单位的空区的第三单位的所述 MLC 区中，并将第三单位的所述 MLC 区分配给所述第二存储器区。

70. 根据权利要求 1、24、36、54 的半导体存储装置，其中，所述第一管理单位的大小等于所述第二单位的大小。

71. 根据权利要求 1、24、54 的半导体存储装置，其中，所述第二管理单位的大小等于所述第三单位的大小。

72. 根据权利要求 12、25、37、48、55 的半导体存储装置，其中，所述控制器将其中所有第二单位的区都被无效化的第三单位的区无效化。

73. 一种控制半导体存储装置的方法，所述半导体存储装置包括：配

置在易失性半导体存储器中的第一存储器区，其通过第一单位或更小单位执行数据写入，所述第一单位是对所述半导体存储装置的存取单位；以及配置在非易失性半导体存储器中的第二存储器区和第三存储器区，其通过第二单位执行数据写入，并通过第三单位执行数据擦除，所述第三单位是所述第二单位的两倍或更大的自然数倍，该方法包括：

执行第一处理，用于通过所述第一单位将多个数据存储在所述第一存储器区中；

执行第二处理，用于通过第一管理单位将从所述第一存储器区输出的数据存储在所述第二存储器区中，所述第一管理单位是所述第一单位的两倍或更大的自然数倍且小于所述第三单位；以及

执行第三处理，用于通过第二管理单位将从所述第一存储器区输出的数据存储在所述第三存储器区中，所述第二管理单位是所述第一管理单位的两倍或更大的自然数倍。

74. 一种控制半导体存储装置的方法，所述半导体存储装置包括：配置在易失性半导体存储器中的第一存储器区，其通过第一单位或更小单位执行数据写入，所述第一单位是对所述半导体存储装置的存取单位；以及配置在非易失性半导体存储器中的第二存储器区、第三存储器区和第四存储器区，其通过第二单位执行数据写入，并通过第三单位执行数据擦除，所述第三单位是所述第二单位的两倍或更大的自然数倍，该方法包括：

执行第一处理，用于通过所述第一单位将多个数据存储在所述第一存储器区中；

执行第二处理，用于通过第一管理单位将从所述第一存储器区输出的数据存储在所述第四存储器区中，所述第一管理单位是所述第一单位的两倍或更大的自然数倍且小于所述第三单位；

执行第三处理，用于通过第二管理单位将从所述第一存储器区输出的数据存储在所述第三存储器区中，所述第二管理单位是所述第一管理单位的两倍或更大的自然数倍；

执行第四处理，用于将所述第四存储器区中具有最旧的分配次序的第

三单位的区移动到所述第二存储器区；以及

执行第五处理，用于选择所述第二存储器区中的数据，并将所选择的数据重写入所述第二存储器区中的第三单位的空区中。

75. 一种控制半导体存储装置的方法，所述半导体存储装置包括：配置在易失性半导体存储器中的第一存储器区，其通过第一单位或更小单位执行数据写入，所述第一单位是对所述半导体存储装置的存取单位；配置在非易失性半导体存储器中的第二存储器区、第三存储器区、第四存储器区和第五存储器区，其通过第二单位执行数据写入，并通过第三单位执行数据擦除，所述第三单位是所述第二单位的两倍或更大的自然数倍，该方法包括：

执行第一处理，用于通过所述第一单位将多个数据存储在所述第一存储器区中；

执行第二处理，用于通过第一管理单位将从所述第一存储器区输出的数据存储在所述第四存储器区中，所述第一管理单位是所述第一单位的两倍或更大的自然数倍且小于所述第三单位；

执行第三处理，用于通过第二管理单位将从所述第一存储器区输出的数据存储在所述第五存储器区中，所述第二管理单位是所述第一管理单位的两倍或更大的自然数倍且小于所述第三单位；

执行第四处理，用于将所述第四存储器区中具有最旧的分配次序的第三单位的区移动到所述第二存储器区中；

执行第五处理，用于选择所述第二存储器区中的数据，并将所选择的数据重写入所述第二存储器区中的第三单位的空区中；

执行第六处理，用于将所述第五存储器区中具有最旧的分配次序的第三单位的区移动到所述第三存储器区中；以及

执行第七处理，用于选择所述第三存储器区中的数据，并将所选择的数据重写入所述第三存储器区中的第三单位的空区中。

76. 一种控制半导体存储装置的方法，所述半导体存储装置包括：配置在易失性半导体存储器中的第一存储器区，其通过第一单位或更小单位

执行数据写入，所述第一单位是对所述半导体存储装置的存取单位；配置在非易失性半导体存储器中的第二存储器区、第三存储器区和第四存储器区，其通过第二单位执行数据写入，并通过第三单位执行数据擦除，所述第三单位是所述第二单位的两倍或更大的自然数倍，该方法包括：

执行第一处理，用于通过所述第一单位将多个数据存储在所述第一存储器区中；

执行第二处理，用于通过第一管理单位将从所述第一存储器区输出的数据存储在所述第四存储器区中，所述第一管理单位是所述第一单位的两倍或更大的自然数倍且小于所述第三单位；

执行第三处理，用于通过第二管理单位将从所述第一存储器区输出的数据存储在所述第三存储器区中，所述第二管理单位是所述第一管理单位的两倍或更大的自然数倍；

执行第四处理，用于选择所述第四存储器区中的第三单位的区，并将所选择的区移动到所述第二存储器区；

执行第五处理，用于选择所述第四存储器区中的数据，将所选择的数据复制在具有第二单位的空区的第三单位的区中，并将该第三单位的区分配给所述第二存储器区；以及

执行第六处理，用于选择所述第二存储器区中的数据，并将所选择的数据重写入所述第二存储器区中的第三单位的空区中。

77. 一种信息处理装置，包括：

CPU；

连接到所述 CPU 的北桥；

连接到所述北桥的主存储器；

连接到所述北桥的南桥；以及

连接到所述南桥的半导体存储装置，

其中，所述半导体存储装置包括：

配置在易失性半导体存储器中的第一存储器区，其通过第一单位或更小单位执行数据写入，所述第一单位是对所述半导体存储装置的存取单位；

配置在非易失性半导体存储器中的第二存储器区和第三存储器区，其通过第二单位执行数据写入，并通过第三单位执行数据擦除，所述第三单位是所述第二单位的两倍或更大的自然数倍；以及

控制器，其执行：

第一处理，用于通过所述第一单位将多个数据存储在所述第一存储器区中；

第二处理，用于通过第一管理单位将从所述第一存储器区输出的数据存储在所述第二存储器区中，所述第一管理单位是所述第一单位的两倍或更大的自然数倍且小于所述第三单位；以及

第三处理，用于通过第二管理单位将从所述第一存储器区输出的数据存储在所述第三存储器区中，所述第二管理单位是所述第一管理单位的两倍或更大的自然数倍。

78. 一种信息处理装置，包括：

CPU；

连接到所述CPU的北桥；

连接到所述北桥的主存储器；

连接到所述北桥的南桥；以及

连接到所述南桥的半导体存储装置，

其中，所述半导体存储装置包括：

配置在易失性半导体存储器中的第一存储器区，其通过第一单位或更小单位执行数据写入，所述第一单位是对所述半导体存储装置的存取单位；

配置在非易失性半导体存储器中的第二存储器区、第三存储器区和第四存储器区，其通过第二单位执行数据写入，并通过第三单位执行数据擦除，所述第三单位是所述第二单位的两倍或更大的自然数倍；以及

控制器，其执行：

第一处理，用于通过所述第一单位将多个数据存储在所述第一存储器区中；

第二处理，用于通过第一管理单位将从所述第一存储器区输出的数据

存储在所述第四存储器区中，所述第一管理单位是所述第一单位的两倍或更大的自然数倍且小于所述第三单位；

第三处理，用于通过第二管理单位将从所述第一存储器区输出的数据存储在所述第三存储器区中，所述第二管理单位是所述第一管理单位的两倍或更大的自然数倍；

第四处理，用于将所述第四存储器区中具有最旧的分配次序的第三单位的区移动到所述第二存储器区；以及

第五处理，用于选择所述第二存储器区中的数据，并将所选择的数据重写入所述第二存储器区中的第三单位的空区中。

79. 一种信息处理装置，包括：

CPU；

连接到所述CPU的北桥；

连接到所述北桥的主存储器；

连接到所述北桥的南桥；以及

连接到所述南桥的半导体存储装置，

其中，所述半导体存储装置包括：

配置在易失性半导体存储器中的第一存储器区，其通过第一单位或更小单位执行数据写入，所述第一单位是对所述半导体存储装置的存取单位；

配置在非易失性半导体存储器中的第二存储器区、第三存储器区、第四存储器区和第五存储器区，其通过第二单位执行数据写入，并通过第三单位执行数据擦除，所述第三单位是所述第二单位的两倍或更大的自然数倍；以及

控制器，其执行：

第一处理，用于通过所述第一单位将多个数据存储在所述第一存储器区中；

第二处理，用于通过第一管理单位将从所述第一存储器区输出的数据存储在所述第四存储器区中，所述第一管理单位是所述第一单位的两倍或更大的自然数倍且小于所述第三单位；

第三处理，用于通过第二管理单位将从所述第一存储器区输出的数据存储在所述第五存储器区中，所述第二管理单位是所述第一管理单位的两倍或更大的自然数倍且小于所述第三单位；

第四处理，用于将所述第四存储器区中具有最旧的分配次序的第三单位的区移动到所述第二存储器区；

第五处理，用于选择所述第二存储器区中的数据，并将所选择的数据重写入所述第二存储器区中的第三单位的空区中；

第六处理，用于将所述第五存储器区中具有最旧的分配次序的第三单位的区移动到所述第三存储器区中；以及

第七处理，用于选择所述第三存储器区中的数据，并将所选择的数据重写入所述第三存储器区中的第三单位的空区中。

**80. 一种信息处理装置，包括：**

CPU；

连接到所述CPU的北桥；

连接到所述北桥的主存储器；

连接到所述北桥的南桥；以及

连接到所述南桥的半导体存储装置，

其中，所述半导体存储装置包括：

配置在易失性半导体存储器中的第一存储器区，其通过第一单位或更小单位执行数据写入，所述第一单位是对所述半导体存储装置的存取单位；

配置在非易失性半导体存储器中的第二存储器区、第三存储器区和第四存储器区，其通过第二单位执行数据写入，并通过第三单位执行数据擦除，所述第三单位是所述第二单位的两倍或更大的自然数倍；以及

控制器，其执行：

第一处理，用于通过所述第一单位将多个数据存储在所述第一存储器区中；

第二处理，用于通过第一管理单位将从所述第一存储器区输出的数据存储在所述第四存储器区中，所述第一管理单位是所述第一单位的两倍或

更大的自然数倍且小于所述第三单位；

第三处理，用于通过第二管理单位将从所述第一存储器区输出的数据存储在所述第三存储器区中，所述第二管理单位是所述第一管理单位的两倍或更大的自然数倍；

第四处理，用于选择所述第四存储器区中的第三单位的区，并将所选择的区移动到所述第二存储器区；

第五处理，用于选择所述第四存储器区中的数据，将所选择的数据复制在具有第二单位的空区的第三单位的区中，并将该第三单位的区分配给所述第二存储器区；以及

第六处理，用于选择所述第二存储器区中的数据，并将所选择的数据重写入所述第二存储器区中的第三单位的空区中。

81. 一种控制器，其控制：配置在易失性半导体存储器中的第一存储器区，其通过第一单位或更小单位执行数据写入，所述第一单位是对所述半导体存储装置的存取单位；以及配置在非易失性半导体存储器中的第二存储器区和第三存储器区，其通过第二单位执行数据写入，并通过第三单位执行数据擦除，所述第三单位是所述第二单位的两倍或更大的自然数倍，所述控制器包括：

数据控制单元，其执行：

第一处理，用于通过所述第一单位将多个数据存储在所述第一存储器区中；

第二处理，用于通过第一管理单位将从所述第一存储器区输出的数据存储在所述第二存储器区中，所述第一管理单位是所述第一单位的两倍或更大的自然数倍且小于所述第三单位；以及

第三处理，用于通过第二管理单位将从所述第一存储器区输出的数据存储在所述第三存储器区中，所述第二管理单位是所述第一管理单位的两倍或更大的自然数倍。

82. 一种控制器，其控制：配置在易失性半导体存储器中的第一存储器区，其通过第一单位或更小单位执行数据写入，所述第一单位是对所述

半导体存储装置的存取单位；以及配置在非易失性半导体存储器中的第二存储器区、第三存储器区和第四存储器区，其通过第二单位执行数据写入，并通过第三单位执行数据擦除，所述第三单位是所述第二单位的两倍或更大的自然数倍，所述控制器包括：

数据控制单元，其执行：

第一处理，用于通过所述第一单位将多个数据存储在所述第一存储器区中；

第二处理，用于通过第一管理单位将从所述第一存储器区输出的数据存储在所述第四存储器区中，所述第一管理单位是所述第一单位的两倍或更大的自然数倍且小于所述第三单位；

第三处理，用于通过第二管理单位将从所述第一存储器区输出的数据存储在所述第三存储器区中，所述第二管理单位是所述第一管理单位的两倍或更大的自然数倍；

第四处理，用于将所述第四存储器区中具有最旧的分配次序的第三单位的区移动到所述第二存储器区；以及

第五处理，用于选择所述第二存储器区中的数据，并将所选择的数据重写入所述第二存储器区中的第三单位的空区中。

83. 一种控制器，其控制：配置在易失性半导体存储器中的第一存储器区，其通过第一单位或更小单位执行数据写入，所述第一单位是对所述半导体存储装置的存取单位；以及配置在非易失性半导体存储器中的第二存储器区、第三存储器区、第四存储器区和第五存储器区，其通过第二单位执行数据写入，并通过第三单位执行数据擦除，所述第三单位是所述第二单位的两倍或更大的自然数倍，所述控制器包括：

数据控制单元，其执行：

第一处理，用于通过所述第一单位将多个数据存储在所述第一存储器区中；

第二处理，用于通过第一管理单位将从所述第一存储器区输出的数据存储在所述第四存储器区中，所述第一管理单位是所述第一单位的两倍或

更大的自然数倍且小于所述第三单位;

第三处理，用于通过第二管理单位将从所述第一存储器区输出的数据存储在所述第五存储器区中，所述第二管理单位是所述第一管理单位的两倍或更大的自然数倍且小于所述第三单位;

第四处理，用于将所述第四存储器区中具有最旧的分配次序的第三单位的区移动到所述第二存储器区;

第五处理，用于选择所述第二存储器区中的数据，并将所选择的数据重写入所述第二存储器区中的第三单位的空区中;

第六处理，用于将所述第五存储器区中具有最旧的分配次序的第三单位的区移动到所述第三存储器区中；以及

第七处理，用于选择所述第三存储器区中的数据，并将所选择的数据重写入所述第三存储器区中的第三单位的空区中。

84. 一种控制器，其控制：配置在易失性半导体存储器中的第一存储器区，其通过第一单位或更小单位执行数据写入，所述第一单位是对所述半导体存储装置的存取单位；以及配置在非易失性半导体存储器中的第二存储器区、第三存储器区和第四存储器区，其通过第二单位执行数据写入，并通过第三单位执行数据擦除，所述第三单位是所述第二单位的两倍或更大的自然数倍，所述控制器包括：

数据控制单元，其执行：

第一处理，用于通过所述第一单位将多个数据存储在所述第一存储器区中；

第二处理，用于通过第一管理单位将从所述第一存储器区输出的数据存储在所述第四存储器区中，所述第一管理单位是所述第一单位的两倍或更大的自然数倍且小于所述第三单位；

第三处理，用于通过第二管理单位将从所述第一存储器区输出的数据存储在所述第三存储器区中，所述第二管理单位是所述第一管理单位的两倍或更大的自然数倍；

第四处理，用于选择所述第四存储器区中的第三单位的区，并将所选

---

择的区移动到所述第二存储器区；

第五处理，用于选择所述第四存储器区中的数据，将所选择的数据复制在具有第二单位的空区的第三单位的区中，并将该第三单位的区分配给所述第二存储器区；以及

第六处理，用于选择所述第二存储器区中的数据，并将所选择的数据重写入所述第二存储器区中的第三单位的空区中。