

[19] 中华人民共和国国家知识产权局

[51] Int. Cl⁷

H01L 23/12

H01L 23/492

H01L 23/34

H01L 23/28



[12] 发明专利说明书

专利号 ZL 01116163.9

[45] 授权公告日 2005 年 9 月 28 日

[11] 授权公告号 CN 1221027C

[22] 申请日 2001.5.21 [21] 申请号 01116163.9

[71] 专利权人 矽品精密工业股份有限公司

地址 中国台湾

[72] 发明人 何宗达 黄建屏

审查员 杨子芳

[74] 专利代理机构 北京纪凯知识产权代理有限公司


代理人 程伟

权利要求书 2 页 说明书 7 页 附图 4 页

[54] 发明名称 具有散热结构的半导体封装件

[57] 摘要

一种具有散热结构的半导体封装件，包括一芯片承载件，其供芯片接置的表面上设置有多个焊垫以供一散热件藉由多个质软金属支撑块接置致使该散热件得藉这些支撑块而架撑于该芯片上方；该散热件对应于该支撑块黏接处形成有多个定位部，遂使该散热件接置至芯片承载件后得以妥善定位而无偏移之虑；而后将该散热件与支撑块构成的散热结构与半导体芯片一同回焊至芯片承载件，且使该散热件顶面外露出该封装胶体以增进其散热效率。



ISSN 1008-4274

1. 一种具有散热结构的半导体封装件，其特征在于：所述半导体封装件包括：

一基板，其具有一正面及一相对的背面，于该基板正面各布设有一组第一焊垫及第二焊垫，并于该基板背面接置有多个的第三焊垫；

一半导体芯片，具有一作用表面以供多个锡焊凸块接置其上以使该芯片与该基板第一焊垫电性导接；

一散热结构，其具有一散热件以及多个质软金属支撑块，其中该散热件具有一上表面与一相对的下表面，并于该下表面上开设有多个定位部以供这些支撑块黏置并藉之接设于该基板第二焊垫上；

多个导电组件，用以相接于基板第三焊垫上，以供该芯片与外界装置电性藕接；以及

一封装胶体，用以包覆该半导体芯片与散热结构且使该散热件的上表面外露。

2. 如权利要求1所述的具有散热结构的半导体封装件，其特征在于：该半导体封装件为一覆晶型球栅阵列（FCBGA）半导体封装件。

3. 如权利要求1所述的具有散热结构的半导体封装件，其特征在于：该第一焊垫为焊接焊垫。

4. 如权利要求1所述的具有散热结构的半导体封装件，其特征在于：该第二焊垫为植球焊垫。

5. 如权利要求1所述的具有散热结构的半导体封装件，其特征在于：该第二焊垫开口的开设尺寸取决于该散热结构距离该基板正面的高度而调整之。

6. 如权利要求1所述的具有散热结构的半导体封装件，其特征在于：该第三焊垫为导电焊垫。

7. 如权利要求1所述的具有散热结构的半导体封装件，其特征在于：该作用表面为铺设多个电子电路及电子组件的芯片表面。

8. 如权利要求1所述的具有散热结构的半导体封装件，其特征在于：该芯片与基板间的锡焊凸块得施以一胶体底部充填（Underfill）用以包覆芯片与基板间的锡焊凸块。

9. 如权利要求 1 所述的具有散热结构的半导体封装件, 其特征在于: 该散热件为一金属材质的内嵌式散热片。

10. 如权利要求 1 所述的具有散热结构的半导体封装件, 其特征在于: 该支撑块的材料选自锡、铅、锡/铅合金所组成的其中之一。

11. 如权利要求 1 所述的具有散热结构的半导体封装件, 其特征在于: 该支撑块选自焊条 (Solder Column), 焊球 (Solder Balls) 所组成的其中之一。

12. 如权利要求 1 所述的具有散热结构的半导体封装件, 其特征在于: 该支撑块的垂直高度大于等于该半导体芯片厚度与该锡焊凸块高度的总和。

13. 如权利要求 1 所述的具有散热结构的半导体封装件, 其特征在于: 该支撑块藉以一胶黏层黏接于该散热件的定位部上。

14. 如权利要求 13 所述的具有散热结构的半导体封装件, 其特征在于: 该胶黏层为一环氧树脂的弹性材质所构成。

15. 如权利要求 1 所述的具有散热结构的半导体封装件, 其特征在于: 该定位部为形成于该散热件下表面上的凹穴。

16. 如权利要求 1 所述的具有散热结构的半导体封装件, 其特征在于: 该定位部为开设于该散热件上的多个贯穿孔。

17. 如权利要求 1 所述的具有散热结构的半导体封装件, 其特征在于: 该锡焊凸块与这些支撑块同时藉以回焊方式植接于该基板所设的多组焊垫上。

18. 如权利要求 1 所述的具有散热结构的半导体封装件, 其特征在于: 该导电组件为焊球。

具有散热结构的半导体封装件

技术领域

本发明是关于一种半导体封装件，尤指一种具有内嵌式散热件以提升散热效率的覆晶型球栅阵列（Flip Chip Ball Grid Array, FCBGA）半导体封装件。

背景技术

球栅阵列（BGA）半导体封装件（Ball Grid Array Semiconductor Package）具有较高数量的输入/出连接端（I/O Connection）得以因应高密度电子组件（Electronic Components）及电子电路（Electronic Circuits）的半导体芯片所需，以符合电子产品对于电性功能与处理速度的需求而成为今日封装主流。然而，随着半导体芯片上电子电路与电子组件布设密度日增，芯片运作时产生的热量便愈多；如若不将半导体芯片产生的热能有效逸散，将会影响半导体芯片的性能及使用寿命。另者，传统上 BGA 半导体封装件的高性能芯片为封装胶体（Encapsulant）所包覆，惟构成该封装胶体的封装树脂是一导热系数仅约为 $0.8 \text{ w/m}^{\circ}\text{K}$ 的不良传热体，故使半导体芯片布设有电子电路及电子组件的作用表面（Active Surface）难以有效散热；如何有效排除半导体芯片产生的热量遂成业界所须解决的一大课题。

美国专利第 5,726,079 号案即揭露一种覆晶型球栅阵列（Flip Chip Ball Grid Array, FCBGA）封装结构（如第 1 图所示），其将一散热件 11 安置于半导体芯片 12 上方，藉由外露于封装件 1 的散热件 11 表面将芯片 12 产生的热量快速逸散到大气中。然而该项技术的缺失在于散热件 11 设置位置如果过高，将使模压作业实施时合模压力压迫到该散热件 11，进而压迫至散热件 11 下方的芯片 12 致使芯片 12 受损；如若散热件 11 设置位置过于靠近芯片 12，则易使得散热件 11 外露的上表面 110 于胶体封装制程中产生溢胶而减损其散热效益并且导致产品外观不良。因此进行该项技术须要求极高的作业精密度方使得该散热件 11 得正确地安置于预定高度，此举将提升制程困难度较不符合成本效益。

另外，美国专利第 5,977,626 号案亦揭示一种具有特殊形式散热件

11 的半导体封装结构 1。如第 2 图所示，此种半导体封装结构 1 包括一散热件 11 黏接至一接设有半导体芯片 12 的基板 14 上；其中该散热件 11 具有一平坦部 111 及用以将该平坦部 111 支撑于芯片上方的支撑部 112，俾使该平坦部 111 与支撑部 112 形成一收纳空间以供该芯片 12 及金线 13 置入，同时，该支撑部 112 形成有多个凸点 113，使得该散热件 11 得藉这些凸点 113 稳定接置于该基板 14 上。

是种封装结构 1 虽可藉由特殊形状的散热件 11 设计提升芯片散热效率，但该封装体仍然具有前述专利（美国专利第 5,726,079 号）不易妥切安置散热件 11 位置的问题。此外，制作该特殊形式的散热件 11 时须使用冲压制程（Stamping）俾以形成向下弯曲的支撑部 112，除增加封装成本以外，经冲压后该散热件 11 平坦部 111 的平面度（Planarity）往往受到影响而导致封装树脂溢胶于平坦部 111 的上表面 110（即散热件 11 的外露表面 110）；尤其现今半导体封装件力朝薄化趋势开发，所用的散热件 11 厚度常薄至 0.2 mm 甚或更薄，散热件 11 结构强度因薄化而降低将使该平坦部 111 的平面度更难维持，溢胶现象遂无法避免。

发明内容

本发明的目的即在提供一种具内嵌式散热结构的半导体封装件，该散热结构上设置有多个质软金属支撑块藉以释除均摊合模作业中模压模具对于散热件乃至芯片产生的压迫力，俾以避免半导体芯片受损并使散热件得以精确定位而平稳贴置于芯片上方，除维持该散热件的优良平面性（Planarity）以外，并得令使散热结构的外露表面不致溢胶故而提升封装件的整体散热效率。

本发明的另一目的即在提供一种藉由调整基板上植接焊垫开口的尺寸以便控制该散热结构与基板的间距，俾以降低封装成本以及制程复杂性的具内嵌式散热结构的半导体封装件。

鉴于上揭及其它目的，本发明具内嵌式散热结构的半导体封装件包括：一基板，其具有一正面及一相对的背面，于该基板正面上分别接设一组焊接焊垫及一组植球焊垫，并在该基板背面布设多个导电焊垫；一半导体芯片，具有一铺设有电子电路与电子组件的作用表面，其上植接有多个锡焊凸块俾供该芯片与基板导电连接；一散热结构，其藉一散热件及多个质软金属支撑块所构成者，其中该散热件下表面开设有多个定

位部以供这些支撑块黏设；多个焊球，植置于这些导电焊垫上俾供该芯片与外部装置进行电性藕接；以及一用以包覆该半导体芯片、散热结构及部分基板，并令使该散热件上表面外露的封装胶体。

该散热件上的定位部得为形成于该下表面上的凹穴或由该散热件上表面贯穿至下表面的贯穿孔，待这些质软金属支撑块（即由锡、铅、铅/锡合金及类似合金等软质金属材质制得）黏置俾以构成一散热结构而与该芯片的锡焊凸块同时回焊至基板实施模压作业时，该散热件距离基板正面的高度略大于形成封装胶体的封装模具的模穴顶面与基板的间距，遂使合模执行时模具提供的合模压迫力得经由这些质软金属支撑块溃缩（Collapse）释除而抵减，并且平均分摊于散热件上俾以降低半导体芯片承受的压力免于芯片受损，又能使得该散热件平整地附靠于该芯片上方藉以维持散热件的良好平面性。

另一方面，这些定位部的开设除了提供一空隙俾利质软金属支撑块溃缩时具有一压力缓冲空间之外，藉由这些支撑块回焊至基板的焊接焊垫上亦使得该散热件精准无误地定位至基板上而无偏位的虞，则进行模压制程时该散热件顶面与模具上模的模穴顶面得以紧密接合遂可防止溢胶现象的发生。

附图说明

以下以较佳具体例配合所附图式进一步详述本发明的特点及功效：

第 1 图是美国专利第 5, 726, 079 号案的半导体封装件的剖视图；

第 2 图是美国专利第 5, 977, 626 号案的半导体封装件的剖视图；

第 3 图是本发明第一实施例的半导体封装件的剖视图；

第 4A 至 4D 图是本发明半导体封装件第一实施例的详细制程图；

第 5 图是本发明半导体封装件实施模压制程前后的比较剖视图；

第 6 图是本发明第二实施例的半导体封装件的剖视图；以及，

第 7 图是本发明第三实施例的半导体封装件的剖视图。

符号标号说明

1, 2, 3	半导体封装件	20, 30	锡球
11, 21, 31	内嵌式散热片	110, 210	散热片上表面
211, 311	散热片下表面	212	凹穴
312	贯穿孔	213, 313	胶黏层

111	平坦部	112	支撑部
113	凸点	12, 22, 32	半导体芯片
220	作用表面	221	非作用表面
13	金线	23, 33	锡焊凸块
14, 24, 34	基板	240	基板正面
241	基板背面	242, 342	焊接焊垫
243	植球焊垫	243a	植球焊垫开口
244	导电焊垫	245	芯片接置区
15, 25, 35	焊球	16, 26, 36	封装胶体
17, 37	底部填胶	28	模压模具
280	模穴顶面	29	散热结构

具体实施方式

以下即配合所附图式详细说明本发明的覆晶型球栅阵列（FCBGA）半导体封装件各实施例。

第一实施例：

第3图为本发明第一实施例的具内嵌式散热件FCBGA半导体封装件2，该封装结构是由一表面提供多个焊垫242, 243, 244接置的基板24，一具一作用表面220的半导体芯片22，一黏置有多个第一焊球20的内嵌式散热片21（Embedded Heat Sink, EDHS），多个植接于该芯片22作用表面220的锡焊凸块23，多个植设于该基板24上俾供半导体芯片12与外部装置（未图标）电性连结的第二焊球25，以及一用以包覆该芯片22及散热片21，并使该散热片21上表面210外露的封装胶体26所构成者。

第4A至4D图为本发明第一实施例的具内嵌式散热件FCBGA半导体封装件2的详细制作流程，以下即就该封装件说明其各部制程。

先置一基板24，如第4A图所示，该基板24具有一正面240及一相对的背面241；其中，于该基板24正面240上形成有一组焊接焊垫242（Bonding Pads）与一组植球焊垫243（Ball Pads），而基板24背面241上则另设置有多个导电焊垫244。在基板24正面240上预设有一芯片接置区245提供这些焊接焊垫242形成俾与半导体芯片（未图标）的锡焊凸块（未图标）接置，这些焊接焊垫242分别藉由复数条导电迹线（未图标）穿越导电通孔（未图标）而电性连结至该基板

24 背面 241 的多个导电焊垫 244 上；另于基板 24 上该芯片接置区 245 外围的适当位置形成多个植球焊垫 243 以便与该散热件（未图标）上的第一焊球（未图标）焊接，同时，该植球焊垫 243 亦得具有接地功能（Grounding），除能提升半导体封装件 2 的整体散热效率外，复可提高其电性。该植球焊垫 243 的形成与已有 BGA 基板上用以供焊球（未图标）植接其上的导电焊垫 244 相同，遂不另为文赘述。

该半导体芯片 22 具有一作用表面 220 及一相对的非作用表面 221，请参阅第 4B 图。该作用表面 220 上布设有多个电子电路及电子组件（未图标），以及多个输入/输出焊垫（未图标）俾使多个锡焊凸块 23（Solder Bump）接置而得与基板 24（如第 4A 图所示）进行电性藕接，这些锡焊凸块 23 透过底部金属化制程（Under Bump Metallization）等方式植接，此等覆晶形成方法悉属已知故不另着墨。

再者，另备一铜、铝等金属材质的内嵌式散热片 21，如第 4C 图所示，该散热片 21 具有一上表面 210 及一相对的下表面 211，藉由已有半蚀（Half Etching）或冲制（Stamping）技术（俱为已有故不予赘述）于该散热片 21 下表面 211 适当位置开设多个凹穴 212 俾供一如环氧树脂（Epoxy）等胶黏层 213 涂布其上；而后，将多个第一焊球 20 一一置入这些覆有胶黏层 213 的凹穴 212 内致使该第一焊球 20 得稳固接置于该散热片 21 上以构成一散热结构 29，且该第一焊球 20 的垂直高度 H 须大于等于半导体芯片 22 厚度与锡焊凸块 23 高度的总和。该第一焊球 20 除以锡为材质制作外，铅、锡/铅合金及类似合金等其它软质金属亦适用之。

将该半导体芯片 22 及内嵌式散热片 21 分别地藉以锡焊凸块 23 与这些第一焊球 20 同时回焊（Solder Reflow）至基板 24 对应的焊垫 242, 243 上，如第 4D 图所示，以回焊作业进行植球时，会因其自动对位（Self-Alignment）而使第一焊球 20 得以精准植接于植球焊垫 243 上免除偏位之虞；并且，藉由基板 24 表面植球焊垫 243 开口 243a 开设的大小，得以较便利地调整内嵌式散热片 21 在封装件 2 内的高度（植球焊垫 243 开口 243a 较大，则第一焊球 20 受压而下陷较深，致使该散热片 21 于封装件 2 内的高度较小而较为贴近芯片 22；反之亦然）。半导体芯片 22、锡焊凸块 23 及散热片 21 上的第一焊球 20 同时回焊于

基板后即可施以模压制程。

该封装胶体 26 是以已有的环氧树脂等材料形成，俾以包覆该半导体芯片 22、锡焊凸块 23 以及散热结构 29。如第 5 图所示，为使该半导体封装件 2 的散热效率得以有效提升，该散热片 21 的上表面 210 外露出该封装胶体 26 以直接与大气接触。由于该第一焊球 20 具一质软特性，且第一焊球 20 与散热片 21 之间相隔的胶黏层 213 亦为一吸收压力的缓冲介质，故得令该散热结构 29 距离基板 24 正面 240 的高度 H_1 略大于用以形成封装胶体 26 的封装模具 28 的模穴顶面 280 与该基板 24 正面 240 的间距，则进行合模作业时，该封装模具 28 的模穴顶面 280 即会提供一向下压迫力俾使与该散热片 21 相接的第一焊球 20 受压而变形下陷，该散热片 21 的上表面 210 密接于模穴顶面 280 致使两者间不致形成间隙，故能避免溢胶现象的发生并确保封装制品的外观及散热性；另者，因该第一焊球 20 与黏置其上的胶黏层 213 具有吸收变形量的特性，得以有效释除抵减封装模具 28 对于散热片 21 乃至芯片 22 产生的压迫力，故可防止半导体芯片 22 在模压过程中发生裂损。

第二实施例：


第 6 图所示者为本发明第二实施例的半导体封装件剖视图，该第二实施例的半导体封装件 3 与第一实施例中所揭示者大致相同，其不同处在于该散热片 31 上开设多个贯穿孔 312 俾以取代凹穴作为接置锡球 30 的定位孔。藉由已有打孔技术于该散热片 31 上适当位置预先钻制多个贯穿孔 312，复于散热片 31 下表面 311 的贯穿孔 312 开口涂布胶黏剂 313 以黏接锡球 30 并进行后续封装作业，俟进行合模作业时，由于模压模具（未图标）施予散热片 31 的压迫力迫使第一焊球 30 受压变形，此时这些贯穿孔 312 得以形成一缓冲空间利于压迫力释除，使得传递至芯片的压力减小，遂更有助于维持半导体芯片 32 的结构完整性。

第三实施例：


第 7 图为本发明第三实施例的半导体封装件剖视图，该第三实施例的半导体封装件与前述两实施例大致相同，其不同处在于该实施例为维持芯片 32 的锡焊凸块 33 与基板 34 上焊接焊垫 342 的焊接品质，

遂于回焊作业完成后复施以胶体底部充填 (Underfill) (如第 7 图 37 所示), 则进行模压制程时锡焊凸块 33 与焊接焊垫 342 间脆弱地焊接连结不致遭受模压模具 (未图标) 施予的压迫力而破坏, 遂能确保覆晶焊接的品质信赖性。


以上所述仅为本发明的较佳实施例而已, 并非用以限定本发明的实质技术内容范围。本发明的实质技术内容广义地定义于本发明权利要求范围内, 任何他人所完成的技术实体或方法, 若与本发明权利要求范围所定义者为完全相同, 亦或为一种等效变更, 均视同涵盖于此专利范围内。




第 1 图




第 2 图




第 3 图




第 5 图




第 4A 图




第 4B 图




第 4C 图



第 4D 图



第 6 图



第 7 图