

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第4239873号
(P4239873)

(45) 発行日 平成21年3月18日(2009.3.18)

(24) 登録日 平成21年1月9日(2009.1.9)

(51) Int. Cl.	F I
H05B 33/02 (2006.01)	H05B 33/02
H01L 51/50 (2006.01)	H05B 33/14 A
H05B 33/26 (2006.01)	H05B 33/26 Z

請求項の数 16 (全 17 頁)

(21) 出願番号	特願2004-95615 (P2004-95615)	(73) 特許権者	000002369
(22) 出願日	平成16年3月29日(2004.3.29)		セイコーエプソン株式会社
(65) 公開番号	特開2005-5252 (P2005-5252A)		東京都新宿区西新宿2丁目4番1号
(43) 公開日	平成17年1月6日(2005.1.6)	(74) 代理人	100095728
審査請求日	平成16年3月29日(2004.3.29)		弁理士 上柳 雅誉
(31) 優先権主張番号	特願2003-140972 (P2003-140972)	(74) 代理人	100107261
(32) 優先日	平成15年5月19日(2003.5.19)		弁理士 須澤 修
(33) 優先権主張国	日本国(JP)	(72) 発明者	小澤 徳郎
			長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内
		(72) 発明者	今村 陽一
			長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内

最終頁に続く

(54) 【発明の名称】 電気光学装置および電子機器

(57) 【特許請求の範囲】

【請求項1】

基板上に、複数の走査線と、複数の信号線と、前記複数の走査線と前記複数の信号線との交差部に対応して設けられた複数の画素とを有し、

前記複数の画素のそれぞれは、発光素子と、該発光素子を駆動する駆動回路とを有し、前記発光素子は光取り出し方向に光を射出し、

前記発光素子の前記光取り出し方向とは反対の側に前記発光素子で発生した熱を放熱するための放熱部を備えており、

前記放熱部は、前記駆動回路を構成する何れかの電極と同一材料かつ同膜構造であり、

前記複数の画素のそれぞれには、第1の熱導電膜と、前記第1の熱導電膜よりも前記発光素子の側に第2の熱導電膜とを備え、前記発光素子で発生した熱を前記放熱部に伝導するための熱導電膜を有し、

前記第2の熱導電膜の熱伝導率は前記第1の熱導電膜の熱伝導率よりも低いことを特徴とする電気光学装置。

【請求項2】

前記光取り出し方向は前記基板と反対側であり、前記放熱部は前記発光素子と前記基板の間にあることを特徴とする請求項1記載の電気光学装置。

【請求項3】

前記放熱部が、発光領域と非発光領域とに跨って設けられており、

前記発光素子で発生した熱を前記非発光領域に形成された放熱部に放熱することを特徴

とする請求項 1 又は 2 のいずれかに記載の電気光学装置。

【請求項 4】

前記非発光領域に形成された放熱部は、前記画素の前記非発光領域に形成されていることを特徴とする請求項 3 記載の電気光学装置。

【請求項 5】

前記非発光領域に形成された放熱部は、前記複数の画素からなる領域の周辺部に設けられていることを特徴とする請求項 3 記載の電気光学装置。

【請求項 6】

前記放熱部は、前記発光素子を構成する複数の電極のうち熱伝導度の高い第 1 の電極と、略同じ熱伝導度またはより高い熱伝導度であることを特徴とする請求項 1 記載の電気光学装置。

10

【請求項 7】

前記放熱部の膜厚は、前記第 1 の電極の膜厚より厚いことを特徴とする請求項 6 記載の電気光学装置。

【請求項 8】

前記放熱部の熱伝導率は、前記第 1 の電極の熱伝導率より高いことを特徴とする請求項 6 記載の電気光学装置。

【請求項 9】

前記熱導電部は前記駆動回路と前記発光素子の間にあり、
前記熱導電部は前記駆動回路の側に第 3 の熱導電膜を有し、
前記第 3 の熱導電膜の熱伝導率は前記第 1 の熱導電膜の熱伝導率よりも低いことを特徴とする請求項 1 乃至 8 のいずれか 1 項に記載の電気光学装置。

20

【請求項 10】

前記熱導電部は、前記駆動回路を構成する何れかの電極と同一材料かつ同膜構造であることを特徴とする請求項 1 乃至 9 のいずれか 1 項に記載の電気光学装置。

【請求項 11】

前記放熱部は、前記駆動回路と前記発光素子の間にあり、前記発光素子からの光が前記駆動回路に到達しないようにする遮光部の一部であることを特徴とする請求項 1 乃至 10 のいずれか 1 項に記載の電気光学装置。

【請求項 12】

前記熱導電部は、前記駆動回路と前記発光素子の間にあり、前記発光素子からの光が前記駆動回路に到達しないようにする遮光部の一部であることを特徴とする請求項 1 乃至 10 のいずれか 1 項に記載の電気光学装置。

30

【請求項 13】

前記放熱部の前記発光素子側の面は、少なくとも吸光性を有することを特徴とする請求項 1 乃至 12 のいずれか 1 項に記載の電気光学装置。

【請求項 14】

前記第 2 の熱導電膜は、少なくとも吸光性を有することを特徴とする請求項 1 乃至 13 のいずれか 1 項に記載の電気光学装置。

【請求項 15】

少なくとも前記駆動回路を覆うように、前記発光領域を隔てる隔壁膜を形成されており、
前記隔壁膜の前記光取り出し方向とは反対の側の面が少なくとも吸光性を有していることを特徴とする請求項 1 乃至 14 のいずれか 1 項に記載の電気光学装置。

40

【請求項 16】

請求項 1 乃至 15 のいずれかに記載された電気光学装置を備えたことを特徴とする電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

50

本発明は、電気光学装置および電子機器に関する。特に、耐熱性の向上および耐光性の向上を図った、発光素子を用いる電気光学装置および電子機器に関する。

【背景技術】

【0002】

近年、表示素子としてOLED（有機ライト・エミッティング・ダイオード）を用いたディスプレイが注目されている。OLEDは、自己を流れる駆動電流に応じた輝度で発光する電流駆動型の発光素子である。このOLEDをマトリクス状に形成して画像を表示させる方法として、アクティブマトリクスを用いる方法が知られている。

【0003】

アクティブマトリクスのアクティブ素子に多結晶シリコン薄膜トランジスタを用いる例として再公開特許WO98/12689公報（特許文献1）が、非晶質シリコン薄膜トランジスタを用いる例としてJ. Kanickiらの報告（非特許文献1）が知られている。また、OLEDを表示素子として用いたものではないが、非晶質シリコン薄膜トランジスタを用いたアクティブマトリクス基板の製造方法として（特許文献2）が知られている。

【特許文献1】再公開特許WO98/12689公報

【特許文献2】再公開特許WO97/13177公報

【非特許文献1】J. Kanicki, J. H. Kim (Univ. of Michigan) AMLCD02 Tech. Digest, p. 81

【発明の開示】

【発明が解決しようとする課題】

【0004】

発光素子は概してそうだが、OLEDは特に発光効率が悪く、与えられたエネルギーの殆どを熱に変換してしまう。発光時に発生する自己発熱によりOLEDの電流-輝度特性の劣化が急速に進行し、これを用いた電気光学装置の表示性能を維持できない。また、発光光がその階調制御や画像信号保持に用いる薄膜トランジスタ等のチャンネル部に入射してしまうことにより、良好な階調再現性を維持できなくなってしまう。本発明の目的は、これら発光素子に起因する課題を、新規な構造を用いた電気光学装置により解決することである。

【課題を解決するための手段】

【0005】

かかる課題を解決するために、本発明の電気光学装置は、基板上に、複数の走査線と、複数の信号線と、前記複数の走査線と前記複数の信号線との交差部に対応して設けられた複数の画素とを有し、前記複数の画素のそれぞれは、発光素子と、該発光素子を駆動する駆動回路とを有し、前記発光素子は光取り出し方向に光を射出し、前記発光素子の前記光取り出し方向とは反対の側に前記発光素子で発生した熱を放熱するための放熱部を備えており、前記放熱部は、前記駆動回路を構成する何れかの電極と同一材料かつ同膜構造であり、前記複数の画素のそれぞれには、第1の熱導電膜と、前記第1の熱導電膜よりも前記発光素子の側に第2の熱導電膜とを備え、前記発光素子で発生した熱を前記放熱部に伝導するための熱導電膜を有し、前記第2の熱導電膜の熱伝導率は前記第1の熱導電膜の熱伝導率よりも低いことを特徴とする。

かかる課題を解決するために、本発明の電気光学装置は、基板上に、複数の走査線と、複数の信号線と、前記複数の走査線と前記複数の信号線との交差部に対応して設けられた複数の画素領域とを有し、前記複数の画素領域のそれぞれは発光素子と、該発光素子を駆動する駆動回路とを有し、前記発光素子は光取り出し方向に光を射出し、前記発光素子の前記光取り出し方向とは反対の側に放熱部を備えることを特徴とする。

【0006】

この放熱部を用いて発光素子からの熱を逃がすことにより、電気光学装置の耐熱性を向上させることができる。放熱部は熱伝導性がよいという理由から例えば金属等の不透明な

10

20

30

40

50

材料で形成されることになるが、光取り出し方向とは反対側に設けられるので、表示上支障がない。また、環境温度依存の無い表示が可能な電気光学装置を得ることができる。特に有機材料からなる発光層を有するOLEDを発光素子として用いる場合に、放熱性を向上させるため放熱部を厚膜にてOLEDを覆うようにして形成すると、放熱部による膜応力がOLEDにかかるため、OLEDが劣化する。したがって、光取り出し方向は基板と反対側であり、放熱部は発光素子と基板の間にあることが好ましい。

【0007】

また、前記放熱部が、発光領域と非発光領域とに跨って設けられており、前記発光素子で発生した熱を前記非発光領域に形成された放熱部に放熱することを特徴とする。発光素子が形成されている領域としない領域での温度差を利用して、効率的に発光素子からの熱を逃がすことができる。また、前記非発光領域に形成された放熱部は、前記画素領域の前記非発光領域に形成されていてもよいし、前記複数の画素領域からなる領域の周辺部に設けられていてもよい。

10

【0008】

前記画素領域の前記非発光領域とは、例えば、画素電極毎に隔壁膜により画素領域が区画しているのであれば、隔壁膜が形成されている領域であり、走査線、信号線、電源線、もしくは画素毎に形成された駆動回路が形成された領域であってもよい。また、前記複数の画素領域からなる領域の周辺部とは、基板の外縁部と複数の画素領域が形成されている領域の間の領域である。これには、例えば製造上の理由などにて設けられる、有効表示に寄与しない画素が形成される領域も含まれる。

20

【0009】

また、これに加え、前記放熱部は前記駆動回路の何れかの電極と同一材料かつ同膜構造であることを特徴とする。駆動回路の何れかの電極とは、例えば、駆動回路にトランジスタが含まれるのであればゲート電極やソース/ドレイン電極、容量が含まれるのであれば容量を形成する対の電極を示す。また、本発明の電気光学装置がマトリックス型表示装置であれば、走査線、信号線、電源線など同一材料かつ同膜構造で構成される、画素内の素子同士を接続する接続線と放熱部とが同一材料かつ同膜構造であってもよい。このようにすることにより、工程数を増やすことなく、放熱部を形成することができる。

【0010】

また、これに加え、前記放熱部と前記駆動回路の何れかの電極との間隙は、前記発光素子と前記放熱部の間に介在する絶縁膜の膜厚以上で、かつ前記画素の繰り返し距離以下であることを特徴とする。前記発光素子と前記放熱部の間に介在する絶縁膜とは、例えば駆動回路にトランジスタが含むのであれば、ゲート絶縁膜、層間絶縁膜などを示す。このようにすることにより、発光素子からの熱が前記トランジスタに影響する前に放熱部により逃がすことができるため、前記トランジスタの熱ドリフトの影響を無くすことができ、温度依存性の無い電気光学装置を得ることができる。

30

【0011】

さらに、前記放熱部は、前記発光素子を構成する複数の電極のうち熱伝導度の高い第1の電極と、略同じ熱伝導度またはより高い熱伝導度であることを特徴とする。このようにするため、前記放熱部の膜厚は、前記第1の電極の膜厚より厚くしてもよいし、前記放熱部の熱伝導率は、前記第1の電極の熱伝導率より高くしてもよい。前記放熱部を、前記発光素子を構成する複数の電極のうち熱伝導度の高い第1の電極と、略同じ熱伝導度またはより高い熱伝導度とすることにより、効果的な放熱が可能となり、耐熱性の優れた電気光学装置を得ることができる。

40

【0012】

また、本発明において、前記複数の画素領域のそれぞれには、少なくとも第1の熱導電膜からなる熱導電部が前記放熱部と前記発光素子の間に設けられていることを特徴とする。

【0013】

熱導電部を有することにより、発光素子で発生した熱を放熱部に効率的に伝導させるこ

50

とができると共に、発光素子で発生した熱を画素領域の熱導電部において均等に一時貯えることができるため、画素領域内での温度分布が均一となり、発光素子の輝度を画素内で均等にすることができ、均質な電気光学装置を得ることができる。

【0014】

さらに、これに加え、前記熱導電部は前記発光素子の側に第2の熱導電膜を有し、前記第2の熱導電膜の熱伝導率は前記第1の熱導電膜の熱伝導率よりも低いことを特徴とする。

【0015】

このようにすることより、発光素子で発生した熱を画素領域の熱導電部において均等に一時貯えることができる。

10

【0016】

前記熱導電部は前記駆動回路と前記発光素子の間にあり、前記熱導電部は前記駆動回路の側に第3の熱導電膜を有し、前記第3の熱導電膜の熱伝導率は前記第1の熱導電膜の熱伝導率よりも低いことを特徴とする。

【0017】

これにより、前記トランジスタへの熱伝搬を最小に抑え前記トランジスタの熱ドリフトの影響を少なくすることができ、温度依存性が少ない電気光学装置を得ることができる。

【0018】

また、これに加え、前記放熱部もしくは前記熱導電部は、前記駆動回路と前記発光素子の間にあり、前記発光素子からの光が前記駆動回路に到達しないようにする遮光部の一部であることを特徴とする。また、前記放熱部の前記発光素子側の面、もしくは、前記第2の熱導電膜は、少なくとも吸光性を有することを特徴とする。また、これに加えて、少なくとも前記駆動回路を覆うように、前記発光領域を隔てる隔壁膜を形成されており、前記隔壁膜の前記光取り出し方向とは反対の側の面が少なくとも吸光性を有していてもよい。また、前記発光素子の発光部から前記駆動回路迄の距離は、前記隔壁膜と前記放熱部もしくは前記熱導電部との距離以上で、かつ前記画素の繰り返し距離以下であることが望ましい。

20

このようにすることにより、別途遮光部を形成することなく、トランジスタへの漏れ光を確実に減衰させることができ、階調特性再現性に優れた電気光学装置を得ることができる。

30

【0019】

以上に記載された電気光学装置を実装した電子機器を用いることにより、表示性能に優れた電子機器を提供することができ、商品訴求力の向上が図れる。

【発明を実施するための最良の形態】

【0020】

(電気光学装置の構成例)

図2は、本実施形態に係る電気光学装置、具体的には有機EL装置の構成例を説明する図である。図3は本実施形態に係る電気光学装置に備えるアクティブマトリクス画素の構成例を説明する図である。以下、図2および図3を用いて説明する。

【0021】

40

電気光学装置200は、複数の画素領域202をマトリクス状に形成した有効表示領域201を備える。画素領域202の夫々に任意の画像信号を与えるために、ゲート配線241とソース配線242とを互いに交差するように各複数本備え、それらの交点夫々に対応して画素領域202を接続する。画素領域202の夫々には少なくともOLED301とOLED301を駆動する画素駆動回路とを備えている。ゲート配線241にはゲート線駆動回路204から出力される選択信号または非選択信号を供給する。ソース線242にはソース線駆動回路203から出力される画像信号を供給する。ある一の時間における該画像信号は該選択信号が供給された画素群に対応しており、次の一の時間における該画像信号は該選択信号が供給された次の画素群に対応する。この動作を繰り返すことにより、マトリクス状の画素へ任意の画像信号を送出することができる。

50

【 0 0 2 2 】

画素領域 2 0 2 の画素駆動回路は、ゲート線 2 4 1 およびソース線 2 4 2 の交点夫々に対応してスイッチング用の薄膜トランジスタ $T r 1$ を備える。薄膜トランジスタ $T r 1$ のゲート電極はゲート配線 2 4 1 に、一方のドレイン電極はソース配線 2 4 2 に、他方のドレイン電極は表示階調制御用の薄膜トランジスタ $T r 2$ のゲート電極に接続する。ゲート線 2 4 1 に供給された前記選択信号に応じて薄膜トランジスタ $T r 1$ はオン状態にすることで、薄膜トランジスタ $T r 2$ のゲート電極にソース線 2 4 2 に供給された前記画像信号を与えることができる。該画像信号の保持能力を高めるために薄膜トランジスタ $T r 2$ のゲート電極と並列に保持容量 $C s t g$ を備えることもある。

【 0 0 2 3 】

前記画素領域 2 0 2 は、前記ゲート線および前記ソース線とは別に、複数の画素を束ねた画素群単位で共通に第 1 共通電極配線 2 2 3 および第 2 共通電極配線 2 2 4 に接続する。第 1 共通電極配線 2 2 3 は薄膜トランジスタ $T r 2$ の一方のドレイン電極に、第 2 共通電極配線 2 2 4 は O L E D (有機ライト・エミティング・ダイオード) 3 0 1 の一方の電極に共通に接続する。薄膜トランジスタ $T r 2$ のドレイン電極は O L E D 3 0 1 の他方の電極と接続する。これにより、薄膜トランジスタ $T r 2$ によって階調制御された電流が第 1 電極配線 2 2 3 - 薄膜トランジスタ $T r 2$ - O L E D 3 0 1 - 第 2 電極配線 2 2 4 の経路に流れ、O L E D 3 0 1 を任意の輝度に発光させることができる。ここでは第 2 共通電極配線 2 2 4 を O L E D 3 0 1 の陰極に接続しているが、これは O L E D の膜形成方法・駆動方法・順電流方向等によって陽極に接続することもある。またここでは、第 1 共通電極および第 2 共通電極配線について各々一つの共通な配線に接続する旨の説明をしたが、例えば O L E D の色毎に別々に共通電極配線を設けても良いし、画素群を分けたブロック単位にしても構わない。さらにここでは第 1 共通電極配線および第 2 共通電極配線を配線として説明したが、それぞれ配線の構成・構造をとらず、画素内でのパターンングを伴わない、複数の画素にまたがって形成する共通電極構造にしても構わない。

【 0 0 2 4 】

ゲート線駆動回路 2 0 4 およびソース線駆動回路 2 0 3 には、タイミング制御回路 2 0 6 から夫々第 1 のタイミング制御信号群 2 1 1 と第 2 のタイミング制御信号群 2 1 2 とが供給され、電源生成回路 2 0 5 から夫々第 1 の電源群 2 2 1 と第 2 の電源群 2 2 2 とが供給される。第 1 のタイミング制御信号群 2 1 1 には、ゲート線駆動回路 2 0 4 を駆動するための例えば走査クロック信号・走査開始信号・選択許可信号・初期化信号等がある。第 2 のタイミング制御信号群 2 1 2 には、ソース線駆動回路 2 0 3 を駆動するための例えばサンプルクロック信号・サンプル開始信号・サンプル許可信号・初期化信号等がある。第 1 のタイミング制御信号群 2 1 1 と第 2 のタイミング制御信号群 2 1 2 は、タイミング制御回路 2 0 6 において電気光学装置 2 0 0 の外部から供給される水平同期信号 H S Y N C ・垂直同期信号 V S Y N C ・初期化信号 R S T ・クロック C L K 等に基づいて生成される。第 2 の電源群 2 2 1 と第 2 の電源群 2 2 2 とは、夫々ゲート線駆動回路 2 0 4 とソース線駆動回路とを駆動するのに必要な電源群である。それら電源群は電源生成回路 2 0 5 において、電気光学装置 2 0 0 の外部から供給される元電源 V D D を電源制御信号 2 1 3 に基づいて昇圧 / 降圧して生成される。

【 0 0 2 5 】

ソース線駆動回路 2 0 3 にはこの他に、画像信号処理回路 2 0 7 から画像信号 2 3 0 が供給される。画像信号処理回路 2 0 7 は例えば、タイミング制御回路 2 0 6 から送出される画像信号処理制御信号 2 1 0 に基づいて、電気光学装置 2 0 0 の外部から供給される元画像信号 D A T A をシリアル - パラレル変換して画像信号 2 3 0 を得る、等の信号処理を行う。該画像信号処理回路 2 0 7 ではそれ以外にも、デジタル - アナログ変換やアナログ - デジタル変換・補正テーブル変換・電圧レベル変換・色信号変換等の各種信号処理をすることもある。

【 0 0 2 6 】

以上説明した構成により、画素領域 2 0 2 の夫々が元画像信号 D A T A に応じた輝度に

10

20

30

40

50

点灯し、電気光学装置 200 に任意の画像を表示することができる。

【0027】

(電気光学装置の構造例および製造方法例)

図1は、本実施形態に係る電気光学装置の構造及びその製造方法を説明する図である。図1と、図2および図3を合わせ用いて、構造の各部位と電気光学装置の構成との対応についても説明をする。

【0028】

最初に、絶縁性基板100上に第1電極101を形成する。絶縁性基板100には、無アルカリガラス・サファイヤ基板・高耐熱プラスチック基板等の電気絶縁性を有する透光性基板や、単結晶シリコン基板・単結晶炭素-シリコン基板・化合物半導体基板等の上に絶縁膜を形成した非透光性基板等を用いる。第1電極には非透光性と熱伝導性とを兼ね備えた導電性材料を用いる。導電性材料としてはニッケル・タンタル・クロム・アルミニウム・チタン・タングステン・モリブデン・銅・銀・金・白金等の金属またはそれらの合金、インジウム-錫酸化物・インジウム-亜鉛酸化物・酸化亜鉛・酸化錫等の酸化物半導体、燐・硼素等の不純物をシリコンに高濃度に添加した不純物半導体、等を用いる。該導電性材料は積層された膜構造または導電性材料内の元素の濃度勾配を有する傾斜膜構造を用いてもよい。

10

【0029】

第1電極101のパターニングには、感光性レジスト等を用いた写真製版工程や、該導電性材料を溶媒に溶解または分散させたインクをインクジェット法・オフセット法等で印刷する印刷工程を用いる。

20

【0030】

第1電極は、前記薄膜トランジスタTr1, Tr2のゲート電極・前記ゲート配線224や、前記保持容量Cstgの一方の電極や、前記ゲート線駆動回路204・前記ソース線駆動回路203・前記電源生成回路205・前記タイミング制御回路206・前記画像信号処理回路207を構成する薄膜トランジスタのゲート電極・各種信号配線、等に用いられる。ゲート電極あるいはゲート配線と導電性材料と同層にて構成されていることが望ましい。このようにすることにより、製造工程を増やすことなく、発光領域と非発光領域とに跨って設けられることができる。

【0031】

次に、第1絶縁膜102を形成する。絶縁性材料としては、酸化シリコン・窒化シリコン・窒酸化シリコン・酸化ハフニウム・酸化アルミニウム・酸化イットリウム・酸化ゲルマニウム等の絶縁物を用いる。該導電性材料は積層された膜構造または導電性材料内の元素の濃度勾配を有する傾斜膜構造を用いてもよい。

30

【0032】

第1絶縁膜102のパターニングが必要な場合には、感光性レジスト等を用いた写真製版工程や、該絶縁性材料を溶媒に溶解または分散させたインクをインクジェット法・オフセット法等で印刷する印刷工程を用いる。写真製版工程を用いる場合は後の工程で同時にエッチングが可能であるため、ここでのパターニングは必須ではない。印刷工程を用いる場合は、前記第1電極101を上部に電気的に取り出す箇所には該インクが打たれない様にする。

40

【0033】

第1絶縁膜102は、前記薄膜トランジスタTr1, Tr2のゲート絶縁膜や、前記保持容量Cstgの誘電体や、前記ゲート線駆動回路204・前記ソース線駆動回路203・前記電源生成回路205・前記タイミング制御回路206・前記画像信号処理回路207を構成する薄膜トランジスタのゲート絶縁膜、等に用いられる。

【0034】

次に、真性半導体膜103と不純物半導体膜104とを形成する。半導体膜材料としては非晶質シリコン・微結晶シリコン・多結晶シリコン・単結晶シリコン・炭素-シリコン・ダイヤモンド・ゲルマニウム等を用いる。真性半導体膜103は該半導体膜材料をその

50

まま成膜または成膜後結晶化させたものである。不純物半導体膜 104 は該半導体膜材料に燐・硼素等の不純物を高濃度に添加して製膜または製膜後に不純物を高濃度に添加したものである。真性半導体膜 103 には、閾値制御の目的で若干の不純物を添加することもある。該半導体材料は積層された膜構造または導電性材料内の元素の濃度勾配を有する傾斜膜構造を用いてもよい。

【0035】

真性半導体膜 103 または不純物半導体膜 104 のパターニングが必要な場合には、感光性レジスト等を用いた写真製版工程や、該半導体材料を溶媒に分散させたインクをインクジェット法・オフセット法等による印刷工程を用いる。この例では、両半導体膜を本工程で略同一形状でパターニングし、不純物半導体膜 104 だけが除去される箇所については他の膜と同時に後の工程でエッチングする。

10

【0036】

真性半導体膜 103 は、前記薄膜トランジスタ T_{r1} 、 T_{r2} の能動層や、前記ゲート線駆動回路 204・前記ソース線駆動回路 203・前記電源生成回路 205・前記タイミング制御回路 206・前記画像信号処理回路 207 を構成する薄膜トランジスタの能動層、等に用いられる。不純物半導体 104 は前記薄膜トランジスタ T_{r1} 、 T_{r2} のドレイン電極や、前記ゲート線駆動回路 204・前記ソース線駆動回路 203・前記電源生成回路 205・前記タイミング制御回路 206・前記画像信号処理回路 207 を構成する薄膜トランジスタのドレイン電極、電気光学装置 200 の静電保護回路用の抵抗体、等に用いられる。

20

【0037】

次に、第 2 電極 105 を形成する。第 2 電極 105 には非透光性と熱伝導性とを兼ね備えた導電性材料を用いる。導電性材料としてはニッケル、タンタル・クロム・アルミニウム・チタン・タングステン・モリブデン・銅・銀・金・白金等の金属またはそれらの合金、インジウム・錫酸化物・インジウム・亜鉛酸化物・酸化亜鉛・酸化錫等の酸化物半導体、燐・硼素等の不純物をシリコンに高濃度に添加した不純物半導体、等を用いる。該導電性材料は積層された膜構造または導電性材料内の元素の濃度勾配を有する傾斜膜構造を用いてもよい。

【0038】

第 2 電極 105 のパターニングには、感光性レジスト等を用いた写真製版工程や、該導電性材料を溶媒に溶解または分散させたインクをインクジェット法・オフセット法等で印刷する印刷工程を用いる。この例では、第 2 電極 105 の形状をマスクとして、第 2 電極のエッチングと同時に前記不純物半導体膜 104 と前記真性半導体膜 103 の一部をエッチングする。これにより、前記真性半導体膜 103 は従前通りのパターン形状である一方、前記不純物半導体膜 104 を分離することができる。

30

【0039】

第 2 電極は、前記薄膜トランジスタ T_{r1} 、 T_{r2} のドレイン電極や、前記ゲート線駆動回路 204・前記ソース線駆動回路 203・前記電源生成回路 205・前記タイミング制御回路 206・前記画像信号処理回路 207 を構成する薄膜トランジスタのドレイン電極・抵抗体・各種信号配線、等に用いられる。

40

【0040】

次に、第 2 絶縁膜 106 と第 3 絶縁膜 107 とを形成する。第 2 絶縁膜 106 の材料としては酸化シリコン・窒化シリコン・窒酸化シリコン・酸化ゲルマニウム等を用いる。第 3 絶縁膜 107 の材料としてはアクリル・ポリイミド等の樹脂を用いる。該樹脂に感光性樹脂を用いることもある。また、該樹脂中に多孔質シリコン・多孔質炭素・金属粉・顔料等の吸光材を分散させた黒色樹脂を用いることもある。

【0041】

第 2 絶縁膜 106 および第 3 絶縁膜 107 のパターニングには、前記感光性樹脂等を用いた写真製版工程や、該導電性材料を溶媒に溶解または分散させたインクをインクジェット法・オフセット法等で印刷する印刷工程を用いる。この例では、第 3 絶縁膜 105 に感

50

光性樹脂を用い露光・現像した後、その形状をマスクとして第2絶縁膜をエッチングする。この際、前記第1絶縁膜をも同時にエッチングすることにより、前記第1電極の上部への取り出し部分を剥き出しにできる。

【0042】

第2絶縁膜106および第3絶縁膜107は、前記薄膜トランジスタTr1, Tr2等と後述のOLED第1電極110との電氣的絶縁を図るため、また前記ゲート線駆動回路204・前記ソース線駆動回路203・前記電源生成回路205・前記タイミング制御回路206・前記画像信号処理回路207を構成する薄膜トランジスタと後述のOLED第1電極110との電氣的絶縁を図るために用いられる。

【0043】

次に、OLED第1電極110を形成する。OLED第1電極105には、後述のOLED第1注入膜111またはOLED半導体膜112へのキャリア注入効率の良い導電性材料を用いる。該導電性材料としては、インジウム-錫酸化物・インジウム-亜鉛酸化物・酸化亜鉛・酸化錫等の酸化物半導体等や、リチウム・ナトリウム・カリウム等のアルカリ金属・カルシウム・ストロンチウム等のアルカリ土類金属・ベリリウム・マグネシウム・ニッケル・タンタル・クロム・アルミニウム・チタン・タングステン・モリブデン・銅・銀・金・白金等の金属またはそれらの合金等を用いる。これら該導電性材料は積層された膜構造または導電性材料内の元素の濃度勾配を有する傾斜膜構造を用いてもよい。

【0044】

OLED第1電極110のパターニングには、感光性レジスト等を用いた写真製版工程や、該導電性材料を溶媒に溶解または分散させたインクをインクジェット法・オフセット法等で印刷する印刷工程を用いる。

【0045】

OLED第1電極110はOLEDの第1電極として用いる。ここでは、前記薄膜トランジスタTr1, Tr2のドレイン電極とゲート電極とを接続する配線層として用いられ、また前記ゲート線駆動回路204・前記ソース線駆動回路203・前記電源生成回路205・前記タイミング制御回路206・前記画像信号処理回路207を構成する薄膜トランジスタのドレイン電極・抵抗体・各種信号配線、等に用いられる。

【0046】

次に、リブ(隔壁膜)108を形成する。リブ108には高い電気絶縁性を有し、断面形状の加工が容易また厚膜化が容易である絶縁性材料を用いるのが良い。例えば、アクリル・ポリイミド等の樹脂を用いる。該樹脂に感光性樹脂を用いることもある。また、該樹脂中に多孔質シリコン・多孔質炭素・金属粉・顔料等の吸光材を分散させた黒色樹脂を用いることもある。

【0047】

リブ108のパターニングには、前記感光性樹脂等を用いた写真製版工程や、該導電性材料を溶媒に溶解または分散させたインクをインクジェット法・オフセット法等で印刷する印刷工程を用いる。この例では、感光性樹脂を用い露光・現像しリブ108を形成する。このときネガ型の黒色感光性樹脂を用いると、露光量を少なめに露光することでリブ108の断面形状を底辺が狭い台形状(逆テーパ形状)に加工することが特に容易になり、後述する蒸着製膜等の際の膜分離用の隔壁として利用することができる。また、後述する対向基板との間を支える支持体として用いる。

【0048】

次に、OLED第1キャリア注入膜111・OLED半導体膜112・OLED第2キャリア注入膜113・OLED第2電極114を形成する。OLED第1キャリア注入膜111およびOLED第2キャリア注入膜113については、OLED半導体層112への電子または正孔の注入効率が良い材料を用いる。正孔注入効率が良い材料(正孔注入膜)としては、ポリエチレンジオキシチオフエン・ポリフェニピニレン・ポリアニリン・ポルフィリン化合物・ピリジン誘導体・1,1-ビス-(4-N,N-ジトリルアミノフェニル)シクロヘキサン・トリス(8-ヒドロキシキノリノール)アルミニウム、等を用い

10

20

30

40

50

る。電子注入効率が良い材料（電子注入膜）としては、オキサジアゾール誘導体・DSA・アルミニウム錯体・Beq・トリアゾール誘導体・アゾメチン錯体・ポルフィン錯体等を用いる。OLED第1キャリア注入膜111とOLED第2キャリア注入膜113とは、OLED構造・材料等により正孔注入膜または電子注入膜のどちらかを夫々選択し、片方が正孔注入膜のとき一方は電子注入膜を用いねばならない。但しOLED半導体膜112と前記OLED第1電極およびOLED第2電極の材料選定次第では、電子注入膜または正孔注入膜のどちらか一方あるいはその両方を省略することができる。OLED半導体膜112の材料としては、ポリ（パラフェニレンビニレン）・ポリ（2,5-チエニレンビニレン）等のポリアルキルチオフェン・ポリ（2,5-フリレンビニレン）、ポリパラフェニレン・ポリアルキルフルオレン等のポリアリレンビニレン・ピラゾリンダイマー・キノリジンカルボン酸・ベンゾピラノキノリジン・フェナントロリンユウロピウム錯体、等の半導体等を用いる。また、該半導体にDCM・ローダミンおよびローダミン誘導体・ペリレン・キナクリドン・ルブレン・DCJT等の蛍光色素等を添加した半導体等を用いる。OLED第1キャリア膜111・OLED半導体膜112・OLED第2キャリア注入膜113・OLED第2電極114の何れも、夫々で挙げた材料の混合膜・積層膜または傾斜膜としても良い。OLED第2電極114には、OLED第2注入膜113またはOLED半導体膜112へのキャリア注入効率の良い導電性材料を用いる。該導電性材料としては、インジウム-錫酸化物・インジウム-亜鉛酸化物・酸化亜鉛・酸化錫等の酸化物半導体等や、リチウム・ナトリウム・カリウム等のアルカリ金属・カルシウム・ストロンチウム等のアルカリ土類金属・ベリリウム・マグネシウム・ニッケル・タンタル・クロム・アルミニウム・チタン・タングステン・モリブデン・銅・銀・金・白金等の金属またはそれらの合金等を用いる。該導電性材料は積層された膜構造または導電性材料内の元素の濃度勾配を有する傾斜膜構造を用いてもよい。

【0049】

OLED第2キャリア注入膜111・OLED半導体膜112・OLED第2キャリア注入膜113・OLED第2電極114のパターニングには、前記感光性樹脂等を用いた写真製版工程や、該導電性材料を溶媒に溶解または分散させたインクをインクジェット法・オフセット法等で印刷する印刷工程、前記リブ108を蒸着製膜等の際の膜分離用の隔壁として利用したマスク蒸着工程等を用いる。この例では、断面形状の底辺が狭い台形状（逆テーパ形状）のリブ108を各膜のパターン分離手段として使い、OLED第1キャリア注入膜111・OLED半導体膜112・OLED第2キャリア注入膜113・OLED第2電極114の各膜をスパッタ法・蒸着法等により順次製膜することで、該膜を任意の形状にパターニングできる。

【0050】

最後に、封入材130を対向基板120との間に封入する。封入材130の材料としては、鉄粉等を樹脂中に分散させた酸素吸収剤や水分吸収剤・耐湿性を高めたエポキシ樹脂等を用いる。光取り出し方向140がOLED半導体膜から対向基板の向きである場合には、該封入材130を用いないか該封入材に高透過率の材料を用いる。対向基板120には、無アルカリガラス・サファイヤ基板・高耐熱プラスチック基板等の電気絶縁性を有する透光性基板等を用いる。光取り出し方向が図の140とは逆である場合には、金属板等の非透光性基板を用いても良い。金属板の場合はこれをOLED第2電極と接続して、前記第2電極配線224の一部として用いることもある。

【0051】

（耐熱・耐光構造を有した電気光学装置の例）

図4(a)と図4(b)および図5(a)と図5(b)、図6を用いて、本実施形態に係る耐熱・耐光構造を有した電気光学装置の例を説明する。図4(a)は図6のA-A'線に沿う断面図である。

【0052】

（耐熱構造例1）

図4(a)において図1と異なる点は、熱伝導率の高い材料を用いた放熱部400を発

10

20

30

40

50

光領域 401 に備えたことである。これは前記 O L E D 半導体膜の劣化を防ぐ目的で設けたものである。前記 O L E D 半導体膜 112 は発光時の自己発熱による電流 - 輝度特性の劣化が激しく、電気光学装置の輝度低下や表示上に前のパターンが残る所謂焼き付き現象を生じることがある。

【0053】

これを防ぐため、光取り出し方向とは反対の側の該発光領域と非発光領域の領域とに跨って該放熱部 400 を形成し、該非発光領域への放熱を図る。非発光領域は、画素領域内にある場合と、複数の画素領域からなる有効表示領域 201 の周辺部である場合とがある。画素領域の非発光領域とは、例えば、画素電極毎に隔壁膜 108 により画素領域が区画しているのであれば、隔壁膜が形成されている領域であり、走査線 241、信号線 242、電源線 221、もしくは画素毎に形成された画素駆動回路などが形成された領域であってもよい。画素駆動回路としては、例えば薄膜トランジスタ $T r 1$ 、薄膜トランジスタ $T r 2$ 、もしくは容量 $C s t g$ などである。また、複数の画素領域からなる領域の周辺部とは、絶縁性基板 100 の外縁部と有効画素領域 201 が形成されている領域の間の領域である。これには、例えば製造上の理由などにてダミー画素領域 54 に設けられる、有効表示に寄与しない画素が形成される領域も含まれる。

【0054】

図 5 (a)、(b) は本実施形態の電気光学装置の全体構成を示す図であって、図 5 (a) は平面図、図 5 (b) は図 5 (a) の B - B ' 線に沿う断面図である。

O L E D 301、薄膜トランジスタ $T r 1$ 、 $T r 2$ 等が形成された素子基板 100 上に、対向基板 120 が配置されている。対向基板 120 よりも素子基板 100 の寸法の方が大きく、素子基板 100 の一辺側が対向基板 120 の外側に張り出している。そして、この張り出し部分に駆動用 I C 等の電子部品が搭載された外部基板 51 が実装されている。素子基板 100 の中央に複数の画素がマトリクス状に配置された有効表示画素領域 201 が設けられ、その周囲に有効表示に寄与しない画素であるダミー画素領域 54 が設けられ、最外周は画素が設けられていない非表示領域 55 となっている。

【0055】

図 6 は、図 5 (a) 中の 1 点鎖線で囲んだ領域 C の拡大平面図である。

図 6 に示すように、放熱部 400 が、発光領域 401 と発光領域 401 以外の領域とに跨って形成されている。より具体的には、発光領域 401 以外の領域とは、有効表示画素領域 201 における画素領域 202 内の発光領域 401 以外の領域と、有効表示に寄与しないダミー画素領域 54 と、有効表示画素領域 201 およびダミー画素領域 54 を除く非表示領域 55 を含んでいる。この構成により、発光領域 401 にて発生した熱が、放熱部 400 を通じて基板外周部であるダミー画素領域 54 及び非表示領域 55 側に伝達され、放熱される。

【0056】

該放熱部と前記画素の薄膜トランジスタ $T r 1$ 、 $T r 2$ 等の前記第 1 電極 101 との距離 $D 1$ は、前記第 1 絶縁膜の膜厚 $T d 3$ 以上で前記第 1 電極の配線幅方向 (図中紙面に水平方向) の画素ピッチ以下でなければならない (条件 1)。これは画素の薄膜トランジスタ $T r 1$ 、 $T r 2$ のゲート電極として用いられる第 1 電極 101 に該放熱部からの熱を伝播させないためである。距離 $D 1$ を膜厚 $T d 1$ 未満にすると該第 1 電極への放熱が顕著になり、薄膜トランジスタの電圧 - 電流特性が変化する。前記薄膜トランジスタ $T r 1$ ではリーク電流の増大を招き、本来画素に保持すべき画像信号を充分保持できずに、画像信号のクロストークによる所謂縦ゴーストや尾引きと言った表示現象を引き起こす。前記薄膜トランジスタ $T r 2$ では温度ドリフトによるオン電流の増大を招き、本来前記 O L E D 半導体膜に流したい画像信号に基づいた電流設定値以上の電流が流れてしまい、表示階調特性がずれたり、電流 - 輝度特性の劣化をより加速することになってしまう。これは前記薄膜トランジスタとして微結晶シリコンや非晶質シリコン等の電流導通時の活性化エネルギーが高い材料を用いたとき特に顕著であり、看過できない。また、距離 $D 1$ を該画素ピッチ以上としてしまうと十分な放熱性能を確保できず、前記 O L E D 半導体膜の電流 - 輝度

特性の劣化を抑えることが出来ない。距離 D 1 が前記条件 1 を満たすことにより、これら表示上・信頼性上の不具合を回避できる。なお、図 6 において、放熱部 4 0 0 は保持容量 C s t g の一方の電極及び保持容量の一方の電極を制御する容量線としても機能している。

【 0 0 5 7 】

また、前記放熱部があることで放熱し易くなることにより前記 O L E D 半導体膜の発光時の環境温度に対する温度差を低減できるため、電気光学装置自体の輝度・色度等の温度依存性を小さくできる。ここで言う環境温度とは電気光学装置を包む周囲の温度である。これにより、環境温度に左右されず略一定の輝度・色度の表示が可能な電気光学装置を得ることができる。

10

【 0 0 5 8 】

また、前記放熱部と第 1 電極 1 0 1 とに同一材料・同一膜構造を用いることにより該放熱部を別工程で製膜・加工する必要が無くなるので、製造工程の省略化が図れる。勿論、薄膜トランジスタと O L E D の製造方法次第で、前記放熱部を例えば前記第 2 電極 1 0 5 と同一材料・同一膜構造にしたり、例えば前記薄膜トランジスタの遮光等の他の目的で新たに設ける電極と同一材料・同一膜構造にしたりすることも可能である。この場合でも同様に製造工程の省略化が図れる。

【 0 0 5 9 】

また、前記放熱部の熱伝導度を、前記 O L E D 第 1 電極または前記第 2 電極の熱伝導度の高い方と略同じまたはより高くすることにより、より効果的に前記 O L E D 半導体膜の温度を下げるができる。例えば、前記 O L E D 第 1 電極または前記第 2 電極の熱伝導率の低い方と前記放熱部と同じ熱伝導率の材料を用いる場合は、前記放熱部の膜厚を厚くする。前記 O L E D 第 1 電極または前記第 2 電極の熱伝導率の低い方と前記放熱部と同じ膜厚にして用いる場合は、前記放熱部の材料をより熱伝導度の低い材料とする。

20

【 0 0 6 0 】

(耐熱構造例 2)

前記 O L E D 第 1 電極に接続する前記第 2 電極 1 0 5 は、異なる熱伝導率を有する少なくとも 1 つの導電膜にて構成することにより、発光素子で発生した熱を放熱部に効率的に伝導させることができると共に、発光素子で発生した熱を画素領域の熱導電部において均等に一時貯えることができるため、画素領域内での温度分布が均一となり、発光素子の輝度を画素内で均等にすることができる。また、前記第 2 電極 1 0 5 は、異なる熱伝導率を有する少なくとも 2 つの導電膜から成る積層構造をとり、該 2 つの膜のうち O L E D 第 1 電極の側の第 1 の導電膜 4 1 3 の熱伝導率を他方の側の第 2 の導電膜 4 1 2 の熱伝導率よりも低くする。こうすることにより前記 O L E D 半導体膜の前記発光領域 4 0 1 の終端近傍が特異的に冷却されることを防ぐことができる。これにより前記 O L E D 半導体膜の電流 - 輝度特性の劣化具合が前記発光領域の中央部分と終端部分とで均一になり、表示の均一性を損なわない。該第 1 の導電膜 4 1 3 と該第 2 の導電膜 4 1 2 の組み合わせとしては例えば、窒化アルミニウムとアルミニウムの組み合わせ、窒化チタンとアルミニウム、クロムとアルミニウム、インジウム - 錫酸化物とクロム、等々の多様な組み合わせを用いることができる。

30

40

【 0 0 6 1 】

また、前記薄膜トランジスタ T r 2 の前記不純物半導体 1 0 4 に接する前記第 2 電極 1 0 5 は、異なる熱伝導率を有する少なくとも 2 つの導電膜から成る積層構造をとり、該 2 つの膜のうち前記不純物半導体の側の第 3 の導電膜 4 1 1 の熱伝導率を他方の側の第 2 の導電膜 4 1 2 の熱伝導率よりも低くする。可能であれば、該不純物半導体と重なる部分には該第 2 の導電膜を出来るだけオーバーラップさせないのが望ましい。こうすることにより、該薄膜トランジスタのドレイン端への熱伝導を抑えることができ、該薄膜トランジスタの温度ドリフトによるオン電流の増大を防ぐことができる。このため、該オン電流の増大に伴う表示諧調特性のずれや電流 - 輝度特性の劣化速度の加速等の悪影響は無くなる。前記薄膜トランジスタとして微結晶シリコンや非晶質シリコン等の電流導通時の活性化エネ

50

ルギーが高い材料を用いたとき、この効果は特に顕著である。該第3の導電膜411と該第2の導電膜412の組み合わせとしては例えば、窒化アルミニウムとアルミニウムの組み合わせ、窒化チタンとアルミニウム、クロムとアルミニウム、インジウム - 錫酸化物とクロム、等々の多様な組み合わせを用いることができる。

【0062】

(耐熱構造例3)

前記薄膜トランジスタTr2のドレインとして用いる前記不純物半導体膜105の分離距離D3は、該薄膜トランジスタの前記第1電極101と前記真性半導体膜103との距離Td1以上で前記第1電極の幅以下であることが望ましい(条件2)。前記OLED第1電極に接続されている側のドレインとは反対側のドレイン近傍のチャンネルには電流密度が集中される領域があり、この箇所が最も温度ドリフトに対し敏感である。該箇所を前記OLED第1電極から条件2の通り隔離して、直接OLED第1電極の熱を伝播させることを避け、より前記OLED第1電極に近い前記第1電極へ積極的に熱を逃がす構造とすることで、該箇所の温度上昇を抑えることができる。これにより、該オン電流の増大に伴う表示諧調特性のずれや電流 - 輝度特性の劣化速度の加速等の悪影響を最小限にすることができる。前記薄膜トランジスタとして微結晶シリコンや非晶質シリコン等の電流導通時の活性化エネルギーが高い材料を用いたとき、この効果は特に顕著である。

10

【0063】

(耐光構造例)

前記発光領域401から前記薄膜トランジスタTr1またはTr2のドレインとして用いる前記不純物半導体膜105の分離部分迄の距離D2は、前記リブ108と不純物半導体膜105との距離Td2以上で、かつ画素の繰り返し距離以下である。このとき前記リブ108は少なくとも前記薄膜トランジスタの側から見たときに吸光性材料でできているまたは吸光性材料で覆われていることが望ましい。さらに前記第2電極105を前記リブ側から見たときに吸光性材料でできているまたは吸光性材料で覆われていることがより望ましい。これらの構造により、前記リブ108と前記第2電極105との間で、前記OLED半導体膜からの漏れ光を充分減衰させることができ、前記薄膜トランジスタTr1のリーク電流または前記薄膜トランジスタTr2の階調制御電流を増加させることが無い。これにより、階調特性のずれや、画像信号のクロストークによる所謂縦ゴーストや尾引きと言った表示現象を引き起こすことが無い。

20

30

【0064】

前記リブ108の吸光性材料には、例えば多孔質炭素等を分散させた黒色樹脂等を用いる。前記第2電極105の吸光性材料には、例えばブラックチタン・クロム等の低反射金属や、酸化クロム・インジウム - 錫酸化物等の酸化物半導体等を用いる。

【0065】

(その他の実施例)

上述した実施形態では、電気光学素子として有機EL素子を用いた例について説明した。しかしながら本発明はこれに限定されるものではなく、他の駆動電流に応じて輝度が設定される電気光学素子(無機LED表示装置、フィールド・エミッション表示装置等)に対しても、適用可能である。また、上述した実施形態では、薄膜トランジスタを用いた例について説明したが、薄膜ダイオードにて構成してもよい。

40

【0066】

さらに、上述した実施形態に係る電気光学装置は、例えば、テレビ、プロジェクタ、携帯電話機、携帯端末、モバイル型コンピュータ、パーソナルコンピュータ等を含む様々な電子機器に実装可能である。これらの電子機器に上述した電気光学装置を実装すれば、電子機器の商品価値を一層高めることができ、市場における電子機器の商品訴求力の向上を図ることができる。

【図面の簡単な説明】

【0067】

【図1】本実施形態に係る電気光学装置の断面構造を示す図である。

50

【図2】本実施形態に係る電気光学装置の構成例を説明する図である。

【図3】本実施形態に係る電気光学装置が備える画素の構成例を示す図である。

【図4】本実施形態に係る電気光学装置の耐熱・耐光構造を示す図である。

【図5】本実施形態に係る電気光学装置の全体構成を示す図である。

【図6】本実施形態に係る電気光学装置の放熱部の配置を示す平面図である。


【符号の説明】

【0068】


100	絶縁性基板	
101	第1電極	
102	第1絶縁膜	10
103	真性半導体膜	
104	不純物半導体膜	
105	第2電極	
106	第2絶縁膜	
107	第3絶縁膜	
108	リブ	
110	OLED第1電極	
111	OLED第1キャリア注入膜	
112	OLED半導体膜	
113	OLED第2キャリア注入膜	20
114	OLED第2電極	
130	対向基板	
140	光取り出し方向	
200	電気光学装置	
201	有効表示画素領域	
202	画素領域	
203	ソース線駆動回路	
204	ゲート線駆動回路	
205	電源生成回路	
206	タイミング制御回路	30
207	画像信号処理回路	
210	画像信号処理制御信号	
211	第1のタイミング制御信号群	
212	第2のタイミング制御信号群	
213	電源制御信号	
221	第1の電源群	
222	第2の電源群	
223	第1共通電極配線	
224	第2共通電極配線	
230	画像信号	40
241	ゲート配線	
242	ソース配線	
DATA	元画像信号	
RST	初期化信号	
CLK	クロック	
VSNC	垂直同期信号	
HSNC	水平同期信号	
VDD	元電源	
301	OLED	
Tr1	第1の薄膜トランジスタ	50

- Tr 2 第2の薄膜トランジスタ
- Cstg 保持容量
- 400 放熱部
- 401 発光領域
- 411 第2電極の第3の導電膜
- 412 第2電極の第2の導電膜
- 413 第2電極の第1の導電膜
- 54 ダミー画素領域
- 55 非表示領域


【図1】




【図2】




【図3】




【図4】



【図5】



【図6】



フロントページの続き

(72)発明者 河西 利幸

長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内

審査官 磯貝 香苗

(56)参考文献 特開2004-296100(JP,A)

特開2001-052873(JP,A)

特開2003-115392(JP,A)

特開2004-071538(JP,A)

特開2003-007450(JP,A)

(58)調査した分野(Int.Cl., DB名)

H01L 51/50 - 51/56

H01L 27/32