(19) **日本国特許庁(JP)** (12

(12)特許公報(B2)

HO1L 21/78

(11) 特許番号

特許第5589942号

(P5589942)

(45) 発行日 平成26年9月17日(2014.9.17)

(24) 登録日 平成26年8月8日 (2014.8.8)

0

В

(51) Int.Cl. F I HO 1 L 33/32 (2010.01) HO 1 L 33/00 186 HO 1 L 21/301 (2006.01) HO 1 L 21/78

請求項の数 7	(全	21	頁)
---------	----	----	----

(21)出願番号 (22)出願日 (65)公開番号 (43)公開日	特願2011-90590 (P2011-90590) 平成23年4月15日 (2011.4.15) 特開2012-227187 (P2012-227187A) 平成24年11月15日 (2012.11.15)	(73)特許権者 (74)代理人	者 000241463 豊田合成株式会社 愛知県清須市春日長畑1番地 100104880		
審査請求日	平成25年5月27日 (2013.5.27)		弁理士 古部 次郎 		
		(12) 発明者	半右 大介		
			千葉県市原市八幡海岸進5-1 昭和電工		
			株式会社内		
		(72)発明者	岡部 健彦		
			千葉県市原市八幡海岸通5-1 昭和電工		
			株式会社内		
		審査官	高椋 健司		
		最終頁に続く			

(54) 【発明の名称】半導体発光チップの製造方法

(57)【特許請求の範囲】

【請求項1】

表面及び裏面を有するとともに当該表面がサファイア単結晶のC面で構成されたサファ イア基板の当該表面に、IIII族窒化物を含む半導体層が積層された半導体積層基板に対 し、当該半導体層が積層された側から、当該サファイア基板の当該表面およびサファイア 単結晶のM面に沿う第1方向に、<u>当該サファイア基板の当該表面に到達する</u>複数の割溝を 形成する割溝形成工程と、

複数の前記割溝が形成された前記半導体積層基板に対し、前記基板の前記裏面側からレ ーザ光を照射することで、<u>前記</u>サファイア基板の内部に、前記第1方向に向かう複数の第 1改質領域および当該サファイア基板の前記表面に沿い且つ当該第1方向とは異なる第2 方向に向かう複数の第2改質領域を形成する改質領域形成工程と、

10

前記第1改質領域および前記第2改質領域が形成された前記半導体積層基板を、当該第 1改質領域および当該第2改質領域を用いて分割する分割工程と

を含み、

<u>前記割溝形成工程では、前記第2方向に向かう割溝は形成せずに前記第1方向に向かう</u> 複数の割溝を形成し、

前記改質領域形成工程では、複数の前記割溝に沿ってレーザ光を照射することで、前記 サファイア基板の厚さ方向においてそれぞれの当該割溝と重なるように前記第1改質領域 を形成すること

を特徴とする半導体発光チップの製造方法。

【請求項2】

前記割溝形成工程よりも前に、前記半導体積層基板に対して、前記半導体層が積層され た側から前記第1方向および前記第2方向に沿って当該半導体層の一部を除去することで 、当該半導体層に当該第1方向に向かう複数の第1の溝部と当該第2方向に向かう複数の 第2の溝部とを形成する溝部形成工程をさらに有し、

前記割溝形成工程では、複数の前記第1の溝部の内側にそれぞれ前記割溝を形成し、

前記改質領域形成工程では、複数の前記第1の溝部のそれぞれに沿って前記レーザ光を 照射することで、前記サファイア基板の厚さ方向において当該第1の溝部と重なるように 前記第1改質領域を形成するとともに、複数の前記第2の溝部のそれぞれに沿って当該レ ーザ光を照射することで、当該サファイア基板の厚さ方向において当該第2の溝部と重な るように前記第2改質領域を形成すること

を特徴とする請求項1記載の半導体発光チップの製造方法。

【請求項3】

前記改質領域形成工程は、

複数の前記割溝が形成された前記半導体積層基板に前記第2改質領域を形成する第2改 質領域形成工程と、

前記第2改質領域が形成された前記半導体積層基板に前記第1改質領域を形成する第1 改質領域形成工程と

を上記の順に実施することを特徴とする<u>請求項1または2</u>記載の半導体発光チップの製造 方法。

【請求項4】

前記改質領域形成工程では、前記サファイア基板の前記裏面からの深さが第2深さとなる位置に前記第2改質領域を形成するとともに、当該サファイア基板の当該裏面からの深 さが当該第2深さよりも浅い第1深さとなる位置に前記第1改質領域を形成することを特 徴とする<u>請求項1乃至3のいずれか1項</u>記載の半導体発光チップの製造方法。

【請求項5】

前記改質領域形成工程では、前記第2改質領域を形成する際の前記レーザ光の強度より も、前記第1改質領域を形成する際の当該レーザ光の強度を低くすることを特徴とする<u>請</u> 求項1乃至4のいずれか1項記載の半導体発光チップの製造方法。

【請求項6】

30

40

10

20

前記改質領域形成工程では、隣接する前記第2改質領域同士の間隔よりも、隣接する前 記第1改質領域同士の間隔を狭くすることを特徴とする<u>請求項1乃至5のいずれか1項</u>記 載の半導体発光チップの製造方法。

【請求項7】

前記分割工程では、前記第1改質領域および前記第2改質領域が形成された前記半導体 積層基板を、当該第2改質領域を用いて分割した後、当該第1改質領域を用いて分割する ことを特徴とする請求項1乃至6のいずれか1項記載の半導体発光チップの製造方法。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、半導体発光チップの製造方法および半導体発光チップに関する。

【背景技術】

[0002]

基板に複数の半導体発光素子を形成した素子群形成基板を、分割して個片化することで、 半導体発光素子を搭載した半導体発光チップ(以下では発光チップと呼ぶ)を得る方法 が広く用いられている。

従来技術として、素子群形成基板に想定された分割予定ラインに沿って基板の内部にレ ーザ光を集光させて照射することで、レーザ光の照射前よりも結晶強度が低い改質領域を 形成した後、この改質領域を起点として素子群形成基板を分割して発光チップを得る技術 がある(特許文献1参照)。

(2)

また、サファイア単結晶等からなる基板上に窒化ガリウム系化合物半導体が積層された 窒化ガリウム系化合物半導体ウェハーにおいて、半導体の一部を除去して半導体に第一の 割溝を形成するとともに、基板における半導体を積層していない側の面に、第一の割溝に 対向するように第二の割溝を形成することにより、一枚の半導体ウェハーから取り出せる チップの数を増加させ、生産性を改善する技術が開示されている(特許文献 2 参照)。

【先行技術文献】

【特許文献】

[0 0 0 3]

【特許文献1】特開2005-159378号公報

【特許文献 2 】特開 2 0 0 5 - 2 5 2 2 4 5 号公報

【発明の概要】

【発明が解決しようとする課題】

[0004]

しかしながら、基板としてサファイア単結晶を用いた場合に、素子群形成基板を分割し て得られる半導体発光チップにおいて、半導体発光素子に欠けが生じるおそれがあった。 【0005】

本発明は、かかる点に鑑みてなされたものであり、サファイア単結晶を基板とする半導 体発光チップの製造において、得られる半導体発光チップにおける半導体発光素子の欠け を抑制することを目的とする。

【課題を解決するための手段】

[0006]

本発明によれば、下記[1]~[7]に係る発明が提供される。

[1]表面及び裏面を有するとともに表面がサファイア単結晶のC面で構成されたサファ イア基板の表面に、III族窒化物を含む半導体層が積層された半導体積層基板に対し、 半導体層が積層された側から、サファイア基板の表面およびサファイア単結晶のM面に沿 う第1方向に、サファイア基板の表面に到達する複数の割溝を形成する割溝形成工程と、

複数の割溝が形成された半導体積層基板に対し、基板の裏面側からレーザ光を照射する ことで、サファイア基板の内部に、第1方向に向かう複数の第1改質領域およびサファイ ア基板の表面に沿い且つ第1方向とは異なる第2方向に向かう複数の第2改質領域を形成 する改質領域形成工程と、

第1改質領域および第2改質領域が形成された半導体積層基板を、第1改質領域および 第2改質領域を用いて分割する分割工程と

を含み、

<u>割溝形成工程では、第2方向に向かう割溝は形成せずに第1方向に向かう複数の割溝を</u> 形成し、

改質領域形成工程では、複数の割溝に沿ってレーザ光を照射することで、サファイア基 板の厚さ方向においてそれぞれの割溝と重なるように第1改質領域を形成すること

<u>を特徴とする</u>半導体発光チップの製造方法。

<u>[2]</u>割溝形成工程よりも前に、半導体積層基板に対して、半導体層が積層された側から 第1方向および第2方向に沿って半導体層の一部を除去することで、半導体層に第1方向 ⁴⁰ に向かう複数の第1の溝部と第2方向に向かう複数の第2の溝部とを形成する溝部形成工 程をさらに有し、

割溝形成工程では、複数の第1の溝部の内側にそれぞれ割溝を形成し、

改質領域形成工程では、複数の第1の溝部のそれぞれに沿ってレーザ光を照射することで、サファイア基板の厚さ方向において第1の溝部と重なるように第1改質領域を形成するとともに、複数の第2の溝部のそれぞれに沿ってレーザ光を照射することで、サファイ ア基板の厚さ方向において第2の溝部と重なるように第2改質領域を形成すること を特徴とする[1]記載の半導体発光チップの製造方法。

[3] 改質領域形成工程は、

複数の割溝が形成された半導体積層基板に第2改質領域を形成する第2改質領域形成工 50

10

20

(4)

程と、

第2改質領域が形成された半導体積層基板に第1改質領域を形成する第1改質領域形成 工程と

を上記の順に実施すること特徴とする<u>[1]または[2]</u>記載の半導体発光チップの製造 方法。

<u>[4]</u>改質領域形成工程では、サファイア基板の裏面からの深さが第2深さとなる位置に 第2改質領域を形成するとともに、サファイア基板の裏面からの深さが第2深さよりも浅 い第1深さとなる位置に第1改質領域を形成することを特徴とする[1]乃至<u>[3]</u>のい ずれか記載の半導体発光チップの製造方法。

<u>[5]</u>改質領域形成工程では、第2改質領域を形成する際のレーザ光の強度よりも、第1 ¹⁰ 改質領域を形成する際のレーザ光の強度を低くすることを特徴とする[1]乃至<u>[4]</u>の いずれか記載の半導体発光チップの製造方法。

<u>[6]</u>改質領域形成工程では、隣接する第2改質領域同士の間隔よりも、隣接する第1改 質領域同士の間隔を狭くすることを特徴とする[1]乃至<u>[5]</u>のいずれか記載の半導体 発光チップの製造方法。

<u>[7]</u>分割工程では、第1改質領域および第2改質領域が形成された半導体積層基板を、 第2改質領域を用いて分割した後、第1改質領域を用いて分割することを特徴とする[1 1乃至[6]のいずれか記載の半導体発光チップの製造方法。

【発明の効果】

[0008]

20

30

本発明によれば、発光チップの製造において、基板としてサファイア単結晶を用い、サ ファイア単結晶のM面に沿った方向を分割予定ラインとした場合に、半導体発光素子に欠 けが生じるのを抑制することができる。

【図面の簡単な説明】

【 0 0 0 9 】

【図1】本実施の形態の製造方法を用いて得られた発光チップの構成の一例を示す斜視図である。

【図2】発光チップの製造方法の一例を示すフローチャートである。

【図3】半導体積層工程を実行することによって得られた半導体積層基板の構成の一例を 示す図であって、(a)は、半導体積層基板を、半導体層が積層された側から見た上面図 であり、(b)は、半導体積層基板を基板の裏面側から見た裏面図であり、(c)は、(a)のIIIC-IIIC断面図である。

【図4】素子群形成工程を実行することによって得られた素子群形成基板の構成の一例を 示す図であって、(a)は、素子群形成基板を複数の半導体発光素子が形成された面と対 向する側から見た上面図であり、(b)は、素子群形成基板を基板の裏面側から見た裏面 図であり、(c)は、(a)のIVC-IVC断面図である。

【図5】割溝形成工程を実行することによって得られた、割溝形成後の素子群形成基板の 構成の一例を示す図であって、(a)は、割溝形成後の素子群形成基板を複数の半導体発 光素子が形成された面と対向する側から見た上面図であり、(b)は、割溝形成後の素子 群形成基板を基板の裏面側から見た裏面図であり、(c)は、(a)のVC - VC断面図 である。

【図6】第2改質領域形成工程を実行することによって得られた、第2改質領域形成後の 素子群形成基板の構成の一例を示す図であって、(a)は、第2改質領域形成後の素子群 形成基板を複数の半導体発光素子が形成された面と対向する側から見た上面図であり、(b)は、第2改質領域形成後の素子群形成基板を基板の裏面側から見た裏面図であり、(c)は、(a)のVIC-VIC断面図である。

【図7】第1改質領域形成工程を実行することによって得られた、第1改質領域形成後の 素子群形成基板の構成の一例を示す図であり、(a)は、第1改質領域形成後の素子群形 成基板を複数の半導体発光素子が形成された面と対向する側から見た上面図であり、(b))は、第1改質領域形成後の素子群形成基板を基板の裏面側から見た裏面図であり、(c)

50

)は、(a)のVIIC - VIIC断面図である。

【図8】素子群形成基板の他の構成例を示す図である。

【図9】実施例1~5および比較例1、2における素子群形成基板の加工条件と、加工後の素子群形成基板を分割することで得られた発光チップの構成と、加工後の素子群形成基板の分割結果との関係を示した図である。

【発明を実施するための形態】

[0010]

以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。

【 0 0 1 1 】

図1は、本実施の形態の製造方法を用いて得られた発光チップ10の構成の一例を示す ¹⁰ 斜視図である。

図1に示す発光チップ10は、基板表面11aおよびその裏側となる基板裏面11bと を有する基板11と、基板11の基板表面11aに積層された半導体層15と、半導体層 15の上に形成されたp電極16aおよびn電極16bとを有している。そして、これら 半導体層15、p電極16aおよびn電極16bによって、半導体発光素子31が構成さ れている。

【0012】

基板11としては、C面([0001]面)を基板表面11aとしたサファイア単結晶 を用いている。なお、基板11の面方位は、結晶面に対してオフ角が0°でもよく、オフ 角を付与してあってもよい。オフ角を付与する場合は、オフ角として1°以下が適用され る。本発明においては、このようなオフ角を付与された場合を含め、単に、基板表面11 aはC面であると呼ぶ。また、基板11として用いるサファイア単結晶として、微量の不 純物が含まれたものを用いてもよい。

20

さらに、本発明において使用される基板11としては、例えば特開2009-1237 17号公報に記載の加工基板(サファイア単結晶のC面からなる平面と、当該平面と非平 行な複数の凸部とからなる上面を基板表面11aとした基板など)も好ましく適用するこ とができる。

[0013]

また、基板11上に積層される半導体層15としては、例えば特開2009-1237 17号公報に記載の層構成を有するIII族窒化物半導体からなる層を用いることができ る。半導体層15は、基板11の基板表面11a上に積層されるn型層12と、n型層1 2上に積層される発光層13と、発光層13上に積層されるp型層14とを有する。なお 、基板11とn型層12との間には、例えばIIII族窒化物半導体からなるバッファ層(図示せず)や下地層(図示せず)を形成することもできる。また、特開2009-123 717号公報に記載のように、p型層14上には透明電極層(図示せず)を形成する。 【0014】

p電極16aはp型層14に形成され、n電極16bはn型層12に形成されている。 そして、発光チップ10では、p電極16aから、p型層14、発光層13およびn型層 12を介してn電極16bに向かう電流を流すことにより、発光層13から光が出射され る。

【0015】

また、本実施の形態の発光チップ10は、図1に示すように、略直方体の形状を備えて おり、基板表面11aを上方から見たときに、長辺側と短辺側とを有する長方形の形状を 備えている。このため、基板11は、基板表面11aおよび基板裏面11bの他に、4つ の基板側面を有している。また、基板表面11aおよび基板裏面11bは、それぞれ2つ の長辺および2つの短辺を有する長方形の形状を備えている。

本実施の形態においては、4つの基板側面のうち、2つの長辺側の基板側面は、基板1 1として用いられるサファイア単結晶のM面([11-20]面)に沿って設けられてお り、他の短辺側2つの基板側面は、サファイア単結晶のA面([1-100]面)に沿っ て設けられている。ここで、「-」は、「-」の後に続く数字の上に付くバーを表す。以

30

下の説明においては、サファイア単結晶のM面に沿った2つの基板側面を、第1の基板側 面111と称し、A面に沿った2つの基板側面を、第2の基板側面112と称する。また 、発光チップ10における、サファイア単結晶のM面に沿った方向の長さを第1長さc1 と称し、A面に沿った方向の長さを第2長さc2と称する。本実施の形態では、第1長さ c1と第2長さc2とが、c1>c2の関係を有している。

[0016]

本実施の形態では、基板11に設けられた2つの第1の基板側面111に、それぞれ、 第1の基板側面111の長手方向に沿って伸びる1つの筋が存在し、且つ、基板11に設 けられた2つの第2の基板側面112に、それぞれ、第2の基板側面112の長手方向に 沿って伸びる1つの筋が存在している。これらの筋は、後述するレーザ光の照射により、 基板11を構成するサファイア単結晶が改質されることで形成されたものである。なお、 以下の説明において、第1の基板側面111に存在する筋を第1改質領域51と称し、第 2の基板側面112に存在する筋を第2改質領域52と称する。

【 0 0 1 7 】

ここで、基板裏面11bから第1改質領域51に至る基板裏面11bと垂直な方向の距離を第1深さD1とし、基板裏面11bから第2改質領域52に至る基板裏面11bと垂直な方向の距離を第2深さD2とすると、両者はD1<D2の関係を有している。

【 0 0 1 8 】

さらに、対向する2つの第1の基板側面111のそれぞれにおいて、第1改質領域51 が存在する領域よりも基板表面11aに近い側は、基板表面11aに近づくにつれて2つ の第1の基板側面111同士の間隔が狭まるように傾斜している。この傾斜は、後述する 割溝形成工程において、レーザアブレーションによって形成された割溝41(後述する図 5参照)の痕跡である。

したがって、第1の側面の一例としての第1の基板側面111は、基板裏面11bに近 い側に設けられ、第1改質領域51を有する立ち上がり面としての領域と、基板表面11 1aに近い側に設けられる傾斜面としての領域とを有する。

【0019】

また、本実施の形態のn型層12は、基板表面11a側に設けられた下段12aと、下 段12aの上方に位置するとともに、発光チップ10を上方から見たときに下段12aよ りも小さい投影面積を有し、その上部に発光層13およびp型層14が積層される上段1 2bとを有している。ここで、下段12aの上面には、その周縁に沿って上段12bとの 間に段差が形成されている。この段差構造は、後述する素子群形成工程においてエッチン グ等によって形成された溝部32(後述する図4参照)の痕跡であり、基板11を構成す るサファイア単結晶のM面およびA面に沿って存在する。

[0020]

図2は、発光チップ10の製造方法の一例を示すフローチャートである。 この例では、まず、サファイア単結晶からなるウエハ状の基板11に半導体層15を形 成することで、半導体積層基板20(後述する図3参照)を得る半導体積層工程を実行す

る(ステップ101)。

次に、ステップ101で得られた半導体積層基板20に対し、複数の半導体発光素子3 4 1を形成することで、素子群形成基板30(後述する図4参照)を得る素子群形成工程を 実行する(ステップ102)。

続いて、ステップ102で得られた素子群形成基板30に対して、基板11の基板表面 11a側に上述した割溝41を形成する割溝形成工程を実行する(ステップ103)。 さらに続いて、ステップ103により割溝41を形成した素子群形成基板30に対して 、基板11の内部に、上述した第2改質領域52を形成する第2改質領域形成工程を実行 する(ステップ104)。

続いて、ステップ104により第2改質領域52を形成した素子群形成基板30に対し て、基板11の内部に、上述した第1改質領域51を形成する第1改質領域形成工程を実 行する(ステップ105)。 10

20



そして、基板11の基板表面11a側に割溝41を形成し、基板11の内部に第1改質 領域51および第2改質領域52を形成した素子群形成基板30に対し、第1改質領域5 1 および第2 改質領域52 を起点とした分割を行うことで、素子群形成基板30 から、個 片化した発光チップ10を得る分割工程を実行する(ステップ106)。 [0021]

(7)

続いて、上述した各ステップの工程について説明する。

図3は、ステップ101の半導体積層工程を実行することによって得られた半導体積層 基板20の構成の一例を示す図である。ここで図3(a)は、半導体積層基板20を、半 導体層15が積層された側から見た上面図であり、図3(b)は、半導体積層基板20を 半導体層15が積層されていない側から見た裏面図であり、図3(c)は、図3(a)の IIIC-IIIC断面図である。なお、図3(a)は、図3(c)をIIIA方向から 見たものに対応し、図3(b)は、図3(c)をIIIB方向から見たものに対応してい る。

[0022]

半導体積層基板20は、ウエハ状の基板11と、この基板11の基板表面11aの略全 面に積層された半導体層15とを有している。

図3(a)に示すように、半導体層15が積層された側には積層された半導体層15の p 型層14が露出している。一方、図3(b)に示すように、半導体層15が積層されて いない側には、基板11の基板裏面11bが露出している。

[0023]

本実施の形態において、基板11としては、C面を主面(基板表面11a)としたサフ ァイア単結晶を用いることができる。ウエハ状の基板11の一端には、基板11の結晶方 位を示すオリエンテーションフラット(OF:Orientation Flat)11cが設けられてい る。本実施の形態においては、OF11cはサファイア単結晶のA面(「11-20)面)に沿って形成されている。

基板11上に半導体層15を形成する場合、基板11として300~1000μmの厚 みのものを用いることが好ましい。基板11の厚さが300um未満であると、半導体層 15を積層する途中で基板11が反ってしまい、不都合である。また基板11の厚さが1 000µmを超える場合は、半導体層15の積層後、研磨により基板11を薄くするのに 労力を要する。

[0024]

半導体層15を基板11の基板表面11aに形成するには、まず基板11の基板表面1 1a上にn型層12を積層し、続いて基板表面11a上に積層したn型層12上に発光層 13を積層し、そしてn型層12上に積層した発光層13上にp型層14を積層する。

半導体層15を基板11の基板表面11aに積層する方法としては、MOCVD法(有 機金属化学気相成長法)、HVPE法(ハイドライド気相成長法)、MBE法(分子線エ ピタキシー法)、スパッタ法等の方法を使用することができる。特に好ましい積層方法と して、膜厚制御性、量産性の観点から、MOCVD法が挙げられる。

[0025]

40 MOCVD法では、例えばIII族窒化物半導体の場合、キャリアガスとして水素(H っ)または窒素(N₂)、III族原料であるGa源としてトリメチルガリウム(TMG))またはトリエチルガリウム(TEG)、A1源としてトリメチルアルミニウム(TMA)またはトリエチルアルミニウム(TEA)、In源としてトリメチルインジウム(TM I)またはトリエチルインジウム(TEI)、V族原料であるN源としてアンモニア(N H ₃)、ヒドラジン(N ₂ H ₄)などが用いられる。また、ドーパントとしては、 n 型に はSi原料としてモノシラン(SiH₄)またはジシラン(Si₂H₆)を、Ge原料と して有機ゲルマを用い、p型にはMg原料としては例えばビスシクロペンタジエニルマグ ネシウム(C p,Mg)またはビスエチルシクロペンタジエニルマグネシウム((Et Cp),Mg)を用いる。

30

20

続いて、ステップ102の素子群形成工程について説明する。

図4は、図3の半導体積層基板20に対して、ステップ102の素子群形成工程を実行 することにより得られた素子群形成基板30の構成の一例を示す図である。ここで、図4 (a)は、素子群形成基板30を、複数の半導体発光素子31が形成された面と対向する 側から見た上面図であり、図4(b)は、素子群形成基板30を、基板11の基板裏面1 1b側から見た裏面図である。また、図4(c)は、図4(a)のIVC-IVC断面図 である。なお、図4(a)は、図4(c)をIVA方向から見たものに対応し、図4(b))は、図4(c)をIVB方向から見たものに対応する。

[0027]

図4(a)(c)に示すように、溝部32は、積層した半導体層15を複数の半導体発 光素子31に分割するように、基板11を構成するサファイア単結晶のM面およびA面に 沿って形成されている。以下の説明においては、サファイア単結晶のM面に沿って形成される溝 部32を第1の溝部321と称し、サファイア単結晶のA面に沿って形成される溝 部32を第2の溝部322と称する。ここで、素子群形成基板30には、隣接する第1の 溝部321同士の間隔が等しくなるように、複数の第1の溝部321が略平行に形成され ている。同様に、素子群形成基板30には、隣接する第2の溝部322同士の間隔が等し くなるように、複数の第2の溝部322が略平行に形成されている。また、本実施の形態 においては、隣接する第1の溝部321同士の間隔は、隣接する第2の溝部322同士の 間隔よりも狭くなっている。

なお、本実施の形態では、基板11を構成するサファイア単結晶のM面に沿い且つ基板 ²⁰ 表面11aに沿う方向が「第1方向」に対応し、サファイア単結晶のA面に沿い且つ基板 表面11aに沿う方向が「第2方向」に対応する。

[0028]

ステップ102の素子群形成工程では、まず、ステップ101の半導体積層工程で形成 した半導体積層基板20から半導体層15の一部を除去することで、n電極16bを設け るための領域、第1の溝部321および第2の溝部322を形成するために、n型層12 の一部を露出させる。

【0029】

半導体積層基板20から半導体層15の一部を除去するには、公知のフォトリソグラフィー技術およびエッチング技術を用いて、半導体層15をエッチングすることにより行う

30

第1の溝部321および第2の溝部322を形成する手段としては、ウェットエッチン グおよびドライエッチングなどのエッチング法を用いることが好ましい。エッチング法は、他の方法と比較して、半導体層15のうちの除去しない部分を傷めにくいからである。 エッチング法としては、ドライエッチングであれば、例えば、反応性イオンエッチング 、イオンミリング、集束ビームエッチングおよびECRエッチングなどの手法を用いるこ とができ、ウェットエッチングであれば、例えば、硫酸とリン酸との混酸を用いることが できる。ただし、エッチングを行う前に、所望のチップ形状となるように、積層された半 導体層15の表面に所定のマスクを形成する。

【 0 0 3 0 】

なお、第1の溝部321および第2の溝部322を形成する方法としては、前記エッチ ング法以外にも、ダイシング法やレーザ照射による方法等の周知の手法を何ら制限なく用 いることができる。

また、本実施の形態では、第1の溝部321おおび第2の溝部322を形成するのと同時に、n電極16bを設けるためにn型層12の一部を露出させたが、これらを別工程で行ってもよい。

【0031】

第1の溝部321の幅n1および第2の溝部322の幅n2は、10μm~30μmの 範囲であることが好ましく、15μm~25μmの範囲であることがより好ましい。幅n 1、n2が10μmよりも小さい場合は、幅n1、n2を10μm以上とした場合に比べ

て、ステップ106の分割工程において切断面が半導体発光素子31まで到達する可能性 が高まることにより、得られる発光チップ10において半導体発光素子31に欠けが生じ やすくなる。一方、幅n1、n2が30μmよりも大きい場合は、幅n1、n2を30μ m以下とした場合に比べて、ウエハ1枚あたりから得られるチップの個数が少なくなり、 生産性の観点から好ましくない。なお、上記の範囲内であれば、幅n1、n2は同じ幅と してもよいし、異なる幅としてもよい。しかし、幅n1を幅n2よりも小さくする(n1 < n2)ことがより好ましい。

[0032]

第1の溝部321および第2の溝部322の半導体層15における表面(p型層14の 上面)からの深さは、別に制限されずどのような深さでもよい。半導体層15の厚さによって異なるが、半導体層15の表面から第1の溝部321および第2の溝部322の底部 までの距離は一般に1~10µm程度である。なお、第1の溝部321および第2の溝部 322を形成する領域において、半導体層15を全て除去して基板11の基板表面11a を露出させることもできる。

また、第1の溝部321および第2の溝部322の断面形状は、矩形、U字状およびV 字状等どのような形状でもよいが、矩形にすることが好ましい。

【0033】

さらに、本発明では、発光チップ10を基板表面11aの上方から見た形状が、基板1 1を構成するサファイア単結晶のM面に沿った方向を長辺とし、A面に沿った方向を短辺 とする(c1>c2)長方形になるように、第1の溝部321および第2の溝部322を 形成した。しかし、これに限定されるものではなく、発光チップ10を基板表面11aの 上方から見た形状が、正方形(c1=c2)やサファイア単結晶のA面に沿った方向を長 辺とし、M面に沿った方向を短辺とする(c1<c2)長方形であってもよい。本発明で は、特に基板11を構成するサファイア単結晶のM面に沿った方向を長辺とする長方形や 正方形が好ましい。

【0034】

ステップ102の素子群形成工程では、続いて、半導体層15上すなわちp型層14上の所定の位置にp電極16aを形成するとともに、露出されたn型層12上にn電極16 bを形成する。

p電極16aおよびn電極16bとしては、各種の組成および構造が周知であり、これ 30 ら周知の組成や構造を何ら制限なく用いることができる。また、p電極16aおよびn電 極16bを形成する手段としても、真空蒸着法およびスパッタ法等、周知の方法を何ら制 限なく用いることができる。

[0035]

ステップ102の素子群形成工程では、次に、基板11が所定の厚さになるように基板 11の基板裏面11bを、研削および研磨する。

加工後の基板11の厚みは、60~300µm、好ましくは80~250µm、より好ましくは100~200µmとする。基板11の厚みを上記範囲とすることで、ステップ 106の分割工程において素子群形成基板30の分割が容易になり、効率よく素子群形成 基板30を分割することができる。

40

50

10

20

【0036】

続いて、ステップ103の割溝形成工程について説明する。

図5は、図4の素子群形成基板30に対して、ステップ103の割溝形成工程を実行す ることにより得られた、割溝41形成後の素子群形成基板30の構成の一例を示す図であ る。ここで、図5(a)は、割溝41形成後の素子群形成基板30を、複数の半導体発光 素子31が形成された面と対向する側から見た上面図であり、図5(b)は、割溝41形 成後の素子群形成基板30を、基板11の基板裏面11b側から見た裏面図である。また 、図5(c)は、図5(a)のVC-VC断面図である。なお、図5(a)は、図5(c))をVA方向から見たものに対応し、図5(b)は、図5(c)をVB方向から見たもの に対応する。

(9)

[0037]

図5(a)(c)に示すように、割溝41は、ステップ102で、基板11を構成する サファイア単結晶のM面に沿って形成された複数の第1の溝部321それぞれの底部に形 成されている。したがって、素子群形成基板30には、複数の割溝41が形成されている ことになる。

なお、本発明においては、割溝41は複数の第1の溝部321の底部に形成し、第2の 溝部322の底部には形成する必要がない。

[0038]

また、複数の割溝41は、隣接する割溝41同士の間隔が略等しくなるように、略平行 に形成されている。

10

割溝41は、割溝41の先端が基板11の内部に到達し、且つ、基板裏面11bには到 達しないように形成される。第1の溝部321の底部から割溝41の先端に至る基板表面 11aと垂直な方向の割溝41の深さは、半導体が形成された基板表面から10µm以上 であることが好ましく、10µm~30µmの範囲が特に望ましい。10µmよりも浅い と、ステップ106の分割工程において切断面が斜めになり、発光チップ10において半 導体発光素子31に欠けが生じて不良となる場合が多い。

また、割溝41の幅は、第1の溝部321の幅n1より小さい範囲で設けられる。 [0039]

割溝41の断面形状は、矩形、U字状およびV字状等どのような形状でもよいが、V字 状とすることが好ましい。V字状の断面形状を採用した場合には、ステップ106の分割 20 工程において素子群形成基板30を発光チップ10に分割する際に、V字状の割溝41の 先端付近からクラックが発生し、基板表面11aに対して略垂直に素子群形成基板30を 切断することができるからである。

[0040]

本実施の形態において、割溝41は、レーザ照射を用いた方法で形成する。

具体的には、素子群形成基板30に対して、複数の半導体発光素子31が形成された側 から、複数の第1の溝部321のそれぞれに沿って順にレーザ光L1を照射し、レーザア ブレーションにより複数の割溝41を形成する。

[0041]

30 割溝41の形成に用いることができるレーザとしては、例えば、CO,レーザ、YAG レーザ、エキシマレーザ等が挙げられる。本実施の形態では、これらのレーザのうち、連 続照射型よりもパルス照射型のレーザを用いることが好ましい。

レーザの波長は、例えば355nm、266nm等を用いることができ、さらに532 nmや1064nmなど、前記波長よりも長い波長でもよく、また短い波長でもよい。 レーザの周波数は1~100000Hzが好ましく、30000~70000Hzがさ

らに好ましい。

レーザの出力は、形成する割溝41の幅および深さによって異なるが、所望の割溝41 を得るために必要な最小限の出力であることが好ましい。余分なレーザ出力は基板11や 半導体層15に熱損傷を与えるからである。レーザ出力は、例えば、通常2W以下が好ま しく、1W以下がさらに好ましい。

[0042]

また、レーザ法で割溝41を形成する場合には、レーザ照射に伴って飛散した汚れが、 積層された半導体層15の表面に付着し、発光チップ10の電気特性が低下する恐れがあ る。これを防ぐためには、耐熱性に優れたレジストなどを用いて、半導体層15の表面に 保護膜を形成し、割溝41形成後に、保護膜上に付着した汚れとともに保護膜を除去すれ ばよい。

[0043]

なお、割溝41を形成する方法は、上述のレーザ照射を用いた方法に限られず、ダイシ ング法、エッチング法およびスクライブ法などの周知の手法を用いることができる。しか しながら、割溝41を形成する方法としては、レーザ照射を用いた方法が好ましい。レー

40

ザ照射を用いた方法は、割溝41を所望の深さまで形成することができ、また、エッチン グ法と比較して迅速に割溝41を形成することができるからである。さらに、レーザ照射 を用いた方法は、ダイシング法やスクライブ法等と比較して、ブレードやダイヤモンド針 の消耗および劣化による加工精度のバラツキが少なく、また、それらの刃先等の交換に発 生するコストを低減することができるからである。

[0044]

続いて、ステップ104の第2改質領域形成工程について説明する。

図6は、図5の割溝41形成後の素子群形成基板30に対してステップ104の第2改 質領域形成工程を実行することにより得られた、第2改質領域52形成後の素子群形成基 板30の構成の一例を示す図である。ここで、図6(a)は、第2改質領域52形成後の 素子群形成基板30を、複数の半導体発光素子31が形成された面と対向する側から見た 上面図であり、図6(b)は、第2改質領域52形成後の素子群形成基板30を、基板1 1の基板裏面11b側から見た裏面図である。また、図6(c)は、図6(a)のVIC -VIC断面図である。なお、図6(a)は、図6(c)をVIA方向から見たものに対応 応し、図6(b)は、図6(c)をVIB方向から見たものに対応する。

【0045】

図6(b)(c)に示すように、第2改質領域52は、第2の溝部322に沿って、基板11の内部に形成されている。また、図6(a)~(c)に示すように、第2改質領域52と第2の溝部322とは、基板表面11aと垂直な方向から見た場合に、互いに重なるように形成されている。

20

30

10

さらに、図6(c)に示すように、第2改質領域52は、割溝41の先端と基板裏面1 1 bとの間の距離よりも、第2改質領域52と基板裏面11bとの間の距離(第2深さD 2)が短くなるように形成されている。

[0046]

第2改質領域52は、基板11の基板裏面11b側から、複数の第2の溝部322に沿って順にレーザ光L2を照射することにより、基板11の内部に形成される。 【0047】

具体的に説明すると、第2の溝部322に沿って、パルス発振させたレーザ光L2の照 射を行う。このとき、レーザ光L2が、基板裏面11bからの距離が第2深さD2となる 位置に集光するように照射を行う。

基板11の内部では、レーザ光L2の集光点において、基板11を構成するサファイア 単結晶が溶融・再固化することで、または、多光子吸収等が起こることで、改質された改 質部が形成される。

本実施の形態では、1パルス分のレーザ光L2が照射されるごとに、基板11の内部に おけるレーザ光L2の照射位置が、第2の溝部322に沿って順次移動していくようにな っている。したがって、基板11の内部においては、基板裏面11bから第2深さD2と なる位置に、第2の溝部322に沿って、複数の改質部が順次形成されていくことになる 。この第2の溝部322に沿って形成された複数の改質部により、第2改質領域52が構 成される。

[0048]

第2改質領域52の形成に用いることができるレーザとしては、パルス照射のYAGレ ーザ等が挙げられる。レーザ光L2の波長としては、例えば、1064nm、532nm 、355nm、266nm等を用いることができ、レーザ光L2の周波数は、例えば、1 5000~30000Hzとする。また、レーザ光L2の強度は、1.5~5.0µJ の範囲である。

【0049】

続いて、ステップ105の第1改質領域形成工程について説明する。

図7は、図6の第2改質領域52形成後の素子群形成基板30に対してステップ105 の第1改質領域形成工程を実行することにより得られた、第1改質領域51形成後の素子 群形成基板30の構成の一例を示す図である。ここで、図7(a)は、第1改質領域51

形成後の素子群形成基板30を、複数の半導体発光素子31が形成された面と対向する側 から見た上面図であり、図7(b)は、第1改質領域51形成後の素子群形成基板30を 、 基板 1 1 の基板 裏面 1 1 b 側 から見た 裏面 図 である。また、 図 7 (c) は、 図 7 (a) のVIIC-VIIC断面図である。なお、図7(a)は、図7(c)をVIIA方向か ら見たものに対応し、図7(b)は、図7(c)をVIIB方向から見たものに対応する

(12)

[0050]

図7(b)(c)に示すように、第1改質領域51は、第1の溝部321に沿って、基 板11の内部に形成されている。また、図7(a)~(c)に示すように、第1改質領域 51と第1の溝部321とは、基板表面11aと垂直な方向から見た場合に互いに重なる ように形成されている。さらに、図7(a)~(c)に示すように、第1改質領域51と 第1の溝部321に設けられた割溝41とは、基板表面11aと垂直な方向から見た場合 に互いに重なるように形成されている。

そして、第1改質領域51は、図7(c)に示すように、割溝41の先端と基板裏面1 1 b との間の距離よりも、第1改質領域51と基板裏面11bとの間の距離(第1深さD 1)が短くなるように形成されるとともに、第2改質領域52と基板裏面11bとの間の 距離(第2深さD2)よりも、第1深さD1の方が短くなるように(D1<D2)形成さ れている。

[0051]

20 第1改質領域51は、基板11の基板裏面11b側から、複数の第1の溝部321およ び割溝41に沿って順にレーザ光L3を照射することにより、基板11の内部に形成され る。

[0052]

具体的に説明すると、第1の溝部321および割溝41に沿って、パルス発振させたレ ーザ光L3の照射を行う。このとき、レーザ光L3が、基板裏面11bからの距離が第1 深さ D1となる部位に集光するように照射を行う。

基板11の内部では、レーザ光L3の集光点において、基板11を構成するサファイア 単結晶が、溶融・再固化することで、または、多光子吸収等が起こることで、改質された 改質部が形成される。

30 本実施の形態では、1パルス分のレーザ光L3が照射されるごとに、基板11の内部に おけるレーザ光L3の照射位置が、第1の溝部321および割溝41に沿って順次移動し ていくようになっている。したがって、基板11の内部においては、基板裏面11bから 第1深さD1となる位置に、第1の溝部321および割溝41に沿って、複数の改質部が 順次形成されていくことになる。この第1の溝部321および割溝41に沿って形成され た複数の改質部により、第1改質領域51が構成される。

[0053]

第1改質領域51の形成に用いることができるレーザとしては、パルス照射のYAGレ -ザ等が挙げられる。なお、第2改質領域52の形成に用いたレーザと同じものを用いて もよいし、異なるものを用いてもよい。

レーザ光L3の波長としては、例えば、1064nm、532nm、355nm、26 6nm等を用いることができ、レーザ光L3の周波数は、例えば、15000~3000 00Hzとする。

[0054]

レーザ光L3の強度は、例えば、1.5~5.0µJの範囲とすることができる。 なお、第1改質領域51を形成する際のレーザ光L3の強度は、第2改質領域52を形 成する際のレーザ光L2の強度よりも低くすることが好ましい。これは次の理由による。 サファイア単結晶は、A面よりもM面に沿って割れやすい性質を有している。また、本実 施の形態では、基板11を構成するサファイア単結晶のA面に沿って第2改質領域52の みが形成されている一方で、サファイア単結晶のM面に沿って第1改質領域51と割溝4 1とが形成されている。ここで、レーザ光L3の強度がレーザ光L2よりも低い場合には 10

40

、第1改質領域51を構成する各改質部が、第2改質領域52を構成する各改質部に比べ て、低改質となり得る。ただし、このような構成を採用したとしても、ステップ106の 分割工程において、素子群形成基板30のうちサファイア単結晶のM面に沿う方向につい ては、第2改質領域52よりも改質の程度が低い第1改質領域51と、割溝41とを利用 して、サファイア単結晶のM面に対する傾斜を抑制しながら分割することができる。また 、素子群形成基板30のうちサファイア単結晶のA面に沿う方向については、第1改質領 域51よりも改質の程度が高い第2改質領域52を単体で利用して分割をすることができ る。

[0055]

10 また、本実施の形態では、レーザ光L3の強度をレーザ光L2の強度よりも低くする場 合に、第2改質領域52を構成する複数の改質部同士の間隔よりも、第1改質領域51を 構成する複数の改質部同士の間隔を狭くすることができる。上述したように、レーザ光L 3の強度がレーザ光L2よりも低い場合には、第1改質領域51を構成する各改質部が、 第2改質領域52を構成する各改質部に比べて、低改質となり得る。ただし、隣接する改 質部同士の間隔を、第2改質領域52よりも第1改質領域51において狭めた場合には、 第1改質領域51を構成する改質部の密度が、第2改質領域52を構成する改質部の密度 よりも高まる。これにより、各改質部の改質度合の相違に起因する強度の違いを、各改質 部の密度の違いによって相殺することが可能となり、第1改質領域51および第2改質領 域52の両者の強度の差異を少なくすることができる。したがって、ステップ106の分 割工程における、素子群形成基板30に対するサファイア単結晶のM面に沿う方向の分割 20 において、第1改質領域51を起点とする亀裂が生じやすくなる。その結果、得られる切 断面(第1の基板側面111)が、サファイア単結晶のM面に対して傾斜するのをさらに 抑制することができる。

【0056】

また、本実施の形態では、第2改質領域52を基板11内部の第2深さD2に形成した 後、第1改質領域51を第2深さD2よりも基板裏面11bからの距離が短い第1深さD 1に形成する。これは次の理由による。第1深さD1と第2深さD2の大小関係を逆転さ せた場合(D1>D2)、ステップ105の第1改質領域形成工程において、レーザ光L 3は、第2深さD2に形成された第2改質領域52を介して第1深さD1に集光される。 すると、レーザ光L3は第2改質領域52による散乱等の影響を受けるため、第1深さD 1におけるレーザ光L3の集光効率が低下し、第1改質領域51が形成されにくくなるた めである。

30

40

[0057]

なお、本実施の形態では、ステップ104の第2改質領域形成工程およびステップ10 5の第1改質領域形成工程により、「改質領域形成工程」が構成される。

【0058】

続いて、ステップ106の分割工程について説明する。

分割工程では、ステップ105の第1改質領域形成工程終了後、図7の第1改質領域5 1までが形成された素子群形成基板30を、割溝41、第1改質領域51および第2改質 領域52に沿って切断し、複数の発光チップ10に分割する。

具体的には、図7に示す素子群形成基板30に対し、割溝41、第1改質領域51および第2改質領域52に沿うようにブレード(図示せず)を押し当てることにより、第1改 質領域51および第2改質領域52を起点として亀裂を生じさせ、素子群形成基板30を 複数の発光チップ10に分割する。

【0059】

本実施の形態においては、まず、図7に示す素子群形成基板30に対して、複数の第2 改質領域52のそれぞれに沿うように、順にブレードを押し当てる。これにより、第2改 質領域52を起点として亀裂を生じさせ、素子群形成基板30を、基板11を構成するサ ファイア単結晶のA面に沿って、短冊状に切断する。

続いて、サファイア単結晶のA面に沿って切断された短冊状の素子群形成基板30に対 50

(13)

して、複数の第1改質領域51のそれぞれに沿うように、順にブレードを押し当てる。これにより、第1改質領域51を起点として亀裂を生じさせ、さらにこの亀裂を割溝41へと進展させることで、素子群形成基板30をサファイア単結晶のM面に沿って切断する。 そして、以上の各工程を経ることで、図1に示す発光チップ10を得ることができる。 【0060】

以上説明したように、本実施の形態では、素子群形成基板30において、基板11を構成するサファイア単結晶のM面に平行な方向には、第1の溝部321と重なるように割溝41を設け、この割溝41と重なるように第1改質領域51を形成した。これにより、素子群形成基板30を分割する際に、第1改質領域51を起点として生じた亀裂は割溝41 に到達することになり、切断面が第1の溝部321からはみ出して半導体発光素子31に 及ぶのを抑制することができる。すなわち、発光チップ10の第1の基板側面111が基 板表面11aに対して傾斜するのを抑制することが可能になる。また、これにより、半導 体発光素子31の欠けが生じるのを抑制することができ、不良となる発光チップ10の発 生を抑制することができる。

[0061]

一方、サファイア単結晶のA面に沿った分割に伴う切断面(第2の基板側面112)は、M面に沿った分割に伴う切断面(第1の基板側面111)と比較して、基板表面11aに垂直な方向に対する傾斜が生じにくい。このため、素子群形成基板30において、基板11を構成するサファイア単結晶のA面に平行な方向には、第2の溝部322と重なるように第2改質領域52を形成するが、割溝を設ける必要はない。したがって、割溝41はサファイア単結晶のM面に沿って形成すれば足り、割溝をM面およびA面の双方に沿って形成する場合と比較して、製造工程を簡略化することができる。

【0062】

また、レーザ法で割溝を形成する場合には、レーザ照射に伴って飛散した汚れが半導体 層15の側面に付着して、発光チップ10の電気特性が劣化する懸念があった。しかし、 本実施の形態では、割溝41をサファイア単結晶のM面に沿う方向に形成し、A面に沿う 方向には形成しないため、割溝をM面およびA面の双方に沿って形成した場合と比較して 、割溝形成時にレーザ照射に伴って飛散した汚れが半導体層15の表面に付着するのを抑 制でき、したがって、発光チップ10の電気特性が低下するのを抑制することができる。 【0063】

なお、本実施の形態では、基板11を構成するサファイア単結晶のA面に沿った第2改 質領域52を形成した後に、M面に沿った第1改質領域51を形成しているが、第1改質 領域51を形成した後に、第2改質領域52を形成してもよい。この場合、第1深さD1 が第2深さD2よりも大きくなる(D1>D2)ように、第1改質領域51および第2改 質領域52を形成することが好ましい。

【0064】

また、本実施の形態では、発光チップ10を基板表面11aの上方から見た形状を、基板11を構成するサファイア単結晶のM面に沿った方向を長辺とし、A面に沿った方向を 短辺とする(c1>c2)長方形としていたが、発光チップ10の形状はこれに限られない。

【0065】

図8は、素子群形成基板30の他の構成例を示す図である。

発光チップ10を基板表面11aの上方から見た形状は、例えば、図8(a)に示すように、第1長さc1と第2長さc2とが同じ長さである正方形であってもよい。この場合、隣接する第1の溝部321同士の間隔と隣接する第2の溝部322同士の間隔とが略等しくなるように、第1の溝部321および第2の溝部322を形成すればよい。

さらに、発光チップ10を基板表面11aの上方から見た形状は、図8(b)に示すように、第2長さc2を第1長さc1よりも長くする長方形であってもよい。この場合、隣接する第1の溝部321同士の間隔が、隣接する第2の溝部322同士の間隔よりも広くなるように、第1の溝部321および第2の溝部322を形成すればよい。

10

20



[0066]

また、本実施の形態では、第2の溝部322および第2改質領域52を、基板11を構 成するサファイア単結晶のA面に平行な方向に沿って設けたが、これに限られず、M面に 沿った方向とは異なる方向であればよい。すなわち、図8(c)に示すように、発光チッ プ10を基板表面11aから見た形状が平行四辺形であってもよく、また図示はしないが 、サファイア単結晶のM面に沿う方向を上底および下底とする台形であってもよい。

【実施例】

【0067】

以下、本発明を実施例に基づいて具体的に説明する。しかし、本発明はこれらの実施例 に限定されるものではない。

10

本発明者は、溝部32および割溝41について加工条件を異ならせた素子群形成基板3 0の作製を行い、得られた素子群形成基板30を分割して製造した発光チップ10の不良 (NG)発生率について検討を行った。

なお、発光チップ10は、特開2009-123717号公報に記載の方法に従って、 半導体発光素子31がサファイア基板上に形成された素子群形成基板30を製造した後に 、本発明に係る割溝形成工程、改質領域形成工程及び分割工程を実施して製造した。

【0068】

図9は、実施例1~5および比較例1、2における素子群形成基板30の加工条件と、 加工後の素子群形成基板30を分割することで得られた発光チップ10の構成と、加工後 の素子群形成基板30の分割結果との関係を示した図である。

20

30

図9には、素子群形成基板30の加工条件として、第1の溝部321の幅n1および第 2の溝部322の幅n2と、割溝41の有無および割溝41の深さと、第1改質領域51 が形成された第1深さD1および第2改質領域52が形成された第2深さD2とを示している。

また、図9には、得られた発光チップ10の構成として、半導体層15の厚さと基板1 1の厚さとを合わせた発光チップ10の厚さ、発光チップ10における第1長さc1およ び第2長さc2を示している。

さらに、素子群形成基板30の分割結果として、素子群形成基板30の分割により形成 した発光チップ10について、不良(NG)の発生率を示している。

なお、不良(NG)とは、逆方向電圧Vrとして5Vを印加した場合に逆方向電流Ir が2µA以上の発光チップ10をいい、10000個の発光チップ10のうち不良(NG)の発光チップ10が生じた割合を、不良(NG)の発生率とした。

[0069]

実施例1~5および比較例1、2では、実施の形態の半導体積層工程(ステップ101)において説明した手順により、半導体積層基板20を作成した。

その後、実施の形態の素子群形成工程(ステップ102)において説明した手順により 、第1の溝部321および第2の溝部322を形成し、半導体層15の所定の位置にp電 極16aおよびn電極16bを形成し、その後、基板裏面11bを研削および研磨し、素 子群形成基板30を得た。

ここで、実施例1、実施例4および実施例5では、第1の溝部の幅n1を20µmとす
るとともに、第2の溝部の幅n2を30µmとした。一方、実施例2および比較例1では、第1の溝部の幅n1と第2の溝部の幅n2とを、ともに20µmとした。さらに、実施例3および比較例2では、第1の溝部の幅n1と第2の溝部の幅n2とを、ともに30µmとした。また、研削および研磨は、素子群形成基板30における半導体層15の厚さと
基板11の厚さとを合わせた厚さが150µmとなるように行った。

【0070】

続いて、実施例1~5では、素子群形成基板30に対して、実施の形態の割溝形成工程 (ステップ103)において説明した手順により割溝41を形成した。ここで、割溝41 の深さは、図9に記載の条件とした。

|割溝41を形成した後、実施の形態の第2改質領域形成工程(ステップ104)および 50

第1改質領域形成工程(ステップ105)において説明した手順により、第2改質領域5 2 および第1 改質領域 5 1 を形成した。なお、第1 改質領域 5 1 の第1 深さ D 1 は 3 0 µ mし、第2改質領域52の第2深さD2は100µmとした。

第1改質領域51および第2改質領域52を形成した後、実施の形態の分割工程(ステ ップ106)において説明した手順により、素子群形成基板30を複数の発光チップ10 に分割した。

実施例1、2、3で得られた発光チップ10は、第1長さc1が400µm、第2長さ c 2 が 2 4 0 µ m であり、発光チップ 1 0 を基板表面 1 1 a から見た形状が、基板 1 1 を 構成するサファイア単結晶のM面に沿った方向を長辺とする長方形であった。

10 また、実施例4で得られた発光チップ10は、第1長さc1が350µm、第2長さc 2 も 3 5 0 µ m であり、発光チップ 1 0 を基板表面 1 1 a から見た形状が正方形であった

さらに、実施例5で得られた発光チップ10は、第1長さc1が240µm、第2長さ c2が400µmであり、発光チップ10を基板表面11aから見た形状が、基板11を 構成するサファイア単結晶のA面に沿った方向を長辺とする長方形であった。

一方、比較例1、2では、素子群形成基板30に対して、ステップ103の割溝形成工 程を実施せず、割溝41を形成しない点を除いて実施例1~5と同様の加工を行い、発光 チップ10を得た。比較例1、2で得られた発光チップ10は、第1長さc1が400μ m、第2長さc2が240µmであり、発光チップ10を基板表面11aから見た形状が 、基板11を構成するサファイア単結晶のM面に沿った方向を長辺とする長方形であった

20

[0072]

次に、素子群形成基板30の分割結果について説明する。

まず、実施例1~5においては、素子群形成基板30の分割によって得られた発光チッ プ10の不良(NG)発生率は、0.5%以下であった。

一方、比較例1、2においては、発光チップ10の不良(NG)発生率は、ともに1% 以上であり、実施例1~5と比較して不良の発光チップ10が生じやすくなることが分か った。

[0073]

以上より、素子群形成基板30に対して第1の溝部321と重なるように割溝41を設 けることで、素子群形成基板30を分割する際に切断面がサファイア単結晶のM面に対し て傾斜することを抑制でき、不良となる発光チップ10の発生を抑制することが可能にな ることが分かる。また、第2の溝部322側には割溝を設けなくても、不良となる発光チ ップ10の発生を抑制するできることが分かる。

[0074]

続いて、実施例2と比較例1とを比較する。実施例2と比較例1とは、第1の溝部32 1 の幅 n 1 および第 2 の溝部 3 2 2 の幅 n 2 をともに 2 0 µ m とし、割溝 4 1 の有無を異 ならせた場合の関係を示している。

実施例2では外観不良(NG)発生率が0.45%である一方、比較例1では外観不良 (NG)発生率が9.50%であった。したがって、第1の溝部321の幅n1および第 2の溝部322の幅n2がともに20µmの場合において、割溝41を設けることにより 、外観不良(NG)発生率が減少し、良好な結果が得られた。

[0075]

同様に、実施例3と比較例2とを比較する。実施例3と比較例2とは、第1の溝部32 1の幅n1および第2の溝部322の幅n2をともに30µmとし、割溝41の有無を異 ならせた場合の関係を示している。

実施例3では外観不良(NG)発生率が0.40%である一方、比較例2では外観不良 (NG)発生率が1.20%であった。したがって、第1の溝部321の幅n1および第 2の溝部322の幅n2がともに30µmの場合において、割溝41を設けることにより 30

、外観不良(NG)発生率が減少し、良好な結果が得られた。

[0076]

次に、実施例1と比較例2とを比較する。実施例1と比較例2とは、第1の溝部321 の幅n1を変化させるとともに、割溝41の有無を異ならせた場合の関係を示している。 実施例1の不良(NG)発生率(0.15%)と比較例2の不良(NG)発生率(1. 20%)とを比較すると、実施例1の不良(NG)発生率の方が低い。したがって、第1 の溝部321に割溝41を設けずに、第1の溝部321の幅n1を広げた場合よりも、第 1の溝部321に割溝41を設けるとともに、第1の溝部321の幅n1を狭めた場合の ほうが、不良(NG)発生率が減少することが分かった。

(17)

続いて、実施例1と実施例2とを比較する。実施例1と実施例2とは、割溝41を設け るとともに、第2の溝部322の幅n2を変化させた場合の関係を示している。

実施例1の不良(NG)発生率(0.15%)と実施例2の不良(NG)発生率(0. 45%)とを比較すると、実施例1の不良(NG)発生率の方が低い。したがって、第1 の溝部321に割溝41を設けた場合に、第2の溝部322の幅n2を第1の溝部321 の幅n1よりも広くする(n1<n2)ことで、不良(NG)発生率が減少することが分 かった。

一方、実施例2は、実施例1と比較して、第2の溝部322の幅n2が狭く、このため 素子群形成基板30に形成される複数の半導体発光素子31同士の間隔が狭くなっている 。すなわち、実施例2では、1枚の素子群形成基板30に形成される半導体発光素子31 の個数が実施例1の場合よりも多い。したがって、1枚の素子群形成基板30から得られ る発光チップ10のうち不良となってないものの個数について考慮すると、実施例1と実 施例2とは、ともに良好な結果が得られたといえる。

[0078]

次に、実施例1と実施例3とを比較する。実施例1と実施例3とは、割溝41を設ける とともに、第1の溝部321の幅n1を変化させた場合の関係を示している。

実施例1の不良(NG)発生率(0.15%)と実施例3の不良(NG)発生率(0. 40%)とを比較すると、実施例1の不良(NG)発生率の方が低い。

したがって、第1の溝部321に割溝41を設けた場合に、第1の溝部321の幅n1 30 を 第 2 の 溝 部 3 2 2 の 幅 n 2 よ りも 狭 く す る (n 1 < n 2) こ と で 、 不 良 (N G) 発 生 率 が減少することが分かった。

[0079]

さらに続いて、実施例1と実施例4および実施例5とを比較する。実施例1と実施例4 および実施例5とは、割溝41を設けるとともに、第1長さc1および第2長さc2を変 化させた場合の関係、すなわち、発光チップ10を基板表面11aから見た形状を変化さ せた場合の関係を示している。

実施例1の不良(NG)発生率(0.15%)と、実施例4の不良(NG)発生率(0 .30%)および実施例5の不良(NG)発生率(0.25%)とを比較すると、実施例 1の不良(NG)発生率が低い。

40 したがって、第1の溝部321に割溝41を設けた場合に、発光チップ10を基板表面 11 aから見た形状を、基板11を構成するサファイア単結晶のM面に沿った方向を長辺 とする長方形とすることで、不良(NG)発生率が減少することが分かった。 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$

なお、詳細は省略するが、レーザ法で割溝41を第1の溝部321と第2の溝部322 の両方向に沿って形成する場合は、割溝41を第1の溝部321に沿って形成する際に加 えて、割溝41を第2の溝部322に沿って形成する際にも保護膜形成等の処理を行う必 要があり、実施例1~5と比較してコストアップとなった。

【符号の説明】

[0081]

10…発光チップ、11…基板、12…n型層、13…発光層、14…p型層、15…半 50

10

導体層、16a…p電極、16b…n電極、20…半導体積層基板、30…素子群形成基 板、31…半導体発光素子、32…溝部、321…第1の溝部、322…第2の溝部、4 1…割溝、51…第1改質領域、52…第2改質領域

【図1】

【図2】















【図5】



【図6】





【図8】





【図9】

分割結果	不良(NG) 発生率(%)		0.15	0.45	0.40	0.30	0.25	9.50	1.20	÷ †> \	
素子群形成基板の加工条件	などの	D2 (μ m)	30	30	30	30	30	30	30	ち泊ナーを押	
	#	改質領域	(μη) 10	100	100	100	100	100	100	100	年十 - 0 0 0
	溝部321に形 た割溝41※	浅さ (m n)	20	20	20	15	15	I	I	毎世 (10)の第2	
	第10 成U		栯	有	有	卓	有	兼	兼		
	溝部の幅	n2 (μm)	30	20	30	30	30	20	30		
		n1 (μm)	20	20	30	20	20	20	30		
発光チップの構成	第2表さ c2 (µm)		240	240	240	350	400	240	240		
	発光チップの構/ 発光チップ 第1長さ	c1 (μm)	400	400	400	350	240	400	400		
		え (m ガ)	150	150	150	150	150	150	150		
			実施例1	実施例2	実施例3	実施例4	実施例5	比較例1	比較例2		
	発光チップの構成 素子群形成基板の加工条件	<u> 発光チップの構成 素子群形成基板の加工条件 分割結果 発調321に8</u> 分割結果 <u>発出チップ</u> 第1長さ 第2長さ 溝部の幅 第105端約321に8 改質領域の深さ 不良(NG:	#法チップの構成 #法子ップの構成 #法子ップの構成 #法子ップの構成 #法子ップ #1長さ #2長さ #2,5長さ ##の価 #1の価 #1の価 #1の満期321に形 改質領域の深さ 不良(NG, 0,10, (μm)	$ \begin{array}{ c c c c c c c c c c c c c c c c c c c$	$ \begin{array}{ c c c c c c c c c c c c c c c c c c c$	$ \begin{array}{ $					

フロントページの続き

(56)参考文献 特開2003-338636(JP,A) 特開2010-103424(JP,A) 国際公開第2011/090024(WO,A1)

(58)調査した分野(Int.Cl., DB名)

- H 0 1 L 3 3 / 0 0 3 3 / 6 4
- H01S 5/00-5/50