(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11)特許番号

特許第4973157号

(P4973157)

(45) 発行日 平成24年7月11日(2012.7.11)

- (24) 登録日 平成24年4月20日 (2012.4.20)
- (51) Int.Cl. F I HO1L 21/66 (2006.01) HO1L 21/66 F HO1L 21/66 Y

講求項の数	q	(全	22	百)
미디 시독 신문 모기 있지.	0	\ I	44	51/

(21) 出願番号 (22) 出願日 (65) 公開番号	特願2006-323757 (P2006-323757) 平成18年11月30日 (2006.11.30) 特開2008-140862 (P2008-140862A)	(73)特許権者	↑ 000003193 凸版印刷株式会 東京都台東区台 100004000	会社 合東1丁目5	5番1号
(43) 公開日	平成20年6月19日 (2008.6.19)	((4)代理人	100064908		
普 宣 請 水 口	平成21年10月27日(2009.10.27)		开理士 心質	正武	
		(74)代理人	100108578		
			弁理士 高橋	詔男	
		(74)代理人	100089037		
			弁理士 渡邊	隆	
		(74) 代理人	100101465		
			弁理士 青山	正和	
		(74) 代理人	100094400		
			弁理士 鈴木	三義	
		(74)代理人	100108453		
			弁理士 村山	靖彦	
					最終頁に続く

(54) 【発明の名称】半導体評価回路

(57)【特許請求の範囲】

【請求項1】

トランジスタ特性を評価するための1または複数の評価セルアレイで構成される半導体 評価回路であって、

前記評価セルアレイは、

マトリクス状に配列されたn行m列(n,mは正の整数)の評価セルと、

- 各列に属する前記評価セル用のm本の共通ゲート線と、
- 各列に属する前記評価セル用のm本の共通ソース線と、
- 各列に属する前記評価セル用のm本の共通ソースセンス線と、
- 各行に属する前記評価セル用のn本の共通ドレイン線と、

10

制御信号に応じて、前記共通ドレイン線をドレイン電圧または第1電圧に設定する第3 制御手段と、

前記制御信号に応じて、前記共通ドレイン線とドレインセンス端子とを接続、開放する 第4制御手段と、

前記制御信号に応じて、前記共通ソース線をソース電圧またはソースバイアス電圧に設 定する第5制御手段と、

前記制御信号に応じて、前記共通ゲート線をゲート電圧または前記第1電圧に設定する 第6制御手段と、

前記制御信号に応じて、前記共通ソースセンス線とソースセンス端子とを接続、開放する第7制御手段と、から構成され、

前記評価セルは、

ドレインが前記共通ドレイン線に接続され、ソースが前記共通ソース線に接続された被 測定トランジスタと、

ゲート選択信号に応じて、前記被測定トランジスタのゲートの接続先を前記共通ゲート 線と前記第1電圧との間で切り替える第1制御手段と、

前記被測定トランジスタのゲートが前記共通ゲート線に接続された場合に前記被測定ト ランジスタのソースを前記共通ソースセンス線に接続し、該被測定トランジスタのゲート が前記第1電圧に接続された場合に該被測定トランジスタのソースを開放する第2制御手 段と、から構成される事を特徴とする。

【請求項2】

10

20

30

前記第1制御手段は、一端が前記被測定トランジスタのゲートに接続され、他端が前記 共通ゲート線に接続され、ゲート選択信号に応じて開閉状態が制御される第1スイッチと

ー端が前記被測定トランジスタのゲートに接続され、他端に前記第1電圧が印加され、 前記第1スイッチと異なる開閉状態に制御される第2スイッチと、を含み、

前記第2制御手段は、一端が前記被測定トランジスタのソースに接続され、他端が前記 共通ソースセンス線に接続され、前記第1スイッチと同じ開閉状態に制御される第3スイ ッチを含み、

前記第3制御手段は、一端が各々の前記共通ドレイン線に接続され、他端が、前記ドレイン電圧が印加されるドレイン電圧印加端子に接続された複数の第4スイッチと、

ー端が各々の前記共通ドレイン線に接続され、他端に前記第1電圧が印加される複数の 第5スイッチと、を含み、

前記第4制御手段は、一端が各々の前記共通ドレイン線に接続され、他端が前記ドレインセンス端子に接続された複数の第6スイッチを含み、

前記第5制御手段は、一端が各々の前記共通ソース線に接続され、他端が、前記ソース 電圧が印加されるソース電圧印加端子に接続された複数の第7スイッチと、

ー端が各々の前記共通ソース線に接続され、他端が、前記ソースバイアス電圧が印加されるソースバイアス電圧印加端子に接続された複数の第8スイッチと、を含み、

前記第6制御手段は、一端が各々の前記共通ゲート線に接続され、他端が、前記ゲート 電圧が印加されるゲート電圧印加端子に接続された複数の第9スイッチと、

ー端が各々の前記共通ゲート線に接続され、他端に前記第1電圧が印加される複数の第 10スイッチと、を含み、

前記第7制御手段は、一端が各々の前記共通ソースセンス線に接続され、他端がソース センス端子に接続された複数の第11スイッチを含むことを特徴とする請求項1に記載の 半導体評価回路。

【請求項3】

前記複数の第4スイッチと前記複数の第6スイッチは、前記共通ドレイン線の両端に各 々接続されることを特徴とする請求項2に記載の半導体評価回路。

【請求項4】

前記複数の第1スイッチから第11スイッチは、前記被測定トランジスタよりも耐圧が ⁴⁰ 高いトランジスタで構成される事を特徴とする請求項2または請求項3に記載の半導体評 価回路。

【請求項5】

前記複数の第1スイッチから第11スイッチは、NMOSトランジスタであることを特徴とする請求項2から請求項4の何れか1項に記載の半導体評価回路。

【請求項6】

前記第1電圧は接地電圧であり、

前記ソースバイアス電圧は、前記接地電圧よりも高いことを特徴とする請求項1から請 求項5までの何れか1項に記載の半導体評価回路。

【請求項7】

前記評価セルアレイに属する評価対象の被測定トランジスタに前記ゲート電圧と、前記 ソース電圧と、前記ドレイン電圧とを印加する事を特徴とする請求項1から請求項6まで の何れか1項に記載の半導体評価回路。

【請求項8】

前記評価セルアレイに属する全ての被測定トランジスタに前記ゲート電圧と、前記ソース電圧と、前記ドレイン電圧とを同時に印加する事を特徴とする請求項1から請求項6ま での何れか1項に記載の半導体評価回路。

【請求項9】

前記複数の第1スイッチから第11スイッチを全て開放して、該複数の第1スイッチから第11スイッチのリーク電流を測定する事を特徴とする請求項1から請求項6までの何 ¹⁰ れか1項に記載の半導体評価回路。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、半導体評価回路に関し、特に多数の半導体素子の特性を評価するための技術に関するものである。

【背景技術】

[0002]

半導体の微細プロセスを開発する場合、微細素子(トランジスタ、抵抗素子等)の特性の評価解析を行うため、種々の寸法の素子からなるTEG(Test Element Group)を半導体 20 ウェハー中に作製し、その評価解析結果を基にプロセス条件等を設定することで大量生産 に耐えうる素子を開発している。

【 0 0 0 3 】

これまでのプロセス開発では、TEG中に作製された個々のトランジスタの特性を評価、解析することで最適なプロセス条件とトランジスタ構造を設定できたが、微細化が進む につれて複数のトランジスタ間の特性ばらつきが無視できなくなってきた。

また、トランジスタ周辺の状態によってトランジスタに加えられるストレスが変わり、 トランジスタの特性が変化するという現象も無視できなくなってきている。

【 0 0 0 4 】

このような状況から、例えば加工レベルが45nmの微細プロセスでは、隣接したトラ 30 ンジスタであっても両者の特性がばらついてしまうので、SRAM(Static Random Acce ss Memory)等の微小信号をペアトランジスタ(隣接した2つのトランジスタ)で検知す るような検知回路、増幅回路は動作マージンが低下するか、あるいは動作不能になること が予測されている。

【 0 0 0 5 】

この場合、個々のトランジスタの評価のみでは十分なデータが得られないため、大量の トランジスタの特性を評価し、統計処理して分析を行ない、システマティックな特性差と ばらつきによる特性差とを分離して解析できるような大規模なTEGが必要である。 【0006】

従来、大規模な素子評価を行うTEGとして、例えば図1(a)に示すように複数個の 40 トランジスタをマトリックス状に配置して評価できるDMA(Device Matrix Array) -TEGがある(非特許文献1参照)。

[0007]

同図を参照して従来技術に係るDMA-TEGの構成を以下に説明する。DUT11~ DUTnmは被測定トランジスタである。被測定トランジスタDUT11~DUT1mの ドレインは、共通ドレイン線D1に接続され、ソースは共通ソース線S1に接続される。 共通ドレイン線D1はスイッチSW2を介してドレイン電圧が供給される共通のドレイン フォース線(Drain Force)に接続される。また、共通ドレイン線D1の電圧をモニターす るために、ドレイン電圧センス線DS1がスイッチSW1を介してドレインセンス線(Dra in Sense)に接続される。 [0008]

また、共通ソース線S1は共通のソース電源(Source Force)に接続される。さらに、こ の共通ソース線S1の電圧をモニターするために、共通ソース線S1はスイッチSW3を 介してソースセンス線(Source Sense)に接続される。なお、上記のスイッチSW1~SW 3は、図示しないデコーダの出力信号によって制御される。

[0009]

これらのセットを一組として、上述と同様な接続でn番目のセットである被測定トラン ジスタDUTn1~DUTnmまで設けられている。また、被測定トランジスタDUT1 1~DUTn1のゲートは共通ゲート線G1に接続され、同様にして被測定トランジスタ DUT1m~DUTnmのゲートは共通ゲート線Gmに接続される。

[0010]

また、共通ゲート線G1にはゲート選択回路100を介してゲート電圧VG1またはゲ ート非選択電圧VGXの何れかが供給される。選択信号EN1がハイレベル(選択)にな るとゲート電圧VG1がゲート線G1に供給され、選択信号EN1がローレベル(非選択)になると、ゲート非選択電圧VGXがゲート線G1に供給される。ゲート非選択電圧V GXは通常はゼロボルトであるが、必要に応じてマイナス電圧も設定できる。

このような構成のDMA-TEGにより、m×n個の被測定トランジスタDUT11~ DUTnmの特性が評価できる。

[0011]

20 ここで、上記共通ドレイン線D1にはm個の被測定トランジスタDUT11、DUT1 mが並列接続されているため、各被測定トランジスタにオフリーク電流(トランジスタが 完全にオフできずに流れる電流)があると、非選択の被測定トランジスタを通じてリーク 電流が流れるため、測定したい被測定トランジスタの特性が正確に評価できなくなる。こ の場合には、例えばゲート非選択電圧VGXを-0.2V程度にして、オフリーク電流を 抑えるようにする。

なお、図1(b)はスイッチSW1~SW3の回路図である。

【非特許文献1】Yoshiyuki Shimizu, Mitsuo Nakamura, Toshimasa Matsuoka, and Kenj i Taniguchi, ``Test structure for precise statistical characteristics measuremen t of MOSFETs, '' IEEE 2002 Int. Conference on Microelectronic Test Structure (IC MTS 2002), pp. 49-54, April 2002

【発明の開示】

【発明が解決しようとする課題】

[0012]

しかしながら、上述の従来技術に係るDMA-TEGによれば、大規模なDMA-TE G (例えばm = n = 5 1 2、すなわち 5 1 2 K 個のトランジスタ評価が出来る T E G)を 構成した場合、共通ドレイン線D1には512個のトランジスタが接続される。ここで、 微細トランジスタにオフリーク電流が10pA程度流れる場合には、非選択のトランジス タに流れるリーク電流の総和は10pA×511個=5.1nAとなり、選択されたトラ ンジスタに流れるドレイン電流に対して無視できないので、高精度な測定が出来ないとい う問題があった。

[0013]

この場合、非選択ゲート電圧VGXに-0.3Vを印加するとリーク電流は1桁~2桁 減少するため、リーク電流対策として有効である。しかし、例えばドレイン電圧が1.0 Vであるとドレイン - ゲート間の電圧差は1.3Vとなり、GiDL(Gate induced Drai n Leakage)と呼ばれるリーク電流が生じる。すなわち、ドレイン近傍の空乏層がゲート電 圧で変調され、表面付近の空乏層に高電界が印加され、Band to Band (半導体のエネルギ ーバンド間)のリーク電流がドレインから基板に流れてしまい、測定精度が悪化するとい う問題があった。

[0014]

また、共通ソース線S1~Snにはソース電圧センス端子(Source Sense)が設けられ 50

ており、共通ソース線S1~Snの電圧を測定できるが、共通ソース線S1~Snに1本 設けられているだけである。従って、例えばTEGの両端に位置するDUT11とDUT 1mのソース電位は共通ソース線S1~Snの抵抗によって電位差が生じてしまうので、 高精度な測定が出来ないという問題もあった。

【0015】

さらに、微細トランジスタは酸化膜が非常に薄いため、ゲートリーク電流がドレイン、 ソースに流れる。ここで、共通ゲート線G1~Gmにはそれぞれ512個のトランジスタ のゲートが並列に接続されているため、上記ゲートリーク電流が無視できず高精度な測定 が出来ないという問題もあった。

[0016]

10

20

本発明は上記事情を考慮してなされたもので、その目的は、大規模な半導体素子を高精 度に測定できる半導体評価回路を提供する事である。

【課題を解決するための手段】

【0017】

本発明は上記の課題を解決するためになされたもので、本発明に係る半導体評価回路は 、トランジスタ特性を評価するための1または複数の評価セルアレイで構成される半導体 評価回路であって、前記評価セルアレイは、マトリクス状に配列されたn行m列の評価セ ルと、各列に属する前記評価セル用のm本の共通ゲート線と、各列に属する前記評価セル 用のm本の共通ソース線と、各列に属する前記評価セル用のm本の共通ソースセンス線と 、各行に属する前記評価セル用のn本の共通ドレイン線と、制御信号に応じて、前記共通 ドレイン線をドレイン電圧または第1電圧に設定する第3制御手段と、前記制御信号に応 じて、前記共通ドレイン線とドレインセンス端子とを接続、開放する第4制御手段と、前 記制御信号に応じて、前記共通ソース線をソース電圧またはソースバイアス電圧に設定す る第5制御手段と、前記制御信号に応じて、前記共通ゲート線をゲート電圧または前記第 1 電圧に設定する第6制御手段と、前記制御信号に応じて、前記共通ソースセンス線とソ ースセンス端子とを接続、開放する第7制御手段と、から構成され、前記評価セルは、ド レインが前記共通ドレイン線に接続され、ソースが前記共通ソース線に接続された被測定 トランジスタと、ゲート選択信号に応じて、前記被測定トランジスタのゲートの接続先を 前記共通ゲート線と前記第1電圧との間で切り替える第1制御手段と、前記被測定トラン ジスタのゲートが前記共通ゲート線に接続された場合に前記被測定トランジスタのソース を前記共通ソースセンス線に接続し、該被測定トランジスタのゲートが前記第1電圧に接 続された場合に該被測定トランジスタのソースを開放する第2制御手段と、から構成され る事を特徴とする。

本発明によれば、評価対象の被測定トランジスタが属する列以外の列に属する被測定ト ランジスタのソースに、被測定トランジスタのソースに印加されるソース電圧とは異なる ソースバイアス電圧を与えることができる。また、ソースセンス端子とドレインセンス端 子が評価対象の被測定トランジスタのソースとドレインにそれぞれ接続されるので、ソー ス電圧とドレイン電圧を正確に測定できる。それにより、測定精度が高くなる。

また、複数の評価セルアレイを備える事が出来るので、複数組の評価セルアレイに属す る被測定トランジスタを同時に測定でき、測定速度が向上する。

(0018**)**

上記半導体評価回路において、前記第1制御手段は、一端が前記被測定トランジスタの ゲートに接続され、他端が前記共通ゲート線に接続され、ゲート選択信号に応じて開閉状 態が制御される第1スイッチと、一端が前記被測定トランジスタのゲートに接続され、他 端に前記第1電圧が印加され、前記第1スイッチと異なる開閉状態に制御される第2スイ ッチと、を含み、前記第2制御手段は、一端が前記被測定トランジスタのソースに接続さ れ、他端が前記共通ソースセンス線に接続され、前記第1スイッチと同じ開閉状態に制御 される第3スイッチを含み、前記第3制御手段は、一端が各々の前記共通ドレイン線に接 続され、他端が、前記ドレイン電圧が印加されるドレイン電圧印加端子に接続された複数 の第4スイッチと、一端が各々の前記共通ドレイン線に接続され、他端に前記第1電圧が 30

印加される複数の第5スイッチと、を含み、前記第4制御手段は、一端が各々の前記共通 ドレイン線に接続され、他端が前記ドレインセンス端子に接続された複数の第6スイッチ を含み、前記第5制御手段は、一端が各々の前記共通ソース線に接続され、他端が、前記 ソース電圧が印加されるソース電圧印加端子に接続された複数の第7スイッチと、一端が 各々の前記共通ソース線に接続され、他端が、前記ソースバイアス電圧が印加されるソー スバイアス電圧印加端子に接続された複数の第8スイッチと、を含み、前記第6制御手段 は、一端が各々の前記共通ゲート線に接続され、他端が、前記ゲート電圧が印加されるゲ ート電圧印加端子に接続された複数の第9スイッチと、一端が各々の前記共通ゲート線に 接続され、他端に前記第1電圧が印加される複数の第10スイッチと、を含み、前記第7 制御手段は、一端が各々の前記共通ソースセンス線に接続され、他端がソースセンス端子 に接続された複数の第11スイッチを含むことを特徴とする。

【0019】

上記半導体評価回路において、前記複数の第4スイッチと前記複数の第6スイッチは、 前記共通ドレイン線の両端に各々接続されることを特徴とする。

この発明では、被測定トランジスタの何れが選択された場合であっても、共通ドレイン 線に電流が流れない位置で電圧を測定する事ができる。従って、測定精度が高くなる。 【0020】

上記半導体評価回路において、前記複数の第1スイッチから第11スイッチは、前記被 測定トランジスタよりも耐圧が高いトランジスタで構成される事を特徴とする。

この発明では、スイッチを構成するトランジスタに起因するリーク電流を削減できる。 20 【0021】

上記半導体評価回路において、前記複数の第1スイッチから第11スイッチは、NMO Sトランジスタであることを特徴とする。

この発明では、スイッチの面積を小さくする事が出来る。

【0022】

上記半導体評価回路において、前記第1電圧は接地電圧であり、前記ソースバイアス電 圧は、前記接地電圧よりも高いことを特徴とする。

この発明では、評価対象の被測定トランジスタが属する列以外の列に属する非選択の被 測定トランジスタのソースに接地電圧よりも高いソースバイアス電圧を印加し、ゲートを 接地するので、それら非選択の被測定トランジスタのオフリーク電流を低減させることが できる。また、それら非選択の被測定トランジスタのゲート - ドレイン間電圧差を大きく する必要がないため、リーク電流GiDLとゲートリーク電流も低減させることができる

30

40

10

【0023】

上記半導体評価回路において、前記評価セルアレイに属する評価対象の被測定トランジ スタに前記ゲート電圧と、前記ソース電圧と、前記ドレイン電圧とを印加する事を特徴と する。

この発明では、評価対象の被測定トランジスタのみに電圧を印加して評価する事が出来る。

【0024】

上記半導体評価回路において、前記評価セルアレイに属する全ての被測定トランジスタ に前記ゲート電圧と、前記ソース電圧と、前記ドレイン電圧とを同時に印加する事を特徴 とする。

この発明では、全ての被測定トランジスタに同時に電圧を印加出来るので、ストレステ ストを行う事が出来る。

【0025】

上記半導体評価回路において、前記複数の第1スイッチから第11スイッチを全て開放 して、該複数の第1スイッチから第11スイッチのリーク電流を測定する事を特徴とする

この発明では、全ての被測定トランジスタに電圧が印加されないので、スイッチのリー 50

(6)

ク電流のみを測定する事ができる。

【発明の効果】

[0026]

本発明によれば、評価対象のトランジスタが属する列以外の列に属する非選択のトラン ジスタのソースに微小のソースバイアス電圧を印加し、ゲートに接地電圧を印加するよう にしたので、それら非選択のトランジスタのオフリーク電流とリーク電流GiDLとゲー トリーク電流を低減させることができる。従って、大規模な半導体素子を高精度に測定で きる半導体評価回路を実現出来る。

(7)

【発明を実施するための最良の形態】

[0027]

<第1の実施形態>

以下、図2から図4を参照して本発明の第1の実施形態について説明する。 図2は、本発明の実施形態に係るDMA-TEGの回路図である。

同図において、1 - 1 1 , 2 - 1 1 , 3 - 1 1 , 1 - 1 m , 2 - 1 m , 3 - 1 m , 1 n 1 , 2 - n 1 , 3 - n 1 , 1 - n m , 2 - n m , 3 - n m 、5 - 1 , 5 - n , 7 - 1 , 7 - mはトランジスタ、4 - 1 , 4 - n , 6 - 1 , 6 - n , 8 - 1 , 8 - m , 9 - 1 , 9 - n , 1 0 - 1 , 1 0 - n , 1 1 - 1 , 1 1 - nはスイッチ、DUT111, DUT1m , DUT n 1 , DUT n mは被測定トランジスタ、3 0 - 1 , 3 0 - nはインバータである

【0028】

このDMA-TEGは、被測定トランジスタを含む基本ユニットがn行m列(m,nは 正の整数)のマトリックスを構成するが、理解を容易にするためにマトリックスの4隅の 評価セルのみを図示している。また、被測定トランジスタDUT11~DUTnmは耐圧 が低い例えば1V系の微細トランジスタであり、これら以外のスイッチ等は耐圧が高い例 えば3V系のトランジスタから構成される。

【0029】

共通ドレイン線D1には被測定トランジスタDUT11とDUT1mのドレインが共通 接続される。また、共通ドレイン線Dnには被測定トランジスタDUTn1,DUTnm のドレインが共通接続される。

【 0 0 3 0 】

また、被測定トランジスタDUT11のソースはドレイン線D1,Dnと直交する共通 ソース線S1に接続されると共に、トランジスタ3-11(第3スイッチ)を介して共通 ソースセンス線SS1に接続される。同様に、被測定トランジスタDUTn1のソースは 共通ソース線S1に接続されると共に、トランジスタ3-n1(第3スイッチ)を介して 共通ソースセンス線SS1に接続される。

【0031】

また、被測定トランジスタDUT1mのソースはドレイン線D1,Dnと直交する共通 ソース線Smに接続されると共に、トランジスタ3-1mを介して共通ソースセンス線S smに接続される。同様に、被測定トランジスタDUTnmのソースは共通ソース線Sm に接続されると共に、トランジスタ3-nmを介して共通ソースセンス線Ssmに接続さ れる。

【0032】

さらに、被測定トランジスタDUT11のゲートは選択時オンとなるトランジスタ1-11(第1スイッチ)を介して共通ゲート線G1に接続され、また、非選択時オンとなる トランジスタ2-11(第2スイッチ)を介して接地される。同様に、被測定トランジス タDUTn1のゲートは選択時オンとなるトランジスタ1-n1(第1スイッチ)を介し て共通ゲート線G1に接続され、また、非選択時オンとなるトランジスタ2-n1(第2 スイッチ)を介して接地される。

【0033】

同様に、被測定トランジスタDUT1mのゲートは選択時オンとなるトランジスタ1- 50

10

20

さらに、トランジスタ1 - 1 1 , 3 - 1 1 , 1 - 1 m , 3 - 1 m のゲートは、ゲート選 択信号 (Gate Sel-1)に共通接続される。また、ゲート選択信号 (Gate Sel-1)はインバ ータ30 - 1に入力され、インバータ30 - 1の出力はトランジスタ2 - 1 1 , 2 - 1 m のゲートに共通接続される。

【0035】

10

同様にトランジスタ1 - n 1 , 3 - n 1 , 1 - n m , 3 - n mのゲートは、ゲート選択 信号 (Gate Sel-n) に共通接続される。また、ゲート選択信号 (Gate Sel-n) はインバー タ30 - n に入力され、インバータ30 - n の出力はトランジスタ2 - n 1 , 2 - n mの ゲートに共通接続される。

【0036】

上述した被測定トランジスタDUT11、トランジスタ1-11,2-11,3-11 は、基本ユニット(評価セル)Unit1-1を構成する。この基本ユニットUnit1 -1がn行m列のマトリックス状に配列されて評価セルアレイが構成される。また、スイ ッチとして機能するトランジスタ1-11,2-11,3-11は、基本ユニットUni t1-1の面積を出来るだけ小さくするためNMOSトランジスタのみで構成している。 そして、この評価セルアレイに以下の構成を更に備えて本実施形態に係るDMA-ΤE Gが構成される。

20

【0037】

共通ドレイン線 D 1 , D n は、被評価トランジスタ D U T 1 1 側においてそれぞれスイ ッチ 4 - 1 , 4 - n (第 4 スイッチ)を介してドレインフォース線 D F に共通接続され、 ドレインフォース線 D F はドレインフォース端子 (Drain Force;ドレイン電圧印加端子)に接続される。このドレインフォース端子 (Drain Force)には、ドレイン電圧が印加 される。

[0038]

また、共通ドレイン線D1,Dnは、被評価トランジスタDUT1m側においてそれぞ 30 れトランジスタ5-1,5-n(第5スイッチ)を介して接地されると共に、それぞれス イッチ6-1,6-n(第6スイッチ)を介してドレインセンス線DSに共通接続され、 ドレインセンス線DSはドレインセンス端子(Drain Sense)に共通接続される。

【 0 0 3 9 】

また、共通ソース線S1,Snは、それぞれスイッチ11-1,11-m(第7スイッ チ)を介してソースフォース線SFに共通接続され、ソースフォース線SFは電流計20 の一端に接続される。電流計20の他端はソースフォース端子(Source Force;ソース電 圧印加端子)に接続される。このソースフォース端子(Source Force)には、ソース電圧 が印加される。

【0040】

また、共通ソース線S1,Snは、それぞれスイッチ8-1,8-m(第8スイッチ) を介してソースバイアス線SBに共通接続され、ソースバイアス線SBはソースバイアス 端子(Source Bias;ソースバイアス印加端子)に共通接続される。このソースバイアス 端子(Source Bias)には、ソースバイアス電圧が印加される。

[0041]

さらに、共通ソースセンス線Ss1,Ssmは、それぞれスイッチ9-1,9-m(第 11スイッチ)を介してソースセンス線SSに共通接続され、ソースセンス線SSはソー スセンス端子(Source Sense)に共通接続される。

【0042】

また、共通ゲート線G1,Gmは、それぞれスイッチ10-1,10-m(第9スイッ ⁵⁰

1mを介して共通ゲート線Gmに接続され、また、非選択時オンとなるトランジスタ2-

チ)を介してゲートフォース線GFに共通接続され、ゲートフォース線GFはゲートフォース端子(Gate Force;ゲート電圧印加端子)に接続される。このゲートフォース端子(Gate Force)には、ゲート電圧が印加される。また、共通ゲート線G1,Gmは、それぞれトランジスタ7-1,7-m(第10スイッチ)を介して接地される。 【0043】

図示されていない評価セルに対しても上記と同様の接続がなされ、このDMA-TEG は評価セルアレイの各列に属する評価セル用のm本の共通ゲート線と、各列に属する評価 セル用のm本の共通ソース線と、各列に属する評価セル用のm本の共通ソースセンス線と 、各行に属する評価セル用のn本の共通ドレイン線とを備える。

[0044]

なお、上記トランジスタ1 - 1 1 ~ 1 - n m , 2 - 1 1 ~ 2 - n m , 3 - 1 1 ~ 3 - n m , 5 - 1 ~ 5 - n , 7 - 1 ~ 7 - m、スイッチ4 - 1 ~ 4 - n , 6 - 1 ~ 6 - n、8 -1 ~ 8 - m , 9 - 1 ~ 9 - n , 1 0 - 1 ~ 1 0 - n , 1 1 - 1 ~ 1 1 - n は、それぞれ図 示しないデコーダから出力される制御信号によって開閉状態が制御される。デコーダを含 んだ全体構成については後述する。

[0045]

ここで、上記トランジスタ1 - 1 1 ~ 1 - n m , 2 - 1 1 ~ 2 - n mとデコーダは、本 発明における第1制御手段として機能し、上記トランジスタ3 - 1 1 ~ 3 - n mとデコー ダは、本発明における第2制御手段として機能する。

また、上記トランジスタスイッチ4 - 1 ~ 4 - n , 5 - 1 ~ 5 - n とデコーダは、本発 明における第3制御手段として機能し、上記スイッチ6 - 1 ~ 6 - n とデコーダは、本発 明における第4制御手段として機能する。さらに、上記スイッチ8 - 1 ~ 8 - m , 1 1 -1 ~ 1 1 - mは、本発明における第5制御手段として機能し、上記スイッチ10 - 1 ~ 1 0 - mとトランジスタ7 - 1 ~ 7 - mとデコーダは、本発明における第6制御手段として 機能する。また、上記スイッチ9 - 1 ~ 9 - mとデコーダは、本発明における第7制御手 段として機能する。

[0046]

次に、図3を参照してこのDMA-TEGの動作を説明する。

以下、被測定トランジスタDUT11を評価対象として選択する場合を考える。まず、 スイッチ4-1,9-1,10-1,11-1が図示しないデコーダにより選択されてオ ンする。また、ゲート選択信号(Gate Sel-1)がハイレベル(図中に示した"1")に設 定されトランジスタ1-11,3-11がオンし、ゲートにローレベル"0"が印加され るトランジスタ2-11がオフする。また、スイッチ7-1、8-1はオフに制御される

[0047]

また、ドレインフォース端子(Drain Force)には図示しない電源により1Vが印加され、ゲートフォース端子(Gate Force)には図示しない電源により1Vが印加され、ソースフォース端子(Source Force)には図示しない電源により0Vが印加される。これにより、共通ゲート線G1に1V、共通ドレイン線D1に1V,共通ソース線S1にVss(0V;第1電圧)が印加される。

【0048】

また、ソースフォース端子(Source Force)に印加される電圧が0Vであっても、共通 ソース線S1とスイッチ11-1とが有する抵抗成分を介して被測定トランジスタDUT 11のソースからソースフォース端子(Source Force)に電流が流れることで、被測定ト ランジスタDUT11のソース電圧に0Vからの浮きが生じる。ここで、共通ソースセン ス線Ss1にはトランジスタ3-11を介して被測定トランジスタDUT11のソース電 圧が印加されるので、そのソース電圧をソースセンス端子(Source Sense)に接続される 図示しない電圧計で検知し、検知された電圧を基にソースフォース端子(Source Force) に接続される図示しない電源の電圧を調整して被測定トランジスタDUT11のソース電 圧を正確に0Vに設定できる(ケルビン測定)。 10

20

そして、電流計20を用いて被測定トランジスタDUT11に流れる電流が測定される

(10)

[0049]

また、同様の手法により、被測定トランジスタDUT11のドレイン電圧をドレインセ ンス端子(Drain Sense)に接続される図示しない電圧計で検知し、検知された電圧を基 にドレインフォース端子(Drain Force)に接続される図示しない電源の電圧を調整して 被測定トランジスタDUT11のドレイン電圧を正確に1Vに設定できる。 [0050]

なお、ドレインセンス端子 (Drain Sense)は、共通ドレイン線D1の配線抵抗によっ 10 て電圧降下が発生しても被測定トランジスタDUT11のドレイン電圧を正確に検知でき るようにするため、ドレインフォース端子 (Drain Force)の反対側に配置される。この 配置によって、被測定トランジスタDUT11~DUT1mの何れを選択した場合であっ ても正確にドレイン電圧を検知できる。

[0051]

次に、非選択である被測定トランジスタDUT1mについて説明する。図示しないデコ ーダによりスイッチ10・mがオフに、スイッチ7・mがオンに制御されるため、共通ゲ ート線Gmは0Vとなる。また、前述のゲート選択信号(Gate Sel-1)によりトランジス タ1-1mはオンであり、トランジスタ2-1mはオフであるため、被測定トランジスタ DUT1mのゲートには0Vが印加され、オフとなる。

[0052]

ここで、スイッチ11-mはオフ、スイッチ8-mはオンであるため、共通ソース線S mにはソースバイアス端子(Source Bias)に接続された図示しない電源によって0.3 Vが印加され、被測定トランジスタDUT1mのゲート - ソース間電圧差は - 0.3Vと なり、オフリークが削減される。

なお、ソースバイアス端子(Source Bias)に印加する電圧は、リーク電流が発生しな い電圧に調整される。

また、トランジスタ3-1mはオンであるが、スイッチ9-mはオフであるのでソース センス端子 (Source Sense) には影響を与えない。

[0053]

30 続いて、非選択である被測定トランジスタDUTn1について説明する。図示しないデ コーダによりゲート選択信号 (Gate Sel-n) がローレベル "0"に制御されるので、トラ ンジスタ1-n1がオフし、トランジスタ2-n1がオンする。従って、被測定トランジ スタDUTn1のゲートには0Vが印加される。また、スイッチ4‐nがオフ、スイッチ 6 - nがオフ、トランジスタ5 - nがオンに制御されるので、共通ドレイン線 D n が 0 V となる。従って、被測定トランジスタDUTn1は完全にオフとなり、リーク電流は生じ ない。

[0054]

次に、非選択である被測定トランジスタDUTnmについて説明する。トランジスタ1 - nm, 3 - nmはオフ、トランジスタ2 - nmはオン、スイッチ4 - nはオフ、スイッ 40 チ6-n,8-mはオン、トランジスタ5-nはオンであるので、被測定トランジスタD UTnmのゲートは0V、ドレインは0V、ソースは0.3Vとなる。この条件下では、 オフリークが図中に矢印で示した経路300に沿って逆流する可能性があるが、ドレイン 電圧が0.3V程度ではオフリークも非常に少なく、また、オフリークがあってもスイッ チ5 - nを介してVSSに流れるので、ドレインセンス端子(Drain Sense) には流れず、測定精度に影響を与えない。

[0055]

上述した構成では、同一の行に属する被測定トランジスタのソースはソース毎にケルビ ン測定を行える構成として、ドレインは共通ドレイン線を利用してケルビン測定を行える 構成としていている(4端子ケルビン測定)。ゲートはケルビン測定を行なわないが、共 通ゲート線に流れる電流はゲートリーク電流のみであり、その大きさは無視できるので特 20

に問題はない。また、ドレインに大電流が流れるとレイアウトの場所依存性が出てくるが 、静特性を測定する場合には、MOSトランジスタの特性上、5極管特性(飽和領域での 特性)はドレイン電圧依存性が非常に小さくなるので、測定誤差は小さくなり大きな問題 とはならない。

上述した4端子ケルビン測定を用いて被測定トランジスタDUT11のドレイン電圧と ソース電圧を正確に設定できるので、測定精度が向上する。

【 0 0 5 6 】

このような構成のDMA-TEGを用いれば、微細トランジスタのオフリークが対策出 来、3端子ケルビン測定を行う事が出来、ゲートリーク電流及びリーク電流GiDLが対 策出来るので、高精度な測定が行える大規模DMA-TEGが提供できる。

【0057】

図4には、デコーダを含めたDMA-TEGの全回路図を示す。

このDMA - TEGは、図2に示した回路に、アドレスバッファ(Address Buffer)と 、Xアドレス用プリデコーダ(Pre Dec(X))と、Yアドレス用プリデコーダ(Pre Dec(Y)) と、Xアドレス用メインデコーダ(Main Dec(X))と、Yアドレス用メインデコーダ(Main Dec(Y))と、パッド(AX0~AX8, AY0~AY8, Drain Force, Drain Source, Source Force, Source Sense, Gate, GND, Source Bias, DUT Sub, 3V Tr Sub, VDD(3V), VSS(3V))と を加えて構成される。Xアドレス用メインデコーダ(Main Dec(X))は、デコーダMDX1 ~ MDX512により構成され、Yアドレス用メインデコーダ(Main Dec(Y))はデコーダ MDY1~MDU512により構成される。また、このDMA - TEGは基本ユニットU nit1-1~Unit512-512からなる512×512の評価セルアレイを構成 する。

[0058]

パッドから9本のXアドレス信号AX0~AX8と、9本のYアドレス信号AY0~A Y8がそれぞれアドレスバッファ(Address Buffer)を介してXアドレス用プリデコーダ (Pre Dec(X))と、Yアドレス用プリデコーダ(Pre Dec(Y))に入力される。そして、Xア ドレス用プリデコーダ(Pre Dec(X))から出力される信号はXアドレス用メインデコーダ (Main Dec(X))に入力され、Xアドレス用メインデコーダ(Main Dec(X))から出力され る制御信号が各スイッチを制御する。同様にして、Yアドレス用プリデコーダ(Pre Dec(Y))から出力される信号はYアドレス用メインデコーダ(Main Dec(Y))に入力され、Yア ドレス用メインデコーダ(Main Dec(Y))から出力される制御信号が各スイッチを制御す る。

30

10

20

この D M A - T E G は 5 1 2 K 個の被測定トランジスタから構成され大規模でありなが ら、評価対象外の被測定トランジスタからのリーク電流が少なく、4端子ケルビン測定が 可能であるために高精度な測定が行える。

【 0 0 5 9 】

<第2の実施形態>

次に、図5から図13を参照して本発明の第2の実施形態について説明する。

図5は、図4のDMA-TEGにテストモードを追加するための回路である。

同図(a)に示すテストモードに対応したアドレスバッファ回路は、図4のDMA-T 40 EGにおけるXアドレス信号AX0~AX8,AY0~AY8が入力されるアドレスバッ ファ(Address Buffer)と置換される。

また、同図(b)に示したテスト信号入力回路が2つ追加される。

【 0 0 6 0 】

テスト信号TEST1, TEST2は、2つのテスト信号入力回路にそれぞれ入力され 、反転テスト信号TEST1B, TEST2Bがそれぞれ出力される。この反転テスト信 号TEST1B, TEST2Bは、上述したテストモードに対応したアドレスバッファ回 路の全てに入力される。

【0061】

次に、このテスト回路が追加されたDMA-TEGの動作を表1、表2を参照して説明 50

する。

まず、表1に示すように、テスト信号TEST1=TEST2= '0 'の時はノーマル モードであり、第1の実施形態で説明した通常のDMA-TEGとして動作する。 また、テスト信号TEST1= '1 ', TEST2= '0 'の時は、アドレスバッファ 出力信号axi、axibはともに '1 'となり、図4に示したDMA-TEGの被評価 トランジスタは全選択状態となる。

【0062】

一方、テスト信号TEST2= '1 'の時は、テスト信号TEST1の状態にかかわらず、アドレスバッファ出力a×i、a×ibはともに '0 'となり、図4に示したDMA
 TEGの被評価トランジスタは全非選択状態となる。

10

【表1】

[0063]

TEST1	TEST2	Axi	axi	axib	状態
' 0'	' ^ '	'1'	' 1'	' 0'	
	U	' O'	, 0,	' 1'	
' 1'	' 0'	' 1'	'1'	' 1'	ニフレエ_ じみ短切
	U	' 0'	'1'	' 1'	「テストモート主送択
' 0' /' 1'	, 4 ,	'1'	' 0'	' 0'	ニットエードム北海辺
		' 0'	' 0'	' 0'	テストモート主非選択

20

【0064】

ここで、全選択状態のときに、図4に示したゲートフォースパッド(Gate Force)、ドレインフォースパッド(Drain Force)、ソースフォースパッド(Source Force)を介して 被測定トランジスタに電圧を印加する事により、ストレステストを行う事ができる。 【0065】

表2は、被測定トランジスタのゲートをGF、ドレインをDF、ソースをSFとして、 それらに印加する電圧とストレステストモードとの関係を記載している。具体的には、ゲ ートストレスモード、ドレインストレスモード1、ドレインストレスモード2の何れかを 選択して表2に示す様に電圧を印加すると、その電圧が全ての被測定トランジスタDUT に同時に印加され、短時間でストレステストを行うことが出来る。

また、TEST2='1'とすると全ての被測定トランジスタに接続されるスイッチが オフとなるので、全ての被測定トランジスタが全非選択となって電圧が印加されず、スイ ッチのオフリーク電流を測定することが出来る。

[0066]

40

【表2】

	GF	DF	SF	
ゲートストレス	1. 2V	OV	ov	
ドレインストレス 1	0V	1. 2V	1. 2V	
ドレインストレス 2	٥V	1. 2V	ov	

20

30

10

【 0 0 6 7 】

次に、スイッチのオフリークについて述べる。例えば、後述する計算により、スイッチの大きさは例えばNMOSトランジスタの場合L(ゲート長)/W(ゲート幅)=0.6 um/20umの大きさが必要となる。このとき、例えばドレインフォース線DFに接続 されるスイッチを考えると、スイッチの数は512個あるので、スイッチの合計のW(ゲ ート幅)は10240umとなり、巨大なトランジスタとなる。通常の3V系のトランジ スタでは、オフリーク電流は単位W(ゲート幅)当たり(すなわちW=1um当たり)1 0⁻¹⁴A(0.01pA)~10⁻¹³A(0.1pA)程度なので、W=10240 umのトランジスタのオフリーク電流は約100pA~1nA程度となる。

通常、被測定トランジスタの閾値を測定する場合には100nA~1µA程度の電流値 で判断するので、この場合はスイッチのオフリーク電流は無視できるレベルであるが、も し3Vトランジスタの出来具合が悪く、単位あたりのオフリーク電流が10⁻¹²(1p A)程度に悪化すると、オフリーク電流が10nAも流れてしまい、精度の良い被測定ト ランジスタの評価が出来なくなる。この場合は、前述した全非選択テストモードによりオ フリーク電流の判定をしておく必要がある。

[0069]

次に、スイッチの最適化について説明する。

上述してきた例ではスイッチとしてCMOSタイプを使用してきたが、ここで、CMO ⁴⁰ SタイプのスイッチとNMOSのみのスイッチの比較を行う。

図 6 (a) に C M O S タイプのスイッチ、 同図 (b) に N M O S タイプのスイッチを示 す。この 2 つのタイプのスイッチを比較するために、まず P M O S トランジスタと N M O S トランジスタの負荷特性の比較を行う。

[0070]

図7にPMOSトランジスタとNMOSトランジスタの負荷特性を示す。同図は、ある 製造プロセスにおけるPMOSトランジスタとNMOSトランジスタのドレイン電圧Vd をパラメータとした時のドレイン電流Id(縦軸)と出力電圧Vout(横軸)の関係を 表す図である。同図に特性を示したPMOSトランジスタの大きさはL/W=0.6/2 0µm、NMOSトランジスタの大きさはL/W=0.6/10µmである。

(13)

[0071]

PMOSトランジスタの特性は、ドレイン電圧Vd=1.2Vの時は出力電圧Vout によらず、ほとんど電流は流れない。その理由は、PMOSトランジスタの閾値が高いの で電流駆動能力が下がるためである。即ち、PMOSトランジスタを流れる電流は、飽和 領域では | (Vg-Vd-Vthp) | の二乗に比例するので、閾値Vthp=0.8V とすると | Vg-Vd-Vthp | = | 0 - 1 . 2 - 0 . 8 | = 0 . 4 Vとなり電流駆動 能力が小さい事が分かる。なお、ドレイン電圧Vdを高くすると電流駆動能力は大きくな る。

(14)

[0072]

一方、NMOSトランジスタはゲート電圧が3.3Vなので、閾値Vthn=0.8V
10としても3極菅領域で動作するため負荷特性はほぼ直線となり、例えば出力電圧Vout
=1.0Vのときドレイン電流Id=500µAの電流を流そうとすれば、ドレイン電圧
Vd=1.2Vで良い。従って、1V系の被測定トランジスタDUTを評価する場合のスイッチ(例えば図2に示したスイッチ4-1~4-n,6-1~6-n、8-1~8-m,9-1~9-n,10-1~10-n,11-1~11-n)は、NMOSトランジスタのみの構成で問題ないことがわかる。これにより、スイッチ及び評価ユニットの面積を小さく出来る。

【0073】

次に、本発明のDMA-TEGに用いるスイッチの大きさを設定する。

図8に被測定トランジスタとスイッチの等価回路図を示す。まず、被測定トランジスタ 20 DUTに流れる最大電流を決める。測定したい被測定トランジスタDUTの寸法を最大L /W=0.06/2µmのNMOSトランジスタとすると、例えばある製造プロセスにお いてはドレイン電圧Vd=ゲート電圧Vg=1.0Vの条件で約1mAのドレイン電流が 流れる。

【0074】

図7に示したシミュレーション結果から、被測定トランジスタDUTのドレイン電圧V dを1.0Vにしてドレインスイッチ(Drain SW)に1mAを流すためには、ドレインス イッチ(Drain SW)のドレインとソースに印加される電圧がそれぞれ1.2V、1.0V である事が分かるので、ドレインスイッチ(Drain SW)の寸法はW=20µmが必要であ る。同様に、ソーススイッチ(Source SW)の寸法もW=20µmに設定すれば良い。こ のとき、ソース電圧VSforce=-0.2Vとなる。すなわち、この場合、ドレイン スイッチ(Drain SW)及びソーススイッチ(Source SW)の抵抗値は、それぞれ200 に設定された事になる。

【 0 0 7 5 】

ドレインフォース電圧VDforce(1.2V)と被測定トランジスタDUTのドレイン電圧Vd(1.0V)の電圧差を0.2Vに設定したのは、後述するテスターを用いた四端子ケルビン測定を高速化するためである。

【0076】

次に、このDMA-TEGの測定について説明する。

図9に四端子ケルビン測定時のテスター系の概略図を示す。同図には、被測定トランジ 40 スタDUTに接続されたドレインフォースパッド(Drain Force Pad)およびドレインセ ンスパッド(Drain Sense Pad)が、フォースプローブ(Force Probe)およびセンスプロ ーブ(Sense Probe)と同軸ケーブル901とを介してテスター900へ接続される経路 が示されている。また、DMA - TEG内のドレインフォースパッド(Drain Force Pad)と被測定トランジスタDUTまでの総抵抗を抵抗Rforce、ドレインセンスパッド (Drain Sense Pad)から被測定トランジスタDUTまでの総抵抗を抵抗Rsenseと する。

[0077]

ここで、テスター900における測定に要する時間は、基本的には被測定トランジスタ DUTのドレイン端子からテスター900へ接続されるまでの信号経路上の抵抗、寄生容 50

量に依存して決まる。単体トランジスタの四端子ケルビン測定を行う場合は、抵抗Rfo rce,Rsenseはほとんどゼロであり、またテスター900のプローブ系の抵抗、 寄生容量はそれほど大きくないので、測定時間には影響しない。しかしながら、DMA-TEGの場合は、設計の仕方によっては抵抗Rforce,Rsenseの値が大きくな り、この抵抗Rforce,Rsenseが大きくなると、場合によっては測定系の時定 数が大きくなり測定時間が長くなるという問題が生じる。

(15)

従って、抵抗Rforce,Rsenseの値は測定時間を考慮して決める必要がある。以下に、DMA-TEGの各配線とスイッチの抵抗値を示す。 【0078】

図10に、DMA-TEGの各配線が有する抵抗値を説明するための回路図を示す。こ 10 のDMA-TEGの構成は、1ブロックとして基本ユニットUnitが縦方向(列方向) に512個、横方向(行方向)に128個並んで基本ブロック(評価セルアレイ)を構成 しており、この基本ブロックが4個横(行方向)に並ぶ事により、全体で縦512個、横 128×4=512個の被測定トランジスタが配列されたDMA-TEGを構成する。1 つの基本ユニットUnitの大きさは、縦、横共に9µmである。

【0079】

ここでは、最大の配線抵抗を見積もるために、基本ユニットUnit512-128に ついて考える。基本ユニットUnit512-128は、共通ドレイン線D512とスイ ッチ4-512とドレインフォース線DFを介してドレインフォースパッド(Drain Forc e)に接続され、スイッチ6-512とドレインセンス線DSを介してドレインセンスパ ッド(Drain Sense)に接続され、共通ソース線S128とスイッチ11-128とソー スフォース線SFを介してソースフォースパッド(Source Force)に接続され、共通ソー スセンス線SS128とスイッチ9-128とソースセンス線SSを介してソースセンス パッド(Source Sense)に接続されている。

【0080】

これらの経路が有する抵抗は、主にスイッチ4 - 5 1 2 , 6 - 5 1 2 , 9 - 1 2 8 , 1 1 - 1 2 8 を構成するトランジスタの抵抗とメタル配線抵抗である。同図において、メタ ルで配線される経路にはメタルの配線幅と抵抗値 R 1 ~ R 4 が示されている。例えば、ド レインフォースパッド (Drain Force)に接続されるドレインフォース線 D F は、抵抗値 R 1 となる配線幅 2 0 μ m に設定する。

【 0 0 8 1 】

図11に、このDMA-TEGの配線抵抗を加えた等価回路図を示す。同図(a)は被 測定トランジスタのドレイン系の抵抗値を示し、同図(b)はソース系の抵抗値を示す。 図10を参照して、以下に配線抵抗を見積もる過程を示す。図11(a)に示すドレイン 系の場合、ドレインフォース線DFは縦方向(列方向)の配線であり、1つの基本ユニッ トUnit当たりの配線長は9μmなので、全体の配線長は9μm×512=4608μ mとなる。ここで、ドレインフォースパッド(Drain Force)までの配線の距離を考慮し て加算すると、ドレインフォース線DFの長さは約6000μmとなる。配線幅を20μ mに設定すると、メタル配線の単位長さ当たりの抵抗値 s=0.18 / なので、ド レインフォース線DFの総抵抗R1は、R1=6000÷20×0.18=54 となる

【0082】

同様に、共通ドレイン線D512は基本ユニット内の配線長が9µmなので、全体の配 線長は9µm×128=1152µmとなる。配線幅を3µmに設定したので、共通ドレ イン線D512の抵抗値R2は、R2=1152÷3×0.18=69 となる。同様に 、ドレインセンス線DSの抵抗値R3は、R3=108 となる。

【 0 0 8 3 】

次に、スイッチの抵抗を見積もる。ドレインフォースパッド (Drain Force) 側のスイ ッチ4 - 5 1 2 のトランジスタサイズはW = 2 0 µm、ドレインセンスパッド (Drain Se nse) 側のスイッチ6 - 5 1 2 のトランジスタサイズはW = 2 µmであるので、それぞれ 30

20

の抵抗値は図7を用いて説明した見積により200 、2000 となる。従って、図1 1(a)に示すように、ドレインフォースパッド(Drain Force)から被測定トランジス タDUTのドレインまでの抵抗は323 、被測定トランジスタDUTのドレインからド レインセンスパッド(Drain Sense)までの抵抗は2108 となる。 【0084】

(16)

同様にして、図11(b)に示すソース系の抵抗値を計算すると、ソースフォース線S Fの抵抗値R1=54 、共通ソース線S128の抵抗値R2=276 、共通ソースセ ンス線Ss128の抵抗値R3=2700 、ソースセンス線SSの抵抗値R4=108 となる。従って、ソースフォースパッド(Source Force)から被測定トランジスタDU Tのソースまでの抵抗は430 、被測定トランジスタDUTからソースセンスパッド(Source Sense)までの抵抗値は3808 となる。ここで、各パッドから被測定トランジ スタDUTの各端子までの抵抗値は、図9を参照して説明したテスター測定系の考察より 測定時間を考慮して、500 以下に設定した。

【0085】

次に、図12に、このDMA-TEGの全体のブロック図を示す。同図において、アド レス入力、テスト端子等の入力パッドは記載を省略してある。

同図において、1200はカラムアドレスバッファ、1201はローアドレスバッファ 、1202はカラムプリデコーダ、1203はロープリデコーダ、1210-1~121 0-4はカラムデコーダ&SW、1220-1~1220-4はローデコーダ&SW、1 230-1~1230-4は評価セルアレイである。

【0086】

評価セルアレイ1230-1~1230-4は4分割して構成されており、前述してき た様にドレインの配線抵抗を削減している。また、本構成では、ドレインフォースパッド (Drain Force)、ドレインセンスパッド(Drain Sense)、ソースフォースパッド(Sour ce Force)、ソースセンスパッド(Source Sense)の4端子は、4つに分割した評価セル アレイ1230-1~1230-4のそれぞれに設けて出来るだけ配線抵抗の削減を図っ ている。

【0087】

被測定トランジスタDUTに接続されるゲートパッド(DUT Gate)、Sub電圧パッド (DUT Sub)、ソースバイアス入力パッド(Source Bias)、3V系トランジスタのVcc (3V Tr Vcc),GND(3V Tr GND)等は抵抗値がほとんど問題にならないので、各アレ イで共通でも良い。もちろん、トータル端子数に余裕がある場合には、例えばゲートパッ ド(DUT Gate)は評価セルアレイ毎に設ける等の自由度はある。

[0088]

また、端子数に制限があり、配線抵抗を多少緩和しても良い場合には、4つの評価セル アレイで別々に設けられているドレインフォースパッド(Drain Force)、ドレインセン スパッド(Drain Sense)、ソースフォースパッド(Source Force)、ソースセンスパッ ド(Source Sense)の4端子を共通にしても良い。

【0089】

次に、このDMA-TEGの動作を説明する。

まず、図示しないアドレス入力パッドからアドレスがカラムアドレスバッファ1200 とローアドレスバッファ1201に入力される。カラムアドレスバッファ1200は、入 力されたアドレスに応じた信号をカラムプリデコーダ1202に出力し、カラムプリデコ ーダ1202は、その信号をデコードしてカラムデコーダ&SW1210-1~1210 - 4に出力する。カラムデコーダ&SW1210-1~1210-4は、入力された信号 に応じて内部のスイッチの開閉状態を制御して、アドレスに対応した評価セルアレイ12 30-1~1230-4内のそれぞれの被測定トランジスタにソースフォースパッド (So urce Force)とソースセンスパッド (Source Sense)を接続する。

【0090】

同様にして、ローデコーダ&SW1220-1~1220-4は、入力された信号に応 50

10

20



じて内部のスイッチの開閉状態を制御して、アドレスに対応した評価セルアレイ1230 - 1 ~ 1230 - 4内のそれぞれの被測定トランジスタにドレインフォースパッド(Drain Force)とドレインセンスパッド(Drain Sense)とゲートパッド(DUT Gate)を接続する。

(17)

【0091】

そして、各パッドに電圧を印加して、第1の実施形態と同様に被測定トランジスタの評価が行える。ここで、このDMA-TEGでは、4つの評価セルアレイ1230-1~1 230-4のそれぞれに属する4つの被測定トランジスタを同時に測定できるので、評価 速度が4倍に向上する。

また、前述したテストモードに設定する事もできる。

【0092】

次に、基本ユニットのレイアウトの概略図を図13に示す。この概略図はn行m列に属 する基本ユニットUnitn-mを示し、理解を容易にするためにコンタクトホール、ビ アホール等は省略して各構成要素の概略的な配置を表している。

同図において、1300は被測定トランジスタDUTnmのレイアウトを表し、131 0はトランジスタ1-nm,2-nm,3-nmのレイアウトを表す。

【0093】

同図に示す様に、被測定トランジスタDUTnmは基本ユニットUnitn-mの右下 に位置し、3個の3V系のスイッチ用のトランジスタ1-nm,2-nm,3-nmは左 側に位置する。1V系の被測定トランジスタDUTnmと3V系のスイッチ用のトランジ スタ1-nm,2-nm,3-nmは、それぞれが配置されるウェルWellを分離して 、それぞれのウェルWel1の電位はそれぞれ設定される。

20

10

このように1つの基本ユニットUnitn-mに属する被測定トランジスタDUTnm とトランジスタ1-nm,2-nm,3-nmは隣接して配置される。

【0094】

以上、本発明の実施形態を詳述してきたが、具体的な構成は本実施形態に限られるもの ではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。

例えば、被測定トランジスタの個数は上述した例に限られない。また、行と列の関係を 入れ替えても良い。

また、第1の実施形態で説明したDMA-TEGに用いられるスイッチは、NMOSト 30 ランジスタでも良い。

【図面の簡単な説明】

【0095】

【図1】従来技術に係るDMA-TEGの回路図である。

【図2】本発明の第1の実施形態に係るDMA-TEGの回路図である。

【図3】同上のDMA-TEGの動作を説明するための回路図である。

【図4】同上のデコーダを含めたDMA-TEGの全回路図である。

【図5】本発明の第2の実施形態に係るDMA-TEGにテストモードを追加するための 回路である。

【図6】同上のCMOSタイプのスイッチとNMOSタイプのスイッチを示す回路図であ ⁴⁰ る。

【図7】同上のPMOSトランジスタとNMOSトランジスタの負荷特性図である。

【図8】同上の被測定トランジスタとスイッチの等価回路図である。

【図9】同上の四端子ケルビン測定時のテスター系の概略図である。

【図10】同上のDMA-TEGの各配線が有する抵抗値を説明するための回路図である

【図11】同上のDMA-TEGの配線抵抗を加えた等価回路図である。

【図12】同上のDMA-TEGの全体のブロック図である。

【図13】同上のDUTユニットのレイアウト図である。

【符号の説明】

ľ	0	0	9	6]																																		
	1	-	1	1	,	2	-	1	1	,	3	-	1	1	,	1	-	1	m	,	2	-	1	m	,	3	-	1	m	,	1	-	n	1	,	2	-	n	1
,	3	-	n	1	,	1	-	n	m	,	2	-	n	m	,	3	-	n	m	、	5	-	1	,	5	-	n	,	7	-	1	,	7	-	m		۲	∍	ン
ジ	ス	タ	、	4	-	1	,	4	-	n	,	5	-	1	,	5	-	n	,	6	-	1	,	6	-	n	、	8	-	1	,	8	-	n	,	9	-	1	,
9	-	n	,	1	0	-	1	,	1	0	-	n	,	1	1	-	1	,	1	1	-	n		ス	1	୬	チ	、	D	U	т	1	1	,	D	U	Т	1	m
,	D	U	Т	n	1	,	D	U	Т	n	m		被	測	定	۲	∍	ン	ジ	ス	タ	、	3	0	-	1	,	3	0	-	n		1	ン	バ	_	タ		

【図1】

(a)



【図2】





DF



【図3】





【図7】



















【図10】







【図12】

Sense

Source

SF (R4) 6000/10

2700 Q

100 2

542

Source Force 🛛 –

3808 0

430 Q

Ss128 (R3) 6000/0_4_6

S128 (R2)

SW2 (W=20)

> SF (R1) 6000/20

(b)ソース系の経路





1310----

フロントページの続き

(72)発明者 浅野 正通 東京都台東区台東1丁目5番1号 凸版印刷株式会社内

審査官 堀江 義隆

(56)参考文献 特開平06-209078(JP,A) 特開2003-007785(JP,A) 特開昭61-288436(JP,A)

(58)調査した分野(Int.Cl., DB名) H01L 21/66