

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第4511638号
(P4511638)

(45) 発行日 平成22年7月28日 (2010. 7. 28)

(24) 登録日 平成22年5月14日 (2010. 5. 14)

(51) Int. Cl.	F I		
G06F 12/06	(2006. 01)	G06F 12/06	550A
G06F 12/00	(2006. 01)	G06F 12/06	515L
G06F 13/18	(2006. 01)	G06F 12/00	580
G09G 5/00	(2006. 01)	G06F 13/18	510A
		G09G 5/00	555G

請求項の数 17 (全 19 頁) 最終頁に続く

<p>(21) 出願番号 特願平11-515542</p> <p>(86) (22) 出願日 平成10年8月19日 (1998. 8. 19)</p> <p>(65) 公表番号 特表2001-505342 (P2001-505342A)</p> <p>(43) 公表日 平成13年4月17日 (2001. 4. 17)</p> <p>(86) 国際出願番号 PCT/US1998/017223</p> <p>(87) 国際公開番号 W01999/013451</p> <p>(87) 国際公開日 平成11年3月18日 (1999. 3. 18)</p> <p>審査請求日 平成17年8月18日 (2005. 8. 18)</p> <p>(31) 優先権主張番号 08/926, 666</p> <p>(32) 優先日 平成9年9月9日 (1997. 9. 9)</p> <p>(33) 優先権主張国 米国 (US)</p>	<p>(73) 特許権者 メムトラックス エルエルシー アメリカ合衆国, カリフォルニア州 94 062, ウッドサイド, マンザニタ・ウェ イ 660番</p> <p>(74) 代理人 弁理士 伊東 忠彦</p> <p>(72) 発明者 マーガリス, ニール アメリカ合衆国, カリフォルニア州 94 062, ウッドサイド, マンザニタ・ウェ イ 660番</p> <p>審査官 多賀 実</p> <p style="text-align: right;">最終頁に続く</p>
---	--

(54) 【発明の名称】 内部メモリ及び外部メモリコントロールを具備したコンピュータシステムコントローラ

(57) 【特許請求の範囲】

【請求項 1】

メモリ・コントローラと、
 前記メモリ・コントローラに含まれる内部メモリ・サブシステム及び前記メモリ・コントローラの外部の外部メモリ・サブシステムを有し、ここで、前記内部メモリ・サブシステム及び前記外部メモリ・サブシステムは前記メモリ・コントローラによって制御される、共通ディスプレイ・メモリ及びメイン・メモリと、
 前記内部メモリ・サブシステム及び前記外部メモリ・サブシステムに動作上結合された多用途メモリ・チャンネルと、
 前記メモリ・コントローラに結合され、前記多用途メモリ・チャンネルを動的に割り付けるよう構成されたメモリ・チャンネル・データ・スイッチと、
 前記メモリ・チャンネル・データ・スイッチ及び前記メモリ・コントローラに動作可能的に結合され、前記メモリ・チャンネル・データ・スイッチ及び前記メモリ・コントローラへの制御信号を出力するよう構成された中央処理ユニット (CPU) サブシステム・コントローラとを含む、コンピュータシステム。

【請求項 2】

外部メモリ・サブシステムを前記多用途メモリ・チャンネルに選択的に結合するよう構成されたマルチプレクサを更に有する請求項 1 記載のコンピュータシステム。

【請求項 3】

前記内部メモリ・サブシステム及び前記外部メモリ・サブシステムのうちの少なくとも一

方はメイン・システム・メモリとして機能し得るよう構成されたディスプレイ・メモリ・サブシステムである請求項 2 記載のコンピュータシステム。

【請求項 4】

前記内部メモリ・サブシステム及び前記外部メモリ・サブシステムのうちの少なくとも一方はメイン・システム・メモリとして機能し得るよう構成されたディスプレイ・メモリ・サブシステムである請求項 1 記載のコンピュータシステム。

【請求項 5】

前記内部メモリ・サブシステム及び前記外部メモリ・サブシステムのうちの少なくとも一方は複数のデータ記憶素子を含むデータ・マニピュレータを備えている請求項 1 記載のコンピュータシステム。

10

【請求項 6】

完全な描画バッファを更に有し、前記完全な描画バッファは、グラフィックス・エンジンが表示出力データを記憶し、該表示出力データをその後の表示更新のため転送できるようにするよう構成されている、請求項 1 記載のコンピュータシステム。

【請求項 7】

コンピュータ・ディスプレイと、完全な描画バッファと、グラフィックス・エンジンとを更に有し、前記グラフィックス・エンジンは、前記コンピュータ・ディスプレイへの出力のために前記描画バッファ中に出力データを記憶し、該出力データをその後、表示更新のため前記コンピュータ・ディスプレイに転送することができるよう構成されている、請求項 1 記載のコンピュータシステム。

20

【請求項 8】

ディスプレイと、

メモリ・コントローラと、

前記メモリ・コントローラ内に含まれ、これと協力的に結合するよう構成された少なくとも一つの内部メモリ・サブシステム及び前記メモリ・コントローラの外部にあり、これと協力的に結合するよう構成された少なくとも一つの外部メモリ・サブシステムとを有し、ここで、前記内部メモリ・サブシステム及び前記外部メモリ・サブシステムは前記メモリ・コントローラによって制御される、共通ディスプレイ・メモリ及びメイン・メモリと、前記共通ディスプレイ・メモリ及びメイン・メモリに動作上結合された複数のメモリ・チャンネルであって、該複数のメモリ・チャンネルのうち少なくとも一つが多用途メモリチャンネルとして構成されている複数のメモリ・チャンネルと、

30

前記メモリ・コントローラ及び前記複数のメモリ・チャンネルに動作可能的に結合され、前記少なくとも一つの内部メモリ・サブシステム及び前記少なくとも一つの外部メモリ・サブシステムの間で前記複数のメモリ・チャンネルのうちの選択されたものを割り付けるよう構成されたメモリ・チャンネル・データ・スイッチと、

前記メモリ・チャンネル・データ・スイッチ及び前記メモリ・コントローラに動作可能的に結合され、前記メモリ・チャンネル・データ・スイッチ及び前記メモリ・コントローラに加えられるべき出力信号を生成するよう構成された中央処理ユニット(CPU)サブシステム・コントローラと、

前記CPUサブシステム・コントローラ、前記メモリ・チャンネル・データ・スイッチ及び前記メモリ・コントローラに動作可能的に結合され、前記メモリ・チャンネル・データ・スイッチ及び前記メモリ・コントローラに出力信号を提供するよう構成されているグラフィックス/描写及びディスプレイ・サブシステムと、

40

前記CPUサブシステム・コントローラ、前記グラフィックス/描写及びディスプレイ・サブシステムに動作可能的に結合され、前記CPUサブシステム・コントローラに、並びに、前記グラフィックス/描写及びディスプレイ・サブシステムに出力信号を提供するよう構成されているアービトレーション及び制御エンジンと、

前記メモリ・チャンネル・データ・スイッチ、前記メモリ・コントローラ並びに前記アービトレーション及び制御エンジンに動作可能的に結合され、前記メモリ・チャンネル・データ・スイッチ、前記メモリ・コントローラ、並びに前記アービトレーション及び制御エンジ

50

ンに出力信号を提供するよう構成された周辺バス・コントローラとを含む、コンピュータシステム。

【請求項 9】

前記少なくとも一つの内部メモリ・サブシステム及び前記少なくとも一つの外部メモリ・サブシステムのうちの少なくとも一つが D R A Mメモリを備えている、請求項 8 記載のコンピュータシステム。

【請求項 10】

前記少なくとも一つの内部メモリ・サブシステム及び前記少なくとも一つの外部メモリ・サブシステムのうちの少なくとも一つは複数のデータ記憶素子を含むデータ・マニピュレータを備えている請求項 8 記載のコンピュータシステム。

10

【請求項 11】

前記少なくとも一つの内部メモリ・サブシステム及び前記少なくとも一つの外部メモリ・サブシステムのうちの少なくとも一つは複数のデータ記憶素子を含むデータ・マニピュレータを備えている請求項 9 記載のコンピュータシステム。

【請求項 12】

コンピュータ・ディスプレイと、完全な描画バッファと、グラフィックス・エンジンとを更に有し、前記グラフィックス・エンジンは、前記コンピュータ・ディスプレイへの出力のために前記描画バッファ中に出力データを記憶でき、該出力データをその後、表示更新のため前記コンピュータ・ディスプレイに転送できる、請求項 8 記載のコンピュータシステム。

20

【請求項 13】

メモリ・コントローラと；
前記メモリ・コントローラに含まれる内部メモリと；
前記メモリ・コントローラの外部の外部メモリとを含み、ここで、前記内部メモリ及び前記外部メモリは前記メモリ・コントローラによって制御され；
前記内部メモリ及び前記外部メモリに結合された多用途メモリ・チャネルと；
前記メモリ・コントローラに結合され、前記多用途メモリ・チャネルを動的に割り付けるよう構成されたスイッチと；
前記スイッチ及び前記メモリ・コントローラに結合され、前記スイッチ及び前記メモリ・コントローラへの制御信号を出力するよう構成された中央処理コントローラとを含む、
コンピュータシステム。

30

【請求項 14】

メモリ・コントローラと、
前記メモリ・コントローラに含まれる内部メモリ及び前記メモリ・コントローラの外部の外部メモリを有する共通ディスプレイ・メモリ及びメイン・メモリとを含み、ここで、前記内部メモリ及び前記外部メモリは前記メモリ・コントローラによって制御され、
前記内部メモリ及び前記外部メモリに結合されたメモリ・チャネルと、
前記メモリ・コントローラに結合され、前記多用途メモリ・チャネルを動的に割り付けるよう構成されたスイッチであって、ここで前記多用途メモリ・チャネルの動的割り付けは前記内部メモリ及び前記外部メモリを共有することによってメモリ容量使用に関して当該
コンピュータ・システムを最適化するものである、スイッチと、
前記スイッチ及び前記メモリ・コントローラに結合され、前記スイッチ及び前記メモリ・コントローラへの制御信号を出力するよう構成された中央処理コントローラとを含む、
コンピュータシステム。

40

【請求項 15】

メモリの割り付けを制御するデバイスであって：
メモリ・コントローラと；
前記メモリ・コントローラに含まれる第一のメモリとを有しており；
前記第一のメモリは多用途メモリ・チャネルに結合されるよう構成されており、
前記多用途メモリ・チャネルは前記メモリ・コントローラの外部の第二のメモリに結合さ

50

れており、ここで、前記第一のメモリ及び前記第二のメモリは前記メモリ・コントローラによって制御され、前記メモリ・コントローラはスイッチに結合されており、前記スイッチは前記多用途メモリ・チャンネルを動的に割り付けるよう構成されており、ここで前記少なくとも一つの多用途メモリ・チャンネルの動的割り付けは前記第一のメモリ及び前記第二のメモリを共用することによってメモリ容量使用に関して当該デバイスを最適化するものであり、前記メモリ・コントローラは前記スイッチに結合された中央処理コントローラに結合されるよう構成され、前記中央処理コントローラは前記スイッチ及び前記メモリ・コントローラへの制御信号を出力するよう構成されている、デバイス。

【請求項 16】

メモリ・デバイスであって：

メモリ・コントローラに含まれるよう構成された第一のメモリと；

前記メモリ・コントローラの外部にあるよう構成された第二のメモリとを有しており、ここで、前記第一のメモリ及び前記第二のメモリは前記メモリ・コントローラによって制御され；

前記第一のメモリ及び前記第二のメモリは共通のメイン・メモリ兼ディスプレイ・メモリであり、メモリ・チャンネルに結合されるよう構成されており、前記メモリ・チャンネルはスイッチにより動的に割り付けられるよう構成されており、ここで前記メモリ・チャンネルの動的割り付けは前記第一のメモリ及び前記第二のメモリを共用することによってメモリ容量使用に関して当該メモリ・デバイスを最適化するものであり、前記スイッチは前記メモリ・コントローラに結合されており、前記メモリ・コントローラ及び前記スイッチは中央処理コントローラに結合されており、前記中央処理コントローラは前記メモリ・コントローラ及び前記スイッチへの制御信号を出力するよう構成されている、メモリ・デバイス。

【請求項 17】

メモリの割り付けを制御する方法であって：

コントローラからメイン・メモリ及びディスプレイ・メモリの少なくとも一つへのアクセスのための要求を受信する段階であって、ここで前記メイン・メモリ及び前記ディスプレイ・メモリは共通のメモリであって、共用されるよう構成されている、段階と；

実行されるべき動作を判定する段階と；

実行されるべき前記動作に従って、前記メイン・メモリ及び前記ディスプレイ・メモリの前記少なくとも一つを割り付ける段階とを有し、

前記共通のメモリが前記コントローラの内部のメモリおよび前記コントローラの外部のメモリを含み、前記内部および外部のメモリがいずれも前記コントローラによって制御される、

方法。

【発明の詳細な説明】

関連出願

本願は、1997年7月1日出願された発明の名称が“Computer System Having a Common Display Memory And Main Memory”である同時係属中の米国特許出願第08/886,237号の一部継続出願であり、この関連出願は参考のため引用される。

発明の背景

1. 発明の分野

本発明は、一般的にコンピュータシステム用のメモリアーキテクチャに係わり、特に、内部メモリ及び外部メモリコントロールにより構成されたメモリサブシステムに関する。

2. 従来技術の説明

典型的なパーソナルコンピュータシステムは、外部メインメモリを備えた中央処理ユニット(CPU)と、専用メモリサブシステムを備えたグラフィックスディスプレイサブシステムとを有する。このメモリサブシステムの一部はディスプレイに出力を供給するフレームバッファであり、このサブシステムの一部はオフ・スクリーン動作のために使用しても

10

20

30

40

50

よい。しかし、グラフィックスディスプレイサブシステムメモリと、メインシステムのメモリのプールは、データを効率的に共用しないか、若しくは、一方のメモリサブシステムから他方へデータを効率的に転送しない。

別の典型的なパーソナルコンピュータシステムは、CPUとグラフィックスサブシステムの両方のために単一のメモリサブシステムを有する。このタイプのコンピュータシステムの性能は、グラフィックスディスプレイサブシステム用とCPU用に別々のメモリサブシステムを有するコンピュータシステムの性能よりも劣る。単一の外部メモリシステムがCPU用のキャッシュメモリをサポートし得るとしても、メモリ帯域幅はグラフィックスサブシステムとCPUサブシステムの間で共用されるので、全体的な性能は依然として劣る。これらのコンピュータシステムは、CPU及びグラフィックスの両方のサブシステムに対し優れた性能を達成する能力の点で非常に制限される。費用効果率を保つため、これらのシステムは典型的に、グラフィックス動作の特殊な性能要求のため最適化されていない低価格のメインメモリを使用する。

10

ディスプレイの全てのリフレッシュ及び描画動作を行うため単一の外部メモリサブシステムを使用するシステムの場合、性能は、CPUのためのメモリ帯域幅と共用される上記動作のためのメモリ帯域幅によって拘束される。「リフレッシュ」は、フレームバッファメモリに格納された情報を取得し、次に、モニター、テレビジョン又はフラット形パネルディスプレイのような出力装置に表示するため、情報を行単位でパレットデジタル・アナログ変換器(DAC)に転送することを表す一般的な用語である。フレームバッファの全ての内容は、表示された画像が可視化されるように出力装置へ連続的に転送されるべきである。モニターの場合、このリフレッシュは典型的に毎秒75乃至95回ずつ実行される。高解像度カラーシステムの場合、リフレッシュ過程は、メモリから利用可能な総帯域幅の中のかなりの部分を消費する。

20

リフレッシュ帯域幅に加えて、グラフィックスサブシステムは、帯域幅のかなりの量を消費する描画動作を行う。2次元グラフィックスアクセラレーションの場合に、描画動作は、Bit-Block Transfer (ビットブロック転送)と、線描画と、同じ共通メモリプールを使用する他の動作を含む。

インテル社並びにパーソナルコンピュータの他の企業は、次世代周辺ポート(AGP)バスと、グラフィックスとチップセットを組み合わせるための関連したシステムアーキテクチャとを設計した。AGPは、メインメモリコントローラチップセットとグラフィックスディスプレイサブシステムとの間の第2の個別バスである。AGP及び関連したシステムアーキテクチャは、3次元テクスチャメモリをグラフィックスサブシステムによってアクセスされ得るメインメモリに格納できるようにさせる。これは、共用メインメモリをグラフィックス機能のため使用する一つの限定された用法である。しかし、グラフィックスサブシステムとメインメモリコントローラチップセットの間には、単一のバスが存在するので、このバスはシステム性能を制限する。この単一のバスは、グラフィックスコントローラへの全てのCPUコマンドと、CPUによるディスプレイデータの直接的な読み書き、メインメモリからの全てのテクスチャの取り出し、及び、CPU又はI/Oサブシステムから発生または受信された他のディスプレイ情報(すなわち、捕捉チップ又はデコーダからのビデオデータ)の転送とによって共用される。

30

40

AGPは、ディスプレイリフレッシュ及び描画動作のためメインメモリサブシステムを使用することによる上記の性能限界を克服するため設計される。AGPシステムは、AGPバス上のグラフィックスサブシステムがスクリーンのリフレッシュ及び描画動作に対し別個のフレームバッファメモリサブシステムを有するという粗い強制的な要求によってこれらの制限を解決する。フレームバッファメモリの使用は、描画及びリフレッシュ動作と関連した性能ペナルティを減少させる優れた解決法である。その間、フレームバッファは常に必要とされるので、AGPシステムはスクリーンリフレッシュがメインシステムメモリから行われることを許容しない。このため、メインメモリからスクリーンの全部又は一部のリフレッシュ動作は最適化できない。

さらに、描画動作はグラフィックスディスプレイメモリで行われる必要があるので、グラ

50

フィックスサブシステムコントローラによって行われる。また、専用フレームバッファのフレキシビリティは制限され、グラフィックスサブシステムコントローラはメインシステムメモリに描画できない。

フレームバッファメモリをメインシステムメモリから分離することは、入出力（I/O）システムデータを2倍にする。例えば、このことは、ビデオデータがシステムコントローラを通るI/Oバスを介してシステムに入り、次に、メインシステムメモリに格納されるシステムで生じる。データが表示される場合、そのデータはフレームバッファに複写される必要がある。これにより、データの2回目のコピーが行われ、データの転送のために余分な帯域幅が必要になる。

別の代替案は、I/Oデータがフレームバッファに転送される箇所にグラフィックスコントローラと関連した外部バスを具備することである。これにより、システムバスを介した余分な転送は行わなくても済むが、データはディスプレイサブシステム側に残されたままである。CPU又はメインI/Oシステムはシステムバスを使用することなくこのデータにアクセスすることができない。共用メモリサブシステムを備えたシステムの場合、I/Oデータは共用メモリ領域に収容される。したがって、I/Oデータはディスプレイサブシステム又はCPUのいずれからでも利用可能である。

図1は、標準的な先行技術のメモリアーキテクチャ100の略構成図である。CPUサブシステム102はサブシステム104に接続され、サブシステム104は、外部システムランダムアクセスメモリ（RAM）110及び外部コンポーネントインタフェース（PCI）バス112に接続される。サブシステム104はシステムコントローラ106及びグラフィックスコントローラ108を含み、グラフィックスコントローラ108はディスプレイ（図1に図示しない）に接続される。システムは、グラフィックスディスプレイとCPU102の両方のための単一の外部メモリサブシステム110を有する。

図2は、CPU用とグラフィックスディスプレイ用の別個のメモリを有する現状の技術レベルのパーソナルコンピュータのメモリアーキテクチャ200の略構成図である。CPUサブシステム204は、外部システムRAM210及びPCIバス216に接続されたシステムコントローラ206に接続される。また、システムコントローラ206は専用AGPバス214を介してグラフィックスコントローラ208に接続され、グラフィックスコントローラ208は、コントローラの外部又はコントローラに内蔵されたグラフィックスRAM212と、ディスプレイ202とに接続される。CPUサブシステムはシステムRAM210の拡張としてグラフィックスRAM212を取り扱えず、グラフィックスサブシステム208はディスプレイのリフレッシュのためシステムメモリ210を使用できない。

内部及び外部メモリを結合し、共通メモリがディスプレイメモリ及びメインメモリのため使用することができ、性能を低下させる共通メモリへの不適切な帯域幅のアクセスが回避された統合型システムコントローラが必要とされる。

発明の概要

本発明は、一つ以上の大帯域幅のメモリサブシステムを有し、その中の一部のメモリサブシステムはコントローラの外部に設けられ、一部のメモリサブシステムはコントローラの内部に設けられているメモリアーキテクチャである。各大帯域幅のメモリサブシステムは共用され、複数のバスを介してディスプレイサブシステム、中央処理ユニット（CPU）サブシステム、入出力（I/O）バス及び他のコントローラに接続される。ディスプレイサブシステムは、高速メモリサブシステムから種々のビデオ及びグラフィックタイプのデータを受信するように構成され、ディスプレイのリフレッシュのためそのデータを処理する。付加的なバッファ及びキャッシュがシステム性能を最適化するため使用される。ディスプレイリフレッシュバスは、メモリサブシステムからのデータをディスプレイに出力するため処理し、ここで、データは、I/Oサブシステム、CPUサブシステム又はグラフィックスサブシステムから共用メモリサブシステムに入る。

【図面の簡単な説明】

図1は先行技術のコンピュータシステム用メモリアーキテクチャの構成図であり、

10

20

30

40

50

図 2 は別の先行技術のコンピュータシステム用メモリアーキテクチャの構成図であり、
 図 3 は、統合型メモリと外部メモリとからなる共通のディスプレイメモリ及びメインメモリを有するコンピュータシステムの一実施例の構成図であり、
 図 4 は、共通のディスプレイメモリ及びメインメモリを備えたシステムの一実施例の構成図であり、
 図 5 は、共通のディスプレイメモリ及びメインメモリを備えた新しい改良型システムの全機能の実施例を示す構成図であり、
 図 6 は、内部メモリチャンネル及び外部メモリチャンネルを備えたデータスイッチの一実施例の構成図であり、
 図 7 は 4 × 4 形クロスバー方式データスイッチの一実施例の構成図であり、
 図 8 はアービトレーション及びデータスイッチ制御アーキテクチャの一実施例の構成図であり、
 図 9 はマルチバンク形 I R A M サブシステムの一実施例の構成図であり、
 図 10 は、行方向バッファを具備した単一バンク形 I D R A M を含む I R A M サブシステムの一実施例の構成図であり、
 図 11 は、多数の行方向バッファを個々に使用する多数の I R A M サブシステムを具備したデータスイッチの一実施例の構成図であり、
 図 12 は、メインメモリのアーキテクチャとは無関係にグラフィックス描画及びディスプレイサブシステムに非常に厳密に適用される I R A M メモリアーキテクチャの構成図である。

10

20

好ましい実施例の詳細な説明

本発明は、システムコントローラの内部及び外部の両方に設けられた一つ以上の共用大帯域幅メモリサブシステムである。各大帯域幅のメモリサブシステムは、複数のバスを介してディスプレイサブシステム、中央処理ユニット (C P U) サブシステム、入出力 (I / O) バス及び他のコントローラに接続される。ディスプレイサブシステムは、処理及びディスプレイリフレッシュのため高速メモリサブシステムから種々のビデオ及びグラフィックタイプのデータを受信する。付加的なバッファ及びキャッシュがシステムを最適化するサブシステムのため使用される。

図 3 は、本発明の一実施例のシステム 300 のブロック構成図であり、同図には改良型システムコントローラ 310 に接続された C P U サブシステム 308 が示され、改良型システムコントローラ 310 は、メモリチャンネル (E M C 1) 322 を介してメモリサブシステム 314 に接続され、メモリチャンネル (E M C 2) 324 を介してメモリサブシステム 318 に接続される。改良型システムコントローラ 310 は、入出力ブリッジ 312 と、ディスプレイ出力装置 330 と、 P C I バス 332 と、次世代外部ポート (A G P) 334 と、高速シリアル I / O ポート 336 とに接続される。改良型システムコントローラに一体化されているのは付加的な内部メモリサブシステムであり、各内部メモリサブシステムは専用の制御及びデータチャンネルを備えている。

30

低コストのマルチメディアパーソナルコンピュータシステムは、ディスプレイメモリ及びメインシステムメモリの面で一つ以上の共通メモリサブシステムを共用するため、メモリ帯域幅に関してシステムを最適化することにより実現される。図 3 において、共通メモリサブシステムは、利用可能な帯域幅の共用、並びに、メモリプールの共用を可能にさせる。共用メモリサブシステムの帯域幅は、ディスプレイ動作、又は、主 C P U 及びメイン I / O システムの何れかに割り付けることが可能である。共通のメモリプールは、テクスチャ若しくはバッファのようなディスプレイメモリを支援するため、アプリケーション及び動作システムに依存して割り付けられる。或いは、共通のメモリプールは、 C P U コード、データ、若しくは、システム内の I / O 装置のための周辺システムスワップ領域を支援するため、システムの残りの部分に割り付けても良い。また、共通のメモリプールは、内部若しくは外部のいずれの場合も、ディスプレイサブシステムと他のシステムの両方の機能によって使用される共通データと共に動的に共用される。

40

図 4 は本発明の一実施例のシステム 400 のブロック構成図であり、このシステム 400

50

は、グラフィック/描画及びディスプレイサブシステム404に接続されたCPUサブシステムコントローラ402と、メモリチャンネルデータスイッチ及び制御ユニット406と、アービトレーション及び制御ユニット408と、周辺I/O制御ユニット440とを含む。CPUサブシステムコントローラ402はCPUサブシステム(図示しない)にも接続される。グラフィック/描画及びディスプレイサブシステム404は、ディスプレイ装置(図示しない)と、メモリチャンネルデータスイッチ及び制御ユニット406と、アービトレーション及び制御ユニット408とに接続される。メモリチャンネルデータスイッチ406はIMCチャンネル425を介して内部メモリサブシステム450に接続される。メモリチャンネルデータスイッチ及び制御ユニット406は、メモリチャンネル(MC1)426及びメモリチャンネル(MC2)428(図示しない)に接続される。周辺I/O制御ユニット440はI/Oブリッジ430(図示しない)に接続される。

10

図4の実施例には2本データバスが示されている。一方のデータバス(DATA1)420は、主として共通メモリにアクセスするためCPUサブシステムによって使用される。第2のデータバス(DATA2)422は、主としてグラフィックス描画及びディスプレイサブシステム404によって使用される。2本のデータバスを有することにより、CPUコントローラ402と、グラフィックス描画及びディスプレイサブシステム404の両方の並列的なメモリへのアクセスが可能になる。周辺及びI/Oコントローラ440はCPUコントローラ402、又は、グラフィックス描画及びディスプレイサブシステム404の何れかのデータバスを共用する。

本実施例には共用アドレス及び制御(A&C)バス424が示されている。アービトレーション及び制御ユニット408は、CPUサブシステムコントローラ402、グラフィックス描画及びディスプレイサブシステム404、並びに、周辺及びI/O制御ユニット440からの要求に応答し、それらのメモリアccessをスケジューリングする役割がある。アービトレーション及び制御ユニット408は、要求を知的に処理するコンフィギュレーション及び状態レジスタ(図示しない)の組を含む。さらに、要求プロトコルは、要求元によって要求されたデータの量を指定する。アービトレーション及び制御ユニット408は、2本のデータバスの並列性を最大化し、転送の長さを最適化し、要求の待ち時間がシステム性能を制限しないことを保証する目的で要求を処理する。

20

これらの競合する目的を満たすため、アービトレーション及び制御ユニット408はメモリチャンネルの状態及び要求の待ち時間を追跡する。アービトレーション及び制御ユニット408は、サブシステムからの単一の要求をメモリチャンネルへの多数の要求に分解する。これにより、待ち時間及びメモリバーストが最適化される。また、要求中のサブシステムは、システムスループットの不均衡化を考慮することなく、かつ、A&Cバス424の再利用を必要とすることなく、非常に長いデータのバーストを要求する。

30

図5は、改良型CPUサブシステムコントローラ504の一実施例のシステム500のブロック図である。CPUサブシステムコントローラ504は、データバス532を介してメモリチャンネルデータスイッチ及びコントローラ512に接続され、制御バス542を介してアービトレーション及び制御ユニット518に接続される。システム500はグラフィック/描画プロセッササブシステム506を更に有し、グラフィック/描画プロセッサシステム506は、データバス534を介してメモリチャンネルデータスイッチ及びコントローラ512に接続され、制御バス546を介してアービトレーション及び制御ブロック518に接続される。システム500は、ディスプレイプロセッササブシステム508を更に有し、ディスプレイプロセッササブシステム508は、データバス536を介してメモリチャンネルデータスイッチ及びコントローラ512に接続され、制御バス548を用いてアービトレーション及び制御ユニット518に接続される。また、図5に示されたメモリチャンネルデータスイッチ及びコントローラ512は、データバス530によって統合型プロセッサ510に接続され、データバス538によって周辺バス制御ユニット514に接続され、データバス540によって直接I/O制御ユニット516に接続され、データスイッチ制御ユニット520にも接続される。メモリチャンネルデータスイッチ及びコントローラ512は、内部メモリチャンネル(IMC1)522~内部メモリチャンネル(IMC

40

50

N) 524と、外部メモリチャネル(EMC1)526～外部メモリチャネル(EMCM)528とのための出力を有する。

図5に示されている周辺バス制御ユニット514は、制御バス550を介してアービトレーション及び制御ユニット518に接続され、PCIバス554とAGPバス556の2本のバスに接続される。直接I/O制御ユニット516は、制御バス520によってアービトレーション及び制御ユニット518に接続され、I/Oブリッジ558と、高速シリアルI/Oポート560とに接続される。図5に示された統合型プロセッサ510は、制御バス544によってアービトレーション及び制御ユニット518に接続される。

図5に示されたシステム500は、図4に示された基本システム400の非常に拡張された実施例である。システム500は、非常に潜在的に並列性のあるデータバスと、付加的なA&Cバスと、統合型プロセッサ510のような付加的な要求元サブシステムとを含む。グラフィックス描画及びディスプレイプロセッサは、2個の要求元サブシステムであるグラフィックス描画プロセッササブシステム506及びディスプレイプロセッササブシステム508とに分割され、各サブシステムはメモリチャネルデータスイッチ及びコントローラユニット512へのバスと、アービトレーション及び制御ユニット518へのバスとを備えている。多数のグラフィックス描画プロセッササブシステム506は、より複雑なシステムでは個々のサポート多重データバスに分割される。ディスプレイプロセッササブシステム508は別個のデータバスを含む。

図5に示された統合型プロセッサ510は、任意の数の機能を実効する。それらの機能には、例えば、3次元グラフィックスのための幾何及び照明用エンジン、MPEG-2方式デコーダ、オーディオプロセッサ、又は、あるタイプのオーディオ若しくはビデオ圧縮エンジンが含まれる。上記のサブシステムは、いずれプロセッサとローカルメモリとを含む。図5のシステムの実施例として階層的なメモリ構造を実現することが可能であり、IRAMサブシステムを含む別個のメモリチャネルデータスイッチは、多数のグラフィックス/描画プロセッササブシステム及びディスプレイプロセッササブシステムと非常に密接に連結され得る。

図6は、サブシステムチャネルのAチャネル610、Bチャネル612、Cチャネル614～Zチャネル616を、メモリチャネルのIMC1チャネル618、IMC2チャネル620、IMC3チャネル622～IMCNチャネル624と、EMC1チャネル626、EMC2チャネル628、EMC3チャネル630～EMCMチャネル632とに接続するデータスイッチ602の一実施例600の構成図である。N個の内部メモリサブシステムである第1のIRAMサブシステム634、第2のIRAMサブシステム636、第3のIRAMサブシステム638～第NのIRAMサブシステム640が存在し、夫々の制御及びデータバス(内部メモリチャネル)には、IMC1バス618からIMCNバス624のラベルが付けられている。さらに、EMC1バス626からEMCNバス632までのラベルが付けられたM個の外部メモリサブシステムバス(外部メモリチャネル)が示されている。各メモリチャネルは、制御及びデータバス構造からできる限り独立している。データスイッチ602は、サブシステムデータチャネルのAチャネル610～Zチャネル616が一部のメモリチャネルに並列的にアクセスすることを許可する。

図7には、4×4形クロスバーデータスイッチ700の一実施例が示されている。Aサブシステム702、Bサブシステム704、Cサブシステム706及びDサブシステム708用のシステムコントローラ出力は、SNAスイッチ718、SNBスイッチ720、SNCスイッチ722及びSNDスイッチ724を用いて、MC1メモリチャネル710、MC2メモリチャネル712、MC3メモリチャネル714及びMC4メモリチャネル716に選択的にルーティングすることができ、整数Nは1、2、3若しくは4のいずれでも構わない。スイッチの実際のコンフィギュレーションは実施例毎に変化するが、図7には、4台のサブシステムコントローラと4本のメモリチャネルとに対する完全な能力が示されている。クロスバーデータスイッチ700は、同時に4本の別個のデータバスがスイッチを通ることを許容する。何れかのコントローラが一つのメモリチャネルを利用するとき、他のコントローラは別の3個のメモリコントローラにアクセスすることが阻止されない

10

20

30

40

50

。クロスバスイッチは、双方向若しくは一方向のいずれにも設計することができる。一方方向スイッチの場合、読み出し側スイッチの組と、書き込み側スイッチの組の両方の組が必要とされる。システム内の全てのスイッチがクロスバスイッチのように複雑ではなくても構わない。非常に簡単なスイッチ及びマルチプレクサMUXベースのスイッチを使用し、良好な全体性能を得ることが可能である。最も簡単なケースでは、スイッチは、サブシステムチャンネルとメモリチャンネルの間の接続点でもよい。簡単なスイッチアーキテクチャは、特に、図9及び図10に夫々示されるようなマルチバンク及び多重行バッファコンフィギュレーションのため使用される。

例えば、サブシステムAがチャンネルMC3にアクセスしている場合、スイッチS3Aはアクティブである。並列的に、サブシステムBは、スイッチS4Bが閉じられた状態でチャンネルMC4にアクセスし、サブシステムCはスイッチS1Cを介してチャンネルMC1にアクセスし、サブシステムDはスイッチS2Dを介してチャンネルMC2にアクセスする。サブシステムが別のサブシステムによって使用中のメモリチャンネルに接続する必要がある場合、その接続は阻止され、待機させられる。

図8は、アービトレーション及びデータスイッチ制御アーキテクチャ800の一実施例の構成図である。コンフィギュレーションレジスタ802及び状態レジスタ804は、入力850からのアドレスと、入力852からのリード信号と、入力854からのライト信号と、入力856からのデータとを受信し、制御情報を制御バス816を介してメモリチャンネル要求ユニット806と、スイッチサブシステム制御ユニットのAユニット808、Bユニット810～Mユニット812とに出力する。メモリチャンネル要求ユニット806は、MCRAメモリサブシステム818、MCRBメモリサブシステム820、MCRCMメモリサブシステム822～MCRNメモリサブシステム824の各メモリサブシステムに対し制御ライン上に信号を生成する。スイッチサブシステム制御ユニット(A)808は、S1Aライン826、S2Aライン828、S3Aライン830～SNAライン832上に信号を生成する。スイッチサブシステム制御ユニット(B)810は、S1Bライン834、S2Bライン836、S3Bライン838～SNBライン840上に信号を生成する。スイッチサブシステム制御ユニット(M)812は、S1Mライン842、S2Mライン844、S3Mライン846～SNMライン848上に信号を生成する。各制御ブロックはN本の制御ラインを有する。図7に示された4×4形スイッチの場合、N及びMは共に4である。

コンフィギュレーションレジスタ802はサブシステムコントローラの性質を反映するように設定される。これらの特性は、バースト長、待ち時間許容量及び他のアドレッシング情報を含む。コンフィギュレーション情報は、メモリチャンネル情報のためにも必要である。状態レジスタ804は、スイッチサブシステムコントローラ808、810及び812からのペンディング要求、並びに、メモリチャンネル818、820、822及び824の状態を追跡する。

アービトレーションコントローラユニット814は、各サブシステム808、810及び812からメモリ要求を受信する。状態情報としてコンフィギュレーションレジスタ802情報を使用することにより、アービトレーションコントローラユニット814は、適当な時間に要求を承認し、メモリ要求を循環させるためメモリチャンネル要求ユニット806、並びに、スイッチサブシステムコントローラ808、810及び812に信号を送る。アービトレーションコントローラユニット814は、最大の待ち時間許容量を有するサブシステムが拘束されないことを保証する。また、アービトレーションコントローラユニット814は、最良の性能を得るためシステムの総帯域幅を最大限に広げる。一部の場合に、バーストは分解されないため、メモリチャンネルの使用を完了することができる。他の場合に、単一のサブシステムコントローラ要求は分解され、多数のメモリチャンネルアクセスによって満たされる。

図9は、メモリサブシステムコントローラ(MSC)960と、データマルチプレクサ(MUX)910と、多数のメモリバンク920、930、940及び950とを含む内部

10

20

30

40

50

メモリサブシステム 900 の一実施例を表す図である。MSC 960 は、サブシステムコントローラがメモリサブシステムと関連したアドレス範囲内でメモリアクセスを要求するとき、ライン 958 を介してメモリチャネル要求を受信する。MSC 960 は、データ要求を遂行するため、マルチプレクサ 910 及び I RAM バンク (920 ~ 950) を制御する。リードの場合、MSC 960 は、要求されたデータを収容する I RAM バンクを判定し、IMC データバス 902 が適切な I RAM バンクからデータを受信するように MUX 910 を調節する。

MSC 960 は種々のサイズのデータ要求を取り扱う必要がある。I RAM バンクの幅は IMC データバス 902 の幅とは無関係である。MSC 960 は、適切なデータが適切な順序で IMC 902 に転送されることを保証するため、MUX 910 の論理を使用する。これは、MSC 960 が I RAM バンク 920 ~ 950 を介して利用可能な幅広のデータバスの利点を活かすために有効な手段である。

また、メモリバンクのコンフィギュレーションは、高速な順次アクセスを可能にする。メモリのバンクは、記憶セルの行列形式の配列として定義される。典型的に DRAM の場合、配列の全ての行は一回のアクセスでイネーブルにされる。これにより、その行内の任意のデータを直ちにアクセスすることが可能になる。I RAM の同一バンク内の異なる行アドレスへのアクセスが行われる場合、「プレチャージ」ペナルティが導入され、アクセスは遅延される。このような状況の出現を阻止するため、本例ではメモリサブシステムに多数のバンクが利用される。

内部メモリサブシステムを単独のバンクとして設計し得る場合に、多数のメモリバンクを使用する場合に対し性能上の利点がある。図 9 には、マルチプレクサ 910 によって単一の内部メモリチャネル (IMC) 902 上で多重化された I RAM バンク 920 ~ 950 の 4 個の I RAM バンクが示されている。これにより、内部チャネルメモリ (IMC) 902 の有効スループットが改良される。例えば、I RAM バンク (920 ~ 950) は、インターリーブ式であり、順次的なアクセスが異なるバンクに対し行われる。これは、特に、I RAM バンクが最大 IMC データレートよりも遅い場合に有用である。

DRAM の場合に、I RAM バンク (920 ~ 950) は、バンク内のページモードアクセスの利点を活かし、ページ境界を横切る時にバンクを変更することによりページミスペナルティを隠すために、バンク毎にインターリーブされる。I RAM サブシステム用のメモリシーケンサは、メモリアクセスパターンに基づいて帯域幅を最大限に広げるためバンクを管理する。これには、新しいバンクがアクセスされたときに DRAM バンクをプレチャージ処理すること、或いは、メモリの各ブロックでページをアクティブに保持することが含まれる。

データバス 902 は、付加的なスイッチを通過するのではなく、処理又は I/O サブシステムデータバスに直結される。このため、付加的なスイッチングのレベルが節約される。I RAM バンクデータがこのタイプのコンフィギュレーションにおいて共用され得るように、I RAM バンクは付加的なマルチプレクサ (図示しない) に接続してもよい。各付加的なマルチプレクサは I RAM バンクを別個の処理又は I/O サブシステムデータバスに接続する。

図 19 は、メモリサブシステムコントローラ (MSC) 1022 と、IDRAM の単一バンク 1002 と、双方向行バッファ 1004 ~ 1018 の組と、オプションのマルチプレクサ (MUX) 10022 とを含むメモリサブシステム 1000 の一実施例を示す図である。MSC 1022 は、オプションの MUX 1020 と、行バッファ 1004 ~ 1018 と、IDRAM 1002 との間の相互作用を制御する。要求は、IMC 1026 ~ 1032 と関連したコントローラによって実現される。MSC 1022 は、所与の内部メモリサブシステム 1000 のメモリアドレスレンジに対応したデータに対するライン 1024 上のメモリチャネル要求を受信する。MSC 1022 は、IDRAM バンク 1002 と行バッファ 1004 ~ 1018 との間のデータ転送を制御し、並びに、行バッファ 1004 ~ 1018 と、IMC へのライン 1026 上の行バッファデータの選択のためのオプションの MUX 1020 との間の転送を制御する。

10

20

30

40

50

M S C 1 0 2 2 が新しいリード要求を受信したとき、M S C 1 0 2 2 は要求されたデータを格納する I D R A M 配列 1 0 0 2 にアクセスする。I D R A M 配列からの完全なデータの行は、行バッファに転送され、行バッファからオプションの M U X 1 0 2 0 を介してライン 1 0 2 6 に沿って I M C に転送される。データの系列に対する要求の場合、行バッファデータは、要求が I M C 1 0 2 6 上でバースト方式で満たされるようにルーチングされる。全ての行データは行バッファに残る。

M S C 1 0 2 2 は、同様の方法で、他の行バッファに格納されたデータに影響を与えることなく、異なる行に対する次のデータ要求を実施する。これらの要求は、同一の I M C に対する要求でも、異なる I M C に対する要求でも構わない。対応したデータが既に行バッファに存在するアドレスに対するデータリードが発生したとき、行バッファは付加的な I D R A M バンク 1 0 0 2 へのアクセスを必要とすることなく、リード要求を直ちに実施する。高速アクセスのため、行バッファには多数のデータ行が含まれているので、メモリサブシステムへの典型的なアクセスパターンに対し著しく高い性能が得られる。

M S C 1 0 2 2 は、同様の方法でメモリサブシステムへの書き込の制御を取り扱う。キャッシュコントローラ設計の分野の当業者は、I D R A M データが行バッファ 1 0 0 4 ~ 1 0 1 8 に一時的にキャッシュされることにより以下の複雑さが生じることを知っている。データ書き込みが既に行バッファに存在するデータの行に対し行われる場合、書き込みは行バッファに対し行われるだけであり、行バッファには最新のデータのコピーが行われた旨の標識が付けられる。この標識は「不正 (dirty)」とも称され、データがある時点で I D R A M 配列に格納され、そのデータの行に対する次の読み出しが既に配列に存在する「失効 (stale)」データではなく、最新の「不正」データを用いて行われるべきことを要求するときに重要である。

「不正」データが配列にもう一度書き込まれたとき、別の実装上のトレードオフが生じる。同様に、行バッファ内に同時に収容されていないアドレスに対するデータ書き込みのため実装上のトレードオフを設計する必要がある。主要な選択肢は「書き込み時の割付」であり、この場合、完全な行が配列から読み出され、その行に対する書き込みが行われる。より簡単な実装は、現時点で行バッファに存在しないロケーションに関する I D R A M バンク 1 0 0 2 への「ライトスルー」データ書き込みである。

メモリロケーションに対応する行バッファの割付に関する実装の詳細は、性能と、実装の簡単さとのトレードオフで決まる。最も簡単なケースでは、行バッファは、潜在的なメモリ配列の行の中の固定数の行に「直接的に割り当て」される。最もフレキシブルかつ複雑なケースでは、行バッファは何れかの I D R A M 行に対応し、「完全に結合 (fully associative)」していると称される。「規定の結合 (set associative)」の割当の設計の中間的な複雑さは、2 本以上の行バッファが固定された I D R A M 行の組毎に対応する場合に実現可能である。

別の複雑さは、行バッファ置換アルゴリズムを実装する必要がある予め決められた完全に結合的な割当スキームから得られる。2 本以上の行バッファは所定の行アクセスに対するデータを収容し得るので、アルゴリズムは新しいアクセスのため置換すべき行バッファを選定する必要がある。好ましい実施例は、「最先使用」(L R U) タイプの置換アルゴリズムを採用する。

単一バンクの I D R A M 1 0 0 2 の設計は、面積及び電力の節約の点でマルチバンク設計よりも幾つかの利点がある。単一バンクの I D R A M 1 0 0 2 からより優れた性能を得るため、一時的な行バッファ 1 0 0 4 ~ 1 0 1 8 がメモリのリード及びライトを記憶するため使用される。これらの一時的な行バッファ 1 0 0 4 ~ 1 0 1 8 は、メモリバンクに多重ポートを与える。

多重ポート化は、特に、従来よりビデオ R A M (V R A M) で使用されている 2 重ポート方式の拡張である。V R A M は、ランダムアクセスポートと、シリアルアクセスポートの両方のポートを含む。シリアルアクセスポートは、R A M 配列から単一サイクルにロードされたシリアルアクセスメモリ (S A M) からのデータを使用する。V R A M は、S A M データ及びランダムデータの両方のデータを同時にアクセスすることを可能にする。また

10

20

30

40

50

、V R A Mは、データがS A Mにシリアルに入力され、単一サイクルでメインR A Mに転送されることを可能にする。

行バッファはS A Mと同じ汎用的な機能を実施する。行バッファは、S A Mレジスタと同様に、R A Mの非常に幅広い行全域の内容を単一サイクルで行バッファに転送させることができる。V R A Mシステム内のS A Mへのシリアルアクセスとは相違して、オンチップの行バッファの場合、内部メモリチャネルへのデータパスは任意の幅に決めることができる。さらに、データ制御論理がデータパスに含まれているので、D R A Mバンクからのデータは選択されたI M C 1 0 2 6 ~ 1 0 3 2に中の最適なデータライン上で転送される。異なるサブシステムは行バッファを別々に使用する。ディスプレイリフレッシュのような機能に対し、リフレッシュコントローラはメモリアドレス要求を行う。対応したメモリの行は行バッファに転送される。メモリコントローラは要求された量のデータを行バッファからリフレッシュコントローラに転送する。メモリ転送は、典型的に完全な行バッファの内容よりも少ないデータを必要とする。リフレッシュコントローラが次の順番の要求を実施するとき、データは既に転送準備ができた行バッファに存在する。

非グラフィックスアプリケーションにおけるC P Uサブシステムは、I D R A Mバンクに対応したメモリアドレスからキャッシュラインの充填を実行する。I D R A M行は行バッファに転送され、キャッシュラインデータはキャッシュデータチャネルの中を転送される。行バッファは、おそらく、キャッシュラインサイズよりも大きいので、同じ行バッファアドレスレンジに対応した任意の付加的なキャッシュラインの充填は、I D R A Mバンクに再度アクセスすることなく満たされる。

また、多数の行バッファは、所定の時間に有効なデータを収容する。異なる行バッファへのアクセスは、有効なデータを収容するアクティブ行バッファに戻る能力を失うことなく順番に行われる。上記の二つの例を用いることにより、行バッファ1 (R B 1)の部分的な読み出しが、スクリーンリフレッシュの一部としてI M Cへのライン1 0 2 6上で行われる。リフレッシュは、次に、I M C 1 0 2 6を介した転送の次のバーストとしてR B 1から続けられる。

I M Cデータバス1 0 2 6 ~ 1 0 3 2は、付加的なスイッチを通るのではなく、処理又はI / Oサブシステムデータバスに直結することができる。これにより、付加的なスイッチングのレベルが節約される。同様に、行バッファデータライン1 0 4 0 ~ 1 0 5 4は、オプションのM U X 1 0 2 0を通過させることなく、選択的に処理又はサブシステムデータバスに直結することができる。或いは、行バッファデータライン1 0 4 0 ~ 1 0 5 4は、オプションのM U X 1 0 2 0を通過させるのではなく、システムデータスイッチに直結させてもよい。

図1 1は、サブシステムデータチャネルA ~ Zを含むシステム1 1 0 0を示す図であり、サブシステムデータチャネルA ~ Zは、データスイッチ1 1 1 0によって、内部メモリチャネル (I M C) 1 1 1 2 ~ 1 1 1 4、並びに、内部メモリサブシステム及び外部メモリチャネル (E M C) 1 1 1 6、1 1 1 8に接続される。各I D R A Mサブシステムは、I D R A Mバンク1 1 2 0と、メモリサブシステムコントローラ (M S C) 1 1 3 0と、行バッファの組1 1 4 0と、適当な行バッファデータをI M C 1 1 1 2及び以下に説明するオプションのデータ操作器 (データ・マニピュレータ) 1 1 6 0に転送するマルチプレクサ (M U X) 1 1 5 0とを含む。

本実施例は、前述の実施例に対し、多数の行バッファを個々に含む多数のI D R A Mバンクを組み合わせるハイブリッド方式である点で改良されている。図1 1に示される如く、内部メモリサブシステム1 1 0 2、1 1 0 4の各サブシステムは、I D R A Mのバンクに対応した行バッファを含む。データスイッチ1 1 1 0は、各I D R A Mメモリサブシステムへの1個以上のチャネルを有し、I M C 1 1 1 2、1 1 1 4が行バッファに多重化される。M S Cは、行バッファ並びに対応したI M Cチャネル1 1 1 2、1 1 1 4と共にI D R A Mデータの適切な行バッファへの転送の制御を担う。或いは、データスイッチ1 1 1 0は、各I D R A Mバンクからの行バッファをサブシステムデータチャネルに直接的に多重化してもよい。

10

20

30

40

50

また、各 I D R A M メモリサブシステム 1 1 0 2、1 1 0 4 に示されるように、例えば、オプションのデータ操作器 (D M) 1 1 6 0 が設けられる。データ操作器 1 1 6 0 は、第 2 のキャッシュ処理レベルとして作用する記憶素子と、簡単な算術論理ユニット (A L U) とを含み、 M S C 1 1 3 0 によって制御される。I D R A M メモリサブシステム 1 1 0 2 内にデータ操作器 1 1 6 0 を含める利点は、より高い性能が得られることである。データ操作器 1 1 6 0 は、行バッファの幅以上の幅を有し、I M C 1 1 1 2、1 1 1 4 の幅を増加させる必要はなく、データスイッチ 1 1 1 0 を通過するデータのレートよりも高いレートで動作する。この局所最適化は、I D R A M バンク内で行われる動作の性能を改良する。2 個以上の I D R A M バンクにデータを収容する動作は、依然として、データスイッチ 1 1 1 0 のデータパスを利用する必要がある。

10

M S C 1 1 3 0 は D M 1 1 6 0 を制御可能であり、リード・モディファイ・ライト (読み出し・変更・書き込み) 動作のような I M C 1 1 1 2 を介した動作は、簡単な書き込み動作によって I D R A M メモリサブシステム内で満たされ得る。参考のため引用された米国特許第 5, 5 4 4, 3 0 6 号には、これを実現するための技術が記載されている。引用文献によれば、フレームバッファダイナミックランダムアクセスメモリは、Z バッファ比較及び赤・青・緑 (R G B) アルファ混合のようなリード・モディファイ・ライト動作を書き込みだけの動作に変換する。

図 1 2 には、メインメモリアーキテクチャとは独立したグラフィックス描画及びディスプレイサブシステムに適用された I R A M メモリアーキテクチャ 1 2 0 0 が示されている。多重バンク式、行バッファ式又は組合せ型ハイブリッド方式は、非常に高性能のグラフィックスシステムを完成させるため、多数のグラフィックス描画エンジン及びローカルディスプレイコントローラと組み合わせられる。各グラフィックス/描画プロセッサ (G D P) 1 2 2 0、1 2 3 0、1 2 4 0 及び 1 2 5 0 は、データスイッチ 1 2 1 0 へのパスを有する。また、ディスプレイプロセッササブシステム及びメインメモリへのパスは、データスイッチ 1 2 1 0 への接続点 (1 2 9 2 及び 1 2 9 4) を有する。各 I D R A M サブシステムは、図面を参照した前述の説明の通り、多数のメモリバンクと、行バッファと、データ操作器との組合せでもよい。

20

G D P はディスプレイ用の画像データを操作するため並列に動作する。各 G D P は、ローカルレジスタ、バッファ及びキャッシュメモリを含む。各 G D P は異なる I R A M サブシステムデータに関して動作し、或いは、多数の G D P は一つの I R A M サブシステムのデータに関して動作し得る。G D P は、変換、照明、セットアップ及びレンダリングのような完全なグラフィックスパイプライン処理の役割を担う。或いは、各 G D P は、グラフィックスパイプライン処理の中の一段階を実施してもよい。理想的に G D P は十分にフレキシブルであり、実施される特定のアプリケーションに依存して、システムは最も効率的なコンフィギュレーションで動作する。

30

多数の G D P がデータをレンダリング処理する場合、レンダリングされたデータはフレームバッファを表現する規則的な構造であるとは限らない。ディスプレイプロセッサシステム (D P S) は、マッピング情報が与えられ、種々の記憶されたレンダリング情報からディスプレイ情報を再生することができる。D P S は走査線毎に画像を再生するので、データを送出し、適切に表示することが可能である。また、D P S は、G D P よりも裏側のパスで行う方が適しているスケーリング及びフィルタリングのような動作を実施する。

40

メインメモリデータスイッチへのパスは、G D P と D P S の両方で使用される。G D P の場合に、大量の記憶容量を必要とする大きなテクスチャ又は他の要素は、G D P によって読み込まれ処理される。ある種の場合に、未加工データ若しくは処理されたデータは I R A M サブシステムでキャッシュされ、或いは、データは簡単に使用され、得られた結果が局所的に記憶される。ディスプレイプロセッササブシステムは、出力表示を構成するためメインメモリへのパスを利用する。出力は、G D P、並びに、メインシステムメモリに記憶されるビデオデータのような他の素子からのデータにより構成される。D P S は、I R A M サブシステム又はメインメモリに記憶されたデータから走査線毎に出力を構成する。図 1 2 に示されたアーキテクチャはグラフィックスには関係のないシステムにも拡張する

50

ことができる。多数のグラフィックス/描画プロセッサの代わりに、システムは多数のコンピュータエンジンを包含してもよく、各コンピュータエンジンは、専用レジスタ、ローカルメモリ若しくはキャッシュメモリを必要に応じて備えている。上述のIRAMサブシステムアーキテクチャは、多数のコンピュータエンジンの全体で実施される計算的に複雑なアルゴリズムに対する性能の改善に同等に適用可能である。コンピュータエンジンは同時性のため異なるデータ要素に関して並列に動作し得る。或いは、コンピュータエンジンは、処理全体の中の各段階を個別に直列的に実行してもよい。上記の方法が利用され得るアプリケーションには、信号処理、圧縮、伸長及び通信が含まれる。

共通ディスプレイメモリ及びメインメモリを備えた改良型システムは、好ましくは、メモリサブシステム毎に別個の制御部と、多数のプロセッサ又は周辺サブシステムからの要求を受けるアービトレーションコントローラと、メモリデータバスとを含み、付加的なプロセッサ又は周辺サブシステムが他のメモリサブシステムにアクセスすることを禁止することなく、メモリサブシステムによってメモリデータがプロセッサ又は周辺サブシステムに供給される。

改良型システムは部分的な描画バッファを含み、グラフィックスエンジンが表示出力データの一部を書き込み、ディスプレイフレームが処理された後に次の表示の更新中に使用するため表示出力データの一部を共通メモリサブシステムに転送することができる。改良型システムは、好ましくは、完全な描画バッファを含み、グラフィックスエンジンは完全な表示出力データを記憶し、次の表示更新のため表示出力データを転送することができる。

改良型システムは、好ましくは、3次元グラフィックス機能を実施するためのグラフィックスコントローラと、グラフィックスコントローラ用のデータを供給するためのテクスチャキャッシュと、グラフィックスコントローラがデータを引き出し得る順序バッファとを含む。3次元グラフィックスコントローラに関して、3次元処理の主要な一面は、所与のフレームの間に可視的な対象物、したがって、対象物の画素を決めることである。所与の3次元画像中の多数の対象物は、他の対象物の画素によって視点から遮られる。適当な対象物からの画素が正面にあり、適切に表示されることを保証するため、3次元システムは、一般的にZバッファ又は順序バッファと称されるバッファを含む。順序バッファは、新しい対象物の三角形又は画素が視点に対する位置に基づいて所与のフレームの間に表示されるべきかどうかを決定するため使用される。順序付けが行われるグラフィックスパイプライン処理において、最終的にシーンの間に見えない画素を描くために必要とされる計算は少なくなる。しかし、完全な三角形のレンダリングを行い、画素毎に基づいて、順序バッファ内の値に基づいて表示を更新すべきかどうかを決定する方が簡単な場合もある。

単一の3次元コントローラを備えたシステムの場合、順序バッファへのアクセスは主要な帯域幅の考慮事項である。したがって、テクスチャの場合と同様に、順序情報のためのキャッシュ又はバッファを備えている方が有利である。多数の3次元コントローラを備えたシステムの場合に、各3次元コントローラは、計算負荷を均衡させ、システムスループットを増加させるため、非同期的に動作することが許容される。各コントローラにアクセス可能な順序バッファは、非同期処理を行なうと共に、各対象物からの適当な画素を可視化させることが可能である。

当業者は、本発明がアプリケーションとは無関係に開示されたサブシステムに直列若しくは並列に接続された付加的なサブシステムと共に実施され得ることを認めるであろう。したがって、本発明は請求の範囲の欄の記載だけによって制限される。

10

20

30

40

【図 1】




FIG. 1
先行技術

【図 2】




FIG. 2
先行技術

【図 3】




FIG. 3

【図 4】








FIG. 4






FIG. 9




FIG. 10




FIG. 11




FIG. 12

フロントページの続き

(51)Int.Cl. F I
G 0 9 G 5/00 5 5 5 M

(56)参考文献 特開平08-221319(JP,A)
国際公開第97/006523(WO,A1)
特開昭61-043359(JP,A)
特開平01-266651(JP,A)
特表平09-505424(JP,A)
国際公開第96/013775(WO,A1)
国際公開第97/026604(WO,A1)
特開平09-054835(JP,A)
特開平09-054832(JP,A)
枝 洋樹, フレーム・バッファと主記憶の兼用で, パソコン搭載メモリを減らすUMA, 日経エレクトロニクス, 日本, 日経BP社, 1996年 3月11日, 第657号, p.199-209

(58)調査した分野(Int.Cl., DB名)
G06F 12/00 - 12/06
G06F 13/18
G09G 5/00
G06T 11/00