(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2006-269755 (P2006-269755A)

(43) 公開日 平成18年10月5日 (2006.10.5)

(51) Int.Cl.			FΙ		テーマコード (参考)
H01L	29/78	(2006.01)	HO1L 29/78	301D	5 F 1 4 O

審査請求 未請求 請求項の数 11 OL (全 18 頁)

(21) 出願番号 (22) 出願日	特願2005-85878 (P2005-85878) 平成17年3月24日 (2005.3.24)	(71) 出願人	71)出願人 000005821 松下電器産業株式会社 大阪府門真市大字門真1006番地								
		(74)代理人	100109210								
			弁理士 新居 広守								
		(72)発明者	着 澤田 和幸 大阪府門真市大字門真1006番地								
								松下			
			電器産業株式会社内								
		(72)発明者	岩元 伸行 大阪府門真市大字門真1006番地								
		電器産業株式会社内									
		F ターム (参	考) 5F140 A	A25 A	\ A39	AC21	BA01	BC06			
			В	F01 E	3F04	BF42	BH05	BH30			
			В	H32 E	3H42	BJ01	BJ 06	BK13			
			В	K15 E	3K29	CB01	CC03	CC07			
			C	E05							

(54) 【発明の名称】半導体装置及びその製造方法

(57)【要約】

(19) 日本国特許庁(JP)

【課題】 更なる高耐圧化が可能な小型の半導体装置及 びその製造方法を提供する。

【解決手段】 MOSトランジスタであって、トレンチ 4が形成された半導体基板1を備え、半導体基板1は、 ドレイン領域であるN型不純物層2と、チャネル領域で あるP型不純物層3と、低不純物濃度の延長ドレイン領 域であるN型不純物層5と、P型不純物層6と、高不純 物濃度のソース領域であるN型拡散層11aと、高不純 物濃度のドレイン領域であるN型拡散層11bとを有し 、N型不純物層5は、トレンチ4を取り囲むように、ト レンチ4の内壁に形成され、P型不純物層6は、トレン チ4を取り囲み、かつN型不純物層5により取り囲まれ るように、トレンチ4の内壁に形成される。

図1





【特許請求の範囲】 【請求項1】 MOSトランジスタであって、 トレンチが形成された半導体基板と、 前記トレンチ内部に形成された誘電体膜とを備え、 前記半導体基板は、前記トレンチを挟み込むように前記半導体基板の表面に形成された 第1導電型のソースコンタクト領域及びドレインコンタクト領域と、前記トレンチを取り 囲むように前記トレンチの内壁に形成された第1導電型と反対極性の第2導電型の不純物 領 域 と 、 前 記 ド レ イ ン コ ン タ ク ト 領 域 よ り も 小 さ い 不 純 物 濃 度 を 有 し 、 前 記 不 純 物 領 域 及 び前記トレンチを取り囲むように前記トレンチの内壁に形成された第1導電型の延長ドレ イン領域とを有する ことを特徴とする半導体装置。 【請求項2】 前記半導体装置は、さらに、前記誘電体膜の内部に形成された導電膜を備える ことを特徴とする請求項1に記載の半導体装置。 【請求項3】 前記トレンチの深さは、20µm以上である ことを特徴とする請求項1又は2に記載の半導体装置。 【請求項4】 前記誘電体膜は、酸化膜である ことを特徴とする請求項1に記載の半導体装置。 【請求項5】 前記酸化膜は不純物を含む ことを特徴とする請求項4記載の半導体装置。

【請求項6】

【請求項7】

MOSトランジスタの製造方法であって、

ことを特徴とする半導体装置の製造方法。

前記延長ドレイン領域形成工程は、

電体膜を形成する第1誘電体膜形成工程と、

2導電型の不純物領域を形成する不純物領域形成工程とを含む

半導体基板上にパターン化した膜を形成し、前記パターン化した膜をマスクとして用い て前記半導体基板にトレンチを形成するトレンチ形成工程と、

前記パターン化した膜をマスクとして用い、前記トレンチを取り囲むように前記トレン チの内壁に第1導電型の延長ドレイン領域を形成する延長ドレイン領域形成工程と、 前記パターン化した膜をマスクとして用い、前記トレンチを取り囲み、かつ前記延長ド

レイン領域により取り囲まれるように、前記トレンチの内壁に第1導電型と反対極性の第

前 記 パ タ ー ン 化 し た 膜 上 及 び 前 記 ト レ ン チ の 内 部 に 、 第 1 導 電 型 の 不 純 物 を 含 む 第 1 誘

第 1 の 熱 処 理 に よ り 前 記 第 1 誘 電 体 膜 が 含 む 不 純 物 を 拡 散 さ せ て 延 長 ド レ イ ン 領 域 を 形

前記パターン化した膜を残しつつ、前記第1誘電体膜を除去する第1除去工程とを含み

30

20

10

40

前記不純物領域形成工程は、

成する第1拡散工程と、

前記パターン化した膜上及び前記トレンチの内部に、第2導電型の不純物を含む第2誘電体膜を形成する第2誘電体膜形成工程と、

第2の熱処理により前記第2誘電体膜が含む不純物を拡散させて第2導電型の不純物領 域を形成する第2拡散工程と、

前記パターン化した膜及び前記第2誘電体膜を同時に除去する第2除去工程とを含む ことを特徴とする請求項6に記載の半導体装置の製造方法。

【請求項8】

(3)

前記延長ドレイン領域形成工程は、

- 前記パターン化した膜上及び前記トレンチの内部に、第1導電型の不純物を含む第1誘電体膜を形成する第1誘電体膜形成工程と、
- 第1の熱処理により前記第1誘電体膜が含む不純物を拡散させて第1導電型の延長ドレイン領域を形成する第1拡散工程と、
- 前記パターン化した膜を残しつつ、前記第1誘電体膜を除去する第1除去工程とを含み、
- 前記不純物領域形成工程は、
- 前 記 パ タ ー ン 化 し た 膜 上 及 び 前 記 ト レン チ の 内 部 に 、 第 2 導 電 型 の 不 純 物 を 含 む 第 2 誘 電 体 膜 を 形 成 す る 第 2 誘 電 体 膜 形 成 工 程 と 、
- 第2の熱処理により前記第2誘電体膜が含む不純物を拡散させて第2導電型の不純物領 域を形成する第2拡散工程と、
- 前 記 第 2 誘 電 体 膜 を 前 記 ト レン チ 内 部 に 残 し な が ら 前 記 パ タ ー ン 化 し た 膜 を 選 択 的 に 除 去 す る 第 2 除 去 と を 含 む
- ことを特徴とする請求項6に記載の半導体装置の製造方法。
- 【請求項9】
- 前記半導体装置の製造方法は、さらに、前記半導体基板上に酸化膜を形成する酸化膜形成工程を含み、
- 前記酸化膜形成工程における前記酸化膜を形成するための熱処理は、前記第2拡散工程における前記第2の熱処理と同時に行われる
- ことを特徴する請求項8に記載の半導体装置の製造方法。
- 【請求項10】
- 前記半導体装置の製造方法は、さらに、前記半導体基板にチャネル領域を形成するチャネル領域形成工程を含み、
- 前記チャネル領域形成工程における前記チャネル領域を形成するための熱処理は、前記第2拡散工程における前記第2の熱処理と同時に行われる

ことを特徴とする請求項8に記載の半導体装置の製造方法。

【請求項11】

- 前記延長ドレイン領域形成工程は、
- 前記パターン化した膜をマスクとして用いたイオン注入により第 1 導電型の不純物をド 30 ープする第 1 ドープエ程と、
- 第1の熱処理により前記ドープされた不純物を拡散させて第1導電型の延長ドレイン領 域を形成する第3拡散工程とを含み、
- 前記不純物領域形成工程は、
- 前記パターン化した膜をマスクとして用いたイオン注入により第2導電型の不純物をド ープする第2ドープ工程と、
- 第 2 の熱処理により前記ドープされた不純物を拡散させて第 2 導電型の不純物領域を形成する第 4 拡散工程と含む
- ことを特徴とする請求項6に記載の半導体装置の製造方法。
- 【発明の詳細な説明】
- 【技術分野】

[0001]

- 本発明は、パワーICの実現に適した横型高耐圧MOSトランジスタ及びその製造方法に関するものである。
- 【背景技術】
- 【0002】

従来、 C M O S 回路との混載が容易な半導体装置としては、横型の高耐圧 M O S トラン ジスタが挙げられる。さらに、その横型の高耐圧 M O S トランジスタの耐圧を上げる為に 、低不純物濃度の延長ドレイン領域を形成した横型の高耐圧 M O S トランジスタが提案さ れている。 40

10

[0003]

以下、特許文献1を参照しながら、低不純物濃度の延長ドレイン領域を形成した横型の 高耐圧MOSトランジスタについて説明する。図22は、特許文献1に記載の高耐圧MO Sトランジスタの構造を示す断面図である。

[0004]

図22に示すように、このトランジスタは、 P型ウェル層101と、 P型ウェル層10 1に形成された N型の低濃度拡散層からなる延長ドレイン領域102と、 P型ボディー層 103と、SiO2膜104と、ゲート酸化膜105と、ゲート電極106と、ソース・ ドレインの高濃度 N型拡散層107と、層間絶縁膜108と、ソース電極110aと、ド レイン電極110bと、 N型基板111と、 P型ボディーコンタクト層112と、 P型層 114とを有している。

[0005]

このトランジスタでは、ドレイン電極110bに高電圧が印可された場合に、延長ドレイン領域102とP型ウェル層101との接合により延長ドレイン領域102内が空乏化するので、高耐圧を得ることができる。

【特許文献1】特開平9-139438号公報

【発明の開示】

【発明が解決しようとする課題】

[0006]

しかしながら、特許文献1に示されたデバイス構造では、延長ドレイン領域の長さ(図 20 22における長さA)にドレイン耐圧が依存する。その結果、高い耐圧を得る為には、長 い延長ドレイン領域が必要となり、ソース・ドレイン間の距離を長くする必要が生じるの で、パワートランジスタの面積を大きくしなければならない。すなわち、従来の横型の高 耐圧MOSトランジスタは、更なる高耐圧化が困難であるという課題を有している。 【0007】

そこで、本発明は、かかる問題点に鑑み、更なる高耐圧化が可能な小型の半導体装置及びその製造方法を提供することを目的とする。

【課題を解決するための手段】

[0008]

上記課題を解決するため、本発明に係る半導体装置は、MOSトランジスタであって、 30 トレンチが形成された半導体基板と、前記トレンチ内部に形成された誘電体膜とを備え、 前記半導体基板は、前記トレンチを挟み込むように前記半導体基板の表面に形成された第 1導電型のソースコンタクト領域及びドレインコンタクト領域と、前記トレンチを取り囲 むように前記トレンチの内壁に形成された第1導電型と反対極性の第2導電型の不純物領 域と、前記ドレインコンタクト領域よりも小さい不純物濃度を有し、前記不純物領域及び 前記トレンチを取り囲むように前記トレンチの内壁に形成された第1導電型の延長ドレイ ン領域とを有することを特徴とするものである。

[0009]

ここで、前記トレンチの深さは、20µm以上であってもよいし、前記誘電体膜は、酸 化膜であってもよいし、前記酸化膜は不純物を含んでもよい。

[0010]

これによって、トレンチの内壁に低不純物濃度の延長ドレイン領域を形成することで、 トランジスタの面積を大きくすることなく、延長ドレイン領域を長くすることができるの で、更なる高耐圧化が可能な小型の半導体装置を実現することができる。また、延長ドレ イン領域内に延長ドレイン領域と反対の導電型の拡散層を形成することができ、延長ドレ イン領域の抵抗を下がることができるので、オン抵抗を低減することができる。 【0011】

また、前記半導体装置は、さらに、前記誘電体膜の内部に形成された導電膜を備えてもよい。

【0012】

40

これによって、耐圧を維持しつつ、ドレイン電圧によってトレンチを挟んで対向する延 長ドレイン領域が電気的に干渉するのを抑えることができる。 【0013】

ま た 、 本 発 明 は 、 M O S ト ラ ン ジ ス タ の 製 造 方 法 で あ っ て 、 半 導 体 基 板 上 に パ タ ー ン 化 した膜を形成し、前記パターン化した膜をマスクとして用いて前記半導体基板にトレンチ を形成するトレンチ形成工程と、前記パターン化した膜をマスクとして用い、前記トレン チを取り囲むように前記トレンチの内壁に第1 導電型の延長ドレイン領域を形成する延長 ドレイン領域形成工程と、前記パターン化した膜をマスクとして用い、前記トレンチを取 り囲み、かつ前記延長ドレイン領域により取り囲まれるように、前記トレンチの内壁に第 1 導電型と反対極性の第 2 導電型の不純物領域を形成する不純物領域形成工程とを含むこ とを特徴とする半導体装置の製造方法とすることもできる。ここで、前記延長ドレイン領 | 域 形 成 工 程 は 、 前 記 パ タ ー ン 化 し た 膜 上 及 び 前 記 ト レ ン チ の 内 部 に 、 第 1 導 電 型 の 不 純 物 を含む第1誘電体膜を形成する第1誘電体膜形成工程と、第1の熱処理により前記第1誘 電 体 膜 が 含 む 不 純 物 を 拡 散 さ せ て 延 長 ド レ イ ン 領 域 を 形 成 す る 第 1 拡 散 工 程 と 、 前 記 パ タ ーン化した膜を残しつつ、前記第1誘電体膜を除去する第1除去工程とを含み、前記不純 物 領 域 形 成 工 程 は 、 前 記 パ ターン 化 した 膜 上 及 び 前 記 ト レン チ の 内 部 に 、 第 2 導 電 型 の 不 純物を含む第2誘電体膜を形成する第2誘電体膜形成工程と、第2の熱処理により前記第 2誘電体膜が含む不純物を拡散させて第2導電型の不純物領域を形成する第2拡散工程と 、 前 記 パ タ ー ン 化 し た 膜 及 び 前 記 第 2 誘 電 体 膜 を 同 時 に 除 去 す る 第 2 除 去 工 程 と を 含 ん で もよい。

[0014]

これによって、1つのマスクを用いてトレンチ、延長ドレイン領域及び延長ドレイン領 域と反対の導電型の拡散層を形成する。したがって、マスク形成工程を削減することがで きるので、製造コストを削減することができる。

【0015】

また、前記延長ドレイン領域形成工程は、前記パターン化した膜上及び前記トレンチの 内部に、第1導電型の不純物を含む第1誘電体膜を形成する第1誘電体膜形成工程と、第 1の熱処理により前記第1誘電体膜が含む不純物を拡散させて第1導電型の延長ドレイン 領域を形成する第1拡散工程と、前記パターン化した膜を残しつつ、前記第1誘電体膜を 除去する第1除去工程とを含み、前記不純物領域形成工程は、前記パターン化した膜上及 び前記トレンチの内部に、第2導電型の不純物を含む第2誘電体膜を形成する第2誘電体 膜形成工程と、第2の熱処理により前記第2誘電体膜が含む不純物を拡散させて第2導電 型の不純物領域を形成する第2拡散工程と、前記第2誘電体膜を前記トレンチ内部に残し ながら前記パターン化した膜を選択的に除去する第2除去とを含んでもよいし、前記半導 体装置の製造方法は、さらに、前記半導体基板上に酸化膜を形成する酸化膜形成工程を含 み、前記酸化膜形成工程における前記酸化膜を形成するための熱処理は、前記第2拡散工 程における前記第2の熱処理と同時に行われてもよいし、前記半導体装置の製造方法は、

[0016]

これによって、第2誘電体膜を除去する工程及び不純物を拡散させるための熱処理工程 を削除することができるので、製造コストを更に削減することができる。また、他の不純 物注入領域の再拡散抑止およびプロセスの低温化を実現することができる。

【 0 0 1 7 】

また、前記延長ドレイン領域形成工程は、前記パターン化した膜をマスクとして用いた イオン注入により第1導電型の不純物をドープする第1ドープ工程と、第1の熱処理によ り前記ドープされた不純物を拡散させて第1導電型の延長ドレイン領域を形成する第3拡 散工程とを含み、前記不純物領域形成工程は、前記パターン化した膜をマスクとして用い たイオン注入により第2導電型の不純物をドープする第2ドープ工程と、第2の熱処理に 10

20

より前記ドープされた不純物を拡散させて第2導電型の不純物領域を形成する第4拡散工程と含んでもよい。

【0018】

これによって、トレンチ内に不純物を含有する誘電体膜を形成して基板内に不純物領域 を形成する方法と比較して、トレンチ内の誘電体膜を除去する工程が削減されるので、製 造コストを更に削減することができる。

【発明の効果】

【0019】

本発明の半導体装置は、ドレイン耐圧を低下させることなくドレイン・ゲート間の間隔 を大幅に縮めることができる。よって、更なる高耐圧化が可能な小型の横型の高耐圧MO 10 Sトランジスタを実現することができる。

 $\begin{bmatrix} 0 & 0 & 2 & 0 \end{bmatrix}$

また、本発明の半導体装置の製造方法は、マスク形成工程及び熱処理工程を削減するこ とができるので、製造コストを削減することができる。

【 0 0 2 1 】

また、本発明の半導体装置の製造方法は、不純物注入領域の再拡散を抑え、さらに熱処 理回数の低減とプロセスの低温化とを実現することができる。

【発明を実施するための最良の形態】

[0022]

以下、本発明の実施形態における半導体装置について図面を参照しながら説明する。 20 【 0 0 2 3 】

(第1の実施形態)

以下、本発明の第1の実施形態に係る横型の高耐圧MOSトランジスタおよびその製造 方法について、図面を参照にしながら説明する。

【0024】

図1は本発明の第1の実施形態に係る横型の高耐圧MOSトランジスタの構造を示す断 面図である。なお、図1において、Y方向は深さ方向を示し、X方向は幅方向を示してい る。

[0025]

このトランジスタは、低不純物濃度の延長ドレイン領域、及びその内部に形成された延 30 長ドレイン領域と反対の導電型の拡散層を有する横型MOS構造のパワートランジスタで あって、1×10¹⁴ cm⁻³程度の不純物濃度のP型シリコン基板1と、シリコン基板1の 表面上に形成され、素子間絶縁膜となる0.3~0.8µm程度の厚さのシリコン酸化膜 8と、ゲート誘電体膜であるシリコン酸化膜9と、ゲート電極であるポリシリコン膜10 と、ポリシリコン膜10上方に位置し、ゲート電極とソース・ドレインに繋がるソース、 ドレイン配線を分離する層間絶縁膜としてのシリコン酸化膜及びBPSG膜の積層膜12 と、ソース、ドレイン配線としてのアルミ合金膜14とを備える。

【0026】

シリコン基板1中には、ドレイン領域であるN型不純物層2と、チャネル領域であるP型不純物層3と、ドレインコンタクト領域よりも低不純物濃度の延長ドレイン領域である 40N型不純物層5と、P型不純物層6と、高不純物濃度のソースコンタクト領域であるN型拡散層11aと、高不純物濃度のドレインコンタクト領域であるN型拡散層11bとが形成されている。

【0027】

シリコン基板1には、トレンチ4が形成されている。トレンチ4のシリコン基板1表面における幅は3.0~5.0µmであり、トレンチ4の深さは20µm以上、例えば20~30µm程度である。このトレンチ4内部には誘電体膜としてのシリコン酸化膜7が埋め込まれている。なお、シリコン酸化膜7としては、不純物を含まないノンドープの酸化膜または不純物を含むドープドオキサイドが用いられる。

積層膜12には、コンタクトホールホール13が形成されており、アルミ合金膜14は、このコンタクトホールホール13を介して、ソース、ドレイン領域と接続されている。 【0029】

ここで、 N 型不純物層 5 は、 トレンチを完全に取り囲むようにトレンチ 4 の内壁に位置 し、1×10¹⁶ cm⁻³ ~ 5×10¹⁶ cm⁻³程度の不純物濃度と、6.0µm程度の厚さと を有する。 N 型不純物層 2 は、この N 型不純物層 5 の側方に位置し、1×10¹⁶ cm⁻³ ~ 5×10¹⁶ cm⁻³程度の不純物濃度と、約6.0µm程度の厚さとを有する。 P 型不純物 層 3 は、 N 型不純物層 5 の N 型不純物層 2 が位置する側方と反対側の側方に位置し、1× 10¹⁶ cm⁻³程度の不純物濃度を有する。 P 型不純物層 6 は、 N 型不純物層 5 により完全 に取り囲まれ、かつトレンチを完全に取り囲むようにトレンチ 4 の内壁に位置し、1×1 0¹⁶ cm⁻³ ~ 5×10¹⁶ cm⁻³程度の不純物濃度と、1µm程度の厚さとを有する。 N 型 拡散層 1 1 a、1 1 b は、トレンチ 4 を挟みこむようにシリコン基板 1 表面に位置し、1 × 1 0¹⁹ cm⁻³ ~ 1×10²⁰ cm⁻³程度の不純物濃度を有する。

以上のように本実施形態のトランジスタにおいては、基板内にトレンチが形成され、低 不純物濃度の延長ドレイン領域は、そのトレンチ4に沿って形成される。よって、トラン ジスタの面積を大きくすることなく、延長ドレイン領域を長くすることができるので、更 なる高耐圧化が可能な小型の横型の高耐圧MOSトランジスタを実現することができる。 例えば、本実施形態のトランジスタではドレイン電圧700Vを得るには、深さ30µm のトレンチ4を用いて、トレンチ4の幅とN型不純物層5の拡散長とを合わせて15µm の幅で延長ドレイン領域を形成できる。しかし、従来のトランジスタでは同様のドレイン 耐圧を得るためには、延長ドレイン領域の幅として約65µmが必要となる。したがって 、本実施形態のトランジスタは、従来の耐圧が同じトランジスタと比較して微細化される

[0031]

また、本実施形態のトランジスタにおいては、延長ドレイン領域内に延長ドレイン領域 と反対の導電型の拡散層が形成される。よって、延長ドレイン領域の抵抗が下がるので、 パワートランジスタのオン抵抗を低減することができる。

【0032】

次に、図2から図14を参照にしながら、本発明の第1の実施形態の横型の高耐圧MO 30 Sトランジスタの製造方法について説明する。図2~図14は、同トランジスタの断面図 である。なお、図2~図14において、Y方向は深さ方向を示し、X方向は幅方向を示し ている。

【 0 0 3 3 】

まず、図2に示すように、 P型のシリコン基板1上に、パターン化した第1のシリコン 酸化膜42を形成する。第1のシリコン酸化膜42の形成は、熱酸化、リソグラフィ、ド ライエッチング及びレジスト剥離の処理を順次実行して行なわれる。そして、この第1の シリコン酸化膜42をマスクにして燐(P)を2×10¹² cm⁻²~6×10¹² cm⁻²程度 のドーズ量で注入する。注入後、第1のシリコン酸化膜42は除去される。 【0034】

次に、図3に示すように、シリコン基板1上に、パターン化した第2のシリコン酸化膜44を形成する。第2のシリコン酸化膜44の形成は、熱酸化、リソグラフィ、ドライエッチング及びレジスト剥離の処理を順次実行して行なわれる。このとき、第2のシリコン酸化膜44の膜厚は約1.0µmであり、第2のシリコン酸化膜44は、約1000~1 200 程度の水蒸気雰囲気中で約3時間の熱処理を行って形成される。

[0 0 3 5]

次に、図4に示すように、第2のシリコン酸化膜44をマスクとして、シリコン基板1 にドライエッチング処理により、幅が3.0~5.0µm程度で深さが20~30µm程 度のトレンチ4を形成する。

【0036】

次に、図5に示すように、減圧CVD法などによってPを2.0~4.0wt%程度含 有する誘電体膜としての第3のシリコン酸化膜46を、トレンチ4内部と第2のシリコン 酸化膜44上面とに形成する。なお、この第3のシリコン酸化膜46は後工程で除去され るため、トレンチ4内が第3のシリコン酸化膜46により完全に埋め込まないように第3 のシリコン酸化膜46を形成する。

【0037】

次に、図6に示すように、1200 程度の窒素雰囲気中で4時間~8時間程度熱処理 を行い、1×10¹⁶ cm⁻³~5×10¹⁶ cm⁻³程度の不純物濃度で4~6µm程度の厚さ の延長ドレイン領域およびドレイン領域となるN型不純物層5、2を形成する。このとき 、第2のシリコン酸化膜44はPの拡散を防止するマスクとなるため、トレンチ4に沿っ た領域のみにPが拡散され、トレンチ4内壁にのみN型不純物層5が形成される。その後 、第2のシリコン酸化膜44を残しながら、第3のシリコン酸化膜46を除去する。 【0038】

次に、図7に示すように、減圧CVD法によって硼素(B)を1.0~2.0wt%程 度含有する誘電体膜としての第4のシリコン酸化膜49を、トレンチ4内部と第2のシリ コン酸化膜44上面とに形成する。具体的には約700 に保持された減圧CVD装置の 反応室に、Si(OC₂H₅)₄ガスとO₂ガス及びB(CH₃)₃ガスを導入して、反応室内 を数100Paに調圧してBを1.0~2.0wt%程度含有する第4のシリコン酸化膜 49をトレンチ4内と第2のシリコン酸化膜44上に堆積する。 【0039】

次に、図8に示すように、シリコン基板1に対して1100 程度の窒素雰囲気中で1 時間~2時間程度熱処理を行い、Bを含有する第4のシリコン酸化膜49からシリコン基 板1中にBを拡散させる。これにより、N型不純物層5の内部に、不純物濃度が1×10 ¹⁶ cm⁻³程度であり、厚さが約1.0µm程度であるP型不純物層6が形成される。この とき、第2のシリコン酸化膜44はBの拡散を防止するマスクとなるため、トレンチ4に 沿った領域のみにBが拡散され、トレンチ4表面に露出するようにトレンチ4内壁にのみ P型不純物層6が形成される。その後、第2のシリコン酸化膜44および第4のシリコン 酸化膜49を同時に除去する。

[0040]

次に、 図 9 に示すように、 減圧 C V D 法によって、 シリコン酸化 膜 7 をトレンチ 4 内及 びシリコン基板 1 表面上に堆積させ、 トレンチ 4 内部及びシリコン基板 1 上にシリコン酸 化膜 7 を形成する。そして、エッチング法または C M P 法により、 シリコン基板 1 表面上 のシリコン酸化膜 7 を除去し、 トレンチ 4 内にのみシリコン酸化膜 7 が埋め込まれた状態 にする。

【0041】

次に、図10に示すように、シリコン基板1上に、第6のシリコン酸化膜52、Si₃ N₄膜53及びレジストパターン54を形成する。その後、シリコン基板1に、レジスト パターン54をマスクとして、Bイオンを2×10¹² cm⁻²~5×10¹² cm⁻²程度のド ーズ量で注入する。

【0042】

次に、図11に示すように、レジストパターン54除去後、保護酸化によりシリコン酸 化膜8を形成する。保護酸化後、第6のシリコン酸化膜52とSi₃N₄膜53とを除去す る。このとき、保護酸化の熱処理によりBが拡散し、P型不純物層3が形成される。 【0043】

次に、図12に示すように、ゲート誘電体膜であるシリコン酸化膜9、ゲート電極であるポリシリコン膜10を形成する。

次に、図13に示すように、ポリシリコン膜10をマスクにして5×10¹⁵ cm⁻²程度のドーズ量で砒素(As)イオンを注入する。さらに、シリコン基板1の上部に層間絶縁 膜12を形成し、900 程度の温度で熱処理して層間絶縁膜12の表面を平坦化する。 10

20



この熱処理により、1×10²⁰ cm⁻³程度の不純物濃度で約0.3~0.4µm程度の厚 さの高不純物濃度のソース・ドレイン領域であるN型拡散層11a、11bが形成される

【0045】

次に、図14に示すようにリソグラフィ及びエッチング処理により、層間絶縁膜12に コンタクトホール13を形成する。さらに、AlSiCuのようなAlを主成分とする合 金膜を、コンタクトホール13がその合金膜により埋め込まれるようにスパッタリング形 成した後、リソグラフィ及びエッチング処理を行い、電極、配線としてのアルミ合金膜1 4を形成する。

[0046]

以上の本実施形態におけるトランジスタの製造方法で示す工程を順次実行することによ り、内部に P 型不純物層 6 を含む低不純物濃度の N 型延長ドレイン領域である N 型不純物 層 5 がトレンチ 4 に沿って立体的に形成された横型 M O S 構造のパワートランジスタを形 成することができる。

【0047】

以上のように本実施形態のトランジスタの製造方法においては、図6に示すように、第 2のシリコン酸化膜44を残しながら、第3のシリコン酸化膜46を除去し、P型不純物 層6形成のためのマスクとして第2のシリコン酸化膜44を繰り返し用いる。すなわち、 1つのマスクを用いてN型不純物層5及びP型不純物層6を形成する。したがって、一回 のマスク形成工程を削減することができるので、製造コストを削減することができる。 【0048】

なお、本実施形態では、図7に示すトレンチ4内部に第4のシリコン酸化膜49を形成 する工程の後、図8に示す熱処理工程を行ってP型不純物層6を形成した。しかし、P型 不純物層6形成のための熱処理工程は、図11に示すシリコン酸化膜8形成のための保護 酸化の熱処理工程と同時に行われてもよい。このとき、トレンチ4内部の第4のシリコン 酸化膜49は除去されずにトレンチ4内部に残されるので、図8に示す第4のシリコン酸 化膜49の除去工程および図9に示すトレンチ4内部へのシリコン酸化膜7の形成工程は 削除される。これにより、図8に示す熱処理工程及びシリコン酸化膜の除去工程と、図9 に示すシリコン酸化膜の形成工程とを削除することができ、製造コストを更に削減するこ とができる。また、他の不純物注入領域の再拡散抑止およびプロセスの低温化を実現する ことができる。

【0049】

(第1の実施形態の変形例)

次に、図15~図20を参照にしながら、本発明の第1の実施形態に係る横型の高耐圧 MOSトランジスタの製造方法の変形例について説明する。図15~図20は、同トラン ジスタの断面図である。なお、図15~図20において、Y方向は深さ方向を示し、X方 向は幅方向を示している。

[0050]

まず、シリコン基板1に対してP注入、パターン化した第2のシリコン酸化膜44の形成及びトレンチ4の形成を行う。工程方法および工程条件は第1の実施形態で示した図2から図4までの工程と同一である。

【0051】

次に、図15に示すように、トレンチ4の側壁及び底部に対し、イオン注入法により第2のシリコン酸化膜44をマスクとしてPイオンを2×10¹² cm⁻²~6×10¹² cm⁻² 程度のドーズ量で注入する。注入処理に際しては、このシリコン基板1をECR(電子サイクロトロン共鳴)法などにより高密度プラズマを生成する真空装置内に設置し、真空装置内にPH₃ガスを導入してプラズマを生成させるとともに基板側にDCあるいは高周波 バイアスを印加する。具体的には、数ccmのPH₃ガスと希釈ガスとして数10ccm のHeガスとをドーパンドガスとして真空装置内に導入する。さらに、数Paの圧力下で数100Wの電力を印加して、イオン電流密度が10mA/cm²程度のプラズマを生成 10

20



させ、基板側に - 数10VのDCバイアスを印加してシリコン基板1にPイオンを注入す る。上記注入条件により、幅が3.0~5.0µmで深さが20µm以上、例えば20~ 30µm程度という高アスペクト比のトレンチ4であってもその内部に均一に制御性よく イオンを注入することができる。また、上記注入条件では、Pイオンがシリコン基板1上 の第2のシリコン酸化膜44を通過しないため、トレンチ4の側壁、底部のみにPイオン が注入される。

【0052】

次に、図16に示すように、1200 程度の窒素雰囲気中で4時間~8時間程度熱処 理を行い、図15で示す工程で注入したPを拡散させ、1×10¹⁶~5×10¹⁶cm⁻³程 度の不純物濃度で4.0~6.0µm程度の厚さの延長ドレイン領域およびドレイン領域 となるN型不純物層5、2を形成する。

【0053】

次に、図17に示すように、トレンチ4の側壁及び底部に対し、イオン注入法により第 2のシリコン酸化膜44をマスクとしてBイオンを2×10¹²~5×10¹² cm⁻²程度の ドーズ量で注入する。注入処理に際しては、このシリコン基板1をECR(電子サイクロ トロン共鳴)法などにより高密度プラズマを生成する真空装置内に設置し、真空装置内に B₂H₆ガスを導入してプラズマを生成させるとともに基板側にDCあるいは高周波バイア スを印加する。具体的には、数ccmのB₂H₆ガスと希釈ガスとして数10ccmのHe ガスとをトードーパンドガスとして真空装置内に導入する。さらに、数Paの圧力下で数 100 Wの電力を印加して、イオン電流密度が10mA/cm²程度のプラズマを生成さ せ、基板側に - 数10 VのDCバイアスを印加してシリコン基板1にBイオンを注入する 。上記注入条件では、Bイオンがシリコン基板1上の第2のシリコン酸化膜44を通過し ないため、第2のシリコン酸化膜44がマスクの機能を果し、トレンチ4の側壁及び底部 のみにBイオンが注入される。

【0054】

次に、図18に示すように、シリコン基板1表面上及びトレンチ4内部にシリコン酸化 膜7を堆積させる。具体的な形成方法としては、減圧CVD法により、850 程度の温 度でSiH₄とN₂Oとを反応させる。その後、エッチング処理またはCMP法によりシリ コン酸化膜7を選択的に除去して、トレンチ4内部にシリコン酸化膜7を形成する。 【0055】

次に、図19に示すように、シリコン基板1上に、シリコン酸化膜52、Si₃N₄膜5 3及びレジストパターン54を形成する。その後、シリコン基板1に、レジストパターン 54をマスクとして、Bイオンを2×10¹² cm⁻²~5×10¹² cm⁻²程度のドーズ量で 注入する。

【0056】

次に、図20に示すように、レジストパターン54除去後、保護酸化によりシリコン酸 化膜8を形成する。このとき、保護酸化の熱処理により、図17及び図19で示す工程で 注入したBが拡散され、トレンチに沿ったN型不純物層5内部には1×10¹⁶ cm⁻³程度 の不純物濃度で約1.0µm程度の厚さのP型不純物層6が形成され、シリコン基板1表 面には同じく1×10¹⁶ cm⁻³程度の不純物濃度で約1.0µm程度の厚さのP型不純物 層3が形成される。保護酸化後、第6のシリコン酸化膜52とSi₃N4膜53とを除去 する。

[0057]

次に、第1の実施形態で示した図12から図14までの工程を順次行って、シリコン酸 化膜9、ポリシリコン膜10、N型拡散層11a、11b、層間絶縁膜12及びアルミ合 金膜14を形成する。

【0058】

以上の本変形例におけるトランジスタの製造方法で示す工程を順次実行することにより、内部にP型不純物層6を含む低不純物濃度のN型延長ドレイン領域であるN型不純物層 5がトレンチ4に沿って立体的に形成された横型MOS構造のパワートランジスタを形成 30

20

10

することができる。

[0059]

以上のように本変形例では、図15及び図17に示すように、N型不純物層5及びP型 不純物層6形成のための、シリコン基板1におけるトレンチ4に沿った部分への不純物導 入を、ドーパンドガスを用いて行う。そして、この場合には、P型不純物層6、N型延長 ドレイン領域である N 型不純物層 5 の形成に同一マスクを用いる。すなわち、 1 つのマス クを用いて N 型 不 純 物 層 5 及 び P 型 不 純 物 層 6 を 形 成 す る 。 し た が っ て 、 一 回 の マ ス ク 形 成工程を削減することができるので、製造コストを削減することができる。また、ドープ ドオキサイドを除去する工程を削減することができるので、第1の実施形態の製造方法よ りも工程数を削減でき、製造コストを更に削減することができる。

[0060]

また、 本 変 形 例 で は 、 P 型 不 純 物 層 6 及 び P 型 不 純 物 層 3 形 成 の た め の 不 純 物 拡 散 処 理 と、シリコン酸化膜8形成のための保護酸化とを、同一の熱処理で行う。よって、他の不 純物注入領域の再拡散抑止、熱処理回数の低減およびプロセスの低温化を実現することが できる。

 $\begin{bmatrix} 0 & 0 & 6 & 1 \end{bmatrix}$

なお、本変形例では、ドーパンドガスを用いてN型延長ドレイン領域であるN型不純物 層 5 を形成した。しかし、N型不純物層 5 は、第 1 の実施形態と同様にドープドオキサイ ドを用いて形成されても良い。

[0062]

(第2の実施形態)

以下、本発明の第2の実施形態に係る横型の高耐圧MOSトランジスタについて、図面 を参照にしながら説明する。

[0063]

図 2 1 は本 発 明 の 第 2 の 実 施 形 態 に 係 る 横 型 の 高 耐 圧 M O S ト ラ ン ジ ス 夕 の 構 造 を 示 す 断面図である。なお、図21において、Y方向は深さ方向を示し、X方向は幅方向を示し ている。

[0064]

本実施形態のトランジスタは、ゲート電極であるポリシリコン膜30が、ゲート絶縁膜 9上に形成され、且つトレンチ4内を充填するようにトレンチ4内部に形成されていると いう点で第1の実施の形態のトランジスタとは異なる。この場合には、耐圧を維持しつつ 、 ド レイン 電 圧に よって ト レンチ 4 を 挟 ん で 対 向 す る N 型 不 純 物 層 5 が 電 気 的 に 干 渉 す る のが抑えられる。

[0065]

このトランジスタは、P型シリコン基板1と、素子間絶縁膜となるシリコン酸化膜8と 、ゲート誘電体膜であるシリコン酸化膜9と、ゲート電極であるポリシリコン膜30と、 層間絶縁膜としての積層膜12と、ソース、ドレイン配線としてのアルミ合金膜14とを 備える。

[0066]

シリコン基板1中には、ドレイン領域であるN型不純物層2と、チャネル領域であるP 40 型 不 純 物 層 3 と 、 延 長 ド レ イ ン 領 域 で あ る N 型 不 純 物 層 5 と 、 P 型 不 純 物 層 6 と 、 ソ ー ス コンタクト領域であるN型拡散層11aと、ドレインコンタクト領域であるN型拡散層1 1 b とが形成されている。

[0067]

シリコン基板1には、トレンチ4が形成されている。このトレンチ4内部には誘電体膜 としてのシリコン酸化膜27が埋め込まれ、トレンチ4内部のシリコン酸化膜27の内部 には導電膜としてのポリシリコン膜30が埋め込まれている。なお、シリコン酸化膜27 としては、不純物を含まないノンドープの酸化膜または不純物を含むドープドオキサイド が用いられる。

[0068]

10

(12) JP 2006-269755 A 2006.10.5 積層膜12には、コンタクトホールホール13が形成されており、アルミ合金膜14は 、このコンタクトホールホール13を介して、ソース、ドレイン領域と接続されている。 [0069]以上のように本実施形態のトランジスタによれば、第1の実施形態のトランジスタと同 様の理由により、更なる高耐圧化が可能な小型の横型の高耐圧MOSトランジスタを実現 することができる。また、パワートランジスタのオン抵抗を低減することができる。 なお、本実施形態のトランジスタにおいて、トレンチ4内に位置するポリシリコン膜3 0は、シリコン酸化膜9上方に位置し、ゲート電極として機能するポリシリコン膜30と つながっているとした。しかし、トレンチ4内に位置するポリシリコン膜30とゲート電 極として機能するポリシリコン膜30とは分離され、それぞれ個別に接地されていてもよ い。この場合には、トレンチ4内に位置するポリシリコン膜30の電位をドレイン電位か ら独立させることができる。 [0071] 以上、本発明に係る横型の高耐圧MOSトランジスタについて実施の形態に基づいて説 明したが、本発明は、この実施の形態に限定されるものではなく、本発明の範囲を逸脱す ることなく種々の変形または修正が可能であることはいうまでもない。 [0072] 例えば、上記実施の形態では、横型の高耐圧MOSトランジスタをNチャネルMOSト ランジスタとして記載したが、全ての導電型を反対導電型にしてPチャネルMOSトラン ジスタとしてもよく、同様の効果が得られる。 【産業上の利用可能性】 [0073] 本 発 明 の 半 導 体 装 置 及 び そ の 製 造 方 法 は 、 低 オ ン 抵 抗 の パ ワ ー 素 子 と し て 有 用 で あ り 、 とりわけパワー素子と制御回路等のMOSデバイスを混載したIC用のパワー素子として 有用である。 【図面の簡単な説明】 $\begin{bmatrix} 0 & 0 & 7 & 4 \end{bmatrix}$ 【図1】本発明の第1の実施形態に係る横型の高耐圧MOSトランジスタの構造を示す断 面図である。 【図2】同実施の形態のトランジスタの製造方法を説明するための断面図である。

40

30

10

20

【図3】同実施の形態のトランジスタの製造方法を説明するための断面図である。 【図4】同実施の形態のトランジスタの製造方法を説明するための断面図である。 【図5】同実施の形態のトランジスタの製造方法を説明するための断面図である。 【図6】同実施の形態のトランジスタの製造方法を説明するための断面図である。 【図7】同実施の形態のトランジスタの製造方法を説明するための断面図である。 【図8】同実施の形態のトランジスタの製造方法を説明するための断面図である。 【図9】同実施の形態のトランジスタの製造方法を説明するための断面図である。 【図10】同実施の形態のトランジスタの製造方法を説明するための断面図である。 【図11】同実施の形態のトランジスタの製造方法を説明するための断面図である。 【図12】同実施の形態のトランジスタの製造方法を説明するための断面図である。 【図13】同実施の形態のトランジスタの製造方法を説明するための断面図である。 【図14】同実施の形態のトランジスタの製造方法を説明するための断面図である。 【 図 1 5 】 同 実 施 の 形 態 の ト ラ ン ジ ス タ の 製 造 方 法 の 変 形 例 を 説 明 す る た め の 断 面 図 で あ る。 【 図 1 6 】 同 実 施 の 形 態 の ト ラ ン ジ ス タ の 製 造 方 法 の 変 形 例 を 説 明 す る た め の 断 面 図 で あ る。 【 図 1 7 】 同 実 施 の 形 態 の ト ラ ン ジ ス タ の 製 造 方 法 の 変 形 例 を 説 明 す る た め の 断 面 図 で あ る。

【図18】同実施の形態のトランジスタの製造方法の変形例を説明するための断面図であ 50

る。 【図19】同実施の形態のトランジスタの製造方法の変形例を説明するための断面図であ る。 【図20】同実施の形態のトランジスタの製造方法の変形例を説明するための断面図であ る。 【図21】本発明の第2の実施形態に係る横型の高耐圧MOSトランジスタの構造を示す 断面図である。 【図22】従来の横型の高耐圧MOSトランジスタの構造を示す断面図である。 【符号の説明】 [0075]1 シリコン基板 2、5 N 型 不 純 物 層 P 型 不 純 物 層 3、6 4 トレンチ 7、8、9、27 シリコン酸化膜 10、30 ポリシリコン膜 11a、11b N型拡散層 1 2 積層膜 13 コンタクトホールホール 14 アルミ合金膜 42 第1のシリコン酸化膜 4 4 第2のシリコン酸化膜 第3のシリコン酸化膜 4 6 49 第4のシリコン酸化膜 52 第6のシリコン酸化膜 53 S i ₃ N ₄ 膜 54 レジストパターン 101 P型ウェル層 1 0 2 延長ドレイン領域 103 P 型 ボ デ ィ ー 層 1 0 4 SiO,膜 105 ゲート酸化膜 106 ゲート電極 107 高濃度N型拡散層 1 0 8 層間絶縁膜

110a ソース電極 110b ドレイン電極

- 1 1 0 b ドレイン 1 1 1 N型基板
- 1 1 2 P型ボディーコンタクト層
- 114 P型層















































【図22】

