(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第6159296号

(P6159296)

(45) 発行日 平成29年7月5日(2017.7.5)

- (24) 登録日 平成29年6月16日 (2017.6.16)
- (51) Int.Cl. F I **GO1R 33/07 (2006.01)** GO1R 33/06 H **HO1L 43/06 (2006.01)** HO1L 43/06 A

請求項の数 12 (全 30 頁)

 (21)出願番号 (22)出願日 (65)公開番号 (43)公開日 審査請求日 	特願2014-123576 (P2014-123576) 平成26年6月16日 (2014.6.16) 特開2016-3924 (P2016-3924A) 平成28年1月12日 (2016.1.12) 平成28年2月18日 (2016.2.18)	(73)特許権者 (74)代理人 (74)代理人 (72)発明者 (72)発明者	 [†] 303046277 旭化成エレクトロニクス株式会社 東京都千代田区神田神保町一丁目105番 地 100066980 弁理士 森 哲也 100103850 弁理士 田中 秀▲でつ▼ 片岡 誠 神奈川県厚木市岡田3050番地 旭化成 エレクトロニクス株式会社内 岡武 茂樹 神奈川県厚木市岡田3050番地 旭化成
			エレクトロニクス株式会社内 最終頁に続く

(54) 【発明の名称】ホールセンサ及びホール起電力検出方法

(57)【特許請求の範囲】

【請求項1】

ホール素子と、

前記ホール素子の通電方向を切り替えて前記ホール素子を駆動する駆動部と、

前記ホール素子のホール起電力に応じた第1のアナログ信号をサンプリングしないサン プリング非実行期間と、前記第1のアナログ信号をサンプリングするサンプリング実行期 間とを有し、前記サンプリング実行期間にサンプリングした第1のアナログ信号をデジタ ル信号に変換する離散時間型AD変換器と、

前記離散時間型AD変換器のアナログ信号パスに設けられ、前記サンプリング非実行期間に前記アナログ信号パスのダイナミックエレメントマッチングを行うダイナミックエレ ¹⁰ メントマッチング部と、

を備えているホールセンサ。

【請求項2】

前記離散時間型AD変換器は、離散時間型 変調器である

請求項1に記載のホールセンサ。

【請求項3】

前記離散時間型AD変換器は、離散時間型積分器を有し、

前記ダイナミックエレメントマッチング部は、前記離散時間型積分器の入出力端子に設けられている

請求項2に記載のホールセンサ。

(2)

【請求項4】

前記離散時間型AD変換器は、

前記デジタル信号を第2のアナログ信号に変換するDA変換部と、

前記第2のアナログ信号をバッファするバッファ部と、

前記第1のアナログ信号とバッファされた前記第2のアナログ信号との減算を行う減算 部と、

を有し、

前記ダイナミックエレメントマッチング部は、前記バッファ部の入出力端子に設けられている

請求項2または3に記載のホールセンサ。

【請求項5】

前記離散時間型AD変換器は、離散時間型積分型AD変換器である

請求項1に記載のホールセンサ。

【請求項6】

前記離散時間型AD変換器は、離散時間型積分器を有し、

前記ダイナミックエレメントマッチング部は、前記離散時間型積分器の入出力端子に設 けられている

請求項5に記載のホールセンサ。

【請求項7】

前記離散時間型AD変換器は、

リファレンス信号をバッファして第2のアナログ信号を出力するバッファ部と、

前記第1のアナログ信号と前記第2のアナログ信号のいずれかを選択する選択部と、

前記選択部で選択された信号を積分する離散時間型積分器と、

を有し、

前記ダイナミックエレメントマッチング部は、前記バッファ部の入出力端子に設けられている

請求項6に記載のホールセンサ。

【請求項8】

前記ダイナミックエレメントマッチング部は、前記離散時間型積分器の入出力端子に設

30

40

20

10

請求項7に記載のホールセンサ。

【請求項9】

けられている

前記アナログ信号パスは、差動信号パスである

請求項1から8までのいずれか1項に記載のホールセンサ。

【請求項10】

前記サンプリング非実行期間は、前記通電方向の切り替えに同期して開始する

請求項1から9までのいずれか1項に記載のホールセンサ。

【請求項11】

前記サンプリング実行期間は、前記通電方向の切り替えに同期して終了する

- 請求項1から10までのいずれか1項に記載のホールセンサ。
- 【請求項12】
- ホール素子の通電方向を切り替え、

前記通電方向を切り替えてから、離散時間型AD変換器のアナログ信号パスのダイナミックエレメントマッチングを、前記アナログ信号パスに送信されるアナログ信号をサンプ

リングしないサンプリング非実行期間に行い、

前記ダイナミックエレメントマッチングを行ってから、前記ホール素子のホール起電力 に応じたアナログ信号を前記離散時間型 A D 変換器でデジタル信号に変換する

ホール起電力検出方法。

【発明の詳細な説明】

【技術分野】

(3)

[0001]

本発明は、ホール素子を用いて磁気的変量を検出する磁気センサ等を構成するホールセ ンサ及びホール起電力検出方法に関する。

【背景技術】

【0002】

従来から、ホール素子を内蔵した磁気センサ半導体集積回路として、電流から発生する 磁場を検出する電流センサ、磁石の回転を検出する回転角センサ及び磁石の位置を検出す るポジションセンサ等が知られている(例えば、特許文献1並びに非特許文献1及び2) 。このようなホール素子の用途では、ホール素子の出力するホール起電力信号の磁気感度 (単位磁場あたりのホール起電力出力)やオフセットによる誤差、あるいはホール起電力 信号を増幅する増幅器の増幅率やオフセットによる誤差が、電流量や磁石位置等の検出精 度を劣化させ、種々の問題となる。

【 0 0 0 3 】

例えば電流センサは、バッテリーから充放電される電力量の検出に使われており、電流 センサの読み取る電流値を積分することで電力量が計算される。しかし、電流センサに磁 気感度のずれやオフセットによる誤差が生じた場合、正確な電流値が検出できず、電力量 の算出結果に大きなずれが生じてくる。

そのため、ホール素子の信号処理においては、磁場の検出精度を向上させるための多く の技術が提案されているが、より高精度かつ高分解能な磁場検出装置が求められるように なっている。

【先行技術文献】

【特許文献】

[0004]

【特許文献1】米国特許第7432840号明細書

【非特許文献】

[0005]

【非特許文献1】R S Popovic著 HALL EFFECT DEVICES Second Edition p.285-286 (ISB N-10:0750308559 Inst of Physics Pub Inc (2003/12)刊

【非特許文献 2】Mario Motz. ISSCC 2006 / SESSION 16 / MEMS AND SENSORS / 16.6 【発明の概要】

【発明が解決しようとする課題】

【 0 0 0 6 】

上述した従来技術は、高精度かつ高分解能な磁場検出ができなかった。

本発明の目的は、高精度かつ高分解能な磁場検出が可能なホールセンサ及びホール起電力検出方法を提供することにある。

【課題を解決するための手段】

【0007】

上記目的を達成するために、本発明の一態様によるホールセンサは、ホール素子と、前 記ホール素子の通電方向を切り替えて前記ホール素子を駆動する駆動部と、前記ホール素 子のホール起電力に応じた第1のアナログ信号をサンプリングしないサンプリング非実行 期間と、前記第1のアナログ信号をサンプリングするサンプリング実行期間とを有し、前 記サンプリング実行期間にサンプリングした第1のアナログ信号をデジタル信号に変換す る離散時間型AD変換器と、前記離散時間型AD変換器のアナログ信号パスに設けられ、 前記サンプリング非実行期間に前記アナログ信号パスのダイナミックエレメントマッチン グを行うダイナミックエレメントマッチング部と、を備えている。

[0008]

前記離散時間型AD変換器は、離散時間型 変調器であってもよい。

前記離散時間型AD変換器は、離散時間型積分器を有していてもよく、前記ダイナミックエレメントマッチング部は、前記離散時間型積分器の入出力端子に設けられていてもよい。

20

10

40

前記離散時間型AD変換器は、前記デジタル信号を第2のアナログ信号に変換するDA 変換部と、前記第2のアナログ信号をバッファするバッファ部と、前記第1のアナログ信 号とバッファされた前記第2のアナログ信号との減算を行う減算部と、を有していてもよ く、前記ダイナミックエレメントマッチング部は、前記バッファ部の入出力端子に設けら れていてもよい。

【 0 0 0 9 】

前記離散時間型AD変換器は、離散時間型積分型AD変換器であってもよい。 前記離散時間型AD変換器は、離散時間型積分器を有していてもよく、前記ダイナミッ クエレメントマッチング部は、前記離散時間型積分器の入出力端子に設けられていてもよ い。

前記離散時間型AD変換器は、リファレンス信号をバッファして第2のアナログ信号を 出力するバッファ部と、前記第1のアナログ信号と前記第2のアナログ信号のいずれかを 選択する選択部と、前記選択部で選択された信号を積分する離散時間型積分器と、を有し ていてもよく、前記ダイナミックエレメントマッチング部は、前記バッファ部の入出力端 子に設けられていてもよい。

[0010]

前記ダイナミックエレメントマッチング部は、前記離散時間型積分器の入出力端子に設けられていてもよい。

前記アナログ信号パスは、差動信号パスであってもよい。

前記サンプリング非実行期間は、前記通電方向の切り替えに同期して開始してもよい。 20 前記サンプリング実行期間は、前記通電方向の切り替えに同期して終了してもよい。 【0011】

また、上記目的を達成するために、本発明の一態様によるホール起電力検出方法は、ホ ール素子の通電方向を切り替え、前記通電方向を切り替えてから、離散時間型AD変換器 のアナログ信号パスのダイナミックエレメントマッチングを<u>、前記アナログ信号パスに送</u> 信されるアナログ信号をサンプリングしないサンプリング非実行期間に行い、前記ダイナ ミックエレメントマッチングを行ってから、前記ホール素子のホール起電力に応じたアナ ログ信号を前記離散時間型AD変換器でデジタル信号に変換する<u>。</u>

【発明の効果】

【0012】

本発明によれば、高精度かつ高分解能な磁場検出をすることができる。

【図面の簡単な説明】

【0013】

【図1】本発明の第1の実施形態によるホールセンサ1の概略構成を示すブロック図である。

【図2】本発明の第1の実施形態によるホールセンサ1に備えられた離散時間型AD変換器6の概略構成を示すブロック図である。

【図3】本発明の第1の実施形態によるホールセンサ1の離散時間型AD変換器6に備えられたSC積分器62bの概略構成を示すブロック図である。

【図4】本発明の第1の実施形態によるホールセンサ1に備えられたホール素子2をブリ ⁴⁰ ッジ抵抗でモデル化して示す図である。

【図5】本発明の第1の実施形態によるホールセンサ1を説明する図であって、ホール素子2に流す駆動電流の方向を切り替えた場合のホール起電力の電圧信号波形の一例を示す 図である。

【図 6】本発明の第 1 の実施形態によるホールセンサ 1 に備えられた離散時間型 A D 変換 器 6 の内部の信号波形等を示す図である。

【図7】本発明の第1の実施形態によるホールセンサ1の離散時間型AD変換器6に備え られた構成要素の一部を示す図である。

【図8】本発明の第1の実施形態によるホールセンサ1の関連技術を説明する図である。

【図9】本発明の第1の実施形態によるホールセンサ1の関連技術を説明する図である。 50

30

【図10】本発明の第1の実施形態によるホールセンサ1の関連技術の問題点を説明する 図である(その1)。

(5)

【図11】本発明の第1の実施形態によるホールセンサ1の関連技術の問題点を説明する 図である(その2)。

【図12】本発明の第1の実施形態の変形例によるホールセンサ1の概略構成を示すブロック図である。

【図13】本発明の第2の実施形態によるホールセンサに備えられた離散時間型AD変換器6の概略構成を示すブロック図である。

【図14】本発明の第2の実施形態によるホールセンサの離散時間型AD変換器6に備え られた1ビット量子化器62cの内部構成等を示す図である。

【図15】本発明の第3の実施形態によるホールセンサに備えられた離散時間型AD変換器6の概略構成を示すブロック図である。

【図16】本発明の第3の実施形態によるホールセンサに備えられた離散時間型AD変換器6の各部の信号波形を示す図である。

【発明を実施するための形態】

[0014]

〔第1の実施形態〕

本発明の第1の実施形態によるホールセンサ及びホール起電力検出方法について図1か ら図12を用いて説明する。図1は、本実施形態によるホールセンサ1の概略構成を示す プロック図である。

図1に示すように、ホールセンサ1は、ホール素子2と、ホール素子2の通電方向を切り替えてホール素子2を駆動する駆動部3と、駆動部3から出力されたアナログ信号を増幅する増幅器4とを有している。また、ホールセンサ1は、増幅器4から入力するアナログの入力信号VIN(+),VIN(-)をデジタル出力信号に変換する離散時間型アナログ-デジタル変換を「AD変換36(以下、アナログ-デジタル変換を「AD変換36に設けられたある)を有している。さらに、ホールセンサ1は、離散時間型AD変換器6に設けられたダイナミックエレメントマッチング部61(以下、ダイナミックエレメントマッチングを「DEM」と略記する場合がある)と、駆動部3及び離散時間型AD変換器6に入力する 各種制御信号を生成する制御信号生成部5とを有している。

【0015】

ホール素子2は、ホール素子2に流れる電流の向きと直交する向きに、ホール効果によ り電位勾配(ホール起電力)を発生させる半導体素子である。ホール素子2は、第1から 第4端子2a,2b,2c,2dを有している。第1端子2a及び第2端子2bは、ホー ル素子2の駆動方向が0°のときにホール起電力を出力し、ホール素子2の駆動方向が9 0°のときに駆動部3から入力する駆動電流を通電する端子である。第3端子2c及び第 4端子2dは、ホール素子2の駆動方向が0°のときに駆動部3から入力する駆動電流を 通電し、ホール素子2の駆動方向が90°のときにホール起電力を出力する端子である。 【0016】

駆動部3は、駆動電源35(図1では不図示)から出力された電源電圧が印加される電 源入力端子33と、基準電位(例えばグランド電位)が印加される基準電位入力端子34 とを有している。駆動部3は、ホール素子2に通電する駆動電流を生成する駆動電流源3 2と、ホール素子2に通電する駆動電流の方向を切り替える電流方向切替スイッチ31と を有している。駆動電流源32の正極側端子は電流方向切替スイッチ31の負極側端子に 接続され、駆動電流源32の負極側端子は基準電位入力端子34に接続されている。電流 方向切替スイッチ31の正極側端子は電源入力端子33に接続されている。電流方向切替 スイッチ31は、4つの入力端子を有し、各入力端子には、ホール素子2の第1から第4 端子2a,2b,2c,2dが接続されている。電流方向切替スイッチ31は2つの出力 端子を有し、各出力端子には、増幅器4の非反転入力端子(+)及び反転入力端子(-) が接続されている。

【0017】

20

30

40

ホール素子2の直後に配置される電流方向切替スイッチ31は、スピニングカレント(詳細は後述)を行う回路である。電流方向切替スイッチ31は、ホール素子2が有する第 1 及び端子 2 a , 2 b 間並びに第 3 及び第 4 端子 2 c , 2 d 間のそれぞれに供給する駆動 電流の通電方向を切り替えてホール起電力信号からオフセット成分を分離するようになっ ている。電流方向切替スイッチ31は、ホール素子2の駆動方向が0°のときには例えば 、第1端子2aを増幅器4の非反転入力端子(+)に接続し、第2端子2bを増幅器4の 反転入力端子(-)に接続し、第3端子2cを電源入力端子33に接続し第4端子を駆動 電流源32に接続する。一方、電流方向切替スイッチ31は、ホール素子2の駆動方向が 90°のときには例えば、第1端子2aを駆動電流源32に接続し、第2端子2bを電源 入力端子33に接続し、第3端子2cを増幅器4の非反転入力端子(+)に接続し、第4 端子を増幅器4の反転入力端子(-)に接続する。

(6)

電流方向切替スイッチ31には、制御信号生成部5が生成した電流方向切替信号Scs が入力するようになっている。電流方向切替スイッチ31は、例えば入力する電流方向切 替信号Scsの極性に基づいて、電源入力端子33と駆動電流源32との間に第1端子2 a,2b及び第2端子2c,2dのいずれか一方を接続し、増幅器4の非反転入力端子(+)及び反転入力端子(-)に第1端子2a,2b及び第2端子2c,2dのいずれか他 方を接続する。

[0019]

20 増幅器4は、電流方向切替スイッチ31に接続されている。増幅器4は、ホール素子2 が出力するホール起電力信号を増幅するようになっている。さらに、増幅器4は、遮断周 波数fcの高域遮断特性を有し、離散時間型AD変換器6においてホール起電力信号に応 じた第1のアナログ信号をサンプリングした際に発生する折り返しノイズを防止する折り 返し防止フィルタとしても機能するようになっている。すなわち、増幅器4は、ホール起 電力信号を単に増幅するだけに留まらず、折り返し防止フィルタとしての機能も発揮可能 な折り返し防止フィルタ兼増幅器である。また、増幅器4は、差動アンプであり、差動信 号を入力し差動信号を出力する。増幅器4が出力する差動信号は、入力信号VIN(+) , VIN(-)として離散時間型AD変換器6に入力する。

[0020]

離散時間型AD変換器6は、増幅器4からのアナログ信号をサンプル信号Sspに応じ 30 てサンプリングし、デジタル信号を出力する回路である。離散時間型AD変換器6は、ホ ール素子2のホール起電力に応じた第1のアナログ信号をサンプリングしないサンプリン グ休止期間(サンプリング非実行期間の一例)と、第1のアナログ信号をサンプリングす るサンプリング実行期間とを有している。離散時間型AD変換器6は、サンプリング実行 期間にサンプリングした第1のアナログ信号をデジタル信号に変換するようになっている 。詳細は後述するが第1のアナログ信号は、入力信号VIN+,VIN-からリファレン ス電圧信号Vref(+),Vref(-)を減算した信号が相当する。離散時間型AD 変換器6は、AD変換部62と、ダイナミックエレメントマッチング部61とを有してい る。

[0021]

A D 変換部 6 2 及び D E M 部 6 1 の概略構成について図 2 を用いて説明する。図 2 は、 AD 変換部 62 及び DEM 部 61 の概略構成を示すブロック図である。

図2に示すように、AD変換部62は、減算器62 a と、制御信号生成部5(図2では 不図示)から入力するサンプル信号Sspの極性に応じて、減算器62aからの出力信号 を積分する積分動作を行うスイッチトキャパシタ(以下、「SC」と略記する場合がある)積分器62bと、このサンプル信号Sspに応じてSC積分器62bからの出力信号の 電圧値の大小に基づき+1又は-1の出力を更新する1ビット量子化器(クロックトコン パレータ)62cとを有している。また、AD変換部62は、1ビット量子化器62cの 出力するデジタル出力信号を積算し、Nビットのデジタル出力信号を出力するデジタルフ ィルタ62dと、1ビット量子化器62cの出力するデジタル出力信号が入力するデジタ 10



ル - アナログ変換(以下、デジタル - アナログ変換を「DA変換」と称する場合がある) 素子62 eと、DA変換素子62 eから出力されるリファレンス電圧信号 V r ef(+) , V r ef(-)(第2のアナログ信号の一例)の各電圧信号を保持するバッファアンプ 62 f 及びバッファアンプ62 gとを有している。DA変換素子62 eは、1ビット量子 化器62 cが出力するデジタル出力信号を第2のアナログ信号に変換するDA変換部に相 当する。

(7)

【0022】

D E M 部 6 1 は、制御信号生成部 5 から入力する D E M 信号 S d e の極性に従って入出 力の接続を入れ替えるDEMスイッチ61a及びDEMスイッチ61bを有している。 DEM部61は、バッファアンプ62f,62gの入出力端子に設けられている。DEM スイッチ61aは、バッファアンプ62f,62gの入力側に設けられ、DEMスイッチ 6 1 b は、バッファアンプ 6 2 f , 6 2 g の出力側に設けられている。D E M スイッチ 6 1 a は、D A 変換素子 6 2 e が出力するリファレンス電圧信号 V r e f (+), V r e f (-)が入力する2つの入力端子と、入力したリファレンス電圧信号Vref(+),V ref(-)をバッファアンプ62f,62gに出力する2つの出力端子とを有している 。バッファアンプ62f,62gは、第2のアナログ信号をバッファするバッファ部に相 当する。DEMスイッチ61bは、バッファアンプ62f,62gが出力するリファレン ス電圧信号 V r e f (+), V r e f (-) が入力する 2 つの入力端子と、入力したリフ ァレンス電圧信号Vref(+),Vref(-)を減算器62aに出力する2つの出力 端子とを有している。DEM部61は、アナログ信号であるリファレンス電圧信号Vre f (+), Vref (-)が送信されるアナログ信号パス63に設けられている。アナロ グ信号パス63は、DA変換素子62e、バッファアンプ62f,62g及び減算器62 aを含んで構成されている。

【0023】

減算器62aは、増幅器4から入力する入力信号VIN(+),VIN(-)と、DE Mスイッチ61a、バッファアンプ62f,62g及びDEMスイッチ61bを介してD A変換素子62eから入力するリファレンス電圧信号Vref(+),Vref(-)と の減算を行う。減算器62aは、第1のアナログ信号とバッファされた第2のアナログ信 号との減算を行う減算部に相当する。より具体的に、減算器62aは、入力信号VIN(+)と入力信号VIN(-)との差信号から、リファレンス電圧信号Vref(+)とリ ファレンス電圧信号Vref(-)との差信号を減算して得られた信号をSC積分器62 bに出力する。

[0024]

DEMスイッチ61a,61bはそれぞれ、DEM信号Sdeの極性に応じて、一方の 入力端子と一方の出力端子とを接続するとともに他方の入力端子と他方の出力端子とを接続 したり、一方の入力端子と他方の出力端子とを接続するとともに他方の入力端子と一方 の出力端子とを接続したりする。DEM部61は、DEMスイッチ61a,61bのそれ ぞれの入出力端子の接続関係を切り替えることによりアナログ信号パス63のダイナミッ クエレメントマッチングを行うようになっている。ダイナミックエレメントマッチングと は、回路を構成する種々の素子を順次入れ替えて使用することをいう。DEM部61は、 リファレンス電圧信号Vref(+)をバッファアンプ62f,62gのいずれを介して 減算器62aに入力するのかを、DEMスイッチ61a,61bの入出力端子の接続関係 を切り替えることによって順次入れ替える。こうして、DEM部61は、アナログ信号パ ス63のダイナミックエレメントマッチングを行う。詳細は後述するが、DEM部61は 、アナログ信号パス63のダイナミックエレメントマッチングをAD変換部62のサンプ リング休止時間に行うようになっている。

【0025】

次に、SC積分器62bの概略構成について図3を用いて説明する。図3は、SC積分器62bの概略構成を示す回路図である。また、図3には、理解を容易にするため、SC 積分器62bに接続された減算器62aと、バッファアンプ62f,62gと、DEM部 10

20

30

61とが併せて図示されている。

図3に示すように、SC積分器62bは、減算器62aが出力する第1のアナログ信号 が入力するSC回路601と、SC回路601が出力する出力信号が入力する演算増幅器 602と、演算増幅器602の入出力端子間に接続された静電容量素子603,604と を有している。

【0026】

SC回路601は、減算器62aの一方の出力端子から出力される第1のアナログ信号 が入力するスイッチ601aと、演算器62aの他方の出力端子から出力される第1のア ナログ信号が入力するスイッチ601aとを有している。また、SC回路601は、スイ ッチ601aから出力する出力信号に基づく電荷が蓄積される静電容量素子601iと、 スイッチ601cから出力する出力信号に基づく電荷が蓄積される静電容量素子601j とを有している。また、SC回路601は、スイッチ601aの出力端子と静電容量素子 601iの一方の電極との間に一方の端子が接続され、基準電位の入力端子に他方の端子 が接続されたスイッチ601fを有している。また、SC回路601は、スイッチ601 cの出力端子と静電容量素子601jの一方の電極との間に一方の端子が接続されたスイッチ601

【0027】

また、SC回路601は、静電容量素子601iの他方の電極にそれぞれの一方の端子 が接続されたスイッチ601b及びスイッチ601eと、静電容量素子601jの他方の 電極にそれぞれの一方の電極が接続されたスイッチ601d及びスイッチ601gとを有 している。スイッチ601b及びスイッチ601dのそれぞれの他方の端子は、基準電位 の入力端子に接続されている。スイッチ601eの他方の電極から出力された第1のアナ ログ信号は、演算増幅器602の非反転入力端子(+)に入力される。スイッチ601g の他方の端子から出力された第1のアナログ信号は、演算増幅器602の反転入力端子(-)に入力される。

[0028]

静電容量素子603は、一方の電極が演算増幅器602の非反転入力端子(+)に接続 され、他方の電極が演算増幅器602の出力端子に接続されている。静電容量素子604 は、一方の電極が演算増幅器602の反転入力端子(-)に接続され、他方の電極が演算 増幅器602の出力端子に接続されている。静電容量素子603,604は、帰還容量素 子としての機能を発揮するようになっている。

[0029]

サンプル信号Sspの極性が低レベルの場合に、スイッチ601a,601b,601 c,601dは閉状態となり、スイッチ601e,601f,601g,601hは開状 態となる。これにより、静電容量素子601i,601jには、入力する第1のアナログ 信号の電圧値に応じた電荷が蓄積される。また、サンプル信号Sspの極性が高レベルの 場合に、スイッチ601a,601b,601c,601dは開状態となり、スイッチ6 01e,601f,601g,601hは閉状態となる。これにより、静電容量素子60 1iに蓄積されている電荷は演算増幅器602の非反転入力端子(+)に転送され、静電 容量素子601jに蓄積されている電荷は演算増幅器602の反転入力端子(-)に転送 される。演算増幅器602が出力する出力信号の電圧値は、静電容量素子603,603 に蓄積される電荷量に比例した値となり、スイッチ601a,601b,601c,60 1d,601e,601f,601g,601hの開閉動作が繰り返されることにより積 分動作が行われる。

[0030]

図1に戻って、ホールセンサ1に備えられた制御信号生成部5は、駆動部3における駆動電流の流れる方向を切り替えるための電流方向切替信号Scsと、DEM部61でのアナログ信号パス63のダイナミックエレメントマッチングを行うためのDEM信号Sdeと、AD変換部62での第1のアナログ信号をサンプリングするためのサンプル信号Sspとを生成するようになっている。制御信号生成部5は、不図示の制御部の指令に基づい

10



てこれらの信号を生成し、電流方向切替信号Scsを駆動部3に備えられた電流方向切替 スイッチ31に出力し、DEM信号SdeをDEM部61に出力し、サンプル信号Ssp を A D 変換部 6 2 に 備 え ら れ た S C 積 分器 6 2 b 及 び 1 ビ ッ ト 量 子 化 器 6 2 c (図 2 参 照 に出力する。

[0031]

離散時間型AD変換器6は、増幅器4から入力する入力信号VIN(+),VIN(-)の差信号「VIN(+) - VIN(-)」と、DEMスイッチ61a,61b及びバッ ファアンプ62f,62gを介してDA変換素子62eから入力するリファレンス電圧信 号 V r e f (+) , V r e f (-)の差信号「V r e f (+) - V r e f (-)」とを比 較し、アナログ電圧信号をデジタル出力信号に変換する回路である。離散時間型AD変換 器6の分解能をNビットとすると、AD変換後のデジタル出力信号は、以下の式(1)で 表される。

[0032]

【数1】

デジタル出力信号:
$$\frac{VIN(+) - VIN(-)}{Vref(+) - Vref(-)} \times 2^{N-1}(LSB)$$
 ・・・(1)

[0033]

リファレンス電圧信号Vref(+),Vref(-)を保持するバッファアンプ62 f、62gにオフセット電圧が生じると、離散時間型AD変換器6のデジタル出力信号に は、式(1)で表されるデジタル出力信号に対して誤差が生じる。例えば、バッファアン 20 プ62fの出力信号にオフセット電圧Voffが生じたとする。図2では、オフセット電 圧 Voffを 印で模式的に示している。バッファアンプ62fの出力信号にオフセット 電圧Voffが生じた場合のAD変換後のデジタル出力信号は、以下の式(2)で表され る。

[0034]

【数 2 】

デジタル出力信号:
$$\frac{VIN(+) - VIN(-)}{Vref(+) - Vref(-) + Voff} \times 2^{N-1}(LSB)$$
 · · · (2)

[0035]

30 式(2)に示すように、バッファアンプ62fの出力信号にオフセット電圧信号Vof fが生じると、バッファアンプ62fの出力信号にオフセット電圧が生じていない場合(式(1)参照)と比較して、AD変換後のデジタル出力信号には、オフセット電圧Vof f分だけ誤差が生じる。そのため、本実施形態によるホールセンサ1は、バッファアンプ 62f,62gが設けられたアナログ信号パス63のダイナミックエレメントマッチング を行う回路としてDEMスイッチ61a,61bを有している。これにより、ホールセン サ1は、DEM信号Sdeの極性に応じてバッファアンプ62f,62gの入出力部の接 続状態を制御してバッファアンプ62f,62gを入れ替えて使用することができる。D EM信号Sdeの極性が高レベルにおけるデジタル出力信号は、以下の式(3)で表され る。 40

[0036]

デジタル出力信号:
$$\frac{VIN(+) - VIN(-)}{Vref(+) - Vref(-) + Voff} \times 2^{N-1}$$
$$= \left(\frac{VIN(+) - VIN(-)}{Vref(+) - Vref(-)}\right) \cdot \left(\frac{1}{1 + \frac{Voff}{Vref(+) - Vref(-)}}\right) \times 2^{N-1}$$
$$\approx \left(\frac{VIN(+) - VIN(-)}{Vref(+) - Vref(-)}\right) \cdot \left(1 - \frac{Voff}{Vref(+) - Vref(-)}\right) \times 2^{N-1}(LSB) \quad \cdots \quad (3)$$

[0037]

また、 D E M 信号 S d e の極性が低レベルにおけるデジタル出力信号は、以下の式(4)で表される。

(10)

【数4】

デジタル出力信号:
$$\frac{VIN(+) - VIN(-)}{Vref(+) - Vref(-) - Voff} \times 2^{N-1}$$
$$= \left(\frac{VIN(+) - VIN(-)}{Vref(+) - Vref(-)}\right) \cdot \left(\frac{1}{1 - \frac{Voff}{Vref(+) - Vref(-)}}\right) \times 2^{N-1}$$
$$\approx \left(\frac{VIN(+) - VIN(-)}{Vref(+) - Vref(-)}\right) \cdot \left(1 + \frac{Voff}{Vref(+) - Vref(-)}\right) \times 2^{N-1}(LSB) \quad \cdots \quad (4)$$

【0038】

デジタルフィルタ62dは、DEM信号Sdeが高レベルの場合のデジタル出力信号と 低レベルの場合のデジタル出力信号とを平均化したデジタル出力信号を出力する。DEM 信号Sdeが高レベル及び低レベルにおけるデジタル出力信号を平均化することにより、 式(3)の第2かっこ内の「-Voff/(Vref(+)-Vref(-))」の項と 、式(4)の第2かっこ内の「+Voff/(Vref(+)-Vref(-))」の項 とが相殺される。これにより、オフセット電圧Voffの影響による誤差は、デジタルフ ィルタ62dが出力するデジタル出力信号から除去される。

このように、本実施形態によるホールセンサ1は、ホール素子2やバッファアンプ62 f,62gに生じるオフセット電圧による誤差をAD変換後のデジタル出力信号から除去 することができる。

【0039】

次に、本実施形態によるホールセンサ1の動作及びホール起電力検出方法について、図 1から図3を参照しつつ図4から図11を用いて説明する。また、ホールセンサ1の動作 及びホール起電力検出方法の説明と併せて、従来のホールセンサ及びホール起電力検出方 法の問題点についても説明する。

図1から図3を用いて説明したように、本実施形態によるホールセンサ1は、ホール素 子2の駆動電流の方向を0。方向及び90。方向に交互に切り替えることで、ホール起電 力からオフセットを分離するスピニングカレント法と呼ばれる方法によりホール素子2を 駆動している。制御信号生成部5が出力する電流方向切替信号Scsの極性に基づいて駆 動部3を制御してホール素子2の通電方向を切り替える際に(通電方向切替ステップの一 例)、ホール素子2が磁場を検出する。そうすると、ホール素子2は、ホール効果により 同一平面内で、駆動電流の流れる方向と直交する方向にホール起電力を発生する。 【0040】

図4は、ブリッジ抵抗でホール素子2をモデル化した状態を示している。図4(a)は、第3及び第4端子2c,2d間に駆動電流を通電している状態を示し、図4(b)は、第1及び第2端子2a,2b間に駆動電流を通電している状態を示している。以下、図4(a)に示す状態でホール素子2に流れる駆動電流の方向を90°方向と呼び、図4(b)に示す状態でホール素子2に流れる駆動電流の方向を90°方向と呼ぶ。 【0041】

図4に示すように、ホール素子2は例えば、直列接続された抵抗R1,R2と直列接続 された抵抗R3,R4とが並列に接続されたプリッジ抵抗でモデル化される。このプリッ ジ抵抗において例えば、抵抗R2及び抵抗R4の接続点が第1端子2aとなり、抵抗R1 と抵抗R3との接続点が第2端子2bとなり、抵抗R1と抵抗R2との接続点が第3端子 2cとなり、抵抗R3と抵抗R4との接続点が第4端子2dとなる。 【0042】

ホール起電力は、ホール効果と呼ばれる、電流を通電した状態で磁場を印加することに よって電子がローレンツ力を受けて生じる電位勾配に基づいて発生する。このため、図 4

20

40

(a)に示すように、例えば第3端子に駆動電源35が接続され、第4端子に駆動電流源 32が接続され、第3端子2cから第4端子2dに向かう駆動電流がホール素子2に流れ ている状態で、ホール素子の感磁面に対して下方から上方に向かう磁場Hがホール素子2 に印加されると、第1端子2a側に正電圧Vh(+)が誘起され、第2端子2b側に負電 圧Vh(-)が誘起される。一方、図4(b)に示すように、例えば第2端子に駆動電源 35が接続され、第1端子に駆動電流源32が接続され、第2端子2bから第1端子2a に向かう駆動電流がホール素子2に流れている状態で、紙面下方から上方に向かう磁場H がホール素子2に印加されると、第3端子2c側に正電圧Vh(+)が誘起され、第4端 子2d側に負電圧Vh(-)が誘起される。ホール素子2に誘起された正電圧Vh(+) と負電圧Vh(-)との電位差「Vh(+)-Vh(-)」から磁場強度を測定できる。 【0043】

ホール素子2は、ブリッジ抵抗R1,R2,R3,R4の不均衡、パッケージの応力あるいは実装時の応力による抵抗値の変化によってオフセット電圧が発生する。例えば、抵抗R1の抵抗値が他の抵抗R2,R3,R4の抵抗値と異なると、ホール素子2が出力するホール起電力は、磁場Hの磁場強度に依存する電位差「Vh(+)・Vh(-)」にオフセット電圧Voffが加算された電圧となる。本実施形態によるホールセンサ1は、スピニングカレント法を用いることによりホール素子2に生じるオフセット電圧Voffを除去することができる。すなわち、ホールセンサ1は、ホール素子2に流れる駆動電流の方向を0度方向と90度方向とに切り替えて制御することにより、オフセット電圧Vofffの極性を反転し出力できる構成を有している。ホール素子2を0°方向の駆動電流で駆動した際に得られるホール起電力をVh(0)とし、ホール素子2を90°方向の駆動電流で駆動した際に得られるホール起電力をVh(90)とし、オフセット電圧をVoff とすると、ホール起電力Vh(0),Vh(90)は、以下の式(5)及び式(6)で表される。

V h (0) = V h (+) - V h (-) - V o f f · · · (5) V h (90) = V h (+) - V h (-) + V o f f · · · (6) [0044]

図5は、ホール素子2に流す駆動電流の方向を切り替えた場合に駆動部3から出力され 増幅器4の非反転入力端子(+)に入力するホール起電力の電圧信号波形の一例を示す図 である。横軸は時間(t)を示し、縦軸はホール起電力の電圧[V]を示している。期間 T1,T2,T3,T4の周期は、電流方向切替スイッチ31を制御する電流方向切替信 号Scsの極性が反転する周期である。すなわち、期間T1,T2,T3,T4の周期は、ホール素子2に通電する駆動電流の駆動方向が0°方向と90°方向とに交互に切り替 わる周期である。期間T1及び期間T3は、ホール素子2を0°の方向で駆動する期間を 示し、期間T2及び期間T4は、ホール素子2を90°の方向で駆動する期間を示してい る。

[0045]

図1を用いて説明したように、ホール素子2の直後に配置される電流方向切替スイッチ 31は、ホール素子2に通電する駆動電流の方向を0°方向と90°方向とに切り替える スイッチである。このため、ホール素子2は、電流方向切替信号Scsの極性が反転する 一定の周期に同期してホール素子2に通電する電流方向が切り替わるように制御される。 その結果、図5に示すように、電流方向切替スイッチ31から出力され増幅器4の非反転 入力端子(+)に入力するホール起電力の電圧値は、期間T1,T3ではVh(0)とな り、期間T2,T4ではVh(90)となる。

【0046】

期間 T 1 , T 3 でのホール起電力 V h (0)は、「V h (+) - V h (-) - V o f f 」であり、期間 T 2 、T 4 でのホール起電力 V h (90)は、「V h (+) - V h (-) + V o f f」である。この時、回路後段に平滑化回路(図2のデジタルフィルタ62d) を設けることで、信号波形は、期間 T 1 , T 3 でのホール起電力 V h (0)の電圧値と期 間 T 2 , T 4 でのホール起電力 V h (90)の電圧値との平均値となる。このため、平滑 10

20

化された信号電圧の電圧値は、ホール起電力Vh(0)とホール起電力Vh(90)との 平均値となり、「Vh(+)-Vh(-)」(=((Vh(+)-Vh(-)-Voff)+(Vh(+)-Vh(-)+Voff))/2)となる。また、平滑化された信号電 圧の信号波形は、図5中に破線で示すように、電圧値が「Vh(+)-Vh(-)」であ る直線の波形となる。ホール素子2の駆動電流方向の切り替わりは一定の周期で制御され ている。このため、信号波形は、ホール素子2を0°の方向で駆動している際に発生する 負のオフセット電圧Voffと、ホール素子2を90°の方向で駆動している際に発生す る正のオフセット電圧Voffと、ホール素子2を90°の方向で駆動している際に発生す る正のオフセット電圧Voffと、ホール素子2を90°の方向で駆動している際に発生す る正のオフセット電圧Voffとが相殺した波形となる。このため、ホール素子2の出力 信号の電圧値から、デジタルフィルタ62dを経由することで、磁場Hに依存する出力の 電圧値「Vh(+)-Vh(-)」のみを最終的に取得できる。

(12)

【 0 0 4 7 】

ホール素子2において生じるオフセット電圧を含んだ増幅器4から出力された出力信号 は、入力信号VIN(+),VIN(-)として離散時間型AD変換器6に入力する。離 散時間型 A D 変換器 6 において、離散時間型 A D 変換器 6 に入力する入力信号 V I N (+), VIN(-)に基づく第1のアナログ信号が送信されるアナログ信号パスのダイナミ ックエレメントマッチングが行われる(ダイナミックエレメントマッチングステップの一 例)。図6は、離散時間型AD変換器6内部の信号波形等を示す図である。図6中の1段 目の「Scs」は、電流方向切替信号の信号波形を示し、2段目の「Sis」は、増幅器 4の非反転入力端子(+)に入力する入力信号から反転入力端子(-)に入力する入力信 号減算した入力差信号の信号波形を示し、3段目の「Sos」は、増幅器4の正側出力端 子(+)から出力する出力信号(すなわち入力信号VIN(+))から負側出力端子(-)に出力する出力信号(すなわち入力信号VIN(-))を減算した出力差信号の信号波 形を示している。図6中の4段目の「Sde」は、DEM部61を制御するDEM信号S deの信号波形を示し、5段目の「Ssk」は、アナログ信号パス63をダイナミックエ レメントする際に生じるスパイク信号の信号波形を示し、6段目の「Ssp」は、サンプ ル信号の信号波形を示している。格段において縦軸は電圧を示し、横軸は時間を示してい る。また、図6中、左から右に向かって時の経過が表されている。

【0048】

図6中の1段目に示すように、電流方向切替信号Scsは、ホール素子2の駆動電流方向を0。及び90。に交互に切り替えるために、所定の周期で極性が反転する矩形の信号 波形を有している。時刻t0から時刻t4までの期間は、ホール素子2を90。の方向に 駆動する期間であり、時刻t4から時刻t7の期間はホール素子2を0。の方向に駆動す る期間である。

【0049】

図6中の2段目に示すように、増幅器4の非反転入力端子(+)に入力する入力信号と 反転入力端子(-)に入力する入力信号との入力差信号Sisは、磁場強度に依存する電 位差「Vh(+)-Vh(-)」に、正のオフセット信号Voff(図6には、「+Vo ff」と表記されている)及び負のオフセット電圧Voff(図6には、「-Voff」 と表記されている)が、電流方向切替信号Scsの極性の変化に応じて交互に重畳した信 号となる。このため、図6中の1段目及び2段目に示すように、時刻t0において、ホー ル素子2の駆動方向が0°から90°に切り替わると、入力差信号Sisは、重畳する負 のオフセット電圧Voffから正のオフセット電圧Voffへの変化により、信号レベル が相対的に低い状態から相対的に高い状態に変化する。入力差信号Sisの立ち上がり時間 は、電流方向切替スイッチ31が切り替わる時間分だけ電流方向切替信号Scsの立ち 上がり時間に対して一定時間だけ遅延する。その結果、入力差信号Sisは時刻t1で立 ち上がりが完了する。

【0050】

図 6 中の 3 段目に示すように、増幅器 4 の正側出力端子(+)から出力する出力信号と 負側出力端子(-)に出力する出力信号との差の信号である出力差信号 Sosは、増幅器 4 によって増幅された磁場強度に依存する電位差「Vh(+)-Vh(-)」に、正のオ 10

20

フセット電圧 V o f f 及び負のオフセット電圧 V o f f が交互に重畳した信号波形である 。出力差信号 S o s は、入力差信号 S i s に対して、ホール素子 2 の駆動電流方向の切り 替え時点から、増幅器 4 の持つ高域遮断特性により一定時間だけ遅延する。出力差信号 S o s は、時刻 t 0 から開始し時刻 t 3 にかけて、信号レベルが相対的に低い状態から相対 的に高い状態へ変化する。

【0051】

図6中の4段目に示すように、DEM信号Sdeは、出力差信号Sosの信号レベルが 安定化するまでの、時刻t0から時刻t3までの期間に極性が反転するように設定されて いる。出力差信号Sosは、例えば時刻t0と時刻t3との間の期間において相対的に低 い状態から高い状態に信号レベルが変化する。また、出力差信号Sosは、例えば時刻t 4と時刻t6との間の期間において相対的に高い状態から低い状態に信号レベルが変化す る。DEM信号Sdeの極性に応じてリファレンス電圧信号Vref(+),Vref(-)を入力するバッファアンプ62f,62gの入れ替え動作が制御される。

詳細は後述するが、図6中の5段目に示すように、DEM信号Sdeの極性反転に伴って時刻t2,t9でそれぞれ発生するスパイク信号Sskがバッファアンプ62f又はバッファアンプ62gの出力信号に混入する。

【0052】

図6中の6段目に示すように、サンプル信号Sspは、出力差信号Sosが一定値に収 束した後、例えば時刻 t 3 から時刻 t 4 、時刻 t 6 から時刻 t 7 の間に出力される。本実 施形態では、増幅器4の出力差信号Sosが一定値になる前、すなわち時刻t0から時刻 t3,時刻t4から時刻t6の間に、スパイク信号Sskが基準電位Vcomレベルまで 減衰するようにDEM信号Sdeの入力タイミングが設定されている。これにより、ホー ルセンサ1は、アナログ信号パス63のダイナミックエレメントマッチングによって生じ るスパイク信号SskがAD変換後のデジタル信号に混入してしまうのを防止できる(詳 細は後述)。サンプル信号Sspは通常、1/fsampの周期でホール起電力をサンプ リングするように設定される。サンプリング信号は、ホール素子2のオフセット信号のセ トリングを待つために、駆動電流方向の切り替えのタイミングから一定の時間だけ第1の アナログ信号のサンプリングを休止する時間を持つように調整される。このサンプリング を休止する時間はサンプル休止時間(サンプリング非実行期間の一例)と呼ばれる。また 、第1のアナログ信号のサンプリングを休止していない時間、すなわち第1のアナログ信 号をサンプリングしている時間は、サンプリング実行期間と呼ばれる。本実施形態では、 時刻 t 0 から時刻 t 3 までの期間、時刻 t 4 から時刻 t 6 までの期間及び時刻 t 7 から時 刻t10までの期間がサンプリング休止時間に相当する。また、時刻t3から時刻t4ま での期間、時刻t6から時刻t7までの期間及び時刻t10から時刻t11までの期間が サンプリング実行期間に相当する。サンプリング休止時間は、ホール素子2への通電方向 の切替に同期して開始する(例えば、時刻t0、時刻t4、時刻t7及び時刻t11)。 また、サンプリング実行期間は、ホール素子2への通電方向の切替に同期して終了する(例えば、時刻t0、時刻t4、時刻t7及び時刻t11)。サンプリング休止時間の開始 タイミングはサンプリング実行期間の終了タイミングに一致する。

[0053]

本実施形態によるホールセンサ1は、ダイナミックエレメントマッチングを使用してい る点において特許文献1に開示された発明と共通している。一方、ホールセンサ1は、離 散時間方式である離散時間型AD変換器6を有している点において、連続時間方式の AD変換装置が使用されている、特許文献1に開示された発明と相違している。連続時間 方式の AD変換装置においてダイナミックエレメントマッチングを行った場合、バッ ファアンプなどの素子の入れ替えに伴う全てのスパイク信号が積分器で積算される。これ に対し、本実施形態では、離散時間型AD変換器6を用いることにより、第1のアナログ 信号をサンプリングする時点でスパイク信号の電圧レベルを基準電位(例えば0V)に近 い大きさに収束させることができる。このため、ホールセンサ1は、スパイク信号の影響 による誤差がSC積分器62bで積算される信号に発生するのを防止できる。 10

20

[0054]

離散時間型AD変換器6のサンプル周期Ts(1/fsamp)は、数100ナノ秒と 極めて短い周期であるため、スパイク信号を基準電圧レベルまで完全に収束させる時間と しては不十分である。そこで、本実施例形態によるホールセンサ1は、ホール素子2の信 号処理回路に離散時間型 A D 変換器 6 を有し、離散時間型 A D 変換器 6 では必要な構成と なるサンプル休止時間をバッファアンプ62f,62gの入れ替え動作の実行期間に割り 当てるようになっている。これにより、ホールセンサ1は、スパイク信号が基準電圧レベ ルに収束するまでのセトリング時間を十分に確保できる構成を有し得る。

[0055]

10 離散時間型AD変換器6がホール起電力信号をデジタル出力に変換する場合にサンプル 休止時間が必須構成であることについて説明する。離散時間型AD変換器6は、連続時間 方式のAD変換器と異なり、アナログ信号のサンプリングに伴う折り返しノイズが発生す る。この折り返しノイズは、サンプリングを行うアナログ信号中に高周波ノイズが多く含 まれるほど影響が大きくなる。特に、ホール素子2は、磁場を検出するセンサであり、ホ ール素子2周辺の電子機器が放射する高周波の電磁ノイズの影響を受けるため、折り返し ノイズに対する対策が必要となる。この折り返しノイズを防止するには、サンプリングを 行う回路の前段に高域遮断特性を備えた折り返し防止フィルタを配置して高周波ノイズを 低減させる。本実施形態によるホールセンサ1は、離散時間型AD変換器6の前段に配置 される増幅器4が、この折り返し防止フィルタとして機能する構成を有している。 [0056]

ただし、この折り返し防止フィルタをホール素子の信号処理において使用した場合、ホ ール素子の出力信号には、ホール起電力信号と同等以上の大きさのオフセット信号が含ま れる。ホール素子の駆動電流方向の切り替えに伴ってオフセット信号の極性が反転した際 に、ホール素子の出力信号に折り返し防止フィルタで生じる遅延が生じる。これにより、 オフセット信号が一定値に収束するまで、離散時間型AD変換器6のサンプリングを行え ない時間が生じる。本実施形態によるホールセンサ1は、ホール素子2の信号処理を離散 時間型AD変換器6でAD変換する際に、このサンプル休止時間を利用してバッファアン プ62f,62gの入れ替え動作を行い、スパイク信号の影響を低減するようになってい る。

[0057]

また、本実施形態において、折り返し防止フィルタ、すなわち増幅器4の遮断周波数f cは、ナイキスト周波数と呼ばれる1/(2・fsamp)の周波数以下に設定されるこ とが好適である。折り返しノイズは、高周波のノイズ成分がサンプリングされることで、 1 / 2 ・ f s a m p 以下の周波数帯域にノイズが集中する現象である。増幅器 4 の遮断周 波数fcをナイキスト周波数以下に設定しておくと、サンプリング前に1/2・fsam p 以上の周波数帯域のノイズが低減されるので、折り返しノイズの発生をほぼ 0 に抑えら れる。

[0058]

また、オフセット信号が折り返し防止フィルタ通過後に一定値に収束するために要する オフセット電圧信号のセトリング時間は、折り返し防止フィルタの遮断周波数をfcとす ると、一般に2.2 (= 1 / (2 f c))で定義される。このため、離散時間型A D 変換器 6 のサンプル休止時間は、ホール素子 2 の駆動電流方向の切り替え時から 2 . 2 =1/(2 fc))以上の時間に設定することが好適である。 (

[0059]

ここで、本実施形態によるホールセンサ1においてダイナミックエレメントマッチング を行った場合に、スパイク信号が積分器で積算される信号に影響しない理由について図7 を用いて説明する。図7は、離散時間型AD変換器6に備えられた構成要素のうち、SC 積分器62bの入力側に設けられたスイッチトキャパシタ回路601と、DEMスイッチ 6 1 a , 6 1 b と、バッファアンプ 6 2 f , 6 2 g とを示している。図 7 では、離散時間 型AD変換器6内のSC積分器62bがサンプル休止時間におけるSC回路601のスイ 20



ッチ601a~601hの開閉状態が図示されている。 【0060】

図7に示すように、DEMスイッチ61a,61bには、制御信号生成部5(図7では 不図示)のDEM信号出力端子に接続されてDEM信号Sdeを送信するための信号配線 65が接続されている。DEMスイッチ61a,61bやバッファアンプ62fの容量及 び種々の信号配線間に形成される容量などにより、信号配線65と信号配線66との間に は、寄生容量64が形成される。信号配線66はアナログ信号パス63に含まれる配線で ある。信号配線66は、DEMスイッチ61aとバッファアンプ62fとを接続する配線 であり、リファレンス電圧信号Vref(+)又はリファレンス電圧信号Vref(-) が送信される。信号配線65、DEM信号Sdeの極性が反転するタイミングで寄生容量 64及び信号配線66を介して電荷Qがバッファアンプ62f内に混入する。その結果、 バッファアンプ62fの出力信号にはスパイク状のスパイク信号Sskが発生する。 【0061】

(15)

図6に示すように、本実施形態によるホールセンサ1は、ダイナミックエレメントマッ チングによるパッファアンプ62f,62gの入れ替えをサンプル休止時間に行うように 調整されている。サンプル休止時間においてサンプル信号Sspの極性は、常に低レベル となっている。このため、SC回路601のスイッチ601a~601dは閉状態になり 、スイッチ601e~601hは開状態になる。スイッチ601e~601hが開状態で あると、SC回路601と演算増幅器602及び静電容量素子603,604(図3参照)とは電気的に切断される。さらに、サンプル休止時間は、駆動電流方向の切り替えから ホール起電力信号が一定値に収束するのに必要な時間が確保されているが、ダイナミック エレメントマッチングに伴って発生するスパイク信号の電圧レベルが基準電位レベルに収 束するために十分な時間である。このため、ダイナミックエレメントマッチングに伴って 発生するスパイク信号は、演算増幅器602の出力信号の電圧値を決める静電容量素子6 03,604に混入せず、ホールセンサ1は、アナログ信号パス63において実行するダ イナミックエレメントマッチングに伴って発生するスパイク信号の影響を除去できる。 ホールセンサ1は、ダイナミックエレメントマッチングを行う際に発生するスパイク信

号の影響を除去できるタイミングで、ダイナミックエレメントマッチングを行ってから、 ホール素子 2 のホール起電力に応じたアナログ信号を離散時間型 A D 変換器 6 でデジタル 信号に変換する(AD 変換ステップの一例)。

【0062】

次に、関連技術の問題点について図8から図11を用いて説明する。

A D 変換器を使用した場合、 A D 変換器自体の持つ誤差要因により、測定する信号の検 出精度が劣化する問題が生じる。特許文献 1 では連続時間方式の A D 変換器について 、 A D 変換器の持つ誤差を低減するための回路技術が開示されている。一般に A D 変 換器は、装置内部に D A 変換素子を複数個備えた構成となっている。その D A 変換素子間 にミスマッチが生じると、 A D 変換器の出力信号から線形性が損なわれる問題が生じる。 特許文献 1 には、回路を構成する種々の素子を順次入れ替えて使用する、ダイナミックエ レメントマッチング(D y n a m i c E 1 e m e n t M a t c h i n g : D E M)と 呼ばれる技術を用いることが開示されている。特許文献 1 には、ダイナミックエレメント マッチングを用い、 D A 変換素子を順次入れ替えて使用することで、 D A 変換素子間のば らつきの影響を除去し、線形性を向上させた、高精度の連続時間方式の 型 A D 変換器 を実現できることが開示されている。

【0063】

また、ホール素子の磁気感度は、温度や応力によって変化することが知られている。非 特許文献2には、ホール素子からのアナログ信号を、連続時間方式の AD変換器でデ ジタル値に変換し、デジタル部の演算により、ホール素子の信号から温度や応力による変 動を補正する技術が開示されている。

磁場の検出精度を向上させるには、前述したようなスピニングカレント法や、ダイナミックエレメントマッチングを備えたAD変換器を利用する必要がある。しかし、AD変換

10

20

30

40

器でダイナミックエレメントマッチングを行う場合、前述のスパイク信号が寄生容量を介 してAD変換器内に混入し、磁場検出の精度を劣化させる問題が生じる。以下、これらの 問題点について詳述する。

【0064】

図8は、本実施形態によるホールセンサ1の関連技術のホールセンサに備えられた連続 時間型 AD変換器のトランスコンダクタンスアンプ-容量(以下、「Gm-C」と略 記する)積分器7の概略構成を示すブロック図である。図8(a)は、GM-C積分器7 の概略構成を示し、図8(b)は、GM-C積分器7に設けられたGmアンプ71bの回 路構成を示している。

【0065】

図8(a)に示すように、Gm-C積分器7は、不図示のホール素子が出力した信号が 入力するDEMスイッチ71aと、DEMスイッチ71aが出力する信号が入力するGm アンプ71bとを有している。また、Gm-C積分器7は、Gmアンプ71bが出力した 出力信号を切り替えるDEMスイッチ71cと、DEMスイッチ71cが出力する信号が 入力するGmアンプ71dとを有している。さらに、Gm-C積分器7は、Gmアンプ7 1dの一方の入出力端子間に接続された静電容量素子71eと、Gmアンプ71dの他方 の入出力端子間に接続された静電容量素子71fとを有している。

【0066】

図8(b)に示すように、Gmアンプ71bは、トランジスタ対710と、トランジス タ対710に流れる電流を生成する電流源711とを有している。Gmアンプ71bは、 Gmアンプ71bに入力する入力信号VIN(+),VIN(-)を出力電流I(+), I(-)に変換する電圧電流変換素子である。Gmアンプ71bは、入力信号VIN(+),VIN(-)の電圧値に応じた電流値の出力電流I(+),I(-)を出力する。 【0067】

Gmアンプ71bから出力した出力電流I(+),I(-)は、DEMスイッチ71c を介して静電容量素子71e,71fに充電される。Gmアンプ71dは、静電容量素子 71e,71fに充電された電荷量に応じた電圧値の出力電圧VOUT(+),-VOU T(-)を出力する。Gmアンプ71bの出力電流I(+),I(-)は、入力信号VI N(+),VIN(-)が0(V)の場合、通常0(A)となる。しかしながら、Gmア ンプ71bに備えられたトランジスタ対710を構成するトランジスタ710a及びトラ ンジスタ710bのそれぞれの電気的特性に製造ばらつき等の要因によりミスマッチが生 じると、Gmアンプ71bは、入力信号VIN(+),VIN(-)が0(V)であって も一定の出力電流I(+),I(-)を出力する。この現象は等価的にはGmアンプ71 bの入力部にオフセット電圧Voff11が入力された場合に相当する。図8(a)では、 このオフセット電圧Voff11は、DEMスイッチ71aとGmアンプ71bとの間に破 線の 印によって模式的に表されている。

オフセット電圧 Voff1を考慮した場合、連続時間型 AD 変換器より出力される デジタル出力信号は、以下の式(7)で表される。

[0068]

【数5】

デジタル出力:
$$\frac{VIN(+) - VIN(-) + Voff1}{Vref(+) - Vref(-)} \times 2^{N-1}(LSB)$$
 ・・・(7)

【0069】

式(7)に示すように、オフセット電圧 Voff1を考慮したデジタル出力信号は、オフセット電圧を考慮していないデジタル出力信号(式(1)参照)と比較して、オフセット電圧 Voff1の電圧分だけ誤差が生じる。オフセット電圧 Voff1の影響を低減するために、図8に示す連続時間型 AD変換器は、Gmアンプ71bの入出力段に、入力信号 VIN(+), VIN(-)を入力するトランジスタ710a,710bを入れ替える入力信号切替スイッチ71aを有している。さらに、連続時間型 変換器は、トラ

10

20



10

ンジスタ710a,710bの切り替えに伴って反転するGmアンプ71bの出力の極性 を再反転するDEMスイッチ71cを有している。入力信号切替スイッチ71a及びDE Mスイッチ71cは、DEM信号Sdeの極性に基づいて制御される。 【0070】

Gm - C積分器7に入力する入力信号VIN(+),VIN(-)は、Gmアンプ71 dに入力するまでに、DEMスイッチ71a及びDEMスイッチ71cのそれぞれで1回 ずつ合計2回切り替えられる。このため、入力信号VIN(+),VIN(-)は、復調 してGmアンプ71dの非反転入力端子(+)及び反転入力端子(-)にそれぞれ入力さ れる。これに対し、オフセット電圧Voff1は、Gmアンプ71dに入力するまでに、 DEMスイッチ71cで1回のみ切り替えられる。このため、Gmアンプ71dの非反転 入力端子(+)及び反転入力端子(-)には、DEM信号Sdeの極性反転に基づいて極 性の反転したオフセット電圧Voff1が交互に入力される。 【0071】

図9は、Gm - C積分器7の信号波形を示す図である。図9中の上段に示す「Sde」 は、DEM信号の信号波形を示し、下段に示す「Sis」は、Gmアンプ71dの非反転 入力端子(+)に入力する入力信号の信号波形を示している。図9中の上段の縦軸は電圧 を示し、下段の縦軸は電流を示し、横軸は時間を示している。図9中の左から右に向かっ て時の経過が示されている。

【0072】

20 図9に示すように、DEM信号Sdeの極性が反転すると、Gmアンプ71dに入力す る入力信号の極性も反転する。DEM信号Sdeの極性が高レベルの場合には、入力信号 の電流レベルは高レベルとなり、DEM信号Sdeの極性が低レベルの場合には、入力信 号の電流レベルは低レベルとなる。入力信号が高レベルのときの電流値は、Voff1・ Gmとなり、入力信号が低レベルのときの電流値は、 - Voff1・Gmとなる。ここで 「Voff1」は、オフセット電圧Voff1の電圧値を表し、「Gm」はGmアンプ 71 bのトランスコンダクタンスを表している。Gmアンプ71 dに入力する入力信号が 高レベルの電流値と低レベルの電流値とは絶対値が同じである。DEMスイッチ71a及 びDEMスイッチ71cの入出力の接続状態を切り替えることによってGmアンプ71b 内のトランジスタ710a,710bに入力する入力信号VIN(+),VIN(-)の 切り替え動作を行うと、Gm71dの出力信号には、正のオフセット電圧Voff1と負 30 のオフセット電圧Voff1とが交互に混入する。Gmアンプ71dの出力信号が入力す る1ビット量子化器(不図示)のデジタル出力信号はGmアンプ71dの出力信号をデジ タル出力信号に変換して得られる。このため、連続時間型 AD変換器のデジタル出力 信号にも、正のオフセット電圧Voff1と負のオフセット電圧Voff1とが交互に混 入する。1ビット量子化器から出力されたデジタル出力信号は、1ビット量子化器の後段 に設けられたデジタルフィルタ(不図示)によって平均化される。DA変換素子(不図示)が出力するリファレンス信号をVref(+),Vref(-)とすると、連続時間型

AD変換器が出力するデジタル出力信号は、以下の式(8)で表すことができる。 【数6】

デジタル出力信号:

$$\frac{\left(\frac{VIN(+) - VIN(-) + Voff1}{Vref(+) - Vref(-)}\right) + \left(\frac{VIN(+) - VIN(-) - Voff1}{Vref(+) - Vref(-)}\right)}{2} \times 2^{N-1}$$

$$= \frac{VIN(+) - VIN(-)}{Vref(+) - Vref(-)} \times 2^{N-1}(LSB) \cdot \cdot \cdot (8)$$

式(8)に示すように、連続時間型 AD変換器が出力するデジタル出力信号からオ フセット電圧Voff1に起因する誤差は除去される。

連続時間型 AD変換器がダイナミックエレメントマッチング機能を備えていてもG mアンプに生じるオフセット電圧の影響が完全に除去されるのは寄生容量などが生じてい ない理想的な場合である。ここで、ダイナミックエレメントマッチング機能を備えたGm - C積分器の出力信号の誤差の要因となる寄生容量を考慮した場合について説明する。図

50

10は、寄生容量を考慮した場合の連続時間型 AD変換器のGm-C積分器7の概略 構成を示すブロック図である。

(18)

【0073】

図10に示すように、DEM信号Sdeが送信される信号配線72とGmアンプ71b の入力部の信号配線73と間には、DEMスイッチ71bの容量や信号配線72,73間 に生じる容量によって寄生容量75が存在する。このため、DEM信号Sdeの極性が反 転するタイミングで寄生容量75を介して電荷+Q,-QがGm-C積分器7内に混入し てスパイク状のノイズが発生する。

[0074]

図11は、寄生容量75を考慮した場合のGm-C積分器7の信号波形を示す図である 10 。図11中の上段に示す「Sde」はDEM信号の信号波形を示し、中段に示す「Ssk 1」はGmアンプ71bに入力されるスパイク信号の信号波形を示し、下段に示す「Ss k2」はGmアンプ71dに入力されるスパイク信号の信号波形を示している。縦軸は電 圧を示し、横軸は時間を示している。図11中の左から右に向かって時の経過が示されて いる。

【0075】

図11に示すように、DEM信号Sdeの極性が反転するタイミングでスパイク状のス パイク信号Ssk1が発生する。スパイク信号Ssk1は、急峻に立ち上がり又は立ち下 がりその後元の電圧レベルに収束する。DEM信号Sdeの電圧レベルが低レベルから高 レベルに切り替わる場合には急峻に立ち上がるスパイク信号が発生する。一方、DEM信 号Sdeの電圧レベルが高レベルから低レベルに切り替わる場合には急峻に立ち下がるス パイク信号が発生する。正極側に急峻に立ち上がるスパイク信号と、負極側に急峻に立ち 下がるスパイク信号とはGmアンプ71bの入力部に交互に発生する。DEMスイッチ7 1eでGmアンプ71bの出力信号の反転動作が行われると、Gmアンプ71bの入力側 に発生するスパイク信号Ssk2は、図11中の下段に示すように、同じ極性のスパイク 信号としてGmアンプ71dに入力される。スパイク信号Ssk2は、デジタルフィルタ により平均化されるが、同じ極性であるため、平均化後もオフセット電圧Voff2とし て残存する。この場合に、連続時間型 AD変換器が出力するデジタル出力信号は、以 下の式(9)で表すことができる。

【数7】

デジタル出力信号:
$$\frac{VIN(+) - VIN(-) + Voff2}{Vref(+) - Vref(-)} \times 2^{N-1}(LSB)$$
 ・・・(9)

【0076】

ダイナミックエレメントマッチングによってGmアンプ71 b 内のトランジスタ71 0 a、710 b のミスマッチに起因するオフセット電圧 V o f f 1 の影響の低減を図っても 、連続時間型 A D 変換器にはスパイク信号に起因する新たなオフセット電圧 V o f f 2 が生じる。また、ホール素子から出力される磁場に依存するホール起電力信号は、数μ V から数m V 程度の微弱な電圧である。このため、スパイク信号に起因するオフセット電 圧 V o f f 2 によって生じるデジタル出力信号の誤差は無視できない大きさとなる。 【0077】

近年、ホール素子を使った磁場検出装置の技術分野では、高精度・高分解能な磁場検出 装置が求められるようになっている。本願発明者らは、上述のスパイク信号に起因する新 たなオフセット電圧が生じることを発見し、これが磁場検出装置の高精度化の妨げになる ことを見出した。

このスパイク信号を生じさせないようにすることは困難であるため、鋭意検討した結果 、本願発明者らは、離散時間型AD変換器を採用し、ホール素子のホール起電力に応じた 第1のアナログ信号をサンプリングしないサンプリング非実行期間に、第1のアナログ信 号が送信されるアナログ信号パスのダイナミックエレメントマッチングを行うことで、ス パイク信号の影響が低減され、高精度かつ高分解能なホールセンサの作製に成功した。 【0078】 30

20

(19)

(変形例)

次に、本実施形態の変形例によるホールセンサ1について図1を参照しつつ図12を用 いて説明する。本変形例によるホールセンサ1は、増幅器4と離散時間型AD変換器6と の間に変調スイッチ11及び復調スイッチ9を備えている点に特徴を有している。以下、 図1に示すホールセンサ1と異なる点のみを簡述する。また、図1に示すホールセンサ1 と同一の作用・機能を奏する構成要素には同一の符号を付して、その説明は省略する。 【0079】

電流方向切替スイッチ31でホール素子2のオフセット電圧の極性を反転させる場合、 図1に示すように、増幅器4の出力は離散時間型AD変換器6に直接入力される構成とな る。一方、ホール起電力信号の極性を反転させる場合、図12に示すように、ホールセン サ1は、離散時間型AD変換器6に設けられた変調スイッチ11と復調スイッチ9とを有 している。変調スイッチ11は増幅器4の前段に設けられ、復調スイッチ9は増幅器4の 後段に設けられている。変調スイッチ11は、電流方向切替スイッチ31から出力された 2つのホール起電力信号を切り替えて増幅器4の非反転入力端子(+)と非反転入力端子 (-)に交互に入力する構成を有する。復調スイッチ9は、増幅器4から出力されるホー ル起電力信号を入力する前に、ホール起電力信号を直流信号に戻す構成を有する。 【0080】

また、スピニングカレント法は、磁場強度に依存する電位差「Vh(+)-Vh(-) 」の信号とオフセット電圧Voffとを分離する技術である。図1に示すホールセンサ1 では、ホール素子2の駆動電流方向の切り替えに伴ってオフセット電圧を反転させている (図6参照)。これに対し、本変形例によるホールセンサ1は、電流方向切替スイッチ3 1と増幅器4の接続方法を変更することにより90°方向に駆動電流を通電した際のホー ル起電力信号Vh(90)を反転させることで、磁場に依存する電位差「Vh(+)・V h(-)」を反転させる構成となっている。変調スイッチ11はVh(90)の極性を反 転させるスイッチであり、増幅器4へ入力されるホール起電力信号Vh(0)及びホール 起電力信号Vh(90)は、以下の式(10)及び式(11)で表される。すなわち、増 幅器4へ入力されるホール起電力信号Vh(90)は、増幅器4へ入力されるホール起電 力信号Vh(0)に対して磁場に依存する電位差「Vh(+)・Vh(-)」が反転した 信号となる。

V h (0) = V h (+) - V h (-) - V o f f · · · (10) V h (90) = - (V h (+) - V h (-)) - V o f f · · · (11) [0081]

ホール素子2から出力されたホール起電力Vh(90)は、変調スイッチ11で極性の 反転動作が行われた後、増幅器4によって増幅され、復調スイッチ9により極性が再反転 される。復調スイッチ9の通過後に磁場に依存する電位差「Vh(+)・Vh(-)」の 信号は直流に戻る。一方、オフセット信号Voffはホール素子2の駆動電流方向によっ て極性が反転する。そのため、復調スイッチ9から出力されるホール起電力信号は、前述 の式(5)及び式(6)で表される信号と等しくなり、離散時間型AD変換部に入力され る。この場合、ホールセンサ1の製造時のばらつきに伴って発生する、増幅器4の持つオ フセット電圧に関しても、ホール素子2の持つオフセット電圧Voffと同様に極性の反 転が行われる。このため、増幅器4の持つオフセット電圧もホール素子2の持つオフセッ ト電圧Voffと同時にデジタルフィルタ62dにより取り除くことが可能である。 【0082】

〔第2の実施形態〕

次に、本発明の第2の実施形態によるホールセンサ及びホール起電力検出方法について 図1を参照しつつ図13及び図14を用いて説明する。本実施形態によるホールセンサは 、上記第1の実施形態によるホールセンサ1と比較して、全体構成は同一であるものの、 離散時間型AD変換器の構成が異なっている。したがって、以下、本実施形態によるホー ルセンサについて、上記第1の実施形態によるホールセンサ1と異なる点のみを説明する 10

20

30

[0083]

図13は、本実施形態によるホールセンサに備えられた離散時間型AD変換器6の概略 構成を示すブロック図である。図13に示すように、本実施形態における離散時間型AD 変換器6は、上記第1の実施形態における離散時間型AD変換器6と同様に、サンプリン グ非実行期間とサンプリング実行期間とを有し、サンプリング実行期間にサンプリングし た第1のアナログ信号をデジタル信号に変換するようになっている。上記第1の実施形態 と同様に、第1のアナログ信号は、入力信号VIN(+),VIN(-)からリファレン ス電圧信号Vref(+),Vref(-)を減算した信号が相当する。 【0084】

(20)

図13に示すように、離散時間型AD変換器6は、AD変換部62と、DEM部61と ¹⁰ を有している。AD変換部62は、減算器62aと、制御信号生成部5(図1参照)から 出力されたサンプル信号Sspの極性に応じて積分動作を行うSC積分器62bと、サン プル信号Sspに応じて+1又は-1の出力を更新する1ビット量子化器(クロックトコ ンパレータ)62cとを有している。また、AD変換部62は、1ビット量子化器62c の出力信号が入力するデジタルフィルタ62dと、1ビット量子化器62cの出力信号が 入力するDA変換素子62eと、DA変換素子62eから出力されるリファレンス電圧信 号Vref(+),Vref(-)の各電圧信号を保持するバッファアンプ62f及びバ ッファアンプ62gとを有している。

【0085】

DEM部61は、SC積分器62bの入出力端子に設けられている。DEM部61は、 DEM信号Sdeの極性に従って入出力の接続を入れ替えるDEMスイッチ61a及びD EMスイッチ61bを有している。DEMスイッチ61aはSC積分器62bの入力側に 設けられ、DEMスイッチ61bはSC積分器62bの出力側に設けられている。DEM スイッチ61aは、減算器62aが出力する第1のアナログ信号が入力する。第1のアナ ログ信号は差動信号である。DEMスイッチ61aは、差動信号の正側及び差動信号の負 側を入力可能なように2つの入力端子と、入力した第1のアナログ信号をSC積分器62 bに出力する2つの出力端子とを有している。出力端子の一方は、第1のアナログ信号を 構成する差動信号の正側を出力し、出力端子の他方は、第1のアナログ信号を構成する差 動信号の負側を出力する。

【0086】

DEMスイッチ61bは、SC積分器62bが積分した第1のアナログ信号が入力する 。SC積分器62bは、第1のアナログ信号を構成する正側及び差動信号の負側のいずれ も積分する。このため、DEMスイッチ61bは、積分された差動信号の正側及び負側を 入力可能なように2つの入力端子を有している。また、DEMスイッチ61bは、入力し た第1のアナログ信号を1ビット量子化器62cに出力する2つの出力端子を有している 。出力端子の一方は、第1のアナログ信号を構成する差動信号の正側を出力し、出力端子 の他方は、第1のアナログ信号を構成する差動信号の負側を出力する。

[0087]

DEM部61は、第1のアナログ信号が送信されるアナログ信号パス68に設けられて いる。アナログ信号パス68は、減算器62a、SC積分器62b及び1ビット量子化器 ⁴⁰ 62cで構成されている。

DEMスイッチ61a,61bはそれぞれ、DEM信号Sdeの極性に応じて、一方の 入力端子と一方の出力端子とを接続するとともに他方の入力端子と他方の出力端子とを接 続したり、一方の入力端子と他方の出力端子とを接続するとともに他方の入力端子と一方 の出力端子とを接続したりする。DEM部61は、DEMスイッチ61a,61bのそれ ぞれの入出力端子の接続関係を切り替えることによりアナログ信号パス68のダイナミッ クエレメントマッチングを行うようになっている。

【0088】

SC積分器62bは、演算増幅器602(図3参照)を有している。演算増幅器602 は、非反転入力端子(+)及び反転入力端子(-)の入力部に差動対の2つのトランジス ⁵⁰

20

タ(不図示)を有している。この2つのトランジスタの電気的特性等のミスマッチにより 、演算増幅器602の出力電圧にはオフセット電圧Voff3が生じる。図13では、こ のオフセット電圧Voff3は、DEMスイッチ61aとSC積分器62bとの間に 印 で模式的に表されている。本実施形態によるホールセンサは、オフセット電圧Voff3 を演算増幅器602の出力電圧から除去するためにDEMスイッチ61a,61bをSC 積分器62bの入出力側に設けた構成を有している。これにより、図8及び図9を用いて 説明したように、本実施形態によるホールセンサは、DEM信号Sdeの極性に応じて演 算増幅器602の差動対を構成する2つのトランジスタを入れ替えて使用できるため演算 増幅器602の出力電圧からオフセット電圧Voff3を除去することができる。本実施 形態において、DEM信号Sdeの極性が高レベルの場合のデジタル出力信号は、以下の 式(12)で表され、DEM信号Sdeの極性が低レベルの場合のデジタル出力信号は、

(21)

【数8】

デジタル出力信号: $\frac{VIN(+) - VIN(-) + Voff3}{Vref(+) - Vref(-)} \times 2^{N-1}(LSB)$ · · · (12) デジタル出力信号: $\frac{VIN(+) - VIN(-) - Voff3}{Vref(+) - Vref(-)} \times 2^{N-1}(LSB)$ · · · (13)

【0089】

DEM信号Sdeの極性が高レベルのときに1ビット量子化器62cが出力するデジタ 20 ル出力信号と、DEM信号Sdeの極性が低レベルの時に1ビット量子化器62cが出力 するデジタル出力信号とは、デジタルフィルタ62dで平均化される。このため、デジタ ル出力信号に重畳しているオフセット電圧Voff3は除去される。すなわち、式(12)及び式(13)における「Voff3」の項は相殺される。

[0090]

本実施形態におけるDEM動作は、DEM信号Sdeが極性反転することによって生じ るスパイク信号の影響を離散時間型AD変換器6が出力するデジタル出力信号に与えない ために、上記第1の実施形態と同様に、サンプル休止時間内で実行される。ここで、本実 施形態によるホールセンサでのサンプル休止時間における1ビット量子化器62cの入力 部のスイッチの開閉状態について図14を用いて説明する。図14は、1ビット量子化器 62cの内部構成とともに、サンプル休止時間におけるスイッチ606a,606bの開 閉状態を示す図である。また、図14には、理解を容易にするため、1ビット量子化器6 2cに接続されたDEMスイッチ61bと、DEMスイッチ61bに接続されたSC積分 器62bと、SC積分器62bに接続されたDEMスイッチ61aとが併せて図示されて いる。

【0091】

図14に示すように、1ビット量子化器62cは、DEMスイッチ61bの一方の出力 端子から出力された出力信号が入力するスイッチ606aと、DEMスイッチ61bの他 方の出力端子から出力された出力信号が入力するスイッチ606bとを有している。また 、1ビット量子化器62cは、スイッチ606a,606bのそれぞれから出力された出 力信号が入力する比較器605を有している。さらに、1ビット量子化器62cは、比較 器605の一方の入力端子及びスイッチ606aの出力端子に一方の電極が接続され、他 方の電極が基準電位となる静電容量素子607aと、比較器605の他方の入力端子及び スイッチ606bの出力端子に一方の電極が接続され、他方の電極が基準電位となる静電 容量素子607bとを有している。

【0092】

1ビット量子化器62cは、制御信号生成部5(図1参照)が出力するサンプル信号S spの極性反転に同期して+1または-1の出力が更新されるクロックトコンパレータで 構成されている。1ビット量子化器62cは、スイッチ606a,606bが閉状態の間 に静電容量素子607a,607bにSC積分器62bの出力信号の信号レベルに応じた 10

30

電荷を蓄積する。また、1ビット量子化器62cは、スイッチ606a,606bが閉状 態から開状態に切り替わるタイミングで静電容量素子607a,607bに蓄積している 電荷量の大小に応じて比較器605の出力を更新する。サンプル休止時間ではスイッチ6 06a,606bは常に開状態となっている。また、DEM信号Sdeは、サンプル休止 時間に反転するように設定されている。さらに、サンプル休止時間は、スパイク信号Ss kが基準電位レベルに収束するのに十分な期間となるように設定されている。このため、 DEM信号Sdeが送信される信号配線65とDEMスイッチ61aとSC積分器62b とを接続する信号配線67との間に形成される寄生容量66に起因するスパイク信号Ss kが、SC積分器62bに入力され、DEMスイッチ61bを介して1ビット量子化器6 2cに入力したとしても、静電容量素子607a,607bには蓄積されない。これによ り、静電容量素子602b,602cに保持された電荷量は一定値を維持する。したがっ て、本実施形態によるホールセンサはデジタル出力信号からスパイク信号の影響を除去で きる。

(22)

【0093】

(第3の実施形態)

本発明の第3の実施形態について図1を参照しつつ図15及び図16を用いて説明する 。本実施形態によるホールセンサは、上記第1の実施形態によるホールセンサ1と比較し て、全体構成は同一であるものの、離散時間型AD変換器の構成が異なっている。本実施 形態によるホールセンサは、ダイナミックエレメントマッチングを行うAD変換器として 離散時間方式の2重積分AD変換器(離散時間型積分型AD変換器の一例)を備えた点に 特徴を有している。したがって、以下、本実施形態によるホールセンサについて、上記第 1の実施形態によるホールセンサ1と異なる点のみを説明する。

【0094】

図15は、本実施形態によるホールセンサに備えられた離散時間型AD変換器6の概略 構成を示すブロック図である。図15に示すように、本実施形態における離散時間型AD 変換器6は、上記第1の実施形態における離散時間型AD変換器6と同様に、サンプリン グ非実行期間とサンプリング実行期間とを有し、サンプリング実行期間にサンプリングし た第1のアナログ信号をデジタル信号に変換するようになっている。入力信号VIN(+),VIN(-)が第1のアナログ信号に相当し、リファレンス電圧信号Vref(+) ,Vref(-)が第2のアナログ信号に相当する。 【0095】

図15に示すように、離散時間型AD変換器6は、制御信号生成部5(図1参照)から 出力されたサンプル信号Sspの極性に応じて積分動作を行うSC積分器62bと、サン プル信号Sspに応じて+1又は-1の出力を更新する1ビット量子化器(クロックトコ ンパレータ)62cとを有している。また、AD変換部62は、1ビット量子化器62c の出力信号が入力するDA変換素子62eと、DA変換素子62eから出力されるリファ レンス電圧信号Vref(+),Vref(-)の各電圧信号を保持するバッファアンプ 62f及びバッファアンプ62gとを有している。さらに、AD変換部62は、SC積分 器62の入力部に入力信号VIN(+),VIN(-)とリファレンス電圧信号Vref (-),Vref(+)とのいずれか一方を選択する選択部62hと、1ビット量子化器 62cが出力するデジタル出力信号が入力され、リファレンス電圧信号Vref(-)か らリファレンス電圧信号Vref(+)を減算した差信号を積算した回数をカウントする カウンタ部62iとを有している。

[0096]

選択部62hは、入力信号VIN(+)が入力するスイッチ621aと、入力信号VI N(-)が入力するスイッチ621bと、リファレンス電圧信号Vref(+)が入力す るスイッチ621cと、リファレンス電圧信号Vref(-)が入力するスイッチ621 dとを有している。スイッチ621aは、入力信号VIN(+)が入力する入力端子と、 SC積分器62bの非反転入力端子(+)及びスイッチ621dの出力端子に接続された 出力端子とを有している。スイッチ621bは、入力信号VIN(-)が入力する入力端 10

20

子と、SC積分器62bの反転入力端子(-)及びスイッチ621cの出力端子に接続された出力端子とを有している。スイッチ621cは、DEMスイッチ61bを介してバッファアンプ62gの出力端子に接続された入力端子と、SC積分器62bの反転入力端子(-)に接続された出力端子とを有している。スイッチ621dは、DEMスイッチ61 bを介してバッファアンプ62fの出力端子に接続された入力端子と、SC積分器62b の非反転入力端子(+)に接続された出力端子とを有している。選択部62hは、制御信 号生成部5が生成して出力する選択信号SSの極性に応じてSC積分器62bへ入力する 信号を選択するようになっている。

【0097】

SC積分器62bは、選択部62hを介して入力する入力信号VIN(+)から入力信 10 号VIN(-)を減算した電圧値をサンプル信号Sspに応じて一定のサンプル回数積算 し、その後リファレンス電圧信号Vref(-)の電圧値からリファレンス電圧信号Vr ef(+)の電圧値を減算した電圧値をサンプル信号Sspに応じて積算する。SC積分 器62bは、リファレンス電圧信号Vref(-)からリファレンス電圧信号Vref(+)を減算した電圧値が負の値に反転するまで積算する。SC積分器62bは、1ビット 量子化器62cが出力するデジタル出力信号が低レベルから高レベルへの切り替わりに基 づいて出力信号の反転するタイミングを判定する。

【0098】

カウンタ部62iは、カウント信号Sctに応じてリファレンス電圧信号Vref(-)の電圧値からリファレンス電圧信号Vref(-)の電圧値を減算した電圧値を積算し 20 た回数をカウントする。カウント信号Sctは、制御信号生成部5によって生成され、制 御信号生成部5からカウンタ部62iに入力される。なお、図1では、カウント信号Sc tの図示は省略されている。

【 0 0 9 9 】

ここで、図15を参照しつつ図16を用いて離散時間型AD変換器6の動作について説 明する。図16は、離散時間型AD変換器6の各部の信号波形を示す図である。図16中 の1段目の「Ssp」はサンプル信号の信号波形を示し、2段目の「Ss」は選択信号の 信号波形を示し、3段目の「Sct」はカウンタ信号の信号波形を示している。図16中 の4段目の「CT」はカウンタ部62iがリファレンス電圧信号Vref(+),Vre f(-)をカウントしたカウント数を示し、5段目の「Sde」はDEM信号の信号波形 を示し、「SC-OUT」はSC積分器62bの出力電圧の信号波形を示し、「QT-O UT」は1ビット量子化器62cの出力信号波形を示している。

30

【 0 1 0 0 】

図16に示すように、カウント信号Sctは、選択信号Ssの極性が高レベルとなりリファレンス電圧信号Vref(+),Vref(-)が積算される場合のみ、サンプル信号Sspと同期した波形となる。この際、カウンタ部62iのカウントするカウント数「CT」の値N(Nは、負数を除く整数)は、1ビット量子化器62cの出力信号QT-OUTの極性が高レベルに切り替わった際に最終値となる。

[0101]

図16では、時刻t0から時刻t1までの期間が、入力信号VIN(+)の電圧値から
 40
 入力信号VIN(-)の電圧値を減算した電圧値をSC積分器62bにおいて積分する期
 間である。時刻t1から時刻t2までの期間が、リファレンス電圧信号Vref(-)の
 電圧値からリファレンス電圧信号Vref(+)の電圧値を減算した電圧値をSC積分器
 62bにおいて積分する期間である。SC積分器62bの出力電圧「SC-OUT」に示
 すように、入力信号VIN(+)の電圧値から入力信号VIN(-)の電圧値を減算した
 電圧値の積算数が多いほど、リファレンス電圧信号Vref(-)の電圧値からリファレンス電圧信号Vref(+)の電圧値から入力信号VIN(-)の電圧値
 6に示す VINは、入力信号VIN(+)の電圧値から入力信号VIN(-)の電圧値
 を減算した電圧値を表し、 Vrefは、リファレンス電圧信号Vref(-)の電圧値
 からリファレンス電圧信号Vref(+)の電圧値を減算した電圧値にオフセット電圧V

off4(詳細は後述)を加算した電圧値を表している。カウント数「CT」は、入力信号VIN(+)の電圧値から入力信号VIN(-)の電圧値を減算した電圧値が大きいほどNの値は増加する。本実施形態における離散時間型AD変換器6において採用している2重積分AD変換器では、カウンタ部62iがカウントするカウント数「CT」の値「N」がデジタル出力信号に相当する。

【0102】

図15に戻って、2重積分AD変換器の構成を採用した離散時間型AD変換器6につい ても、上記第1及び第2の実施形態における離散時間型AD変換器6と同様に、バッファ アンプ62f,62gにおいて生じるオフセット電圧Voff4やSC積分器62b内の 演算増幅器602において生じるオフセット電圧により、デジタル出力信号に誤差が生じ る。なお、図15では、理解を容易にするため、オフセット電圧Voff44は、バッファ アンプ62fとDEMスイッチ61aとの間に 印で模式的に図示されている。しかしな がら、本実施形態によるホールセンサは、上記第1及び第2の実施形態によるホールセン サと同様に、DEMスイッチ62f,62gを備えているので、バッファアンプ62f, 62gなどの各素子間のミスマッチに伴う誤差を低減できる。また、本実施形態によるホ ールセンサは、上記第1及び第2の実施形態によるホールセンサと同様に、サンプル休止 時間にDEM動作を実行するように調整されている。これにより、本実施形態によるホー

上記第1から上記第3の実施形態における各構成は、同時に実施することも可能であり、AD変換器内の複数の箇所でダイナミックエレメントマッチングを行い、各素子の入れ ²⁰ 替えのタイミングをサンプル休止時間に調整することも好適である。

【符号の説明】 【0103】 1 ホールセンサ 2 ホール素子

2 a 第 1 端子 2 b 第 2 端子 2 c 第 3 端子 2 d 第 4 端子 3 駆動部

4 増幅器

5 制御信号生成部

6 離散時間型 A D 変換器

31 電流方向切替スイッチ

33 電源入力端子

- 3 4 基準電位入力端子
- 35 駆動電源
- 61 DEM部

6 1 a , 6 1 b D E M スイッチ

6 2 A D 変換部

62a 減算器

6 2 b S C 積分器

6 2 c 1 ビット量子化器

62d デジタルフィルタ

62e DA変換素子

62f,62g バッファアンプ

6 2 h 選択部

62i カウンタ部 601a~601h スイッチ

602 演算増幅器

30

10











【図4】





【図5】



【図6】















【図10】



【図11】



【図12】





【図14】



【図15】





JP 6159296 B2 2017.7.5

フロントページの続き

審査官 山崎 仁之

(58)調査した分野(Int.CI., DB名)

G 0 1 R 3 3 / 0 7 H 0 1 L 4 3 / 0 6