## (12) 公開特許公報(A)

(11) 特許出願公開番号

## 88

				(43) 4	公開日	平成2	特開 ( 3年3月	月 <b>2011</b> P <b>20</b> 11- 3日 (20	-44688 44688A) 11.3.3)
(51) Int.Cl.		FΙ				テー	73-1	ド(参考	<b>芩</b> )
HO1L 21/28	(2006.01)	HO1L	21/28	301B		$4\mathrm{M}$	104		
HO1L 29/47	(2006.01)	HO1L	21/28	301R					
HO1L 29/872	(2006.01)	HO1L	29/48	D					
HO1L 29/78	(2006.01)	HO1L	21/28	Α					
HO1L 29/12	(2006.01)	HO1L	29/78	653A					
		審査請求 未	清水 請水	真の数 12	OL	(全 25	5 頁)	最終則	員に続く
21) 出願番号	特願2010-152084	(P2010-152084)	 (71) 出願人	00011602	24				
(22) 出願日	平成22年7月2日(	2010.7.2)	, , , , , , , , , , , , , , , , , , , ,	ローム株	式会社				
31)優先権主張番号	特願2009-170239	(P2009-170239)		京都府京	都市右	京区西	院溝崎	町21	番地
32) 優先日	平成21年7月21日	(2009.7.21)	(74)代理人	. 10008770	)1				
33)優先権主張国	日本国(JP)			弁理士	稲岡	耕作			
			(74)代理人	10010132	28				
				弁理士	川崎	実夫			
			(72)発明者	下 中野 佑	紀				
				京都市右	京区西	院溝崎	町21	番地	ローム
				株式会社	内				
			F <i>ターム</i> (*	<b>参考)4M10</b> 4	AA03	BB01	BB05	BB14	BB16
					BB40	CC01		DD21	DD34
					DD37	DD43	FFUI	FF13	FF35
					6003	0009	ππυδ		

(54) 【発明の名称】半導体装置および半導体装置の製造方法

## (57)【要約】

(19) 日本国特許庁(JP)

【課題】製造コストの増加を抑制しつつ、SiC基板の 一方面に直接接合されるメタル層の接続信頼性を向上で き、さらにはSiC基板に対するメタル層のオーミック 接合を確保することのできる半導体装置およびその製造 方法を提供すること。

【解決手段】SiC基板2を有する半導体装置1におい て、SiC基板2の裏面22側の表層部分に、表面21 側の表層部分よりもカーボンが高濃度に含まれる高カー ボン濃度SiC層3を形成する。そして、その高カーボ ン濃度SiC層3の表面にドレイン電極17を直接接合 する。

【選択図】図1



【特許請求の範囲】

## 【請求項1】

SiCからなる半導体層と、

前記半導体層の一方面に直接接合されたメタル層とを含み、

- 前記半導体層の一方側の表層部分には、他方側の表層部分よりもカーボンが高濃度に含まれる高カーボン濃度層が形成されている、半導体装置。
- 【請求項2】
  - SiCからなる半導体層と、
  - 前記半導体層の一方面に直接接合されたメタル層とを含み、
- 前記半導体層の一方側の表層部分には、SiC固有の結合エネルギよりも高い結合エネ <sup>10</sup> ルギを有する高エネルギ層が形成されている、半導体装置。
- 【請求項3】
- 前記半導体層は、相対的に不純物濃度が高い半導体基板と、前記半導体基板の表面に形成された相対的に不純物濃度が低いエピタキシャル層とを含み、
- 前記高カーボン濃度層は、前記半導体基板の裏面側の表層部分に形成されている、請求項1に記載の半導体装置。
- 【請求項4】

前記半導体基板の不純物濃度が、1×10<sup>17</sup> cm<sup>-3</sup>以上である、請求項3に記載の 半導体装置。

【請求項5】

前記半導体基板の不純物濃度が、1×10<sup>1 8</sup> cm<sup>-3</sup>~1×10<sup>2 1</sup> cm<sup>-3</sup>である、請求項4に記載の半導体装置。

【請求項6】

前記メタル層は、前記半導体層の側からTi、NiおよびAgがこの順に積層されたT i/Ni/Ag積層構造を有する、請求項1~5のいずれか一項に記載の半導体装置。

【 請 求 項 7 】

前記メタル層は、Ti/Ni/Ag積層構造にさらにAuが積層されたTi/Ni/A g/Au積層構造を有する、請求項6に記載の半導体装置。

【請求項8】

前記半導体層は、前記一方側に形成されたドレインと、前記ドレインの反対側の前記他 <sup>30</sup> 方側に形成されたゲートおよびソースとを含む縦型トランジスタ構造を有しており、 前記メタル層が、前記ドレインに接合されたドレイン電極である、請求項1~7のいず

れか一項に記載の半導体装置。

【請求項9】

熱処理により、SiCからなる半導体層の一方面側の表層部分に、他方面側の表層部分よりもカーボンが高濃度に含まれる高カーボン濃度層を形成する工程と、

前記高カーボン濃度層にメタルを直接接合する工程とを含む、半導体装置の製造方法。 【請求項10】

前記高カーボン濃度層を形成する工程における熱処理温度が1400 以上である、請求項9に記載の半導体装置の製造方法。

【請求項11】

前記高カーボン濃度層を形成する工程が、前記半導体層を不活性ガス中で熱処理する工程と、その熱処理工程後に前記半導体層を酸化させることにより前記半導体層の一方面に酸化膜を形成する工程と、前記酸化膜を除去する工程とを含む、請求項9または10に記載の半導体装置の製造方法。

【請求項12】

前記高カーボン濃度層を形成する工程が、前記半導体層を、酸化ガス中、1400 以下で熱処理することにより前記半導体層の一方面に酸化膜を形成する工程と、前記酸化膜 を除去する工程とを含む、請求項9に記載の半導体装置の製造方法。 【発明の詳細な説明】

50

40

【技術分野】

[0001]

本発明は、SiCが使用された半導体装置およびその製造方法に関する。

【背景技術】

[0002]

近年、高耐圧、低オン抵抗を実現する次世代のパワーデバイス材料として、SiC(シ リコンカーバイト:炭化ケイ素)の使用が検討されている。

(3)

パ ワ ー デ バ イ ス の 微 細 化 お よ び オ ン 抵 抗 の 低 減 の た め の 構 造 と し て 、 ト レ ン チ ゲ ー ト 構 造が知られている(たとえば、特許文献1参照)。

特許文献1の半導体装置において、SiCからなるソース領域に電気的に接続されるソ ース電極を形成するには、まず、ニッケル(Ni)膜がソース領域に成膜された後、当該 N i 膜が1000 で5分間アニールされる。これにより、ニッケルシリサイド層が形成 される。その後、たとえば、アルミニウム(A1)からなるメタル層が積層されて、配線 電極が形成される。こうして、ソース電極が形成される。

【先行技術文献】

【特許文献】

[0003]

【特許文献1】特開2007-258465号公報

【発明の概要】

【発明が解決しようとする課題】

 $\begin{bmatrix} 0 & 0 & 0 & 4 \end{bmatrix}$ 

しかしながら、従来の手法のように、SiCにニッケルシリサイド層を形成し、当該ニ ッケルシリサイド層にA1などのメタル層を積層するやり方では、シリサイド時にSiC 中に残留するカーボン(C)が、ニッケルシリサイド層におけるメタル層との界面近傍に 析出する。そのため、当該界面近傍に、Cが多く含有されるカーボン層が形成される。そ して、ニッケルシリサイド層に対するカーボン層の密着性が乏しいことから、ニッケルシ リサイド層とカーボン層との間で層剥がれを生じるおそれがある。この種の層剥がれは、 V D M I S F E T (Vertical Double-diffused Metal Insulator Semiconductor Field E ffect Transistor)やSBD(Schottky Barrier Diode)の裏面電極を形成する場合など に発生しやすい。

[0005]

一方、A1の堆積に先立ってカーボン層を除去することにより、層剥がれを防止するこ とが考えられる。しかし、カーボン層を除去する工程が余計に必要になるため、工程数が 増加し、製造コストが増加する。

本発明の目的は、製造コストの増加を抑制しつつ、SiC基板の一方面に直接接合され るメタル層の接続信頼性を向上でき、さらにはSiC基板に対するメタル層のオーミック 接合を確保することのできる半導体装置およびその製造方法を提供することにある。 【課題を解決するための手段】

[0006]

40 本発明の一の局面に係る半導体装置は、SiCからなる半導体層と、前記半導体層の一 方面に直接接合されたメタル層とを含み、前記半導体層の一方側の表層部分には、他方側 の表層部分よりもカーボンが高濃度に含まれる高カーボン濃度層が形成されている。

この構成によれば、SiCからなる半導体層の一方面に対して、メタル層が直接接合さ れているので、半導体層とメタル層との間にシリサイド層やカーボン層が介在されていな い。そのため、半導体層とメタル層との間の層剥がれを防止することができる。その結果 、半導体層に対するメタル層の接続信頼性を向上させることができる。

また、半導体基板の一方側の表層部分には、他方側の表層部分よりもカーボンが高濃度 に含まれる高カーボン濃度層が形成されている。そのため、シリサイド層を介してSiC とメタルとを接合させる場合と同様に、半導体層に対してメタル層をオーミック接合させ

20

10

ることができる。

そして、このような半導体装置は、たとえば、本発明の半導体装置の製造方法により製造することができる。すなわち、熱処理により、 S i C からなる半導体層の一方面側の表層部分に、他方面側の表層部分よりもカーボンが高濃度に含まれる高カーボン濃度層を形成する工程と、前記高カーボン濃度層にメタルを直接接合する工程とを含む、半導体装置の製造方法により製造することができる。

(4)

[0008]

この方法によれば、半導体層の一方側の表層部分に高カーボン濃度層が形成され、その 高カーボン濃度層にメタルが直接接合されてメタル層が形成される。半導体層の一方面上 にシリサイド層を形成しないので、シリサイド層上のカーボン層を除去するための工程を 実行する必要がない。そのため、工程数の増加を抑制することができる。その結果、製造 コストの増加を抑制することができる。

【 0 0 0 9 】

また、本発明の他の局面に係る半導体装置は、 S i C からなる半導体層と、前記半導体層の一方面に直接接合されたメタル層とを含み、前記半導体層の一方側の表層部分には、 S i C 固有の結合エネルギよりも高い結合エネルギを有する高エネルギ層が形成されている。

この構成によれば、SiCからなる半導体層の一方面に対して、メタル層が直接接合されているので、半導体層とメタル層との間にシリサイド層やカーボン層が介在されていない。そのため、半導体層とメタル層との間の層剥がれを防止することができる。その結果、半導体層に対するメタル層の接続信頼性を向上させることができる。

また、半導体基板の一方側の表層部分には、SiC固有の結合エネルギよりも高い結合 エネルギを有する高エネルギ層が形成されている。そのため、シリサイド層を介してSi Cとメタルとを接合させる場合と同様に、半導体層に対してメタル層をオーミック接合さ せることができる。

また、本発明の半導体装置において、前記半導体層は、相対的に不純物濃度が高い半導体基板と、前記半導体基板の表面に形成された相対的に不純物濃度が低いエピタキシャル 層とを含んでいてもよい。その場合、前記高カーボン濃度層は、前記半導体基板の裏面側 の表層部分に形成されていてもよい。

【0011】

この構成では、高カーボン濃度層が、相対的に不純物濃度が高い半導体基板に形成され ているので、半導体基板に対して、メタル層を低い抵抗値でオーミック接合することがで きる。

また、半導体基板の不純物濃度は、1×10<sup>17</sup> cm<sup>-3</sup>以上であることが好ましく、 1×10<sup>18</sup> cm<sup>-3</sup>~1×10<sup>21</sup> cm<sup>-3</sup>であることがさらに好ましい。 【0012】

半導体基板の不純物濃度が1×10<sup>17</sup> cm<sup>-3</sup>以上であれば、半導体基板に対して、 メタル層をより良好にオーミック接合することができる。

また、半導体層に接合されるメタル層は、半導体層の側からTi、NiおよびAgがこ の順に積層されたTi/Ni/Ag積層構造を有していてもよく、当該積層構造にさらに Auが積層されたTi/Ni/Ag/Au積層構造を有していてもよい。 【0013】

また、半導体層が、前記一方側に形成されたドレインと、前記ドレインの反対側の前記 他方側に形成されたゲートおよびソースとを含む縦型トランジスタ構造を有している場合 、前記メタル層は、ドレインに接合されたドレイン電極であってもよい。

なお、縦型トランジスタ構造において、ドレインの概念には、半導体層に第1導電型の 不純物が注入されて形成されたドレイン(ドリフト領域)領域が含まれる。また、ゲート の概念には、半導体層に第2導電型の不純物が注入された形成され、半導体装置の動作時 にチャネルが形成されるボディ領域、当該ボディ領域上に形成されたゲート絶縁膜、およ 10

30

び当該ゲート絶縁膜を挟んでボディ領域に対向するゲート電極が含まれる。また、ソース には、半導体層に第1導電型の不純物が注入されて形成されたソース領域が含まれる。 【0014】

また、本発明の半導体装置の製造方法では、前記高カーボン濃度層を形成する工程における熱処理温度が1400 以上であることが好ましい。

1400 以上の熱処理により、SiC中のSi原子を半導体層の一方側から効率よく 昇華させることができる。そのため、高カーボン濃度層を効率よく形成することができる 。また、たとえば、半導体層に不純物イオンが注入されている場合、1400 以上の熱 処理工程中に、高カーボン濃度層の形成と並行して、不純物イオンを活性化させることが できる。熱処理工程と活性化工程とを1工程に集約することができるので、工程数を低減 することができる。その結果、製造コストを低減することができる。

【 0 0 1 5 】

また、前記高カーボン濃度層を形成する工程は、前記半導体層を不活性ガス中で熱処理 する工程と、その熱処理工程後に前記半導体基板を酸化させることにより前記半導体層の 一方面に酸化膜を形成する工程と、前記酸化膜を除去する工程とを含んでいることが好ま しい。

熱処理の温度が高すぎると、一方側の表層部分にSiがほとんど残らず、当該部分にカーボンからなるカーボン層が形成される場合がある。

【0016】

上記の製造方法では、半導体層を不活性ガス中で熱処理した後、半導体層を酸化させる 20 ことにより、半導体層の一方面に酸化膜が形成される。そして、その酸化膜が除去される 。そのため、一方面側の表層部分にカーボン層が形成されても、そのカーボン層を酸化膜 とともに除去することができる。

また、前記高カーボン濃度層は、前記半導体層を、酸化ガス中、1400 以下で熱処 理することにより前記半導体層の一方面に酸化膜を形成する工程と、前記酸化膜を除去す る工程とを含む工程を実行することによっても形成することができる。

【図面の簡単な説明】

【0017】

【図1】図1は、本発明の第1実施形態に係る半導体装置(トレンチゲート型VDMOS FET)の模式的な断面図である。

【 図 2 A 】 図 2 A は、 図 1 の 半 導 体 装 置 の 製 造 方 法 を 説 明 す る た め の 模 式 的 な 断 面 図 で あ る。

【図2B】図2Bは、図2Aの次の工程を示す図である。 【図2C】図2Cは、図2Bの次の工程を示す図である。 【図2D】図2Dは、図2Cの次の工程を示す図である。 【図2E】図2Eは、図2Dの次の工程を示す図である。 【図2F】図2Fは、図2Eの次の工程を示す図である。 【図2G】図2Gは、図2Fの次の工程を示す図である。 【図2H】図2Hは、図2Gの次の工程を示す図である。 40 【図2I】図2Iは、図2Hの次の工程を示す図である。 【図2J】図2」は、図2Iの次の工程を示す図である。 【図2K】図2Kは、図2Jの次の工程を示す図である。 【図2L】図2Lは、図2Kの次の工程を示す図である。 【図 2 M】図 2 Mは、図 2 Lの次の工程を示す図である。 【図 2 N】図 2 Nは、図 2 Mの次の工程を示す図である。 【図20】図20は、図2Nの次の工程を示す図である。 【図2P】図2Pは、図20の次の工程を示す図である。 【図 3 】図 3 は、本発明の第 2 実施形態に係る半導体装置(プレーナゲート型 V D M O S FET)の模式的な断面図である。 【図4】図4は、本発明の第3実施形態に係るショットキーバリアダイオードの模式的な 50

(5)

10

(6)

断面図である。 【図5】図5は、第2実施形態の半導体装置の変形例を示す模式的な断面図である。 【図6】図6は、実施例および比較例に係るショットキーバリアダイオードのI-V特性 曲線を示す図である。 【図7】図7は、実施例1および比較例1~2のそれぞれにおいて、表メタルを形成する 前のSiC基板をXPS測定したときのC1sの結合エネルギの強度分布を示す図である 【図8】図8は、実施例1および比較例1~2のそれぞれにおいて、表メタルを形成する 前のSiC基板をXPS測定したときのSi2sの結合エネルギの強度分布を示す図であ る。 【図9】図9は、実施例1および比較例1~2のそれぞれにおいて、表メタルを形成する 前のSiC基板をXPS測定したときのSi2pの結合エネルギの強度分布を示す図であ る。 【図10】図10は、実施例1および比較例1~2のそれぞれにおける、C1sの結合エ ネルギのピーク位置を示す図である。 【図11】図11は、実施例1および比較例1~2のそれぞれにおける、Si2sの結合 エネルギのピーク位置を示す図である。 【図12】図12は、実施例1および比較例1~2のそれぞれにおける、Si2pの結合 エネルギのピーク位置を示す図である。 【図13】図13は、実施例1および比較例1~2のそれぞれにおける、組成比C1s/ Si2sを示す図である。 【図14】図14は、実施例1および比較例1~2のそれぞれにおける、組成比C1s/ Si2pを示す図である。 【発明を実施するための形態】 [0018]以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。 図1は、本発明の第1実施形態に係る半導体装置(トレンチゲート型VDMOSFET )の模式的な断面図である。 半導体装置1は、トレンチゲート型VDMOSFET(Vertical Double-diffused Met al Insulator Semiconductor Field Effect Transistor)の単位セルが複数配置された構 造を有している。なお、図1では、複数の単位セルのうちの一部が示されている。 [0019] 半導体装置1は、その基体をなす半導体基板としてのSiC基板2を備えている。Si C 基板 2 には、 N 型不純物が高濃度にドーピングされており、その N 型不純物濃度は、た とえば、1×10<sup>17</sup> cm<sup>-3</sup>以上、好ましくは、1×10<sup>18</sup> cm<sup>-3</sup>~1×10<sup>21</sup> cm<sup>-3</sup>である。SiC基板2は、その表面21(他方面)がSi(シリコン)面であり 、その裏面22(一方面)がC(カーボン)面である。また、SiC基板2の厚さは、た とえば、100µm~400µmである。 S i C 基板 2 の裏面 2 2 側の表層部分には、表面 2 1 側の表層部分よりもカーボンが高 濃度に含まれるSiCからなる層(高カーボン濃度SiC層3)が形成されている。 高カーボン濃度SiC層3における、CとSiとの組成比(C/Si)は、1s軌道に おけるC(C1s)と2s軌道におけるSi(Si2s)との組成比(C1s/Si2s )が、たとえば、1.1~1.2であり、好ましくは、1.15~1.2である。また、 C1sと2p軌道におけるSi(Si2p)との組成比(C1s/Si2p)が、たとえ ば、1.2~1.4であり、好ましくは、1.2~1.25である。  $\begin{bmatrix} 0 & 0 & 2 & 1 \end{bmatrix}$ 上記範囲の組成比を有する高カーボン濃度SiC層3は、たとえば、SiC固有の結合 エネルギよりも高い結合エネルギを有する高エネルギ層であり、XPS(X-ray Photoele

ctron Spectroscopy: X線光電子分光)により分析されたSi-2s軌道、Si-2p軌

50

10

20

30

道およびC-1s軌道のピークが、SiC基板2における高カーボン濃度SiC層3を除 く部分(たとえば、表面21側の表層部分)の当該ピーク(SiC固有のピーク)を基準 として高結合エネルギ側に、たとえば、0.2eV~1eV、好ましくは、0.4eV~ 0.6eVシフトしている。

(7)

[0022]

また、高カーボン濃度SiC層3の厚さは、たとえば、SiC基板2の厚さの2.5× 10<sup>-4</sup>%~1×10<sup>-2</sup>%程度、具体的には、たとえば、1nm~10nmである。 S i C 基板 2 の表面 2 1 には、 S i C 基板 2 よりも N 型 不 純物 が 低 濃度 に ドー ピン グ さ れたSiCからなる、N^型のエピタキシャル層4が積層されている。Si面である表面 21上に形成されるエピタキシャル層4は、Si面を成長主面として成長する。したがっ て、エピタキシャル層4の表面41は、Si面である。 

エピタキシャル層4におけるSi面側の部分(表層部)とは反対のC面側の部分(基層 部)は、その全域がエピタキシャル成長後のままの状態が維持された、N^型のドレイン 領域 5 をなしている。ドレイン領域 5 の N 型不純物濃度は、たとえば、 1 × 1 0 <sup>1 5</sup> c m <sup>-3</sup>~1×10<sup>17</sup> cm<sup>-3</sup>である。

ー方、エピタキシャル層 4 の表層部には、 P 型のボディ領域 6 が形成されている。ボデ ィ領域6は、ドレイン領域5に接している。ボディ領域6のP型不純物濃度は、たとえば 、1×10<sup>16</sup> cm<sup>-3</sup>~1×10<sup>19</sup> cm<sup>-3</sup>である。

[0024]

エピタキシャル層4には、ゲートトレンチ7が表面41から掘り下がって形成されてい る。ゲートトレンチ7は、図1では図示しないが、一定の間隔を空けて複数形成され、そ れらが互いに平行をなして同一方向(図1の紙面に垂直な方向、以下、この方向を「ゲー ト幅に沿う方向」ということがある。)に延び、たとえば、ストライプ構造をなしている

[0025]

ゲートトレンチ7は、ボディ領域6を層厚方向に貫通し、その最深部(底面)がドレイ ン領域5に達している。

ゲートトレンチ7の内面およびエピタキシャル層4の表面41には、ゲートトレンチ7 の内面全域を覆うように、SiO,からなるゲート絶縁膜8が形成されている。

そして、ゲート絶縁膜 8 の内側を N 型不純物がドーピングされたポリシリコン材料で埋 め尽くすことにより、ゲートトレンチ7内にゲート電極9が埋設されている。

[0026]

ボディ領域6の表層部には、ゲートトレンチ7に対してゲート幅と直交する方向(図1 における左右方向)の両側に、 N<sup>+</sup>型のソース領域10が形成されている。ソース領域1 0は、ドレイン領域5のN型不純物濃度よりも高く、N型不純物が高濃度にドーピングさ れた領域である。ソース領域10のN型不純物濃度は、たとえば、1×10<sup>18</sup>cm<sup>-3</sup> ~ 1 x 1 0 <sup>2 1</sup> c m <sup>- 3</sup> である。ソース領域 1 0 は、ゲートトレンチ 7 に隣接する位置に おいてゲート幅に沿う方向に延び、その底部がボディ領域6に接している。

また、エピタキシャル層4には、その表面41から、ゲート幅と直交する方向における ソース領域10の中央部を貫通し、ボディ領域6に接続される P <sup>+</sup> 型のボディコンタクト 領域11が形成されている。ボディコンタクト領域11は、ボディ領域6のP型不純物濃 度よりも高く、P型不純物が高濃度にドーピングされた領域である。ボディコンタクト領 域 1 1 の P 型不純物濃度は、たとえば、 1 × 1 0 <sup>1 8</sup> c m <sup>- 3</sup> ~ 1 × 1 0 <sup>2 1</sup> c m <sup>- 3</sup> で ある。

すなわち、ゲートトレンチ7およびソース領域10は、ゲート幅と直交する方向に交互 に設けられ、それぞれゲート幅に沿う方向に延びている。そして、ソース領域10上に、 ソース領域10に沿って、ゲート幅と直交する方向に隣接するユニットセル間の境界が設 10

20

定されている。ボディコンタクト領域11は、ゲート幅と直交する方向に隣接する2つの ユニットセル間に跨って少なくとも1つ以上設けられている。また、ゲート幅に沿う方向 に隣接するユニットセル間の境界は、各ユニットセルに含まれるゲート電極9が一定のゲ ート幅を有するように設定されている。

(8)

【0029】

エピタキシャル層4上には、SiO2からなる層間絶縁膜12が積層されている。この 層間絶縁膜12に形成されたコンタクトホール13を介して、ソース電極14がソース領 域10およびボディコンタクト領域11に接続されている。ソース電極14は、たとえば 、A1を主成分として含む金属材料からなるソースメタル15と、このソースメタル15 の下層に形成された、Niからなるオーミックメタル16とを含んでいる。 【0030】

SiC基板2の裏面22には、メタル層としてのドレイン電極17が形成されている。 ドレイン電極17は、高カーボン濃度SiC層3に直接接合されている。ドレイン電極1 7は、たとえば、チタン層(Ti)、ニッケル層(Ni)および銀層(Ag)が順に積層 された積層構造(Ti/Ni/Ag)、このTi/Ni/Ag積層構造にさらに金層(A u)が積層された積層構造(Ti/Ni/Ag/Au)、チタン層(Ti)、ニッケル層 (Ni)およびアルミニウム層(A1)が順に積層された積層構造(Ti/Ni/A1) などにより形成することができる。

【0031】

ソース電極14とドレイン電極17との間(ソース - ドレイン間)に所定の電位差を発 20 生させた状態で、ゲート電極9に所定の電圧(ゲート閾値電圧以上の電圧)が印加される ことにより、ゲート電極9からの電界によりボディ領域6におけるゲート絶縁膜8との界 面近傍にチャネルが形成される。これにより、ソース電極14とドレイン電極17との間 に電流が流れ、VDMOSFETがオン状態となる。

【 0 0 3 2 】

なお、この実施形態では、ボディ領域6、ゲートトレンチ7、ゲート絶縁膜8およびゲート電極9が上位の概念としてのゲートを構成している。また、ソース領域10およびソース電極14が上位の概念としてのソースを構成している。また、SiC基板2、ドレイン領域5およびドレイン電極17が上位の概念としてのドレインを構成している。

図 2 A ~ 図 2 P は、図 1 の半導体装置の製造方法を工程順に説明するための模式的な断 3 面図である。

【 0 0 3 3 】

まず、図2Aに示すように、CVD(Chemical Vapor Deposition:化学気相成長)法、 LPE(Liquid Phase Epitaxy:液相エピタキシ)法、MBE(Molecular Beam Epitaxy :分子線エピタキシ)法などのエピタキシャル成長法により、SiC基板2の表面21( Si面)上に、不純物をドーピングしながらSiC結晶が成長させられる。これにより、 SiC基板2上に、N<sup>-</sup>型のエピタキシャル層4が形成される。続いて、エピタキシャル 層4の表面41からその内部に、P型不純物がインプランテーション(注入)される。こ のときの注入条件は、P型不純物の種類により異なるが、たとえば、加速エネルギが20 0keV~400keVである。

【0034】

これにより、 図 2 B に示すように、エピタキシャル層 4 の表層部に、 P 型不純物がイン プランテーションされた領域( P 型インプラ領域 1 8 )が形成される。 P 型インプラ領域 1 8 の形成により、エピタキシャル層 4 の基層部には、 P 型インプラ領域 1 8 と分離され 、エピタキシャル成長後のままの状態を維持するドレイン領域 5 が形成される。

次いで、図2Cに示すように、CVD法により、エピタキシャル層4上に、SiO<sub>2</sub>からなるマスク19が形成される。続いて、フォトレジスト(図示せず)を介するエッチン グにより、ボディコンタクト領域11を形成すべき領域に対向する開口20を有するパタ ーンに、マスク19がパターニングされる。パターニング後、エピタキシャル層4の表面 41からその内部に、P型不純物がインプランテーション(注入)される。このときの注 10

[0035]

次いで、図2Dに示すように、CVD法により、エピタキシャル層4上に、SiO<sub>2</sub>からなるマスク24が形成される。続いて、フォトレジスト(図示せず)を介するエッチングにより、ソース領域10を形成すべき領域に対向する開口25を有するパターンに、マスク24がパターニングされる。パターニング後、エピタキシャル層4の表面41からその内部に、N型不純物がインプランテーション(注入)される。このときの注入条件は、N型不純物の種類により異なるが、たとえば、加速エネルギが30keV~200keVである。N型不純物の注入後、マスク24が除去される。これにより、P型インプラ領域18の表層部に、N型不純物が高濃度でインプランテーションされた領域(N<sup>+</sup>型インプラ領域26)が形成される。

[0036]

次いで、図2Eに示すように、SiC基板2が加熱炉27に搬入される。搬入後、加熱 炉27内に不活性ガス(たとえば、N<sub>2</sub>、Arなど)を導入しながら、たとえば、140 0以上、好ましくは、1600~2000、さらに好ましくは、1700~18 00の条件で、たとえば、1分~60分間、好ましくは、3分~5分間、SiC基板2 が熱処理される。

[0037]

これにより、SiC基板2の裏面22(C面)からSiC中のSiが昇華し、裏面22 側の表層部分における結合エネルギがSiC固有の結合エネルギよりも高結合エネルギ側 にシフトして、高カーボン濃度SiC層3(高エネルギ層)が形成される。同時に、この 熱処理により、注入されたN型およびP型不純物が活性化して、エピタキシャル層4の表 層部にボディ領域6が形成されるとともに、ボディ領域6の表層部にソース領域10およ びボディコンタクト領域11が形成される。

熱処理後、図2Fに示すように、加熱炉27内に酸化ガス(たとえば、O<sub>2</sub>など)を導入しながら、たとえば、900~1400 で、たとえば、10分~600分間、Si C基板2が酸化(たとえば、熱酸化)される。これにより、SiC基板2の表面21およ び裏面22のそれぞれに、酸化膜28,29が形成される。

次いで、図2Gに示すように、当該酸化膜28,29が除去される。これにより、熱処 理時の温度が過度に上昇して裏面22側の表層部分にカーボンからなるカーボン層が形成 されても、そのカーボン層を酸化膜29とともに除去することができる。 【0039】

その後、図2Hに示すように、SiC基板2が加熱炉27から搬出される。 次いで、図2Iに示すように、CVD法などにより、エピタキシャル層4の表面41全

域に、 S i O ₂ からなるマスク 3 0 が形成される。なお、マスク 3 0 は、 S i N などで形 成することもできる。

次いで、図2」に示すように、フォトレジスト(図示せず)を介するエッチングにより 、ゲートトレンチ7を形成すべき領域に対向する開口31を有するパターンに、マスク3 0がパターニングされる。

【0040】

次いで、図2Kに示すように、SF<sub>6</sub>(六フッ化硫黄)、O<sub>2</sub>(酸素)およびHBr( 臭化水素)を含む混合ガス(SF<sub>6</sub>/O<sub>2</sub>/HBrガス)が、開口31を介してエピタキ シャル層4の表面41へ入射される。これにより、エピタキシャル層4が表面41(Si 面)からドライエッチングされて、ゲートトレンチ7が形成される。ゲートトレンチ7の 形成後、マスク30が除去される。 【0041】 10

20

次いで、図2Lに示すように、熱酸化法により、ゲートトレンチ7の内面およびエピタ キシャル層4の表面41が酸化される。これにより、ゲート絶縁膜8が形成される。 次いで、図2Mに示すように、CVD法により、ドーピングされたポリシリコン材料が エピタキシャル層4上に堆積される。堆積されたポリシリコン材料は、エッチバック面が エピタキシャル層の表面41に対して面一になるまでエッチバックされる。これにより、 ポリシリコン材料におけるゲートトレンチ7外の部分が除去されて、ゲートトレンチ7内 に残存するポリシリコン材料からなるゲート電極9が形成される。

[0042]

次いで、図2Nに示すように、CVD法により、エピタキシャル層4上に、SiO<sub>2</sub>か らなる層間絶縁膜12が積層される。そして、層間絶縁膜12およびゲート絶縁膜8がパ ターニングされることにより、層間絶縁膜12およびゲート絶縁膜8に、ソース領域10 を露出させるコンタクトホール13が形成される。

次いで、図20に示すように、スパッタ法、蒸着法などの方法により、オーミックメタ ル16およびソースメタル15が順に堆積されて、ソース領域10およびボディコンタク ト領域11にソース電極14が接続される。

【0043】

次いで、図2Pに示すように、スパッタ法、蒸着法などの方法により、SiC基板2の 裏面22にドレイン電極17の材料が堆積されて、高カーボン濃度SiC層3の表面にド レイン電極17が接合される。

以上の工程を経て、図1に示す半導体装置1が得られる。

以上のように、半導体装置1によれば、SiC基板2の裏面22に対して、ドレイン電 極17が直接接合されているので、SiC基板2とドレイン電極17との間にシリサイド 層やカーボン層が介在されていない。そのため、SiC基板2とドレイン電極17との間 の層剥がれを防止することができる。その結果、SiC基板2に対するドレイン電極17 の接続信頼性を向上させることができる。

[0044]

また、SiC基板2の裏面22側の表層部分には、表面21側の表層部分よりもカーボンが高濃度に含まれるSiCからなる層(高カーボン濃度SiC層3)が形成されている。そのため、シリサイド層を介してSiCとメタルとを接合させる場合と同様に、SiC 基板2に対してドレイン電極17をオーミック接合させることができる。

また、SiC基板2のN型不純物濃度が1×10<sup>17</sup>cm<sup>-3</sup>以上であるので、SiC 基板2に対して、ドレイン電極17を低い抵抗値で良好にオーミック接合することができ る。

【0045】

そして、この半導体装置1を製造する方法によれば、SiC基板2の裏面22側の表層 部分に高カーボン濃度SiC層3が形成され、裏面22にドレイン電極17の材料が堆積 されることにより、高カーボン濃度SiC層3の表面にドレイン電極17が直接接合され る。SiC基板2の裏面22上にシリサイド層を形成しないので、シリサイド層上のカー ボン層を除去するための工程を実行する必要がない。そのため、工程数の増加を抑制する ことができる。その結果、製造コストの増加を抑制することができる。 【0046】

また、熱処理を1400 以上の温度条件で行なうので、SiC中のSi原子をSiC 基板2の裏面22側(カーボン面側)から効率よく昇華させることができる。また、14 00 以上の熱処理工程中に、高カーボン濃度SiC層3の形成と並行して、注入された N型およびP型不純物を活性化させることができる。熱処理工程と活性化工程とを1工程 に集約することができるので、工程数を低減することができる。その結果、製造コストを 低減することができる。さらには、活性化後の不純物領域(たとえば、ボディ領域6、ソ ース領域10、ボディコンタクト領域11など)が高温下に晒されることを防止できるの で、半導体装置1のデバイス特性を安定化させることができる。

10

20

図 3 は、本発明の第 2 実施形態に係る半導体装置(プレーナゲート型 V D M O S F E T )の模式的な断面図である。

半導体装置51は、プレーナゲート型VDMOSFETの単位セルが複数配置された構造を有している。なお、図3では、複数の単位セルのうちの一部が示されている。 半導体装置51は、その基体をなす半導体基板としてのSiC基板52を備えている。 SiC基板52には、N型不純物が高濃度にドーピングされており、そのN型不純物濃度は、たとえば、1×10<sup>17</sup> cm<sup>-3</sup>以上、好ましくは、1×10<sup>18</sup> cm<sup>-3</sup>~1×10<sup>21</sup> cm<sup>-3</sup>である。SiC基板52は、その表面521(他方面)がSi(シリコン)面であり、その裏面522(一方面)がC(カーボン)面である。また、SiC基板52の厚さは、たとえば、100µm~400µmである。

【0048】

S i C 基板 5 2 の裏面 5 2 2 側の表層部分には、表面 5 2 1 側の表層部分よりもカーボンが高濃度に含まれる S i C からなる層(高カーボン濃度 S i C 層 5 3 )が形成されている。

高カーボン濃度SiC層53における、CとSiとの組成比(C/Si)は、1s軌道 におけるC(C1s)と2s軌道におけるSi(Si2s)との組成比(C1s/Si2 s)が、たとえば、1.1~1.2であり、好ましくは、1.15~1.2である。また 、C1sと2p軌道におけるSi(Si2p)との組成比(C1s/Si2p)が、たと えば、1.2~1.4であり、好ましくは、1.2~1.25である。 【0049】

上記範囲の組成比を有する高カーボン濃度SiC層53は、たとえば、SiC固有の結 合エネルギよりも高い結合エネルギを有する高エネルギ層であり、XPS(X-ray Photoe lectron Spectroscopy:X線光電子分光)により分析されたSi-2s軌道、Si-2p 軌道およびC-1s軌道のピークが、SiC基板52における高カーボン濃度SiC層5 3を除く部分(たとえば、表面521側の表層部分)の当該ピーク(SiC固有のピーク )を基準として高結合エネルギ側に、たとえば、0.2eV~1eV、好ましくは、0. 4eV~0.6eVシフトしている。

[0050]

また、高カーボン濃度SiC層53の厚さは、たとえば、SiC基板52の厚さの2. 5×10<sup>-4</sup>%~1×10<sup>-2</sup>%程度、具体的には、たとえば、1nm~10nmである

SiC基板52の表面521には、SiC基板52よりもN型不純物が低濃度にドーピングされたSiCからなる、N<sup>-</sup>型のエピタキシャル層54が積層されている。Si面である表面521上に形成されるエピタキシャル層54は、Si面を成長主面として成長する。したがって、エピタキシャル層54の表面541は、Si面である。 【0051】

エピタキシャル層 5 4 における S i 面側の部分(表層部)とは反対の C 面側の部分(基 層部)は、その全域がエピタキシャル成長後のままの状態が維持された、 N <sup>-</sup> 型のドレイ ン領域 5 5 をなしている。ドレイン領域 5 5 の N 型不純物濃度は、たとえば、 1 × 1 0<sup>1</sup> <sup>5</sup> c m <sup>- 3</sup> ~ 1 × 1 0<sup>17</sup> c m <sup>- 3</sup>である。

一方、エピタキシャル層 5 4 の表層部には、 P 型のボディ領域(ウェル領域) 5 6 が複数形成されている。複数のボディ領域 5 6 は、たとえば、平面視四角形状(略正方形状)をなし、マトリクス状に配列されている。各ボディ領域 5 6 は、ドレイン領域 5 5 に接している。ボディ領域 5 6 の P 型不純物濃度は、たとえば、 1 × 1 0 <sup>1 6</sup> c m <sup>- 3</sup> ~ 1 × 1 0 <sup>1 9</sup> c m <sup>- 3</sup>である。なお、複数のボディ領域 5 6 は、互いに平行に延びるストライプ状に配列されていてもよい。

【 0 0 5 2 】

各ボディ領域56の表層部には、N<sup>+</sup>型のソース領域60がボディ領域56の周縁と間 隔を空けて形成されている。ソース領域60は、ドレイン領域55のN型不純物濃度より も高く、N型不純物が高濃度にドーピングされた領域である。ソース領域60のN型不純 10

20

30

40

物濃度は、たとえば、1×10<sup>18</sup> cm<sup>-3</sup>~1×10<sup>21</sup> cm<sup>-3</sup>である。 各ソース領域60の内側には、ボディ領域56よりもP型不純物が高濃度にドープされ たP<sup>+</sup>型のボディコンタクト領域61が形成されている。各ボディコンタクト領域61は 、ソース領域60を深さ方向に貫通して形成されている。ボディコンタクト領域61は、 ボディ領域56のP型不純物濃度よりも高く、P型不純物が高濃度にドーピングされた領 域である。ボディコンタクト領域61のP型不純物濃度は、たとえば、1×10<sup>18</sup> cm -<sup>3</sup>~1×10<sup>21</sup> cm<sup>-3</sup>である。

(12)

【0053】

エピタキシャル層54の表面541には、SiO<sub>2</sub>からなるゲート絶縁膜58が形成されている。ゲート絶縁膜58は、隣り合うボディ領域56の間に跨っていて、ボディ領域56におけるソース領域60を取り囲む部分(ボディ領域56の周縁部)およびソース領域60の外周縁を覆っている。

ゲート絶縁膜58上には、ゲート電極59が形成されている。ゲート電極59は、格子 状のゲート絶縁膜58に沿って格子状に形成されていて、ゲート絶縁膜58を挟んで各ボ ディ領域56の周縁部に対向している。ゲート電極59は、たとえば、N型不純物がドー ピングされたポリシリコンからなる。

【0054】

エピタキシャル層 5 4 上には、 S i O 2 からなる層間絶縁膜 6 2 が積層されている。この層間絶縁膜 6 2 に形成されたコンタクトホール 6 3 を介して、ソース電極 6 4 がソース 領域 6 0 およびボディコンタクト領域 6 1 に接続されている。ソース電極 6 4 は、たとえ ば、 A 1 を主成分として含む金属材料からなるソースメタル 6 5 と、このソースメタル 6 5 の下層に形成された、 N i からなるオーミックメタル 6 6 とを含んでいる。

【 0 0 5 5 】

S i C 基板 5 2 の裏面 5 2 2 には、メタル層としてのドレイン電極 6 7 が形成されてい る。ドレイン電極 6 7 は、高カーボン濃度 S i C 層 5 3 に直接接合されている。ドレイン 電極 6 7 は、たとえば、チタン層(T i )、ニッケル層(N i )および銀層(Ag)が順 に積層された積層構造(T i /N i /Ag)、このT i /N i /Ag積層構造にさらに金 層(Au)が積層された積層構造(T i /N i /Ag/Au)、チタン層(T i )、ニッ ケル層(N i )およびアルミニウム層(A l )が順に積層された積層構造(T i /N i / A l )などにより形成することができる。

【 0 0 5 6 】

ソース電極64とドレイン電極67との間(ソース - ドレイン間)に所定の電位差を発 生させた状態で、ゲート電極59に所定の電圧(ゲート閾値電圧以上の電圧)が印加され ることにより、ゲート電極59からの電界によりボディ領域56におけるゲート絶縁膜5 8との界面近傍にチャネルが形成される。これにより、ソース電極64とドレイン電極6 7との間に電流が流れ、VDMOSFETがオン状態となる。 【0057】

なお、この実施形態では、ボディ領域56、ゲート絶縁膜58およびゲート電極59が 上位の概念としてのゲートを構成している。また、ソース領域60およびソース電極64 が上位の概念としてのソースを構成している。また、SiC基板52、ドレイン領域55 およびドレイン電極67が上位の概念としてのドレインを構成している。

そして、この半導体装置51の構造によっても、半導体装置1と同様に、SiC基板52の裏面522に対して、ドレイン電極67が直接接合されているので、SiC基板52とドレイン電極67との間にシリサイド層やカーボン層が介在されていない。そのため、SiC基板52とドレイン電極67との間の層剥がれを防止することができる。その結果、SiC基板52に対するドレイン電極67の接続信頼性を向上させることができる。

また、SiC基板52の裏面522側の表層部分には、表面521側の表層部分よりも カーボンが高濃度に含まれるSiCからなる層(高カーボン濃度SiC層53)が形成さ れている。そのため、シリサイド層を介してSiCとメタルとを接合させる場合と同様に 10

20



、SiC基板52に対してドレイン電極67をオーミック接合させることができる。 なお、半導体装置51を製造するには、まず、図2A~図2Dに示す工程に倣って、エ ピタキシャル層54における、ボディ領域56、ソース領域60およびボディコンタクト 領域61を形成すべき領域に不純物をインプランテーションする。次いで、図2Eに示す 工程に倣って、SiC基板52を加熱炉27に搬入し、SiC基板52を熱処理する。こ れにより、高カーボン濃度SiC層53が形成されると同時に、ボディ領域56、ソース 領域60およびボディコンタクト領域61が形成される。その後は、図2Fおよび図2G に示す工程を経た後、ゲート電極59、ソース電極64およびドレイン電極67などを形 成すればよい。

【 0 0 5 9 】

この半導体装置51を製造する際にも、半導体装置1の製造工程による作用効果と同様 の作用効果を発揮することができる。

すなわち、SiC基板52の裏面522上にシリサイド層を形成しないので、シリサイド層上のカーボン層を除去するための工程を実行する必要がない。そのため、工程数の増加を抑制することができる。

【 0 0 6 0 】

また、SiC基板52の熱処理を1400 以上の温度条件で行うので、SiC中のS i原子をSiC基板52の裏面522側(カーボン面側)から効率よく昇華させることが できる。また、1400 以上の熱処理工程中に、高カーボン濃度SiC層53の形成と 並行して、注入されたN型およびP型不純物を活性化させることができる。熱処理工程と 活性化工程とを1工程に集約することができるので、工程数を低減することができる。さ らには、活性化後の不純物領域(たとえば、ボディ領域56、ソース領域60、ボディコ ンタクト領域61など)が高温下に晒されることを防止できるので、半導体装置51のデ バイス特性を安定化させることができる。

【0061】

図4は、本発明の第3実施形態に係るショットキーバリアダイオードの模式的な断面図 である。

半導体装置としてのショットキーバリアダイオード71は、その基体をなす半導体基板 としてのSiC基板72を備えている。SiC基板72には、N型不純物が高濃度にドー ピングされており、そのN型不純物濃度は、たとえば、1×10<sup>17</sup>cm<sup>-3</sup>以上、好ま しくは、1×10<sup>18</sup>cm<sup>-3</sup>~1×10<sup>21</sup>cm<sup>-3</sup>である。SiC基板72は、その 表面721(他方面)がSi(シリコン)面であり、その裏面722(一方面)がC(カ ーボン)面である。また、SiC基板72の厚さは、たとえば、100µm~400µm である。

【0062】

S i C 基板 7 2 の裏面 7 2 2 側の表層部分には、表面 7 2 1 側の表層部分よりもカーボンが高濃度に含まれる S i C からなる層(高カーボン濃度 S i C 層 7 3 )が形成されている。

高カーボン濃度SiC層73における、CとSiとの組成比(C/Si)は、1s軌道 におけるC(C1s)と2s軌道におけるSi(Si2s)との組成比(C1s/Si2 s)が、たとえば、1.1~1.2であり、好ましくは、1.15~1.2である。また 、C1sと2p軌道におけるSi(Si2p)との組成比(C1s/Si2p)が、たと えば、1.2~1.4であり、好ましくは、1.2~1.25である。 【0063】

上記範囲の組成比を有する高カーボン濃度SiC層73は、たとえば、SiC固有の結 合エネルギよりも高い結合エネルギを有する高エネルギ層であり、XPS(X-ray Photoe lectron Spectroscopy:X線光電子分光)により分析されたSi-2s軌道、Si-2p 軌道およびC-1s軌道のピークが、SiC基板72における高カーボン濃度SiC層7 3を除く部分(たとえば、表面721側の表層部分)の当該ピーク(SiC固有のピーク )を基準として高結合エネルギ側に、たとえば、0.2eV~1eV、好ましくは、0. 10

4 e V ~ 0 . 6 e V シフトしている。

[0064]

また、高カーボン濃度SiC層73の厚さは、たとえば、SiC基板72の厚さの2. 5×10<sup>-4</sup>%~1×10<sup>-2</sup>%程度、具体的には、たとえば、1nm~10nmである 。

(14)

SiC基板72の表面721には、SiC基板72よりもN型不純物が低濃度にドーピングされたSiCからなる、N<sup>・</sup>型のエピタキシャル層74が積層されている。Si面である表面721上に形成されるエピタキシャル層74は、Si面を成長主面として成長する。したがって、エピタキシャル層74の表面741は、Si面である。 【0065】

エピタキシャル層74の表面741には、酸化シリコン(SiO<sub>2</sub>)からなるフィール ド絶縁膜75が積層されている。フィールド絶縁膜75の厚さは、たとえば、5000 ~40000 である。なお、フィールド絶縁膜75は、窒化シリコン(SiN)など、 他の絶縁物からなっていてもよい。

フィールド絶縁膜75には、エピタキシャル層74の中央部を露出させる開口76が形 成されている。フィールド絶縁膜75上には、アノード電極77が形成されている。 【0066】

アノード電極77は、フィールド絶縁膜75の開口76内を埋め尽くし、フィールド絶 縁膜75における開口76の周縁部78を上から覆うように、当該開口76の外方へフラ ンジ状に張り出している。すなわち、フィールド絶縁膜75の周縁部78は、エピタキシ ャル層74およびアノード電極77により、全周にわたってその上下両側から挟まれてい る。

【0067】

アノード電極77は、たとえば、フィールド絶縁膜75の開口76内でエピタキシャル 層74に接合されたショットキーメタル79と、このショットキーメタル79に積層され たコンタクトメタル80との2層構造を有している。

ショットキーメタル79は、N型のSiCとの接合によりショットキー接合を形成する 金属(たとえば、Moなど)からなる。SiCに接合されるショットキーメタル79は、 SiC半導体との間に、たとえば、0.5eV~2.5eVの高さのショットキー障壁( 電位障壁)を形成する。また、ショットキーメタル79の厚さは、この実施形態では、た とえば、0.1µm~1µmである。

[0068]

コンタクトメタル 8 0 は、アノード電極 7 7 において、ショットキーバリアダイオード 7 1 の最表面に露出して、ボンディングワイヤなどが接合される部分である。コンタクト メタル 8 0 は、たとえば、A 1 からなる。コンタクトメタル 8 0 の厚さは、この実施形態 では、ショットキーメタル 7 9 よりも大きく、たとえば、1 μm~10 μmである。 また、エピタキシャル層 7 4 の表層部には、アノード電極 7 7 のショットキーメタル 7

9 に接するように P 型の J T E (Junction Termination Extension)構造 8 1 が形成され ている。この J T E 構造 8 1 は、フィールド絶縁膜 7 5 の開口 7 6 の内外に跨るように、 当該開口 7 6 の輪郭に沿って形成されている。したがって、J T E 構造 8 1 は、開口 7 6 の内方へ張り出し、開口 7 6 内のショットキーメタル 7 9 の外縁部 8 2 に接する内側部分 8 3 と、開口 7 6 の外方へ張り出し、フィールド絶縁膜 7 5 の周縁部 7 8 を挟んでアノー ド電極 7 7 (ショットキーメタル 7 9)に対向する外側部分 8 4 とを有している。J T E 構造 8 1 の P 型不純物濃度は、内側部分 8 3 から外側部分 8 4 へ向かうに従って段階的に 薄くなっている。すなわち、J T E 構造 8 1 の内縁付近で不純物濃度が最も高く、J T E 構造 8 1 の外縁付近で不純物濃度が最も低くなっている。なお、このJ T E 構造 8 1 は、 P 型不純物が一様な濃度でドープされた P 型ガードリングであってもよい。

[0069]

SiC基板72の裏面722には、メタル層としてのカソード電極85が形成されている。カソード電極85は、高カーボン濃度SiC層73に直接接合されている。カソード

10

30

20

電極85は、たとえば、チタン層(Ti)、ニッケル層(Ni)および銀層(Ag)が順 に積層された積層構造(Ti/Ni/Ag)、このTi/Ni/Ag積層構造にさらに金 層(Au)が積層された積層構造(Ti/Ni/Ag/Au)、チタン層(Ti)、ニッ ケル層(Ni)およびアルミニウム層(A1)が順に積層された積層構造(Ti/Ni/ A1)などにより形成することができる。

[0070]

そして、このショットキーバリアダイオード71の構造によっても、半導体装置1や半導体装置51と同様に、SiC基板72の裏面722に対して、カソード電極85が直接 接合されているので、SiC基板72とカソード電極85との間にシリサイド層やカーボ ン層が介在されていない。そのため、SiC基板72とカソード電極85との間の層剥が れを防止することができる。その結果、SiC基板72に対するカソード電極85の接続 信頼性を向上させることができる。

【0071】

また、SiC基板72の裏面722側の表層部分には、表面721側の表層部分よりも カーボンが高濃度に含まれるSiCからなる層(高カーボン濃度SiC層73)が形成さ れている。そのため、シリサイド層を介してSiCとメタルとを接合させる場合と同様に 、SiC基板72に対してカソード電極85をオーミック接合させることができる。

なお、ショットキーバリアダイオード71を製造するには、まず、図2A~図2Dに示 す工程に倣って、エピタキシャル層74におけるJTE構造81を形成すべき領域に不純 物を段階的にインプランテーションする。次いで、図2Eに示す工程に倣って、SiC基 板72を加熱炉27に搬入し、SiC基板72を熱処理する。これにより、高カーボン濃 度SiC層73が形成されると同時に、JTE構造81が活性化する。その後は、図2F および図2Gに示す工程を経た後、アノード電極77およびカソード電極85などを形成 すればよい。カソード電極85は、図2Pに示すドレイン電極17の形成方法に倣って形 成することができる。

[0072]

このショットキーバリアダイオード71を製造する際にも、半導体装置1の製造工程に よる作用効果と同様の作用効果を発揮することができる。

すなわち、SiC基板72の裏面722上にシリサイド層を形成しないので、シリサイ ド層上のカーボン層を除去するための工程を実行する必要がない。そのため、工程数の増 加を抑制することができる。

【0073】

また、SiC基板72の熱処理を1400 以上の温度条件で行うので、SiC中のS i原子をSiC基板72の裏面722側(カーボン面側)から効率よく昇華させることが できる。また、1400 以上の熱処理工程中に、高カーボン濃度SiC層73の形成と 並行して、注入されたP型不純物を活性化させることができる(JTE構造81の形成) 。熱処理工程と活性化工程とを1工程に集約することができるので、工程数を低減するこ とができる。さらには、活性化後の不純物領域(たとえば、JTE構造81)が高温下に 晒されることを防止できるので、ショットキーバリアダイオード71の耐圧特性を安定化 させることができる。

【0074】

以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。 たとえば、図1、図3および図4では、高カーボン濃度SiC層3,53,73のうち 、各デバイス1,51,71において、ユニットセルやショットキー接合が形成されてい る活性領域の下方位置に形成された部分が表されているが、高カーボン濃度SiC層3, 53,73は、活性領域を取り囲む周辺領域の下方位置に形成されていてもよい。 【0075】

たとえば、半導体装置51の変形例を示す図5では、SiC基板52上には、ボディ領域56、ゲート電極59などを含むユニットセルが形成された活性領域68が形成されており、この活性領域68を取り囲むように周辺領域69が形成されている。この周辺領域

10

69には、たとえば、活性領域68から間隔を開けてP型のガードリング70などが形成 されている。そして、図5では、この周辺領域69の下方位置において、SiC基板52 に高カーボン濃度SiC層53が形成されている。なお、ここでは図示を省略するが、半 導体装置1およびショットキーバリアダイオード71についても、図5の半導体装置51 と同様に、活性領域を取り囲む周辺領域の下方位置に高カーボン濃度SiC層3,73が 形成されていてもよい。

【0076】

また、半導体装置1、半導体装置51およびショットキーバリアダイオード71の各半 導体部分の導電型を反転した構成が採用されてもよい。すなわち、半導体装置1、半導体 装置51およびショットキーバリアダイオード71において、P型の部分がN型であり、 N型の部分がP型であってもよい。

また、SiC基板2,52,72の表面21,521,721および裏面22,522 ,722の結晶面を反転した構成が採用されてもよい。すなわち、SiC基板2,52, 72において、表面21,521,721がC面であり、裏面22,522,722がS i面であってもよい。すなわち、SiC基板2,52,72のC面にデバイスを搭載する 形態であってもよい。

また、図2Fに示す工程において、加熱炉27に酸化ガスを導入しながら、1400 以下で熱処理を行う場合には、図2Eに示す工程(不活性ガス+1400 以上の熱処理 )を省略してもよい。

また、前述の実施形態では、本発明におけるメタル層は、トレンチゲート型VDMOS FETのドレイン電極17、プレーナゲート型VDMOSFETのドレイン電極67およ びショットキーバリアダイオード71のカソード電極85の形態で示されたが、たとえば 、その他のMISFET、サイリスタ、バイポーラトランジスタ、絶縁ゲートバイポーラ トランジスタ(IGBT)における不純物領域にコンタクトされる配線の形態に適用する こともできる。

その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

【実施例】

[0079]

次に、本発明を実施例および比較例に基づいて説明するが、本発明は下記の実施例によって限定されるものではない。

< 実施例1>

まず、ウエハ状のSiC基板(Cree社製)を高温炉に搬入し、不活性ガスを導入し ながら1700 で3分間、熱処理した。熱処理後、SiC基板を搬出した。次いで、S iC基板を熱酸化してSiC基板に酸化膜を形成し、その酸化膜を剥離した。次いで、ス パッタ法により、SiC基板の表面(Si面)に、モリブデン(Mo)を堆積させること により、表メタル層を形成した。次いで、スパッタ法により、SiC基板の裏面(C面) に、チタン(Ti)、ニッケル(Ni)および銀(Ag)を順に堆積させることにより、 Ti/Ni/Ag積層構造からなる裏メタル層を形成した。次いで、SiC基板を128 0µm角の個片に分割した。これにより、表メタル層とSiC基板とがショットキー接合 してなるショットキーバリアダイオードを得た。 <比較例1>

まず、スパッタ法により、ウエハ状のSiC基板(Cree社製)の裏面(C面)に、 ニッケル(Ni)を堆積させた。次いで、RTA(Rapid Thermal Annealing)法により 、1000 で2分間熱処理した。これにより、ニッケルをシリサイド化してニッケルシ リサイド層を形成した。次いで、シリサイド化に伴って形成されたカーボン層を剥離した 。次いで、スパッタ法により、SiC基板の表面(Si面)に、モリブデン(Mo)を堆 積させることにより、表メタル層を形成した。次いで、実施例1と同様の方法により、ニ 20

10

40

ッケルシリサイド層の表面に、 T i / N i / A g 積層構造からなる裏メタル層を形成した 。次いで、 S i C 基板を 1 2 8 0 μm角の個片に分割した。これにより、表メタル層と S i C 基板とがショットキー接合してなるショットキーバリアダイオードを得た。 <比較例 2 >

まず、スパッタ法により、ウエハ状のSiC基板(Cree社製)の表面(Si面)に 、モリブデン(Mo)を堆積させることにより、表メタル層を形成した。次いで、実施例 1と同様の方法により、SiC基板の裏面(C面)に、Ti/Ni/Ag積層構造からな る裏メタル層を形成した。次いで、SiC基板を1280µm角の個片に分割した。これ により、表メタル層とSiC基板とがショットキー接合してなるショットキーバリアダイ オードを得た。

<評価試験>

(1)ショットキーバリアダイオードのI-V特性

実施例1および比較例1~2に係るショットキーバリアダイオードにおいて、表メタル 層-裏メタル層間にバイアス電圧を印加したときのI-V特性を、パラメータアナライザ を用いて測定した。結果を図6に示す。

【 0 0 8 0 】

 $\begin{bmatrix} 0 & 0 & 8 & 1 \end{bmatrix}$ 

図6において、実施例1のI-V特性曲線と比較例1のI-V特性曲線とを比較すると、閾値電圧以上のバイアス電圧印加状態では、実施例1のショットキーバリアダイオードが、比較例1のショットキーバリアダイオードとほぼ同等の電流を流すことが可能である。これにより、裏メタル層とSiC基板との接合に関して、実施例1は、比較例1と同程度に低いコンタクト抵抗のオーミック接合であることが確認された。

20

10

一方、比較例2のショットキーバリアダイオードの電流値は、閾値電圧以上のバイアス 電圧印加状態においても、実施例1および比較例1に比べて非常に低いことが確認された

(2) X P S 波形および C と S i との組成比

実施例1および比較例1~2において、表メタル層を形成する前のSiC基板のSiおよびCの組成を、XPS(X線光電子分光法)により測定した。

【0082】

C1s、Si2sおよびSi2pのそれぞれおける結合エネルギの強度分布を図7~図
9に示す。また、C1s、Si2sおよびSi2pのそれぞれにおける結合エネルギのピーク位置を図10~図12に示す。また、組成比C1s/Si2sおよびC1s/Si2
pを、図13~図14に示す。なお、図7~図9において、横軸は結合エネルギに対応し、縦軸はスペクトルの強度(arb. unit (arbitrary unit):任意単位)に対応する。
【0083】

図7~図12において、実施例1および比較例1~2のそれぞれにおける、C1s、S i2sおよびSi2pの結合エネルギの強度分布およびピーク位置を比較すると、実施例 1のピーク位置が、SiC固有の結合エネルギのピークである比較例2のピーク位置に対 して高エネルギ側にシフトし、比較例1とほぼ同じであることが確認された。また、その ピーク位置において、実施例1のスペクトル強度が、比較例1よりも大きいことが確認さ れた。

【0084】

そして、実施例1では、RTA処理、シリサイド化およびカーボン層の剥離といった工程数の多い比較例1のようなプロセスを実行することなく、不活性ガス雰囲気下、1700 での熱処理といった簡単のプロセスを実行することによって、図13および図14に示すように、良好なCとSiとの組成比を有する高カーボン濃度SiC層を形成できることが確認された。

(3) 層剥がれの有無

実施例1および比較例1~2に係るショットキーバリアダイオードの裏メタル層に対して、走査型電子顕微鏡(Scanning Electron Microscope:SEM)を用いて電子線を走査し

(17)

た。電子線走査によって検出された情報を画像処理してSEM画像を得た。

【 0 0 8 5 】

このSEM画像を視認することにより、各裏メタル層における層剥がれの有無を確認したところ、実施例1では層剥がれが確認できなかった。

一方、比較例1では、ニッケルシリサイド層と裏メタル層との間に、層剥がれが明確に 確認された。また、比較例2では、SiC基板と裏メタル層との間に、層剥がれが明確に 確認された。

【符号の説明】

【 0 0 8 6 】

•	U	U	0	U					
	1				半	導	体	装	置

- 2 S i C 基 板
- 3 高カーボン濃度 S i C 層
- 4 エピタキシャル層
- 5 ドレイン領域
- 6 ボディ領域
- 7 ゲートトレンチ
- 8 ゲート絶縁膜
- 9 ゲート電極
- 10 ソース領域
- 14 ソース電極
- 17 ドレイン電極
- 22 (SiC基板の) 裏面
- 29 酸化膜
- 5 1 半導体装置
- 52 SiC基板
- 53 高カーボン濃度 Si C 層
- 5.4 エピタキシャル層
- 55 ドレイン領域
- 56 ボディ領域
- 58 ゲート絶縁膜
- 59 ゲート電極
- 60 ソース領域
- 64 ソース電極
- 67 ドレイン電極
- 71 ショットキーバリアダイオード
- 72 SiC基板
- 73 高カーボン濃度 SiC層
- 7.4 エピタキシャル層
- 85 カソード電極
- 5 2 2 (SiC基板の)裏面
- 722 (SiC基板の)裏面

10

20











【図2C】









【図2G】 図2G

41 N⁺ P<sup>+</sup> D ) 10 Ρ 6 11 11 --27 4 -5 N<sup>-</sup> -21 -2 N<sup>+</sup> ~22 3

【図2日】





















【図 2 N】













<u>51</u>



【図4】





【図5】



290

160

実施例1 比較例1 比較例2

· 実施例1 · 比較例1 · 比較例2





0 └─ 145

150

155

Binding energy (eV)





フロントページの続き

(51) Int.Cl.			FΙ			テーマコード(参考)
H01L	21/336	(2006.01)	H 0 1 L	29/78	652D	
H 0 1 L	29/06	(2006.01)	H 0 1 L	29/78	652M	
			H 0 1 L	29/78	652T	
			H 0 1 L	29/78	658A	
			H 0 1 L	29/78	652L	
			H 0 1 L	29/78	652P	