

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第4811192号
(P4811192)

(45) 発行日 平成23年11月9日(2011.11.9)

(24) 登録日 平成23年9月2日(2011.9.2)

(51) Int.Cl. F I
H03K 19/0175 (2006.01) H03K 19/00 I O I F

請求項の数 6 (全 21 頁)

<p>(21) 出願番号 特願2006-227964 (P2006-227964) (22) 出願日 平成18年8月24日 (2006. 8. 24) (65) 公開番号 特開2008-54034 (P2008-54034A) (43) 公開日 平成20年3月6日 (2008. 3. 6) 審査請求日 平成21年3月10日 (2009. 3. 10)</p>	<p>(73) 特許権者 000002185 ソニー株式会社 東京都港区港南1丁目7番1号 (74) 代理人 100094053 弁理士 佐藤 隆久 (72) 発明者 鈴木 登志生 神奈川県横浜市保土ヶ谷区神戸町134番 地 ソニー・エルエスアイ・デザイン株式 会社内 審査官 宮島 郁美</p>
--	---

最終頁に続く

(54) 【発明の名称】 駆動回路

(57) 【特許請求の範囲】

【請求項1】

第1ノードと第2ノードとの間に負荷回路が接続される駆動回路であって、

第1電圧供給用ノードと第2電圧供給用ノードとの間に設けられた、前記第1ノードを介して直列に接続された第1型第1トランジスタと第2型第1トランジスタとの第1直列回路と、前記第2ノードを介して直列に接続された第1型第2トランジスタと第2型第2トランジスタとの第2直列回路と、

前記第1型第1トランジスタおよび前記第1型第2トランジスタをバイアスする第1バイアス電圧、および、前記第2型第1トランジスタおよび前記第2型第2トランジスタをバイアスする第2バイアス電圧を発生するバイアス回路と、

第1状態において、前記第1型第1トランジスタに前記第1バイアス電圧、前記第1型第2トランジスタに前記第1電圧を印加し、前記第2型第2トランジスタに前記第2バイアス電圧、前記第2型第1トランジスタに前記第2電圧を印加する、複数のスイッチを含む、第1電圧印加手段と、

第2状態において、前記第1型第2トランジスタに前記第1バイアス電圧、前記第1型第1トランジスタに前記第1電圧を印加し、前記第2型第1トランジスタに前記第2バイアス電圧、前記第2型第2トランジスタに前記第2電圧を印加する、複数のスイッチを含む、第2電圧印加手段と

を有し、

前記第1電圧印加手段内の複数のスイッチ、および、前記第2電圧印加手段内の複数の

10

20

スイッチは、

前記第 1 電圧を前記第 1 型第 1 トランジスタおよび前記第 1 型第 2 トランジスタに相補的に印加する、並列に接続された第 1、第 2 スイッチと、

前記第 1 バイアス電圧を前記第 1 型第 1 トランジスタおよび前記第 1 型第 2 トランジスタに相補的に印加する、並列に接続された第 3、第 4 スイッチと、

前記第 2 バイアス電圧を前記第 2 型第 1 トランジスタおよび前記第 2 型第 2 トランジスタに相補的に印加する、並列に接続された第 5、第 6 スイッチと、

前記第 2 電圧を前記第 2 型第 1 トランジスタおよび前記第 2 型第 2 トランジスタに相補的に印加する、並列に接続された第 7、第 8 スイッチ

を有する、

駆動回路。

【請求項 2】

前記第 1 型第 1 トランジスタと前記第 2 型第 2 トランジスタ、または、前記第 1 型第 2 トランジスタと前記第 2 型第 1 トランジスタは、前記バイアス回路と協働して、前記負荷回路に対する電流源として機能する、

請求項 1 に記載の駆動回路。

【請求項 3】

前記バイアス回路は、前記第 1 電源ノードと前記第 2 電源ノードとの間に設けられた、第 1 ダイオードと、バイアス電流源と第 2 ダイオードとの直列回路で構成され、

前記バイアス電流源の一方の端子が前記第 3 スイッチおよび前記第 4 スイッチの接続点に接続され、

前記バイアス電流源の他方の端子が前記第 5 スイッチおよび前記第 6 スイッチの接続点に接続されている、

請求項 2 に記載の駆動回路。

【請求項 4】

前記第 1 ノードと前記第 2 ノードとの間の電圧を検出する電圧検出回路と、一方の入力端子に基準電圧が印加され、他方の入力端子に前記電圧検出回路の検出電圧が印加される、第 1 差動演算増幅回路と

をさらに有し、

前記バイアス回路は、

前記第 1 電源ノードと前記第 2 電源ノードとの間に設けられた、バイアス電流源とダイオードとの直列回路と、前記第 1 差動演算増幅回路と

で構成され、

前記第 1 差動演算増幅回路の出力端子が、前記第 3 スイッチおよび前記第 4 スイッチの接続点に接続され、

前記バイアス電流源の他方の端子が前記第 5 スイッチおよび前記第 6 スイッチの接続点に接続されている、

請求項 2 に記載の駆動回路。

【請求項 5】

前記第 1 ノードと前記第 2 ノードとの間の電圧を検出する電圧検出回路と、一方の入力端子に基準電圧が印加され、他方の入力端子に前記電圧検出回路の検出電圧が印加される、第 1 差動演算増幅回路と、

前記第 1 電源ノードと前記第 2 電源ノードとの間に設けられた、バイアス電流源とトランジスタとの直列回路と、

一方の入力端子が前記バイアス電流源と前記トランジスタとの接続点に接続されている第 2 差動演算増幅回路と、

前記電圧検出回路の両端と前記第 2 差動演算増幅回路の一方の端子に並列に接続され、相補的にオン・オフ動作する第 9、第 10 スイッチと

をさらに有し、

前記バイアス回路は、

10

20

30

40

50

前記バイアス電流源とトランジスタとの直列回路と、
 前記第 1 差動演算増幅回路と、
 前記第 9 スイッチと、
 前記第 10 スイッチと、
 前記第 2 差動増幅回路と

で構成され、

前記第 1 差動演算増幅回路の出力端子が、前記第 3 スイッチおよび前記第 4 スイッチの接続点に接続され、

前記第 2 差動増幅回路の出力端子が、前記第 5 スイッチおよび前記第 6 スイッチの接続点、および、前記トランジスタの制御端子に接続されている、

請求項 2 に記載の駆動回路。

【請求項 6】

前記第 1 型第 1 トランジスタおよび前記第 1 型第 2 トランジスタをこれらのしきい値電圧近傍の第 1 プリチャージ・バイアス電圧、および、前記第 2 型第 1 トランジスタおよび前記第 2 型第 2 トランジスタをこれらのしきい値電圧近傍の第 2 プリチャージ・バイアス電圧を発生するプリチャージ・バイアス回路と、

第 1 状態において、前記第 1 型第 1 トランジスタに前記第 1 バイアス電圧を印加し、前記第 2 型第 2 トランジスタに前記第 2 バイアス電圧を印加し、前記第 1 型第 2 トランジスタに前記第 1 プリチャージ・バイアス電圧を印加し、前記第 2 型第 1 トランジスタに前記第 2 プリチャージ・バイアス電圧を印加する、複数のスイッチを含む、第 1 電圧印加手段と、

第 2 状態において、前記第 1 型第 2 トランジスタに前記第 1 バイアス電圧を印加し、前記第 2 型第 1 トランジスタに前記第 2 バイアス電圧を印加し、前記第 1 型第 1 トランジスタに第 1 プリチャージ・バイアス電圧を印加し、前記第 2 型第 2 トランジスタに前記第 2 プリチャージ電圧を印加する、複数のスイッチを含む、第 2 電圧印加手段と

を有する、

請求項 1 ~ 4 のいずれかに記載の駆動回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は信号を高速に出力する駆動（ドライバ）回路に関する。

特に、本発明は、低電圧差動信号処理（LVDS：Low Voltage Differential Signaling）回路に関する。

【背景技術】

【0002】

高速で、論理信号出力と、ハイインピーダンス出力を目的とした LVDS 回路が知られている（たとえば、特許文献 1）。

【0003】

図 1 に LVDS 回路の基本回路構成を示す。

図 1 に図解した LVDS 回路 100 は、MOS・P チャンネルトランジスタ MP101 と MOS・N チャンネルトランジスタ MN101 との第 1 直列回路と、この第 1 直列回路に並列に設けられた、MOS・P チャンネルトランジスタ MP102 と MOS・N チャンネルトランジスタ MN102 との第 2 直列回路と、これら第 1 および第 2 の直列回路に接続された第 1 電流源 11 と、第 2 電流源 12 とを有する。

LVDS 回路 100 には第 1 電圧 VDD と第 2 電圧 VSS とが供給されている。ノード N1 とノード N2 に、等価的に抵抗 R で表す負荷回路 110 が接続されている。

【0004】

図 1 の LVDS 回路 100 の動作を簡単に述べる。

トランジスタ MP101、MN101、MP102、MN102 には、ノード N1、N2 を基準として対角位置にあるトランジスタ、たとえば、第 1 状態（フェーズ）において

10

20

30

40

50

トランジスタMP101とMN102とが同時にオンまたはオフ状態、または、第1状態と逆相関係の第2状態(フェーズ)においてトランジスタMP102とMN101とが同時にオフまたはオン状態になるように、図示しない制御回路からスイッチング駆動信号SW(1)~SW(4)が印加される。

第1スイッチング駆動信号SW(1)と第2スイッチング駆動信号SW(2)とは差動状態(逆相関係、または相補的な関係)にある信号である。同様に、第3スイッチング駆動信号SW(3)と第4スイッチング駆動信号SW(4)は差動状態(逆相関係)にある信号である。他方、第1スイッチング駆動信号SW(1)と第4スイッチング駆動信号SW(4)とは同相状態にある信号であり、第2スイッチング駆動信号SW(2)と第3スイッチング駆動信号SW(3)とは同相状態にある信号である。

10

すなわち、第1状態において対角位置にあるトランジスタMP101とトランジスタMN102とが同時にオンし、対角位置にあるトランジスタMP102とトランジスタMN101とがオフである。その結果、第1電流源11、トランジスタMP101、ノードN1、負荷回路110、ノードN2、トランジスタMN102、第2電流源12の回路が形成されて破線で示した電流経路P2が確立される。

他方、第2状態において対角位置にあるトランジスタMP102とトランジスタMN101とが同時にオンし、対角位置にあるトランジスタMP101とトランジスタMN102とがオフである。その結果、第1電流源11、トランジスタMP102、ノードN2、負荷回路110、ノードN1、トランジスタMN101、第2電流源12の回路が形成されて実線で示した電流経路P1が確立される。

20

以上の動作が反復されると、負荷回路110には正負に反転する出力電流 I_{out} が流れる。

【0005】

特許文献1は、上述したLVDS回路における諸問題を克服すべく、バイパス回路を設ける技術を提案している。

【0006】

上記LVDS回路における不利益を考察する。

LVDS回路100における、トランジスタMP101、MP102、MN101、MN102は、上述した電流経路P1、P2を形成したとき、負荷回路110に出力電流 I_{out} を流すアナログスイッチとして動作する。アナログスイッチとして動作するトランジスタMP101、MP102、MN101、MN102はそのオン抵抗のため、電圧降下(電圧ドロップ)が起り、動作電圧は下記式1に示すようになる。

30

【0007】

【数1】

$$[V_{dsP} + (R_{on1} + R_{on2} + R) \times I_{out} + V_{dsN}] < (V_{DD} - V_{SS})$$

…(1)

ここで、 V_{dsP} はPチャンネルトランジスタのピンチオフ電圧であり、

V_{dsN} はNチャンネルトランジスタのピンチオフ電圧であり、

R_{on1} 、 R_{on2} はオン抵抗である。

40

【0008】

その結果、第1電圧VDDと第2電圧VSSとの差($V_{DD} - V_{SS}$)を小さくすることが困難である。

第2電圧VSSを接地(グランド)電位とすると、LVDS回路100では、第1電圧VDDを低くすることが難しく、LVDS回路の低電圧化が困難である。そのため、トランジスタの寸法は大きくなり、たとえば、LVDS回路100をIC回路で構成する場合、レイアウト面積を小さくすることができない。

【0009】

50

なお、トランジスタのオン抵抗を小さくするためにトランジスタの寸法を大きくすることが想定される。LVDS回路として高速動作させるためには、トランジスタのゲートを高速で駆動しなければならないが、トランジスタの寸法が大きいと大きいゲート容量のため、ロジック部の電力消費が増加する。

【0010】

特許文献2は、上述した問題を克服するため、図2に図解したように、第1差動増幅器21と第2差動増幅器22とを付加した回路を開示している。

第1差動増幅器21に印加される第1スイッチング駆動信号SW(1)と第2スイッチング駆動信号SW(2)とは差動(逆相)信号である。同様に、第2差動増幅器22に印加される第3スイッチング駆動信号SW(3)と第4スイッチング駆動信号SW(4)は差動(逆相)信号である。

図2に図解したLVDS回路100Aは下記式2で示す動作電圧となる。

式2から明らかなように、LVDS回路100Aは、トランジスタのオン抵抗の影響がなく、動作電圧が低下するという利点を有する。

【0011】

【数2】

$$(V_{dsP} + V_{dsN}) < (V_{DD} - V_{SS})$$

…(2)

【0012】

【特許文献1】特開2005-109897号公報

【特許文献2】特開2004-112453号公報

【発明の開示】

【発明が解決しようとする課題】

【0013】

図2に図解したLVDS回路100Aは、しかしながら下記の不利益を有する。

第1差動増幅器21と第2差動増幅器22とを設ける必要があり、LVDS回路100AをICチップ化した場合に素子数の増加と、消費電力の増加を招く。

さらに高速動作の面から考察すると、高速な差動スイッチング駆動信号が印加される、第1差動増幅器21と第2差動増幅器22とを高速で動作させることが難しいので、LVDS回路として動作周波数が制限される。換言すれば、図2に図解したLVDS回路100Aは高速動作が困難である。

【0014】

本発明は上記不利益を克服することを目的とする。

本発明は、上記例示したLVDS回路に対して、さらに、低電圧で動作可能であり、動作周波数の制限を極力受けず、複雑な回路構成にならず、寸法も大きくなならない、駆動回路、たとえば、LVDS回路を提供することを目的とする。

【課題を解決するための手段】

【0015】

本発明によれば、第1ノードと第2ノードとの間に負荷回路が接続される駆動回路であって、第1電圧供給用ノードと第2電圧供給用ノードとの間に設けられた、前記第1ノードを介して直列に接続された第1型第1トランジスタと第2型第1トランジスタとの第1直列回路と、前記第2ノードを介して直列に接続された第1型第2トランジスタと第2型第2トランジスタとの第2直列回路と、前記第1型第1トランジスタおよび前記第1型第2トランジスタをバイアスする第1バイアス電圧、および、前記第2型第1トランジスタおよび前記第2型第2トランジスタをバイアスする第2バイアス電圧を発生するバイアス回路と、第1状態において、前記第1型第1トランジスタに前記第1バイアス電圧、前記第1型第2トランジスタに前記第1電圧を印加し、前記第2型第2トランジスタに前記第2バイアス電圧、前記第2型第1トランジスタに前記第2電圧を印加する、複数のスイッチを含む、第1電圧印加手段と、第2状態において、前記第1型第2トランジスタに前記

10

20

30

40

50

第 1 バイアス電圧、前記第 1 型第 1 トランジスタに前記第 1 電圧を印加し、前記第 2 型第 1 トランジスタに前記第 2 バイアス電圧、前記第 2 型第 2 トランジスタに前記第 2 電圧を印加する、複数のスイッチを含む、第 2 電圧印加手段とを有する。

前記第 1 型トランジスタは、たとえば、P チャンネル・トランジスタであり、前記第 2 型トランジスタは、たとえば、N チャンネル・トランジスタであるが、この逆でもよい。

【 0 0 1 6 】

前記第 1 電圧印加手段内の複数のスイッチ、および、前記第 2 電圧印加手段内の複数のスイッチは、前記第 1 電圧を前記第 1 型第 1 トランジスタおよび前記第 1 型第 2 トランジスタに相補的に印加する、並列に接続された第 1、第 2 スwitch と、前記第 1 バイアス電圧を前記第 1 型第 1 トランジスタおよび前記第 1 型第 2 トランジスタに相補的に印加する、並列に接続された第 3、第 4 スwitch と、前記第 2 バイアス電圧を前記第 2 型第 1 トランジスタおよび前記第 2 型第 2 トランジスタに相補的に印加する、並列に接続された第 5、第 6 スwitch と、前記第 2 電圧を前記第 2 型第 1 トランジスタおよび前記第 2 型第 2 トランジスタに相補的に印加する、並列に接続された第 7、第 8 スwitch を有する。

10

【 0 0 1 7 】

好ましくは、前記第 1 型第 1 トランジスタと前記第 2 型第 2 トランジスタ、または、前記第 1 型第 2 トランジスタと前記第 2 型第 1 トランジスタは、前記バイアス回路と協働して、前記負荷回路に対する電流源として機能する。

【 0 0 1 8 】

また好ましくは、前記バイアス回路は、前記第 1 電源ノードと前記第 2 電源ノードとの間に設けられた、第 1 ダイオードと、バイアス電流源と第 2 ダイオードとの直列回路で構成され、前記バイアス電流源の一方の端子が前記第 3 スwitch および前記第 4 スwitch の接続点に接続され、前記バイアス電流源の他方の端子が前記第 5 スwitch および前記第 6 スwitch の接続点に接続されている。

20

【 0 0 1 9 】

好ましくは、前記第 1 ノードと前記第 2 ノードとの間の電圧を検出する電圧検出回路と、一方の入力端子に基準電圧が印加され、他方の入力端子に前記電圧検出回路の検出電圧が印加される、第 1 差動演算増幅回路とをさらに有し、前記バイアス回路は、前記第 1 電源ノードと前記第 2 電源ノードとの間に設けられた、バイアス電流源とダイオードとの直列回路と、前記第 1 差動演算増幅回路とで構成され、前記第 1 差動演算増幅回路の出力端子が、前記第 3 スwitch および前記第 4 スwitch の接続点に接続され、前記バイアス電流源の他方の端子が前記第 5 スwitch および前記第 6 スwitch の接続点に接続されている。

30

【 0 0 2 0 】

好ましくは、前記第 1 ノードと前記第 2 ノードとの間の電圧を検出する電圧検出回路と、一方の入力端子に基準電圧が印加され、他方の入力端子に前記電圧検出回路の検出電圧が印加される、第 1 差動演算増幅回路と、前記第 1 電源ノードと前記第 2 電源ノードとの間に設けられた、バイアス電流源とトランジスタとの直列回路と、一方の入力端子が前記バイアス電流源と前記トランジスタとの接続点に接続されている第 2 差動演算増幅回路と、前記電圧検出回路の両端と前記第 2 差動演算増幅回路の一方の端子に並列に接続され、相補的にオン・オフ動作する第 9、第 10 スwitch とをさらに有し、前記バイアス回路は、前記バイアス電流源とトランジスタとの直列回路と、前記第 1 差動演算増幅回路と、前記第 9 スwitch と、前記第 10 スwitch と、前記第 2 差動増幅回路とで構成され、前記第 1 差動演算増幅回路の出力端子が、前記第 3 スwitch および前記第 4 スwitch の接続点に接続され、前記第 2 差動増幅回路の出力端子が、前記第 5 スwitch および前記第 6 スwitch の接続点、および、前記トランジスタの制御端子に接続されている。

40

【 0 0 2 1 】

好ましくは、前記第 1 型第 1 トランジスタおよび前記第 1 型第 2 トランジスタをこれらのしきい値電圧近傍の第 1 プリチャージ・バイアス電圧、および、前記第 2 型第 1 トランジスタおよび前記第 2 型第 2 トランジスタをこれらのしきい値電圧近傍の第 2 プリチャージ・バイアス電圧を発生するプリチャージ・バイアス回路と、第 1 状態において、前記第

50

1型第1トランジスタに前記第1バイアス電圧を印加し、前記第2型第2トランジスタに前記第2バイアス電圧を印加し、前記第1型第2トランジスタに前記第1プリチャージ・バイアス電圧を印加し、前記第2型第1トランジスタに前記第2プリチャージ・バイアス電圧を印加する、複数のスイッチを含む、第1電圧印加手段と、第2状態において、前記第1型第2トランジスタに前記第1バイアス電圧を印加し、前記第2型第1トランジスタに前記前記第2バイアス電圧を印加し、前記第1型第1トランジスタに第1プリチャージ・バイアス電圧を印加し、前記第2型第2トランジスタに前記第2プリチャージ電圧を印加する、複数のスイッチを含む、第2電圧印加手段とを有する。

【発明の効果】

【0022】

本発明によれば、低電圧で動作可能であり、動作周波数の制限を極力受けず、複雑な回路構成にならず、寸法も大きくなならない、駆動回路を提供することができる。

【0023】

また本発明によれば、消費電流を低減できる。

さらに本発明によれば、コモンモード電圧を制御できる。

また本発明によれば、動作速度を向上させることができる。

本発明によれば、短絡防止回路が不要となる。

【発明を実施するための最良の形態】

【0024】

第1実施の形態

図3～図6を参照して本発明の駆動回路の第1実施の形態のLVDS回路を述べる。

図3はLVDS回路1の第1状態(フェーズ)を図解する図であり、図4はLVDS回路1の第1状態とは逆相関係の第2状態(フェーズ)を図解する図である。

図3、図4においては、LVDS回路1は、LVDS基本回路1aと、スイッチ回路1bと、バイアス回路1c(30)と、制御回路(または信号伝送回路)90とを有する。

【0025】

LVDS基本回路1a

LVDS基本回路1aは、直列に接続されたMOS型・Pチャンネル・トランジスタMP1とMOS型・Nチャンネル・トランジスタMN1とで構成される第1直列回路と、この第1直列回路に並列に設けられ、直列に接続されたMOS型・Pチャンネル・トランジスタMP2とMOS型・Nチャンネル・トランジスタMN2とで構成された第2直列回路とを有する。このLVDS回路1には、第1電源ノードVN1から第1電圧VDDと第2電源ノードVN2から第2電圧VSSとが供給されている。

MOS型・Pチャンネル・トランジスタが本発明の第1型トランジスタの例であり、MOS型・Nチャンネル・トランジスタが本発明の第2型トランジスタの例である。

LVDS基本回路1a内のノードN1とノードN2とに、等価的に抵抗Rとして表した負荷回路110が接続されている。

本実施の形態において、好ましくは、トランジスタMP1とMP2とは同じ寸法で形成されており、同様に、トランジスタMN1とMN2も同じ寸法で形成されている。その理由は、トランジスタMP1とトランジスタMN2とを流れる電流と、トランジスタMP2とトランジスタMN1とを流れる電流が等しくなるからである。

【0026】

LVDS基本回路1aは、トランジスタMP1、トランジスタMN1、トランジスタMP2、トランジスタMN2の回路構成が、等価回路としては、図1に図解したLVDS回路100、および、図2に一部を図解した回路における、トランジスタMP101、トランジスタMN101、トランジスタMP102、トランジスタMN102との回路に類似している。

しかしながら、後述するが、トランジスタMP1、トランジスタMN1、トランジスタMP2、トランジスタMN2は、図1における上記トランジスタのように、アナログスイッチとして動作するのではなく、むしろ、電流源として動作する点、および、その結果と

10

20

30

40

50

して、トランジスタの寸法が小さくてもよいなど、図 1 に図解した L V D S 回路におけるトランジスタとは多々相違がある。

【 0 0 2 7 】

L V D S 回路 1 には、図 1 に図解した L V D S 回路 1 0 0 における第 1 電流源 1 1 と第 2 電流源 1 2 とがないことに留意されたい。





【 0 0 2 8 】

スイッチ回路 1 b

図 3、図 4 に図解した L V D S 回路 1 には、図 1 および図 2 には図解されていない、第 1 スイッチ S W 1 ~ 第 4 スイッチ S W 4 からなる第 1 スイッチ群 1 b 1 と、第 5 スイッチ S W 5 ~ 第 8 スイッチ S W 8 からなる第 2 スイッチ群 1 b 2 とを有するスイッチ回路 1 b が設けられている。

10

第 1 ~ 8 スイッチ S W 1 ~ S W 8 は、たとえば、トランジスタを用いて構成され、スイッチング駆動信号 S W に応じてオン・オフ動作するスイッチである。

図 3、図 4 に図解した第 1 スイッチ S W 1 ~ 第 8 スイッチ S W 8 は、で示した両端子が実線で示した切片で接続されているときは閉成（導通、オン）状態になり、で示した両端子が実線で示した切片で接続されていないときは開成（非導通、オフ）状態を例示している。ただし、本実施の形態において、第 1 スイッチ S W 1 ~ 第 8 スイッチ S W 8 はトランジスタスイッチであり、で示した両端子が実線で示した切片で接続されている状態がトランジスタの導通状態、で示した両端子が実線で示した切片で接続されていない状態がトランジスタの非導通状態を示す。

20

【 0 0 2 9 】

図 3、図 4 において、並列接続されているスイッチ、たとえば、第 1 スイッチ S W 1 と第 2 スイッチ S W 2、第 3 スイッチ S W 3 と第 4 スイッチ S W 4、第 5 スイッチ S W 5 と第 6 スイッチ S W 6、第 7 スイッチ S W 7 と第 8 スイッチ S W 8 とが、逆相の関係で相補的に、すなわち、一方が導通（オン）のときは他方が非導通（オフ）の状態で作動する。

制御回路 9 0 からは、第 1 ~ 8 スイッチ S W 1 ~ S W 8 に、第 1 スイッチング駆動信号 S W (1) ~ 第 4 スイッチング駆動信号 S W (4)、および、これらの極性（位相）を反転した第 1 反転スイッチング駆動信号 S W (1 -) ~ 第 4 反転スイッチング駆動信号 S W (4 -) が出力される。なお、反転スイッチング駆動信号は、たとえば、図 3、図 4 においては、たとえば、第 1 反転スイッチング駆動信号 1 の上にバーを付して示すが、明細書の記載は、1 の後に - を付して示す。

30

この動作の詳細は図 5 および図 6 を参照して後述する。

【 0 0 3 0 】

バイアス回路 1 c

図 3、図 4 に図解した L V D S 回路 1 には、図 1 および図 2 には図解した L V D S 回路には設けられていない、第 1 バイアス電圧 V B I A S 1 を出力する第 1 バイアス回路 3 1 と、第 2 バイアス電圧 V B I A S 2 を出力する第 2 バイアス回路 3 2 とからなるバイアス回路 1 c (3 0) が設けられている。

第 1 バイアス回路 3 1 および第 2 バイアス回路 3 2 はそれぞれ、第 1 電圧 V D D と第 2 電圧 V S S とに基づいて、第 1 バイアス電圧 V B I A S 1、第 2 バイアス電圧 V B I A S 2 を生成する。これらバイアス回路 3 1、3 2 の回路例については、図 9 を参照して詳細を後述する。

40

第 1 バイアス回路 3 1 は、相補的に閉成または開成する第 3 スイッチ S W 3 または第 4 スイッチ S W 4 を介してトランジスタ M P 1 またはトランジスタ M P 2 のゲートに第 1 バイアス電圧 V B I A S 1 を印加する。他方、第 2 バイアス回路 3 2 は、相補的に閉成または開成する第 5 スイッチ S W 5 または第 6 スイッチ S W 6 を介してトランジスタ M N 1 またはトランジスタ M N 2 のゲートに第 2 バイアス電圧 V B I A S 2 を印加する。

相補的（または逆位相）動作とは、たとえば、第 3 スイッチ S W 3 がオンのときは第 4 スイッチ S W 4 はオフで、あるいは、その逆を言う。

【 0 0 3 1 】

50

第 1 状態

図 3 は第 1 状態（第 1 フェーズ）の L V D S 回路 1 の状態を示す。

第 1 状態においては、たとえば、第 1 電圧 V D D が P チャンネル・トランジスタ M P 2 に印加され、第 1 バイアス回路 3 1 の第 1 バイアス電圧 V B I A S 1 が P チャンネル・トランジスタ M P 1 に印加され、第 2 電圧 V S S が N チャンネル・トランジスタ M N 1 に印加され、第 2 バイアス回路 3 2 の第 2 バイアス電圧 V B I A S 2 が N チャンネル・トランジスタ M N 2 に印加されるように、制御回路 9 0 が第 2 スイッチ S W 2、第 3 スイッチ S W 3、第 6 スイッチ S W 6、第 7 スイッチ S W 7 をオンに付勢した導通状態にする（閉成にする）。その他のスイッチ S W はオフである（非導通状態である）。

【 0 0 3 2 】

制御回路 9 0 によるスイッチ制御動作をより詳細に述べる。

図 3 に図解した第 1 状態において、図 5 に図解したように、制御回路 9 0 から、ハイレベルの第 2 反転スイッチング駆動信号 S W (2 -) が第 2 スイッチ S W 2、ハイレベルの第 1 スイッチング駆動信号 S W (1) が第 3 スイッチ S W 3、ハイレベルの第 4 スイッチング駆動信号 S W (4) が第 6 スイッチ S W 6、ハイレベルの第 3 反転スイッチング駆動信号 S W (3 -) が第 7 スイッチ S W 7 にそれぞれ印加される。他方、ローレベルの第 1 反転スイッチング駆動信号 S W (1 -) が第 1 スイッチ S W 1、ローレベルの第 2 スイッチング駆動信号 S W (2) が第 4 スイッチ S W 4、ローレベルの第 3 スイッチング駆動信号 S W (3) が第 5 スイッチ S W 5、ローレベルの第 4 反転スイッチング駆動信号 S W (4 -) が第 8 スイッチ S W 8 にそれぞれ印加される。

【 0 0 3 3 】

これにより、トランジスタ M P 2 のゲートに第 1 電圧 V D D が印加されてオフ状態となり、トランジスタ M P 1 のゲートには第 1 バイアス電圧 V B I A S 1 が印加されて電流源として機能し、トランジスタ M N 1 のゲートに第 2 電圧 V S S が印加されてオフ状態となり、トランジスタ M N 2 のゲートに第 2 バイアス電圧 V B I A S 2 が印加されて電流源として機能する。

その結果、第 1 電源ノード V N 1、第 3 ノード N 3、電流源として機能するトランジスタ M P 1、第 1 ノード N 1、負荷回路 1 1 0、第 2 ノード N 2、電流源として機能するトランジスタ M N 2、第 4 ノード N 4、第 2 電源ノード V N 2 の第 1 回路が形成される。

負荷回路 1 1 0 には、ノード N 1 からノード N 2 に向かう、破線で示した出力電流 I_{out} が流れる。この電流を負の出力電流 I_{out} という。

【 0 0 3 4 】

図 5 (A)、(B) は、第 1 スイッチング駆動信号 S W (1) ~ 第 4 スイッチング駆動信号 S W (4)、および、第 1 反転スイッチング駆動信号 S W (1 -) ~ 第 4 反転スイッチング駆動信号 S W (4 -) の波形を示している。

図 5 (A)、(B) の波形図は、図 6 (A)、(B) に例示したような遅延時間（ジッタ） t が無い状態を示す。

図 5 (C) は負荷回路 1 1 0 に流れる出力電流 I_{out} （図 3 に実線で示した正の出力電流 I_{out} を I_0 、破線で示した負の出力電流 I_{out} を $-I_0$ として）を示しており、図 5 (D) は負荷回路 1 1 0 の端子電圧 V out を示している。V com はコモンモード電圧を示している。

【 0 0 3 5 】

第 2 状態

図 4 は L V D S 回路 1 の第 2 状態（第 2 フェーズ）を示す。

第 1 状態と逆相関係の第 2 状態においては、第 1 状態とは相補的に、第 1 電圧 V D D が P チャンネル・トランジスタ M P 1 に印加され、第 1 バイアス回路 3 1 の第 1 バイアス電圧 V B I A S 1 が P チャンネル・トランジスタ M P 2 に印加され、第 2 電圧 V S S が N チャンネル・トランジスタ M N 2 に印加され、第 2 バイアス回路 3 2 の第 2 バイアス電圧 V B I A S 2 が N チャンネル・トランジスタ M N 1 に印加されるように、制御回路 9 0 が第 1 スイッチ S W 1、第 4 スイッチ S W 4、第 5 スイッチ S W 5、第 8 スイッチ S W 8 をオンに付勢

10

20

30

40

50

して導通状態にする。その他のスイッチSWはオフである（開成である）。

【0036】

制御回路90によるスイッチ制御動作をより詳細に述べる。

図4に図解した第2状態において、図5に図解したように、制御回路90から、ハイレベルの第1反転スイッチング駆動信号SW(1-)が第1スイッチSW1、ハイレベルの第2スイッチング駆動信号SW(2)が第4スイッチSW4、ハイレベルの第3スイッチング駆動信号SW(3)が第5スイッチSW5、ハイレベルの第4反転スイッチング駆動信号SW(4-)が第8スイッチSW8に印加される。他方、ローレベルの第2反転スイッチング駆動信号SW(2-)が第2スイッチSW2、ローレベルの第1スイッチング駆動信号SW(1)が第3スイッチSW3、ローレベルの第4スイッチング駆動信号SW(4)が第6スイッチSW6、ローレベルの第3反転スイッチング駆動信号SW(3-)が第7スイッチSW7に印加される。

10

【0037】

これにより、トランジスタMP1のゲートには第1電圧VDDが印加されてオフ状態となり、トランジスタMP2のゲートには第1バイアス電圧VBIAS1が印加されて電流源として機能し、トランジスタMN2のゲートに第2電圧VSSが印加されてオフ状態となり、トランジスタMN1のゲートに第2バイアス電圧VBIAS2が印加されて電流源として機能する。

その結果、第1電源ノードVN1、第3ノードN3、電流源として機能するトランジスタMP2、第2ノードN2、負荷回路110、第1ノードN1、電流源として機能するトランジスタMN1、第4ノードN4、第2電源ノードVN2の第2回路が形成される。

20

負荷回路110には、ノードN2からノードN1に向かう、実線で示した出力電流 I_{out} が流れる。この電流を正の出力電流 I_{out} という。

【0038】

図3および図4に図解したLVDS回路1において、好ましくは、トランジスタMP1またはトランジスタMP2のドレインから流れようとする電流値と、トランジスタMN1またはトランジスタMN2のドレインに流れようとする電流値とが等しくなるように、第1バイアス電圧VBIAS1、第2バイアス電圧VBIAS2とを設定する。

【0039】

また上述したように、好ましくは、トランジスタMP1とMP2とは同じ寸法で形成されており、同様に、好ましくは、トランジスタMN1とMN2も同じ寸法で形成されている。したがって、本実施の形態では、トランジスタMP1とMP2、および、トランジスタMN1とMN2には同じ大きさのバイアス電流が流れるように構成されている。

30

【0040】

以上のように、第1状態において、トランジスタMP1のゲートが第1バイアス回路31に接続されるときは、同時にトランジスタMN2のゲートが第2バイアス回路32に接続される。他方、第2状態において、トランジスタMP2のゲートが第1バイアス回路31に接続されるときはトランジスタMN1のゲートが第2バイアス回路32に同時に接続される。すなわち、トランジスタMP1とトランジスタMP2とは相補的に（逆相のタイミングで）第1バイアス回路31に接続され、同様に、トランジスタMN2とトランジスタMN1とは相補的に第2バイアス回路32に接続される。

40

なお、上記例示した第1状態と第2状態とは逆の状態であってもよい。

【0041】

このようなバイアスを与えることにより、抵抗Rとして等価的に表した負荷回路110に流れる電流の向きを制御する。その詳細を下記に述べる。

負荷回路110に流れるLVDS回路1の出力電流 I_{out} は、第1バイアス電圧VBIAS1が印加される場合と第2バイアス電圧VBIAS2が印加される場合に、上述した電流経路（回路）P1、P2に応じて、下記式3、4で表すことができる。

【0042】

【数 3】

$$I_{out} = K_p \times (W_1 / L_1) \times (V_{BIAS1} - V_{th P})^2$$

・・・(3)

ここで、 K_p は固有の定数であり、

W_1, L_1 はそれぞれ P チャンネルトランジスタ MP1 のゲート幅とゲート長であり、

V_{BIAS1} は P チャンネルトランジスタ MP1 のゲートに印加される第 1 バイアス電圧であり、

$V_{th P}$ は P チャンネルトランジスタ MP1 のしきい値である。

10

【0043】

【数 4】

$$I_{out} = K_n \times (W_2 / L_2) \times (V_{BIAS2} - V_{th N})^2$$

・・・(4)

ここで、 K_n は固有の定数であり、

W_2, L_2 はそれぞれ N チャンネルトランジスタ NN1 のゲート幅とゲート長であり、

V_{BIAS2} は N チャンネルトランジスタのゲートに印加される第 2 バイアス電圧であり、

$V_{th N}$ は N チャンネルトランジスタ MN1 のしきい値である。

20

【0044】

本実施の形態では、好ましくは、トランジスタ MP1 と MP2 とは同じ寸法で形成されており、同様に、トランジスタ MN1 と MN2 も同じ寸法で形成されている。

さらに、第 1 バイアス回路 31 と第 2 バイアス回路 32 とは、第 1 バイアス電圧 V_{BIAS1} と第 2 バイアス電圧 V_{BIAS2} とを調整して、トランジスタ MP1 と MP2、トランジスタ MN1 と MN2 に同じバイアス電流を流すように構成している。

【0045】

第 1 状態を示す図 3 に例示的に図解した L V D S 回路 1 において、たとえば、第 3 スイッチ SW3 および第 6 スイッチ SW6 をオン動作スイッチ素子とすると、負荷回路 110 に対して、第 1 バイアス回路 31 と第 3 スイッチ SW3 とトランジスタ MP1、並びに、第 2 バイアス回路 32 と第 6 スイッチ SW6 とトランジスタ MN2 とは電流源として機能する。

30

また、第 2 状態を示す図 4 に図解した L V D S 回路 1 において、第 4 スイッチ SW4 および第 5 スイッチ SW5 をオン動作スイッチ素子とすると、第 1 バイアス回路 31 と第 4 スイッチ SW4 とトランジスタ MP2、並びに、第 2 バイアス回路 32 と第 5 スイッチ SW5 とトランジスタ MN1 は、電流源として機能する。

このように、本実施の形態の L V D S 回路 1 においては、トランジスタ MP1 と MP2、トランジスタ MN1 と MN2 は単なるオン・オフ動作するトランジスタではなく電流源として機能する。すなわち、L V D S 回路 1 には、電流源は存在するが、負荷回路 110 に対するアナログスイッチは実質的に含まれない。その結果、たとえば、式 2 で示したと同様、トランジスタのオン抵抗の影響を排除できるので低電圧化が可能となる。

40

【0046】

図 3、図 4 に図解した L V D S 回路 1 においては、出力回路（たとえば、トランジスタ MN1、トランジスタ MN2）に、実質的にアナログスイッチを含まない代わりに、各出力ドライバとしてのトランジスタのゲートに、これらのトランジスタをオン・オフさせるために接続されるスイッチ SW1 ~ SW8 が含まれているが、これらのスイッチ自体とゲート容量をチャージする電荷が流れるだけであり、これら SW1 ~ SW8 を構成するトランジスタの寸法を大きくする必要はない。

50

【0047】

上述したように、負荷回路110を含む電流経路に実質的にスイッチが含まれない。その結果、LVD回路1におけるトランジスタMP1、MP2、トランジスタMN1、MN2などを小型にすることができる。その結果としてレイアウトサイズを縮小できる。

【0048】

図3、図4に図解したLVD回路1は、出力ドライバのサイズが小さくてよいので、たとえば、出力端子（たとえば、第1ノードN1または第2ノードN2）がグランドに短絡してしまった場合などの対策として、特に、短絡保護回路を設ける必要がないというさらなる利点を有する。

【0049】

図6(A)～(D)は、第1スイッチング駆動信号SW(1)および第4スイッチング駆動信号SW(4)と、第2スイッチング反転駆動信号SW(2-)および第3スイッチング反転駆動信号SW(3-)との間に、 t の遅延（またはジッタ（位相のずれ））時間がある場合の波形図である。

理想的には、図5(A)～(D)に図解した遅延時間（ジッタ） t のないスイッチング駆動信号を用いることが望ましいが、ジッタ t が、数%、たとえば、10%未満の5～6%程度ならば、コモンモード電圧は一定であり、LVD回路1は正常に動作する。

したがって、本実施の形態のLVD回路1において、スイッチング駆動信号を出力する制御回路90に、タイミング的に、特別な要求が課されることはない。あるいは、負荷回路110に伝送すべき差動信号について厳しい要求が課されることはない。

【0050】

図6(A)、(B)に示したジッタ t がある場合でも、図3、図4に図解したLVD回路1においては、負荷回路110を含む電流経路にスイッチが含まれないから、トランジスタMP1、MP2、トランジスタMN1、MN2などを小型にすることができる。

さらに、出力ドライバの寸法も小さくできる。

その結果として、レイアウト面積を縮小できる。それに伴いLVD回路の価格も低下する。

【0051】

LVD回路1における出力ドライバの寸法が小さいので、短絡保護回路が不要となり、さらに、レイアウト面積を縮小できる。それに伴い、LVD回路の価格もさらに低下する。

【0052】

以上述べたように、図3、図4に図解したLVD回路1は、回路規模を増大させることなく、第1電圧VDDなどの電源電圧を低くすることができる。

電源電圧の低下は、たとえば、携帯電話機、デジタルカメラ装置、その他の各種の移動通信装置、あるいは、携帯電子機器など、バッテリーで動作する電子装置におけるバッテリーの寿命を延ばすことができるという効果を奏する。

【0053】

さらに、たとえば、撮像デバイスなどの高精密化、高画質化が進み、データ転送速度は益々上がっている。他方、集積回路のピン数、チップ寸法の制約から、データ転送のためLDVS、DDRなどの高速インターフェースを用いることが必須になってきている。そのため、高速インターフェースに用いるセルの小型化、高性能化がLSI本体の価格、性能（特性）に大きな影響を及ぼすようになってきている。

かかる観点から、上述した本発明の実施の形態のLVD回路1は、小型、高性能、低消費電力のLVD回路として効果的に活用できる。

【0054】

第2実施の形態

図7を参照して本発明の第2実施の形態のLVD回路について述べる。

図7に図解したLVD回路1Aは、図3、図4に図解したLVD回路1に、第1プリチャージ・バイアス回路41および第2プリチャージ・バイアス回路42を付加してい

10

20

30

40

50

る。

第1プリチャージ・バイアス回路41は、トランジスタMP1、MP2それぞれのしきい値 V_{thP} 、 V_{thN} 付近の電圧を出力する。第2プリチャージ・バイアス回路42は、トランジスタMN1、MN2それぞれのしきい値 V_{thN} 付近の電圧を出力する。

第1バイアス回路31および第2バイアス回路32は第1実施の形態と同様である。

【0055】

図3、図4に図解したLVDS回路1を高速に動作させる場合を想定すると、出力ドライバであるトランジスタMP1、MP2、およびトランジスタMN1、MN2のゲート容量を高速にオン・オフする必要がある。

図7に図解したLVDS回路1Aにおいては、第1状態の動作を述べる。

10

第3スイッチSW3がオン(導通)でトランジスタMP1が第1バイアス回路31からの第1バイアス電圧 V_{BIAS1} によってバイアスされてオンで、第6スイッチSW6がオンでトランジスタMN2が第2バイアス回路32からの第2バイアス電圧 V_{BIAS2} によってバイアスされてオンで、第2スイッチSW2がオンでトランジスタMP2が第1プリチャージ・バイアス回路41からのプリチャージ電圧でプリチャージされて(トランジスタMP2はオフ)、第7スイッチSW7がオンでトランジスタMN1が第2プリチャージ・バイアス回路42でプリチャージされている(トランジスタMN1はオフ状態である)。

このように、第1状態において、トランジスタMP2とトランジスタMN1とをプリチャージしておくことにより、第2状態に遷移したとき、これらのトランジスタが高速にオンとなる。

20

制御回路90は上述した動作となるように、上述したスイッチSWを制御する。すなわち、第1バイアス回路31と第1プリチャージ・バイアス回路41とがトランジスタMP1、トランジスタMP2に相補的に接続され、第2バイアス回路32と第2プリチャージ・バイアス回路42とがトランジスタMN2とトランジスタMN1に相補的に接続される。

第2状態は上記第1状態とは逆となる。

【0056】

プリチャージを行わない場合とプリチャージを行った場合とを対比する。

例示的に、Pチャンネル・ドライバについて考察するが、Nチャンネル・ドライバについても同様である。

30

下記式5はプリチャージを行わない場合の、図3、図4に図解したLVDS回路1の、出力ドライバのゲートを%、たとえば、=95%までチャージする時間 t_1 を示す。

【0057】

【数5】

$$(V_{th} + V_{OV}) \times \{1 - \exp(-t_1 / C_1 \times R_1)\} = (V_{th} + V_{OV}) \times 0.95 \quad \dots(5)$$

【0058】

式5において、記号 C_1 はPチャンネル・ドライバ(トランジスタ)のゲート容量を示し、記号 R_1 は第1~8スイッチSW1~SW8のオン抵抗を示し、記号 V_{OV} はPチャンネル・ドライバのオーバードライブ電圧を示す。

40

式5を解くと、式6が得られる。

【0059】

【数6】

$$t_1 = 3.0 \times C_1 \times R_1$$

... (6)

【0060】

次いで、プリチャージを行った場合について考察する。

下記式7は、プリチャージを行う場合の、図7に図解したLVDS回路1Aの、出力ド

50

ライバのゲートを %、たとえば、 = 95%までチャージする時間 t_2 を示す。

【0061】

【数7】

$$V_{th} + [V_{ov} \times \{1 - \exp(-t_2 / C_1 \times R_1)\}] = (V_{th} + V_{ov}) \times 0.95$$

...(7)

【0062】

式7を解くと式8が得られる。

【0063】

【数8】

$$t_2 = -C_1 \times R_1 \times \log\{0.05 \times (V_{th} + V_{ov}) / V_{ov}\}$$

...(8)

【0064】

たとえば、しきい値 $V_{th} = 1V$ 、Pチャンネル・ドライバ(トランジスタ)のオーバードライブ電圧 $V_{ov} = 0.5V$ と仮定すると、チャージ時間 t_2 は下記になる。

【0065】

【数9】

$$t_2 = 1.89 \times C_1 \times R_1$$

...(9)

【0066】

式6と式9を比較すると、 $3.0 / 1.89 = 0.63$ となり、プリチャージを行うと、チャージ時間が約37%短縮できる。換言すれば、約37%だけ、図7に図解したLVDS回路1Aは図3、図4に図解したLVDS回路1に比較して最大動作周波数を向上させることができる。

【0067】

プリチャージを行わない、図3、図4のLVDS回路1においては、LVDSの論理が変わるたびに、(しきい値 $V_{th} \times$ ドライバのゲート容量 C_1)の電荷を毎回のスイッチング動作のときに無駄にしていることになるが、その点でも、図7に図解したLVDS回路1Aは電荷の無駄が回避できて、消費電力も削減できる。

【0068】

図8(A)~(D)は、図3、図4に図解したLVDS回路1におけるプリチャージを行わない場合と、図7に図解したLVDS回路1Aにおけるプリチャージを行った場合との信号波形図を示す。

以上述べたように、プリチャージを行うことにより、電源電圧の低下に起因する最大周波数の低下を回避することができる。

【0069】

第3実施の形態

図9を参照して本発明の第3実施の形態としてLVDS回路1Bを述べる。

図9に図解したLVDS回路1Bにおける、第1~第8スイッチ $SW_1 \sim SW_8$ の開閉(導通)状態は、図3に図解した第1状態と同じにしている。したがって、第2状態では、第1~第8スイッチ $SW_1 \sim SW_8$ の開閉状態は逆になる。

LVDS回路1Bは、図3、図4における第1バイアス回路31と第2バイアス回路32との具体的な回路を示した回路である。

図3、図4における第1バイアス回路31と第2バイアス回路32とが、バイアス電源51、トランジスタ MP_{11} と、トランジスタ MN_{11} とで構成されている。

なお、第1バイアス回路31と第2バイアス回路32とを総称してバイアス回路30と

10

20

30

40

50

呼ぶ。

トランジスタMP11は、ゲートとドレインとが接続されており、実質的にダイオードとして動作する。同様に、トランジスタMN11は、ゲートとソースとが接続されており、実質的にダイオードとして動作する。

バイアス電流源51は2つのダイオードに電流を流すだけの簡単な構成であり、比較的消費電流を少なくすることができる。

【0070】

なお、図9に図解した回路構成において、第3スイッチSW3または第4スイッチSW4を挟んで、第1バイアス回路31を構成するトランジスタMP11（ダイオード）と、トランジスタMP1またはトランジスタMP2とが、カレントミラー回路を構成している

10

。同様に、第5スイッチSW5または第6スイッチSW6を挟んで、第2バイアス回路32を構成するトランジスタMN11（ダイオード）と、トランジスタMN1またはトランジスタMN2とがカレントミラー回路を構成している。

カレントミラー回路は安定な電流源として動作する。したがって、図9に図解したLVDS回路1Bは安定な電流源のもとで動作する。

【0071】

以上述べたように、図9に図解したLVDS回路1Bは、カレントミラー回路として安定な電流源を提供しつつ、図3、図4に図解したLVDS回路1の利点を生かしながら、消費電流の少ない回路として実現している。

20

【0072】

第4実施の形態

図7に図解したLVDS回路1Aに、第1バイアス回路31および第2バイアス回路32を図9に図解したバイアス回路30を適用することができる。その結果、第2実施の形態の効果と第3実施の形態の効果とを奏するLVDS回路が実現できる。

【0073】

第5実施の形態

図10を参照して本発明の第3実施の形態としてLVDS回路1Cを述べる。

図10に図解したLVDS回路1Cにおける、第1～第8スイッチSW1～SW8の開閉状態は、図7に図解した第1状態と同じにしている。したがって、第2状態では、第1～第8スイッチSW1～SW8の開閉状態は逆になる。

30

LVDS回路1Cは、コモンモード電圧を制御するため、図9における第3スイッチSW3と第4スイッチSW4に接続されているトランジスタMP11を削除し、第3スイッチSW3と第4スイッチSW4の共通接続点（第6ノードN6）に、比較回路71を接続し、第1ノードN1と第2ノードN2との間に電圧検出回路61を接続している。

LVDS回路1Cにおいては、電圧検出回路61において第1ノードN1と第2ノードN2との間の電圧、すなわち、出力電圧 V_{out} を検出（測定）し、検出した電圧 V_{out} を差動演算増幅回路71の非反転入力端子（+）に印加している。

差動演算増幅回路71は、電圧検出回路61の検出電圧 V_{out} と、反転入力端子（-）に印加されている基準電圧 V_{ref} とを比較し、その差の電圧に比例したバイアス電圧を第3スイッチSW3を介してトランジスタMP1のゲート、第4スイッチSW4を介してトランジスタMP2のゲートに印加する。

40

LVDS回路1Cは、差動演算増幅回路71と、電圧検出回路61を追加するだけで、コモンモード電圧を制御することができる。

【0074】

LVDS回路1Cにおいては、差動演算増幅回路71を付加しているから、差動演算増幅回路と出力ドライバとで構成されるループの周波数帯域がスイッチング動作のスループートで規定される周波数以下に設定する必要がある。

LVDS回路1Cは、図3、図4に図解したLVDS回路1と、図7に図解したLVDS回路1Aの利点を生かしながら、コモンモード電圧を制御できるという利点を有してい

50

る。

【 0 0 7 5 】

L V D S 回路 1 C において、バイアス回路 3 0 A が、バイアス電流源 5 1、トランジスタ M N 1 1 と、差動演算増幅回路 7 1 および電圧検出回路 6 1 とで構成されていると考えることができる。

バイアス電流源 5 1 とトランジスタ M N 1 1 とが、第 2 バイアス回路 3 2 に対応し、差動演算増幅回路 7 1 と電圧検出回路 6 1 とが第 1 バイアス回路 3 1 に対応している。

【 0 0 7 6 】

第 6 実施の形態

図 1 1 を参照して本発明の第 6 実施の形態として L V D S 回路 1 D を述べる。

図 1 1 に図解した L V D S 回路 1 D における、第 1 ~ 第 8 スイッチ S W 1 ~ S W 8 の開閉状態は、図 7 に図解した第 1 状態と同じにしている。したがって、第 2 状態では、第 1 ~ 第 8 スイッチ S W 1 ~ S W 8 の開閉状態は逆になる。

L V D S 回路 1 D は、図 1 0 に図解した L V D S 回路 1 C に対して、下記の追加・修正を行った回路である。

(1) 差動増幅回路 8 1 を付加した。

差動増幅回路 8 1 の反転入力端子 (-) は、バイアス電流源 5 1 とトランジスタ M P 1 1 のソース (またはドレイン) との接続点 (第 1 5 ノード N 1 5) に接続され、非反転入力端子 (+) が第 9 スイッチ S W 9 と第 1 0 スイッチ S W 1 0 との接続点 (第 1 6 ノード N 1 6) に接続され、出力端子が第 1 7 ノード N 1 7 においてトランジスタ M N 1 1 のゲートと第 5 スイッチ S W 5 と第 6 スイッチ S W 6 との接続点 (第 1 0 ノード N 1 0) に接続されている。

(2) 第 1 ノード N 1 と第 2 ノード N 2 と、差動増幅回路 8 1 の非反転入力端子 (+) との間に、第 9 スイッチ S W 9 と第 1 0 スイッチ S W 1 0 とを付加した。

(3) 図 1 0 に図解したバイアス電流源 5 1 とダイオード接続されたトランジスタ M N 1 1 とで構成された第 2 バイアス回路 3 2 のトランジスタ M N 1 1 の接続を変更し、トランジスタ M N 1 1 のゲートの接続を外し、第 1 7 ノード N 1 7 において差動増幅回路 8 1 の出力端子に接続させた。トランジスタ M N 1 1 はカレントミラー回路として機能する。

【 0 0 7 7 】

出力ドライバの寸法を極力小さく (レイアウトの面積を縮小) しようとする、出力ドライバは飽和領域から線形領域に入りかける。このとき、出力電流の設定値が減少する。これを改善するため、差動増幅回路 8 1 と、第 9 スイッチ S W 9 と第 1 0 スイッチ S W 1 0 を設け、トランジスタ M N 1 1 を差動増幅回路 8 1 の出力信号で動作させる。

差動増幅回路 8 1 は、常に、出力ドライバ M N 1 , M N 2 のドレイン電圧と、基準電流を受けるトランジスタ M N 1 1 のドレイン電圧が一致するようにゲート電圧を制御するため、トランジスタ M N 1 1 と、トランジスタ M N 1 , M N 2 とは、正確なカレントミラー回路として動作する。その結果、出力ドライバが線形領域動作していても出力電流が設定値と一致する。

【 0 0 7 8 】

図 1 1 に図解した L V D S 回路 1 D においては、図 1 0 に図解した L V D S 回路 1 C と同様、差動演算増幅回路 7 1 と出力ドライバとで構成されるループの周波数帯域がスイッチング動作のスルーレートで規定される周波数以下に設定する必要があることに加えて、差動増幅回路 8 1 と出力ドライバとで構成されるループの周波数帯域がスイッチング動作のスルーレートで規定される周波数以下に設定する必要がある。

【 0 0 7 9 】

このように、図 1 1 に図解した L V D S 回路 1 D は、出力ドライバを寸法を極力小さく (レイアウト面積を縮小) しようとして、出力ドライバが飽和領域から線形領域に入り、線形領域で動作していても出力電流が、設定値に一致させることができ、所望の出力電流を提供できる。

【 0 0 8 0 】

10

20

30

40

50

本発明の実施の形態に際しては、上述した実施の形態に限定されず、種々の変形態様をとることができる。

たとえば、LVDS回路1～1DAを構成する各トランジスタの極性は逆にすることができる。

また、上述したLVDS回路を適宜、組み合わせることもできる。

【図面の簡単な説明】

【0081】

【図1】図1はLVDS回路の基本回路図である。

【図2】図2は従来技術のLVDS回路の回路図である。

【図3】図3は本発明の駆動回路の第1実施の形態のLVDS回路の第1状態を示す回路図である。 10

【図4】図4は本発明の駆動回路の第1実施の形態のLVDS回路の第2状態を示す回路図である。

【図5】図5(A)～(D)は図3、図4のLVDS回路の第1の信号波形図である。

【図6】図6(A)～(D)は図3、図4のLVDS回路の第2の信号波形図である。

【図7】図7は本発明の駆動回路の第2実施の形態のLVDS回路の回路図である。

【図8】図8(A)～(D)は図7のLVDS回路の信号波形図である。

【図9】図9は本発明の駆動回路の第3実施の形態のLVDS回路の回路図である。

【図10】図10は本発明の駆動回路の第4実施の形態のLVDS回路の回路図である。


【図11】図11は本発明の駆動回路の第5実施の形態のLVDS回路の回路図である。 20

【符号の説明】


【0082】

1、1A～1D...LVDS回路、1a...LVDS基本回路、1b...スイッチ回路、1c...バイアス回路、1d...プリチャージ・バイアス回路、30...バイアス回路、31...第1バイアス回路、32...第2バイアス回路、41、42...プリチャージ・バイアス回路、51...バイアス電流源、61...電圧検出回路、71...差動演算増幅回路、81...差動増幅回路、90...制御回路


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】



【図7】



【図8】



フロントページの続き

- (56)参考文献 特開2004-112453(JP,A)
特開2004-153713(JP,A)
特開2005-217999(JP,A)
特開2005-323200(JP,A)
特開2000-174608(JP,A)
特開2006-033222(JP,A)

(58)調査した分野(Int.Cl., DB名)

H03K19/00, 19/01 - 19/082, 19/092 - 19/096