(19)日本国特許庁(JP)

(12)特許公報(B1)

(11)特許番号 **特許第7323735号** (P7323735)

(45)発行日 令和5年8月8日(2023.8.8)			(24)登録日	令和5年7月31日(2023.7.31)
(51)国際特許分類	FΙ			
H01L 29/78 (2006.01)	H 0 1 L	29/78	652N	
H01L 21/336(2006.01)	H 0 1 L	29/78	653C	
H01L 21/329 (2006.01)	H 0 1 L	29/78	657A	
H 0 1 L 29/866 (2006.01)	H 0 1 L	29/78	652Q	
. ,	H 0 1 L	29/78	658F	
		請求項	頁の数 13	(全38頁) 最終頁に続く
(21)出願番号 特願2023-519342(P20)23-519342)	(73)特許権者	520133916	
(86)(22)出願日 令和4年9月27日(2022.9.27)			ヌヴォトンテ	- クノロジージャパン株式会
(86)国際出願番号 PCT/JP2022/035855			社	
審査請求日 令和5年3月27日(2023.3.27)			京都府長岡京	京市神足焼町1番地
(31)優先権主張番号 63/322,437		(74)代理人	100109210	
(32)優先日 令和4年3月22日(2022	.3.22)		弁理士 新居	弓 広守
(33)優先権主張国・地域又は機関	(74)代理人	100137235		
米国(US)			弁理士 寺谷	3 英作
早期審查対象出願		(74)代理人	100131417	
			弁理士 道城	反 伸一
		(72)発明者	堤田 和三	
			日本国京都府	F長岡京市神足焼町1番地
			ヌヴォトンテ	- クノロジージャパン株式会
			社内	
		(72)発明者	上久 勝義	
				最終頁に続く

(54)【発明の名称】 製造方法および半導体装置

(57)【特許請求の範囲】

【請求項1】

第1導電型の半導体層と、少なくとも一部が前記半導体層の内部に形成された縦型MO Sトランジスタであって、チャネルが形成される活性領域を含む中央領域に、前記半導体 層の平面視において第1の方向に延伸する複数のゲートトレンチが形成された前記縦型M OSトランジスタと、前記半導体層の内部に形成された、ポリシリコンからなる周辺素子 であって、少なくとも一部が、前記半導体層の平面視において、前記中央領域に隣接し前 記中央領域を取り囲む周辺領域に形成された前記周辺素子と、を備えるフェイスダウン実 装が可能なチップサイズパッケージ型の半導体装置を製造する製造方法であって、

前記半導体層の平面視において少なくとも一部が前記周辺領域を含む第1の範囲の前記 半導体層に対して、前記半導体層の上面から深さ日の第1の溝を形成する第1の工程と、 前記第1の溝が埋まるように、少なくとも前記半導体層の上面まで第1の酸化膜を堆積 し、さらに、前記第1の酸化膜の上面に形成される第3の酸化膜の最上面と、前記半導体 層の上面に形成される第2の酸化膜の最上面との高さが一致するように、前記第1の酸化 膜の上面に前記第3の酸化膜と、前記半導体層の上面に厚さaの前記第2の酸化膜とを並 行して形成する第2の工程と、

前記半導体層の平面視において前記第1の範囲に含まれる第2の範囲であって、少なく とも一部が前記周辺領域を含む前記第2の範囲の前記第3の酸化膜と前記第1の酸化膜と に対して、前記第3の酸化膜の最上面から、前記厚さaよりも深い深さhの第2の溝を形 成する第3の工程と、

前記中央領域の前記半導体層に対して、前記第2の酸化膜の最上面から、前記深さHよ りも深い深さの前記複数のゲートトレンチを形成する第4の工程と、

少なくとも、前記複数のゲートトレンチおよび前記第2の溝がポリシリコンで充填されるまで、前記半導体層の上面側にポリシリコンを堆積する第5の工程と、

前記第2の溝に堆積されたポリシリコンに不純物を注入して前記周辺素子を形成する第6の工程と、

前記第2の酸化膜の最上面と、前記複数のゲートトレンチに堆積されたポリシリコンの 上面と、前記第2の溝に堆積されたポリシリコンの上面との高さが一致するように、前記 複数のゲートトレンチに堆積されたポリシリコンと、前記第2の溝に堆積されたポリシリ コンとを化学的機械研磨で並行して除去して、前記周辺素子の厚さを前記深さhと一致さ せる第7の工程と、を順に含む

製造方法。

【請求項2】

さらに、

前記第4の工程が開始されるまでに、前記半導体層の上面側に前記第1導電型と異なる 第2導電型の不純物を注入して、前記縦型MOSトランジスタのボディ領域を形成する第 8の工程と、

前記第7の工程が終了した後に、前記半導体層の上面側に、前記半導体層の平面視にお いて前記第1の方向に沿って周期的に形成された複数の第1の開口部を有するレジストを 形成し、前記半導体層の平面視において前記複数の第1の開口部に位置する前記半導体層 の部分のそれぞれに、前記第1導電型の不純物を注入して、前記縦型MOSトランジスタ の複数のソース領域を形成する第9の工程と、を含む

請求項1に記載の製造方法。

【請求項3】

前記第9の工程では、前記周期的に形成された複数の第1の開口部間の距離が0.30 µm以下となるように前記レジストを形成し、さらに、前記レジストの厚さを900nm 以下に調整する

請求項2に記載の製造方法。

【請求項4】

前記第4の工程では、前記半導体層の平面視において、前記複数のゲートトレンチのうちの、前記周辺素子と最も近接するゲートトレンチと前記周辺素子との最近接距離を3μ m未満となるように、前記複数のゲートトレンチを形成する

請求項3に記載の製造方法。

【請求項5】

さらに、前記第2の工程が終了した後から前記第4の工程が開始されるまでの期間に、 前記第2の酸化膜に対して、前記半導体層の平面視において前記第1の方向に直交する第 2の方向に沿って周期的に形成された複数の第2の開口部であって、前記第2の方向にお ける非開口部分の幅が開口部分の幅の半分以下となる前記周期的に形成された複数の第2 の開口部を形成する第10の工程を含み、

前記第4の工程では、前記周期的に形成された複数の第2の開口部を有する前記第2の 酸化膜をマスクパターンとして、前記複数のゲートトレンチを形成し、

前記第9の工程では、前記周期的に形成された複数の第1の開口部における、前記第1 の方向の開口部分の幅が0.35µm以下になるように、前記レジストを形成する

請求項3に記載の製造方法。

【請求項6】

さらに、前記第9の工程が終了した後に、前記複数のゲートトレンチに堆積されたポリ シリコンのそれぞれに対してエッチングを行って、前記複数のゲートトレンチのそれぞれ において当該ゲートトレンチの内部の側壁が露出するように、前記複数のゲートトレンチ のそれぞれに1対1で対応する複数のリセスを形成する第11の工程を含む

請求項5に記載の製造方法。

10

【請求項7】

フェイスダウン実装が可能なチップサイズパッケージ型の半導体装置であって、

第1導電型の半導体層と、

少なくとも一部が前記半導体層の内部に形成された縦型MOSトランジスタであって、 チャネルが形成される活性領域を含む中央領域に、前記半導体層の平面視において第1の 方向に延伸する複数のゲートトレンチが形成された前記縦型MOSトランジスタと、

前記半導体層の内部に形成された、ポリシリコンからなる周辺素子であって、少なくと も一部が、前記半導体層の平面視において、前記中央領域に隣接し前記中央領域を取り囲 む周辺領域に形成された前記周辺素子と、を備え、

前記周辺素子は、前記半導体層の平面視において少なくとも一部が前記周辺領域を含む 第1の範囲の前記半導体層に形成された第1の溝であって、前記複数のゲートトレンチの 深さよりも浅い前記第1の溝の内部に形成され、

前記周辺素子の上面と、前記半導体層の上面に接触されて形成された表面酸化膜の最上 面との高さが一致する

半導体装置。

【請求項8】

前記縦型MOSトランジスタは、さらに、

前記半導体層の上面側に形成された、前記第1導電型と異なる第2導電型のボディ領域と、

前記ボディ領域に、前記半導体層の平面視において前記第1の方向に沿って周期的に形 20 成された複数のソース領域と、を備え、

前記周期的に形成された複数のソース領域間の距離は0.30µm以下である 請求項7に記載の半導体装置。

【請求項9】

前記半導体層の平面視において、前記複数のゲートトレンチのうちの、前記周辺素子に 最も近接するゲートトレンチと前記周辺素子との最近接距離は、3µm未満である

請求項8に記載の半導体装置。

【請求項10】

前記複数のゲートトレンチは、前記半導体層の平面視において前記第1の方向に直交す る第2の方向に沿ってストライプ状に並んで周期的に形成され、前記第2の方向おける、 前記複数のゲートトレンチ間の距離は、前記第2の方向における、前記複数のゲートトレ ンチの幅の半分以下であり、

30

40

前記第1の方向における、前記周期的に形成された複数のソース領域の幅は、0.35 µm以下である

請求項9に記載の半導体装置。

【請求項11】

前記半導体層の平面視において、前記複数のゲートトレンチのうちの、前記周辺素子に 最も近接するゲートトレンチと前記周辺素子との距離が最短となる方向を第3の方向とし、 前記第3の方向における前記第1の溝の幅をLとし、

前記周辺素子の最も低い位置から前記第1の溝の底面までの距離をbとし、

前記第3の方向における前記周辺素子の幅を1とする場合に、

Lとbと1とは、1 L-2bとなる関係を満たし、

前記第1の溝の側壁と前記周辺素子との距離は、b以上である

請求項7に記載の半導体装置。

【請求項12】

前記縦型MOSトランジスタは、

さらに、前記複数のゲートトレンチのそれぞれにおいて、当該ゲートトレンチの内部に 、前記第1の方向に、当該ゲートトレンチの一方の端から他方の端まで延伸するポリシリ

コンを備え、

さらに、前記複数のゲートトレンチのうち、少なくとも互いに隣接する2つのゲートト

10

20

30

レンチの内部のそれぞれに備わる少なくとも2つのポリシリコンのそれぞれを接続するポ リシリコンを内部に備えるトレンチからなる第1の接続領域と第2の接続領域とであって 、前記少なくとも互いに隣接する2つのゲートトレンチの、前記第1の方向における一方 の端部に跨って形成された前記第1の接続領域と、他方の端部に跨って形成された前記第 2の接続領域とを、それぞれ複数備え、

さらに、前記複数のゲートトレンチのそれぞれの内部に備わるポリシリコンのそれぞれ に電圧を印加するための、金属からなるゲート電極と、当該ゲート電極に電気的に接続さ れたゲート配線であって、複数の前記第1の接続領域のそれぞれに備わるポリシリコンの それぞれに複数の第1の接触面のそれぞれで接触し、複数の前記第2の接続領域のそれぞ れに備わるポリシリコンのそれぞれに複数の第2の接触面のそれぞれで接続する前記ゲー ト配線とを備え、

前記複数の第1の接触面のそれぞれと前記複数の第2の接触面のそれぞれとは、前記表 面酸化膜の最上面の高さと一致する

請求項7に記載の半導体装置。

【請求項13】

前記半導体層の平面視における複数の前記第1の接続領域それぞれの形状は、当該第1 の接続領域の内部に存在する最短の線分の長さが、当該第1の接続領域の、前記表面酸化 膜の最上面からの深さの2倍未満となる形状であり、

前記半導体層の平面視における複数の前記第2の接続領域それぞれの形状は、当該第2の接続領域の内部に存在する最短の線分の長さが、当該第2の接続領域の深さの2倍未満 となる形状である

請求項12に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

[0001]

半導体装置を製造する方法および半導体装置に関する。

【背景技術】

[0002]

従来、縦型MOS(Metal Oxide Semiconductor)トランジス タと周辺素子とを備える半導体装置、および、その製造方法が知られている。

[0003]

ここで、周辺素子とは、例えば、半導体装置をサージ電流から保護するために形成され た抵抗素子、ツェナーダイオード等である。

【先行技術文献】

【特許文献】

[0004]

【文献】特開2008-85278号公報

【発明の概要】

【発明が解決しようとする課題】

[0005]

縦型MOSトランジスタと周辺素子とを備える半導体装置において、その縦型MOSト ランジスタの、導通状態の際に流れる主電流の電流経路における抵抗(以下、「オン抵抗」とも称する)の低減が望まれる。

【0006】

そこで、本開示は、オン抵抗が低減された縦型MOSトランジスタと周辺素子とを備え る半導体装置を製造することができる製造方法、および、オン抵抗が低減された縦型MO Sトランジスタと周辺素子とを備えるのに適した構造を有する半導体装置を提供すること を目的とする。

【課題を解決するための手段】

[0007]

本開示の一態様に係る製造方法は、第1導電型の半導体層と、少なくとも一部が前記半 導体層の内部に形成された縦型MOSトランジスタであって、チャネルが形成される活性 領域を含む中央領域に、前記半導体層の平面視において第1の方向に延伸する複数のゲー トトレンチが形成された前記縦型MOSトランジスタと、前記半導体層の内部に形成され た、ポリシリコンからなる周辺素子であって、少なくとも一部が、前記半導体層の平面視 において、前記中央領域に隣接し前記中央領域を取り囲む周辺領域に形成された前記周辺 素子と、を備えるフェイスダウン実装が可能なチップサイズパッケージ型の半導体装置を 製造する製造方法であって、前記半導体層の平面視において少なくとも一部が前記周辺領 域を含む第1の範囲の前記半導体層に対して、前記半導体層の上面から深さ日の第1の溝 を形成する第1の工程と、前記第1の溝が埋まるように、少なくとも前記半導体層の上面 まで第1の酸化膜を堆積し、さらに、前記第1の酸化膜の上面に形成される第3の酸化膜 の最上面と、前記半導体層の上面に形成される第2の酸化膜の最上面との高さが一致する ように、前記第1の酸化膜の上面に前記第3の酸化膜と、前記半導体層の上面に厚さaの 前記第2の酸化膜とを並行して形成する第2の工程と、前記半導体層の平面視において前 記第1の範囲に含まれる第2の範囲であって、少なくとも一部が前記周辺領域を含む前記 第2の範囲の前記第3の酸化膜と前記第1の酸化膜とに対して、前記第3の酸化膜の最上 面から、前記厚さaよりも深い深さhの第2の溝を形成する第3の工程と、前記中央領域 の前記半導体層に対して、前記第2の酸化膜の最上面から、前記深さHよりも深い深さの 前記複数のゲートトレンチを形成する第4の工程と、少なくとも、前記複数のゲートトレ ンチおよび前記第2の溝がポリシリコンで充填されるまで、前記半導体層の上面側にポリ シリコンを堆積する第5の工程と、前記第2の溝に堆積されたポリシリコンに不純物を注 入して前記周辺素子を形成する第6の工程と、前記第2の酸化膜の最上面と、前記複数の ゲートトレンチに堆積されたポリシリコンの上面と、前記第2の溝に堆積されたポリシリ コンの上面との高さが一致するように、前記複数のゲートトレンチに堆積されたポリシリ コンと、前記第2の溝に堆積されたポリシリコンとを化学的機械研磨で並行して除去して 、前記周辺素子の厚さを前記深さhと一致させる第7の工程と、を順に含む。

[0008]

本開示の一態様に係る半導体装置は、フェイスダウン実装が可能なチップサイズパッケ ージ型の半導体装置であって、第1導電型の半導体層と、少なくとも一部が前記半導体層 の内部に形成された縦型MOSトランジスタであって、チャネルが形成される活性領域を 含む中央領域に、前記半導体層の平面視において第1の方向に延伸する複数のゲートトレ ンチが形成された前記縦型MOSトランジスタと、前記半導体層の内部に形成された、ポ リシリコンからなる周辺素子であって、少なくとも一部が、前記半導体層の平面視におい て、前記中央領域に隣接し前記中央領域を取り囲む周辺領域に形成された前記周辺素子と を備え、前記周辺素子は、前記半導体層の平面視において少なくとも一部が前記周辺領 域を含む第1の範囲の前記半導体層に形成された第1の溝であって、前記複数のゲートト レンチの深さよりも浅い前記第1の溝の内部に形成され、前記周辺素子の上面と、前記半 導体層の上面に接触されて形成された表面酸化膜の最上面との高さが一致する。

【発明の効果】

[0009]

本開示の一態様に係る製造方法によれば、オン抵抗が低減された縦型MOSトランジス タと周辺素子とを備える半導体装置を製造することができる製造方法が提供される。また 、本開示の一態様に係る半導体装置によれば、オン抵抗が低減された縦型MOSトランジ スタと周辺素子とを備えるのに適した構造を有する半導体装置が提供される。 【図面の簡単な説明】

[0010]

【図1】図1は、実施の形態に係る半導体装置の回路構成の一例を示す回路図である。

【図2】図2は、実施の形態に係る半導体装置の構造の一例を示す断面図である。

【図3】図3は、実施の形態に係る半導体装置の構成の一例を示す平面図である。

【図4】図4は、実施の形態に係る第1のボディ領域と第2のボディ領域との形状の一例

を示す平面図である。 【図5】図5は、実施の形態に係る第1のソース電極と第1のゲート電極と第2のソース 電極と第2のゲート電極との形状の一例を示す平面図である。 【図6】図6は、実施の形態に係る第1の中央領域と第2の中央領域と周辺領域と第1の 活性領域と第2の活性領域との形状の一例を示す平面図である。 【図7】図7は、実施の形態に係る第1のゲート電極周辺における実施の形態に係る半導 体装置の構造の一例を示す拡大平面図である。 【図8】図8は、実施の形態に係る第1のゲート電極周辺における実施の形態に係る半導 体装置の構造の一例を示す拡大断面図である。 【図9】図9は、実施の形態に係る第1のゲート電極周辺における実施の形態に係る半導 体装置の構造の一例を示す拡大断面図である。 【図10】図10は、実施の形態に係る第1のゲートトレンチの周辺における実施の形態 に係る半導体装置の構造の一例を示す拡大断面斜視図である。 【図11】図11は、実施の形態に係る第1のゲートトレンチの一方の端部周辺における 実施の形態に係る半導体装置の構造の一例を示す拡大平面図である。 【図12】図12は、実施の形態に係る第1のゲートトレンチの一方の端部周辺における 実施の形態に係る半導体装置の構造の一例を示す拡大断面図である。 【図13】図13は、製造途上における実施の形態に係る半導体装置の構造を示す模式図 である。 【図14】図14は、製造途上における実施の形態に係る半導体装置の構造を示す模式図

【図15】図15は、製造途上における実施の形態に係る半導体装置の構造を示す模式図

【図16】図16は、製造途上における実施の形態に係る半導体装置の構造を示す模式図

【図17】図17は、製造途上における実施の形態に係る半導体装置の構造を示す模式図

【図18】図18は、製造途上における実施の形態に係る半導体装置の構造を示す模式図

【図19】図19は、製造途上における実施の形態に係る半導体装置の構造を示す模式図

【図20】図20は、製造途上における実施の形態に係る半導体装置の構造を示す模式図

【図21】図21は、製造途上における実施の形態に係る半導体装置の構造を示す模式図

【図22】図22は、製造途上における実施の形態に係る半導体装置の構造を示す模式図

【図23】図23は、製造途上における実施の形態に係る半導体装置の構造を示す模式図

【図24】図24は、製造途上における実施の形態に係る半導体装置の構造を示す模式図

【図25】図25は、製造途上における実施の形態に係る半導体装置の構造を示す模式図

である。

20

10

30

40

50

である。 【図26】図26は、製造途上における実施の形態に係る半導体装置の構造を示す模式図 である。 【図27】図27は、製造途上における実施の形態に係る半導体装置の構造を示す模式図 である。 【図28】図28は、製造途上における実施の形態に係る半導体装置の構造を示す模式図 である。 である。

【図30】図30は、製造途上における実施の形態に係る半導体装置の構造を示す模式図である。

【図31】図31は、製造途上における実施の形態に係る半導体装置の構造を示す模式図である。

【図32】図32は、製造途上における実施の形態に係る半導体装置の構造を示す模式図である。

【図33】図33は、縦型MOSトランジスタのゲートトレンチの周辺の構造を示す拡大 断面斜視図である。

【図34】図34は、縦型MOSトランジスタが破壊される現象のメカニズムを説明する ための模式図である。

【発明を実施するための形態】

【0011】

(本開示の一態様を得るに至った経緯)

上述したように、縦型MOSトランジスタと周辺素子とを備える半導体装置において、 オン抵抗の低減が望まれる。

[0012]

このため、発明者らは、オン抵抗が低減された縦型MOSトランジスタと周辺素子とを 備える半導体装置を製造することができる製造方法について、鋭意、検討、実験を重ねた。 【0013】

図33は、複数のゲートトレンチ501を備える縦型MOSトランジスタ500の、ゲ ートトレンチ501の周辺の構造を示す拡大断面斜視図である。

[0014]

図33において、Y軸方向は、ゲートトレンチ501の延伸方向であり、Z軸方向は、 ゲートトレンチ501の深さ方向の反対方向であり、X軸方向は、Y軸方向およびZ軸方 向に直交する方向であって、複数のゲートトレンチ501がストライプ状に周期的に並ぶ 方向である。

【0015】

図33に示すように、縦型MOSトランジスタ500には、ゲートトレンチ501の内 部に、ゲートトレンチ501の延伸方向に延伸するポリシリコン502が形成され、ボディ領域503のZ軸方向上方側に、複数のソース領域504であって、ゲートトレンチ5 01の延伸方向に沿って周期的に形成された複数のソース領域504が形成されている。 このゲートトレンチ501内部のポリシリコン502は、ゲート導体として機能する。

【0016】

発明者らは、縦型MOSトランジスタ500のオン抵抗を低減するには、ストライプ状 に並ぶゲートトレンチ501間の幅であるメサ幅L×mを狭くして、ゲートトレンチ50 1の密度を高めることが有効であると考えた。

【0017】

しかしながら、発明者らは、メサ幅Lxmを狭くすると、縦型MOSトランジスタ50 0のターンオフ時耐圧が低下してしまうという現象に気が付いた。そして、発明者らは、 検討、実験を通じて、この縦型MOSトランジスタ500のターンオフ時耐圧が低下する 現象のメカニズムを解明した。

【0018】

ところで、縦型MOSトランジスタ500には、構造上、寄生バイポーラトランジスタ が備わっている。寄生バイポーラトランジスタは、駆動している半導体装置であって、縦 型MOSトランジスタ500を含む半導体装置をオフしたとき(導通状態(以下、「ON 状態」とも称する)から非導通状態(以下「OFF状態」とも称する)に遷移させたとき)、オンしやすく(ON状態になりやすく)、オフする(OFF状態にする)直前までの 駆動電圧が大きい程オンしやすい。

【0019】

20

縦型MOSトランジスタ500を含む半導体装置をオフしたとき、寄生バイポーラトラ ンジスタがオンしない駆動電圧のうちの最大のものを、本開示ではターンオフ時耐圧とよ ぶ。

【 0 0 2 0 】

例えば、半導体装置の10V駆動時からのオフでは寄生バイポーラトランジスタがオン しない一方で、半導体装置の11V駆動時からのオフでは寄生バイポーラトランジスタが オンする場合、その半導体装置のターンオフ時耐圧は10V以上11V未満である。 【0021】

なお、半導体装置がデュアル構成のN導電型の縦型MOSトランジスタからなる場合、 駆動電圧とはソース - ソース間電圧(VSS)であり、半導体装置がシングル構成の縦型 MOSトランジスタからなる場合、駆動電圧とは、ドレイン - ソース間電圧(VDS)の ことである。

【 0 0 2 2 】

ここで、駆動とは、ゲート導体に電圧を印加してソース - ソース間(もしくはドレイン - ソース間)に電流を導通している状態のことをいい、特にことわらない限り、線形領域 の条件で導通させることをいう。

【0023】

発明者らは、メサ幅Lxmを狭くすると、寄生バイポーラトランジスタがON状態となる条件が緩和されることとなるため、縦型MOSトランジスタ500をON状態からOFF状態へと切り替えるタイミングで、この寄生バイポーラトランジスタがON状態となってしまい、その結果、ON状態の寄生バイポーラトランジスタに大電流が流れてしまうことで、縦型MOSトランジスタ500が破壊されてしまうという知見を得た。

[0024]

図34は、縦型MOSトランジスタ500が破壊される現象のメカニズムを説明するための模式図である。

【0025】

メサ幅L×mを狭くすることでボディ領域503の内部抵抗Rbが大きくなると、図3 4に示すように、縦型MOSトランジスタ500がON状態からOFF状態へと切り替え られた直後における、寄生バイポーラトランジスタのベースとエミッタとの間の電圧VB Eが大きくなってしまうことで、すなわち、縦型MOSトランジスタ500がON状態か らOFF状態へと切り替えられた直後に縦型MOSトランジスタ500の、ドレイン・ソ ース間の寄生容量に起因して蓄積されたキャリアがソース領域504の直下を経由してボ ディ領域503からソース電極へ抜ける際に流れる電流Ioffと、ボディ領域503の 内部抵抗Rbとの積Ioff×Rbが、PN接合の順方向の障壁0.6-0.7Vを超え てしまうことで、寄生バイポーラトランジスタが導通して大電流が流れてしまい、縦型M OSトランジスタ500が破壊される。

[0026]

発明者らは、この知見を基に、さらに、検討、実験を重ねて、ボディ領域503の内部 抵抗Rbを小さくするためには、ゲートトレンチ501の延伸方向におけるソース領域5 04の幅LS(図33参照)を狭くすることが有効であることを見出した。

【0027】

そして、発明者らは、ターンオフ時耐圧がドレイン - ソース間仕様最大電圧22Vとなる縦型MOSトランジスタ500を実現するためには、メサ幅L×mが0.10[µm] のときには、幅LSを0.35[µm]以下とすることが望ましいとの知見を得た。 【0028】

ゲートトレンチ501の延伸方向におけるソース領域504間の距離、すなわち、ゲートトレンチ501の延伸方向におけるボディ領域503の幅を幅LB(図33参照)とする場合、一般に、幅LSのソース領域504と幅LBのボディ領域503とは、以下の手順で形成する。

【0029】

(8)

20

まず(1)半導体層に特定の導電型(例えばp型)のドーパントを注入してボディ領域 503を形成し、次に、(2)ボディ領域503の幅LBの部分だけを被覆するように、 半導体層の上面にパターニングされたレジストを形成し、その次に、(3)パターニング されたレジストの開口部分に、上記特定の導電型と異なる導電型(例えばn型)のドーパ ントを注入してソース領域504を形成することで、幅LSのソース領域504と幅LB のボディ領域503とを形成する。

[0030]

一方で、一般に、パターニングされたレジストの、厚さに対する残し幅のアスペクト比は、3.0程度の上限がある。さらに、一般に、レジストを塗布するレジスト塗布領域内に段差がある場合、そのレジストにはその段差以上のレジスト厚が必要となる。

【 0 0 3 1 】

これに対して、従来の、縦型MOSトランジスタと周辺素子とを備える半導体装置を製 造する製造方法においては、上記レジスト塗布領域における、縦型MOSトランジスタを 形成する領域と周辺素子を形成する領域との間に段差が生じてしまうため、一定以上の厚 さのレジストを塗布する必要がある。すると、アスペクト比3.0を維持して残し幅を微 細にするには限界がある。

【0032】

これらのことから、発明者らは、上記レジスト塗布領域における上記段差が生じない、 縦型MOSトランジスタと周辺素子とを備える半導体装置を製造する製造方法を実現する ことができれば、オン抵抗が低減された縦型MOSトランジスタと周辺素子とを備える半 導体装置を実現することができると考えた。

【0033】

そして、発明者らは、この考えに基づいて、さらに、検討、実験を重ねて、下記本開示の一態様に係る製造方法、および、下記本開示の一態様に係る半導体装置に想到した。 【0034】

本開示の一態様に係る製造方法は、第1導電型の半導体層と、少なくとも一部が前記半 導体層の内部に形成された縦型MOSトランジスタであって、チャネルが形成される活性 領域を含む中央領域に、前記半導体層の平面視において第1の方向に延伸する複数のゲー トトレンチが形成された前記縦型MOSトランジスタと、前記半導体層の内部に形成され た、ポリシリコンからなる周辺素子であって、少なくとも一部が、前記半導体層の平面視 において、前記中央領域に隣接し前記中央領域を取り囲む周辺領域に形成された前記周辺 素子と、を備えるフェイスダウン実装が可能なチップサイズパッケージ型の半導体装置を 製造する製造方法であって、前記半導体層の平面視において少なくとも一部が前記周辺領 域を含む第1の範囲の前記半導体層に対して、前記半導体層の上面から深さHの第1の溝 を形成する第1の工程と、前記第1の溝が埋まるように、少なくとも前記半導体層の上面 まで第1の酸化膜を堆積し、さらに、前記第1の酸化膜の上面に形成される第3の酸化膜 の最上面と、前記半導体層の上面に形成される第2の酸化膜の最上面との高さが一致する ように、前記第1の酸化膜の上面に前記第3の酸化膜と、前記半導体層の上面に厚さaの 前記第2の酸化膜とを並行して形成する第2の工程と、前記半導体層の平面視において前 記第1の範囲に含まれる第2の範囲であって、少なくとも一部が前記周辺領域を含む前記 第2の範囲の前記第3の酸化膜と前記第1の酸化膜とに対して、前記第3の酸化膜の最上 面から、前記厚さaよりも深い深さhの第2の溝を形成する第3の工程と、前記中央領域 の前記半導体層に対して、前記第2の酸化膜の最上面から、前記深さHよりも深い深さの 前記複数のゲートトレンチを形成する第4の工程と、少なくとも、前記複数のゲートトレ ンチおよび前記第2の溝がポリシリコンで充填されるまで、前記半導体層の上面側にポリ シリコンを堆積する第5の工程と、前記第2の溝に堆積されたポリシリコンに不純物を注 入して前記周辺素子を形成する第6の工程と、前記第2の酸化膜の最上面と、前記複数の ゲートトレンチに堆積されたポリシリコンの上面と、前記第2の溝に堆積されたポリシリ コンの上面との高さが一致するように、前記複数のゲートトレンチに堆積されたポリシリ コンと、前記第2の溝に堆積されたポリシリコンとを化学的機械研磨で並行して除去して 10

20



、前記周辺素子の厚さを前記深さhと一致させる第7の工程と、を順に含む。 【0035】

上記製造方法によると、第7の工程が終了した時点で、第2の酸化膜の最上面と、第3 の酸化膜の最上面と、複数のゲートトレンチに充填されたポリシリコンの上面と、第2の 溝に充填されたポリシリコンの上面との高さが一致する。すなわち、第7の工程の後にお いて、幅LSのソース領域を形成するためのレジストを塗布する領域に段差が存在しない。 【0036】

このため、上記レジストの、段差の存在を加味したレジスト厚の増加を抑制することが できる。これにより、上記レジストを使用して形成されるソース領域の幅LSを、従来よ りも狭くすることが可能となる。

【 0 0 3 7 】

したがって、上記製造方法によると、オン抵抗が低減された縦型MOSトランジスタと 周辺素子とを備える半導体装置を製造することができる。

【 0 0 3 8 】

また、さらに、前記第4の工程が開始されるまでに、前記半導体層の上面側に前記第1 導電型と異なる第2導電型の不純物を注入して、前記縦型MOSトランジスタのボディ領 域を形成する第8の工程と、前記第7の工程が終了した後に、前記半導体層の上面側に、 前記半導体層の平面視において前記第1の方向に沿って周期的に形成された複数の第1の 開口部を有するレジストを形成し、前記半導体層の平面視において前記複数の第1の開口 部に位置する前記半導体層の部分のそれぞれに、前記第1導電型の不純物を注入して、前 記縦型MOSトランジスタの複数のソース領域を形成する第9の工程と、を含むとしても よい。

[0039]

これにより、第8の工程によりボディ領域を形成し、第9の工程によりソース領域を形 成することができる。

[0040]

また、前記第9の工程では、前記周期的に形成された複数の第1の開口部間の距離が0 .30µm以下となるように前記レジストを形成し、さらに、前記レジストの厚さを90 0nm以下に調整するとしてもよい。

【0041】

これにより、ボディ領域の幅LBを0.30µm以下とすることができるため、ソース 領域の幅LSの微細化に伴うオン抵抗の増大を抑制することができる。

【0042】

また、前記第4の工程では、前記半導体層の平面視において、前記複数のゲートトレン チのうちの、前記周辺素子と最も近接するゲートトレンチと前記周辺素子との最近接距離 を3µm未満となるように、前記複数のゲートトレンチを形成するとしてもよい。 【0043】

上記製造方法によると、縦型MOSトランジスタの活性領域の大きさを制限する要因が 低減される。これにより、縦型MOSトランジスタのオン抵抗を、さらに低減することが できる。

【0044】

また、さらに、前記第2の工程が終了した後から前記第4の工程が開始されるまでの期間に、前記第2の酸化膜に対して、前記半導体層の平面視において前記第1の方向に直交する第2の方向に沿って周期的に形成された複数の第2の開口部であって、前記第2の方向における非開口部分の幅が開口部分の幅の半分以下となる前記周期的に形成された複数の第2の開口部を形成する第10の工程を含み、前記第4の工程では、前記周期的に形成された複数の第2の開口部を有する前記第2の酸化膜をマスクパターンとして、前記複数のゲートトレンチを形成し、前記第9の工程では、前記周期的に形成された複数の第1の開口部における、前記第1の方向の開口部分の幅が0.35μm以下になるように、前記レジストを形成するとしてもよい。

10

30

[0045]

これにより、メサ幅L×mをゲートトレンチの幅の半分以下とし、かつ、ソース領域の幅LSを0.35µm以下とすることができる。

【0046】

また、さらに、前記第9の工程が終了した後に、前記複数のゲートトレンチに堆積され たポリシリコンのそれぞれに対してエッチングを行って、前記複数のゲートトレンチのそ れぞれにおいて当該ゲートトレンチの内部の側壁が露出するように、前記複数のゲートト レンチのそれぞれに1対1で対応する複数のリセスを形成する第11の工程を含むとして もよい。

【0047】

上記製造方法によると、ソース領域に電気的に接続する、金属からなるソース電極を、 ゲートトレンチの内部の側壁が露出する部分にまで形成することが可能となる。これによ り、ソース領域とソース電極、および、ボディ領域とソース電極とのコンタクト抵抗を低 減することができる。

【0048】

本開示の一態様に係る半導体装置は、フェイスダウン実装が可能なチップサイズパッケ ージ型の半導体装置であって、第1導電型の半導体層と、少なくとも一部が前記半導体層 の内部に形成された縦型MOSトランジスタであって、チャネルが形成される活性領域を 含む中央領域に、前記半導体層の平面視において第1の方向に延伸する複数のゲートトレ ンチが形成された前記縦型MOSトランジスタと、前記半導体層の内部に形成された、ポ リシリコンからなる周辺素子であって、少なくとも一部が、前記半導体層の平面視におい て、前記中央領域に隣接し前記中央領域を取り囲む周辺領域に形成された前記周辺素子と 、を備え、前記周辺素子は、前記半導体層の平面視において少なくとも一部が前記周辺領 域を含む第1の範囲の前記半導体層に形成された第1の溝であって、前記複数のゲートト レンチの深さよりも浅い前記第1の溝の内部に形成され、前記周辺素子の上面と、前記半 導体層の上面に接触されて形成された表面酸化膜の最上面との高さが一致する。

【0049】

上記構成の半導体装置によると、周辺素子の上面と、第2の酸化膜の最上面との高さが 一致する。すなわち、幅LSのソース領域を形成するためのレジストを塗布する領域に段 差が存在しない。

【 0 0 5 0 】

このため、上記レジストの、段差を加味したレジスト厚の増加を抑制することができる。これにより、上記レジストを使用して形成されるソース領域の幅LSを、従来よりも狭 くすることが可能となる。

【0051】

したがって、上記半導体装置によると、オン抵抗が低減された縦型MOSトランジスタ と周辺素子とを備えるのに適した構造を有する半導体装置が提供される。

【 0 0 5 2 】

また、前記縦型MOSトランジスタは、さらに、前記半導体層の上面側に形成された、 前記第1導電型と異なる第2導電型のボディ領域と、前記ボディ領域に、前記半導体層の 平面視において前記第1の方向に沿って周期的に形成された複数のソース領域と、を備え 、前記周期的に形成された複数のソース領域間の距離は0.30µm以下であるとしても よい。

【0053】

これにより、ボディ領域の幅LBを0.30μm以下とすることができる。

【 0 0 5 4 】

また、前記半導体層の平面視において、前記複数のゲートトレンチのうちの、前記周辺 素子に最も近接するゲートトレンチと前記周辺素子との最近接距離は、3µm未満である としてもよい。

【0055】

10

上記構成の半導体装置によると、縦型MOSトランジスタの活性領域の大きさを制限す る要因が低減される。これにより、縦型MOSトランジスタのオン抵抗を、さらに低減す ることができる。

【 0 0 5 6 】

また、前記複数のゲートトレンチは、前記半導体層の平面視において前記第1の方向に 直交する第2の方向に沿ってストライプ状に並んで周期的に形成され、前記第2の方向お ける、前記複数のゲートトレンチ間の距離は、前記第2の方向における、前記複数のゲー トトレンチの幅の半分以下であり、前記第1の方向における、前記周期的に形成された複 数のソース領域の幅は、0.35µm以下であるとしてもよい。

[0057]

これにより、メサ幅 L x mをゲートトレンチの幅の半分以下とし、かつ、ソース領域の幅 L S を 0 . 3 5 μ m 以下とすることができる。

【 0 0 5 8 】

また、前記半導体層の平面視において、前記複数のゲートトレンチのうちの、前記周辺 素子に最も近接するゲートトレンチと前記周辺素子との距離が最短となる方向を第3の方 向とし、前記第3の方向における前記第1の溝の幅をLとし、前記周辺素子の最も低い位 置から前記第1の溝の底面までの距離をbとし、前記第3の方向における前記周辺素子の 幅を1とする場合に、Lとbと1とは、1 L - 2 bとなる関係を満たし、前記第1の溝 の側壁と前記周辺素子との距離は、 b 以上であるとしてもよい。

【 0 0 5 9 】

上記構成の半導体装置によると、周辺素子と半導体層との距離は、全方位的に b 以上と なる。このため、 b により定まる、周辺素子と半導体層との間の所定の絶縁性が確保され る。

[0060]

また、前記縦型MOSトランジスタは、さらに、前記複数のゲートトレンチのそれぞれ において、当該ゲートトレンチの内部に、前記第1の方向に、当該ゲートトレンチの一方 の端から他方の端まで延伸するポリシリコンを備え、さらに、前記複数のゲートトレンチ のうち、少なくとも互いに隣接する2つのゲートトレンチの内部のそれぞれに備わる少な くとも2つのポリシリコンのそれぞれを接続するポリシリコンを内部に備えるトレンチか らなる第1の接続領域と第2の接続領域とであって、前記少なくとも互いに隣接する2つ のゲートトレンチの、前記第1の方向における一方の端部に跨って形成された前記第1の 接続領域と、他方の端部に跨って形成された前記第2の接続領域とを、それぞれ複数備え 、さらに、前記複数のゲートトレンチのそれぞれの内部に備わるポリシリコンのそれぞれ に電圧を印加するための、金属からなるゲート電極と、当該ゲート電極に電気的に接続さ れたゲート配線であって、複数の前記第1の接続領域のそれぞれに備わるポリシリコンの それぞれに複数の第1の接触面のそれぞれで接触し、複数の前記第2の接続領域のそれぞ れに備わるポリシリコンのそれぞれに複数の第2の接触面のそれぞれ ト配線とを備え、前記複数の第1の接触面のそれぞれと前記複数の第2の接触面のそれぞ れとは、前記表面酸化膜の最上面の高さと一致するとしてもよい。

【0061】

これにより、前記複数のゲートトレンチのそれぞれの内部に備わるポリシリコンのそれ ぞれとゲート電極とのコンタクト抵抗を低減することができる。

【0062】

また、前記半導体層の平面視における複数の前記第1の接続領域それぞれの形状は、当該第1の接続領域の内部に存在する最短の線分の長さが、当該第1の接続領域の、前記表面酸化膜の最上面からの深さの2倍未満となる形状であり、前記半導体層の平面視における複数の前記第2の接続領域それぞれの形状は、当該第2の接続領域の内部に存在する最短の線分の長さが、当該第2の接続領域の深さの2倍未満となる形状であるとしてもよい。 【0063】

一般に、ポリシリコンの堆積過程において、ポリシリコンは等方的に成長する。このた

10

20

め、溝の内部にポリシリコンを充填する場合には、溝の底面からのポリシリコンの成長と 、溝の側面からのポリシリコンの成長とが同時進行で行われる。このため、一般に、比較 的溝の深さが深く、平面視における溝の面積が比較的大きな形状の溝の部分は、ポリシリ コンを充填することが難しい。上記構成の半導体装置において、第1の接続領域および第 2の接続領域がこれに該当する可能性がある。

【0064】

一方で、一般に、平面視における溝の形状に関わらず、平面視における溝の内部に存在 する最短の線分の長さが溝の深さの2倍未満であるという条件を満たしていれば、比較的 容易に、溝の内部にポリシリコンを充填することができることが知られている。

【0065】

上記構成の半導体装置において、第1の接続領域および第2の接続領域は、上記条件が 満たされている。

【 0 0 6 6 】

したがって、上記構成の半導体装置によると、第1の接続領域および第2の接続領域を 、第1の接続領域および第2の接続領域の内部にポリシリコンを比較的容易に充填させる のに適した構造とすることができる。

【 0 0 6 7 】

以下、本開示の一態様に係る製造方法および半導体装置の具体例について、図面を参照 しながら説明する。ここで示す実施の形態は、いずれも本開示の一具体例を示すものであ る。従って、以下の実施の形態で示される数値、形状、構成要素、構成要素の配置および 接続形態、ならびに、ステップ(工程)およびステップの順序等は、一例であって本開示 を限定する趣旨ではない。また、各図は、模式図であり、必ずしも厳密に図示されたもの ではない。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複 する説明は省略または簡略化する。

[0068]

(実施の形態)

以下、実施の形態に係る半導体装置について説明する。この半導体装置は、フェイスダ ウン実装が可能なチップサイズパッケージ(Chip Size Package:CSP)型の半導体装置であって、少なくとも一部が半導体層の内部に形成された縦型MOS(Metal Oxide Semiconductor)トランジスタと、半導体層の内部 に形成された、ポリシリコンからなる周辺素子とを備える。

[0069]

[1.半導体装置の構造]

図1は、実施の形態に係る半導体装置1の構成の一例を示す回路図である。図1に示す ように、半導体装置1は、第1の縦型MOSトランジスタ10と、第1の抵抗素子51と 、第1のツェナーダイオード52と、第2の縦型MOSトランジスタ20と、第2の抵抗 素子61と、第2のツェナーダイオード62と、第1のソースパッド111と、第1のゲ ートパッド119と、第2のソースパッド121と、第2のゲートパッド129とを備え る。

【0070】

ここで、第1の縦型MOSトランジスタ10と、第2の縦型MOSトランジスタ20と は、少なくとも一部が後述する半導体層40(後述の図2等参照)の内部に形成された縦 型MOSトランジスタである。

[0071]

また、第1の抵抗素子51と、第1のツェナーダイオード52と、第2の抵抗素子61 と、第2のツェナーダイオード62とは、半導体装置1をサージ電流から保護するために 形成された保護素子であって、半導体層40の内部に形成された、ポリシリコンからなる 周辺素子である。

【0072】

以下では、半導体装置1は、第1の縦型MOSトランジスタ10と第2の縦型MOSト

30

ランジスタ20との2つの、少なくとも一部が半導体層40の内部に形成された縦型MOSトランジスタ、および、第1の抵抗素子51と、第1のツェナーダイオード52と、第2の抵抗素子61と、第2のツェナーダイオード62との4つの、半導体層40の内部に形成された、ポリシリコンからなる周辺素子を備えるとして説明する。しかしながら、半導体装置1は、1つ以上の、少なくとも一部が半導体層40の内部に形成された縦型MOSトランジスタ、および、1つ以上の、半導体層40の内部に形成された、ポリシリコンからなる周辺素子を備える構成であれば、必ずしも、図1に例示される構成に限定される必要はない。

[0073]

図2は、半導体装置1の構造の一例を示す断面図である。図3は、半導体装置1の構造 の一例を示す平面図である。図2は、図3のI-Iにおける切断面を示す。

【0074】

図2および図3に示すように、半導体装置1は、半導体層40と、表面酸化膜34と、 パッシベーション層35と、少なくとも一部が半導体層40内の第1の半導体層内領域A 1に形成された第1の縦型MOSトランジスタ10と、少なくとも一部が半導体層40内 の第2の半導体層内領域A2に形成された第2の縦型MOSトランジスタ20と、を備え る。

[0075]

なお、半導体層40の平面視で、第1の半導体層内領域A1と第2の半導体層内領域A 2とは互いに隣接しており、半導体層40を面積で2等分している。

【0076】

半導体層40は、半導体基板32と低濃度不純物層33とが積層されて構成される。

[0077]

半導体基板32は、半導体層40の下面側に配置され、第1導電型(例えばN型)の不 純物を含むシリコンからなる。

【0078】

低濃度不純物層33は、半導体層40の上面側に配置され、半導体基板32に接触して 形成され、半導体基板32の第1導電型の不純物の濃度より低い濃度の第1導電型の不純 物を含む。低濃度不純物層33は、例えば、エピタキシャル成長により半導体基板32上 に形成されてもよい。

【0079】

表面酸化膜34は、半導体層40の上面に接触されて形成される。

[0080]

パッシベーション層35は、表面酸化膜34の最上面の少なくとも一部を被覆する。 【0081】

図2および図3に示すように、第1の縦型MOSトランジスタ10は、半導体層40の 上面に、フェイスダウン実装時に実装基板に接合材を介して接合される、1以上(ここで は5つ)の第1のソースパッド111(ここでは、第1のソースパッド111a、111 b、111c、111d、および、111e)、および、1以上(ここでは1つ)の第1 のゲートパッド119を有する。また、第2の縦型MOSトランジスタ20は、半導体層 40の上面に、フェイスダウン実装時に実装基板に接合材を介して接合される、1以上(ここでは5つ)の第2のソースパッド121(ここでは、第2のソースパッド121a、 121b、121c、121d、および、121e)、および、1以上(ここでは1つ) の第2のゲートパッド129を有する。

【0082】

なお、1以上の第1のソースパッド111の数、および、1以上の第2のソースパッド 121の数は、それぞれ、必ずしも図3に例示された5つに限定される必要はなく、5つ 以外の1以上の数であっても構わない。

【0083】

また、1以上の第1のゲートパッド119の数、および、1以上の第2のゲートパッド

30

20

10

129の数は、それぞれ、必ずしも図3に例示された1つに限定される必要はなく、1つ 以外の1以上の数であっても構わない。

【0084】

図2および図3に示すように、低濃度不純物層33の第1の半導体層内領域A1には、 第1導電型と異なる第2導電型(例えばP型)の不純物を含む第1のボディ領域18が形 成されている。第1のボディ領域18には、第1導電型の不純物を含む複数の第1のソー ス領域14と、第1の方向(ここでは、Y軸方向)に延伸する複数の第1のゲートトレン チ17とが形成されている。そして、各第1のゲートトレンチ17の内部には、第1のゲ ートトレンチ17の延伸方向、すなわち、第1の方向に延伸する第1のゲート導体15と 、第1のゲート導体15の側面と底面とを覆う第1のゲート酸化膜16とが形成されてい る。

[0085]

ここで、第1のゲート導体15は、ポリシリコンである。このため、以下では、第1の ゲート導体15のことを、ポリシリコン15と称することもある。

[0086]

また低濃度不純物層33の第2の半導体層内領域A2には、第2導電型の不純物を含む 第2のボディ領域28が形成されている。第2のボディ領域28には、第1導電型の不純 物を含む複数の第2のソース領域24と、第1の方向に延伸する複数の第2のゲートトレ ンチ27とが形成されている。そして、各第2のゲートトレンチ27の内部には、第2の ゲートトレンチ27の延伸方向、すなわち、第1の方向に延伸する第2のゲート導体25 と、第2のゲート導体25の側面と底面とを覆う第2のゲート酸化膜26とが形成されて いる。

[0087]

ここで、第2のゲート導体25は、第1のゲート導体15と同様に、ポリシリコンである。

[0088]

図4は、半導体装置1の構成要素のうち、第1のボディ領域18と第2のボディ領域2 8との、半導体層40の平面視における形状の一例を示す平面図である。

【0089】

図4において、第1の活性領域12は、第1のボディ領域18のうち、第1の方向に延 伸する複数の第1のゲートトレンチ17が形成されている領域であり、第2の活性領域2 2は、第2のボディ領域28のうち、第1の方向に延伸する複数の第2のゲートトレンチ 27が形成されている領域である。

[0090]

図4において、第1のボディ領域18と、第2のボディ領域28と、第1の活性領域1 2と、第2の活性領域22とは、実際には半導体装置1の外部からは視認することができ ないが、第1のボディ領域18と、第2のボディ領域28と、第1の活性領域12と、第 2の活性領域22とを、あたかも視認することができるかのように図示している。 【0091】

また、図4において、半導体装置1が備える、第1のボディ領域18と、第2のボディ 領域28と、第1の活性領域12と、第2の活性領域22と以外の構成要素については、 図示が省略されている。

[0092]

図4に示すように、半導体層40の平面視において、第1の活性領域12は、第1のボ ディ領域18に含まれ、第2の活性領域22は、第2のボディ領域28に含まれる。 【0093】

半導体層40の平面視における第1の活性領域12の面積が大きい程、第1の縦型MO Sトランジスタ10のオン抵抗がより低減され、半導体層40の平面視における第2の活 性領域22の面積が大きい程、第2の縦型MOSトランジスタ20のオン抵抗がより低減 される。 10

30

[0094]

再び図2、図3に戻って、半導体装置1の構成についての説明を続ける。

【 0 0 9 5 】

第1のソース電極11は、下面が、複数の第1のソース領域14および第1のボディ領 域18に接続される。第1のソース電極11の上面には、部分的に外部に露出した部分が 存在する。1以上の第1のソースパッド111のそれぞれは、この、第1のソース電極1 1の上面に存在する、部分的に外部に露出した部分のそれぞれである。

【0096】

第1のソース電極11のそれぞれは、限定されない一例として、ニッケル、チタン、タングステン、パラジウム、アルミニウム、銅、金、銀のうちのいずれか1つ以上を含む金属材料で構成される。第1のソース電極11の上面には、金などのめっきが施されてもよい。

【 0 0 9 7 】

第1のゲート電極19(図2、図3には図示されず、後述の図5等参照)は、複数の第 1のゲート導体15のそれぞれに電圧を印加するための金属であって、第1の抵抗素子5 1と後述の第1のゲート配線53(図2、図3には、図示されず、後述の図7等参照)と を介して、複数の第1のゲート導体15のそれぞれと接続される。第1のゲートパッド1 19は、この、第1のゲート電極19の上面に存在する、部分的に外部に露出した部分で ある。

[0098]

第1のゲート電極19は、限定されない一例として、ニッケル、チタン、タングステン 、パラジウム、アルミニウム、銅、金、銀のうちのいずれか1つ以上を含む金属材料で構 成される。第1のゲート電極19の上面には、金などのめっきが施されてもよい。 【0099】

第2のソース電極21は、下面が、複数の第2のソース領域24および第2のボディ領 域28に接続される。第2のソース電極21の上面には、部分的に外部に露出した部分が 存在する。1以上の第2のソースパッド121のそれぞれは、この、第2のソース電極2 1の上面に存在する、部分的に外部に露出した部分のそれぞれである。

【0100】

第2のソース電極21のそれぞれは、限定されない一例として、ニッケル、チタン、タングステン、パラジウム、アルミニウム、銅、金、銀のうちのいずれか1つ以上を含む金属材料で構成される。第2のソース電極21の上面には、金などのめっきが施されてもよい。

[0101]

第2のゲート電極29(図2、図3には図示されず、後述の図5等参照)は、複数の第 2のゲート導体25のそれぞれに電圧を印加するための金属であって、第2の抵抗素子6 1と第2のゲート配線(図示されず)とを介して、複数の第2のゲート導体25のそれぞ れと接続される。第2のゲートパッド129は、この、第2のゲート電極29の上面に存 在する、部分的に外部に露出した部分である。

【0102】

第2のゲート電極29は、限定されない一例として、ニッケル、チタン、タングステン 、パラジウム、アルミニウム、銅、金、銀のうちのいずれか1つ以上を含む金属材料で構 成される。第2のゲート電極29の上面には、金などのめっきが施されてもよい。 【0103】

図5は、半導体装置1の構成要素のうち、第1のソース電極11と、第1のゲート電極 19と、第2のソース電極21と、第2のゲート電極29との、半導体層40の平面視に おける形状の一例を示す平面図である。

【0104】

図5において、第1のソース電極11と、第1のゲート電極19と、第2のソース電極 21と、第2のゲート電極29とは、それぞれ、第1のソースパッド111と、第1のゲ 10



ートパッド119と、第2のソースパッド121と、第2のゲートパッド129との部分 を除いて、実際には半導体装置1の外部からは視認することができないが、第1のソース 電極11と、第1のゲート電極19と、第2のソース電極21と、第2のゲート電極29 とを、それらの全体が、あたかも視認することができるかのように図示している。 【0105】

また、図5において、半導体装置1が備える、第1のソース電極11と、第1のゲート 電極19と、第2のソース電極21と、第2のゲート電極29と以外の構成要素について は、図示が省略されている。

[0106]

再び図2、図3に戻って、半導体装置1の構成についての説明を続ける。

【0107】

第1の縦型MOSトランジスタ10および第2の縦型MOSトランジスタ20の上記構成により、低濃度不純物層33と半導体基板32とは、第1の縦型MOSトランジスタ1 0のドレイン領域および第2の縦型MOSトランジスタ20のドレイン領域が共通化された、共通ドレイン領域として機能する。

【0108】

また、第1の縦型MOSトランジスタ10において、第1のボディ領域18と低濃度不 純物層33との接触面にはPN接合があり、ボディダイオードとして機能する。 【0109】

同様に、第2の縦型MOSトランジスタ20において、第2のボディ領域28と低濃度 不純物層33との接触面にはPN接合があり、ボディダイオードとして機能する。 【0110】

本明細書において、半導体層40のうち、半導体層40の平面視においてソース電極と 重なる領域を中央領域と定義し、半導体層40のうち、半導体層40の平面視において中 央領域を取り囲む領域を周辺領域と定義する。

これら定義に則って、以下、半導体層40のうち、半導体層40の平面視において第1 のソース電極11と重なる領域を第1の中央領域41と称し、半導体層40のうち、半導 体層40の平面視において第2のソース電極21と重なる領域を第2の中央領域42と称 し、半導体層40のうち、半導体層40の平面視において第1の中央領域41および第2 の中央領域42を取り囲む領域を周辺領域43と称する。

【0112】

図6は、半導体装置1の構成要素のうち、第1の中央領域41と、第2の中央領域42 と、周辺領域43と、第1の活性領域12と、第2の活性領域22との、半導体層40の 平面視における形状の一例を示す平面図である。

【0113】

図6において、第1の中央領域41と、第2の中央領域42と、周辺領域43と、第1 の活性領域12と、第2の活性領域22とは、実際には半導体装置1の外部からは視認す ることができないが、第1の中央領域41と、第2の中央領域42と、周辺領域43と、 第1の活性領域12と、第2の活性領域22とを、あたかも視認することができるかのよ うに図示している。

【0114】

また、図6において、半導体装置1が備える、第1の中央領域41と、第2の中央領域 42と、周辺領域43と、第1の活性領域12と、第2の活性領域22と以外の構成要素 については、図示が省略されている。

【0115】

図 6 に示すように、半導体層 4 0 の平面視において、第 1 の活性領域 1 2 は、第 1 の中 央領域 4 1 に含まれ、第 2 の活性領域 2 2 は、第 2 の中央領域 4 2 に含まれる。

【0116】

以下、半導体層40の平面視における、第1のゲート電極19の周辺における半導体装

10

置1の構造について、図面を参照しながら説明する。なお、半導体層40の平面視における、第2のゲート電極29の周辺における半導体装置1の構造も、半導体層40の平面視における、第1のゲート電極19の周辺における半導体装置1の構造と同様である。このため、ここでは、これらの代表として、半導体層40の平面視における、第1のゲート電極19の周辺における半導体装置1の構造についてのみ説明する。

【0117】

図7は、半導体層40の平面視における、第1のゲート電極19の周辺における半導体 装置1の構造の一例を示す拡大平面図である。図8および図9は、半導体層40の平面視 における、第1のゲート電極19の周辺における半導体装置1の構造の一例を示す拡大断 面図である。図8は、図7のII-IIにおける切断面を示し、図9は、図7のIII-IIIにおける切断面を示す。

【0118】

図7において、第1のソース電極11と、第1のゲート電極19のうちの第1のゲート パッド119を除く部分と、第1のゲート配線53と、第1の抵抗素子51と、周辺領域 43とは、実際には半導体装置1の外部からは視認することができないが、第1のソース 電極11と、第1のゲート電極19のうちの第1のゲートパッド119を除く部分と、第 1のゲート配線53と、第1の抵抗素子51と、周辺領域43とを、あたかも視認するこ とができるかのように図示している。

【0119】

また、図7において、半導体装置1が備える、第1のソース電極11と、第1のゲート 電極19と、第1のゲート配線53と、第1の抵抗素子51と、周辺領域43と以外の構 成要素については、図示が省略されている。

【0120】

図7および図8に示すように、第1の抵抗素子51は、第1のゲート電極19と第1の ゲート配線53とに接続され、全体が周辺領域43に形成されたポリシリコンからなる。 【0121】

また、図8に示すように、第1の抵抗素子51の上面と、表面酸化膜34の最上面との 高さが一致する。

【0122】

また、図8に示すように、第1の抵抗素子51は、半導体層40の平面視において少な くとも一部が周辺領域43を含む第1の範囲B1の半導体層40(低濃度不純物層33) の内部に形成された第1の溝71の内部に形成される。

【0123】

図7および図9に示すように、第1のツェナーダイオード52は、第1のゲート電極1 9と第1のソース電極11とに接続され、少なくとも一部が周辺領域43に形成されたポ リシリコンからなる。第1のツェナーダイオード52は、図9に示すように、ポリシリコ ンに対して、第1導電型の不純物(図9中のN)と、第2導電型の不純物(図9中のP) とを、互いに異なる領域に連続して注入することで実現される。

【0124】

また、図7に示すように、第1のツェナーダイオード52は、半導体層40の平面視に おいて、第1のゲート電極19と第1のソース電極11とが対向する第1の電極対向領域 45であって、第1のゲート電極19を、一部を除いて取り囲む第1の電極対向領域45 に形成される。

【0125】

また、図9に示すように、第1のツェナーダイオード52の上面と、表面酸化膜34の 最上面との高さが一致する。

【0126】

また、図9に示すように、第1のツェナーダイオード52は、第1の溝71の内部に形 成される。

【0127】

10

なお、第1の抵抗素子51と第1のツェナーダイオード52との周辺素子と、周辺素子 に最も近接する第1のゲートトレンチ17との距離は、3µm未満となっている。これに より、第1の活性領域12の大きさを制限する要因が低減される。このため、第1の縦型 MOSトランジスタ10のオン抵抗を、さらに低減することができる。 【0128】

なお、従来、周辺素子を半導体層40の上面に積層して形成するため、第1のゲートトレンチ17と周辺素子との間に段差が発生し、この段差を挟んでレジストの厚さが変動す る範囲が必然的に生じる。レジストの厚さが変動する範囲では、フォトリソグラフィーの加工精度が得られない。このため、構造物の形成は、この範囲を避けねばならず、結果的に第1のゲートトレンチ17と周辺素子との間には、3µm以上の距離を確保する必要があった。

【0129】

また、第1の抵抗素子51と第1のツェナーダイオード52との周辺素子と、周辺素子 に最も近接する第1のゲートトレンチ17との距離が最短となる方向を第3の方向とし、 第3の方向における第1の溝71の幅をLとし、周辺素子の最も低い位置から第1の溝7 1の底面までの距離をbとし、第3の方向における周辺素子の幅を1とする場合に、Lと bと1とは、1 L-2bとなる関係を満たす。また、第1の溝71の側壁と周辺素子と の距離は、いずれもb以上となる。これにより、周辺素子と半導体層40(低濃度不純物 層33)との距離は、全方位的にb以上となる。このため、bにより定まる、周辺素子と 半導体層40との間の所定の絶縁性が確保される。

【0130】

また、前述した通り、第1の抵抗素子51と第1のツェナーダイオード52との周辺素 子の上面と、表面酸化膜34の最上面との高さが一致する。すなわち、幅LSの第1のソ ース領域14と幅LBの第1のボディ領域18とを形成するためのレジストを塗布する領 域に段差が存在しない。

【0131】

このため、上記レジストの、段差を加味したレジスト厚の増加を抑制することができる。これにより、上記レジストを使用して形成される第1のソース領域14の幅LSと第1のボディ領域18の幅LBとを、従来よりも狭くする、すなわち、第1のソース領域14の幅LSを0.35µm以下とし、第1のボディ領域18の幅LBを0.30µm以下とすることが可能となっている。

【0132】

以下、第1のゲートトレンチ17の周辺における半導体装置1の構造について、図面を 参照しながら説明する。なお、第2のゲートトレンチ27の周辺における半導体装置1の 構造も、第1のゲートトレンチ17の周辺における半導体装置1の構造と同様である。こ のため、ここでは、これらの代表として、第1のゲートトレンチ17の周辺における半導 体装置1の構造についてのみ説明する。

【0133】

図10は、第1のゲートトレンチ17の周辺における半導体装置1の構造の一例を示す 拡大断面斜視図である。

【0134】

図10において、Y軸方向は、第1のゲートトレンチ17の延伸方向であり、Z軸方向 は、第1のゲートトレンチ17の深さ方向の反対方向であり、X軸方向は、Y軸方向およ びZ軸方向に直交する方向であって、複数の第1のゲートトレンチ17がストライプ状に 周期的に並ぶ方向である。

【0135】

図10に示すように、半導体装置1には、複数の第1のゲートトレンチ17のそれぞれ の内部に、第1のゲートトレンチ17の延伸方向である第1の方向(Y軸方向)に延伸す る第1のゲート導体15が形成され、第1のボディ領域18のZ軸方向上方側に、複数の 第1のソース領域14であって、第1の方向に沿って周期的に形成された複数の第1のソ 10



ース領域14が形成されている。また、複数の第1のゲートトレンチ17は、半導体層4 0の平面視において、第1の方向に直交する第2の方向にストライプ状に並んで周期的に 形成されている。

【0136】

また、図10に示すように、第1のゲートトレンチ17間の幅であるメサ幅L×mは、 0.10µmであり、第1の方向に沿って周期的に形成された複数の第1のソース領域1 4の幅LSは0.35µm以下であり、第1の方向に沿って周期的に形成された複数の第 1のソース領域14間の距離、すなわち、第1の方向における第1のボディ領域18の幅 LBは0.30µm以下である。ここで、メサ幅L×mは、第1のゲートトレンチ17の 幅の半分以下となっている。

【0137】

以下、第1のゲートトレンチ17の一方の端部の周辺における半導体装置1の構造につ いて、図面を参照しながら説明する。なお、第1のゲートトレンチ17の他方の端部の周 辺における第1の半導体装置1の構造、第2のゲートトレンチ27の一方の端部の周辺に おける半導体装置1の構造、および、第2のゲートトレンチ27の他方の端部の周辺にお ける半導体装置1の構造も、第1のゲートトレンチ17の一方の端部の周辺における半導 体装置1の構造と同様である。このため、ここでは、これらの代表として、第1のゲート トレンチ17の一方の端部の周辺における半導体装置1の構造についてのみ説明する。 【0138】

図11は、半導体層40の平面視における、第1のゲートトレンチ17の一方の端部の 周辺における半導体装置1の構造の一例を示す拡大平面図である。図12は、半導体層4 0の平面視における、第1のゲートトレンチ17の一方の端部の周辺における半導体装置 1の構造の一例を示す拡大断面図である。図12は、図11のIIII-IIIにおけ る切断面を示す。

【0139】

図11において、複数の第1のゲートトレンチ17と、複数の接続領域81とは、実際には半導体装置1の外部からは視認することができないが、複数の第1のゲートトレンチ 17と、複数の接続領域81とを、あたかも視認することができるかのように図示している。

[0140]

また、図11において、半導体装置1が備える、複数の第1のゲートトレンチ17と、 複数の接続領域81と以外の構成要素については、図示が省略されている。

【0141】

図11および図12に示すように、第1の縦型MOSトランジスタ10は、少なくとも 互いに隣接する2つの(ここでは互いに隣接する2つの)第1のゲートトレンチ17の内 部のそれぞれに備わる少なくとも2つの(ここでは2つの)ポリシリコン15(第1のゲ ート導体15)のそれぞれを接続するポリシリコンを内部に備えるトレンチからなる接続 領域81であって、上記少なくとも互いに隣接する少なくとも2つの(ここでは互いに隣 接する2つの)第1のゲートトレンチ17の一方の端部に跨って形成された接続領域81 を複数備える。

【0142】

図12に示すように、第1のゲート配線53は、複数の接続領域81に備わるポリシリ コンのそれぞれに、複数の接触面37のそれぞれで接続する。

【0143】

これにより、複数の第1のゲートトレンチ17のそれぞれの内部に備わるポリシリコン 15のそれぞれと第1のゲート電極19とのコンタクト抵抗を低減することができる。 【0144】

また、図12に示すように、複数の接続面のそれぞれは、表面酸化膜34の最上面の高 さと一致する。

【0145】

10

20

ここで、半導体層40の平面視における複数の接続領域81それぞれの形状は、その接続領域81の内部に存在する最短の線分の長さが、その接続領域81の、表面酸化膜34の上面からの深さの2倍未満となる形状である。

【0146】

ー般に、ポリシリコンの堆積過程において、ポリシリコンは等方的に成長する。このため、溝の内部にポリシリコンを充填する場合には、溝の底部からのポリシリコンの成長と、溝の側面からのポリシリコンの成長とが同時進行で行われる。このため、一般に、比較的溝の深さが深く、平面視における溝の面積が比較的大きな形状の溝の部分は、ポリシリコンを充填することが難しい。半導体装置1において、接続領域81がこれに該当する可能性がある。

[0147**]**

一方で、一般に、平面視における溝の形状に関わらず、平面視における溝の内部に存在 する最短の線分の長さが溝の深さの2倍未満であるという条件を満たしていれば、比較的 容易に、溝の内部にポリシリコンを充填することができることが知られている。

【0148】

接続領域81は、上記条件が満たされている。

【0149】

したがって、半導体装置1は、接続領域81の形状が、接続領域81の内部にポリシリ コンを比較的容易に充填させるのに適した構造となっていることがわかる。

[0150]

[2.半導体装置の製造方法]

以下、上記構成の半導体装置1を製造する製造方法について説明する。

[0151]

以降の半導体装置1を製造する製造方法の説明において、第1の縦型MOSトランジス タ10の構成要素の製造方法と、第2の縦型MOSトランジスタ20の構成要素の製造方 法とは同様である。このため、ここでは、これらの代表として、第1の縦型MOSトラン ジスタ10の構成要素の製造方法についてのみ説明する。

【0152】

また、第1のツェナーダイオード52の製造方法と、第2のツェナーダイオード62の 製造方法と、は同様である。このため、ここでは、これらの代表として、第1のツェナー ダイオード52の製造方法についてのみ説明する。

【0153】

また、第1のツェナーダイオード52および第2のツェナーダイオード62の製造方法 と、第1の抵抗素子51および第2の抵抗素子61の製造方法とは、概ね、第1導電型の 不純物と第2導電型の不純物とを注入するか否か(ツェナーダイオードはこれらを注入す るのに対して、抵抗素子はこれらを注入しない)を除いて同様である。このため、ここで は、これらの代表として、第1のツェナーダイオード52の製造方法についてのみ説明す る。

[0154]

最初に、製造の準備段階として、第1導電型の半導体基板32の上面側に、半導体基板32の第1導電型の不純物の濃度より低い濃度の第1導電型の不純物を含む低濃度不純物層33を形成する。低濃度不純物層33は、例えば、エピタキシャル成長により形成される。

【0155】

以降の半導体装置1を製造する製造方法の説明において、単に半導体層40と称する場合、この半導体層40は、特別な断りが無い限り、半導体層40のうちの低濃度不純物層33のことを指す。

【0156】

図13~図32は、それぞれ、製造途上における半導体装置1の構造を示す模式図である。図13~図32において、各図形は、左端の図形から順に、それぞれ、半導体装置1

10

の拡大平面模式図、左端の図形における X 方向における切断面を示す、半導体装置1の拡 大断面模式図、左端の図形における Y 1 方向における切断面を示す、半導体装置1の拡大 断面模式図、左端の図形における Y 2 方向における切断面を示す、半導体装置1の拡大断 面模式図、および、左端の図形における Y 3 方向における切断面を示す、半導体装置1の 拡大断面模式図である。

【0157】

まず、図13に示すように、半導体層40の平面視において少なくとも一部が周辺領域 を含む第1の範囲B1の半導体層40に対して、半導体層40の上面から深さHの第1の 溝71を形成する。第1の溝71は、例えば、エッチングにより形成される。 【0158】

この第1の溝71の内部には、後の工程において周辺素子が形成される。すなわち、この第1の溝71は、後の工程において周辺素子を構成するための溝である。 【0159】

従来の製造方法では、第1のゲートトレンチ17と、周辺素子形成用の溝とを同時に形 成する。このため、周辺素子となるポリシリコンの厚さが、第1のゲートトレンチ17に 形成するポリシリコン15の厚さに合わせて過度に厚くなってしまうことがある。これに 対して、本開示に係る製造方法によると、ポリシリコンからなる周辺素子を形成するため の第1の溝71および後述の第2の溝72を、第1のゲートトレンチ17を形成する工程 とは異なる工程により形成する。このため、第1のゲートトレンチ17に形成するポリシ リコン15の厚さによらず、適切な厚さのポリシリコンからなる周辺素子を形成すること ができる。

[0160]

また、ポリシリコンからなる周辺素子を、溝に埋め込まずに半導体層40の上面側にポ リシリコンを堆積させることで形成する場合には、半導体層40の平面視における、第1 のゲートトレンチ17と周辺素子との間の領域において、表面酸化膜34の上面に段差が 生じてしまう。このため、この領域において、第1のゲートトレンチ17に係る構造物を 形成するためのレジスト、および/または、周辺素子に係る構造物を形成するためのレジ ストに段差が生じてしまう。そして、この段差により、レジストの厚さが変動する範囲で フォトリソグラフィーの加工精度が低下してしまう。このため、周辺素子と、周辺素子に 最も近接する第1のゲートトレンチ17との距離を3µm未満にすることが困難であった 。これに対して、本開示に係る製造方法によると、上記段差が生じない。これにより、本 開示に係る製造方法によると、周辺素子に最も近接する第1のゲートトレン チ17との距離を3µm未満にすることが可能となる。

【0161】

次に、図14に示すように、第1の溝71が埋まるように、少なくとも半導体層40の 上面まで酸化膜91を堆積する。この際、酸化膜91の上面が半導体層40の上面からa だけ突き出るように、第1の溝71を酸化膜91で充填する。さらに、図15に示すよう に、酸化膜91の上面と、表面酸化膜34の上面とが一致するように、半導体層40の上 面に厚さaの表面酸化膜34を形成する。

【0162】

従来の製造方法では、第1のゲートトレンチ17と、周辺素子形成用の溝とを同時に形成し、さらに、酸化膜も同時に形成する。このため、酸化膜の厚さを第1のゲートトレンチ17における第1のゲート酸化膜16の厚さに揃えると、周辺素子の絶縁性を確保する には不十分であり、逆に周辺素子の絶縁性を確保する厚さに揃えると、第1のゲートトレンンチ17における第1のゲート酸化膜16の厚さは過剰になる。

【0163】

これに対して、本開示によると、第1のゲートトレンチ17における第1のゲート酸化 膜16の形成と、周辺素子の絶縁性を確保するための酸化膜の形成とを個別に行い、それ ぞれに適切な厚さを設定することができる。

【0164】

10

20

なお、厳密にいえば、図15に示す表面酸化膜34の形成においては、酸化膜91の上 面にはわずかであるが酸化膜の追加形成がある。図15に示す工程では、第1の溝71の 領域でのみ生じる追加形成を加味して、半導体層40の上面に表面酸化膜34を形成する ことが望ましい。

(23)

【0165】

酸化膜91は、第1の溝71が埋まるように堆積されるが、酸化膜91のうち、第1の 溝71を埋めて半導体層40の上面まで堆積される部分を第1の酸化膜5とする。 【0166】

酸化膜91のうち半導体層40の上面から突き出る部分と、これに図15に示す工程で 追加形成される表面酸化膜34とを合せて第3の酸化膜7とする。

【0167】

また、半導体層40の上面に形成される表面酸化膜34を第2の酸化膜6とする。

[0168]

ここでは、第2の酸化膜6の最上面と第3の酸化膜7の最上面との高さが一致するよう に、図15に示す工程を実施することが望ましい。

【0169】

次に、図16に示すように、第2の酸化膜6の最上面に、第2の方向(X方向)に沿っ て周期的に形成された複数の開口部131であって、第2の方向における非開口部分の幅 が開口部分の幅の半分以下となる複数の開口部131を有するレジスト151を形成する。 【0170】

これら複数の開口部131は、後の工程において複数の第1のゲートトレンチ17を形 成するための開口部である。

【0171】

前述の通り、第2の酸化膜6の最上面と第3の酸化膜7の最上面とは平坦であって、段差が存在しない。このため、段差の存在を加味したレジスト151のレジスト厚の増加を 抑制することができる。したがって、レジスト151のアスペクト比3.0以下を維持し たまま、第2の方向における非開口部の幅および開口部の幅の狭小化が可能となる。すな わち、メサ幅L×mの狭小化および第1のゲートトレンチ17の狭小化が可能となる。 【0172】

この際、図16の左端の図形に示すように、レジスト151は、少なくとも互いに隣接 する2つの(ここでは互いに隣接する2つの)開口部131の、第1の方向(Y1方向、 Y2方向、Y3方向)の端部に跨って形成された接続領域開口部132を複数有する。 【0173】

これら複数の接続領域開口部132は、後の工程において、複数の接続領域81を形成 するための開口部である。

【0174】

ここで、半導体層40の平面視におけるこれら複数の接続領域開口部132の形状は、 当該接続領域開口部132を利用して形成される接続領域81の内部に存在する最短の線 分の長さが、その接続領域81の深さの2倍未満となる条件を満たす形状である。 【0175】

前述したように、一般に、溝の形状が上記条件を満たす形状であれば、比較的容易に、 その溝の内部にポリシリコンを充填することができることが知られている。接続領域81 の形状は、上記条件を満たす形状である。したがって、後の工程において、接続領域81 の内部にポリシリコンを比較的容易に充填させることが可能となる。

【0176】

次に、図17に示すように、レジスト151を用いて、表面酸化膜34に、第2の方向 (X方向)に沿って周期的に形成された複数の開口部133であって、第2の方向におけ る非開口部分の幅が開口部分の幅の半分以下となる複数の開口部133を形成する。 【0177】

この際、図17の左端の図形に示すように、レジスト151を用いて、少なくとも互い

10

20

30

に隣接する2つの(ここでは互いに隣接する2つの)開口部133の、第1の方向(Y1 方向、Y2方向、Y3方向)の端部に跨る複数の接続領域開口部134を形成する。 【0178】

次に、図18に示すように、半導体層40の上面側に、第2導電型の不純物を注入して 、第1のボディ領域18を形成する。

【0179】

次に図19に示すように、半導体層40の平面視において第1の範囲B1に含まれる第2の範囲B2であって、少なくとも一部が周辺領域を含む第2の範囲B2の第3の酸化膜7に対して、第3の酸化膜7の最上面から、厚さaよりも深い深さhの第2の溝72を形成する。この第2の溝72は、後の工程において周辺素子を構成するための溝である。 【0180】

この際、X方向における第1の溝71の幅をLとし、第2の溝72の底面から第1の溝71の底面までの距離をbとし、X方向における第2の溝72の幅を1とする場合に、Lとbと1とは、1 L-2bとなる関係を満たすように、また、第1の溝71の側壁と第2の溝72の側壁との距離がb以上となるように、第2の溝72を形成する。

【 0 1 8 1 】

これにより、周辺素子と半導体層40(低濃度不純物層33)との距離は、全方位的に b以上となる。このため、bにより定まる、周辺素子と半導体層40との間の所定の絶縁 性が確保される。

【0182】

次に、図20に示すように、第1の中央領域41の半導体層40に対して、第2の酸化 膜6の最上面から、深さHよりも深い深さの複数の第1のゲートトレンチ17を形成する 。この際、周期的に形成された複数の開口部133を有する第2の酸化膜6をマスクパタ ーンとして、複数の第1のゲートトレンチ17を形成する。複数の第1のゲートトレンチ 17は、例えば、エッチングにより形成される。

【0183】

この際、図20の左端の図形に示すように、中央領域の半導体層40に対して、第1の ゲートトレンチ17の深さと同じ深さの、少なくとも互いに隣接する2つの(ここでは互 いに隣接する2つの)第1のゲートトレンチ17の、第1の方向(Y1方向、Y2方向、 Y3方向)の端部に跨る複数の接続領域81を形成する。この際、複数の接続領域開口部 134が形成された第2の酸化膜6をマスクパターンとして、複数の接続領域81を形成 する。複数の接続領域81は、例えば、エッチングにより形成される。

【0184】

次に、図21に示すように、複数の第1のゲートトレンチ17の内面全面、および、複 数の接続領域81の内面全面に、第1のゲート酸化膜16を形成する。ここで、ゲート酸 化膜を形成する工程では、既に形成されている酸化膜上には新た酸化膜は追加形成されに くいという性質があるため、第2の酸化膜6の厚さa、および、第2の溝72の深さhの 整合性に深刻な影響は生じない。

【0185】

次に、図22に示すように、少なくとも、複数の第1のゲートトレンチ17、第2の溝 72、および、複数の接続領域81がポリシリコンで充填されるまで、半導体層40の上 面と第2の酸化膜6の最上面と第3の酸化膜7の最上面とにポリシリコン141を堆積す る。

【0186】

次に、図23に示すように、第2の溝72に充填されたポリシリコンに不純物を注入し て第1のツェナーダイオード52を形成する。ここで、第2の溝72のX方向の両端では 、ポリシリコンの厚さが局所的に大きくなる部分が生じるため、第1のツェナーダイオー ド52を形成するのに必要な不純物の注入の制御性が低まる。このため、第2の溝72は 、X方向の両端部分を除いた中央部分だけで第1のツェナーダイオード52が素子として 機能できるように、第2の溝72の寸法を予め定めておく必要がある。 10

[0187]

次に、図24に示すように、第2の酸化膜6の最上面と、第3の酸化膜7の最上面と、 複数の第1のゲートトレンチ17に充填されたポリシリコンの上面と、第2の溝72に充 填されたポリシリコンの上面と、複数の接続領域81に充填されたポリシリコンの上面と の高さが一致するように、複数の第1のゲートトレンチ17に充填されたポリシリコンと 、第2の溝72に充填されたポリシリコンと、複数の接続領域81に充填されたポリシリ コンとを並行して除去して、第1のツェナーダイオード52の厚さをhと一致させる。 【0188】

なお、本開示において、第2の酸化膜6の最上面と第3の酸化膜7の最上面とポリシリ コンの上面とを一致させる、または、第2の酸化膜6の最上面と第3の酸化膜7の最上面 とポリシリコンの上面とが一致する、といった表現を用いる場合、一致とは、高さが厳密 に揃うことのみを指すものではない。本開示では、図24の工程において、第2の酸化膜 6の最上面と第3の酸化膜7の最上面とポリシリコンの上面とを一致させるが、このとき 、ポリシリコンのみが過度に除去されて、第2の酸化膜6の最上面と第3の酸化膜7の最 上面とより、ポリシリコンの上面がわずかに下がる場合があってもよい。

【0189】

本開示の効果は、レジスト厚が変動する領域を設けずに済む程度の段差であれば得られ るため、例えば、0.2µmまでを目安として、第2の酸化膜6の最上面と第3の酸化膜 7の最上面とポリシリコンの上面とに段差があっても問題なく、一致するという表現には この範囲が含まれるものとする。

【0190】

複数の第1のゲートトレンチ17に充填されたポリシリコンと、第2の溝72に充填さ れたポリシリコンと、複数の接続領域81に充填されたポリシリコンとを並行して除去す る工程では、化学的機械研磨により、複数の第1のゲートトレンチ17に充填されたポリ シリコンと、第2の溝72に充填されたポリシリコンと、複数の接続領域81に充填され たポリシリコンとを並行して除去してもよい。これにより、比較的容易にかつ安定して、 第2の酸化膜6の最上面と、第3の酸化膜7の最上面と、複数の第1のゲートトレンチ1 7に充填されたポリシリコンの上面と、第2の溝72に充填されたポリシリコンの上面と 、複数の接続領域81に充填されたポリシリコンの上面との高さを一致させることができ る。

【0191】

ポリシリコンの除去を化学的機械研磨で行う際には、第2の酸化膜6の最上面もしくは 第3の酸化膜7の最上面が露出する様子を何らかの方法で監視し、実際に、第2の酸化膜 6の最上面もしくは第3の酸化膜7の最上面が露出したところで研磨を止めるように制御 することができる。

[0192]

また、一般に、ポリシリコンよりも酸化膜の方が研磨されにくいため、第2の酸化膜6 の最上面もしくは第3の酸化膜7の最上面が露出すると、研磨の速度が大幅に低下する。 したがって、研磨速度を監視しておき、研磨速度が著しく低下したところで研磨を止める ように制御することも有効である。

【0193】

あるいは、一定のマージンを設定した上でやや過剰な程度に研磨が進行する時間を設定 して自動で研磨が止まるように制御することもできる。

【0194】

ドライエッチングにより、複数の第1のゲートトレンチ17に充填されたポリシリコン と、第2の溝72に充填されたポリシリコンと、複数の接続領域81に充填されたポリシ リコンとを並行して除去することも可能である。しかしながら、この場合、第1のツェナ ーダイオード52の形成部分までエッチングされないように特別な措置を施す必要がある ため工程がより煩雑になる。

【0195】

10

次に、図25に示すように、半導体層40および表面酸化膜34の上面に、半導体層4 0の平面視において第1の方向(Y1方向、Y2方向、Y3方向)に沿って周期的に形成 された複数の第1の開口部135を有するレジスト152を形成する。 【0196】

(26)

この際、レジスト152の厚さを、例えば900nm未満に調整する。

[0197]

前述の通り、第2の酸化膜6の最上面と、第3の酸化膜7の最上面と、複数の第1のゲ ートトレンチ17に充填されたポリシリコンの上面と、第2の溝72に充填されたポリシ リコンの上面と、複数の接続領域81に充填されたポリシリコンの上面との高さは等しい 、すなわち、複数の第1のゲートトレンチ17に充填されたポリシリコンの上面と、第2 の溝72に充填されたポリシリコンの上面と、複数の接続領域81に充填されたポリシリ コンの上面とは平坦であって、段差が存在しない。このため、段差の存在を加味したレジ スト152のレジスト厚の増加を抑制することができる。したがって、レジスト152の 厚さを、例えば900nm未満に調整することが可能となる。

【0198】

また、この際、第1の方向(Y1方向、Y2方向、Y3方向)に沿って周期的に形成された複数の第1の開口部135間の距離が0.30µm以下となり、複数の第1の開口部 135の幅が0.35µm以下となるように、レジスト152を形成する。これら複数の 第1の開口部135は、後の工程において、第1の方向(Y1方向、Y2方向、Y3方向)に沿って周期的に形成された複数の第1のソース領域14を形成するための開口部であ る。また、第1の方向(Y1方向、Y2方向、Y3方向)における複数の第1の開口部1 35間の距離により、第1の方向(Y1方向、Y2方向、Y3方向)における複数の第1 のソース領域14間の距離、すなわち、第1の方向における第1のボディ領域18の幅L Bが画定され、第1の方向(Y1方向、Y2方向、Y3方向)における複数の第1の開口 部135の幅により、第1の方向(Y1方向、Y2方向、Y3方向)における複数の第1

【0199】

すなわち、第1の方向(Y1方向、Y2方向、Y3方向)における複数の第1の開口部 135間の距離を0.30µm以下とすることで、幅LBを0.30µm以下とし、第1 の方向(Y1方向、Y2方向、Y3方向)における複数の第1の開口部135の幅を0. 35µm以下とすることで、幅LSを0.35µm以下とすることができる。 【0200】

前述の通り、第2の酸化膜6の最上面と、第3の酸化膜7の最上面と、複数の第1のゲ ートトレンチ17に充填されたポリシリコンの上面と、第2の溝72に充填されたポリシ リコンの上面と、複数の接続領域81に充填されたポリシリコンの上面との高さは等しい ため、レジスト152の厚さを、900nm未満に調整することが可能となる。そして、 レジスト152の厚さを、900nm未満に調整することが可能となるため、アスペクト 比3.0以下を維持した上で、第1の方向(Y1方向、Y2方向、Y3方向)における複 数の第1の開口部135間の距離を0.30µm以下とし、複数の第1の開口部135の 幅が0.35µm以下とすることが可能となる。すなわち、幅LBを0.30µm以下と し、幅LSを0.35µm以下とすることが可能となる。

なお、幅LSは、平面視における第1のソース領域14の、第1の方向に沿った長さで あるが、図10に示すように、第1のソース領域14は、第3の方向(2方向)において 有限の深さを有するため、第3の方向において幅LSが変化する場合がある。幅LSが第 3の方向において変化すれば、必然的に幅LBも変化することとなる。本開示では、幅L S、幅LBというとき、第3の方向における任意の位置の幅LS、幅LBを指すものであ り、必ずしも、半導体層40の表面における幅LS、幅LBに限定するものではない。 【0202】

次に、図26に示すように、半導体層40の平面視において複数の第1の開口部135

に位置する半導体層40の部分のそれぞれに、第1導電型の不純物を注入して、複数の第 1のソース領域14を形成する。

【0203】

次に、図27に示すように、半導体層40の平面視において、複数の第1のゲートトレ ンチ17が形成される領域のうちの、接続領域81が形成される領域を除く領域に開口を 有するレジスト153を形成し、レジスト153を利用して、図28に示すように、複数 の第1のゲートトレンチ17に充填されたポリシリコン15のそれぞれに対してエッチン グを行って、複数の第1のゲートトレンチ17のそれぞれにおいて当該第1のゲートトレ ンチ17の内部の側壁が露出するように、複数の第1のゲートトレンチ17のそれぞれに 1対1で対応する複数のリセス136を形成する。

【0204】

これら複数のリセス136の内部には、後の工程において、第1のソース電極11を構成する金属が形成される。このように、複数のリセス136の内部に、第1のソース電極 11を構成する金属を形成することで、複数のリセス136が形成されない場合に比べて 、第1のソース電極11と、第1のソース領域14および第1のボディ領域18との接触 面積を増加させることができる、すなわち、第1のソース電極11と、第1のソース領域 14および第1のボディ領域18とのコンタクト抵抗を低減することができる。

【0205】

また、上述した通り、レジスト153には、複数の第1のゲートトレンチ17が形成される領域のうちの、接続領域81が形成される領域に開口を有さない。これにより、複数の接続領域81の内部に備わるポリシリコンの上面のそれぞれは、第2の酸化膜6の最上面と高さが一致する。

【0206】

次に、図29に示すように、半導体層40の平面視における全面に、酸化膜からなる層 間絶縁膜36を形成する。そして、図30に示すように、層間絶縁膜36に開口部を形成 するための開口部を有するレジスト154を形成する。そして、レジスト154を利用し て、図31に示すように、層間絶縁膜36を除去する。そして、図32に示すように、複 数の第1のソース領域14および第1のボディ領域18と、第1のツェナーダイオード5 2の一方の端子とに接続する第1のソース電極11と、複数の接続領域81に備わるポリ シリコンに接続する、すなわち、複数の第1のゲート導体15に接続する第1のゲート配 線53と、第1のツェナーダイオード52の他方の端子に接続する第1のゲート電極19 とを形成する。

【0207】

上述した通り、複数の接続領域81の内部に備わるポリシリコンの上面のそれぞれは、 第2の酸化膜6の最上面と高さが一致する。したがって、第1のゲート配線53と複数の 接続領域81に備わるポリシリコンとの接触面37のそれぞれは、第2の酸化膜6の最上 面と高さが一致する。

【0208】

なお、化学的機械研磨により、複数の第1のゲートトレンチ17に充填されたポリシリ コンと、第2の溝72に充填されたポリシリコンと、複数の接続領域81に充填されたポ リシリコンとを並行して除去する工程において、酸化膜とポリシリコンとの研磨率の違い で、出来栄えにおいて、ポリシリコン上面の方が第2の酸化膜6の最上面よりも低くなる 可能性がある。このため、第1のゲート配線53と複数の接続領域81に備わるポリシリ コンとの接触面のそれぞれは、上記工程における出来栄えの範囲内において、表面酸化膜 34の上面の高さよりも低くなる可能性がある。

(補足)

以上、本開示の一態様に係る製造方法および半導体装置について、実施の形態に基づい て説明したが、本開示は、この実施の形態に限定されるものではない。本開示の趣旨を逸 脱しない限り、当業者が思いつく各種変形をこの実施の形態に施したものや、異なる変形 例における構成要素を組み合わせて構築される形態も、本開示の1つまたは複数の態様の

10

20

30

40

範囲内に含まれてもよい。 【産業上の利用可能性】 [0209] 本開示は、半導体装置を製造する方法および半導体装置に等に広く利用可能である。 【符号の説明】 [0210]1 半導体装置 5 第1の酸化膜 6 第2の酸化膜 7 第3の酸化膜 10 第1の縦型MOSトランジスタ 11 第1のソース電極 12 第1の活性領域 14 第1のソース領域 15 第1のゲート導体(ポリシリコン) 16 第1のゲート酸化膜 17 第1のゲートトレンチ 18 第1のボディ領域 19 第1のゲート電極 20 第2の縦型MOSトランジスタ 21 第2のソース電極 2 第 2 の活性領域 24 第2のソース領域 25 第2のゲート導体(ポリシリコン) 26 第2のゲート酸化膜 27 第2のゲートトレンチ 28 第2のボディ領域 29 第2のゲート電極 32 半導体基板 33 低濃度不純物層 34 表面酸化膜 35 パッシベーション層 36 層間絶縁膜 37 接触面 40 半導体層 4 1 第 1 の 中央領域 42 第2の中央領域 4.3 周辺領域 45 第1の電極対向領域 51 第1の抵抗素子 52 第1のツェナーダイオード 53 第1のゲート配線 61 第2の抵抗素子 62 第2のツェナーダイオード 71 第1の溝 72 第2の溝 8 1 接続領域 91 酸化膜 111、111a、111b、111c、1111d、111e 第1のソースパッド 119 第1のゲートパッド

1 2 1、1 2 1 a、1 2 1 b、1 2 1 c、1 2 1 d、1 2 1 e 第2のソースパッド
1 3 1、1 3 3、1 3 5 開口部
1 3 2、1 3 4 接続領域開口部
1 3 6 リセス
1 4 1、5 0 2 ポリシリコン
1 5 1、1 5 2、1 5 3、1 5 4 レジスト
5 0 0 縦型MOSトランジスタ
5 0 1 ゲートトレンチ
5 0 3 ボディ領域
5 0 4 ソース領域
A 1 第1の半導体層内領域
A 2 第2の半導体層内領域
B 1 第1の範囲

(29)

B2 第2の範囲

【要約】

半導体装置(1)の製造方法であって、半導体層(40)に対して深さ日の第1の溝(71)を形成する工程と、第1の溝(71)を酸化膜で充填し、酸化膜と高さが一致するように、半導体層(40)の上面に厚さaの表面酸化膜(34)を形成する工程と、第3の酸化膜(7)の最上面からaより深い深さhの第2の溝(72)を形成する工程と、半導体層(40)に対して深さHより深いゲートトレンチ(17)を形成する工程と、少なくともゲートトレンチ(17)および第2の溝(72)にポリシリコンが充填されるまでポリシリコンを堆積する工程と、第2の溝(72)に堆積されたポリシリコンに不純物を注入して周辺素子(51)を形成する工程と、ゲートトレンチ(17)に堆積されたポリシリコンとを、高さが一致するように並行に除去して周辺素子(51)の厚さを深さhと一致させる工程とを含む。

【図1】



【図2】



10

20



















【図8】









10









【図13】













中央領域,周辺領域

Y1 Y2 Y3 18

×

ω

[X方向断面]

10

20













【図22】







【図23】 ,--









[Y3方向断面] 4 [Y2方向断面] ۳ ۲ [Y1方向断面] 中央領域,周辺領域 [X方向断面] 4 Y2 Y3

×

【図26】

10

20

30



【図27】









【図30】







(37)



【図33】



【図34】



フロントページの	続き
----------	----

(51)国際特許分類

FI		
H 0 1 L	29/78	658G
H 0 1 L	29/78	658Z
H 0 1 L	29/90	D

日本国京都府長岡京市神足焼町1番地 ヌヴォトンテクノロジージャパン株式会社内

(72)発明者 村山 啓一

日本国京都府長岡京市神足焼町1番地 ヌヴォトンテクノロジージャパン株式会社内

- 審査官 恩田和彦
- (56)参考文献 国際公開第2018/123799(WO,A1)
 特開2018-098476(JP,A)
 米国特許出願公開第2020/0135713(US,A1)
 特開2016-178197(JP,A)
 中国特許出願公開第108389858(CN,A)
 米国特許出願公開第2013/0075810(US,A1)
- (58)調査した分野 (Int.Cl., DB名)
 - H 0 1 L 2 9 / 7 8 H 0 1 L 2 9 / 8 6 1 H 0 1 L 2 9 / 8 6 8 H 0 1 L 2 1 / 3 3 6 H 0 1 L 2 1 / 3 2 9