(19) 日本国特許庁 (JP) (12) 特 許	公報((82)	(11)特許番号 特許第	【3584893号
(45) 発行日 平成16年	E11月4日 (2004. 11. 4)		(24)登録日	平成16年8月13日	(P3584893) (2004.8.13)
(51) Int.Cl. ⁷ HO3H 11/04 HO3E 3/45	F I HO3H HO3F	11/04 3/45	D Z		
HO3F 3/68 HO3H 11/12	нозг нозг нозг	3/68 11/12	Z C		
				請求項の数 8	(全 15 頁)
(21) 出願番号 (22) 出願日 (65) 公開番号 (43) 公開日 審査請求日	特願2001-72572 (P2001-72572) 平成13年3月14日 (2001.3.14) 特開2002-280877 (P2002-280877A) 平成14年9月27日 (2002.9.27) 平成15年1月16日 (2003.1.16)	(73)特許権者 (74)代理人 (72)発明者 審査官	 者 000002185 ソニー株式会 東京都品川区 100094053 弁理計 品川区 長京市 東一株式会社 高木 進 	☆社 【北品川6丁目7番 ● 隆久 三 【北品川6丁目7番 上内	∳35号 ∲35号 ソ
				長紹	8百に続く

(54) 【発明の名称】フィルタ回路

(57)【特許請求の範囲】

【請求項1】

<u>入力端子に入力信号が印加される第1のトランスコンダクタンスと、入力端子に出力信号</u>が印加される第2のトランスコンダクタンスと、

<u>上記第1および第2のトランスコンダクタンスの出力側に接続され、当該トランスコンダ</u> クタンスによって駆動される負荷容量素子とを含むトランスコンダクタ - C (Gm - C) 回路と、

上記第1および第2のトランスコンダクタの出力信号と制御電圧に応じて、当該第1およ び第2のトランスコンダクタの差動出力信号の平均電圧と上記制御電圧とが一致するよう にバイアス電圧を生成して上記第1および第2のトランスコンダクタに供給する同相電位 制御回路と、を有し、

10

上記第1および第2のトランスコンダクタの各々は、

上記バイアス電圧によって出力電流が制御される第1および第2の電流源と、

ゲートが正相入力端子に接続され、ソースが接地され、ドレインに<u>上記</u>第1の動作電流を 供給する第1の電流源が接続されている第1のMOSトランジスタと、

ゲートが逆相入力端子に接続され、ソースが接地され、ドレインに第2の動作電流を供給 する上記第2の電流源が接続されている第2のMOSトランジスタと、を含む、

<u>フィルタ回路</u>。

【請求項2】

<u>上記同相電位制御回路は、上記第1と第2のMOSトランジスタからなる差動回路から出</u>20

力される差動出力信号と上記制御電圧とに応じて、上記制御信号を生成する

請求項1記載の<u>フィルタ回路。</u>

【請求項3】

上記第1と第2のトランジスタのゲートに入力される同相電位が、所望のトランスコンダ クタンス値になるように制御される

請求項1記載の<u>フィルタ回路。</u>

【請求項4】

上記第1と第2のトランジスタのチャネル幅とチャネル長との比を、所望のトランスコン ダクタンス値になるように設定される

請求項1記載のフィルタ回路。

【請求項5】

10

<u>入力端子に入力信号が印加される第1のトランスコンダクタンスと、入力端子に出力信号が印加され、出力端子が上記第1のトランスコンダクタンスの出力端子に接続された第2</u> のトランスコンダクタンスと、入力端子が上記第1および第2のトランスコンダクタンス の出力端子に接続された第3のトランスコンダクタンスと、入力端子に出力信号が印加さ れ、出力端子が上記第3のトランスコンダクタンスの出力端子に接続された第4のトラン スコンダクタンスと、

<u>上記第1および第2のトランスコンダクタンスの出力側に接続され、当該トランスコンダクタンスによって駆動される第1の負荷容量素子と、上記第3および第4のトランスコンダクタンスによって駆動される第2の</u> ダクタンスの出力側に接続され、当該トランスコンダクタンスによって駆動される第2の 負荷容量素子とを含むトランスコンダクタ-C(Gm-C)回路と、

20

上記第1および第2のトランスコンダクタの出力信号と制御電圧に応じて、当該第1およ び第2のトランスコンダクタの差動出力信号の平均電圧と上記制御電圧とが一致するよう にバイアス電圧を生成して上記第1および第2のトランスコンダクタに供給する第1の同 相電位制御回路と、を有し、

上記第3および第4のトランスコンダクタの出力信号と制御電圧に応じて、当該第3およ び第4のトランスコンダクタの差動出力信号の平均電圧と上記制御電圧とが一致するよう にバイアス電圧を生成して上記第3および第4のトランスコンダクタに供給する第2の同 相電位制御回路と、を有し、

上記第1、第2、第3、および第4のトランスコンダクタの各々は、

30

- <u>上記バイアス電圧によって出力電流が制御される第1および第2の電流源と、</u> ゲートが正相入力端子に接続され、ソースが接地され、ドレインに<u>上記</u>第1の動作電流を
 - 供給する第1の電流源が接続されている第1のMOSトランジスタと、

ゲートが逆相入力端子に接続され、ソースが接地され、ドレインに第2の動作電流を供給 する上記第2の電流源が接続されている第2のMOSトランジスタと<u>、を含む、</u>

フィルタ回路。

【請求項6】

上記<u>第1および第2の</u>同相電位制御回路は、上記第1と第2のMOSトランジスタからなる差動回路から出力される差動出力信号と上記制御電圧とに応じて、上記制御信号を生成する

40

請求項5記載のフィルタ回路。

【請求項7】

<u>上記第1と第2のトランジスタのゲートに入力される同相電位、並びに上記第3と第4の</u> トランジスタのゲートに入力される同相電位が、所望のトランスコンダクタンス値になる ように制御される

請求項5記載のフィルタ回路。

【請求項8】

<u>上記第1と第2のトランジスタのチャネル幅とチャネル長との比、並びに上記第3と第4</u> のトランジスタのチャネル幅とチャネル長との比を、所望のトランスコンダクタンス値に なるように設定される 請求項5記載のフィルタ回路。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、フィルタ回路、特にGm - C (トランスコンダクタ - C)フィルタと呼ばれる アクティブフィルタ回路及びこのようなフィルタ回路の構成要素となるトランスコンダク タに関するものである。

(3)

[0002]

【従来の技術】

アクティブフィルタ、例えば、Gm-Cフィルタを構成要素とする集積化フィルタ回路に 10 関し、フィルタのQ値を保ったまま、カットオフ周波数f_c を容易にしかもリニア(線 形的)に調整できるものが望まれる。

【 0 0 0 3 】

磁気あるいは光ディスクなどの情報記録媒体からの記録情報を再生する記録データ再生系 (リードチャネル)に、PRML(Pertial Response-Maximum Likelihood)に代表される波形等化手法が一般的に取り入れられている。 通常、記録媒体から光ピックアップまたは磁気ヘッドを介して再生される信号波形は隣接 するビットデータ間の信号漏れ込み、即ち、ISI(Inter-Symbol Int erference)が大きく、当該サンプル時刻の信号レベルのみによるデータの再生 が困難である。PR(Pertial Response)等化手法は、隣接する2~5 サンプル時刻に限りISIを許容する一方、それ以外のサンプル時刻への信号の漏れをな くすことで、後段のビタビ(Viterbi)復号アルゴリズムなどと合わせて高密度 記録と再生を可能にする方法である。

[0004]

再生信号が本質的に微分系である磁気媒体を例にとると、等化法としてPR4(書き込み 符号1を隣接する3サンプル列1,0,-1に等化)、EPR4(同じく、1,1,-1 , - 1 に等化)、 E E P R 4 (同じく1,2,0,-2,-1)に等化などの微分系列が 用いられ、具体的には高域強調したアナログ・ローパスフィルタが等化器として用いられ る。例えば、Geert A. De Veirman 及びRichard G. Y amasaki は、文献"Design of a Bipolar 10-MHz Programmable Continuous-Time 0.05°Equiri pple Linear Phase Filter", IEEE Journal Solid-State Circuits, vol.27, no.3, M of arch 1992において、Gm - Cバイクワッドフィルタ(Biquadratic Filter、双2次状態変数フィルタ、以下、便宜上単に2次状態変数フィルタとい う)を構成要素とする7極2零点(7-Pole, 2-Zero)フィルタを提案して いる。このフィルタ構成はディジタルリードチャネルに要求される位相特性のリニアリテ ィ、即ち、良好で一定な群遅延特性を有しており、アナログ等化フィルタとして一般的に 用いられている。

[0005]

図5には、このフィルタの構成を示すブロック図である。

図示のように、このフィルタは、縦続接続されている2次状態変数フィルタ/イコライザ 101(Biquad1/Equalizer)、102(Biquad2)、10 3(Biquad3)及びローパスフィルタ(LPF)104によって構成されている 。なお、2次状態変数フィルタ/イコライザ101は、等化のためのイコライジング機能 を有する。図5に示すフィルタ構成において、再生信号Sinは、所望のゲインコントロ ール(利得制御)を施されたあと、まず、初段の2次状態変数フィルタ/イコライザ10 1に入力され、ここでは高周波ブースト量が調整され、さらに等化のためのイコライジン グが行われる。そして、後続の2次状態変数フィルタ102、103及びローパスフィル タ104とあわせて群遅延が一定の位相特性が達成される。上述したVeirman及

20

40

び Yamasaki によると、各フィルタの構成要素の極周波数及びそのQ値は、図 6に示す通りである。

【0006】

図6における極周波数は、等化フィルタのカットオフ周波数で規格化されており、例えば 、400Mbpsのデータレートのリードチャネルでは、等化フィルタのカットオフ周波 数は100MHz程度となる。これにより等化フィルタのカットオフ周波数が100MH zとすると、図6により、例えば、3段目の2次状態変数フィルタ103の極周波数、即 ち、カットオフ周波数は231.74MHzとなる。なお、図6の極周波数/Q値の組み 合わせ、即ち極の配置は、フィルタ設計において良く知られている「0.05°等リップ ル誤差を持つ線形位相フィルタ」であるが、他の極周波数/Q値においても適用可能で、 ここでの極配置は一例に過ぎない。

【 0 0 0 7 】

ディスク媒体の再生データレートは、内周、外周で約2.5倍の開きがあり、また、最適 なカットオフ周波数に外部コントロール手段によって調整可能であることが要求される。 このとき、フィルタの構成要素となる各2次状態変数フィルタ及びローパスフィルタでは 、そのQ値が常に図6に示す値を保持し、また、各2次状態変数フィルタ及びローパスフ ィルタの極周波数の比は等化フィルタ全体のカットオフ周波数にかかわらず、常に図6に 示される比であることが必要である。言い換えれば、再生データレートの変化に応じて等 化フィルタ全体のカットオフ周波数を調整するに当たり、構成要素となる各2次状態変数 フィルタ及びローパスフィルタはそれぞれのQ値を一定に保ったまま、各極周波数が単調 に増加または減少する必要がある。

20

10

【 0 0 0 8 】

次に、等化フィルタをGm - Cフィルタで構成する場合の各構成要素の回路例を示し、上 記カットオフ周波数及びQ値の設計法について述べる。

図7に2次状態変数フィルタ102、103の基本構成を示し、図8に2次状態変数フィ ルタ/イコライザ101に使われるフィードフォワードパルススリミング構成を示してい る。さらに、図9には、1次のローパスフィルタ104の構成を示している。

【 0 0 0 9 】

図7は、差動構成を有する2次状態変数の一構成例を示している。図示のように、Gm-Cで構成される積分器が2段カスケード接続され、さらに出力端子に別のGmセルで構成 30 された負帰還ループが接続されている。なお、図7において、負荷容量Cを差動容量とし て表現しているが、一般的には寄生容量分を考慮した容量設定のし易さや、同相帰還ルー プにおける位相補償容量の機能を併せ持たせるなどの理由から正相、逆相信号線と接地電 位との間にそれぞれ2Cの容量を接続する。

[0010]

図 7 に示す構成を有し、等化フィルタとして用いられる 2 次状態変数フィルタ 1 0 2 及び 1 0 3 の伝達関数は、次式によって与えられる。

[0011**]**

【数1】

$$\frac{\text{Vlp}}{\text{Vi}} = \frac{g_{\text{m1}}g_{\text{m3}}/\text{C}^2}{s^2 + s(g_{\text{m2}}/\text{C}) + (g_{\text{m1}}g_{\text{m3}}/\text{C}^2)} \quad \dots \dots \dots (1)$$

【0012】

従って、極周波数 ₀ 及びフィルタのQ(Quality Factor)は、それぞ れ次式によって表される。

【 0 0 1 3 】

【数2】

10

20

$$\omega_0 = \frac{\sqrt{g_{m1}g_{m3}}}{C}$$
, $Q = \frac{\sqrt{g_{m1}g_{m3}}}{g_{m2}}$ ----- (2)

【0014】 図8は、フィードフォワード増幅器Kにより、高域ブースト量を調整可能なイコライザ部 を含む等化フィルタの一構成例を示している。この等化フィルタの伝達関数は、次式によ って与えられる。

【 0 0 1 5 】

【数3】

$$\frac{Vlp}{Vi} = \frac{(g_{m1}g_{m3}/C^2) - Ks^2}{s^2 + s(g_{m2}/C) + (g_{m1}g_{m3}/C^2)} \quad \dots \quad (3)$$

【0016】

同様に、このフィルタの極周波数及びQは、それぞれ次式によって表される。 【0017】

【数4】

$$\omega_0 = \frac{\sqrt{g_{m1}g_{m3}}}{C}$$
, $Q = \frac{\sqrt{g_{m1}g_{m3}}}{g_{m2}}$ ----- (4)

【0018】

ここで、高域ブーストを2次状態変数フィルタ/イコライザ101で実現する理由は、図 6から分かるように、相対的に小さいKで高域ブーストができるためである。このため、30 高域ブーストの実現は、2次状態変数フィルタ/イコライザ101に限られず、他の2次 状態変数によって実現することも可能である。

【0019】

図9は、ローパスフィルタ104の一構成例を示している。図示のように、このフィルタ の伝達関数は、次式によって与えられる。

[0020]

【数5】

$$\frac{Vlp}{Vi} = \frac{(g_m/C)}{s + (g_m/C)}$$
 ----- (5) 40

【0021】 その極周波数 ₀ は、次のように求められる。 【0022】 【数6】

$$\omega_0 = \frac{g_m}{C} \tag{6}$$

【0023】

群遅延特性が一定で、カットオフ周波数可変の等化フィルタの実現は、図6に示される極 周波数の比とQ値を満たすべく、各2次状態変数フィルタの極周波数 。 及びQを設定 することで行われる。これは通常各2次状態変数フィルタを構成するgm を制御するこ とで実現できる。式(1)~(5)によれば、容量Cを変化させることで、それぞれのフ 10 ィルタのカットオフ周波数を可変とすることも原理的は可能だが、バリキャップなどの可 変容量素子を標準CMOS製造プロセスに集積化することは、製造プロセスの工程数を増 やし、コストの上昇を招くので、通常避けるべきである。ただし、この場合においても各 Gm - C積分器に接続する容量値をC,2C,3CのようにC単位、あるいは0.5C単 位で段階的に変えることによってフィルタのカットオフ周波数を比較的に広範囲に粗く変 化させ、さらにgm 値を制御してフィルタのカットオフ周波数を連続的にしかも精度良 く調整することは一般的に行われる。

【0024】

容量 C を固定とした場合、 ₀ 及びQ の二つの値を決定するのに g _{m 1} , g _{m 2} , g _m ₃ のパラメータ (自由度)を調整することができる。通常、 g _{m 2} = g _{m 3} 、または g _{m 2} ₁ = g _{m 3} とするのが一般的である。 g _{m 2} = g _{m 3} とすることによって式 (2) あるい は式 (4) は、次の式に書き改められる。

[0025]

【数7】

$$\omega_0 = \frac{\sqrt{g_{m1}g_{m2}}}{C}$$
, $Q = \sqrt{\frac{g_{m1}}{g_{m2}}}$ ----- (7)

【 0 0 2 6 】 一方、 g _{m 1} = g _{m 3} とすると、式(2)あるいは式(4)は、次のように書き改められ る。 【 0 0 2 7 】 【 数 8 】

$$\omega_0 = \frac{g_{m1}}{C}$$
, $Q = \frac{g_{m1}}{g_{m2}}$ ----- (8)

40

50

30

【 0 0 2 8 】

上記いずれの場合でも、2次状態変数フィルタのを構成するg がすべてリニアに変化することによって、Qを一定に保ちつつ、。 をやはりリニアに変化させることができる。例えば、一例として、g 1 とg 2 をともに2倍にすれば、Qを不変に保ちつつ、カットオフ周波数。 を2倍に変化させることができる。

【 0 0 2 9 】

以上の説明から分かるように、Gm - C構成の2次状態変数フィルタ及び一次ローパスフィルタを設計する場合、回路レベルのGm - C積分器として、そのgm の値が外的手段によって制御でき、しかもリニアに制御できることが好都合となる。

 $\begin{bmatrix} 0 & 0 & 3 & 0 \end{bmatrix}$

従来よりこのような高周波フィルタ用途には、シリコンバイポーラ素子が利用されてきた 。バイポーラ素子においては、周知のように、そのgゕ (以下、MOSトランジスタの と区別するために、g_{m,bip}と表記する)は次の式によって示される。 g m [0031]

【数9】

$$g_{m,bip} = \frac{\partial}{\partial V_{BE}} \left(I_S \exp \frac{V_{BE}}{V_T} \right) = \frac{I_S}{V_T} \exp \frac{V_{BE}}{V_T} = \frac{I_C}{V_T} \quad \dots \quad (9)$$

[0032]

式(9)によれば、バイポーラトランジスタのg_{m b}is が、そのコレクタ電流 I_c に比例することを示し、比較的簡単にg_{m, bip}をリニアに変化させることが可能 である。

[0033]

一方で、PRMLリードチャネル機能は前述のビタビ復号処理、あるいはエラー訂正アル ゴリズムであるリード・ソロモンなどに代表される次段論理処理と不可分であり、これら の純ディジタル処理ブロックと親和性の高いCMOS製造プロセスでアナログPR等化処 理を行いたいという要望は強い。

[0034]

MOS素子のg_m (以下、明確するために、g_{m,Mos} と表記する)は、周知のよ うに、次式によって示される。

【0035】

【数10】

$$g_{m,MOS} = \frac{\partial}{\partial V_{GS}} \left(K (V_{GS} - V_{th})^2 \right) = 2\sqrt{KI_D} = 2KV_{eff} \quad \dots \quad (10)$$

30

40

20

10

[0036]

ここで、V+hはMOSトランジスタのしきい値電圧(閾値電圧)であり、K=µC。x W/2L、且つV_{eff} = V_{GS} - V_{th}である。

【0037】

式(10)と式(9)とを比較すると、バイポーラ素子のgm はコレクタ電流Ic に 対しリニアである一方、CMOS素子のgm はドレイン電流ID のルートに対してリ ニアであるため、CMOS素子の場合、何らかの外的手段によってドレイン電流 I」 を 変化させることによってそのg を制御する場合は、通常、各トランスコンダクタ毎に 上記ルート特性を補償するための変換機構を設け、変化範囲内における最低のg___; n から、最大gm_max に至るまでリニアに変化した方が制御性の点において望ま しい。

[0038]

【発明が解決しようとする課題】

ところで、上述した従来のCMOS素子で構成された等化フィルタにおいて、例えば、P R等化フィルタのカットオフ周波数調整は5~6ビット幅程度の調整手段によって行われ る。この場合、上記ルート特性を補正する変換機構は、例えば、ルックアップテーブルに よるディジタル領域の処理によっても実現でき、また、別にアナログ領域でルート特性を 補償することもできる。

しかし、いずれの場合も、付加回路による回路規模の増大、消費電力の増大を招き、また 50 これによるフィルタ特性そのものの劣化を引き起こしている。

【0039】

また、別の問題として、ドレイン電流 I_D でCMOS素子のg_m をコントロールする 場合、一般に何らかのリニアライズ手段が必要であり、その結果、CMOS素子本来のト ランスコンダクタンスが回路g_m として得られないという不利が生じるほか、回路規模 の増加及びそれによる消費電力の増加が避けられない。

例えば、図10に示すMOSトランジスタからなる差動回路では、バイアス電流I_B で MOSトランジスタのg_m を制御できる、その関係は次式によって表される。 【0040】

【数11】

10

$$I1 - I2 = K(V1 - V2)\sqrt{\frac{2I_B}{K} - (V1 - V2)^2} - \dots (11)$$

【0041】

式(11)に示すように、非線形項が含まれる。このため、様々なリニアライズ手法によって線形化する必要があり、この結果得られるg_m は、式(10)に示されるMOS素子の本来のg_{m,MOS} の値より大幅に小さいものとなってしまう。

[0042]

本発明は、かかる事情に鑑みてなされたものであり、その目的は、回路規模の増加を抑制 でき、回路設計が容易に行え、定電源電圧動作による消費電力の低減を実現でき、オフセ ット周波数を安定に制御できるフィルタ回路を提供することにある。

【0043】

【課題を解決するための手段】

上記目的を達成するため、本発明のフィルタ回路は、入力端子に入力信号が印加される第 1のトランスコンダクタンスと、入力端子に出力信号が印加される第2のトランスコンダ クタンスと、上記第1および第2のトランスコンダクタンスの出力側に接続され、当該ト ランスコンダクタンスによって駆動される負荷容量素子とを含むトランスコンダクター(

30

20

<u>ランスコンダクタンスによって駆動される負荷容量素子とを含むトランスコンダクタ-C</u> (Gm-C)回路と、上記第1および第2のトランスコンダクタの出力信号と制御電圧に 応じて、当該第1および第2のトランスコンダクタの差動出力信号の平均電圧と上記制御 制御電圧とが一致するようにバイアス電圧を生成して上記第1および第2のトランスコン ダクタに供給する同相電位制御回路と、を有し、上記第1および第2のトランスコンダク タの各々は、上記バイアス電圧によって出力電流が制御される第1および第2の電流源と 、ゲートが正相入力端子に接続され、ソースが接地され、ドレインに上記第1の動作電流 を供給する第1の電流源が接続されている第1のMOSトランジスタと、ゲートが逆相入 力端子に接続され、ソースが接地され、ドレインに第2の動作電流を供給する上記第2の 電流源が接続されている第2のMOSトランジスタと、を含む。

【0044】

40

また、本発明のフィルタ回路は、入力端子に入力信号が印加される第1のトランスコンダ クタンスと、入力端子に出力信号が印加され、出力端子が上記第1のトランスコンダクタ ンスの出力端子に接続された第2のトランスコンダクタンスと、入力端子が上記第1およ び第2のトランスコンダクタンスの出力端子に接続された第3のトランスコンダクタンス と、入力端子に出力信号が印加され、出力端子が上記第3のトランスコンダクタンスの出 力端子に接続された第4のトランスコンダクタンスと、上記第1および第2のトランスコ ンダクタンスの出力側に接続され、当該トランスコンダクタンスによって駆動される第1 の負荷容量素子と、上記第3および第4のトランスコンダクタンスの出力側に接続され、 当該トランスコンダクタンスによって駆動される第2の負荷容量素子とを含むトランスコ ンダクタ - C (Gm - C)回路と、上記第1および第2のトランスコンダクタの出力信号

と制御電圧に応じて、当該第1および第2のトランスコンダクタの差動出力信号の平均電 圧と上記制御電圧とが一致するようにバイアス電圧を生成して上記第1および第2のトラ ンスコンダクタに供給する第1の同相電位制御回路と、を有し、上記第3および第4のト ランスコンダクタの出力信号と制御電圧に応じて、当該第3および第4のトランスコンダ クタの差動出力信号の平均電圧と上記制御電圧とが一致するようにバイアス電圧を生成し て上記第3および第4のトランスコンダクタに供給する第2の同相電位制御回路と、を有 し、上記第1、第2、第3、および第4のトランスコンダクタの各々は、上記バイアス電 圧によって出力電流が制御される第1および第2の電流源と、ゲートが正相入力端子に接 続されている第1のMOSトランジスタと、ゲートが逆相入力端子に接続され、ソースが 接地され、ドレインに第2の動作電流を供給する上記第2の電流源が接続されている第2 のMOSトランジスタと、を含む。

10

【 0 0 4 5 】

また、本発明では、好適には、上記同相電位制御回路は、上記第1と第2のMOSトラン ジスタからなる差動回路から出力される差動出力信号と所定の基準電位とに応じて、上記 制御信号を生成する。

【0046】

また、本発明では、好適には、上記同相電位制御回路は、上記第1と第2のMOSトラン ジスタからなる差動回路から出力される差動出力信号の平均電位が上記基準電位と一致す るように上記制御信号を生成する。

[0047]

20

また、本発明では、好適には、上記第1と第2のトランジスタのゲートに入力される同相 電位が、所望のトランスコンダクタンス値になるように制御される。

【0048】

さらに、本発明では、好適には、上記第1と第2のトランジスタのチャネル幅とチャネル 長との比を、所望のトランスコンダクタンス値になるように設定される。

【0049】

【発明の実施の形態】

図1は本発明に係るフィルタ回路の一実施形態を示す回路図である。

図示のように、本実施形態のフィルタ回路は、トランスコンダクタンスセル(以下、便利 30 のためg_m セルと称する)、キャパシタ、及びバイアス回路によって構成されている。 なお、このフィルタ回路は、例えば、等化フィルタとして用いられる2次状態変数フィル タ、あるいはローパスフィルタである。

【0050】

図1は、gm セルによって構成されている2次状態変数フィルタの一実施形態を示している。図示のように、このフィルタ回路は、gm セル10<u>(第2のトランスコンダクタンス)</u>,20<u>(第1のトランスコンダクタンス)</u>,30<u>(第4のトランスコンダクタンス)</u>, 40<u>(第3のトランスコンダクタンス)</u>及びバイアス回路50<u>(第1の同相電位制御回路</u>),60(第2の同相電位制御回路)によって構成されている。

【0051】

40

g_m セル10,20,30,40は、CMOSトランジスタによって構成されたトラン スコンダクタンスセルであり、それぞれ予め設計されたg_m 及びQを持つように形成さ れている。バイアス回路50と60は、それぞれg_m セル10,20及び30,40に 共通の同相フィードバック電圧を供給する同相フィードバック回路(CMFB)で構成さ れている。

【 0 0 5 2 】

図示のように、g_m セル20とg_m セル40は、直列接続されている。g_m セル2 0の入力側に、入力信号V_i が印加される。g_m セル20の出力端子にキャパシタC 50 1 が接続され、g_m セル40の出力端子にキャパシタC2が接続されている。また、g m セル10は、g_m セル20と並列に接続され、その入力端子にg_m セル40の出 力信号V₁pが印加されている。g_m セル30は、g_m セル40と並列に接続され、 その入力側に、g_m セル40の出力信号V₁pが印加される。即ち、図1に示すフィル 夕回路において、キャパシタC1は、g_m セル10と20の負荷容量であり、キャパシ タC2は、g_m セル30と40の負荷容量である。

【 0 0 5 3 】

なお、図1に示す構成では、g_m セルの負荷容量を形成するキャパシタC1とC2は、 それぞれ差動容量として表現しているが、一般的に寄生容量分を考慮した場合、容量値の 設定のし易さまたは同相帰還ループにおける位相補償容量の機能を併せ持たせるなどの理 由から、例えば、負荷容量をCとすると、この負荷容量をそれぞれg_m セルの正相、逆 相出力端子と接地電位との間に接続されている2Cのキャパシタで構成することが望まし い。

【0054】

バイアス回路50は、g_m セル20およびg_m セル10の出力V₀ と外部から入力 される同相電位設定端子電圧(制御電圧V_c)に応じてバイアス電圧V_{bs1}を生成し 、g_m セル10と20にそれぞれ供給する。また、バイアス回路60は、g_m セル4 0およびg_m セル30の出力V_{1p}と外部から入力される制御電圧V_c に応じてバイ アス電圧V_{bs2} を生成し、g_m セル30と40にそれぞれ供給する。

なお、バイアス回路50と60は、g_m セルから出力される差動出力信号の同相成分、 20 即ち、差動出力信号の平均電圧と制御電圧V_c とが一致するように、バイアス電圧V_b _{s1} バイアス電圧V_{bs2} を生成する。

【0055】

上述した構成を有するフィルタ回路において、CMOS素子のg が Veff = Vg s - Vthに対してリニアに変化することを利用する、即ち、それぞれのg セルのg m 値を決定するMOS素子の動作点におけるVgsを共通電位とし、フィルタを構成す る各2次状態変数フィルタまたはローパスフィルタが図6に示す極周波数及びQ値を満た すように、そのg 値を決定するMOS素子のK、具体的には、チャネル幅Wを各素子 毎に予め設定し、レイアウトしておき、フィルタのカットオフ周波数調整は共通電位であ るVgsを変化させることによって行われる。

【0056】

図1のフィルタ回路を構成するg_m セルは、例えば、図2に示すMOSトランジスタからなる差動回路によって構成することができる。

図2に示すように、g_m セルは、MOSトランジスタM1とM2及びこれらのトランジスタにそれぞれ動作電流を供給する電流源IS1とIS2によって構成されている。トランジスタM1とM2のゲートが、例えば、それぞれg_m セルの正相入力端子と逆相入力端子に接続され、ソースがともに接地されている。トランジスタM1のドレインに電流源 IS1が接続され、トランジスタM2のドレインに電流源IS2が接続されている。電流 源IS1とIS2は、バイアス回路50または60から供給されるバイアス電圧V_bs(例えば、図1に示すV_bs1 またはV_bs2)によって出力電流が制御される。図2 に示すように、これらの電流源によって、トランジスタM1とM2にそれぞれ同相電流成 分の変化分if が供給される。

【0057】

図示のg_m セルにおいて、電流i₁ '及びi₂ 'は、トランジスタM1とM2から なる差動対によって出力される差動電流である。このため、g_m セルの出力差動電流i 。」は、次式によって与えられる。

【0058】

【数12】

10

30

$$i_{od} = i_1' \left(= -i_2' \right) = \frac{i_1' - i_2'}{2} = \frac{i_1 - i_2}{2} = K(V_C - V_{th})(v_1 - v_2)$$

----- (12)

(11)

【 0 0 5 9 】

式(12)から分かるように、g_m セルの出力差動電流i_{od}は、同相入力電圧v₁ - v₂ に対してリニアに変化する。

10

【 0 0 6 0 】

このように、図2に示すgm セルを用いて、2次状態変数フィルタ、またはローパスフィルタを構成し、さらに、これらのフィルタによって図1に示す本実施形態のフィルタ回路(等化フィルタ)を構成することがによって、等化フィルタのカットオフ周波数は各gm セルに共通に接続されているバイアス回路で供給されるバイアス電圧によって制御される。さらに、各gm セルのgm の比は不変に保たれることによって各2次状態変数フィルタの極周波数の比が一定に保たれる。各gm セルのgm は外部から入力される制御電圧V_c に対してリニアに変化するため、関数変換機構を必要としない。

- さらに、図2に示すように、g_m セルとしてソース接地MOSトランジスタからなる差 20 動対を用いることで、入力振幅に対して原理的にリニアなg_m を得ることが可能である
- 0

【0061】

以下、上述したg_m セルによって構成された本実施形態のフィルタ回路の動作について 説明する。

容量負荷C1を駆動するg_m セル10と20は、共通のバイアス回路50によって、バ イアス電圧V_{bs1} が供給される。これによって、これらのg_m セルにおいてそれぞ れの同相出力電位がバイアス電圧V_{bs1} によって設定された所望の値になるようにフ ィードバック制御が行われる。

【 0 0 6 2 】

30

40

また、同様に、容量負荷C2を駆動するg_m セル30と40は、共通のバイアス回路60によって、バイアス電圧V_{bs2}が供給される。これによって、これらのg_m セルにおいてそれぞれの同相出力電位がバイアス電圧V_{bs2}によって設定された所望の値になるようにフィードバック制御が行われる。

【0063】

さらに、図1に示すように、各g_m セルの出力端子がそれぞれ他のg_m セル、あるい は場合によって自分自身の入力端子に接続されているため、その結果、すべてのg_m セ ルの入出力端子が共通の同相電位で動作し、この電位は、各g_m セルの同相電位設定端 子に与えられたバイアス電圧V_{bs1} またはV_{bs2} で共通に設定される。

【0064】

ここで、MOS素子、例えば、MOSトランジスタから構成された差動対のトランスコン ダクタンスgm,Mos は、前述した式(10)によって与えられる。この式によれば 、MOS素子のgm は、電圧 Veff 即ち、MOSトランジスタのゲート・ソース間 電圧 Vgs とそのしきい値電圧 Vth との差 Vgs Vth に対して、リニアに変化する ことが分かる。本実施形態では、この特徴を利用して、バイアス回路50と60によって 共通設定されたバイアス電圧を用いてそれぞれのgm セルのMOSトランジスタのゲー ト・ソース間に印加することによって、ソース接地MOSトランジスタをgm セルの入 カトランジスタとすることで同相電位、即ちMOSトランジスタのゲート・ソース間電圧 Vgs にに対してリニアなgm を獲得する。 【0065】

ここでは、図2に示すg_m セルによって構成された図5の2次状態変数フィルタ103 について説明する。なお、図5における他の構成要素、例えば、2次状態変数フィルタ/ イコライザ101、2次状態変数フィルタ102及びローパスフィルタ104についても 同様の説明が当てはまる。

【 0 0 6 6 】

図 6 に示すように、 2 次状態変数フィルタ 1 0 3 では正規化極周波数が 2 . 3 1 7 4 H z 、 Q 値が 2 . 0 2 2 9 で、 Q > 1 である。このため、 g m 3 = g m 2 よりも g m 3 = g m 1 とした方が g m 1 を提供する g m セルのカットオフ周波数を小さくでき、 消費電力の 観点から一般的に有利である。ここで、 g m 3 = g m 1 として説明する。

【 0 0 6 7 】

10

このとき、 0 = g_{m 1} / C、Q = g_{m 1} / g_{m 2} であるから、例えば、等化フィルタ
 全体のカットオフ周波数を100MHz、C = 1pFとすると、g_{m 1} = 1.4553m
 S、g_{m 2} = 719.4µSとなる。式(10)により、g_{m 1} = 2K₁ V_{e f f}、
 またg_{m 2} = 2K₂ V_{e f f} として、K₁ / K₂ = 1.4553/0.7194
 となるように、MOS素子のサイズを設定すれば、各g_m セル共通の制御電圧V_{e f f}
 を変化させることによって、各g_m 値の比、即ちQ値を変えることなく、フィルタ回
 路のカットオフ周波数f_c を調整することができる。

[0068]

なお、各等化フィルタの極周波数を常に図6に示す比を保つ必要があるため、結局すべて のg_m セルのg_m 値は常に互いに固定の比を保つ必要がある。このため、本実施形態 20 のフィルタ回路において、各g_m セルのg_m 値をきめるMOS素子のK、実際にはM OSトランジスタのチャネル幅Wを上記固定の比に設定する。このようにすることで、等 化フィルタ全体のカットオフ周波数の制御はg_m セルの共通の動作点電圧V_{G S}または 同相電位を変化させるだけで済み、取り立てて関数変換をする必要はない。

【0069】

また、gm 値を決める各MOS素子のKを予め決めるに当たり、チャネル長Lをパラメ ータにすることも可能であるが、一般的に大きなgm 値を獲得するために短チャネルに なる傾向で、この場合短チャネル効果などによりチャネル長Lとgm 値が比例関係から ずれる傾向がある。このため、各MOS素子のKはチャネル幅Wで決めることがもっとも 望ましい。ただし、本発明では、これに限定されるものではなく、MOS素子のチャネル 長Lまたはチャネル幅Wの何れかによってgm セルのKを決めることができ、それによ ってgm 値を決めることができる。

30

40

【 0 0 7 0 】

図3は、本実施形態のフィルタ回路の利得特性を示すグラフであり、 v_c 端子電圧を変 化させるときのフィルタの利得特性の変化を示す図である。

【0071】

また、図4は、本実施形態のフィルタ回路の群遅延特性を示すグラフであり、v_c端子 電圧を変化させるときのフィルタの群遅延特性の変化を示す図である。

[0072]

【発明の効果】

以上説明したように、本発明のフィルタ回路によれば、フィルタを構成する各トランスコ ンダクタは共通の制御電圧によってそれぞれのトランスコンダクタンス(gm)が制御 される。このため、フィルタ回路のカットオフ周波数の調整は容易に実現でき、ルックア ップテーブルによる関数変換機構あるいは関数変換回路などは一切不要である。これによ り回路規模の縮小、及びそれによる消費電力の低減と付加的外乱の排除を両立できる。 また、本発明において、トランスコンダクタからなる各2次状態変数フィルタのQ値を不 変に保ちつつ、さらにフィルタの群遅延特性を達成するために重要となる各Gm - C積分 器間のgm 値の比は、経年変化などの影響を受けないMOS素子の形状パラメータ、即 ちチャネル幅Wとチャネル長Lの比で決定されるので、安定なカットオフ周波数の調整を 実現できる。

(12)

さらに、本発明のトランスコンダクタによれば、出力同相電位は外部で設定された同相電 位制御電圧と同電位となり、出力同相電位が次段のあるいはこの出力端子と接続された他 のトランスコンダクタの入力同相電位となり、その結果フィルタ全体を構成するすべての トランスコンダクタが同一の同相電位で動作する。これによって、フィルタ回路全体の動 作点の設計を容易にでき、入出力におけるダイナミックレンジの拡大、さらに低消費電力 化を実現できる利点がある。

【図面の簡単な説明】

【図1】本発明に係るフィルタ回路の一実施形態を示す回路図である。

【図 2 】本発明のフィルタ回路を構成するコンダクタンスセルの構成を示す回路図である。

【図3】本発明のフィルタ回路の利得特性を示すグラフである。

【図4】本発明のフィルタ回路の群遅延特性を示すグラフである。

【図5】等化フィルタの一構成例を示すブロック図である。

【図6】フィルタの構成要素の極周波数及びQ値を示す図である。

【図7】等化フィルタを構成する2次状態変数フィルタの構成を示す回路図である。

【図8】等化フィルタを構成する2次状態変数フィルタ / イコライザの構成を示す回路図 である。

【図9】等化フィルタを構成するローパスフィルタの構成を示す回路図である。

【図10】従来のトランスコンダクタンスセルの一構成例を示す回路図である。

【符号の説明】

10,20,30,40…コンダクタンスセル(g_m セル)、50,60…バイアス回路、101…2次状態変数フィルタ / イコライザ、102、103…2次状態変数フィルタ、9、104…ローパスフィルタ、V_{cc}…電源電圧、GND…接地電位。

【図1】



【図2】



【図3】



20



【図5】





【図6】

フィルタ	構成要素の	Pole周波	数及びQ値

	Pole周波数	Q値
Biquad1/Equalizer	1.14762	0.68110
Biquad2	1.71796	1.11409
Biquad3	2.3174	2.02290
Low-pass	0.86133	





【図8】



【図9】



【図10】



フロントページの続き

(56)参考文献 特開平10-276053(JP,A) 特開平10-322143(JP,A) 特開平10-126214(JP,A) 特開2000-068761(JP,A) 特開平11-17466(JP,A)

(58)調査した分野(Int.CI.⁷, DB名)

H03H 11/04 H03F 3/45 H03F 3/68 H03H 11/12