(19) 日本国特許庁 (JP)) (12) 特 許	公報(B2)	(11)特許番号 特許第3906504号
(45) 発行日 平成19年	E4月18日 (2007. 4. 18)	(24) 登録日	平成19年1月26日 (2007.1.26)
 (51) Int.Cl. HO1L 29/06 HO1L 29/78 HO1L 21/822 HO1L 27/04 HO1L 27/08 (21) 出願番号 (22) 出願日 (65) 公開番号 (43) 公開日 審査請求日 	FI (2006.01) HO1L (2006.01) HO1L (2006.01) HO1L (2006.01) HO1L (2006.01) HO1L (2006.01) HO1L (2006.01) HO1L (2006.01)	29/78 652P 27/04 H 29/78 301J 27/08 331B (73)特許権者 000004260 株式会社デン 愛知県刈谷市 (74)代理人 100068755 弁理士 恩田 (72)発明者 川北 晴夫 愛知県刈谷市 社デンソー内 (72)発明者 小藤 直人 愛知県刈谷市 社デンソー内 (72)発明者 八木 賢次 愛知県刈谷市 社デンソー内	 請求項の数 4 (全 11 頁) イソー 6昭和町1丁目1番地 4 博宣 6昭和町1丁目1番地 株式会 6昭和町1丁目1番地 株式会 6昭和町1丁目1番地 株式会
			最終百に続く

(54) 【発明の名称】 絶縁分離型半導体装置

(57)【特許請求の範囲】

【請求項1】

半導体基板に形成された第1の素子と、

第1の素子形成領域の周囲における前記半導体基板の上に形成された絶縁膜と、 多重の導電性リングよりなり、前記絶縁膜の上における第1の素子形成領域の外周側に 配置され、最も外周側の導電性リングが前記半導体基板に電気的に接続されるとともに最 も内周側の導電性リングが前記第1の素子の端子と電気的に接続された等電位リング群と

前記絶縁膜の上において前記等電位リング群での内外の等電位リングの間であって、環状に延設して配置され、内周側の等電位リングと複数箇所で電気的に接続されるとともに、外周側の等電位リングと複数箇所で電気的に接続された<u>同幅である</u>帯状の第2の素子と を備えた絶縁分離型半導体装置であって、

10

前記第2の素子は、直列接続された複数のツェナーダイオードからなり、該ツェナーダ イオードのpn接合面は延設方向に対して垂直となることを特徴とする絶縁分離型半導体 装置。

【請求項2】

前記第2の素子と外周側の等電位リングとの<u>接続</u>箇所のピッチと、<u>前記</u>第2の素子と内 周側の等電位リングとの<u>接続</u>箇所のピッチとを等しくした請求項1に記載の絶縁分離型半 導体装置。

【請求項3】

半導体基板に形成された第1の素子と、

第1の素子形成領域の周囲における前記半導体基板の上に形成された絶縁膜と、

<u>多重の導電性リングよりなり、前記絶縁膜の上における第1の素子形成領域の外周側に 配置され、最も外周側の導電性リングが前記半導体基板に電気的に接続されるとともに最</u> も内周側の導電性リングが前記第1の素子の端子と電気的に接続された等電位リング群と、

<u>前記絶縁膜の上において前記等電位リング群での内外の等電位リングの間であって、環状に延設して配置され、内周側の等電位リングと複数箇所で電気的に接続されるとともに</u>、外周側の等電位リングと複数箇所で電気的に接続された帯状の第2の素子と

を備えた絶縁分離型半導体装置であって、

10

<u>前記第2の素子は、直列接続された複数のツェナーダイオードからなり、該ツェナーダ</u> イオードのpn接合面は延設方向に対して垂直となっており、

__前記第2の素子と外周側の等電位リングとの接続箇所のピッチと、前記第2の素子と内 周側の等電位リングとの接続箇所のピッチとを等しくするとともに、前記第2の素子の延 設方向において前記ピッチの1 / 2だけズラした位置を接続箇所とした絶縁分離型半導体 装置。

【請求項4】

<u>半導体基板に形成された第1の素子と、</u>

第1の素子形成領域の周囲における前記半導体基板の上に形成された絶縁膜と、

__多重の導電性リングよりなり、前記絶縁膜の上における第1の素子形成領域の外周側に 20 配置され、最も外周側の導電性リングが前記半導体基板に電気的に接続されるとともに最 も内周側の導電性リングが前記第1の素子の端子と電気的に接続された等電位リング群と 、

前記絶縁膜の上において前記等電位リング群での内外の等電位リングの間であって、環 状に延設して配置され、内周側の等電位リングと複数箇所で電気的に接続されるとともに 、外周側の等電位リングと複数箇所で電気的に接続された帯状の第2の素子と

を備えた絶縁分離型半導体装置であって、

<u>前記第2の素子と外周側の等電位リングとの接続箇所のピッチと、前記第2の素子と内</u> <u>周側の等電位リングとの接続箇所のピッチとを等しくするとともに、前記第2の素子の延</u> <u>設方向において前記ピッチの1/2だけズラした位置を接続箇所とした絶縁分離型半導体</u> 装置。

30

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

この発明は絶縁分離型半導体装置に係り、詳しくは、基板に第1の素子を形成するととも に、基板の上に絶縁膜を介して第2の素子を形成した絶縁分離型半導体装置に関するもの である。

[0002]

【従来の技術】

特開平6-196706号公報には、シリコン基板にパワーデバイスが形成されるととも 40 にシリコン基板上に絶縁膜を介してツェナーダイオード形成用ポリシリコン層が形成され た絶縁分離型半導体装置において、デバイス本体であるシリコンと、絶縁膜上に形成され たポリシリコン層との間における電位差が大きくなる場合においても絶縁膜に過大な電圧 が印加されないようにして絶縁膜の信頼性を確保する技術が開示されている。具体的には 、図9に示すように、シリコン基板40に縦型のパワーMOSトランジスタ41が形成さ れるとともに、パワーMOSトランジスタ41の形成領域の周囲におけるシリコン基板4 0の上にシリコン酸化膜42が形成され、その上にポリシリコン層よりなるツェナーダイ オード群43a,43b,43c,43dがパワーMOSトランジスタ41の形成領域の 回りに形成されている。そして、このツェナーダイオード群43a,43b,43c,4 3dをパワーMOSトランジスタ41のゲート・ドレイン間に電気的に接続する際に、パ 50

ワーMOSトランジスタ41の形成領域の周囲におけるシリコン酸化膜42の上にポリシ リコン層よりなる等電位リング44,45,46を配置し、ツェナーダイオード群43a , 4 3 b , 4 3 c , 4 3 d の両端を内外の等電位リング 4 4 , 4 5 , 4 6 に連結させる。 これにより、等電位リング44,45,46とツェナーダイオード群43a,43b,4 3 c , 4 3 d の下のシリコン酸化膜 4 2 の膜厚方向の電位差を低下させて、シリコン酸化 膜42の実効絶縁破壊強度を向上させてツェナーダイオード群のブレークダウン電圧を大 きくすることができる。

[0003]

【発明が解決しようとする課題】

ところが、図10に示す平面図においてシリコン酸化膜42の上には多重のポリシリコン 10 層(等電位リング44,45,46,ツェナーダイオード群43a,43b,43c,4 3 d)が配置されるが、パワーMOSトランジスタ41に対する半径方向Rにおいて図1 0 での B - B ' 線と C - C ' 線では、ポリシリコン層の間隔が異なりシリコン基板 4 0 に おいて所望の電界集中緩和が得られず所望の耐圧を確保することが難しかった。

[0004]

そこで、この発明の目的は、基板に形成した第1の素子を中心とした半径方向において電 界集中緩和を行うことができる絶縁分離型半導体装置を提供することにある。

[0005]

【課題を解決するための手段】

請求項1に記載の発明は、内外の等電位リングの間に、同幅である帯状の第2の素子を 20 環状に延設して配置し、第2の素子と外周側の等電位リングとを複数箇所で接続するとと もに、第2の素子と内周側の等電位リングとを複数箇所で接続したことを特徴としている

[0006]

このようにすると、等電位リングの間に帯状の第2の素子が環状に延設された構造となり 、内側の等電位リングと第2の素子と外側の等電位リングとが第1の素子を中心とした半 径方向において一定の間隔をおいて配置されることになる。

[0007]

その結果、基板に形成した第1の素子を中心とした半径方向において電界集中緩和を行 うことができる。

30

又、請求項2~4に記載の構成としても良く、この様な構成としても請求項1と同様の 効果を得ることができる。

[0008]

【発明の実施の形態】

以下、この発明を具体化した実施の形態を図面に従って説明する。

本実施の形態においては、nチャネル型IGBTおよびそのゲート・コレクタ間に保護用 のツェナーダイオードを接続した構成の絶縁分離型半導体装置に適用している。

 $\begin{bmatrix} 0 & 0 & 0 & 9 \end{bmatrix}$

図1にはチップ1の平面図を示し、図2には図1のA-A線での断面を示す。図1におい てチップ1の中央部が、第1の素子としてのIGBT2の形成領域となっている。より詳 40 しくは、図2に示すように、半導体基板としてのシリコン基板3においてはp型不純物領 域5の上にn²型不純物領域4が形成されている。このp型領域5がコレクタ領域となる 。シリコン基板3の主表面3aでの表層部にはセル形成用の多数のp型不純物拡散領域6 が形成されるとともに、その内部には n⁺型不純物拡散領域 7 が形成されている。又、シ リコン基板3の主表面3aにはゲート酸化膜8が形成され、その上にポリシリコンゲート 電極9が配設されている。さらに、シリコン基板3の主表面3aにはエミッタ電極10が 配置され、エミッタ電極10はp型不純物拡散領域6およびn⁺型不純物拡散領域7と接 触している。又、シリコン基板3のもう一つの表面3bにはコレクタ電極11が形成され ている。そして、IGBT2は、ゲート電極9への印加電圧に応じてp型不純物散領域6 の上層部にチャネルが形成され、エミッタ電極10とコレクタ電極11とが導通する。

[0010]

ー方、図1,2に示すように、シリコン基板3の主表面3aでのIGBT2の形成領域の 周囲における表層部には、ガードリング用のp型不純物拡散領域(ガードリング用不純物 領域)12が環状に形成されている。

[0011]

又、シリコン基板 3 の主表面 3 a での周縁部(チップ 1 の周縁部)における表層部には、 チャネルストッパ兼コンタクト用の n⁺型不純物拡散領域 1 3 が全周にわたり形成されて いる。

【0012】

さらに、IGBT2の形成領域の周囲におけるシリコン基板3の主表面3a上には絶縁膜 10 としてのシリコン酸化膜14が形成され、このシリコン酸化膜14によりn⁺型不純物拡 散領域13の上面の一部とガードリング用不純物領域12の上面の一部、および、領域1 3と12との間のn⁻型不純物領域4の上面が覆われている。

【0013】

シリコン酸化膜14の上には、ポリシリコン薄膜よりなる等電位リング群15が形成され、等電位リング群15は、多重の導電性リング16,17,18よりなり、ガードリング 用不純物領域12の外周側に配置されている。ここで、等電位リング群15は、図1に示 すように四角形状のチップ1の辺に沿った四角形の環状をなし、かつ、四隅にはアールが 付けられている。

[0014]

図2に示すように、等電位リング群15における最も外周側の等電位リング18がアルミ 配線(図示略)によりn⁺型不純物拡散領域13を介してシリコン基板3に電気的に接続 されている。又、等電位リング群15における最も内周側の等電位リング16がアルミ配 線(図示略)によりIGBT2のゲート端子と電気的に接続されている。

【0015】

又、シリコン酸化膜14の上において等電位リング16と等電位リング17との間にはポ リシリコン薄膜よりなる帯状のツェナーダイオード群(第2の素子)19が環状に延設さ れている。このポリシリコン薄膜よりなる帯状のツェナーダイオード群19は、図3に示 すように、n型およびp型の不純物拡散領域が帯状のツェナーダイオード群19の延設方 向に交互に形成され、ツェナーダイオードを逆方向に直列接続したツェナーダイオード対 を複数形成した構成となっている。さらに、帯状のツェナーダイオード群19と等電位リ ング16とは一定の間隔で設けた連結部(図3では符号20a,20bにて示す)により 連結されている。同様に、帯状のツェナーダイオード群19と等電位リング17とは一定 の間隔で設けた連結部(図3では符号21a,21bにて示す)により連結されている。 【0016】

ここで、連結部20a,20bの間隔(ピッチ)P1と連結部21a,21bの間隔(ピッチ)P2は等しく、かつ、連結部20a,20bの中間位置に連結部21bが配置されている。つまり、ツェナーダイオード群19と外周側の等電位リング17との連結箇所のピッチP2と、ツェナーダイオード群19と内周側の等電位リング16との連結箇所のピッチP1とを等しくするとともに、帯状のツェナーダイオード群19の延設方向においてピッチの1/2だけズラした位置を連結箇所としている。

【0017】

又、シリコン酸化膜14の上において等電位リング17と等電位リング18との間にはポ リシリコン薄膜よりなる帯状のツェナーダイオード群(第2の素子)22が環状に延設さ れている。ポリシリコン薄膜よりなる帯状のツェナーダイオード群22においては、図3 に示すように、n型およびp型の不純物拡散領域が帯状のツェナーダイオード群22の延 設方向に交互に形成され、ツェナーダイオードを逆方向に直列接続したツェナーダイオー ド対を複数形成した構成となっている。さらに、帯状のツェナーダイオード群22と等電 位リング17とは一定の間隔P1で設けた連結部(図3では符号23a,23bにて示す)により連結されている。同様に、帯状のツェナーダイオード群22と等電位リング18 20

30

40

とは一定の間隔 P 2 で設けた連結部(図 3 では符号 2 4 a , 2 4 b にて示す)により連結 されている。ここで、連結部 2 3 a , 2 3 b の間隔(ピッチ) P 1 と連結部 2 4 a , 2 4 b の間隔(ピッチ) P 2 は等しく、かつ、連結部 2 3 a , 2 3 b の中間位置に連結部 2 4 b が配置されている。

【0018】

このように、最も内側の等電位リング16と最も外側の等電位リング18との間において ツェナーダイオード群19,22が配置された構造となっている。より詳しくは、図3に おいて、等電位リング18の連結部24bに対しツェナーダイオード群D12の一端およ びツェナーダイオード群D13の一端が接続され、ツェナーダイオード群D12の他端が 連結部23aに接続されるとともにツェナーダイオード群D13の他端が連結部23bに 接続され、さらに連結部21bを通してツェナーダイオード群D2の一端およびツェナー ダイオード群D3の一端が接続され、ツェナーダイオード群D2の他端が連結部20aを 介して等電位リング16に接続されるとともにツェナーダイオード群D3の他端が連結部 20bを介して等電位リング16に接続されている。

[0019]

つまり、図3において、等電位リング18 連結部24b ツェナーダイオード群D12 連結部23a 等電位リング17 連結部21b ツェナーダイオード群D2 連結部 20a 等電位リング16の電流経路が確保されている。同様に、等電位リング18 連 結部24b ツェナーダイオード群D13 連結部23b 等電位リング17 連結部2 1b ツェナーダイオード群D3 連結部20b 等電位リング16の電流経路が確保さ れている。

[0020]

このようにツェナーダイオード群19,22は、シリコン酸化膜14の上において等電位 リング群での内外の等電位リングの間に配置され、ポリシリコン薄膜よりなる連結部20 a,20b,21a,21b,23a,23b,24a,24bにより、一端が内周側の 等電位リングに電気的に接続され、他端が外周側の等電位リングに電気的に接続されてい る。

【0021】

図 4 には、本実施の形態における絶縁分離型半導体装置(IGBT2,ツェナーダイオードDz1, Dz2)および当該半導体装置に接続される外部機器の電気的な構成を示す。 【0022】

30

40

10

20

IGBT2のコレクタ端子には、電磁弁のコイル等の誘導性負荷25および電源26が直列に接続されている。又、IGBT2のゲート端子には、抵抗27,28を介して所定電 圧Vccが印加され、両抵抗27,28間はスイッチ29を介してアースされている。さらに、IGBT2のエミッタ端子はアースされている。

【0023】

IGBT2のコレクタ端子とゲート端子との間には、複数のツェナーダイオード対Dz1, Dz2が直列接続された構成となっている。そして、スイッチ29の開閉によりIGBT2 のゲート端子への印加電圧が切り替えられ、IGBT2をオン・オフ制御して誘導性負荷 25への通電を制御することができるようになっている。

[0024]

次に、図4の回路構成をとった場合における作用を説明する。

IGBT2は、スイッチ29を閉路してゲート端子に制御電圧が印加されないとオフ状態 となっている。この状態では電源26の電圧が誘導性負荷25に印加され、IGBT2の コレクタ端子も電源26の電圧が印加される。そして、このコレクタ電圧はツェナーダイ オード群19,22(図3参照)にも加えられる。このとき、ツェナーダイオード群19 ,22のブレークダウン電圧は電源電圧よりも高い値に設定されているので、ゲート端子 の電位はコレクタ電圧によって変動しない。 【0025】

又、コレクタ端子とエミッタ端子との間に印加された電源電圧は、図2においてn ̄型不 50

純物領域4とp型不純物拡散領域6,12との間のpn接合に逆方向に印加されるとともに、等電位リング16~18間にも印加される。

【 0 0 2 6 】

そして、 n 型不純物領域 4 と p 型不純物拡散領域 6 , 1 2 との p n 接合部分には、 n 型不純物領域 4 の不純物濃度が低く設定してあることにより、 コレクタ電圧に応じた幅の 空乏層が p n 接合面から遠ざかる方向に n 型不純物領域 4 側に大きく広がり、この空乏層部分でほとんどのコレクタ電圧を分担することになる。

【0027】

このとき、n⁻型不純物領域4の上部においては、ツェナーダイオード群19,22の各 ツェナーダイオード対の接続段数に応じた電位が分布するので、等電位リング16,17 ,18のそれぞれは、コレクタ端子に印加された電位から等電位リング16から17,1 8に順次中間の電位を分担することになり、これらの下部にシリコン酸化膜14を介して 形成されている空乏層の電位分布に対して電位差が小さくなる。

【0028】

このトランジスタ・オフ状態から、図4のスイッチ29が開路すると、IGBT2のゲート端子に電圧が印加される。すると、図2のゲート電極9に印加された電圧がゲート酸化 膜8を介してp型不純物拡散領域6に印加され、その部分にチャネルが形成されてコレク 夕端子とエミッタ端子との間が導通状態となる。これにより、図4の誘導性負荷25が通 電する。

[0029]

その後、図4のスイッチ29が閉路してゲート端子に制御電圧が印加されなくなると、図2のp型不純物拡散領域6のチャネルがなくなりコレクタ端子とエミッタ端子との間が遮断状態となる。これにより誘導性負荷25への通電が遮断される。このとき、IGBT2のコレクタ端子には誘導性負荷25に発生するフライバック電圧が印加される。このフライバック電圧が電源電圧よりも高くツェナーダイオード群19,22のブレークダウン電圧を超えるときには、ゲート端子にツェナーダイオードを流れる電流と抵抗28により決まる電圧が印加されるようになる。すると、IGBT2は、そのゲート電圧により再びオンして通電状態となり、誘電性負荷25のフライバックエネルギを吸収するようになる。これにより、IGBT2がフライバック電圧によって過電圧破壊するのが防止される。

【0030】 次に、各種のシミュレーション結果を、図5,6,7,8を用いて説明する。尚、等電位 リングは、図7,8に示すように、(I),(II),(III),(IV),(V)の5つ設 けている。

[0031]

図5,6には耐圧のシミュレーション結果を示す。図5,6において横軸にはエミッタ・ コレクタ間の印加電圧をとり、縦軸には流れた電流をとっている。又、図5は図9,10 に示す従来構造の絶縁分離型半導体装置でのシミュレーション結果であり、図6は図1, 2,3に示す本実施形態でのシミュレーション結果である。

[0032]

又、図10での B - B '線および図1での A - A線での基板断面におけるブレークダウン 40 電圧時のシリコン基板内部の等電位分布および S i / S i O 2 界面の電界強度分布を計算 した。

[0033]

この結果を、図7,図8に示す。図7は図10に示す従来構造の絶縁分離型半導体装置でのB-B'線におけるシミュレーション結果であり、図8は本実施形態でのシミュレーション結果である。図7および図8における(a)は等電位分布を、又、(b)は電界強度分布を示す。ここで、図7および図8における(a)での横軸に基板の端からの距離をとり、縦軸には基板表面(Si/SiO2界面)からの距離をとっている。図7および図8における(b)においては横軸に基板の端からの距離をとり、縦軸には電界強度をとっている。

10



【0034】

この図 7 の(a) と図 8 の(a) を比べた場合、等電位リングの端部に電界が集中しやす いが、その度合いとして図 7 の従来構造では等電位リング(V)の端部に著しく集中して いるが、図 8 の本実施形態では特定の等電位リングの端部に集中することがなくほぼ均等 に分布していることが分かる。

【 0 0 3 5 】

又、図7の(a)に示すように従来構造では等電位リング(V)の端部に著しく電界が集中していることに起因して図7の(b)に示すように等電位リング(V)の端部において他の領域よりも著しく高い電界強度となっている。これに対し、図8の(b)に示す本実施形態では各等電位リングの端部にそれぞれ、ほぼ同じ高さの電界強度となっている。 【0036】

10

このように電界集中が緩和されることにより、図5に示すように従来構造においては耐圧 が380ボルトであるが、図6に示すように本実施形態では耐圧は600ボルトであり、 耐圧が向上する。

【 0 0 3 7 】

このように本実施形態は、下記の特徴を有する。

(イ)内外の等電位リング(等電位リング16と17の間、および、等電位リング17と 18の間)の間に、帯状のツェナーダイオード群19,22を環状に延設し、ツェナーダ イオード群19,22と外周側の等電位リングとを連結するとともに、ツェナーダイオー ド群19,22と内周側の等電位リングとを連結した。よって、等電位リングの間に帯状 のツェナーダイオード群19,22が環状に延設された構造となり、内側の等電位リング と外側の等電位リングとツェナーダイオード群19,22とがIGBT2を中心とした半 径方向において一定の間隔をおいて配置されることになる。

【 0 0 3 8 】

つまり、図10でのB-B'線とC-C'線では、ポリシリコン層(44,43c,43 d,45,43a,43b,46)の間隔が異なりシリコン基板40において所望の電界 集中緩和が得られず所望の耐圧を確保することが難しかったのに対し、図3の本実施形態 ではポリシリコン層(等電位リング16、ツェナーダイオード群19、等電位リング17 、ツェナーダイオード群22、等電位リング18)が五重の環状に配置されているので、 ポリシリコン層の間隔を一定にして基板に形成したIGBT2を中心とした半径方向にお いて電界集中緩和を行うことができ、所望の耐圧を確保することができる。

30

20

【0039】

これまで説明してきたものの他にも、以下のように実施してもよい。

第1の素子としてnチャネル型IGBTを用いたが、pチャネル型IGBTに適用したり、IGBTの他にもパワーMOSFET等に適用してもよい。

[0040]

又、第2の素子としてツェナーダイオード(より正確にはツェナーダイオード対)を用い たが、抵抗を用いてもよい。要は、第1の素子に加わる電圧が過大になったときに第1の 素子を作動させて同素子を保護する機能を有するものであればよい。

[0041]

40

又、等電位リングの数は、前述した実施形態では「3」であったが、「2」であったり、 「4」以上でもよい。

【図面の簡単な説明】

- 【図1】 実施の形態におけるチップの平面図。
- 【図2】 図1でのA-A断面図。
- 【図3】 要部での平面図。
- 【図4】 絶縁分離型半導体装置および外部機器の電気的な構成図。
- 【図5】 耐圧のシミュレーション結果を示す図。
- 【図6】 耐圧のシミュレーション結果を示す図。
- 【図7】 従来構造での等電位分布と電界強度のシミュレーション結果を示す図。

【図8】 本実施形態での等電位分布と電界強度のシミュレーション結果を示す図。

【図9】 従来の絶縁分離型半導体装置を示す断面図。

【図10】 従来の絶縁分離型半導体装置における平面図。

【符号の説明】

2…第1の素子としてのIGBT、3…半導体基板としてのシリコン基板、14…絶縁膜 としてのシリコン酸化膜、15…等電位リング群、16,17,18…等電位リング、1 9…第2の素子を構成するツェナーダイオード群、22…第2の素子を構成するツェナー ダイオード群

【図1】



















【図9】





【図10】



フロントページの続き

(72)発明者 岡部 直人愛知県刈谷市昭和町1丁目1番地 株式会社デンソー内

審査官 北島 健次

(56)参考文献 特開平08-088354(JP,A) 特開平06-196706(JP,A)

(58)調査した分野(Int.Cl., DB名) H01L 29/06 H01L 21/822 H01L 27/04 H01L 27/08 H01L 29/78