

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第4400401号
(P4400401)

(45) 発行日 平成22年1月20日(2010.1.20)

(24) 登録日 平成21年11月6日(2009.11.6)

(51) Int. Cl.	F I
G09G 3/30 (2006.01)	G09G 3/30 K
G09G 3/20 (2006.01)	G09G 3/20 611A
	G09G 3/20 623A
	G09G 3/20 623F
	G09G 3/20 623H
請求項の数 12 (全 16 頁) 最終頁に続く	

(21) 出願番号	特願2004-288693 (P2004-288693)	(73) 特許権者	000002369
(22) 出願日	平成16年9月30日(2004.9.30)		セイコーエプソン株式会社
(65) 公開番号	特開2006-106081 (P2006-106081A)		東京都新宿区西新宿2丁目4番1号
(43) 公開日	平成18年4月20日(2006.4.20)	(74) 代理人	100095728
審査請求日	平成17年5月10日(2005.5.10)		弁理士 上柳 雅誉
		(74) 代理人	100107261
			弁理士 須澤 修
		(72) 発明者	河西 利幸
			長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内
		(72) 発明者	城 宏明
			長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内
最終頁に続く			

(54) 【発明の名称】 電気光学装置とその駆動方法及び電子機器

(57) 【特許請求の範囲】

【請求項1】

データ線と、走査線と、前記データ線と前記走査線との交差に対応して設けられ、前記データ線から供給される階調信号によって輝度が制御される電気光学素子を含む画素回路と、前記データ線に接続されたデータ線駆動回路とを備えた電気光学装置であって、

前記画素回路は、前記電気光学素子を駆動する駆動トランジスタと、発光制御信号の供給により、前記電気光学素子の発光期間を制御する発光制御トランジスタと、を有し、

前記データ線駆動回路は、

制御信号にしたがって、画素の輝度を規定する複数のビットからなる入力デジタルデータをそのまま出力するか、前記複数のビットを下位側にビットシフトして出力するかを切り替えるビットシフト手段と、

前記ビットシフト手段の出力デジタルデータをDA変換手段に供給する供給手段と、を備え、

前記DA変換手段は、前記供給手段の出力デジタルデータをDA変換して得た前記階調信号を前記データ線に供給し、

前記ビットシフト手段により、前記入力デジタルデータが下位側にビットシフトされた場合は、前記発光制御信号を制御して前記電気光学素子の発光期間を調整する

ことを特徴とする電気光学装置。

【請求項2】

データ線と、走査線と、前記データ線と前記走査線との交差に対応して設けられ、前記

データ線から供給される階調信号によって輝度が制御される電気光学素子を含む画素回路と、前記データ線に接続されたデータ線駆動回路と、前記画素回路へ電源電圧を供給する電源回路とを備えた電気光学装置であって、

前記データ線駆動回路は、

制御信号にしたがって、画素の輝度を規定する複数のビットからなる入力デジタルデータをそのまま出力するか、前記複数のビットを下位側にビットシフトして出力するかを切り替えるビットシフト手段と、

前記ビットシフト手段の出力デジタルデータを D A 変換手段に供給する供給手段と、を備え、

前記 D A 変換手段は、前記供給手段の出力デジタルデータを D A 変換して得た前記階調信号を前記データ線に供給し、

前記ビットシフト手段により前記入力デジタルデータが下位側にビットシフトされた場合は、前記入力デジタルデータをそのまま出力する場合よりも、前記電源電圧の電圧値を下げる

ことを特徴とする電気光学装置。

【請求項 3】

前記ビットシフト手段と前記供給手段との間に設けられ、前記ビットシフト手段の出力デジタルデータに対して、階調数を擬似的に増加させる擬似中間調処理を施す擬似中間調処理手段を更に備える

請求項 1 または 2 に記載の電気光学装置。

【請求項 4】

前記擬似中間調処理手段は、前記ビットシフト手段の出力デジタルデータに対してディザ法にしたがって擬似中間調処理を施す請求項 3 に記載の電気光学装置。

【請求項 5】

前記擬似中間調処理手段は、前記ビットシフト手段の出力デジタルデータに対して誤差拡散法にしたがって擬似中間調処理を施す請求項 3 に記載の電気光学装置。

【請求項 6】

前記データ線は、複数の配線から構成され、

前記 D A 変換手段は、前記複数の配線の各々に対応した複数の D A 変換回路を備え、

前記供給手段は、供給されるデジタルデータを前記複数の D A 変換回路の各々に対応する複数の変換データに変換して前記 D A 変換手段に出力する、

ことを特徴とする請求項 1 乃至 5 のうちいずれか 1 項に記載の電気光学装置。

【請求項 7】

前記画素は、R G B の色を各々表示する 3 つの画素回路を有し、

前記入力デジタルデータは、R 色の階調を指示するデータ、G 色の階調を指示するデータ、および B 色の階調を指示するデータからなる、

ことを特徴とする請求項 6 に記載の電気光学装置。

【請求項 8】

請求項 1 乃至 7 のうちいずれか 1 項に記載の電気光学装置を備えた電子機器。

【請求項 9】

データ線と、走査線と、前記データ線と前記走査線との交差に対応して設けられ、前記データ線から供給される階調信号によって輝度が制御される電気光学素子を含む画素回路とを備えた電気光学装置の駆動方法であって、

制御信号にしたがって、画素の輝度を規定する複数のビットからなる入力デジタルデータをそのまま出力するか、前記複数のビットを下位側にビットシフトして出力するかを切り替えて出力デジタルデータを生成し、前記出力デジタルデータを D A 変換して得た前記階調信号を前記データ線に供給し、

前記入力デジタルデータが下位側にビットシフトされた場合は、前記電気光学素子の発光期間を調整する

ことを特徴とする電気光学装置の駆動方法。

10

20

30

40

50

【請求項 10】

データ線と、走査線と、前記データ線と前記走査線との交差に対応して設けられ、前記データ線から供給される階調信号によって輝度が制御される電気光学素子を含む画素回路と、前記画素回路へ電源電圧を供給する電源回路とを備えた電気光学装置の駆動方法であって、

制御信号にしたがって、画素の輝度を規定する複数のビットからなる入力デジタルデータをそのまま出力するか、前記複数のビットを下位側にビットシフトして出力するかを切り替えて出力デジタルデータを生成し、前記出力デジタルデータを D A 変換して得た前記階調信号を前記データ線に供給し、

前記入力デジタルデータが下位側にビットシフトされた場合は、前記入力デジタルデータをそのまま出力する場合よりも、前記電源電圧の電圧値を下げる

10

ことを特徴とする電気光学装置の駆動方法。

【請求項 11】

前記出力デジタルデータに対して、階調数を擬似的に増加させる擬似中間調処理を施した後に D A 変換する、

請求項 9 または 10 に記載の電気光学装置の駆動方法。

【請求項 12】

前記データ線を複数の配線から構成し、

前記出力デジタルデータを D A 変換する前に、前記複数の配線の各々に対応する複数の変換データに変換し、各々の変換データを D A 変換して得た複数の階調信号の各々を前記複数のデータ線の各々に供給する、

20

ことを特徴とする請求項 9 乃至 11 のうちいずれか 1 項に記載の電気光学装置の駆動方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、データ線駆動回路、電気光学装置、そのデータ線駆動方法及び電子機器に関する。

【背景技術】

【0002】

30

液晶表示装置に替わる電気光学装置として、有機発光ダイオード素子（以下、O L E D 素子と称する。）を備えた装置が注目されている。O L E D (Organic Light Emitting Diode) 素子は、電気的にはダイオードのように動作し、光学的には、順バイアス時に発光して順バイアス電流の増加にともなって発光輝度が増加する。O L E D 素子を備えた電気光学装置は、O L E D 素子をマトリクス状に配列して画素領域を形成し、この画素領域に各種の画像を表示している（例えば、特許文献 1 参照）。

【0003】

ところで、液晶表示装置においては、外光輝度に応じてバックライト輝度を制御するものがある。このような液晶表示装置では、外光輝度が明るい場合は、バックライト輝度を基準輝度まで上げ、外光輝度が暗い場合は、バックライト輝度を下げることにより、使用する場所の外光輝度に応じてバックライト輝度を最適にし、暗い部屋等で最大輝度の状態で使用することを防止している（例えば、特許文献 2 参照）。

40

【特許文献 1】特開平 2 0 0 4 - 1 9 1 7 5 2 号公報

【特許文献 2】特開平 6 - 2 7 4 4 0 号公報

【発明の開示】

【発明が解決しようとする課題】

【0004】

しかしながら、O L E D 素子を備える電気光学装置においては、O L E D 素子自体が発光するため、バックライトを備えておらず、輝度を簡単に変化させることが困難である、といった問題がある。

50

【 0 0 0 5 】

本発明は上述した問題に鑑みてなされたものであり、輝度を簡単に変化させることのできるデータ線駆動回路を提供するとともに、これを用いた電気光学装置、その駆動方法及び電子機器を提供することを解決課題とする。

【課題を解決するための手段】

【 0 0 0 6 】

上述した課題を解決するため、本発明に係るデータ線駆動回路は、データ線と接続されるデータ線駆動回路であって、制御信号にしたがって、画素の輝度を規定する複数のビットからなる入力デジタルデータをそのまま出力するか、前記複数のビットを下位側にビットシフトして出力するかを切り替えるビットシフト手段と、前記ビットシフト手段の出力デジタルデータをD A変換手段に供給する供給手段とを備え、前記D A変換手段は、前記供給手段の出力デジタルデータをD A変換して得た階調信号を前記データ線に供給する、ことを特徴とする。

10

この発明によれば、制御信号にしたがって、入力デジタルデータがそのまま出力されるか、下位側にビットシフトされて出力されるかが切り替えられる。入力デジタルデータが下位側にビットシフトされた場合、この入力デジタルデータによって規定される画素の輝度が低くなるため、輝度を簡単に変化させることができる。

なお、上述した供給手段は、前記ビットシフト手段と前記D A変換手段との間に設けられ、前記ビットシフト手段から前記D A変換手段に前記出力デジタルデータを伝送するための電気配線を含む概念である。

20

【 0 0 0 7 】

また、上述したデータ線駆動回路において、前記ビットシフト手段と前記供給手段との間に設けられ、前記ビットシフト手段の出力デジタルデータに対して、階調数を擬似的に増加させる擬似中間調処理を施す擬似中間調処理手段を更に備える態様が望ましい。

この望ましい態様によれば、入力デジタルデータのビットシフトにより、階調数が減っても、その階調数の減少が擬似中間調処理により補われるため、表示画質の劣化を抑えることができる。

【 0 0 0 8 】

前記擬似中間調処理手段としては、前記入力デジタルデータに対してディザ法にしたがって擬似中間調処理を施すものや、前記入力デジタルデータに対して誤差拡散法にしたがって擬似中間調処理を施すものを用いることができる。これらの擬似中間調処理を用いることで、階調数を擬似的に簡単に増加させることができ、高品位な表示画像を得ることができる。

30

【 0 0 0 9 】

また、上述したデータ線駆動回路において、前記データ線は、複数の配線から構成され、前記D A変換手段は、前記複数の配線の各々に対応した複数のD A変換回路を備え、前記供給手段は、供給されるデジタルデータを前記複数のD A変換回路の各々に対応する複数の変換データに変換して前記D A変換手段に出力する、態様が望ましい。

この望ましい態様によれば、ビットシフト手段によって、入力デジタルデータが下位側にビットシフトされた場合、データ線を構成する複数の配線の各々に、画素の輝度を低下させる階調信号が供給されることとなるため、複数の画素の輝度を低下させることができる。また、ビットシフト手段が出力する出力デジタルデータ、或いは、擬似中間調処理が施された出力デジタルデータを供給手段に供給し、供給手段が、供給されたデジタルデータを変換し前記複数のD A変換回路の各々に供給するため、各D A変換回路ごとに対応してビットシフト手段を設ける必要がなく、1つのビットシフト手段を設けるだけで良いため、回路構成が簡単なものとなり、更に、消費電流を削減することができる。

40

【 0 0 1 0 】

次に、本発明に係る電気光学装置は、上述したデータ線駆動回路と、前記ビットシフト手段に対して、前記制御信号を供給する制御手段と、を備える。

この発明によれば、制御手段がビットシフト手段に対して制御信号を供給して、入力デ

50

デジタルデータを下位側にビットシフトして出力するように切り替えさせることで、この入力デジタルデータによって規定される画素の輝度を低くし、輝度を簡単に変化させることができる。

ここで、上述の電気光学装置が、外光輝度を検知して前記制御手段に出力する外光輝度検知手段を更に備え、前記制御手段が、外光輝度の検知結果に基づいて制御信号をビットシフト手段に供給する態様としても良い。この態様によれば、外来輝度に応じた輝度調整が可能となる。特に、外来輝度が暗い場合に、制御手段が、入力デジタルデータをビットシフトさせることで、周囲が暗い場合に、輝度を低下させることができる。

【 0 0 1 1 】

また、上述した電気光学装置において、前記画素は、R G Bの色を各々表示する3つの画素回路を有し、前記入力デジタルデータは、R色の階調を指示するデータ、G色の階調を指示するデータ、およびB色の階調を指示するデータからなる、態様が望ましい。

10

この望ましい態様によれば、ビットシフト手段により、入力デジタルデータがビットシフトされた場合には、R色の階調を指示するデータ、G色の階調を指示するデータ、およびB色の階調を指示するデータの各々がビットシフトされるから、カラーバランスを維持しつつ、すなわち、ホワイトバランスを崩すことなく、輝度を低下させることができる。

【 0 0 1 2 】

次に、本発明に係る電子機器は、上述した電気光学装置を備えるものである。この電子機器としては、例えば、上述した電気光学装置を表示部に備えるパーソナルコンピュータ、携帯電話機、個人情報端末、電子スチルカメラ等があり、また、上述した電気光学装置を書き込みヘッドに備える光書き込み型のプリンタや電子複写機等もある。

20

【 0 0 1 3 】

次に、本発明に係る電気光学装置のデータ線駆動方法は、データ線と、走査線と、前記データ線と前記走査線の交差に対応して設けられ、前記データ線から供給される電流によって輝度が制御される電気光学素子を含む画素回路とを備えた電気光学装置のデータ線駆動方法であって、制御信号にしたがって、画素の輝度を規定する複数のビットからなる入力デジタルデータをそのまま出力するか、前記複数のビットを下位側にビットシフトして出力するかを切り替えて出力デジタルデータを生成し、前記出力デジタルデータをD A変換して得た階調信号を前記データ線に供給する。

この発明によれば、制御信号にしたがって、入力デジタルデータがそのまま出力されるか、下位側にビットシフトされて出力されるかが切り替えられ、入力デジタルデータが下位側にビットシフトされた場合、この入力デジタルデータによって規定される画素の輝度が低くなるため、輝度を簡単に変化させることができる。

30

【 0 0 1 4 】

また、上述した電気光学装置のデータ線駆動方法において、前記出力デジタルデータに対して、階調数を擬似的に増加させる擬似中間調処理を施した後にD A変換する、態様が望ましい。この望ましい態様によれば、入力デジタルデータのビットシフトにより、階調数が減っても、その階調数の減少が擬似中間調処理により補われるため、表示画質の劣化を抑えることができる。

【 0 0 1 5 】

40

また、上述した電気光学装置のデータ線駆動方法において、前記データ線を複数の配線から構成し、前記出力デジタルデータをD A変換する前に、前記複数の配線の各々に対応する複数の変換データに変換し、各々の変換データをD A変換して得た複数の階調信号の各々を前記複数のデータ線の各々に供給する、態様が望ましい。

この望ましい態様によれば、入力デジタルデータを下位側にビットシフトした場合、データ線を構成する複数の配線の各々に、画素の輝度を低下させる階調信号が供給されることとなるため、複数の画素の輝度を低下させることができる。

【 0 0 1 6 】

なお、上述した電気光学装置は、電気光学素子の作用によって画像を表示する装置を意味する。電気光学素子とは、電気的な作用によって光学的な特性が変化する素子であり、

50

例えば、液晶や有機発光ダイオード素子などを含む概念である。

【発明を実施するための最良の形態】

【0017】

< 1. 第1実施形態 >

図1は、本発明の第1実施形態に係る電気光学装置1の概略構成を示すブロック図である。電気光学装置1は、画素領域A、走査線駆動回路100、データ線駆動回路200、制御回路300及び電源回路500を備える。このうち、画素領域Aには、X方向と平行にm本の走査線101及びm本の発光制御線102が形成される。また、X方向と直交するY方向と平行にn本のデータ線103が形成される。そして、走査線101とデータ線103との各交差に対応して画素回路400が各々設けられている。画素回路400の各々はRGBの3原色のいずれかの原色で発光するOLED素子を含む。そして、Rで発光する画素回路400、Gで発光する画素回路400、及び、Bで発光する画素回路400の3つの画素回路400により、画像に画素に対応する1つの画素単位P（以下、単に画素Pと称する）が形成され、この画素Pがデータ線103の延びる方向に配列される。これら画素回路400の各々には、電源電圧Vddが電源線Lを介して供給される。

10

【0018】

走査線駆動回路100は、複数の走査線101を順次選択するための走査信号Y1、Y2、Y3、...、Ymを生成すると共に発光制御信号Vg1、Vg2、Vg3、...、Vgmを生成する。走査信号Y1～Ym及び発光制御信号Vg1～VgmはY転送開始パルスDYをYクロック信号YCLKに同期して順次転送することにより生成される。発光制御信号Vg1、Vg2、Vg3、...、Vgmは、各発光制御線102を介して各画素回路400に各々供給される。図2に走査信号Y1～Ymと発光制御信号Vg1～Vgmのタイミングチャートの一例を示す。走査信号Y1は、1垂直走査期間(1F)の最初のタイミングから、1水平走査期間(1H)に相当する幅のパルスであって、1行目の走査線101に供給される。以降、このパルスが順次シフトされて、2、3、...、m行目の走査線101の各々に走査信号Y2、Y3、...、Ymとして供給される。一般的にi(iは、1～mを満たす整数)行目の走査線101に供給される走査信号YiがHレベルになると、当該走査線101が選択されたことを示す。また、発光制御信号Vg1、Vg2、Vg3、...、Vgmとしては、例えば、走査信号Y1、Y2、Y3、...、Ymの論理レベルを反転した信号が用いられる。

20

30

【0019】

データ線駆動回路200は、出力階調データDoutに基づいて、選択された走査線101に位置する画素回路400の各々に対し階調信号X1、X2、X3、...、Xnを供給する。この例において、階調信号X1～Xnは階調輝度を指示する電流信号として与えられる。

【0020】

制御回路300は、Yクロック信号YCLK、Xクロック信号XCLK、水平走査周期信号LAT、Y転送開始パルスDY等の各種の制御信号を生成してこれらを走査線駆動回路100及びデータ線駆動回路200へ出力する。これらの信号のうち、水平走査周期信号LATは、1水平走査期間(1H)を示すものであり、データ線駆動回路200に出力される。また、制御回路300は、外部から供給される入力階調データDinに対してガンマ補正等の画像処理を施して出力階調データDoutを生成する。

40

【0021】

次に、画素回路400について説明する。図3に、画素回路400の回路図を示す。同図に示す画素回路400は、i行目に対応するものであり、電源電圧Vddが供給される。画素回路400は、4個のTFT401～404と、容量素子410と、OLED素子420とを備える。TFT401～404の製造プロセスでは、レーザーアニールショットを利用してガラス基板の上にポリシリコン層が形成される。また、OLED素子420は、陽極と陰極との間に発光層が挟持されている。そして、OLED素子420は、順方向電流に応じた輝度で発光する。発光層には、発光色に応じた有機EL(Electronic Lum

50

inescence) 材料が用いられる。発光層の製造プロセスでは、インクジェット方式のヘッドから有機 EL 材料を液滴として吐出し、これを乾燥させている。

【 0 0 2 2 】

駆動トランジスタである T F T 4 0 1 は p チャネル型、スイッチングトランジスタである T F T 4 0 2 ~ 4 0 4 は n チャネル型である。T F T 4 0 1 のソース電極は電源線 L に接続される一方、そのドレイン電極は T F T 4 0 3 のドレイン電極、T F T 4 0 4 のドレイン電極及び T F T 4 0 2 のソース電極にそれぞれ接続される。

【 0 0 2 3 】

容量素子 4 1 0 の一端は T F T 4 0 1 のソース電極に接続される一方、その他端は、T F T 4 0 1 のゲート電極及び T F T 4 0 2 のドレイン電極にそれぞれ接続される。T F T 4 0 3 のゲート電極は走査線 1 0 1 に接続され、そのソース電極は、データ線 1 0 3 に接続される。また、T F T 4 0 2 のゲート電極は走査線 1 0 1 に接続される。一方、T F T 4 0 4 のゲート電極は発光制御線 1 0 2 に接続され、そのソース電極は O L E D 素子 4 2 0 の陽極に接続される。T F T 4 0 4 のゲート電極には、発光制御線 1 0 2 を介して発光制御信号 V g i が供給される。なお、O L E D 素子 4 2 0 の陰極は、画素回路 4 0 0 のすべてにわたって共通の電極であり、電源における低位(基準)電位となっている。

【 0 0 2 4 】

このような構成において、走査信号 Y i が H レベルになると、n チャネル型 T F T 4 0 2 がオン状態となるので、T F T 4 0 1 は、ゲート電極とドレイン電極とが互いに接続されたダイオードとして機能する。走査信号 Y i が H レベルになると、n チャネル型 T F T 4 0 3 も、T F T 4 0 2 と同様にオン状態となる。この結果、データ線駆動回路 2 0 0 の電流 I data が、電源線 L T F T 4 0 1 T F T 4 0 3 データ線 1 0 3 という経路で流れるとともに、そのときに、T F T 4 0 1 のゲート電極の電位に応じた電荷が容量素子 4 1 0 に蓄積される。

【 0 0 2 5 】

走査信号 Y i が L レベルになると、T F T 4 0 3、4 0 2 はともにオフ状態となる。このとき、T F T 4 0 1 のゲート電極における入力インピーダンスは極めて高いので、容量素子 4 1 0 における電荷の蓄積状態は変化しない。T F T 4 0 1 のゲート・ソース間電圧は、電流 I data が流れたときの電圧に保持される。また、走査信号 Y i が L レベルになると、発光制御信号 V g i が H レベルとなる。このため、T F T 4 0 4 がオンし、T F T 4 0 1 のソース・ドレイン間には、そのゲート電圧に応じた注入電流 I oled が流れる。詳細には、この電流は、電源線 L T F T 4 0 1 T F T 4 0 4 O L E D 素子 4 2 0 という経路で流れる。

【 0 0 2 6 】

ここで、O L E D 素子 4 2 0 に流れる注入電流 I oled は、T F T 4 0 1 のゲート・ソース間電圧で定まるが、その電圧は、H レベルの走査信号 Y i によって電流 I data がデータ線 1 0 3 に流れたときに、容量素子 4 1 0 によって保持された電圧である。このため、発光制御信号 V g i が H レベルになったときに、O L E D 素子 4 2 0 に流れる注入電流 I oled は、直前に流れた電流 I data に略一致する。このように画素回路 4 0 0 は、電流 I data によって発光輝度を規定することから、電流プログラム方式の回路である。なお、画素回路 4 0 0 を電圧プログラム型や P W M (Pulse Width Modulation) 型などの構成とすることも可能である。

【 0 0 2 7 】

図 4 は、データ線駆動回路 2 0 0 の詳細な構成を示すブロック図である。データ線駆動回路 2 0 0 は、ビットシフト回路 2 1 0 と、シフトレジスタ 2 2 0 と、ラッチ回路 2 3 0 と、D A 変換ユニット 2 4 0 を備える。ビットシフト回路 2 1 0 は、デジタル信号形式の出力階調データ D o u t をシフトレジスタ 2 2 0 に出力する。また、ビットシフト回路 2 1 0 は、制御回路 3 0 0 からシフト指示信号 S C T L が入力された場合、出力階調データ D o u t を下位ビット側にビットシフトし、シフトレジスタ 2 2 0 に出力する。

【 0 0 2 8 】

10

20

30

40

50

詳述すると、出力階調データDoutは、図5に示されるように、階調データdが、1本の走査線101に接続された画素回路400の数(すなわちデータ線103の数と同じn個)だけ、シリアル形式に連続したデジタルデータである。各階調データdは、平行形式の6個のビットb0~b5を有するデジタルデータであり、これらのビットb0~b5により画素回路400の発光輝度を規定する。ビットシフト回路210は、出力階調データDoutをビットシフトする場合、図6に示されるように、6ビットの階調データdを下位ビット側に向けて1ビットだけシフトし最下位ビットLを破棄すると共に、空きとなった最上位ビットMのビット値を「0」(Lレベル)に固定する。この結果、階調データdのデジタル値が当初の1/2の値となる。ビットシフト回路210は、この動作を出力階調データDoutに含まれる全ての階調データdに対して繰り返し実行し、出力階調データDoutをビットシフトする。したがって、ビットシフト回路210が出力階調データDoutをビットシフトした場合、出力階調データDoutに含まれる全ての階調データdのデジタル値が当初の1/2の値となる。

10

【0029】

シフトレジスタ220は、n本のデータ線103に各々対応して設けられたn個の単位シフト回路Ua1~Uanを備える。シフトレジスタ220は、出力階調データDoutをXクロック信号CLKに同期してn個の単位シフト回路Ua1~Uanの間で順次転送し、点順次のデータ信号を各々生成する。ラッチ回路230は、n個の単位シフト回路Ua1~Uanに各々対応して設けられたn個の単位回路Ub1~Ubnを備える。ラッチ回路230は、点順次のデータ信号を水平走査同期信号と同期したラッチ信号LATでラッチして、線順次の階調データd1~dnに変換する。これらの階調データd1~dnはDA変換ユニット240に供給される。

20

【0030】

DA変換ユニット240は、n個のDA変換回路Uc1~Ucnを備える。n個のDA変換回路Uc1~Ucnは、n本のデータ線103に各々対応して設けられ、階調データd1、d2、...、dnをデジタル信号からアナログ信号に変換し、階調信号X1~Xnとして各データ線103に出力する。詳細には、図7(A)に示されるように、DA変換回路Ucは、階調データdのビットb0~b5に各々対応して設けられた6個の入力端子T0~T5を有する。すなわち、入力端子T0には階調データdのうち最下位のビットb0が入力され、入力端子T5には最上位のビットb5が入力される。

30

【0031】

図8にDA変換回路Ucjの回路図を示す。但し、jは1~nを満たす自然数である。同図に示されるように、DA変換回路Ucjは、階調データdjの各ビットに対応する合計6個のトランジスタ41と、各トランジスタ41のドレイン電極に接続されたスイッチ43とを有する。各トランジスタ41のソース電極は接地される。また、総てのトランジスタ41のゲート電極には予め定められた一定の基準電圧Vrefが印加される。各トランジスタ41の特性(特に閾値電圧)は、各々のゲート電極に共通の基準電圧Vrefが印加されたときに各トランジスタ41に流れる電流A0ないしA5の各々が、2のべき乗を重み値として重み付けされた大きさとなるように選定される。より具体的には、図8に示されるように、第1段目から第8段目までの各トランジスタ41に流れる電流A0ないしA7の比は、「A0:A1:A2:A3:A4:A5=1:2:4:8:16:32」となる。すなわち、これらのトランジスタ41は、各々が別個の重み値にて重み付けされた複数の電流(A0ないしA7)を生成する電流源として機能する。

40

【0032】

一方、各スイッチ43のうちトランジスタ41とは反対側の端部は、階調信号Xjが出力される端子Toに対して共通に接続される。各スイッチ43は、階調データdjのうちそのスイッチ43に対応するビットに応じて選択的に開閉される。例えば、第1段目のスイッチ43は、階調データdjのうち最下位ビットが「1」であればオン状態となり、そのビットが「0」であればオフ状態となる。この構成のもと、合計6個のスイッチ43のうち1以上のスイッチ43が階調データdjに応じてオン状態になると、そのスイッチ4

50

3に対応する1以上のトランジスタ41に電流が流れ、これらの電流を加算した電流信号が階調信号 X_j として出力端子 T_{out} に供給される。この階調信号 X_j がデータ線103の電流 I_{data} として流れ、電流 I_{data} の電流値に応じた輝度で画素回路400が発光する。すなわち、階調データ d_j のデジタル値に応じた輝度で画素回路400が発光することになる。

【0033】

ここで、ビットシフト回路210によって出力階調データ D_{out} がビットシフトされた場合、図7(B)に示されるように、制御回路300から出力された当初の階調データ d のビット $b_0 \sim b_5$ のうち、ビット $b_1 \sim b_5$ の各々がDA変換回路 U_c の端子 $T_0 \sim T_4$ に入力され、端子 T_5 に入力されるビット値は「0」(Lレベル)となる。すなわち、DA変換回路 U_c に入力される出力階調データ D_{out} のデジタル値が、制御回路300が出力した当初の値の $1/2$ の値となるから、DA変換回路 U_c は、電流値が半減された階調信号 X を生成する。この階調信号 X がデータ線103を介して画素回路400に供給されることで、制御回路300からの階調データ d に規定された輝度の $1/2$ の輝度で画素回路400が発光することとなる。

【0034】

このとき、ビットシフト回路210は、出力階調データ D_{out} に含まれる全ての階調データ d_1, d_2, \dots, d_n のデジタル値を $1/2$ の値にするため、 n 個のDA変換回路 $U_{c1} \sim U_{cn}$ の全てが、階調信号 $X_1 \sim X_n$ の電流値を半減する。したがって、1本の走査線101に接続された n 個の画素回路400の全てが、制御回路300から出力された当初の出力階調データ D_{out} によって規定された輝度の $1/2$ の輝度で発光する。この結果、画素領域A全体の輝度が一様に低下することになる。

【0035】

このように、本実施形態のデータ線駆動回路200は、デジタル信号である出力階調データ D_{out} をビットシフト回路210によりビットシフトして、階調データの各々のデジタル値を小さくした後に、DA変換ユニット240に入力する。これにより、DA変換ユニット240が生成する階調信号 $X_1 \sim X_n$ の電流値が一様に小さくなるため、出力階調データ D_{out} にて指示された発光輝度に対して、各画素回路400の発光輝度を一様に低下させることができる。

【0036】

また、出力階調データ D_{out} にて指示された発光輝度よりも各画素回路400の発光輝度が一様に低下するため、本電気光学装置1のように、RGBごとに異なる特性の画素回路400を有する場合であっても、画素領域A全体のカラーバランスを保ちつつ発光輝度が低下するため、ホワイトバランスが崩れることがない。したがって、例えば、周囲が暗く外光輝度が暗い場合(詳細には所定閾値よりも小さい場合)に、制御回路300がシフト指示信号 $SCTL$ をデータ線駆動回路200に出力すれば、ビットシフト回路210の出力階調データ D_{out} のビットシフトにより画素領域A全体の輝度が一様に低下するため、画素領域Aの外光輝度に応じた輝度調整を、ホワイトバランスを崩すことなく簡単に行うことができる。また、これにより、昼間などの周囲照度が明るいときには通常の輝度で画素回路400を発光させ、夜間などの周囲照度が暗いときには低輝度で画素回路400を発光させるといった使い分けも可能となる。

【0037】

また、データ線駆動回路200に出力階調データ D_{out} をビットシフトさせるビットシフト回路210を設けるだけで良いため、データ線駆動回路200に大きな回路変更を加えずに、かつ、回路規模を大きく増加させずに、画素回路400の輝度を低下させることができる。また、ビットシフト回路210により出力階調データ D_{out} の有効なビット数を減らしてDA変換ユニット240に入力するため、画素領域Aの動作テスト時には、出力階調データ D_{out} の所定ビット数(本実施の形態では6ビット)よりも少ないビット数のテスト信号をデータ線駆動回路200に入力して動作テストを実行するようすればテスト回路の接続ピン数を減らすことができる。

10

20

30

40

50

【 0 0 3 8 】

なお、本実施形態では、ビットシフト回路 2 1 0 が出力階調データ D o u t を 1 ビットだけ下位ビット側にビットシフトする構成について説明したが、2 ビット以上を下位ビット側にビットシフトしても良い。ビットシフトするビット数を多くすることで、そのビット数の 2 乗に比例して画素回路 4 0 0 の発光輝度、すなわち、画素領域 A 全体の輝度を低下させることができる。

【 0 0 3 9 】

< 2 . 第 2 実施形態 >

次に、本発明の第 2 実施形態について説明する。第 2 実施形態に係る電気光学装置は、ビットシフト回路 2 1 0 により出力階調データ D o u t がビットシフトされて、階調数を規定する有効なビット数が減った場合に、階調数の減少を補うべく、この出力階調データ D o u t に対して、階調数を擬似的に増加させるためのディザ処理を施して、シフトレジスタ 2 2 0 に供給する点で第 1 実施形態に係る電気光学装置と相違する。具体的には、第 2 実施形態の電気光学装置は、データ線駆動回路 2 0 0 の詳細な構成が第 1 実施形態の電気光学装置と相違し、その他は第 1 実施形態の電気光学装置と同様に構成されている。

【 0 0 4 0 】

図 9 に第 2 実施形態のデータ線駆動回路 2 0 0 のブロック図を示す。この図に示すように第 2 実施形態のデータ線駆動回路 2 0 0 は、ビットシフト回路 2 1 0 とシフトレジスタ 2 2 0 との間に介挿されるディザ処理回路 2 1 5 を備える。ディザ処理回路 2 1 5 は、制御回路 3 0 0 からディザ指示信号 D C T L が入力された場合に、ビットシフト回路 2 1 0 から入力された出力階調データ D o u t に対してディザ法にしたがったディザ処理を施し、シフトレジスタ 2 2 0 に出力する。

ここで、ディザ処理とは、擬似階調によって階調数を増加させる擬似中間階調処理の一種であって、入力画素のレベルを画素ごとに異なる閾値と比較することで擬似的に中間調を表現するものをいい、入力画素と閾値が 1 対 1 に対応する。より具体的には、ディザマトリクスで規定される閾値と出力階調データ D o u t を比較している。

【 0 0 4 1 】

制御回路 3 0 0 は、シフト指示信号 S C T L をビットシフト回路 2 1 0 に出力する場合、ディザ処理回路 2 1 5 にもディザ指示信号 D C T L を出力する。すなわち、出力階調データ D o u t がビットシフトされた場合、このビットシフトされた出力階調データ D o u t に対して、常に、ディザ処理が施されることになる。

ディザ処理回路 2 1 5 は、ディザ処理において、出力階調データ D o u t のビットシフトによる有効ビット数の減少に起因した階調数の減少を補うべく、R G B の三原色を発光表示する 3 つの画素回路 4 0 0 からなる画素 P の発光表示色を、表現すべき中間階調色に応じて画素 P ごとに変更する。

【 0 0 4 2 】

このように、本実施形態においては、ビットシフト回路 2 1 0 により出力階調データ D o u t がビットシフトされて有効ビット数が減った場合、有効ビット数の減少による階調数の減少を補うべく、ディザ処理回路 2 1 5 により、出力階調データ D o u t に対してディザ処理が施されて、シフトレジスタ 2 2 0 に供給される。これにより、出力階調データ D o u t のビットシフトによって階調数が減少しても、ディザ処理によって擬似的に階調数が補われるため、階調数の減少を視認されにくくなり、表示品質を保つことができる。また、ディザ処理回路 2 1 5 は、ビットシフトされた出力階調データ D o u t の有効ビット数だけを用いてディザ処理を行うため、画素領域 A 全体の発光輝度が一様に低下した状態が保持され、ホワイトバランスを保ちつつ階調数の減少を補うことができる。

【 0 0 4 3 】

なお、本実施形態では、出力階調データ D o u t のビットシフトによる階調数の減少をディザ処理により補う構成としたが、このような処理としてはディザ処理に限らない。すなわち、この処理としては、階調数を擬似的に増加させる任意の擬似中間調処理を用いることができ、例えば誤差拡散処理を用いることもできる。誤差拡散処理とは、2 直化時に

10

20

30

40

50

生じた誤差（原稿濃度と2直化画像濃度との差）を周囲の画素に配分し、濃度を保存するものである。

【0044】

< 3 . 変形例 >

本発明は、上述した実施形態に限定されるものではなく、例えば、以下に述べる各種の変形が可能である。

(1) 上述した第1及び第2実施形態において、電源回路500に、画素回路400の輝度が低下したときに、電源線Lを介して供給する電源電圧V_{dd}の電圧値を低下させる機能を持たせても良い。詳述すると、画素回路400の輝度を低下した場合、画素回路400に含まれるOLED素子420に流れる電流が小さくなるため、電源回路500が供給する電源電圧V_{dd}の電圧値を通常の輝度で画素回路400を発光させているときの電圧値（例えば20ボルト）よりも下げることができる。そこで、例えば、制御回路300がビットシフト回路210に対してシフト指示信号SCTLを出力して画素回路400の輝度を低下させるときに、電源回路500にも電圧値を低下させる指示信号を出力する構成とする。そして、この指示信号を電源回路500が受け取った場合に、電源回路500は、電源電圧V_{dd}の電圧値を下げ、より低い電圧値（例えば10V）にする。これにより、画素回路400の輝度と共に、電源電圧V_{dd}の電圧値が低下するため、画素回路400が低輝度で発光しているときの無駄な電力消費を抑え、消費電力を小さくすることができる。

【0045】

(2) 上述した第1及び第2実施形態において、制御回路300に、画素回路400における発光制御信号V_gが“H”となる時間（以下、発光デューティと言う）を調節し、画素領域A全体の輝度の微調整を行う機能を持たせても良い。詳述すると、出力階調データD_{out}がZビットだけビットシフトされた場合、画素回路400の輝度は $1/2^Z$ となり、2のZ乗分の1ずつ輝度が低下する。そこで、例えば、制御回路300がXクロック信号XCLKのパルス幅を変えるなどして、画素回路400の発光デューティを調整することで、画素回路400の輝度が微調整され、1/3や1/6といったように、2のZ乗分の1以外の輝度に変更可能となる。

【0046】

(3) 上述した第1及び第2実施形態に例示した画素回路400に含まれるOLED素子としては、例えば、低分子、高分子或いは dendritic 等の発光有機材料を用いたOLED素子を用いることができる。また、画素回路400がOLED素子を含む構成に代えて、フィールドエミッション素子(FED)、表面伝導型エミッション素子(SED)、弾道電子放出素子(BSD)、或いは、発光ダイオードなどの自発光素子を含む構成としても良い。

【0047】

(4) 上述した第1及び第2実施形態においては、OLED素子を含む画素Pが配列された画素領域Aを備える電気光学装置1を例示したが、各画素Pや画素領域Aの構成は任意に変更される。例えば、液晶表示パネル、電界放出ディスプレイ(FED: Field Emission Display)パネル、プラズマディスプレイパネルといった各種の表示パネルを画素領域Aとして備えた表示装置にも本発明は適用される。したがって、本発明における画素Pは、画像データによって指定された階調を表示する単位となる要素であれば足り、その具体的な構成の如何は不問である。典型的には、電気的なエネルギーの付与によって透過率や輝度といった光学的な特性が変化する性質を備えた電気光学素子を備えた要素が画素Pとして採用される。

【0048】

< 4 . 応用例 >

次に、上述した実施形態及び変形例に係る電気光学装置1を適用した電子機器について説明する。図10に、電気光学装置1を適用したモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ2000は、表示ユニットとしての電気光学装置1

10

20

30

40

50

と本体部 2010 を備える。本体部 2010 には、電源スイッチ 2001 及びキーボード 2002 が設けられている。この電気光学装置は O L E D 素子 420 を用いるので、視野角が広く見易い画面を表示できる。

【0049】

図 11 に、電気光学装置 1 を適用した携帯電話機の構成を示す。携帯電話機 3000 は、複数の操作ボタン 3001 及びスクロールボタン 3002、並びに表示ユニットとしての電気光学装置 1 を備える。スクロールボタン 3002 を操作することによって、電気光学装置 1 に表示される画面がスクロールされる。

【0050】

図 12 に、電気光学装置 1 を適用した情報携帯端末 (P D A : Personal Digital Assis
tants) の構成を示す。情報携帯端末 4000 は、複数の操作ボタン 4001 及び電源ス
イッチ 4002、並びに表示ユニットとしての電気光学装置 1 を備える。電源スイッチ 4
002 を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置 1 に表
示される。

10

【0051】

なお、電気光学装置 1 が適用される電子機器としては、図 9 ~ 11 に示すものの他、液
晶テレビ等のフラットディスプレイ型の大画面テレビ、表示兼用照明装置、ゲーム機、電
子ペーパー、ビデオカメラ、デジタルスチルカメラ、カーナビゲーション装置、カーステ
レオ、運転操作パネル、プリンタ、スキャナ、複写機、ビデオプレーヤ、ページャ、電子
手帳、電卓、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレ
コーダ、ワークステーション、テレビ電話、 P O S 端末、或いは、タッチパネルを備えた
機器などの各種の機器が挙げられる。そして、これらの各種電子機器の表示部として、前
述した電気光学装置が適用可能である。

20

また、電気光学装置 1 は、各種の電子機器の表示部以外にも、例えば、光書き込み型の
プリンタや電子複写機などの書き込みヘッドに適用可能である。

【図面の簡単な説明】

【0052】

【図 1】本発明の第 1 実施形態に係る電気光学装置の構成を示すブロック図である。

【図 2】同装置における走査線駆動回路のタイミングチャートである。

【図 3】同装置における画素回路の構成を示す回路図である。

30

【図 4】同装置におけるデータ線駆動回路の構成を示すブロック図である。

【図 5】同装置における出力階調データをモードに示す図である。

【図 6】同出力階調データのビットシフトを示す図である。

【図 7】同装置における D A 変換回路への階調データの入力を示す図であり、(A) は通
常の輝度で画素回路を発光させる場合を示し、(B) は低輝度で画素回路を発光させる場
合を示す。

【図 8】同装置における D A 変換回路の回路図である。

【図 9】第 2 実施形態に係る電気光学装置に用いられるデータ線駆動回路のブロック図で
ある。

【図 10】同装置を適用したモバイル型のパーソナルコンピュータの構成を示す斜視図で
ある。

40

【図 11】同電気光学装置を適用した携帯電話機の構成を示す斜視図である。


【図 12】同電気光学装置を適用した携帯情報端末の構成を示す斜視図である。

【符号の説明】


【0053】

1 ... 電気光学装置、200 ... データ線駆動回路、210 ... ビットシフト回路、215 ... デ
ィザ処理回路、220 ... シフトレジスタ、230 ... ラッチ回路、240 ... D A 変換ユニッ
ト、300 ... 制御回路、400 ... 画素回路、D o u t ... 出力階調データ、d (d 1 ~ d n
) ... 階調データ、A ... 画素領域、X (X 1 ~ X n) ... 階調信号。


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】



【図11】



【 1 2】



フロントページの続き

(51)Int.Cl. F I
G 0 9 G 3/20 6 4 1 C
G 0 9 G 3/20 6 4 1 G
G 0 9 G 3/20 6 4 1 H
G 0 9 G 3/20 6 4 2 Z

(72)発明者 野澤 武史
長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内

(72)発明者 堀内 浩
長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内

審査官 小川 浩史

(56)参考文献 特開平9 - 330063 (JP, A)
特開平9 - 123524 (JP, A)
特開平5 - 100651 (JP, A)
特開平11 - 194736 (JP, A)
特開2000 - 56727 (JP, A)
特開2000 - 276091 (JP, A)
特開2002 - 268601 (JP, A)
特開2003 - 36446 (JP, A)
特開2003 - 228327 (JP, A)
特開2004 - 4788 (JP, A)

(58)調査した分野(Int.Cl., DB名)
G 0 9 G 3 / 2 0 - 3 / 3 8