## (12)特許公報(B2)

(11)特許番号

## 特許第5580355号

(P5580355)

(24) 登録日 平成26年7月18日 (2014.7.18)

(45)発行日	平成26年8月27日 (2014.8.27)	
	• •	

(19) 日本国特許庁(JP)

(51) Int.Cl.	F 1				
HO1L 29/78	<b>(2006.01)</b> H	O1L 29/78	301X		
HO1L 21/336	<b>(2006.01)</b> H	O1L 29/78	301N		
HO1L 27/092	<b>(2006.01)</b> H	O1L 29/78	301S		
HO1L 21/823	<b>8 (2006.01)</b> H	O1L 27/08	321C		
HO1L 29/06	(2006.01) H	O1L 27/08	321E		
			請求項の数 14	(全 36 頁)	最終頁に続く
(21) 出願番号	特願2012-54541 (P2012-545	(73) 特	許権者 000003078		
(22) 出願日	平成24年3月12日 (2012.3.1	2)	株式会社東芝		
(65) 公開番号	特開2013-191596 (P2013-19	1596A)	東京都港区芝江	甫一丁目1番〔	1号
(43) 公開日	平成25年9月26日 (2013.9.2	6) (74)代	理人 100117787		
審査請求日	平成26年2月10日 (2014.2.1	.0)	弁理士 勝沼	宏仁	
		(74)代	理人 100082991		
			弁理士 佐藤	泰和	
		(74)代	理人 100103263		
			弁理士 川崎	康	
		(74)代	理人 100107582		
			弁理士 関根	毅	
		(74)代	理人 100118843		
			弁理士 赤岡	明	
		(74)代	理人 100124372		
			弁理士 山ノキ	牛 傑	
				ł	最終頁に続く

(54) 【発明の名称】半導体装置

(57)【特許請求の範囲】

【請求項1】

半導体基板と、

前記半導体基板の表面に形成され、(110)面である側面を有するフィンと、

前記フィンの側面に形成されたゲート絶縁膜と、

前記フィンの側面および上面に、前記ゲート絶縁膜を介して形成されたゲート電極と、

前記フィンの側面に、フィン高さ方向に沿って順に形成された複数のエピタキシャル層 と、

前記半導体基板上に前記フィンを覆うように形成され、前記フィンと前記エピタキシャ ル層とに応力を印加する層間絶縁膜とを備え、

10

前記フィン高さ方向に隣接する前記エピタキシャル層間の隙間の間隔と、最下層の前記 エピタキシャル層と前記層間絶縁膜の底面との間の隙間の間隔は、前記隙間の位置が高く なるほど狭くなるまたは広くなり、

前記層間絶縁膜は、前記フィンに対し、前記フィン高さ方向の圧縮応力または引張応力 印加する、半導体装置。

【請求項2】

半導体基板と、

前記半導体基板の表面に形成されたフィンと、

前記フィンの側面に形成されたゲート絶縁膜と、

20 前記フィンの側面および上面に、前記ゲート絶縁膜を介して形成されたゲート電極と、

前記フィンの側面に、フィン高さ方向に沿って順に形成された複数のエピタキシャル層 と、

前記半導体基板上に前記フィンを覆うように形成され、前記フィンと前記エピタキシャ ル層とに応力を印加する層間絶縁膜とを備え、

前記フィン高さ方向に隣接する前記エピタキシャル層間の隙間の間隔と、最下層の前記 エピタキシャル層と前記層間絶縁膜の底面との間の隙間の間隔は、前記隙間が位置する高 さに応じて変化する、半導体装置。

【請求項3】

前記フィン高さ方向に隣接する前記エピタキシャル層間の隙間の間隔と、最下層の前記 10 エピタキシャル層と前記層間絶縁膜の底面との間の隙間の間隔は、前記隙間の位置が高く なるほど狭くなるまたは広くなる、請求項2に記載の半導体装置。

## 【請求項4】

前記フィンの側面は、(110)面である、請求項2または3に記載の半導体装置。 【請求項5】

前記層間絶縁膜は、前記フィンに対し、前記フィン高さ方向の圧縮応力または引張応力 印加する、請求項2から4のいずれか1項に記載の半導体装置。

- 【請求項6】
- 半導体基板と、

前記半導体基板の表面に形成され、第1材料で形成された1層以上の第1の層と、前記 第1材料と異なる第2材料で形成された1層以上の第2の層とを交互に含むフィンと、 前記フィンの側面に形成されたゲート絶縁膜と、

20

前記フィンの側面および上面に、前記ゲート絶縁膜を介して形成されたゲート電極と、 個々の前記第2の層の側面に形成された複数のエピタキシャル層と、

前記半導体基板上に前記フィンを覆うように形成され、前記フィンと前記エピタキシャ ル層とに応力を印加する層間絶縁膜とを備え、

フィン高さ方向に隣接する前記エピタキシャル層間の隙間の間隔と、最下層の前記エピ タキシャル層と前記層間絶縁膜の底面との間の隙間の間隔は、前記隙間が位置する高さに 応じて変化する、半導体装置。

【請求項7】

30 前記第1材料は、第1の半導体材料であり、前記第2材料は、前記第1の半導体材料と 異なる第2の半導体材料である、請求項6に記載の半導体装置。

【請求項8】

さらに、個々の前記第1の層の側面に形成された複数のエピタキシャル層を備える、請 求項7に記載の半導体装置。

【請求項9】

前記フィン内において、前記第1の層の側面は、前記第2の層の側面に対し後退してい る、請求項7に記載の半導体装置。

【請求項10】

前記フィン内において、前記第1の層の側面が後退している領域に、絶縁膜が埋め込ま れている、請求項9に記載の半導体装置。

【請求項11】

前記第1材料は絶縁材料であり、前記第2材料は半導体材料である、請求項6に記載の 半導体装置。

【請求項12】

前記フィン内において、前記第1の層のフィン延伸方向に垂直な側面は、前記第2の層 のフィン延伸方向に垂直な側面に対し後退しており、

前記フィン内において、前記第1の層の前記側面が後退している領域に、前記層間絶縁 膜が埋め込まれており、

前記第1の層の前記側面の後退量は、前記第1の層が位置する高さに応じて変化する、 請求項6に記載の半導体装置。

【請求項13】

半導体基板と、

前記半導体基板上に、互いに離間して積層された複数本のワイヤ層と、

個々の前記ワイヤ層の上面、下面、および側面に形成された複数のゲート絶縁膜と、

前記複数本のワイヤ層の上面、下面、および側面に、前記複数のゲート絶縁膜を介して 形成されたゲート電極と、

個々の前記ワイヤ層の側面に形成された複数のエピタキシャル層と、

前記半導体基板上に前記複数本のワイヤ層を覆うように形成され、前記ワイヤ層と前記 エピタキシャル層とに応力を印加する層間絶縁膜とを備え、

高さ方向に隣接する前記エピタキシャル層間の隙間の間隔と、最下層の前記エピタキシ <sup>10</sup> ャル層と前記層間絶縁膜の底面との間の隙間の間隔は、前記隙間が位置する高さに応じて 変化する、半導体装置。

【請求項14】

半導体基板と、

前記半導体基板の表面に形成され、第1材料で形成された1層以上の第1の層と、前記 第1材料と異なる第2材料で形成された1層以上の第2の層とを交互に含むフィンと、 前記フィンの側面に形成されたゲート絶縁膜と、

前記フィンの側面および上面に、前記ゲート絶縁膜を介して形成されたゲート電極と、 個々の前記第2の層の側面に形成された複数のエピタキシャル層と、

前記半導体基板上に前記フィンを覆うように形成され、前記フィンと前記エピタキシャ <sup>20</sup> ル層とに応力を印加する層間絶縁膜とを備え、

前記フィン内において、前記第1の層のフィン延伸方向に垂直な側面は、前記第2の層 のフィン延伸方向に垂直な側面に対し後退しており、

前記フィン内において、前記第1の層の前記側面が後退している領域に、前記層間絶縁 膜が埋め込まれており、

前記第1の層の前記側面の後退量は、前記第1の層が位置する高さに応じて変化する、 半導体装置。

【発明の詳細な説明】

【技術分野】

[0001]

本発明の実施形態は、半導体装置に関する。

【背景技術】

[0002]

65 n m 世代以降のロジックLSIでは、ストレスライナーなどのストレス印加技術に より、プレーナ型MOSFETのチャネル移動度を向上させているが、LSIの高集積化 に伴いチャネルにストレスを印加しにくくなる。例えばプレーナ型MOSFETのゲート ピッチが小さくなると、狭いゲートスペース内にストレスライナーが閉塞して、チャネル にストレスが印加しにくくなることが知られている。ストレスライナーを薄膜化すると閉 塞は回避されるが、膜自体の応力が減少するため、チャネルに十分なストレスをかけるこ とができなくなる。

[0003]

一方、フィンFETは、プレーナ型MOSFETより短チャネル効果に強く、微細化に 有利なトランジスタとして注目されているが、フィン幅が微細化するとチャネル移動度が 劣化することが知られており、移動度向上技術の導入が必要である。プレーナ型MOSF ETに有効なストレス印加技術は、フィンFETに対しても有効であることが報告されて いるが、プレーナ型MOSFETの場合と同様、LSIの高集積化に伴いフィンFETの チャネルにストレスを印加することが難しくなる。このため、LSIを高集積化してもフ ィンFETのチャネル移動度の向上が可能なストレス印加技術が求められている。 【先行技術文献】 【非特許文献】 30

[0004]【非特許文献1】A. Oishi et al. "High Performance CMOSFET Technology for 45nm G eneration and Scalability of Stress-Induced Mobility Enhancement Technique", IE DM05 239-242 【非特許文献 2】A. Hubert et al. "A stacked SONOS technology, up to 4 levels an d 6nm crystalline nanowires, with gate-all-around or independent gates ( -Frash ), suitable for full 3D integration", IEDM09 637-640 【非特許文献 3】Jack T. Kavalieros "Novel Device Architectures and Material Inn ovations", VLSI Symposium 2008 Technology Short Cource, p.43 【発明の概要】 【発明が解決しようとする課題】 [0005]高集積化してもフィンFETのチャネル移動度向上が可能な半導体装置を提供する。 【課題を解決するための手段】 [0006]一の実施形態によれば、半導体装置は、半導体基板と、前記半導体基板の表面に形成さ れたフィンとを備える。さらに、前記装置は、前記フィンの側面に形成されたゲート絶縁 膜と、前記フィンの側面および上面に、前記ゲート絶縁膜を介して形成されたゲート電極 とを備える。さらに、前記装置は、前記フィンの側面に、フィン高さ方向に沿って順に形 成された複数のエピタキシャル層と、前記半導体基板上に前記フィンを覆うように形成さ れ、前記フィンと前記エピタキシャル層とに応力を印加する層間絶縁膜とを備える。さら に、前記フィン高さ方向に隣接する前記エピタキシャル層間の隙間の間隔と、最下層の前 記エピタキシャル層と前記層間絶縁膜の底面との間の隙間の間隔は、前記隙間が位置する 高さに応じて変化する。 【図面の簡単な説明】 [0007]【図1】第1実施形態の半導体装置の構造を示す平面図と断面図である。 【図2】ポリシラザンとシリコン酸化膜の構造式を示した図である。 【図3】フィンに印加される応力と移動度の変化率との関係を示したグラフである。 【図4】第1実施形態の半導体装置の製造方法を示す断面図(1/27)である。 【図5】第1実施形態の半導体装置の製造方法を示す断面図(2/27)である。 【図6】第1実施形態の半導体装置の製造方法を示す断面図(3/27)である。 【図7】第1実施形態の半導体装置の製造方法を示す断面図(4/27)である。 【図8】第1実施形態の半導体装置の製造方法を示す断面図(5/27)である。 【図9】第1実施形態の半導体装置の製造方法を示す断面図(6/27)である。 【図10】第1実施形態の半導体装置の製造方法を示す断面図(7/27)である。 【図11】第1実施形態の半導体装置の製造方法を示す断面図(8/27)である。 【図12】第1実施形態の半導体装置の製造方法を示す断面図(9/27)である。 【図13】第1実施形態の半導体装置の製造方法を示す断面図(10/27)である。 【図14】第1実施形態の半導体装置の製造方法を示す断面図(11/27)である。 【図15】第1実施形態の半導体装置の製造方法を示す断面図(12/27)である。 【図16】第1実施形態の半導体装置の製造方法を示す断面図(13/27)である。 【図17】第1実施形態の半導体装置の製造方法を示す断面図(14/27)である。 【図18】第1実施形態の半導体装置の製造方法を示す断面図(15/27)である。 【図19】第1実施形態の半導体装置の製造方法を示す断面図(16/27)である。 【図20】第1実施形態の半導体装置の製造方法を示す断面図(17/27)である。 【図21】第1実施形態の半導体装置の製造方法を示す断面図(18/27)である。 【図22】第1実施形態の半導体装置の製造方法を示す断面図(19/27)である。 【図23】第1実施形態の半導体装置の製造方法を示す断面図(20/27)である。

【図24】第1実施形態の半導体装置の製造方法を示す断面図(21/27)である。

(4)

50

40

10

20

【図25】第1実施形態の半導体装置の製造方法を示す断面図(22/27)である。 【図26】第1実施形態の半導体装置の製造方法を示す断面図(23/27)である。 【図27】第1実施形態の半導体装置の製造方法を示す断面図(24/27)である。 【図28】第1実施形態の半導体装置の製造方法を示す断面図(25/27)である。 【図29】第1実施形態の半導体装置の製造方法を示す断面図(26/27)である。 【図30】第1実施形態の半導体装置の製造方法を示す断面図(27/27)である。 【図31】第1実施形態の変形例の半導体装置の構造を示す平面図と断面図である。 【図32】第1実施形態の変形例の半導体装置の構造を示す平面図と断面図である。 【図33】第2実施形態の半導体装置の構造を示す平面図と断面図である。 10 【図34】第2実施形態の半導体装置の製造方法を示す断面図(1/4)である。 【図35】第2実施形態の半導体装置の製造方法を示す断面図(2/4)である。 【図36】第2実施形態の半導体装置の製造方法を示す断面図(3/4)である。 【図37】第2実施形態の半導体装置の製造方法を示す断面図(4/4)である。 【図38】第2実施形態の半導体装置の製造方法の詳細を示す断面図である。 【図39】第3実施形態の半導体装置の構造を示す平面図と断面図である。 【図40】第3実施形態の半導体装置の製造方法を示す断面図(1/4)である。 【図41】第3実施形態の半導体装置の製造方法を示す断面図(2/4)である。 【図42】第3実施形態の半導体装置の製造方法を示す断面図(3/4)である。 【図43】第3実施形態の半導体装置の製造方法を示す断面図(4/4)である。 20 【図44】第3実施形態の変形例の半導体装置の構造を示す平面図と断面図である。 【図45】第4実施形態の半導体装置の構造を示す平面図と断面図である。 【図46】第4実施形態の半導体装置の製造方法を示す断面図(1/9)である。 【図47】第4実施形態の半導体装置の製造方法を示す断面図(2/9)である。 【図48】第4実施形態の半導体装置の製造方法を示す断面図(3/9)である。 【図49】第4実施形態の半導体装置の製造方法を示す断面図(4/9)である。 【図50】第4実施形態の半導体装置の製造方法を示す断面図(5/9)である。 【図51】第4実施形態の半導体装置の製造方法を示す断面図(6/9)である。 【図52】第4実施形態の半導体装置の製造方法を示す断面図(7/9)である。 【図53】第4実施形態の半導体装置の製造方法を示す断面図(8/9)である。 30 【図54】第4実施形態の半導体装置の製造方法を示す断面図(9/9)である。 【図55】第5実施形態の半導体装置の構造を示す断面図である。 【図56】第5実施形態の半導体装置の製造方法を示す断面図(1/3)である。 【図57】第5実施形態の半導体装置の製造方法を示す断面図(2/3)である。 【図58】第5実施形態の半導体装置の製造方法を示す断面図(3/3)である。 【発明を実施するための最良の形態】 [0008]以下、本発明の実施形態を、図面を参照して説明する。 [0009](第1実施形態) 40 図1は、第1実施形態の半導体装置の構造を示す平面図と断面図である。図1(a)は、 半導体装置の平面構造を示す平面図に相当し、図1(b)、図1(c)はそれぞれ、図1(a) に示す I - I ' 線、 J - J ' 線に沿った断面図に相当する。 [0010]図1の半導体装置は、フィンFETの構成要素として、半導体基板101と、フィン1 11と、ハードマスク層121と、ゲート絶縁膜131と、ゲート電極132と、キャッ プ層133と、側壁絶縁膜134と、エピタキシャル層141と、シリサイド層142と 、 層間絶縁膜 1 5 1 を備えている。 [0011]

半導体基板101は、例えばシリコン基板である。図1には、半導体基板101の主面 に平行で、互いに垂直なX方向およびY方向と、半導体基板101の主面に垂直なZ方向 50 が示されている。図1にはさらに、半導体基板101の表面に、フィン111を部分的に 埋め込むように形成された素子分離絶縁膜102が示されている。素子分離絶縁膜102 は、例えばシリコン酸化膜である。

【0012】

フィン111は、半導体基板101の表面に形成されている。図1には、フィンFET を構成する2本のフィン111が示されている。これらのフィン111は、Y方向に延び ており、X方向に互いに隣接している。Z方向は、これらのフィン111のフィン高さ方 向に相当する。なお、本実施形態のフィン111は、半導体基板101の表面部分をエッ チングすることで形成される。

【0013】

図1に示す符号S<sub>1</sub>は、フィン111の側面を示す。側面S<sub>1</sub>は、(110)面に相当す る。また、符号H<sub>1</sub>は、フィン111の高さを示し、符号H<sub>2</sub>は、フィン111の、素子分 離絶縁膜102から露出した部分の高さを示す。高さH<sub>2</sub>は、例えば50nm以上である 。また、符号Wは、フィン1110X方向の幅を示す。

【0014】

図1にはさらに、フィン111内に形成されたパンチスルーストッパ拡散層112と、 フィン111およびエピタキシャル層141内に形成されたソース/ドレイン(S/D) 拡散層113が示されている。パンチスルーストッパ拡散層112は、図1(b)と図1( c)に示すように、素子分離絶縁膜102間に挟まれたフィン1110ボトム領域に形成 されている。また、S/D拡散層113は、図1(c)に示すように、フィン111内にお けるパンチスルーストッパ拡散層1120上方と、エピタキシャル層141内に形成され ている。本実施形態のパンチスルーストッパ拡散層112、S/D拡散層113はそれぞ れ、p型拡散層、n型拡散層である。

20

10

[0015]

ハードマスク層121は、フィン111の上面に形成されている。ハードマスク層12 1は、例えばシリコン窒化膜である。

[0016]

ゲート絶縁膜131は、図1(b)に示すように、フィン111の側面に形成されている。また、ゲート電極132は、フィン111の側面および上面に、ゲート絶縁膜131と ハードマスク層121を介して形成されている。ゲート絶縁膜131は、例えばシリコン 酸化膜である。また、ゲート電極132は、例えばポリシリコン層である。 【0017】

30

40

キャップ層133は、ゲート電極132の上面に形成されている。また、側壁絶縁膜1 34は、図1(a)に示すように、ゲート電極132とキャップ層133のY方向の側面に 形成されている。キャップ層133は、例えばシリコン窒化膜である。また、側壁絶縁膜 134は、例えばシリコン窒化膜である。

【0018】

図 1 (b)が、ゲート絶縁膜131とゲート電極132を横切るI-I'線でフィン11 1を切断した断面を示すのに対し、図1(c)は、フィン111内のS/D領域を横切るJ -J'線でフィン111を切断した断面を示す。

【0019】

エピタキシャル層141は、図1(c)に示すように、三角形の断面形状を有しており、 フィン111の側面S<sub>1</sub>に形成されている。本実施形態では、フィン111の各側面S<sub>1</sub>に 、3個のエピタキシャル層141が、Z方向に沿って順に形成されている。よって、本実 施形態によれば、フィン111の各側面S<sub>1</sub>に大きなエピタキシャル層141を1個だけ 形成する場合と比べると、隣接するフィン111同士のショートを回避しつつ、エピタキ シャル層141の表面積を広く確保することができる。エピタキシャル層141は、例え ばシリコン層である。

[0020]

図 1 (c)に示す符号 S<sub>2</sub>は、エピタキシャル層 1 4 1 のファセット面を示す。ファセッ 50

ト面 S<sub>2</sub>は、(1 1 1 )面に相当する。また、符号 T は、エピタキシャル層 1 4 1 の厚さ、すなわち、フィン 1 1 1 の側面 S<sub>1</sub>からエピタキシャル層 1 4 1 の頂点までの距離を示す。本実施形態における厚さ T は、1 5 ~ 2 5 n m、例えば 2 0 n m である。 【0021】

なお、本実施形態では、フィン1110各側面S<sub>1</sub>に、3個のエピタキシャル層141 が形成されているが、各側面S<sub>1</sub>のエピタキシャル層141の個数は、2個でもよいし、 4個以上でもよい。

[0022]

また、フィン111の各側面S<sub>1</sub>のエピタキシャル層141の厚さTは、本実施形態のようにほぼ均一にしてもよいし、あるいは不均一にしてもよい。

【0023】

シリサイド層142は、エピタキシャル層141内のファセット面S<sub>2</sub>付近に形成されている。本実施形態におけるシリサイド層142の厚さは、5~15nm、例えば10nmである。各エピタキシャル層141は、その全体がシリサイド化されていてもよいし、その一部分のみがシリサイド化されていてもよい。また、各エピタキシャル層141は、シリサイド化されていなくてもよい。

【0024】

層間絶縁膜151は、図1に示すように、半導体基板101上にフィン111を覆うように形成されている。層間絶縁膜151は、例えばシリコン酸化膜である。本実施形態の層間絶縁膜151は、エピタキシャル層141に応力を印加する作用を有している。この応力の詳細については、後述する。

20

10

【 0 0 2 5 】

図1(c)に示す符号D<sub>1</sub>は、最下層のエピタキシャル層141と層間絶縁膜151の底面との間の隙間の間隔を示す。また、符号D<sub>2</sub>、D<sub>3</sub>は、Z方向に隣接するエピタキシャル層141間の隙間の間隔を示す。

[0026]

本実施形態では、これらの間隔  $D_1 \sim D_3$ は、これらの隙間が位置する高さに応じて変化 するように設定されている。具体的には、間隔  $D_1 \sim D_3$ は、隙間の位置が高くなるほど狭 くなるように設定されている。すなわち、  $D_1 \quad D_2 \quad D_3$ (ただし  $D_1 = D_2 = D_3$ は除く) となっている。図 1 (c)には、その一例として、  $D_1 > D_2 > D_3$ となるように形成された エピタキシャル層 1 4 1 が示されている。

30

40

(1)層間絶縁膜151の詳細

次に、図2、図3を参照し、層間絶縁膜151の詳細について説明する。

[0028]

図2は、ポリシラザン(PSZ)とシリコン酸化膜の構造式を示した図である。

【0029】

本実施形態では、層間絶縁膜151として、ポリシラザンから形成されたシリコン酸化 膜を使用する。図2(a)は、ポリシラザンの構造式を示し、図2(b)は、シリコン酸化膜 の構造式を示す。

[0030]

ポリシラザンは、 - (SiH<sub>2</sub>NH) - を基本ユニットとする無機ポリマーであり、有 機溶媒に可溶である。ポリシラザンの正式名称は、ペルヒドロポリシラザン(PHPS) である。ポリシラザンの有機溶媒溶液を塗布して大気中で焼成すると、ポリシラザンが水 や酸素と反応して、緻密な高純度シリカ(アモルファスSiO<sub>2</sub>)が得られる。焼成温度 は、例えば400~650 (例えば450 程度)である。焼成して得られるシリコン 酸化膜は、ポリシラザンよりも膜密度が上昇すると共に、焼成時に膜収縮が起こることが 知られている。

【0031】

ポリシラザンから形成したシリコン酸化膜には、埋め込み性が良いという性質がある。 50

よって、本実施形態では、層間絶縁膜151をポリシラザンから形成することで、フィン 111同士の間隔や、エピタキシャル層141同士の間隔が狭くても、これらの間の隙間 に層間絶縁膜151を埋め込むことができる。

【0032】

層間絶縁膜151を形成する際には、半導体基板101上にフィンFETを形成し、その後、半導体基板101上にポリシラザンの有機溶媒溶液を塗布して焼成することで、シリコン酸化膜を形成する。この際、D<sub>1</sub>のように広いスペースに埋め込まれたシリコン酸化膜は、D<sub>3</sub>のように狭いスペースに埋め込まれたシリコン酸化膜よりもスペース内の膜のボリュームが大きいため、膜収縮による応力が大きい。

[0033]

本実施形態では、間隔 D<sub>1</sub> ~ D<sub>3</sub>は、 D<sub>1</sub> > D<sub>2</sub> > D<sub>3</sub>となるように設定されている。その ため、各エピタキシャル層141の上部の層間絶縁膜151と下部の層間絶縁膜151が 有する膜収縮応力が異なる。よって、層間絶縁膜151が各エピタキシャル層141に印 加する応力には、上下方向にアンバランスが生じる。すなわち、各エピタキシャル層14 1に上部から印加される応力と下部から印加される応力は、異なる大きさとなる。

【 0 0 3 4 】

その結果、本実施形態では、各エピタキシャル層141に下向きの力が加わり、この力 がフィン111に加わる。よって、本実施形態では、フィン111に対して方向の圧縮応 力が印加されることとなる。このような圧縮応力には、後述するように、フィン111の 側面チャネルの面方位が(110)である場合に側面チャネルの電子移動度を向上させる 効果がある。

20

10

【0035】

図3は、フィン111に印加される応力と電子移動度の変化率との関係を示したグラフ である。

[0036]

図 3 では、フィン1110側面 S<sub>1</sub>は(110)面であり、フィンFETは n FETで ある。直線 A、 B、 C はそれぞれ、フィン111に対し X 方向、 Y 方向、 Z 方向の応力を 印加した際の(110)側面チャネル内の電子移動度の変化率を示している。

【0037】

図3に示すように、フィン111に対しZ方向の圧縮応力を印加すると、電子移動度が 30 向上することが分かる。そこで、本実施形態では、側面チャネル面が(110)面である nFETに対し、Z方向の圧縮応力を印加する。これにより、側面チャネル内での電子移 動度を向上させ、FETの性能を向上させることができる。

[0038]

なお、図3によれば、X方向やY方向への引張応力の印加よりも、Z方向への圧縮応力の印加の方が、電子移動度の向上率が良好であることが分かる。

【 0 0 3 9 】

なお、本実施形態では、フィンFETをpFETとしてもよい。この場合には、間隔D <sub>1</sub>~D<sub>3</sub>をD<sub>1</sub><D<sub>2</sub><D<sub>3</sub>となるように設定することで、フィン111にZ方向の引張応力 を印加する。これにより、フィン111の側面チャネルの面方位が(110)である場合 に、側面チャネル内でのホール移動度を向上させることができる。

40

【0040】

また、本実施形態では、側面 S<sub>1</sub>の面方位を(1 1 0)面以外に設定してもよい。この 場合には、フィン 1 1 1 の側面チャネルでの応力と移動度変化の関係が、図 3 の特性とは 逆になることもある。そのような場合には、 n F E T、 p F E T に対し、それぞれ Z 方向 の引張応力、圧縮応力を印加してもよい。

[0041]

また、本実施形態では、間隔 D<sub>1</sub> ~ D<sub>3</sub>を D<sub>1</sub> > D<sub>2</sub> > D<sub>3</sub>としているが、 D<sub>1</sub> = D<sub>2</sub> = D<sub>3</sub>で なければ、間隔 D<sub>1</sub> ~ D<sub>3</sub>を D<sub>1</sub> D<sub>2</sub> D<sub>3</sub>としてもよい。この例としては、 D<sub>1</sub> = D<sub>2</sub> > D<sub>3</sub> という設定や、 D<sub>1</sub> > D<sub>2</sub> = D<sub>3</sub>という設定が考えられる。ただし、 D<sub>1</sub> > D<sub>2</sub> > D<sub>3</sub>という設

10

40

定には、 D<sub>1</sub> D<sub>2</sub> D<sub>3</sub>という設定に比べて、すべてのエピタキシャル層141に応力を 印加できるという利点がある。

【0042】

また、本実施形態では、層間絶縁膜151を、ポリシラザン以外の材料から形成しても よいし、また、シリコン酸化膜以外の絶縁膜としてもよい。また、層間絶縁膜151は、 2層以上の絶縁膜を含んでいてもよい。ただし、層間絶縁膜151は、埋め込み性が良好 で、膜収縮が起こる材料から形成することが望ましい。

【0043】

(2)第1実施形態の半導体装置の製造方法

次に、図4~図30を参照し、第1実施形態の半導体装置の製造方法を説明する。 【0044】

図 4 ~ 図 3 0 は、第 1 実施形態の半導体装置の製造方法を示す断面図である。図 4 (a) 、図 5 (a)、・・・図 3 0 (a)は、I-I / 線に沿った断面図に相当し、図 4 (b)、図 5 (b)、・・・図 3 0 (b)は、J-J / 線に沿った断面図に相当する。

【 0 0 4 5 】

まず、半導体基板101上にハードマスク層121を堆積する。次に、リソグラフィと RIE(Reactive Ion Etching)により、ハードマスク層121を、フィン111を形成 するためのマスクパターンに加工する(図4)。

【0046】

次に、図5に示すように、ハードマスク層121をマスクとするRIEにより、半導体 20 基板101の表面部分をエッチングする。その結果、半導体基板101の表面に、フィン 111が形成される。なお、フィン111は、側面S1が(110)面となるように形成 される。

【0047】

次に、半導体基板101上の全面に、素子分離絶縁膜102の材料となる絶縁膜102 を堆積してフィン111間に埋め込み、CMP(Chemical Mechanical Polishing)によ り、この絶縁膜102の表面を平坦化する(図6)。

【0048】

次に、図7に示すように、ウェットエッチングまたはRIEにより、絶縁膜102の表 面を後退させる。その結果、STI(Shallow Trench Isolation)絶縁膜である素子分離 <sup>30</sup> 絶縁膜102が形成される。

【0049】

次に、図8に示すように、フィン111内に、不純物イオンを、半導体基板101の主面に対し垂直に低加速エネルギーで注入する。その結果、フィン111内における素子分離絶縁膜102間に、パンチスルーストッパ拡散層112が形成される。使用するイオン種は、例えばB(ボロン)またはIn(インジウム)である。

【 0 0 5 0 】

次に、図9に示すように、熱酸化により、フィン111の側面に、ゲート絶縁膜131 用の絶縁膜131を形成する。次に、図10に示すように、半導体基板101上の全面に 、ゲート電極132用の電極材132と、キャップ層133を順に堆積する。

【0051】

次に、図11に示すように、キャップ層133を加工してゲート電極132のハードマ スクを形成した後、RIEにより、電極材132をエッチングして、ゲート電極132を 形成する。図11(b)にて、電極材132が除去されている点に留意されたい。次に、図 12に示すように、ウェットエッチングにより、S/D領域のフィン側面の絶縁膜131 を除去する。図12(b)にて、絶縁膜131が除去されている点に留意されたい。このよ うにして、フィン111の側面および上面に、ゲート絶縁膜131とハードマスク層12 1を介して、ゲート電極132が形成される。

【0052】

次に、図13に示すように、CVD(Chemical Vapor Deposition)とRIEにより、 50

フィン1110X方向の側面と、ゲート電極132とキャップ層133のX方向およびY 方向の側面に、側壁絶縁膜134を形成する。前者の側壁絶縁膜134は図13(b)に示 されており、後者の側壁絶縁膜134は図13(a)と図1(a)に示されている。図13( a)と図13(b)に示す側壁絶縁膜134は、図14に示す斜めイオン照射後に、ウェッ トエッチングにより除去される(図15)。斜めイオン照射で使用するイオン種は、例え ばXe(キセノン)である。

(10)

【0053】

次に、半導体基板101上の全面に、エピタキシャル層141の形成処理に利用するための絶縁膜161を堆積する(図16)。その結果、フィン111が絶縁膜161で覆われる。絶縁膜161は、例えばシリコン酸化膜である。

【0054】

次に、図17に示すように、ウェットエッチングまたはRIEにより、絶縁膜161の 上面の高さが低くなるよう、絶縁膜161の上面を後退させる。その結果、フィン111 の一部分が露出する。次に、図18に示すように、SEG(Selective Epitaxial Growth )により、露出したフィン111の各側面S<sub>1</sub>に、1つのエピタキシャル層141を形成 する。なお、ゲート電極132がポリシリコン層の場合には、SEGにより、ゲート電極 132のX方向の側面にもエピタキシャル層141が形成される。この場合、隣接するゲ ート電極132間のスペースを十分に確保しておくことで、ゲート電極132同士のショ ートを防止できる。

【0055】

次に、図19に示すように、ウェットエッチングまたは等方性ドライエッチングにより、絶縁膜161の上面を幅D<sub>3</sub>だけ後退させる。次に、図20に示すように、フィン11 1とエピタキシャル層141の表面に保護膜162を形成する。保護膜162の材料としては、絶縁膜161の上面を後退させる際に絶縁膜161よりもエッチングされくい材料を使用する。保護膜162は例えば、シリコンの酸化により形成されたシリコン酸化膜、またはシリコンの酸化および窒化により形成されたシリコン酸窒化膜である。

【0056】

次に、図17の工程と同様の後退処理(第1後退処理)と、図18の工程と同様のエピ タキシャル成長処理を、再度実行する(図21、図22)。図21の工程では、保護膜1 62が残存しつつ、絶縁膜161の上面が後退することとなる。よって、図22の工程で は、保護膜162で覆われていないフィン111の側面S<sub>1</sub>のみにエピタキシャル層14 1が成長する。その結果、フィン111の各側面S<sub>1</sub>に、2つ目のエピタキシャル層14 1が形成される。

【0057】

次に、図19の工程と同様の後退処理(第2後退処理)と、図20の工程と同様の保護 処理を、再度実行する(図23、図24)。その結果、絶縁膜161の上面が幅D<sub>2</sub>だけ 後退し、フィン111とエピタキシャル層141の表面に、保護膜162と同様の保護膜 163が形成される。

[0058]

次に、第1後退処理とエピタキシャル成長処理を、さらにもう一度実行する(図25、 図26)。図25の工程では、保護膜162、163が残存しつつ、絶縁膜161の膜厚 がD1となるまで絶縁膜161の上面が後退することとなる。よって、図26の工程では 、保護膜162、163で覆われていないフィン111の側面51のみにエピタキシャル 層141が成長する。その結果、フィン111の各側面51に、3つ目のエピタキシャル 層141が形成される。次に、図27に示すように、保護膜162、163を除去する。 【0059】

このように、本実施形態では、絶縁膜161の上面を後退させる第1後退処理と、エピ タキシャル層141を形成するエピタキシャル成長処理を、交互に繰り返し実行する。また、本実施形態では、これらの繰り返し処理の間に、絶縁膜161の上面を後退させる第 2後退処理と、保護膜162、163を形成する保護処理とを実行する。その結果、フィ 20

10

30

ン111の各側面 S<sub>1</sub>に、複数のエピタキシャル層141が、 Z 方向に沿って順に形成される。

【 0 0 6 0 】

次に、図28に示すように、ウェットエッチングまたは等方性ドライエッチングにより、 、残存する絶縁膜161を除去する。その結果、素子分離絶縁膜102の上面が露出され る。

【0061】

次に、S/D領域のフィン111内およびエピタキシャル層141内に、不純物をイオン注入してS/D拡散層113を形成した後、S/D拡散層113の表面にシリサイド層142を形成する(図29)。S/D拡散層113の形成のためのイオン注入に使用するイオン種は、例えばP(リン)またはAs(ヒ素)である。なお、図29のシリサイド工程では、各エピタキシャル層141内の全体をシリサイド化してもよいし、各エピタキシャル層141内の一部分のみをシリサイド化してもよい。また、図29のシリサイド工程は、省略してもよい。

【0062】

次に、図30に示すように、半導体基板101上の全面に、層間絶縁膜151を形成す る。その結果、フィンFETが層間絶縁膜151で覆われる。本実施形態の層間絶縁膜1 51は、半導体基板101上にポリシラザンの有機溶媒溶液を塗布して焼成することで形 成される。

[0063]

その後、本実施形態では、種々のコンタクトプラグ、ビアプラグ、配線層、層間絶縁膜 などを形成する処理を行う。こうして、図1の半導体装置が製造される。

【0064】

なお、本方法では、半導体基板101上に、 n型のフィンFETとp型のフィンFET の両方を形成してもよい。この場合、これらのフィンFETの形成方法としては、2つの 例が考えられる。

【0065】

第1の例では、半導体基板101上に形成されたn型のフィンFETとp型のフィンF ETにおいて、エピタキシャル層141間の隙間の間隔D<sub>1</sub> ~ D<sub>3</sub>が、n型ではD<sub>1</sub> > D<sub>2</sub> > D<sub>3</sub>となり、p型ではD<sub>1</sub> < D<sub>2</sub> < D<sub>3</sub>となるように、エピタキシャル層141を形成する。 次に、これらのフィンFET上に層間絶縁膜151を形成する。こうして、図1の半導体 装置が製造される。

【0066】

第2の例では、半導体基板101上に、n型のフィンFETとp型のフィンFETを同時に形成する。これらのフィンFETを同時に形成するため、間隔D<sub>1</sub>~D<sub>3</sub>の値は、両者のフィンFETで同一である。次に、これらのフィンFETを、別々の層間絶縁膜151 で覆う。その結果、一方のフィンFET上に、圧縮応力を印加する層間絶縁膜151を形成し、他方のフィンFET上に、引張応力を印加する層間絶縁膜151を形成することが可能となる。こうして、図1の半導体装置が製造される。

【0067】

なお、本実施形態では、これらの例以外の方法で、 n 型のフィン F E T と p 型のフィン F E T を形成してもよい。

[0068]

(3)第1実施形態の効果

最後に、第1実施形態の効果について説明する。

【0069】

以上のように、本実施形態では、エピタキシャル層141を、Z方向の位置に応じて間 隔D<sub>1</sub>~D<sub>3</sub>が変化するように形成する。また、本実施形態では、フィンFETを、エピタ キシャル層141に応力を印加する層間絶縁膜151で覆う。

[0070]

10

20

30

50

30

40

よって、本実施形態によれば、エピタキシャル層141に応力を印加可能な層間絶縁膜 151によって、フィン111に圧縮応力または引張応力を印加して、フィン111内の チャネル領域のキャリア移動度を向上させることが可能となる。

【0071】

よって、本実施形態によれば、埋め込み性の良い層間絶縁膜151を採用することで、 間隔 D<sub>1</sub> ~ D<sub>3</sub>が狭い場合にも層間絶縁膜151を埋め込むことが可能となり、半導体装置 が高集積化しても、フィンFET内のチャネル領域のキャリア移動度を向上させることが 可能となる。

[0072]

なお、本実施形態では、図1の構造の代わりに、図31や図32の構造を採用してもよ 10 い。図31、図32は、第1実施形態の変形例の半導体装置の構造を示す平面図と断面図 である。図31では、間隔D<sub>1</sub>~D<sub>3</sub>が、D<sub>1</sub><D<sub>2</sub><D<sub>3</sub>に設定されている。また、図32 では、側面S<sub>1</sub>の面方位を(110)面以外に設定した結果、エピタキシャル層141が 長方形の断面形状を有している。

[0073]

(第2実施形態)

図33は、第2実施形態の半導体装置の構造を示す平面図と断面図である。

【0074】

本実施形態では、各フィン111は、半導体基板101の突出部分と、この突出部分上 に交互に積層された1層以上のSiGe(シリコンゲルマニウム)層201と1層以上の <sup>20</sup> Si(シリコン)層202とを含んでいる。SiGe層201は、第1材料(第1の半導 体材料)で形成された第1の層の例である。さらに、Si層202は、第1材料と異なる 第2材料(第2の半導体材料)で形成された第2の層の例である。

【0075】

符号S<sub>3</sub>、S<sub>4</sub>はそれぞれ、SiGe層201、Si層202の側面を示す。これらの側面S<sub>3</sub>、S<sub>4</sub>は、(110)面に相当する。

【0076】

このような積層型のフィン構造によれば、フィン111内のチャネル領域に対し、Y方向、すなわちS/D方向に平行なストレスを印加することができる。例えば、Si層202の膜厚がSiGe層201の膜厚より十分大きい、Siチャネルのn型フィンFETでは、(110)側面のSiチャネルにY方向の引張応力が印加されて、チャネル内の電子移動度をさらに向上させることができる。

[0077]

本実施形態では、フィン111の各側面が、上記突出部分の側面と、SiGe層201 の3つの側面S<sub>3</sub>と、Si層202の3つの側面S<sub>4</sub>により構成されている。そして、側面 S<sub>4</sub>のそれぞれに、1つのエピタキシャル層141が形成されている。よって、本実施形 態では、第1実施形態と同様に、フィン111の各側面に、3個のエピタキシャル層14 1が、Z方向に沿って順に形成されている。よって、本実施形態によれば、隣接するフィ ン111同士のショートを回避しつつ、エピタキシャル層141の表面積を広く確保する ことができる。

【0078】

符号 S₅は、エピタキシャル層 1 4 1のファセット面を示す。ファセット面 S₅は、(1 1 1)面に相当する。本実施形態では、シリサイド層 1 4 2 が、エピタキシャル層 1 4 1 内のファセット面 S₅付近および S i G e 層 2 0 1の表面に形成されている。

【0079】

なお、本実施形態では、SiGe層201の膜厚は、Si層202の膜厚よりも薄く設定されている。SiGe層201の膜厚は、上述した間隔D<sub>1</sub>~D<sub>3</sub>に相当する。よって、 本実施形態では、SiGe層201の膜厚は、SiGe層201の位置が高くなるほど薄 くなるように設定されている。

[0080]

(12)

(13)

また、本実施形態では、各フィン111が、3層のSiGe層201と、3層のSi層 202を含んでいるが、2層または4層以上のSiGe層201と、2層または4層以上 のSi層202を含んでいてもよい。

[0081]

(1)第2実施形態の半導体装置の製造方法

次に、図34~図37を参照し、第2実施形態の半導体装置の製造方法を説明する。 【0082】

図34~図37は、第2実施形態の半導体装置の製造方法を示す断面図である。

[0083]

まず、図34に示すように、半導体基板101上に、1層以上のSiGe層201と、 <sup>10</sup> 1層以上のSi層202とを交互に積層する。

[0084]

次に、図4から図8の工程により、半導体基板101の表面にフィン111を形成し、 フィン111間に素子分離絶縁膜102を形成し、素子分離絶縁膜102間のフィン11 1のボトム領域にパンチスルーストッパ拡散層112を形成する。その結果、図35に示 す構造が得られる。

【0085】

次に、図9から図12の工程により、フィン111の側面および上面に、ゲート絶縁膜 131とハードマスク層121を介して、ゲート電極132を形成する。その結果、図3 6に示す構造が得られる。

20

30

次に、図13から図15の工程を行った後、SEGにより、フィン111の側面に、エ ピタキシャル層141を形成する(図37)。

【0087】

[0086]

SiとSiGeの格子定数の差を利用して、Si層202の表面にエピタキシャルSi 層が成長する速度と、SiGe層201の表面にエピタキシャルSi層が成長する速度と を異なるようにすることができる。具体的には、Si層202の表面での成長速度を、S iGe層201の表面での成長速度よりも速くすることができる。例えば、SiGe層2 01中のGe濃度を増加させるほど、これらの成長速度の差を大きくすることができる。 【0088】

よって、図37の工程では、エピタキシャル層141が、Si層202の側面S<sub>4</sub>に選 択的に形成される。その結果、フィン111の各側面に、3個のエピタキシャル層141 が、Z方向に沿って順に形成される。

【0089】

次に、図29および図30の工程により、S/D拡散層113とシリサイド層142を 形成した後、半導体基板101上の全面に層間絶縁膜151を形成する。その後、本実施 形態では、種々のコンタクトプラグ、ビアプラグ、配線層、層間絶縁膜などを形成する処 理を行う。こうして、図33の半導体装置が製造される。

[0090]

なお、図37の工程では、SiGe層201の表面でも、エピタキシャルSi層がわず 40 かに成長する。よって、図38に示すように、SiGe層201の各側面S<sub>3</sub>にも、小さ なエピタキシャル層141が形成される。図38は、第2実施形態の半導体装置の製造方 法の詳細を示す断面図である。これらのエピタキシャル層141のサイズは、SiGe層 201の膜厚D<sub>1</sub> ~ D<sub>3</sub>を反映したものとなっていることに留意されたい。その後のシリサ イド処理により、シリサイド層142は、この小さなエピタキシャル層141内にも形成 される。

【0091】

(2)第2実施形態の効果

最後に、第2実施形態の効果について説明する。

【0092】

以上のように、本実施形態では、個々のSi層202の側面S₄に、エピタキシャル層 141を、Z方向の位置に応じて間隔D₁~D₃が変化するように形成する。また、本実施 形態では、フィンFETを、エピタキシャル層141に応力を印加する層間絶縁膜151 で覆う。

【0093】

よって、本実施形態によれば、第1実施形態と同様に、埋め込み性の良い層間絶縁膜1 51を採用することで、間隔D<sub>1</sub>~D<sub>3</sub>が狭い場合にも層間絶縁膜151を埋め込むことが 可能となる。よって、本実施形態によれば、半導体装置が高集積化しても、フィンFET のキャリア移動度を向上させることが可能となる。

【0094】

また、本実施形態では、積層型のフィン構造を採用することで、チャネル領域内のキャ リア移動度を向上させることが可能となる。これは、チャネルに高移動度材料であるSi Geを一部使うことと、Si/SiGe積層構造によりSiチャネル、SiGeチャネル にストレスが印加されることによるものである。また、本実施形態では、積層型のフィン 構造を採用することで、フィン1110各側面に、複数のエピタキシャル層141を、1 回のエピタキシャル成長処理で形成することが可能となる。

【0095】

なお、第1実施形態には逆に、SiGe層201とSi層202を交互に積層する処理 が不要になるという利点がある。

【0096】

(第3実施形態)

図39は、第3実施形態の半導体装置の構造を示す平面図と断面図である。

[0097]

本実施形態の各フィン111は、第2実施形態と同様に、半導体基板101の突出部分 と、この突出部分上に交互に積層された1層以上のSiGe層201と1層以上のSi層 202とを含んでいる。

【0098】

[0099]

しかしながら、本実施形態では、各フィン111内において、SiGe層201の側面 S<sub>3</sub>が、Si層202の側面S<sub>4</sub>に対し後退している。そして、各フィン111内では、S iGe層201層が後退している領域に、絶縁膜301が埋め込まれている。絶縁膜30 1は、例えばシリコン窒化膜である。

30

20

10

符号W<sub>1</sub>は、Si層202のX方向の幅を示し、符号W<sub>2</sub>は、SiGe層201のX方向の幅を示す。本実施形態では、幅W<sub>2</sub>は、幅W<sub>1</sub>よりも狭くなっている(W<sub>2</sub> < W<sub>1</sub>)。 【0100】

本実施形態では、絶縁膜301とSiチャネルおよびSiGeチャネルとが接しているが、絶縁膜301が有する膜応力を利用してチャネル領域に直接ストレスを印加することも可能であり、トランジスタをさらに高性能にすることができる。

【0101】

なお、本実施形態では、ゲート絶縁膜131が、側面S<sub>3</sub>、S<sub>4</sub>のうち、側面S<sub>4</sub>のみに <sup>40</sup> 形成されている。これは、ゲート絶縁膜131を熱酸化により形成する際に、側面S<sub>3</sub>が 絶縁膜301により保護されており、側面S<sub>3</sub>が酸化されないことに起因する。SiGe はSiに比べて酸化されやすいため、絶縁膜301による側面S<sub>3</sub>の保護は有用である。 なお、側面S<sub>3</sub>は絶縁膜301で保護されているため、側面S<sub>3</sub>にエピタキシャル層141 は形成されない。

【0102】

(1) 第3 実施形態の半導体装置の製造方法

次に、図40~図43を参照し、第3実施形態の半導体装置の製造方法を説明する。 【0103】

図40~図43は、第3実施形態の半導体装置の製造方法を示す断面図である。

[0104]

まず、図35に示す構造を得た後、ウェットエッチングにより、SiGe層201を選 択的にエッチングする(図40)。その結果、SiGe層201の側面S₃が、Si層2 02の側面 S₄に対し後退する。

[0105]

次に、図41に示すように、CVDにより、半導体基板101上の全面に絶縁膜301 を堆積する。その結果、素子分離絶縁膜102、フィン111、ハードマスク層121の 表面が、絶縁膜301で覆われる。

[0106]

10 次に、図42に示すように、RIEにより、フィン111およびハードマスク層121 の側面以外に形成された絶縁膜301を除去する。

[0107]

次に、図43に示すように、ウェットエッチングにより、SiGe層201の後退領域 以外に形成された絶縁膜301を除去する。こうして、上記後退部分に絶縁膜301が埋 め込まれた構造が実現される。

[0108]

その後、図36以降の工程を、第2実施形態と同様に行う。さらに、本実施形態では、 種々のコンタクトプラグ、ビアプラグ、配線層、層間絶縁膜などを形成する処理を行う。 こうして、図39の半導体装置が製造される。

[0109]

なお、図40の工程では、各フィン111内のSiGe層201を完全に除去してもよ い。この場合には、最終的に図44に示す構造が実現される。図44は、第3実施形態の 変形例の半導体装置の構造を示す平面図と断面図である。図44の各フィン111は、半 導体基板101の突出部分と、この突出部分上に交互に積層された1層以上の絶縁膜30 1 と 1 層以上の S i 層 2 0 2 とを含んでいる。絶縁 膜 3 0 1 は、第 1 材料(絶縁材料)で 形成された第1の層の例である。また、Si層202は、第1材料と異なる第2材料(半 導体材料)で形成された第2の層の例である。このように、本変形例によれば、各フィン 111内のSi層202を、ナノワイヤに加工することができる。

[0110]

30 なお、本変形例では、フィン111を形成する際に、各フィン111の先端にパッド部 302を形成する。さらには、パッド部302のX方向およびY方向の幅を、フィン11 1のX方向の幅W↓よりも広く設定する。これにより、本変形例では、図40の工程を、 フィン111内のSiGe層201が完全に除去され、パッド部302内のSiGe層2 01が一部残存するように実行することが可能となる。図44に示す符号303は、Si Ge層201が残存している領域を示す。本変形例では、このようなSiGe残存領域3 03を有するパッド部302を形成することにより、SiGe層201の除去後に、Si 層202をパッド部302により支持することが可能となる。

[0111]

なお、本変形例では、各フィン111の片側の先端にパッド部302を設けているが、 各フィン111の両側の先端にパッド部302を設けてもよい。

**[**0 1 1 2 **]** 

また、本変形例では、半導体基板101とSi層202が絶縁膜301により絶縁され ているため、パンチスルーストッパ膜112は設けなくてもよい。

**[**0 1 1 3 **]** 

また、本変形例では、絶縁膜301を層間絶縁膜151で置き換えてもよい。この構造 を得るには、まずフィン111にエピタキシャル層141を形成したのち、絶縁膜301 を完全に除去してから、層間絶縁膜151の形成の際に絶縁膜301の除去された領域に 層間絶縁膜151を埋め込めばよい。

[0114]

(2)第3実施形態の効果

40

最後に、第3実施形態の効果について説明する。

【0115】

以上のように、本実施形態では、個々のSi層202の側面S<sub>4</sub>に、エピタキシャル層 141を、Z方向の位置に応じて間隔D<sub>1</sub>~D<sub>3</sub>が変化するように形成する。また、本実施 形態では、フィンFETを、エピタキシャル層141に応力を印加する層間絶縁膜151 で覆う。

(16)

[0116]

よって、本実施形態によれば、第1実施形態と同様に、埋め込み性の良い層間絶縁膜1 51を採用することで、間隔D<sub>1</sub>~D<sub>3</sub>が狭い場合にも層間絶縁膜151を埋め込むことが 可能となる。よって、本実施形態によれば、半導体装置が高集積化しても、フィンFET 10 のキャリア移動度を向上させることが可能となる。

【0117】

また、本実施形態では、SiGe層201の側面S<sub>3</sub>を、Si層202の側面S<sub>4</sub>に対し 後退させて、その後退した領域に絶縁膜301が埋め込まれている。絶縁膜301はSi チャネルおよびSiGeチャネルと接しており、絶縁膜301の有する膜応力を利用して チャネルにストレスを印加することで、トランジスタをさらに高性能化することも可能で ある。また、絶縁膜301を層間絶縁膜151に置き換えることで、積層したフィン間に 埋め込まれた層間絶縁膜151のボリュームが増加して、層間絶縁膜151から積層した フィンの上下方向に印加される応力が増加する。このため、層間絶縁膜151からの膜応 力をより効果的にチャネルに印加してチャネル移動度を向上させることが可能となる。 【0118】

20

一方、SiGe層201が完全に除去されてチャネルがSi層202のみとなった場合 は、Siチャネルがナノワイヤ構造になるが、ナノワイヤFETではチャネル中のキャリ ア電気伝導が一次元伝導になるため、トランジスタのバリスティック伝導性が増して性能 が向上するという利点もある。

[0119]

(第4 実施形態)

図45は、第4実施形態の半導体装置の構造を示す平面図と断面図である。

[0120]

本実施形態では、半導体基板101の各フィン111上に、複数本のナノワイヤ401 <sup>30</sup> が、互いに離間して積層されている。各ナノワイヤ401は、Y方向に延びるワイヤ状の 形状を有している。ナノワイヤ401は、本開示のワイヤ層の例である。本実施形態のナ ノワイヤ401は例えば、シリコン層などの半導体層である。

 $\begin{bmatrix} 0 & 1 & 2 & 1 \end{bmatrix}$ 

本実施形態の半導体装置はさらに、個々のナノワイヤ401の上面、下面、および側面 に形成された複数のゲート絶縁膜131と、これらのナノワイヤ401の上面、下面、お よび側面にゲート絶縁膜131を介して形成されたゲート電極132とを備えている。 【0122】

このように、本実施形態のナノワイヤFETは、各ナノワイヤ401の周りをゲート絶縁膜131とゲート電極132が取り囲むゲートアラウンド構造を有している。よって、 <sup>40</sup>本実施形態によれば、第3実施形態やその変形例よりもさらに短チャネル効果の抑制効果が良好なナノワイヤFETを提供することができる。

【0123】

本実施形態の半導体装置はさらに、個々のナノワイヤ401の側面に形成された複数の エピタキシャル層141と、半導体基板101上にこれらのナノワイヤ401を覆うよう に形成された層間絶縁膜151とを備えている。隙間D<sub>1</sub>~D<sub>3</sub>は、D<sub>1</sub> D<sub>2</sub> D<sub>3</sub>に設定 されているが、D<sub>1</sub> D<sub>2</sub> D<sub>3</sub>となるように設定してもよい。

【0124】

(1)第4実施形態の半導体装置の製造方法

次に、図46~図54を参照し、第4実施形態の半導体装置の製造方法を説明する。

(17)

[0125]

図 4 6 ~ 図 5 4 は、第 4 実施形態の半導体装置の製造方法を示す断面図である。 【 0 1 2 6 】

まず、図46に示すように、半導体基板101上に、1層以上のSiGe層201と、 1層以上のSi層202とを交互に積層する。この際、図45の構造の半導体装置を製造 する場合には、これらのSiGe層201の膜厚をD<sub>1</sub>、D<sub>2</sub>、D<sub>3</sub>に設定する。 【0127】

次に、図4から図8の工程により、半導体基板101の表面にフィン111を形成し、 フィン111間に素子分離絶縁膜102を形成し、素子分離絶縁膜102間のフィン11 1のボトム領域にパンチスルーストッパ拡散層112を形成する。その結果、図47に示 <sup>10</sup> す構造が得られる。

【0128】

次に、ハードマスク層121を除去した後、選択的エッチングによりSiGe層201 を除去する。その結果、Si層202からなるナノワイヤ401が形成される(図48) 。なお、この選択的エッチングでは、SiGe残存領域303のSiGe層201につい ては残存させる。

【0129】

次に、図9および図10の工程により、半導体基板101とナノワイヤ401の表面に 、ゲート絶縁膜131用の絶縁膜131を形成し、その後、半導体基板101上の全面に 、ゲート電極132用の電極材132と、キャップ層133を順に堆積する。その結果、 図49に示す構造が得られる。

20

30

【0130】 次に、図11および図12の工程により、電極材132、絶縁膜131をそれぞれ、ゲ

ート電極132、ゲート絶縁膜131に加工する。その結果、図50に示す構造が得られる。図50(b)にて、電極材132と絶縁膜131が除去されている点に留意されたい。 【0131】

次に、S/D領域のナノワイヤ401の周囲および、ゲート電極132とキャップ層1 33のX方向およびY方向の側面に、側壁絶縁膜134を形成する。その結果、図51に 示す構造が得られる。前者の側壁絶縁膜134は図51(b)に示されており、後者の側壁 絶縁膜134は図51(a)と図45(a)に示されている。

【0132】

次に、図52に示すように、ナノワイヤ401に対して斜め方向からイオンを照射する 。その結果、イオン照射でダメージを受けた側壁絶縁膜134をエッチングにより選択的 に除去することができる(図53)。図53に示すように、最上層のナノワイヤ401は 、上部とX方向の側面の側壁絶縁膜134が除去され、残り2つのナノワイヤ401は、 X方向の側面の側壁絶縁膜134が除去される。なお、斜めイオン照射で使用するイオン 種は例えば、Xe(キセノン)である。

[0133]

次に、図54に示すように、SEGにより、最上層のナノワイヤ401の上面および側面と、残り2つのナノワイヤ401の側面に、エピタキシャル層141を形成する。上記 40 斜めイオン照射により、ゲート電極132のX方向の側面の側壁絶縁膜134も除去される。ゲート電極132が例えばポリシリコンである場合には、ゲート電極132のX方向の側面にもエピタキシャル層141が形成されるが、隣接するゲート電極132間のスペースを十分に確保することで、ゲート電極132同士のショートを防ぐことができる。 【0134】

次に、図29および図30の工程により、S/D拡散層113とシリサイド層142を 形成した後、半導体基板101上の全面に層間絶縁膜151を形成する。その後、本実施 形態では、種々のコンタクトプラグ、ビアプラグ、配線層、層間絶縁膜などを形成する処 理を行う。こうして、図45の半導体装置が製造される。 【0135】 (2)第4実施形態の効果

最後に、第4実施形態の効果について説明する。

【0136】

以上のように、本実施形態では、各ナノワイヤ401の周りをゲート絶縁膜131とゲート電極132が取り囲むゲートアラウンド構造のナノワイヤFETを形成する。よって、本実施形態によれば、第3実施形態やその変形例よりもさらに短チャネル効果の抑制効 果が良好なナノワイヤFETを提供することが可能となる。

【0137】

また、本実施形態では、図45(c)に示すように、積層されたナノワイヤ401間の 隙間に層間絶縁膜151が埋め込まれるため、層間絶縁膜151からナノワイヤ401に <sup>10</sup> 上下方向に印加される応力が、ナノワイヤ401間の隙間に層間絶縁膜151がない場合 と比べて増加する。その結果、層間絶縁膜151からの膜応力をより効果的にチャネルに 印加して、チャネル移動度を向上させることが可能となる。

【0138】

(第5実施形態)

図55は、第5実施形態の半導体装置の構造を示す断面図である。図55(a)、図55 (b)はそれぞれ、上述のI-I'線、J-J'線に沿った断面図に相当する。また、図5 5(c)は、フィン111をX方向に垂直な断面で切断した断面図に相当する。 【0139】

本実施形態の半導体装置は、おおむね第2実施形態の半導体装置と同一の構造を有して 20 いる。ただし、本実施形態では、各フィン111内において、SiGe層201のフィン 延伸方向(Y方向)に垂直な側面が、Si層202のフィン延伸方向に垂直な断面に対し 後退している(図55(c)参照)。そして、各フィン111内では、SiGe層201層 が後退している領域に、層間絶縁膜151が埋め込まれている。

【0140】

図55(c)に示す符号L<sub>1</sub>~L<sub>3</sub>は、SiGe層201のY方向の長さを示す。本実施形態では、SiGe層201の上記側面の後退量は、SiGe層201が位置する高さに応じて変化するように設定されている。具体的には、後退量は、SiGe層201の位置が高くなるほど大きくなるように設定されている。その結果、長さL<sub>1</sub>~L<sub>3</sub>は、L<sub>1</sub> L<sub>2</sub> L<sub>3</sub>(ただしL<sub>1</sub>=L<sub>2</sub>=L<sub>3</sub>は除く)となっている。図55(c)には、その一例として、L<sub>1</sub>>L<sub>2</sub>>L<sub>3</sub>となるように形成されたSiGe層201が示されている。

30

40

前述したように、ポリシラザンから形成したシリコン酸化膜を層間絶縁膜151に使用 する場合、D<sub>1</sub>=D<sub>2</sub>=D<sub>3</sub>ならば、上記のSiGe後退量が大きい領域ほど、層間絶縁膜1 51の膜収縮応力が大きくなり、フィン111に対しZ方向の圧縮応力を印加する効果が ある。よって、本実施形態によれば、Si層202間の間隔をD<sub>1</sub> D<sub>2</sub> D<sub>3</sub>とし、かつ 、上述のSiGe後退量をL<sub>1</sub> L<sub>2</sub> L<sub>3</sub>とすることで、n型のフィンFETの(110) )側面チャネル領域の電子移動度をさらに向上させることができる。この場合、最上層の SiGe層201の後退量は、0としてもよい(すなわち、L<sub>3</sub>=フィン長さ)。 【0142】

同様に、ポリシラザンから形成したシリコン酸化膜を層間絶縁膜151に使用する場合で、フィンFETがpFETである場合には、Si層202間の間隔をD<sub>1</sub> D<sub>2</sub> D<sub>3</sub>とし、かつ、上述のSiGe後退量をL<sub>1</sub> L<sub>2</sub> L<sub>3</sub>とすることで、p型のフィンFETの (110)側面チャネル領域のホール移動度をさらに向上させることができる。この場合 、最下層のSiGe層201の後退量は、0としてもよい(すなわち、L<sub>1</sub>=フィン長さ )。

【0143】

また、本実施形態では、Si層202間の間隔がすべて同じ( $D_1 = D_2 = D_3$ )であってもよく、その場合には $L_1 \quad L_2 \quad L_3$ または $L_1 \quad L_2 \quad L_3$ とすることで、フィン111に対しZ方向の応力を印加することができる。

 $\begin{bmatrix} 0 & 1 & 4 & 4 \end{bmatrix}$ 

(1) 第5 実施形態の半導体装置の製造方法

次に、図56~図58を参照し、第5実施形態の半導体装置の製造方法を説明する。 【0145】

(19)

図56~図58は、第5実施形態の半導体装置の製造方法を示す断面図である。図56 (a)~図58(c)は、フィン111をX方向に垂直な断面で切断した断面図に相当する。 【0146】

まず、図34~図37の工程と、S/D拡散層113の形成工程により、半導体基板101上に、第2実施形態と同様の構造を形成する(図56(a))。次に、図56(b)に示すように、半導体基板101上の全面に、SiGe層201の側面の後退処理に利用するための絶縁膜501を堆積する。その結果、フィン1111が絶縁膜501で覆われる。絶縁膜501は、例えばTEOS膜またはPSZ膜である。

10

次に、図56(c)に示すように、ウェットエッチングまたは等方性ドライエッチングに より、絶縁膜501の上面の高さが低くなるよう、絶縁膜501の上面を後退させる。そ の結果、1つ目のSiGe層201が露出する。次に、図57(a)に示すように、選択的 エッチングにより、このSiGe層201の側面を後退させる。

【0148】

次に、図57(b)に示すように、ウェットエッチングまたは等方性ドライエッチングに より、絶縁膜501の上面の高さが低くなるよう、絶縁膜501の上面を後退させる。そ 20 の結果、1つ目のSiGe層201に加えて、2つ目のSiGe層201が露出する。次 に、図57(c)に示すように、選択的エッチングにより、これらSiGe層201の側面 を後退させる。

【0149】

次に、図58(a)に示すように、ウェットエッチングまたは等方性ドライエッチングに より、絶縁膜501を除去する。その結果、1つ目と2つ目のSiGe層201に加えて 、3つ目のSiGe層201が露出する。次に、図58(b)に示すように、選択的エッチ ングにより、これらSiGe層201の側面を後退させる。その結果、長さL<sub>1</sub>~L<sub>3</sub>を有 するSiGe層201が形成される。

【0150】

このように、本実施形態では、絶縁膜501の上面を後退させる処理と、1つ以上のS iGe層201の側面を後退させる処理を、交互に繰り返し実行する。その結果、SiG e層201が位置する高さに応じて側面の後退量が変化する複数のSiGe層201が形 成される。

【0151】

次に、図58(c)に示すように、S/D拡散層113の表面にシリサイド層142を形成した後、半導体基板101上の全面に層間絶縁膜151を形成する。その後、本実施形態では、種々のコンタクトプラグ、ビアプラグ、配線層、層間絶縁膜などを形成する処理を行う。こうして、図55の半導体装置が製造される。

【0152】

なお、本実施形態では、L<sub>1</sub> L<sub>2</sub> L<sub>3</sub>となるようSiGe層201を加工してもよい 。このような加工は例えば、SiGe層201中のGe濃度を、最上層のGe濃度<中位 層のGe濃度<最下層のGe濃度と設定しておくことで実現可能である。

【0153】

また、図56(a)の構造の形成後にすぐに、3つのSiGe層201の後退処理を同時 に行うことでも、 $L_1 ~ L_3$ の大小関係を $L_1 ~ L_2 ~ L_3$ または $L_1 ~ L_2 ~ L_3$ にすることが 可能である。これは、SiGe層201の後退処理でのSiGeのエッチング速度が、S iGe層201中のGe濃度やSiGe膜厚に依存することを利用するものである。具体 的には、Ge濃度がすべてのSiGe層201で均一な場合、SiGe膜厚が薄いほどS iGeのエッチング速度が遅くなり、D<sub>1</sub> D<sub>2</sub> D<sub>3</sub>の場合には $L_1 ~ L_2 ~ L_3$ となる。ま 30

30

た、SiGe層201中のGe濃度が、最上層のGe濃度<中位層のGe濃度<最下層のGe濃度である場合、D<sub>1</sub> D<sub>2</sub> D<sub>3</sub>の場合にはやはりL<sub>1</sub> L<sub>2</sub> L<sub>3</sub>となる。同様にしてL<sub>1</sub> L<sub>2</sub> L<sub>3</sub>とすることもでき、このようなプロセスを用いることでL<sub>1</sub>~L<sub>3</sub>の大小関係を形成する工程を大幅に短縮することが可能となる。

【0154】

(2)第5実施形態の効果

最後に、第5実施形態の効果について説明する。

【0155】

以上のように、本実施形態では、SiGe層201の上記側面の後退量を、SiGe層 201が位置する高さに応じて変化するように調整することで、間隔D<sub>1</sub>~D<sub>3</sub>を調整する <sup>10</sup> 場合と同様に、フィンFET内のチャネル領域のキャリア移動度を向上させることが可能 となる。

【0156】

本実施形態では、積層したSi層202の隙間にも層間絶縁膜151を埋め込むことで、層間絶縁膜151からSi層202に上下方向に印加される応力が、Si層202の隙間に層間絶縁膜151が埋め込まれていない場合と比べて増加する。このため、層間絶縁膜151からの膜応力をより効果的にチャネルに印加してチャネル移動度を向上させることが可能となる。

【0157】

以上、第1から第5実施形態について説明したが、これらの実施形態は、例として提示 20 したものであり、発明の範囲を限定することを意図したものではない。これらの実施形態 は、その他の様々な形態で実施することができる。また、これらの実施形態に対し、発明 の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことにより、様々な変形例 を得ることもできる。これらの形態や変形例は、発明の範囲や要旨に含まれており、特許 請求の範囲及びこれに均等な範囲には、これらの形態や変形例が含まれる。

【符号の説明】 【0158】

101:半導体基板、102:素子分離絶縁膜、111:フィン、

112:パンチスルーストッパ拡散層、113:ソース / ドレイン拡散層、

121:ハードマスク層、131:ゲート絶縁膜、132:ゲート電極、

133: キャップ層、134: 側壁絶縁膜、

141:エピタキシャル層、142:シリサイド層、

151:層間絶縁膜、161:絶縁膜、162:保護膜、163:保護膜、

201:SiGe層、202:Si層、

301:絶縁膜、302:パッド部、303:SiGe残存領域、

401:ナノワイヤ、501:絶縁膜













【図4】





→ X



121

Ż

111

121

Ø

/ 111 \_\_ 101



(a)

(b)







(b)







(b)



【図8】

х

х



х

х



(a)

【図10】







121

111

112

121

- 131

102

101

111



【図11】



(a)

【図12】

(b)



121

121

112  $\mathbb{N}$  121

 $\sim$ 

111

111







(b)

(a)

- X

·х

【図14】









【図15】



121

121

【図16】

(a)

(b)









Х

х

【図17】

161-112-

(a)

(a)

(b)

Ζ

JŚ

- X

x

【図18】





121

- 133

- 132

131

102

- 101

121

111

111



【図19】





(a)

(b)

【図20】









(a)

【図21】

(a)

(a)

(b)

Z

- X

121 121 133 132 161 112 101 111 111 【図22】







【図23】





121

121

(a)

х

Х

(b)

【図24】



х





【図25】

(a)

(a)

(b)

(27)

【図26】





121

121

D

D l

111

121

111

121

121

111

-133

132

131

102

101

Z ≰

Ž

Х

- x

121

111

161 112



【図27】



14

14

141

161 -112 -

(b)



x

131

‡D3

:‡ D₂

⊈ D1

102

101

Z



(a)

(b)

【図28】





z

х

121

111

- 133

132

131

102

101

(28)

(a) 112-112-111









【図31】



【図32】



【図33】

(a)

(b)

(c)



【図34】













111

121

111

121





Х





(30)

Х

【図38】









D2

102 101



【図39】



【図40】





(31)

Ż

⊢ X

(a)

112

121

111

121

111

301

102

101

【図42】







【図43】







301 301

> 301 \_\_\_\_\_102

> > - 101

【図44】

<del>~</del> Χ

- X



\_ 101

- 101

х

【図45】

【図46】





121

121









(b)







【図48】

(a)

**-** X



【図49】



【図50】

(33)







【図51】



(b)



Ζ







134

(b)

(34)

【図54】

(a)

(b)









Z ≰

→ Y

【図55】







【図58】





フロントページの続き

(51) Int.CI.

FΙ		
H 0 1 L	27/08	321D
H 0 1 L	29/06	601N

(72)発明者 岡 野 王 俊 東京都港区芝浦一丁目1番1号 株式会社東芝内

審査官 宇多川 勉

(56)参考文献 特開2009-054705(JP,A) 特開2009-259865(JP,A) 特開2009-259865(JP,A) 特開2009-239167(JP,A) 特開2007-207837(JP,A) 特開2007-294757(JP,A) 特開2005-045263(JP,A) 特開2003-324200(JP,A) 特開2003-324200(JP,A) 特開2004-128508(JP,A) 特開2011-029503(JP,A) 特開2011-029503(JP,A) 特開2007-509496(JP,A) 米国特許出願公開第2007/0231997(US,A1) 米国特許出願公開第2006/0022268(US,A1)

(58)調査した分野(Int.Cl., DB名)

H 0	1	L	2	1	/	3	3	6		
Η0	1	L	2	1	/	8	2	3	8	
H 0	1	L	2	7	/	0	9	2		
H 0	1	L	2	9	/	0	6			
H 0	1	L	2	9	/	7	8			