## (12) 公開特許公報(A)

(11)特許出願公開番号

## (19) 日本国特許庁(JP)

## 特開2007-189131 (P2007-189131A)

(43) 公開日 平成19年7月26日 (2007.7.26)

(51) Int.Cl.			FI		テーマコード (参考)
H01L	27/146	(2006.01)	HO1L 27/14	А	4M118

審査請求 未請求 請求項の数 8 OL (全 31 頁)

(21) 出願番号 (22) 出願日	特願2006-7190 (P2006-7190) 平成18年1月16日 (2006.1.16)	(71) 出願人	000004112 株式会社ニコン 東京都千代田区丸の内3丁目2番3号		
		(74)代理人	100078189 弁理士 渡辺 隆男		
		(74)代理人	100119839		
			弁理士 大澤 圭司		
		(72)発明者 	成开 祖 東京都千代田区丸の内3丁目2番3号 株		
			式会社ニコン内		
		Fターム (参	考) 4M118 AB01 BA14 CA03 CA04 CA18		
			DA31 EA01 EA06 EA14 FA06		
			FA26 FA28 FA33 GC07		

(54) 【発明の名称】固体撮像素子

(57)【要約】

【課題】第1導電型の半導体上に、より低濃度の第1導 電型のウエルを設け、このウエルに光電変換部を配置さ せた固体撮像素子において、クロストークが低減された まま各色の信号出力の増大された固体撮像素子を提供す る。

【解決手段】本発明の固体撮像素子は、第1導電型の第 1半導体層と、前記第1半導体層の上に配置され前記第 1半導体層より第1導電型の不純物濃度が低濃度である第 2半導体層と、前記第2半導体層の内部に配置される第 2導電型のバリア層を有し、前記バリア層は最も長波長 の色に対応するカラーフィルタが配置される光電変換部 以外の光電変換部の下に設けられ、且つ、アクティブ領 域の下に配置されるバリア層の方が分離領域の下に配置 されるバリア層よりも前記第1半導体層側に配置される



【選択図】図2

【特許請求の範囲】

【請求項1】

第1導電型の第1半導体層と、

前記第1半導体層の上面に配置され、前記第1半導体層より第1導電型の不純物濃度が低 濃度である第2半導体層と、

前記第 2 半 導 体 層 の 内 部 に 配 置 さ れ 、 前 記 第 2 半 導 体 層 よ り 不 純 物 濃 度 が 高 濃 度 で あ る 第 2 導 電 型 の バ リ ア 領 域 層 と を 有 し 、

入射光量に応じて電荷を生成し蓄積する光電変換部を少なくとも有するアクティブ領域、 前記光電変換部と対応して配置され所定の色に対応する波長の入射光を透過するカラーフ

ィ ル タ 、 及 び 、 前 記 ア ク テ ィ ブ 領 域 間 を 電 気 的 に 分 離 す る 分 離 領 域 と を 含 む 画 素 が 前 記 第 2 半 導 体 層 の 表 面 に 二 次 元 状 に 複 数 配 置 さ れ 、

前 記 バ リ ア 領 域 層 は 、 最 も 長 波 長 の 色 に 対 応 す る 前 記 カ ラ ー フ ィ ル タ が 配 置 さ れ る 光 電 変 換 部 以 外 の 光 電 変 換 部 の 下 に 設 け ら れ 、

前記アクティブ領域の下に配置される前記バリア領域層は、前記分離領域の下に配置され る前記バリア領域層よりも前記第1半導体層側に配置されることを特徴とする固体撮像素 子。

【請求項2】

前記光電変換部は、第2導電型の電荷蓄積層を有し、

前記アクティブ領域は、前記電荷蓄積層に蓄積された電荷を転送する転送ゲート部と、前記転送ゲート部の動作により前記電荷蓄積層と電気的に接続され前記電荷蓄積層に蓄積さ20 れた電荷が転送されるフローティング拡散部と、前記フローティング拡散部に転送された 電荷に対応する信号を出力する画素アンプ部と、前記フローティング拡散部を一定電位に リセットするリセットトランジスタと、画素を選択する選択トランジスタとをさらに有し

前記分離領域には選択酸化によるシリコン酸化膜が配置されることを特徴とする請求項1 に記載の固体撮像素子。

【請求項3】

前 記 ア ク テ ィ ブ 領 域 は 、 前 記 光 電 変 換 部 が 少 な く と も 配 置 さ れ る 第 1 の ア ク テ ィ ブ 領 域 と

前記画素アンプ部、及び、前記選択トランジスタとが少なくとも配置される第2のアクテ 30 ィブ領域とを有し、

前記第1のアクティブ領域と前記第2のアクティブ領域とは、前記選択酸化によるシリコン酸化膜によって電気的に分離されていることを特徴とする請求項2に記載の固体撮像素子。

【請求項4】

前記バリア領域層と前記第2半導体層表面との間には前記第1導電型のクロストーク防止 層が配置されることを特徴とする請求項1乃至請求項3のいずれかに記載の固体撮像素子

【請求項5】

前記画素から信号を出力するための回路がさらに配置され、前記回路は、

40

前記第2半導体層に配置されるMOSトランジスタと、

前記第2半導体層表面に第2導電型のウエル領域を設け、該第2導電型のウエル領域に配置されるMOSトランジスタと、

前記第2半導体層とは電気的に分離される第1導電型のウエル領域を設け、該第1導電型 のウエル領域に配置されるMOSトランジスタと、

を有することを特徴とする請求項1乃至請求項4のいずれかに記載の固体撮像素子。 【請求項6】

前記第1半導体層の不純物濃度は、1E18cm3以上であり、前記第2半導体層の不純 物濃度は、前記第1半導体層の不純物濃度に比べて1/10以下であることを特徴とする 請求項1乃至請求項5のいずれかに記載の固体撮像素子。

【請求項7】

第1導電型の第1半導体層と、

前記第1半導体層の上に配置され、前記第1半導体層より第1導電型の不純物濃度が低濃 度である第2半導体層と、

入射光量に応じて電荷を生成し蓄積する光電変換部、及び、前記光電変換部と対応して配 置され所定の色に対応する波長の入射光を透過するカラーフィルタとを少なくとも有する 画素が前記第2半導体層の表面に二次元状に複数配置され、

最も長波長の色に対応する前記カラーフィルタが配置される光電変換部の下には、その他 の カ ラ ー フ ィ ル タ が 配 置 さ れ る 光 電 変 換 部 の 下 よ り も 厚 さ の 厚 い 前 記 第 2 半 導 体 層 が 配 置 されることを特徴とする固体撮像素子。

【請求項8】

前記 第 2 半 導 体 層 表 面 と 前 記 第 1 半 導 体 層 との 間 少 な く と も 一 部 に は 、 第 1 導 電 型 の ク ロ ストーク防止層が配置されることを特徴とする請求項7に記載の固体撮像素子。

【発明の詳細な説明】

【技術分野】

 $\begin{bmatrix} 0 & 0 & 0 & 1 \end{bmatrix}$ 

本発明は、カラーフィルタを有する固体撮像素子に関するものである。

【背景技術】

 $\begin{bmatrix} 0 & 0 & 0 & 2 \end{bmatrix}$ 

近年、ビデオカメラや電子カメラが広く一般に普及している。これらのカメラには、C 20 CD型、CMOS型等の固体撮像素子が使用されている。固体撮像素子は、光電変換部を 有する画素がマトリクス状に複数配置されており、各画素の光電変換部にて信号電荷を生 成する。各光電変換部の間は、分離領域によって電気的に分離されている。CMOS型の 固体撮像素子は、各画素に画素アンプを有し、信号電荷に対応する電気信号を生成し出力 する。

[0003]

生成され蓄積された信号電荷は、光電変換部に隣接して配置される転送部の動作に従い 、電荷蓄積部からCCDまたは画素アンプに転送される。そして、信号電荷または信号電 荷に応じた電気信号がCCDや信号線を介して外部に出力される。

 $\begin{bmatrix} 0 & 0 & 0 & 4 \end{bmatrix}$ 

C M O S 型の固体撮像素子は、 C M O S を形成するために N 型のシリコン基板上に P 型 のウェルを設け、 P型ウエルに画素領域を配置することが広く行われている。しかしなが ら、上記のようなN型のシリコン基板上にP型のウエルを設ける構成は、感度(即ち、入 射量に対する発生する電荷の量))不足になる傾向がある。

[0005]

これは、 P型のウエル中で発生した電荷がN型シリコン基板に取り込まれ、信号電荷と して寄与しない成分が生ずるためである。このため、P型シリコン基板上にこれより低濃 度のP型ウエルを配置させる構成が提案されている(例えば特許文献1)。  $\begin{bmatrix} 0 & 0 & 0 & 6 \end{bmatrix}$ 

また、 カラー 信号を得る 固体 撮像 素子 は、 画 素 の 光 電 変 換 部 の 上 部 に 所 定 の カ ラー フィ ルタを有している。カラーフィルタは、RGB系においては赤(R)、緑(G)、青(B )のいずれかが、補色系においてはシアン、マゼンタ、イエロ-のいずれかが、光電変換 部に対応して配置される。さらに、4色以上のカラーフィルタを用いることもある。 

ところで、このようにカラー信号を得る固体撮像素子は、波長の長い光(RGB系なら R)に対する感度が低いことが知られている。これは、波長が長い光ほど半導体の表面か ら深い位置まで侵入して光電変換するためである。深い位置で光電変換すると、電荷は、 ドリフトする距離が長くなるため所望の光電変換部に到達する確率が低くなる。  $\begin{bmatrix} 0 & 0 & 0 & 8 \end{bmatrix}$ 

このため、波長の長い光は感度が低下する。また、このような電荷が隣接する画素の光 50

10

電変換部に到達すると、クロストークとなる。近年、画素サイズを縮小化してより解像度 を向上させることが望まれている。しかし、画素サイズが縮小化されると、隣接する光電 変換部間の距離も縮小され、波長の長い光によって生成されるクロストーク成分が増大し 、SN比は悪化する。

【 0 0 0 9 】

そこで、特許文献2においては、Rのカラーフィルタが配置される光電変換部(以下、 R画素、R光電変換部、或は単にRと記載する。B、Gについても同様)以外の光電変換 部の下部にバリア領域を配置させ、Rのカラーフィルタから入射して隣接する光電変換部 に進入してクロストークとなる電荷を阻止することによって、SN比を向上させることが 提案されている。

【特許文献1】特開2002-170945号公報

【特許文献 2 】特開 2 0 0 4 - 1 5 2 8 1 9 号公報

【発明の開示】

【発明が解決しようとする課題】

[0010]

特許文献1に従ってP型半導体基板に低濃度のP型ウエルを設け、特許文献2に従って バリア領域を配置させるなら、光出力が向上しクロストークの低減された固体撮像素子が 得られるはずである。

しかしながら、実際にはRの感度は向上しクロストークは低減されるものの、R以外の光 信号の出力値が小さくなってしまうという新たな問題点が生じていた。

[0011]

本発明は、このような問題点に鑑みてなされたものであり、クロストークが低減されたまま、各色の信号出力が増大される固体撮像素子を提供する。

【課題を解決するための手段】

【 0 0 1 2 】

本発明者は、更なる研究の結果、上記特許文献に開示されている構成では、バリア領域 が分離領域の最下部より光電変換部側に設けられており、これが上記問題点の原因である ことを突き止め、発明するに至った。すなわち、上記の構成では、 R 以外の光電変換部は 、表面からの幅が十分ではなく光電変換する領域が少なくなってしまっていた。よって、 従来の構成では、入射する光が効率良く光電変換されていなかったのである。

そこで、本発明の第1の態様による固体撮像素子は、第1導電型の第1半導体層と、前記 第1半導体層の上面に配置され前記第1半導体層より第1導電型の不純物濃度が低濃度で ある第2半導体層と、前記第2半導体層の内部に配置され前記第2半導体層より不純物濃 度が高濃度である第2導電型のバリア領域層とを有し、入射光量に応じて電荷を生成し蓄 積する光電変換部を少なくとも有するアクティブ領域と前記光電変換部と対応して配置さ れ所定の色に対応する波長の入射光を透過するカラーフィルタ及び前記アクティブ領域間 を電気的に分離する分離領域とを含む画素が前記第2半導体層の表面に二次元状に複数配 置され、前記バリア領域層は最も長波長の色に対応する前記カラーフィルタが配置される 光電変換部以外の光電変換部の下に設けられ、前記アクティブ領域の下に配置される前記 川ア領域層は前記分離領域の下に配置される前記バリア領域層よりも前記第1半導体層 側に配置されることを特徴とする。

この構成により、クロストークが低減されたまま、光電変換を行う厚さ方向の幅が増大し て入射光を効率よく光電変換することが可能となる。このため、光信号の出力が増大する

[0013]

本発明の第2の態様による固体撮像素子は、前記第1の態様において、前記光電変換部 は第2導電型の電荷蓄積層を有し、前記アクティブ領域は前記電荷蓄積層に蓄積された電 荷を転送する転送ゲート部と前記転送ゲート部の動作により前記電荷蓄積層と電気的に接 続され前記電荷蓄積層に蓄積された電荷が転送されるフローティング拡散部と前記フロー ティング拡散部に転送された電荷に対応する信号を出力する画素アンプ部と前記フローテ

30

10

20

40

ィング拡散部を一定電位にリセットするリセットトランジスタと画素を選択する選択トラ ンジスタとをさらに有し、前記分離領域には選択酸化によるシリコン酸化膜が配置される ことを特徴とする。

(5)

【0014】

ある画素から入射した光よって生成された電荷が隣接する画素の光電変換部に進入すれ ば、そのような電荷はクロストークとなる。しかし、このような電荷が同一内の画素にお いても悪影響を及ぼすこともある。つまり、画素内に光電変換部以外の能動素子が配置さ れ、そのような能動素子に不要な電荷が進入すると誤動作等の悪影響を及ぼし、能動素子 を不安定な状態にする。本態様のように画素内に複数の能動素子を有する構成では、単に クロストーク低減に留まらず、画素内の光電変換部以外の能動素子にノイズとなる電荷が 侵入することが防止され、よって、能動素子をより安定的な状態に保持することが可能と なる。また、分離領域にいわゆるLOCOS酸化膜を用いると、段差を有するバリア領域 層の形成が容易となる。

【0015】

本発明の第3の態様による固体撮像素子は、前記第2の態様において、前記アクティブ 領域は、前記光電変換部が少なくとも配置される第1のアクティブ領域と、前記画素アン プ部及び前記選択トランジスタとが少なくとも配置される第2のアクティブ領域とを有し 、前記第1のアクティブ領域と前記第2のアクティブ領域とは前記選択酸化によるシリコ ン酸化膜によって電気的に分離されていることを特徴とする。

本態様は、第1のアクティブ領域に電荷蓄積部を有する光電変換部を配置させ、第2のア 2 クティブ領域にはノイズを嫌う能動素子を配置さるものである。この構成により、画素ア ンプ及び選択トランジスタに上記のノイズが侵入することは、更に困難となり、より安定 的な動作が保持される。

[0016]

本発明の第4の態様による固体撮像素子は、前記第1から第3のいずれかの態様において、前記バリア領域層と前記第2半導体層表面との間には前記第1導電型のクロストーク防止層が配置されることを特徴とする。この構成により、クロストークは、さらに低減される。

[0017]

本発明の第5の態様による固体撮像素子は、前記第1から第4のいずれかの態様におい 30 て、前記画素から信号を出力するための回路がさらに配置され、前記回路は、前記第2半 導体層に配置されるMOSトランジスタと、前記第2半導体層表面に第2導電型のウエル 領域を設け該第2導電型のウエル領域に配置されるMOSトランジスタと、前記第2半導 体層とは電気的に分離される第1導電型のウエル領域を設け該第1導電型のウエル領域に 配置されるMOSトランジスタとを有する。

本発明の第6の態様による固体撮像素子は、前記第1から第5のいずれかの態様において、前記第1半導体層の不純物濃度は1E18cm3以上であり、前記第2半導体層の不純物濃度は前記第1半導体層の不純物濃度に比べて1/10以下であることを特徴とする。 【0018】

本発明の第7の態様による固体撮像素子は、第1導電型の第1半導体層と、前記第1半 40 導体層の上に配置され前記第1半導体層より第1導電型の不純物濃度が低濃度である第2 半導体層と、入射光量に応じて電荷を生成し蓄積する光電変換部及び前記光電変換部と対応して配置され所定の色に対応する波長の入射光を透過するカラーフィルタとを少なくと も有する画素が前記第2半導体層の表面に二次元状に複数配置され、最も長波長の色に対応する前記カラーフィルタが配置される光電変換部の下にはその他のカラーフィルタが配置される光電変換部の下にはその他のカラーフィルタが配置される光電変換部の下よりも厚さの厚い前記第2半導体層が配置されることを特徴とする。

[0019]

このような構成においても、第1の態様と同様にクロストークが低減されたまま、光電 変換を行う厚さ方向の幅が増大して入射光を効率よく光電変換することが可能となる。こ 50

のため、光信号の出力が増大する。

また、 第 7 の 態 様 に お い て 、 前 記 第 2 半 導 体 層 表 面 と 前 記 第 1 半 導 体 層 と の 間 少 な く と も 一 部 に は 、 第 1 導 電 型 の ク ロ ス ト ー ク 防 止 層 が 配 置 さ れ て も 良 い 。

(6)

【発明の効果】

【0020】

本発明によれば、光電変換を行う厚さ方向の幅が増大して入射光を効率よく光電変換し、 且つ、クロストークを低減することが可能となる。このため、光信号の出力が増大する。 【発明を実施するための最良の形態】

 $\begin{bmatrix} 0 & 0 & 2 & 1 \end{bmatrix}$ 

以下、本発明による固体撮像素子について、図面を参照して説明する。

[第1の実施形態]

図1は、本発明の第1の実施形態に係る固体撮像素子の2×2個の画素概略平面図であ る。各配線電極は略して記載している。また、前記した通り「R」はRのカラーフィルタ を有する画素(又は光電変換部。以下、同様)を「G」はGのカラーフィルタを有する画 素を「B」はBのカラーフィルタを有する画素を示している。ここではカラーフィルタは ベイヤー配列にされている。しかし、これに限らずストライプ配列にしても構わない。 【0022】

各画素2は、光電変換部3、転送トランジスタ4、画素アンプ5、行選択トランジスタ 6、リセットトランジスタ7を有している。ここでは、転送トランジスタ4、画素アンプ 5、行選択トランジスタ6、リセットトランジスタ7のいずれもNMOSトランジスタを 用いている。

【0023】

符号31、32、38、39及び40は、各トランジスタの一部となっているN型不純物拡散領域であり、符号33、34、35及び36は、ポリシリコンによる各トランジスタのゲート(電極)である。なお、符号38は、電源電圧VDDが印加される電源拡散部であり、符号31、32は、後述するようにフローティング拡散部である。 【0024】

光電変換部3は、電荷蓄積層44と空乏化防止層43からなる埋め込み型フォトダイオードである(図2参照)。光電変換部3に対応してR、G、Bのいずれかのカラーフィルタが配置される。なお、ここでは、RGB系のカラーフィルタとしたが、それに限られるものではなく、補色系のカラーフィルタを用いても良い。また、埋め込みフォトダイオードに代えて、空乏化防止層の無いフォトダイオードにしても良い。

[0025]

光電変換部3は、カラーフィルタを透過して入射した光を光電変換し、生じた電荷を電 荷蓄積層44に蓄積する。光電変換部3の電荷蓄積層44に蓄積された電荷は、転送トラ ンジスタ4がオン状態とされることによってフローティング拡散部31、32に転送され る。

[0026]

転送トランジスタ4は、光電変換部3の電荷蓄積層44をドレイン、一方のフローティング拡散部31をソースとしたMOSトランジスタである。転送トランジスタ4は、その 40 ゲート33(以下、転送ゲートと称す)に印加される駆動信号により駆動される。 【0027】

フローティング拡散部31、32は、転送ゲート33と隣接配置される第1のフローティング拡散部31と、第1のフローティング拡散部31とは分離領域46によって隔てられた第2のフローティング拡散部32とを有し、それらは配線電極37によって電気的に接続されている。また、フローティング拡散部31、32は、配線電極37によって画素アンプ5のゲート35と電気的に接続されている。

【0028】

画素アンプ5は、電源拡散部38をドレイン、拡散領域39をソースとするMOSトランジスタである。上記のように、画素アンプ5のゲート35は、フローティング拡散部3 50

10

1、32(転送トランジスタ4のソース)に接続されている。そして画素アンプ5は、そ のゲートの電圧に応じた電気信号を出力する。したがって、画素アンプ5は、光電変換部 3で生成された電荷の量に応じた電気信号を出力する。

[0029]

行選択トランジスタ6は、拡散領域39をドレイン、拡散領域40をソースとするMO S トランジスタである。 行 選 択 トランジスタ 6 は、オン状態にされることで 画 素 アンプ 5 の出力を垂直信号線22に出力する。すなわち、画素アンプ5と行選択トランジスタ6に よってソースフォロワによる読み出しが可能となっている。

 $\begin{bmatrix} 0 & 0 & 3 & 0 \end{bmatrix}$ 

リセットトランジスタ7は、電源拡散部38をドレイン、第2のフローティング拡散部 10 32をソースとするMOSトランジスタである。リセットトランジスタ7は、オン状態に されることでフローティング拡散部31、32に蓄積されている電荷をリセットする。 図2は、図1のB-B'部における断面図である。なお、シリコン酸化膜より上方部の構 成は省略している。実際には、シリコン酸化膜45、48の上方部には配線電極、保護膜 、カラーフィルタ等が配置されている。

 $\begin{bmatrix} 0 & 0 & 3 & 1 \end{bmatrix}$ 

本 固 体 撮 像 素 子 は 、 不 純 物 濃 度 が 高 濃 度 で あ る P 型 シ リ コ ン 基 板 4 1 に 、 そ れ よ り 低 濃 度である P 型エピタキシャル層 4 2 が配置される。即ち、第1 導電型の第1半導体層と、 第1 導 電 型 の 第 2 半 導 体 層 とに よって 一 つ の 基 体 を な し て い る 。 P 型 エ ピ タ キ シ ャ ル 層 4 2の厚さは、 6 マイクロメートルである(後述する図 3 にて算出。過度期的濃度の領域も 含む)。ただし、これに限られるものではなく、5-12マイクロメートルの範囲なら良 61.

[0032]

P 型 シリコン 基 板 4 1 の 不 純 物 濃 度 は 1 E 1 8 / c m 3 (単 位 立 方 センチ メート ル 当 た り10の18乗。以下同様。)であり、P型エピタキシャル層42の不純物濃度(以下、 単に濃度と記載する)は、1E15/cm3である。しかし、これらの濃度に限定されず P型シリコン基板 4 1 の 濃度は、 1 ∈ 1 6 から 5 ∈ 2 0 / c m 3の 範囲で、 P型エピタ キシャル層42の濃度は、それより低濃度であれば良い。

[0033]

このように本固体撮像素子1は、 P型シリコン基板 4 1の濃度の方がその上部に配置さ れるP型エピタキシャル層42より高濃度とされている。一方、光電変換によって発生し 信号となる電荷は、ここでは電子であり、ポテンシャルの高い方へ移動して行く。P型不 純物が高濃度に含まれる P 型シリコン基板 4 1 は、 P 型エピタキシャル層 4 2 に比べてポ テンシャルが低い。このため、P型エピタキシャル層42で生成される電荷(電子)は、 ドリフトしても、基板側ではなく、P型エピタキシャル層42の表面側に導かれる。P型 エピタキシャル層42の表面側には光電変換部3が配置されている。したがって、上記の 構成により、基板側に吸収される電荷が少なくなり、高い光出力が得られる。 [0034]

P型エピタキシャル層42の濃度は、P型シリコン基板41より低濃度であれば上記の 効 果 が 得 ら れ る 。 し か し 、 P 型 シ リ コ ン 基 板 4 1 の 濃 度 が 1 E 1 8 / c m 3以 上 で あ り 、 P 型 エ ピ タ キ シ ャ ル 層 4 2 の 濃 度 が P 型 シ リ コ ン 基 板 4 1 の 濃 度 の 1 / 1 0 以 下 の 濃 度 で あれば、2つの濃度差によって生ずるポテンシャル差の絶対値は十分に大きく、より好ま しい。

[0035]

光 電 変 換 部 3 R 、 3 G は 、 N 型 の 電 荷 蓄 積 層 4 4 と 、 そ の 上 面 に P 型 の 空 乏 化 防 止 層 4 3 とを有する埋め込み型フォトダイオードである。なお、 R のカラーフィルタを有する光 電 変 換 部 を 光 電 変 換 部 3 R 、 G の カ ラ ー フ ィ ル タ を 有 す る 光 電 変 換 部 を 光 電 変 換 部 3 G 、 Bのカラーフィルタを有する光電変換部を光電変換部 3 Bと記載する。電荷蓄積層 4 4 の 厚さは0.3マイクロメートルであり、濃度は5E16から5E17/cm3の範囲であ る。また、空乏化防止層43の厚さは0.2マイクロメートルであり、濃度は1E18か 20

ら1 E 1 9 / c m 3の範囲である。

[0036]

空乏化防止層43の上面には薄いシリコン酸化膜45が配置される。ここでは、膜厚を 0.05マイクロメートルとしている。各画素間は、分離領域46で電気的に分離されて いる。分離領域46には、厚いLOCOSシリコン酸化膜(以下、LOCOS酸化膜)4 8と、その下部におよそ0.5マイクロメートルの厚さのP型不純物による分離拡散49 が配置される。LOCOS酸化膜48の膜厚は、0.8マイクロメートルである。しかし 、これに限るものではない。また、LOCOS酸化膜で十分に分離されるなら、分離拡散 49を配置する必要は必ずしも無い。

上記のように、ここでは、分離領域46に選択酸化(LOCOS)によるシリコン酸化 膜48とその下の分離拡散49を用いている。しかし、トレンチによる分離などを用いて もよい。

【0038】

図3(a)は、図2におけるE-E'部分の正味の不純物濃度分布図であり、図3(b)は、図2におけるF-F'部分の正味の不純物濃度分布図である。いずれも縦軸に濃度、横軸に基体表面(空乏化防止層の表面)からの深さを示している。なお、縦軸は、対数表示で規格化をしている。本図より明白なとおり、光電変換部3G(及び、図2に図示されていない光電変換部3B)の下には、厚さが約1マイクロメートルのバリア領域層47 が配置される。

【 0 0 3 9 】

図3(a)から理解されるように、バリア領域層47は、光電変換部3Rの下には配置 されない。また、図3(b)から理解されるように、バリア領域層47は、表面からおよ そ4マイクロメートルの深さに配置されている(即ち、図2のd1は、4マイクロメート ルである)。また、表面からおよそ0.5マイクロメートルの深さに電荷蓄積層44とP 型ウエル層42とのPN接合がある。

バリア領域層47は、P型エピタキシャル層42と同じP型の導電型であり、これより 高濃度である。ここでは、ピーク濃度を3E17/cm3としている。しかし、バリア領 域層47のピーク濃度は、P型エピタキシャル層42より高濃度であればよい。ただし、 P型エピタキシャル層42の濃度の10倍以上が好ましい。 【0041】

前記したように、光電変換されて信号となる電荷は、ここでは電子であり、ポテンシャルの低いP型不純物が高濃度である領域には導かれにくい。したがって、バリア領域層47が存在するため、光電変換部3Rから入射した光72により発生する電荷76は、隣接する光電変換部3Gに向かってドリフトすることが困難になる。以下、これを説明する。 【0042】

光電変換部3Rより入射した光51は、波長が長いのでP型エピタキシャル層42の深 部で電荷(電子)52を発生させる。電荷52は、P型シリコン基板41が高濃度である ためP型シリコン基板41から遠ざかるようにP型エピタキシャル層42中をドリフトす る。

【0043】

光電変換部3 Rの下にはバリア領域層47が配置されておらず、多くの電荷は、光電変換部3 Rの電荷蓄積層44に導かれRの信号となる。残りの電荷52のうち、隣接する光電変換部3 G に向かってドリフトする電荷52は、低いポテンシャル(高濃度)であるバリア領域層47に向かうことになる。このため、バリア領域層47は、障壁となって電荷52のドリフトを遮る。つまり、電荷52は、たとえ一時的に3G に向かってドリフトしても、より高いポテンシャルである光電変換部3Rの電荷蓄積部44 に向かってドリフトすることになる。したがって、クロストークが低減される。

10

20

30

50

さらに、クロストークが低減されるばかりではなく、同一画素内の各トランジスタにノ イズとなる電荷が侵入することが防止される。よって、同一画素内の各トランジスタをよ り安定的な状態に保持することが可能となる。

【0045】

また、バリア領域層47は、P型ウエル層42の内部であって、分離拡散49及び電荷 蓄積層44と隔てて配置される。図3(b)から明らかのように、この間隔は、およそ2 マイクロメートルである。このように、光電変換部3G、3Bの下には、十分な厚さのP 型エピタキシャル層42が配置される。したがって、入射光が光電変換される空乏層が十 分得られる。このため、生成される電荷量が増大し、これに伴い光出力値が増加する。 さらに、光電変換部3G、3Bの下に配置されるバリア領域層47は、分離領域46の下 に配置されるバリア領域層47よりもP型シリコン基板41側に配置される。即ち、バリ ア領域層47は、電荷蓄積層44の下に配置される深さd1と、分離領域46の下に配置 される深さd2が異なる。これにより、分離領域46において段差が生じている。なお、 この段差の値(d1.d2)は、およそ0.4マイクロメートルであり、LOCOS酸化 膜48の1/2である。

[0046]

このような段差が生じているため、さらにクロストークが低減される。つまり、光電変換部3Rの下で発生する電荷52がG隣接する光電変換部3Gに向かってドリフトしてクロストークとなるには、分離領域46の下を通過せねばならない。しかし、その通路は、分離拡散層49とバリア領域層47との僅かの幅d3である。しかも、分離拡散層49及びバリア領域層47はP型不純物濃度が高濃度(したがってポテンシャルが低い)であり、電子は通過するのが困難となる。このため、光電変換部3G、3Bの下には十分な厚さのP型エピタキシャル層42が配置されて光出力値が増加するとともに、上記段差によりクロストークが低減される。

【0047】

上記のように、この段差は、ここではおよそ0.4マイクロメートルである。しかし、 この段差は0.3マイクロメートルでも効果があり、また、段差が大きいほど効果も大き い。なお、本実施形態において、LOCOS酸化膜48の膜厚が0.8マイクロメートル 、分離拡散層49の厚さが0.5マイクロメートルであるので、d3は1.1マイクロメ ートルとなる。しかし、LOCOS酸化膜48の膜厚や、分離拡散層49の厚さを変える ことにより、d3の幅は、より狭くされてもよい。d3の幅は、1.5マイクロメートル 以下であるのが好ましい。

【0048】

また、この段差は、LOCOS酸化膜48を用いて形成されている。このため、段差の あるバリア領域層47が一度のイオン注入により容易に形成することが可能となる。後述 するとおり、バリア領域層47は、イオン注入により形成される。イオン注入では、シリ コン酸化膜の厚さが厚いほど、シリコン表面からイオンが注入される距離が低減される。 分離領域46にはLOCOS酸化膜48が配置されており、分離領域46は、その他の領 域よりシリコン酸化膜の厚さが大きい。したがって、分離領域46は、その他の領域より もイオンが到達する深さ低減させる。このため、分離領域46とその他の領域とでバリア 領域層47の深さに段差が生ずる。

【0049】

ここでは、バリア領域層47を形成する製造工程において、分離領域46の酸化膜(L OCOS酸化膜48)を0.8マイクロメートルとし、光電変換部3上のシリコン酸化膜 をプロテクト膜として0.05マイクロメートル配置させている。このため、薄いシリコ ン酸化膜の下に注入されるイオンは、厚いLOCOS酸化膜48の下に注入されるイオン より、およそ0.4マイクロメートルほど深く注入される。このように、シリコン酸化の 膜厚に差が生じている画素領域にイオン注入することによって、段差のあるバリア領域層 47が一度のイオン注入工程により容易に形成することができる。 【0050】 10

LOCOS酸化膜48の膜厚が厚いほど上記の段差は大きくなり、その効果は増大する 。しかし、シリコン酸化膜は、製造工程上1.6マイクロメートル程度を超えると製造が 困難となる。

 $\begin{bmatrix} 0 & 0 & 5 & 1 \end{bmatrix}$ 

さらに、LOCOS酸化膜48は、バリア領域層47を形成した後にそのまま残され分 離領域として使用される。このため、バリア領域層47の段差部と電荷蓄積層44とは、 自己整合的にアライメントされる。したがって、浅い部分のバリア領域層47が光電変換 部3G、3Bの下にはみ出し、光電変換する幅が低減されることがなく、より好ましい。 しかし、それに限らず、バリア領域層47を形成するマスクとしてレジストを用いても良 いし、あるいはLOCOS酸化膜48をマスクに用いた後、これを除去して再度シリコン 酸化膜を形成してもよい。

[0052]

ところで、図2に記されたd3の値は、d2が2.5マイクロメートル、LOCOS酸 化 膜 4 8 の 膜 厚 と 分 離 拡 散 4 9 の 深 さ の 合 計 が 1 . 6 マイクロ メート ル、 バリア 領 域 層 4 7の厚さが1マイクロメートルとすれば、0.4マイクロメートルである。このように、 分離領域46における電荷が通過できる幅d3は、小さい。クロストークを発生させるた めには、電荷はこの狭い幅d3を通過せねばならない。したがって、クロストークは、さ らに低減される。

[0053]

ここで、クロストーク値を計算により算出した。このクロストーク値は、画素の寸法を 20 8マイクロメートル角とし、この画素に垂直に光が入射したと仮定して、隣接する画素へ ドリフトしてクロストークとなる電荷数を光が入射する画素に捕獲される電荷数で割った 値としている。

[0054]

Rの光電変換部から入射して隣接するG画素の出力値に寄与するクロストーク値は0. 3 5 %、Gの光電変換部から入射して隣接するR画素の出力値に寄与するクロストーク値 は0.14%であった。この値は、画像の乱れとして顕著に認識される1%を大幅に下回 っている。

[0055]

図4は、本実施形態に係る固体撮像素子1の分光感度特性を示すグラフである。なお、 30 比較例として、N型シリコン基板上にP型半導体層を配置させてこのP型半導体層に光電 変換部を設けた従来の固体撮像素子の分光感度特性も合わせて示した。縦軸は、光電流を 規格化した値をリニア表示している。この値は、各画素から出力される光電荷による電気 信号に相当する。横軸は波長である。

[0056]

B (青色)の波長領域である0.45マイクロメートル程度の波長においては、本固体 撮像素子1の光電流は、比較例の固体撮像素子と差が無い。しかし、G(緑)の波長領域 である0.5マイクロメートル付近の波長より長波長側において、本固体撮像素子1の光 電流は、明らかに比較例の固体撮像素子より増大している。光電流値は、比較例と比べて Gの波長である0.53マイクロメートルの波長で17%、 Rの波長である0.6マイク ロメートルの波長で60.7%向上している。

[0057]

図5は、図1のC-C′部における断面図である。また、図6は、図1のD-D′部に おける断面図である。なお、いずれもシリコン酸化膜より上方部の構成は、ポリシリコン によるゲート電極を除き省略している。

[0058]

分離領域46以外の領域は、シリコン表面に拡散領域が形成され、或は、ゲート電極が 配置され、アクティブ領域となる。本実施形態の固体撮像素子1は、各画素に複数のアク ティブ領域55、56を有している。一つは、光電変換部3を少なくとも有する第1のア クティブ領域55であり、もう一つは、少なくとも画素アンプ5及び行選択トランジスタ 10

(11)

6を有する第2のアクティブ領域56である。このように、光電変換部3と、ソースフォロワ読み出しを行うための能動素子である画素アンプ5及び行選択トランジスタ6は、異なるアクティブ領域55、56に配置されている。

【0059】

第1のアクティブ領域55には、その他の能動素子として転送ゲート33やフローティング拡散部31などが配置される。また、第2のアクティブ領域56には、その他能動素子であるリセットトランジスタを構成するN型の拡散領域32とそのゲート電極34が配置される。

[0060]

これらの能動素子のうち、画素アンプ5及び行選択トランジスタ6は、ソースフォロワ 10 読み出しを行うためノイズを低減させるのが好ましい。光によって生成される電荷は、光 電変換部から光が進入して所定の電荷蓄積部44に捕捉されないとノイズ電荷となる。そ して、例えば、ノイズ電荷がN型の拡散領域39、40に入ると、出力値がそれによって 変化し、安定的な動作ではなくなる。

[0061]

しかしながら、図5、図6から理解されるように、画素アンプ5及び行選択トランジス タ6の配置されている第2のアクティブ領域56は、その周囲をバリア領域層47の段差 にて囲まれている。このバリア領域層47の段差により、上記のようにノイズ電荷の進入 幅d3は狭くなり、ノイズ電荷の障壁となる。したがって、画素アンプ5及び行選択トラ ンジスタ6に上記のノイズが侵入することは困難となり、ソースフォロワ読み出しは、よ り安定的に実行される。

20

30

40

【 0 0 6 2 】

図7は、本実施形態に係る固体撮像素子1の各製造工程における断面図であり、図1の D-D'部に相当する。以下、この図面を引用して本固体撮像素子1の製造工程を説明す る。まず、P型シリコン基板41の所定の領域にP型エピタキシャル層42を周知の技術 に従い形成する。

[0063]

次に、LOCOS酸化膜48による分離領域を形成する工程を行う。即ち、先ず、シリ コン窒化膜(図示せず)をCVD法により形成し、アクティブ領域となる部分を残すよう にパターニングする。開口部は、後に厚いLOCOS酸化膜が形成されるが、開口部に前 もって分離拡散49を設けておく。分離拡散49は、最終的に深さが0.8マイクロメー トル、濃度が1E17から1E18/cm3となる。次いで、この開口部に熱酸化法によ り膜厚が0.8マイクロメートルのLOCOS酸化膜を分離領域に選択的に形成する。 シリコン窒化膜を除去した後に、アクティブ領域にイオン注入のプロテクト膜を目的とし て薄いシリコン酸化膜45を熱酸化法により形成する。この状態を示したのが図7(a) である。

[0064]

次に、バリア領域層47を形成する工程を行う。すなわち、光電変換部3R及び周辺回路となる領域に膜厚が3マイクロメートル乃至5マイクロメートルのレジストマスクを設け、イオン注入して所定の熱処理を行い、ピーク濃度3E17/cm3のバリア領域層47を形成する。このとき、薄いシリコン酸化膜45の部分は深く、厚いLOCOS酸化膜48の部分は浅くイオンが打ち込まれ、これより段差を持ったバリア領域層47が所定の深さに容易に形成される。また、光電変換部3R及び周辺回路の下にはバリア領域層47 は形成されない。この状態を示したのが図7(b)である。

[0065]

また、説明を簡略化するため、薄いシリコン酸化膜45は、固体撮像素子1の完成まで 保持されるものとして説明する。しかし、ここで用いた薄いシリコン酸化膜45は本工程 終了後に除去され、各部の酸化膜は空乏化防止層43上の保護膜、ゲート酸化膜など目的 により膜厚を変えて再度形成されてもよい。

[0066]

次に、所定の拡散部を設ける工程を行う。即ち、周知のフォトリソエッチング法及び不 純物拡散法による工程を繰り返し、画素内の能動素子、及び、周辺回路の能動素子を形成 する。MOSトランジスタの拡散部(例えば符号40)等は、LOCOS酸化膜、及び、 ポリシリコンを用いたセルフアラインにより形成する。光電変換部に配置する拡散部(電 荷蓄積部44、空乏化防止層43)は、電荷転送のバラツキを抑えるためポリシリコンに よる各ゲート電極を設けた後に形成するのが好ましい。この状態を示したのが、図7(c )である。そして、配線、カラーフィルタ、マイクロレンズ、保護膜等を形成して本固体 撮像素子1は完成する。

(12)

[0067]

ここでは、バリア領域層47の段差は、LOCOS酸化膜と薄い酸化膜45の断面形状 10 を利用して形成されている。しかし、前記したようにレジストを利用しても良い。

図 8 は、本発明に係る第 1 の実施形態による固体撮像素子 1 の回路図である。ここでは、3 行 3 列の画素 2 を有する構成としたが、画素数はこれに限られるものではない。 【 0 0 6 8 】

本固体撮像素子1は、画素2が配置される画素領域、画素2から出力される信号を外部 に導く読み出し部(垂直信号線、水平信号線等)、画素2及び読み出し部を動作させる読 み出し回路(垂直走査回路10、水平走査回路20等)とを有している。なお、ここでは 、読み出し回路を周辺回路と記載することもある。

[0069]

各画素 2 は、光電変換部 3 、転送トランジスタ 4 、画素アンプ 5 、行選択トランジスタ 20 6 、リセットトランジスタ 7 を有している。ここでは、転送トランジスタ 4 、画素アンプ 5 、行選択トランジスタ 6 、リセットトランジスタ 7 のいずれもNMOSトランジスタを 用いている。

【 0 0 7 0 】

転送トランジスタ4は、そのゲートが駆動配線11によって行方向に共通に接続され、 垂直走査回路10の駆動信号 TG(n,n+1)に従って動作する。行選択トランジス タ6は、そのゲートが駆動配線12によって行方向に共通に接続され、垂直走査回路10 の駆動信号 L(n,n+1)に従って動作する。また、リセットトランジスタ7は、そ のゲートが駆動配線13によって行方向に共通に接続され、垂直走査回路10の駆動信号 RS(n,n+1)に従って動作する。画素アンプ5のドレインとリセットトランジス タ7のドレインは、全画素共通接続され、配線14を介して電源電圧VDDに接続されて いる。画素アンプ5のソースは行選択トランジスタ6のドレインと接続され、行選択トラ ンジスタ6のソースは垂直信号線22と列方向に共通に接続されている。 【0071】

各垂直信号線22の一方の端部には定電流源23と、垂直信号線22をリセットする垂 直信号線リセットトランジスタ24が配置される。定電流源23には一定電圧VCSが、 垂直信号線リセットトランジスタ10には一定電圧VRVが印加される。ここでは、VC S、VRVの両方とも接地電位としている。垂直信号線リセットトランジスタ24のゲー トには駆動信号 RVが印加され、この駆動信号 RVに従って垂直信号線22がリセッ トされる。

【0072】

各垂直信号線22の他方の端部は、列アンプ25、サンプルホールド回路26、水平ス イッチトランジスタ27を介して水平信号線21に接続されている。水平信号線21には 出力アンプ28、水平リセットトランジスタ29が接続されている。水平スイッチトラン ジスタ27のゲートは、駆動配線15と接続されている。水平スイッチトランジスタ27 は、水平走査回路20からの駆動信号によって動作する。水平リセットトランジスタ29 は駆動信号 RHで動作し、水平信号線21を一定電位VRHにリセットする。 【0073】

サンプルホールド回路26は、相関二重サンプリングを行う回路である。画素アンプ6 から出力される電気信号には、固定パターンノイズやリセットノイズなど(以下、単にノ

30

イズと記載する)に対応するダークレベルが含まれている。ダークレベルは、画素アンプ 6のゲート電位をリセットするごとに変化する。そこで、まず、リセット直後のノイズに 対応する電気信号(ダークレベル)を画素から出力し、サンプルホールド回路26に一旦 蓄積させる。次いで、光電変換部3に蓄積されている光電荷を画素アンプ6のゲートに転 送しノイズと重畳した光電荷に対応する電気信号を画素からサンプルホールド回路26に 出力し、両者を差し引いて光電荷に対応する真の電気信号を水平信号線28に出力する。 サンプルホールド回路26は、ここでは、各列ごとにダークレベルを一時的に蓄積するク ランプ容量16と、クランプ容量16の一方の電極を一定電位VRHに設定するクランプ トランジスタ17とを有している。サンプルホールド回路及び相関二重サンプリングの手 法は周知技術であり、ここでは詳細の説明を省略する。

(13)

【0074】

図9は、本実施形態に係る固体撮像素子1の駆動タイミングチャートである。この図を 引用して本固体撮像素子1の動作について説明する。なお、各画素に含まれるトランジス タはNMOSトランジスタであり、ハイレベルの駆動信号を受けてオン状態とされる。ま た、T1の期間に至るまでに露光期間(入射光による電荷が電荷蓄積部に蓄積される期間) )が開始されているものとする。

【0075】

まず、期間T1において、 L(n)がハイレベルとされる。これにより、n行目の行 選択トランジスタ6がオン状態とされ、ソースフォロワ読み出しが開始される。その他の 行は非選択状態である。

【0076】

L (n)がハイレベルにされるのと同時に RS(n)がハイレベルとされ、n行目 のリセットトランジスタ7が期間T2の間オン状態とされる。これにより、フローティン グ拡散部及び画素アンプ5のゲートは、電源電圧VDDの電圧にリセットされる。また、 このリセット動作により、フローティング拡散部はリセット電圧に対応したダークレベル となる。T2の終了時にリセットトランジスタ7は、オフ状態に戻るが、フローティング 拡散部及び画素アンプのゲートは、ダークレベルを保持する。

【0077】

この動作と並行して、T3の期間に SHがハイレベルにされてクランプトランジスタ 17がオン状態とされる。これにより、ソースフォロワ読み出しが行われ、n行目の行選 択トランジスタ6を介して画素アンプ5から、上記のリセット電圧に対応するダークレベ ルが垂直信号線22に出力される。期間T3の終了時において、クランプトランジスタ1 7がオフ状態とされると、ダークレベルがクランプ容量16に保持されたままクランプ容 量16の出力側の電極がフローティングの状態となり、サンプルホールド回路26にてダ ークレベルの保持動作が行われる。

[0078]

期間T4において、 TG(n)がハイレベルとされて転送トランジスタ4がオン状態 とされる。これにより電荷蓄積部に蓄積されていた入射光による電荷がフローティング拡 散部に転送される。そして、この行の行選択トランジスタ6がオン状態であるため、ダー クレベルと入射光による電荷の重畳された電圧に対応する電気信号が垂直信号線22に出 力される。期間T4の終了時において、転送トランジスタT4はオフ状態とされる。出力 された電気信号は、水平走査期間の始まるまでの間サンプルホールド回路26の前段にお ける垂直信号線22に保持される。

【0079】

期間T6は、水平走査期間である。 H1がハイレベルとされて水平スイッチトランジスタ27がオン状態とされる。これにより、サンプルホールド回路26にてダークレベルが差し引かれて光電荷に対応する真の電気信号が一列目の垂直信号線22から水平信号線 21に出力される。そして、順次、二列目、三列目から同様に電気信号が出力される。 【0080】

すべての列から電気信号が読み出された後、期間T7において次の行であるn+1行が 50

20

40

選択されて、電気信号が同様に読み出される。このように順次選択された行から電気信号 が読み出され一つの画像が得られる。なお、ここでは露光期間をT4の終了時からT4の 開始時までとしている。しかし、周知の電子シャッター動作を行っても良く、また、メカ シャッターを併用しても構わない。

(14)

[0081]

ところで、固体撮像素子の周辺回路は、CMOS回路が用いられる。CMOS回路は、 PMOSトランジスタとNMOSトランジスタから構成されている。そして、周知のよう にPMOSトランジスタはN型ウエルに配置され、NMOSトランジスタはP型ウエルに 配置される。

このうち、NMOSトランジスタは、その使用目的等によって、異なる複数のP型ウエル 10 電位に配置することを要求されることがある。このような場合において、複数の電気的に 分離されたP型ウエルが設けられ、複数種類のNMOSトランジスタが異なる電位を印加 されたP型ウエルに配置される。

【0082】

N型シリコン基板中に複数の電気的に分離された P型ウエルを配置するなら、 N型シリ コン基板に複数の P型ウエルを設けて各々の間で逆バイアスを印加すれば、 P型ウエル間 で電気的に分離される。しかし、本固体撮像素子のように P型シリコン基板に P型エピタ キシャル層を配置させる構成では、このような分離はできない。そこで、本固体撮像素子 の周辺回路は、図10のような構成を有している。図10は、本実施形態に係る固体撮像 素子の周辺回路部分断面図である。

[0083]

PMOSトランジスタは、P型エピタキシャル層42の表面に設けられるN型ウエル6 1中に配置される。PMOSトランジスタは、同一のN型ウエル電位で構わない。しかし 、異なる電位が要求されるなら、このようなN型ウエル61を複数配置させ、各々のN型 ウエル61とP型エピタキシャル層42とを逆バイアスイにすればよい。

PMOSトランジスタは、P型拡散領域であるソース・ドレイン64、65と、その間に 薄いシリコン酸化膜45を介して配置されるゲート電極66からなる。N型ウエル61に は、電位を印加するための拡散領域63が設けられており、この拡散領域63に配線によ って所定の電圧が導かれる。図示されてはいないが、N型ウエル61中には、複数のPM OSトランジスタが配置され、各々は、厚いLOCOS酸化膜48及びその下に配置され るN型の分離拡散62によって分離されている。

[0084]

NMOSトランジスタは電気的に各々が分離された第1のP型ウエル67、及び、第2のP型ウエル73中に配置される。なお、便宜上、ここでは二つの異なるP型ウエル67、73で例示するが、これに限らず、3つ以上配置してもよい。3つ以上配置させるなら、それらのP型ウエルは電気的に分離される。

【 0 0 8 5 】

第1のP型ウエル67は、P型エピタキシャル層42の一部を用いており、ここに第1 のNMOSトランジスタが配置される。第1のNMOSトランジスタは、N型拡散領域で あるソース・ドレイン70、71と、その間に薄いシリコン酸化膜45を介して配置され るゲート電極72からなる。P型ウエル67には、電位を印加するための拡散領域69が 設けられており、この拡散領域69に配線によって所定の電圧が導かれる。図示されては いないが、P型ウエル67中には、複数のNMOSトランジスタが配置され、各々は、厚 いLOCOS酸化膜48及びその下に配置されるN型の分離拡散68によって分離されて いる。

ー方、第2のP型ウエル73は、その周囲をN型領域79で囲まれている。このため、第2のP型ウエル73は、第1のP型ウエル67(つまりP型エピタキシャル層42)と電気的に分離される。N型領域79は、この領域にイオン注入によるN型不純物の拡散によって形成されている。しかし、N型領域79の形成は、これに限らない。まず、P型ウエル73となる部分、及び、N型領域79となる部分にN型拡散領域を形成し、次いで、P

20

型 ウ エ ル 7 3 と な る 領 域 に P 型 拡 散 を 行 っ て 、 内 側 に P 型 ウ エ ル 7 3 と 、 そ の 周 囲 に N 型 領 域 7 9 を 形 成 し て も よ い 。

P型ウエル73の濃度は1E14から5E16/cm3である。所望の電位を印加すると、N型領域79とP型エピタキシャル層42の界面、及び、N型領域79と第2のP型ウエル73の界面には空乏層が生ずる。この二つの空乏層がつながると、パンチスルーが発生し、第2のP型ウエル73とP型エピタキシャル層42とが電気的に接続され、これに伴い、第2のP型ウエル73と第1のP型ウエル67も電気的に接続される。すなわち、第1のP型ウエル67と、第2のP型ウエル73は、別々のウエルとして機能しなくなる。このため、N型領域79は、1E18/cm3以上とするか、または、厚さを厚くするのが好ましい。

また、 P型シリコン基板の不純物をボロンにて、且つ、濃度を1 E 1 9 / c m 3以上とす れば、鉄などの重金属イオンをゲッタリングすることが可能となる。すなわち、基板がゲ ッタリングサイトとなる。このため、固体撮像素子1全面に渡ってゲッタリングサイトが 配置され、ゲッタリングとしての格段な効果が生ずる。これに伴い、固体撮像素子の暗電 流は非常に小さくなる。

[第2の実施形態]

図11は、第2の実施形態に係る固体撮像素子80の断面図であり、図1におけるB-B '部断面図に相当する。なお、ここでもシリコン酸化膜より上方部の構成を省略している 。実際には、シリコン酸化膜45、48の上方部には配線電極、保護膜、カラーフィルタ 等が配置されている。

[0086]

本固体撮像素子80は、実施形態1と同様に、不純物濃度が高濃度であるP型シリコン 基板81に、それより低濃度であるP型エピタキシャル層82を有している。即ち、第1 導電型の第1半導体層と、第1導電型の第2半導体層とによって一つの基体をなしている 。また、空乏化防止層43、電荷蓄積層44を有する光電変換部3を有する画素を有して いる点も実施形態1と同様である。

【0087】

したがって、本固体撮像素子80は、P型シリコン基板81の濃度の方がその上部に配置されるP型エピタキシャル層82より高濃度とされている。よって、P型エピタキシャル層82で生成される電荷(電子)は、ドリフトしても、基板側ではなく、P型エピタキシャル層82の表面側に導かれる。そして、P型エピタキシャル層82の表面側には光電変換部3が配置されている。したがって、上記の構成により、基板側に吸収される電荷が少なくなり、高い光出力が得られる。

[0088]

P型エピタキシャル層82の濃度は、P型シリコン基板81より低濃度であれば上記の 効果が得られる。しかし、P型シリコン基板41の濃度が1E18/cm3以上であり、 P型エピタキシャル層82の濃度がP型シリコン基板81の濃度の1/10以下の濃度で あれば2つの濃度差によって生ずるポテンシャル差の絶対値は十分に大きく、より好ましい。

ここでは、 P 型シリコン基板 8 1の濃度は1E18/cm3であり、 P 型エピタキシャル 40 層 8 2の濃度は、1E15/cm3である。しかし、これらの濃度に限定されず、 P 型シ リコン基板 8 1の濃度は、1E16から5E20/cm3の範囲で、 P 型エピタキシャル 層 8 2の濃度は、それより低濃度であれば良い。

【 0 0 8 9 】

また、本固体撮像素子80は、Rの光電変換部3Rの下に配置されるエピタキシャル層の厚さと、G及びBの光電変換部3G、3Bの下に配置されるエピタキシャル層の厚さが 異なる。即ち、最も長波長の色に対応するカラーフィルタが配置される光電変換部3Rの 下には、その他のカラーフィルタが配置される光電変換部3G、3Bの下よりも厚さの厚 いP型エピタキシャル層が配置される。このため、光電変換部3Rから入射した光83に よって発生する電荷84は、隣接する光電変換部3Gに向かってドリフトすることが困難 10

20

30

になる。以下、これを説明する。

【0090】

光電変換部3Rより入射した光83は、波長が長いのでP型エピタキシャル層82の深 部で電荷(電子)84を発生させる。電荷84は、P型シリコン基板81が高濃度である ためP型シリコン基板81から遠ざかるようにP型エピタキシャル層82中をドリフトす る。

[0091]

入射した光83によって生成された電荷のうち、隣接する光電変換部3Gに向かってド リフトする電荷84は、低いポテンシャル(高濃度)であるP型シリコン基板81の段差部 に向かうことになる。この段差部は、障壁となって電荷84のドリフトを遮る。このため 、電荷84は、たとえ一時的に3Gに向かってドリフトしても、より高いポテンシャルで ある光電変換部3Rの電荷蓄積部44に向かってドリフトすることになる。したがって、 クロストークが低減される。

【0092】

さらに、クロストークが低減されるばかりではなく、同一画素内の各トランジスタにノ イズとなる電荷が侵入することが防止される。よって、同一画素内の各トランジスタをよ り安定的な状態に保持することが可能となる。

【0093】

P型エピタキシャル層82の厚さは、光電変換部3Rの下(d4)で6マイクロメート ルである。ただし、これに限られるものではなく、5 - 12マイクロメートルの範囲なら よい。また、その他の光電変換部3G、3Bの下(d5)におけるP型エピタキシャル層 82の厚さは、4マイクロメートルである。ただし、これに限られるものではなく、d4 より薄ければ効果がある。d4とd5の差は、1マイクロメートル以上が好ましい。 【0094】

また、d5の値は、上記のように4マイクロメートルとしている。このため、光電変換部3G、3Bの下には、十分な厚さのP型エピタキシャル層82が配置される。したがって、入射光が光電変換される空乏層が十分得られる。よって、生成される電荷量が増大し、これに伴い光出力値が増加する。

【0095】

このような P 型エピタキシャル層 8 2 の段差を含め、本固体撮像素子は、次のようにし 30 て形成される。図 1 2 は、本実施形態に係る固体撮像素子 8 0 の各製造工程における断面 図であり、図 1 1 に対応する。ただし、光電変換部 3 やその他のアクティブ領域とは別の 領域に配置されるアライメント領域も示している。図 1 3 は、それに続く各製造工程にお ける断面図である。以下、この図面を引用して本固体撮像素子 8 0 の製造工程を説明する

[0096]

まず、 P型シリコン基板 8 1 を準備して、領域 8 5 が開口されるようにマスク材をパタ ーニングし、領域 8 1 の P 型シリコン基板 8 1 をドライエッチングする。このエッチング は、後述する領域 8 6 のエッチングに比べて、表面から深くまで行う。ここでは、表面か ら 6 マイクロメートルまで行う。この領域 8 5 は、後にアライメントマークとなる領域で ある。マスク材は、シリコンエッチングに耐久性のあるものなら何でもよい。ここでは、 レジストを使用している。また、ドライエッチングに変えて、ウエットエッチングにして もよい。

【0097】

次に、領域86が開口されるように、同様にマスク材をパターニングしてP型シリコン 基板81をドライエッチングする。ここでは、表面から5マイクロメートルの深さまでエ ッチングを行う。この状態を示したのが図12(a)である。次いで、P型のエピタキシ ャル層82を周知のエピタキシャル技術を用いて形成する。ここでは、P型エピタキシャ ル層82を6マイクロメートル成長させている。この状態を示したのが図12(b)であ る。このように、表面には段差が生じている。d6の段差はおよそ5マイクロメートルで 10

あり、d7の段差はおよそ6マイクロメートルである。

【 0 0 9 8 】

次に、周知のCMP技術に従い、段差を有するP型エピタキシャル層82の表面を研磨 して平坦化を行う。このとき、d6の段差が無くなり平坦化され、d7の段差が残存する 状態で研磨を停止する。この制御は、研磨時間、又は、光学的な終点検出にて実施ことが できる。この状態を示したのが図12(c)である。 【0099】

次に、LOCOS酸化膜48による分離領域を形成する工程を行う。即ち、先ず、シリ コン窒化膜(図示せず)をCVD法により形成し、アクティブ領域となる部分を残すよう にパターニングする。このとき、P型エピタキシャル層82の段差部88が、所定の分離 領域89の下に配置されるように段差部88をアライメントマークとして位置合せする。 このようにすれば、後に形成する光電変換部3Rの下には厚いP型エピタキシャル層が、 光電変換部3G、3Bの下には薄いP型エピタキシャル層が配置される。

開口部は、後に厚いLOCOS酸化膜が形成されるが、開口部に前もって分離拡散49を 設けておく。分離拡散49は、最終的に深さが0.8マイクロメートル、濃度が1E17 から1E18/cm3となる。次いで、この開口部に熱酸化法により膜厚が0.8マイク ロメートルのLOCOS酸化膜を形成する。

[0100]

次いで、第1の実施形態と同様に、光電変換部、画素内のその他の素子、周辺回路等を形成し、本固体撮像素子80は完成する。

なお、本固体撮像素子80の回路図、駆動方法などは、第1の実施形態に係る固体撮像素 子1と同様であり、説明は省略する。

【 0 1 0 1 】

[第3の実施形態]

図14は、第3の実施形態に係る固体撮像素子の断面図である。なお、(a)の固体撮像 素子90は、第1の実施形態に係る固体撮像素子1を基に、(b)の固体撮像素子91は 、第2の実施形態に係る固体撮像素子80を基にしている。また、ここでもシリコン酸化 膜より上方部の構成を省略している。

**[**0 1 0 2 **]** 

まず、図14(a)を参照して本実施形態を説明する。本実施形態による固体撮像素子 30 90が第1の実施形態に係る固体撮像素子1と異なる点は、クロストーク防止層92が配 置されている点にある。その他の構成は、第1の実施形態と同様なので説明を省略する。 クロストーク防止層92はP型不純物による拡散層であり、クロストーク防止層92のピ ーク濃度及び厚さは、バリア領域層47と同じである。クロストーク防止層92は、バリ ア領域層47とP型エピタキシャル層42の表面の間に配置される。さらに詳細には、ク ロストーク防止層92は、分離領域46の下であって、バリア領域層47との間に配置さ れる。図においては、クロストーク防止層92は、バリア領域層47と密着配置されてい る。しかし、密着させる必要は必ずしも無い。ただし、このように配置させる方がより好 ましく、さらに分離拡散49とも接触される方が好ましい。

[0103]

40

10

20

このクロストーク防止層92を設けることにより、光電変換部3Rから入射して発生した電荷が隣接する光電変換部3G、3Bに捕捉されてクロストークとなることがさらに低減される。

【0104】

また、本実施形態による固体撮像素子91(図14(b))が第2の実施形態に係る固体撮像素子80と異なる点も、クロストーク防止層93が配置されている点にある。この場合、クロストーク防止層93は、P型シリコン基板81とP型エピタキシャル層42の表面の間に配置される。さらに詳細には、クロストーク防止層92は、分離領域46の下であって、P型シリコン基板81の表面に突出している部分との間に配置される。図においては、クロストーク防止層92は、P型シリコン基板81と密着配置されている。しか

し、密着させる必要は必ずしも無い。ただし、このように配置させる方がより好ましく、 さらに分離拡散49とも接触される方が好ましい。 [0105] このクロストーク防止層93を設けることにより、光電変換部3Rから入射して発生し た電荷が隣接する光電変換部3G、3Bに捕捉されてクロストークとなることがさらに低 減される。 【産業上の利用可能性】 [0106]本発明の固体撮像素子は、静止画を撮像する電子カメラや動画を撮影するデジタルビデ オカメラに利用できる。 10 【図面の簡単な説明】 【図1】本発明に係る第1の実施形態による固体撮像素子の2×2個の画素概略平面図で ある。 【図2】図1のB-B'部における断面図である。 [0108]第1の実施形態に係る固体撮像素子の駆動タイミングチャートである。 【図3】(a)は図2におけるE-E'部分の正味の不純物濃度分布図であり、(b)は 、図2におけるF-F'部分の正味の不純物濃度分布図である。 【 図 4 】 第 1 の 実 施 形 態 に 係 る 固 体 撮 像 素 子 の 分 光 感 度 特 性 を 示 す グ ラ フ で あ る 。 20 【図5】図1のC-C'部における断面図である。 【図6】図1のD-D'部における断面図である。 【図7】第1の実施形態に係る固体撮像素子の各製造工程における断面図である。 【図8】第1の実施形態に係る固体撮像素子の回路図である。 【 図 9 】 第 1 の 実 施 形 態 に 係 る 固 体 撮 像 素 子 の 駆 動 タ イ ミ ン グ チ ャ ー ト で あ る 。 【図10】第1の実施形態に係る固体撮像素子の周辺回路部分断面図である。 【図11】本発明の第2の実施形態に係る固体撮像素子の断面図である。 【図12】第2の実施形態に係る固体撮像素子の各製造工程における断面図である。 【図13】図12に続く第2の実施形態に係る固体撮像素子の各製造工程における断面図 である。 30 【図14】本発明の第3の実施形態に係る固体撮像素子の断面図である。 【符号の説明】 [0109]1、80、90、91 固体撮像素子 画素 2 3 光電変換部 4 転送トランジスタ 5 画素アンプ 6 行選択トランジスタ リセットトランジスタ 40 7 31、32 フローティング拡散部 転送ゲート 33 41、81 P型シリコン基板 4 2 、 8 2 、 P 型 エ ピ タ キ シ ャ ル 層 44 電荷蓄積部 45 薄いシリコン酸化膜 46、89 分離領域 4 7 バリア領域層 48 LOCOS酸化膜 49 分離拡散 50

55、56 アクティブ領域 6 1 N型ウエル 67 第1のP型ウエル 73 第2のP型ウエル 92、93 クロストーク防止層 6 4 、 7 4 、 8 4 、 9 4 上層バリア領域層 【図1】



【図2】



【図3】







【図4】



【図5】



С

【図6】



【図7】



(25)

【図8】



【図9】



【図10】



【図11】



【図12】





【図13】



(a)



(b)

【図14】







(b)