(12) 特許公報(B2)

(11) 特許番号

(24) 登録日 平成26年7月25日 (2014.7.25)

特許第5582102号

(P5582102)

(45) 発行日 平成26年9月3日(2014.9.3)

(19) **日本国特許庁(JP)**

(51) Int.Cl.			FΙ		
HO1L	29/78	(2006.01)	HO1L	29/78	657D
HO1L	27/04	(2006.01)	HO1L	29/78	655F
HO1L	29/739	(2006.01)	HO1L	29/78	653A
			HO1L	29/78	652S

請求項の数 17 (全 39 頁)

(21) 出願番号 (22) 出願日 (65) 公開番号	特願2011-139567 (P2011-139567) 平成23年6月23日 (2011.6.23) 特開2012-33897 (P2012-33897A)	(73)特許権者	f 000004260 株式会社デンソー 愛知県刈谷市昭和町1丁目1番地		
(43) 公開日 審査請求日	平成24年2月16日 (2012.2.16) 平成24年6月11日 (2012.6.11)	(74)代理人	110001128 特許業務法人ゆうあい特許事務所		
(31) 優先権主張番号(32) 優先日(22) 優先時	特願2010-151235 (P2010-151235) 平成22年7月1日 (2010.7.1)	(72) 発明者	田邊 広光 愛知県刈谷市昭和町1丁目1番地 オデンパーロ	株式会	
(33) 陵九催二萊国	口	(72) 発明者	117 河野 憲司 愛知県刈谷市昭和町1丁目1番地 社デンソー内	株式会	
		(72) 発明者	都築 幸夫 愛知県刈谷市昭和町1丁目1番地 社デンソー内	株式会	
			最終頁に続く		

(54) 【発明の名称】半導体装置

(57)【特許請求の範囲】

【請求項1】

セル領域に縦型の絶縁ゲート型バイポーラトランジスタ(100)が備えられると共に 、該セル領域における前記絶縁ゲート型バイポーラトランジスタ(100)を囲むように フリーホイールダイオード(200)が備えられ、さらに前記セル領域を囲む外周耐圧構 造が形成された外周領域が備えられる半導体装置であって、

第1導電型のドリフト層(1)と、

前記セル領域および前記外周領域において、前記第1導電型のドリフト層(1)の裏面 側に配置された第2導電型のコレクタ領域(2)と、

前記セル領域において、前記第1導電型のドリフト層(1)の裏面側における前記コレ クタ領域(2)が配置されていない領域に配置された第1導電型のカソード領域(3)と

10

20

前記ドリフト層(1)の表面側の表層部において、前記セル領域のうち前記絶縁ゲート 型バイポーラトランジスタ(100)が備えられる領域および前記フリーホイールダイオ ード(200)が備えられる領域に形成された第2導電型のベース領域(4)と、

前記ベース領域(4)の表層部に形成された第1導電型のエミッタ領域(5)と、

前記エミッタ領域(5)と前記ドリフト層(1)の間における前記ベース領域(4)の 表面に形成されたゲート絶縁膜(7)と、

前記ゲート絶縁膜(7)の上に形成されたゲート電極(8)と、 前記ドリフト層(1)の表面側の表層部において、前記セル領域のうち前記フリーホイ

ールダイオード(200)が備えられる領域に形成され、前記ベース領域(4)の外周を 囲みつつ、前記ベース領域(4)と接続され、前記ベース領域(4)よりも高不純物濃度 で深くされた第2導電型のディープウェル層(13)と、

前記エミッタ領域(5)と前記ベース領域(4)および前記ディープウェル層(13) と電気的に接続された上部電極(10)と、

前記コレクタ領域(2)および前記カソード領域(3)に電気的に接続された下部電極 (12)とを有し、

前記ディープウェル層(13)の外周側端部を前記ドリフト層(1)の裏面側に投影し た位置より前記カソード領域(3)と前記コレクタ領域(2)との境界部までの距離をW 10 1、前記ベース領域(4)のうち前記絶縁ゲート型バイポーラトランジスタ(100)と 前記フリーホイールダイオード(200)との境界部から前記ディープウェル層(13) の外周側端部までの距離をW2、前記ディープウェル層(13)と前記ベース領域(4) との境界部を裏面側に投影した位置より前記カソード領域(3)と前記コレクタ領域(2))との境界部までの距離をW3、前記ドリフト層(1)の厚みをL1、前記ドリフト層(1)内でのキャリアの拡散係数をD、キャリアのライフタイムを 、前記絶縁ゲート型バ イポーラトランジスタ(100)および前記フリーホイールダイオード(200)の構造 に基づいて決まる第1パラメータをk1、前記ディープウェル層(13)の構造に基づい て決まる第2パラメータをk2、前記ディープウェル層(13)と前記ドリフト層(1) の間のビルトインポテンシャル(VAK(th))に対するスナップバック電圧(VSB)の比に対して前記第1パラメータk1を掛けた値(k1・VSB/VAK(th))を Kとすると、

距離W1と距離W2および距離W3は、

W 3 かつ、

かつ

かつ

かつ

【請求項3】

【請求項2】

W 2 L 1 / K ¹ / ² ただし、K 2.5

W2-W1 10µm

 $W 2 = L 1 / K^{1} / 2$

W 2 - W 1 = 1 0 µ m

前記距離W3、W2、W1は、

 $((k2 \cdot (D))^{1/2})^{2} - L1^{2})^{(1/2)}$

を満たす値とされていることを特徴とする半導体装置。

であることを特徴とする請求項1に記載の半導体装置。

 $W3 = ((k2 \cdot (D))^{1/2})^{2} - L1^{2})^{4} (1/2)$

20

30

40

50

前記ゲート構造の長手方向の先端位置においても、 前記距離W1と前記距離W2および前記距離W3は、 $((k2 \cdot (D))^{1/2})^{2} - L1^{2})^{4} (1/2)$ W 3 かつ、 W2 L1/K^{1/2} ただし、K 2.5 かつ W 2 - W 1 10 µ m を満たす値とされていることを特徴とする請求項1または2に記載の半導体装置。 【請求項4】 前記複数のゲート構造の間の一部において、前記エミッタ領域(5)が形成されない部

前記ゲート電極(8)が一方向を長手方向として延設されたゲート構造とされ、

分を備えることにより、前記エミッタ領域(5)が形成されていて前記絶縁ゲート型バイ ポーラトランジスタ(100)として動作する部分を含む第1の領域と、前記エミッタ領 域(5)が形成されない部分を含み、かつ、当該部分が前記フリーホイールダイオード(200)として動作する第2の領域とを構成し、前記絶縁ゲート型バイポーラトランジス タ(100)を囲む前記フリーホイールダイオード(200)が備えられ部分を第3の領 域として、

前記第1の領域および前記第2の領域は、前記ゲート構造と同方向が長手方向とされ、 前記第3の領域に加えて前記第2の領域にも前記フリーホイールダイオード(200) を備えた構成とすることを特徴とする請求項3に記載の半導体装置。

【請求項5】

前記エミッタ領域(5)が形成されない部分の幅が20µm以上とされていることを特 徴とする請求項4に記載の半導体装置。

【請求項6】

前記カソード領域(3)は、前記第1の領域の長手方向と同方向を長手方向として形成 されていると共に、前記第1の領域の長手方向先端部よりも突き出して配置されており、 該長手方向において分割されていることを特徴とする請求項4または5に記載の半導体装置。

【請求項7】

前記第1の領域は長手方向において複数に分割されていることを特徴とする請求項4または5に記載の半導体装置。

【請求項8】

分割された前記第1の領域の間の領域に前記ベース領域(4)のみが形成されることで、当該領域にもフリーホイールダイオード(200)が構成されていることを特徴とする 請求項7に記載の半導体装置。

【請求項9】

前記カソード領域(3)は、前記第1の領域の長手方向と同方向を長手方向として形成 されており、

前記第1の領域の長手方向先端部の方が前記カソード領域(3)の長手方向先端部より も突き出して配置されていることを特徴とする請求項7または8に記載の半導体装置。 【請求項10】

前記分割された前記第1の領域の間の距離(W、B2)が前記距離W2の2倍以上とされていることを特徴とする請求項7ないし9のいずれか1つに記載の半導体装置。

【請求項11】

前記第1の領域は、さらに長手方向において複数箇所で分割されており、複数箇所で分割された当該第1の領域の間の領域に前記エミッタ領域(5)が形成されないことで、当該領域にもフリーホイールダイオード(200)が構成され、

前記カソード領域(3)は、複数箇所で分割された前記第1の領域の間の領域と対応す る位置において前記第1の領域と対応する位置よりも幅広とされていることを特徴とする 請求項7ないし10のいずれか1つに記載の半導体装置。

【請求項12】

前記第1の領域は複数本並べて配置され、隣り合う当該第1の領域のうち対向する辺の 一部が凹まされ、該凹まされた領域にもフリーホイールダイオード(200)が構成され ていることを特徴とする請求項4または5に記載の半導体装置。

【請求項13】

前記カソード領域(3)は、前記第1の領域の長手方向と同方向を長手方向として形成 されており、

前記第1の領域の一部が凹まされた領域に設けられた前記フリーホイールダイオード(200)と対向して、当該凹まされた領域に設けられた前記フリーホイールダイオード(200)の幅に合せて前記カソード領域(3)が形成されていることを特徴とする請求項 12に記載の半導体装置。

30

20

10

50

【請求項14】

前記カソード領域(3)は、前記第2の領域と対応する場所に形成された領域(3a) と、該第2の領域と対応する場所に形成された領域(3a)よりも幅が狭く、かつ、前記 第1の領域と対応する場所に形成された領域(3b)とを有していることを特徴とする請 求項4ないし13のいずれか1つに記載の半導体装置。

【請求項15】

前記ドリフト層(1)の裏面側において、前記セル領域の外縁部には、前記コレクタ領 域(2)および前記カソード領域(3)が混在する混在領域(15)が備えられているこ とを特徴とする請求項1ないし14のいずれか1つに記載の半導体装置。

【請求項16】

10

前記セル領域および前記外周領域において、前記第1導電型のドリフト層(1)の裏面 側に配置され、前記ドリフト層(1)よりも高不純物濃度とされた第1導電型のフィール ドストップ層(1a)を有し、

前記コレクタ領域(2)および前記カソード領域(3)は、前記ドリフト層(1)の裏 面側における前記フィールドストップ層(1a)の表層部に形成されていることを特徴と する請求項1ないし15のいずれか1つに記載の半導体装置。

【請求項17】

前記ベース領域(4)を貫通し、一方向を長手方向として複数本が所定の間隔で並べら れたトレンチ(6)を有し、

20 前記ゲート絶縁膜(7)および前記ゲート電極(8)が前記トレンチ(6)内において 形成されたトレンチゲート構造であることを特徴とする請求項1ないし16のいずれか1 つに記載の半導体装置。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、スイッチング素子として機能する絶縁ゲート型バイポーラトランジスタ(以 下、IGBTという)とフリーホイールダイオード(以下、FWDという)とが同一チッ プ内に集積化された半導体装置に関するものである。

【背景技術】

[0002]

従来より、直流 - 交流変換を行うためのインバータ回路などでは、スイッチング素子と して機能するIGBTとFWDとが同一チップ内に集積化された半導体装置が使用されて いる。IGBTのオンオフによって直流 - 交流交換を行うと共に、IGBTをオフしたと きに、FWDを通じて負荷(例えばモータ)に流れる電流を還流させている。 [0003]

このような半導体装置に使用されるFWDでは、IGBTがオフしているときの順方向 電圧Vfに対する順方向電流Ifの特性(以下、Vf-If特性という)は線形となるが 、IGBTをオンしたときのVf-If特性はスナップバック電圧の影響により非線形な 領域が発生する。図6は、FWDのVf-If特性を示した図である。この図に示される ように、IGBTがオンしたときにはオフしているときと比較して順方向電圧Vfが変動 すると共に、スナップバック電圧が発生する領域があり、線形性が得られない。 [0004]

具体的には、IGBTとFWDとを1チップに形成した半導体装置の場合、IGBTを オンしたときの等価回路図は、図7のように示される。すなわち、p型ディープウェル層 13とn 型ドリフト層1にて構成されるFWD200に対してIGBT100のチャネ ル抵抗RaとチャネルからFWD200のPN接合部(p型ディープウェル層13の下部)に至るまでの内部抵抗 R b とが並列的に接続され、さらにこれらに p 型ディープウェル 層13の下部におけるn^型ドリフト層1の内部抵抗Rcとフィールドストップ(以下、

いて、IGBT100がオンすると、内部抵抗Rbが小さいことからダイオード側よりも IGBT100のチャネル側にばかり電流が流れるため、伝導度変調が起きず、順方向電 圧 V f が増大してしまう。

[0005]

このため、IGBT100とFWD200を備えた半導体装置では、FWD200動作 時にIGBT100にゲート電圧を印加しないようにゲート制御を行う。そして、FWD 200の動作を判定するために、ダイオードセンスを行っているが、正確なセンスを行う ためにはVf-If特性に線形性が要求されるため、スナップバック電圧の影響を受ける 非線形な領域を避けてセンスを行わなければならず、順方向電圧Vfが大きなところでし か適用できなかった。

[0006]

これに対して、特許文献1において、ゲート構造がないp型ベース領域4の幅を広くす ることで、Vfの増大を抑制することが提案されている。

【先行技術文献】

【特許文献】

[0007]

【特許文献1】特開2008-53648号公報

【発明の概要】

【発明が解決しようとする課題】

[0008]

20

10

しかしながら、FWD200として機能する領域を広げることによってIGBT100 の領域を減らすことになるため、IGBT100のオン損失が大きくなるという問題があ る。

[0009]

本発明は上記点に鑑みて、FWDのVf-If特性の線形性を改善しつつ、IGBTの オン損失を低減できる半導体装置を提供することを目的とする。

【課題を解決するための手段】

 $\begin{bmatrix} 0 & 0 & 1 & 0 \end{bmatrix}$

上記目的を達成するため、請求項1に記載の発明では、ディープウェル層(13)の外 30 周側端部をドリフト層(1)の裏面側に投影した位置よりカソード領域(3)とコレクタ 領域(2)との境界部までの距離をW1、ベース領域(4)のうち絶縁ゲート型バイポー ラトランジスタ(100)とフリーホイールダイオード(200)との境界部からディー プウェル層(13)の外周側端部までの距離をW2、ディープウェル層(13)とベース 領域(4)との境界部を裏面側に投影した位置よりカソード領域(3)とコレクタ領域(2)との境界部までの距離をW3、ドリフト層(1)の厚みをL1、ドリフト層(1)内 でのキャリアの拡散係数をD、キャリアのライフタイムを 、絶縁ゲート型バイポーラト ランジスタ(100)およびフリーホイールダイオード(200)の構造に基づいて決ま る第1パラメータをk1、ディープウェル層(13)の構造に基づいて決まる第2パラメ ータをk2、ディープウェル層(13)とドリフト層(1)の間のビルトインポテンシャ ル(VAK(th))に対するスナップバック電圧(VSB)の比に対して第1パラメー タk1を掛けた値(k1・VSB/VAK(th))をKとすると、

距離W1と距離W2および距離W3は、 $((k2 \cdot (D))^{1/2})^{2} - L1^{2})^{4} (1/2)$ W 3 かつ、 W2 L1/K^{1/2} ただし、K 2.5 かつ、 W2-W1 10µm を満たす値とされていることを特徴としている。 [0011]

このように、距離W1と距離W2と距離W3が上記3つの数式を満たす値となるように している。これにより、深いディープウェル層(13)がアノードとなるときに、ディー プウェル層(13)からのホール注入が多くなることでFWD(200)の耐量が低下し てしまうことを抑制しつつ、ディープウェル層(13)のうちセル領域の外縁近傍からの ホールが届かず、実質的にアノードとして機能する領域が減少することを抑制することが できる。

[0012]

特に、請求項2に記載したように、距離W3、W2、W1が、 W3=((k2・(D)^{1 / 2})² - L1²)^{(1 / 2}) かつ W2=L1/K^{1 / 2} かつ W2 - W1=10µm であると好ましい。

【0013】

なお、上記の構造は、請求項16に記載したように、セル領域および外周領域において、第1導電型のドリフト層(1)の裏面側に、ドリフト層(1)よりも高不純物濃度とされた第1導電型のフィールドストップ層(1a)が配置され、このフィールドストップ層(1a)の表層部にコレクタ領域(2)およびカソード領域(3)が形成される半導体装置に対しても適用できる。

【0014】

また、上記の構造は、請求項17に記載の発明のように、ベース領域(4)を貫通し、 一方向を長手方向として複数本が所定の間隔で並べられたトレンチ(6)を備え、ゲート 絶縁膜(7)およびゲート電極(8)がトレンチ(6)内において形成されたトレンチゲ ート構造の半導体装置に対して適用すると好ましい。

【0015】

また、請求項3に記載したように、ゲート構造の長手方向の先端位置においても、距離 W1と距離W2および距離W3が、

W3 ((k2・(D)^{1/2})²-L1²)[^](1/2) かつ、 W2 L1/K^{1/2} ただし、K 2.5 かつ W2-W1 10μm

を満たすようにすることで、ゲート構造の長手方向の先端位置においても、FWD(20)の耐量が低下してしまうことを抑制しつつ、ディープウェル層(13)のうちセル 領域の外縁近傍からのホールが届かず、実質的にアノードとして機能する領域が減少する ことを抑制することができる。

【0016】

請求項4に記載の発明では、複数のゲート構造の間の一部において、エミッタ領域(5)が形成されない部分を備えることにより、エミッタ領域(5)が形成されていてIGB T(100)として動作する部分を含む第1の領域と、エミッタ領域(5)が形成されな い部分を含み、かつ、当該部分がFWD(200)として動作する第2の領域とを構成し 、IGBT(100)を囲むFWD(200)が備えられ部分を第3の領域として、第1 の領域および第2の領域は、ゲート構造と同方向が長手方向とされ、第3の領域に加えて 第2の領域にもFWD(200)を備えた構成とすることを特徴としている。

【 0 0 1 7 】

このように、第1~第3の領域を備えた場合において、第2の領域にもFWD(200)が備えられるようにすることで、ゲート電圧印加時に動作するFWD(200)の面積 を増やすことが可能となり、スナップバック電圧の低減を図ることが可能となる。 【0018】

この場合において、請求項5に記載したように、エミッタ領域(5)が形成されない部 50

20

10

40

分の幅が20µm以上とされるようにすると好ましい。

このように、第2の領域に備えられるFWD(200)の幅を20µm以上とすることで FWD(200)のオン電圧を低減することが可能となる。

[0019]

請求項6に記載の発明では、カソード領域(3)は、第1の領域の長手方向と同方向を 長手方向として形成されていると共に、第1の領域の長手方向先端部よりも突き出して配 置されており、該長手方向において分割されていることを特徴としている。

[0020]

このような構成とすれば、分割したカソード領域(3)の間のコレクタ領域(2)によ って構成されるIGBT(100)にてIGBT動作させることで電流を流し、電流密度 を高くすることで他の部分のIGBT(100)についてもIGBT動作させるようにす る。これにより、IGBT(100)のスナップバック電圧を低減することが可能となる 。これにより、FWD(200)の面積を増やすことによるスナップバック電圧の低減と IGBT(100)を動作させやすくすることによるスナップバック電圧の低減の両立 を図ることが可能となる。

[0021]

請求項7に記載の発明では、第1の領域は長手方向において複数に分割されていること を特徴としている。このように、第1の領域を複数に分割するようにしても良い。この場 合において、請求項8に記載の発明では、分割された第1の領域の間の領域にベース領域 (4)のみが形成されることで、当該領域にもFWD(200)が構成されるようにすれ ば、図12(c)のW4の広いFWD(200)の面積を増やすことやこの領域が第3の 領域の補助的な役割をすることが可能となり、スナップバック電圧の低減を図ることが可 能となる。

[0022]

この場合、さらに、請求項9に記載したように、カソード領域(3)を第1の領域の長 手方向と同方向を長手方向として形成し、第1の領域の長手方向先端部の方がカソード領 域(3)の長手方向先端部よりも突き出して配置されるようにすることもできる。

 $\begin{bmatrix} 0 & 0 & 2 & 3 \end{bmatrix}$

このように、カソード領域(3)を第1の領域の長手方向と同方向を長手方向として形 成する場合において、第1の領域が長手方向において分割されていると、その分割されて いる領域においてスナップバック電圧が大きくなることが懸念される。しかしながら、第 1の領域の長手方向先端部の方がカソード領域(3)の長手方向先端部よりも突き出して 配置されるようにすることで、この領域でIGBT(100)が形成されるようにできる 。このため、この領域でIGBT動作させることで電流を流し、電流密度を高くすること で他の部分のIGBT(100)についてもIGBT動作させるようにできる。これによ り、IGBT(100)のスナップバック電圧を低減することが可能となる。

[0024]

請求項10に記載の発明では、分割された第1の領域の間の距離(W、B2)が距離W 2の2倍以上とされるようにすることを特徴としている。

[0025]

40

10

20

30

このように、分割された第1の領域の間の距離(W、B2)を距離W2の2倍以上に取 ることにより、この領域をトレンチゲート構造の両先端位置に配置される第3の領域の代 わりとすることもできる。

[0026]

請求項11に記載の発明では、第1の領域は、さらに長手方向において複数箇所で分割 されており、複数箇所で分割された当該第1の領域の間の領域にエミッタ領域(5)が形 成されないことで、当該領域にもFWD(200)が構成され、カソード領域(3)は、 複数箇所で分割された第1の領域の間の領域と対応する位置において第1の領域と対応す る位置よりも幅広とされていることを特徴としている。

[0027]

このような構成によれば、分割された第1の領域の間においてダイオード動作させられるFWD(200)の面積を増やすことやこの領域が第3の領域の補助的な役割をすることができ、よりFWD(200)のスナップバック電圧を低減できる。

【0028】

請求項12に記載の発明では、第1の領域は複数本並べて配置され、隣り合う当該第1 の領域のうち対向する辺の一部が凹まされ、該凹まされた領域にもFWD(200)が構 成されていることを特徴としている。

[0029]

このように、FWD(200)が構成される領域の幅を広げることにより、その領域に 構成されるFWD(200)がダイオード動作し易くなる。これにより、FWD(200 10)の面積が増えることやこの領域が第3の領域の補助的な役割をすることで半導体装置全 体のスナップバック電圧を小さくすることが可能になる。

【0030】

この場合、請求項13に記載したように、カソード領域(3)は、第1の領域の長手方向と同方向を長手方向として形成されており、第1の領域の一部が凹まされた領域に設けられたFWD(200)と対向して、当該凹まされた領域に設けられたFWD(200)の幅に合せてカソード領域(3)が形成されるようにすると好ましい。

【0031】

このような構成によれば、幅広とされたFWD(200)とされる領域とカソード領域 (3)とが対向したレイアウトとなり、その部分を効率的にダイオード動作させられるた ²⁰ め、よりFWD(200)のスナップバック電圧を低減できる。

請求項14に記載の発明では、カソード領域(3)は、第2の領域と対応する場所に形 成された領域(3a)と、該第2の領域と対応する場所に形成された領域(3a)よりも 幅が狭く、第1の領域と対応する場所に形成された領域(3b)とを有していることを特 徴としている。

【 0 0 3 3 】

このような構成によれば、カソード領域(3)のうちの第2の領域と対応する場所に形 成された領域(3a)についてはダイオード動作を行わせ、第1の領域と対応する場所に 形成された領域(3b)についてはMOS動作を行わせることができる。このため、IG BT動作を基本としつつ、MOS動作も行わせることが可能になることから、スイッチン グ損失の低減を図ることが可能となる。このようなスイッチング損失の低減効果は、半導 体装置をインバータ駆動に適用する場合のように頻繁にスイッチングが行われるような適 用形態とされる場合に有効である。

【0034】

請求項15に記載の発明では、ドリフト層(1)の裏面側において、セル領域の外縁部 には、コレクタ領域(2)およびカソード領域(3)が混在する混在領域(15)が備え られていることを特徴としている。

【0035】

このように、セル領域の外縁部においてコレクタ領域(2)とカソード領域(3)とを 40 混在させた混在領域(15)を備えることで、寄生トランジスタがオンし難くなるように できる。これにより、半導体装置の耐量を向上させられる。また、キャリア再注入を抑制 できるため、スイッチング損失の低減を図ることも可能となる。

【0036】

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関 係を示すものである。

【図面の簡単な説明】

[0037]

【図1】本発明の第1実施形態にかかる半導体装置の断面図である。

【図2】図1に示す半導体装置の上面レイアウト図である。

50

【図3】p型ディープウェル層13からn⁺型不純物領域3までの距離とキャリアのライ フタイム との関係を示した半導体装置の断面図である。 【図4】図1に示す半導体装置のダイオード作動を行うときの等価回路を模式的に描いた 断面図である。 【図5】図1に示す半導体装置のアノード-カソード間電圧VAKに対する順方向電流I fの特性(以下、VAK-If特性という)を示した図である。 【図6】FWDのVf-If特性を示した図である。 【図7】IGBTとFWDとを1チップに形成した半導体装置の場合において、IGBT をオンしたときの等価回路図である。 10 【図8】距離W2に対するスナップバック電圧VSBの関係をSim解析した結果を示す 図である。 【図9】距離W2-距離W1に対するスナップバック電圧VSBの関係をSim解析した 結果を示す図である。 【図10】図1に示す半導体装置のVce-If特性について電子線照射量を60kGy として測定した結果を示す図である。 【図11】(a)は、本発明の第2実施形態にかかる半導体装置の上面レイアウト図であ り、(b)は、(a)の領域 R の部分拡大図である。 【図12】(a)~(c)は、それぞれ、図11(b)に示すA-A ' 、 B - B ' 、 C -C ' 断面図である。 20 【図13】第2の領域でのFWD200の幅W4とFWD200がオンし始める電圧VF (スナップバック電圧VSBに相当)との関係を示したグラフである。 【図14】本発明の第3実施形態にかかる半導体装置の上面レイアウト図である。 【図15】本発明の第4実施形態にかかる半導体装置の上面レイアウト図である。 【図16】本発明の第5実施形態にかかる半導体装置の上面レイアウト図である。 【図17】本発明の第6実施形態にかかる半導体装置の上面レイアウト図である。 【図18】本発明の第7実施形態にかかる半導体装置の上面レイアウト図である。 【図19】本発明の第8実施形態にかかる半導体装置の上面レイアウト図である。 【図20】本発明の第9実施形態にかかる半導体装置の上面レイアウト図である。 【図21】本発明の第10実施形態にかかる半導体装置の上面レイアウト図である。 30 【図22】本発明の第11実施形態にかかる半導体装置の上面レイアウト図である。 【図23】本発明の第12実施形態にかかる半導体装置の上面レイアウト図である。 【図24】本発明の第13実施形態にかかる半導体装置の上面レイアウト図である。 【図25】本発明の第14実施形態にかかる半導体装置の上面レイアウト図である。 【図26】本発明の第15実施形態にかかる半導体装置の上面レイアウト図である。 【図27】本発明の第16実施形態にかかる半導体装置の上面レイアウト図である。 【図28】本発明の第17実施形態にかかる半導体装置の上面レイアウト図である。 【図29】本発明の第18実施形態にかかる半導体装置の上面レイアウト図である。 【図30】(a)は、本実施形態にかかる半導体装置の上面レイアウト図、(b)は、図 30(a)の二点差線で囲んだ領域の部分拡大図である。 40 【図31】図30に示す半導体装置のVce-Ic特性を調べた図である。 【図32】距離LcとIGBT100のスナップバック電圧VSBについて調べた結果を 示すグラフである。 【図33】(a)~(c)は、領域3bの他のレイアウトを示した図である。 【図34】n⁺型不純物領域3を他の構造とする場合の半導体装置のレイアウト図である 【図35】n⁺型不純物領域3を他の構造とする場合の半導体装置のレイアウト図である 【図36】n⁺型不純物領域3を他の構造とする場合の半導体装置のレイアウト図である 【図37】(a)は、セル領域における基板裏面側のレイアウトを示した図であり、(b 50)は、(a)の部分拡大図である。

【図38】半導体装置が壊れるメカニズムを示した説明図である。

【図39】(a)は、セル領域における基板裏面側のレイアウトを示した図であり、(b)は、(a)の部分拡大図である。

(10)

【図40】(a)は、セル領域における基板裏面側のレイアウトを示した図であり、(b)は、(a)の部分拡大図である。

【図41】セル領域における基板裏面側のレイアウトを示した図である。

【図42】(a)~(c)は、第1の領域のセル構成、第2、第3の領域のセル構成などの一例を示した断面図である。

【発明を実施するための形態】

【0038】

以下、本発明の実施形態について図に基づいて説明する。

【 0 0 3 9 】

(第1実施形態)

本発明の第1実施形態について説明する。図1は、本実施形態にかかる半導体装置の断 面図、図2は、図1に示す半導体装置の上面レイアウト図である。図1は、図2のA - A 断面図に相当している。以下、これらの図を参照して、本実施形態の半導体装置について 説明する。

[0040]

図1に示すように、本実施形態の半導体装置は、例えば不純物濃度が1×10¹³~1²⁰×10¹⁴ cm⁻³とされたn⁻型ドリフト層1を構成する半導体基板に対してIGBT 100やFWD200を備えることにより構成されている。図1および図2に示したよう に、IGBT100が備えられるIGBT形成領域とFWD200が備えられるダイオー ド形成領域がセル領域とされ、セル領域の外周部に外周領域が備えられている。図2に示 されるように、半導体装置を構成するチップの中央部がIGBT形成領域とされ、その周 囲を囲むようにダイオード形成領域が配置されることでセル領域が構成され、さらにその セル領域の外周を囲むように外周領域が配置されている。

【0041】

セル領域におけるIGBT形成領域およびダイオード形成領域において、 n ・ 型ドリフト層1の裏面側における当該 n ・ 型ドリフト層1の表層部には、FS層1 a が形成されている。このFS層1 a は、 n ・ 型ドリフト層1よりも高不純物濃度の n 型層にて構成され、空乏層の広がりを防ぐことで耐圧と定常損失の性能向上を図ると共に、基板裏面側から注入されるホールの注入量を制御するために備えてある。

【0042】

また、セル領域における IGBT形成領域およびダイオード形成領域において、 n⁻型 ドリフト層1の裏面側における FS層1 a の表層部には、コレクタ領域に相当する p⁺型 不純物領域2 およびカソード領域に相当する n⁺型不純物領域3 が形成されている。 p⁺ 型不純物領域2 は、ボロン等の p型不純物が注入されて形成され、例えば不純物濃度が1 × 1 0¹⁷ ~ 1 × 1 0²⁰ cm⁻³で構成されている。 n⁺型不純物領域3 は、リン等の n型不純物が注入されて形成され、例えば不純物濃度が1 × 1 0¹⁹ ~ 1 × 1 0²¹ cm⁻³で構成されている。 n⁻型ドリフト層1の裏面側は基本的には p⁺型不純物領域2 と されているが、部分的に n⁺型不純物領域3 が形成された構造とされている。

図 2 中の実線ハッチングを示した領域が n⁺型不純物領域 3 の形成されている領域であ り、それ以外の領域が p⁺型不純物領域 2 の形成されている領域である。図 2 中の破線ハ ッチングを示した領域は、 p型ディープウェル層 1 3 の形成されている領域である。 【 0 0 4 4 】

図2に示されるように、n⁻型ドリフト層1の裏面側は基本的にはp⁺型不純物領域2 とされているが、部分的にn⁺型不純物領域3が形成された構造とされている。本実施形 態の場合、n⁺型不純物領域3は、セル領域において短冊状のものが複数本ストライプ状 10

30

に配置された構造とされている。なお、 n ⁺ 型不純物領域 3 のうち短冊状の部分のものは 、図 2 中では 5 本のものを縦方向に 2 つに分割したものとして描いてあるが、実際にはそ れ以上の多数本が形成されている。

(11)

【0045】

また、セル領域におけるIGBT形成領域においては、n 型ドリフト層1の表層部に は、所定厚さのp型ベース領域4が形成されている。このp型ベース領域4を貫通してn 型ドリフト層1まで達するように複数個のトレンチ6が形成されており、このトレンチ 6によってp型ベース領域4が複数個に分離されている。具体的には、トレンチ6は複数 個所定のピッチ(間隔)で形成されており、図1の奥行き方向(紙面垂直方向)において 各トレンチ6が平行に延設されたストライプ構造、もしくは並行に延設されたのちその先 端部において引き回されることで環状構造とされている。そして、環状構造とされる場合 、各トレンチ6が構成する環状構造は複数本ずつを1組として多重リング構造が構成され 、隣接する多重リング構造同士の長手方向が平行となるように配置されている。

【0046】

隣接するトレンチ6によってp型ベース領域4が複数に分割された状態となるが、少な くともその一部は、チャネル領域を構成するチャネルp層4aとなり、このチャネルp層 4aの表層部に、エミッタ領域に相当するn⁺型不純物領域5が形成されている。なお、 本実施形態では、分割された各p型ベース領域4がチャネルp層4aとなる場合を図示し てあるが、そのうちの一部にn⁺型不純物領域5を形成しないことで、IGBTとして機 能する部分を間引いた構造(以下、間引き構造という)とされても良い。

【0047】

n⁺型不純物領域5は、n⁻型ドリフト層1よりも高不純物濃度で構成され、p型ベース領域4内において終端しており、かつ、トレンチ6の側面に接するように配置されている。より詳しくは、トレンチ6の長手方向に沿って棒状に延設され、トレンチ6の先端よりも内側で終端した構造とされている。

[0048]

各トレンチ6内は、各トレンチ6の内壁表面を覆うように形成されたゲート絶縁膜7と、このゲート絶縁膜7の表面に形成されたドープトPoly-Si等により構成されるゲート電極8とにより埋め込まれている。ゲート電極8は、図1とは別断面において互いに電気的に接続され、同電位のゲート電圧が印加される様になっている。このような構造により、トレンチゲート構造が構成されている。

【0049】

さらに、n⁺型不純物領域5およびチャネルp層4aは、層間絶縁膜9に形成されたコンタクトホール9aを通じてエミッタ電極に相当する上部電極10と電気的に接続されており、上部電極10や図示しない配線などを保護するように保護膜11が形成されている。そして、p⁺型不純物領域2の裏面側に下部電極12が形成されることにより、IGB T100が構成されている。

[0050]

ー方、セル領域におけるダイオード形成領域でも、IGBT形成領域と同様に、n^型 ドリフト層1の表層部に所定厚さのp型ベース領域4が形成されている。さらに、p型ベ ース領域4の周囲を囲むように、p型ベース領域4よりも接合深さが深くされたp型ディ ープウェル層13が形成されている。このp型ディープウェル層13は、p型ベース領域 4よりも高不純物濃度で構成され、例えば不純物濃度が1×10^{1 8}~1×10^{1 9} с m ・³ で構成されている。

[0051]

このため、ダイオード形成領域に備えられたp型ベース領域4およびp型ディープウェ ル層13をアノードとし、n⁻型ドリフト層1およびn⁺型不純物領域3をカソードとし てPN接合されたダイオード構造を有するFWD200が構成されている。このFWD2 00は、p型ディープウェル層13に対して上部電極10がアノード電極として電気的に 接続され、n⁺型不純物領域3に対して下部電極12がカソード電極として電気的に接続

10

50

された構造とされている。

【0052】

このため、IGBT100とFWD200とは、エミッタとアノードとが電気的に接続 されると共に、コレクタとカソードとが電気的に接続されることで、同一チップにおいて 互いに並列接続された構造とされている。

【 0 0 5 3 】

なお、外周領域においては、図示しないが、 n ⁻ 型ドリフト層 1 の表層部において、セル領域の外周を囲むように p 型ベース領域 4 よりも深くされた p 型拡散層が形成され、更に p 型拡散層の外周を囲むように p 型ガードリング層が多重リング構造として形成される など、外周耐圧構造が構成されている。この外周耐圧構造により、電界が偏り無く広げら 得ることで、半導体装置の耐圧向上が図られている。

【0054】

以上のように、本実施形態にかかるIGBT100とFWD200とを一体化した半導体装置が構成されている。このように構成された半導体装置は、例えば直流 - 交流変換を 行うためのインバータ回路などのスイッチング回路に備えられ、IGBT100がスイッ チング素子として機能させられると共に、FWD200がIGBT100をオフしたとき に還流電流を流す還流素子として機能させられる。

【 0 0 5 5 】

このとき、FWD200では、ダイオード形成領域に備えられたp型ベース領域4およびp型ディープウェル層13がアノードとして機能することで、ダイオード動作を行う。 20 ところが、深いp型ディープウェル層13がアノードとなるために、p型ディープウェル層13からのホール注入が多くなってFWD200の耐量を低下させる可能性がある。 【0056】

一方、図3に示す半導体装置の断面図に表されるように、 p型ディープウェル層13からn⁺型不純物領域3までの距離が長いと、キャリアのライフタイムの関係から、セル 終端部、つまりp型ディープウェル層13のうちセル領域の外縁近傍からのホールが届か ず、実質的にアノードとして機能する領域が減少する。このため、深いp型ディープウェ ル層13からのホール注入を抑制してFWD200の耐量を確保しつつ、実質的にアノー ドとして機能する領域を大きくできるように、各部の設計を行っている。以下、この設計 について説明する。

【0057】

図4は、図1に示す半導体装置のダイオード作動を行うときの等価回路を模式的に描いた断面図である。また、図5は、図1に示す半導体装置のVAK-If特性を示した図である。アノード-カソード間電圧VAKは、FWD200の順方向電圧Vfと同等であるため、図5の特性は、FWD200のVf-If特性に相当する。 【0058】

まず、IGBT100とFWD200の等価回路は、図4中に示したものとなる。すな わち、IGBT100のコレクタに対してn[・]型ドリフト層1の横方向の内部抵抗R1(抵抗率 1)が接続されている。そして、IGBT100のエミッタ・コレクタ間と内部 抵抗R1がFWD200に対して並列接続されていると共に、これらFWD200等に対 してn[・]型ドリフト層1の縦方向の内部抵抗R2(抵抗率 1)と、FS層1aの横方向 の内部抵抗R3(抵抗率 2)が直列接続されている。また、p型ディープウェル層13 の外周側端部をn[・]型ドリフト層1の裏面側に投影した位置から、n⁺型不純物領域3と p⁺型不純物領域2との境界部までの距離をW1とし、FWD200として機能するp型 ベース領域4の端部(p型ベース領域4のうちIGBT100とFWD200との境界部 (最も外側のトレンチ5の側壁))からp型ディープウェル層13の外周側端部までの距 離をW2とする。p型ディープウェル層13とp型ベース領域4との境界部を裏面側に投 影した位置よりカソード領域となるn⁺型不純物領域3とコレクタ領域となるp⁺型不純 物領域2との境界部までの距離をW3とする。また、n⁻型ドリフト層1の厚みをL1、 FS層1aの厚みをL2とする。 10

[0059]

また、図5に示すVAK-If特性より、スナップバック電圧が最も大きくなるときの アノード - カソード間電圧VAKをVAK1とし、FWD200がダイオード動作し始め るときのアノード - カソード間電圧VAKをVAK2とする。また、VAK-If特性が 線形となるところから直線を引いたときの切片がp型ディープウェル層13とn[・]型ドリ フト層1との間のビルトインポテンシャル、つまり理論上ダイオード動作するのに必要な 電圧であり、このビルトインポテンシャルをVAK(th)とする。

[0060]

これらに基づき、以下の関係式が成り立つ。まず、数式1に示すように、スナップバック電圧VSBは、VAK1とVAK2の差として表される。

【0061】

(数1) VSB=VAK1-VAK2

また、スナップバック電圧VSBが最も大きくなる時のVAK1は、FWD200がダ イオード動作を行っていることが必要であることから、図4中の点Xの電位に基づいて、 次式を導くことができる。なお、下記の式で、Iは、IGBT100からn⁻型ドリフト 層1の内部抵抗R1、R2およびFS層1aの内部抵抗R3を通って流れる電流を意味し ている。また、下記の式では、IGBT100のチャネル抵抗に関しては、非常に小さい ことから無視している。

[0062]

(数2) Vth=I・R1
(数3) I=VAK1・(R1/(R1+R2+R3))
(数4) VAK1=VAK(th)×((R1+R2+R3)/R1)
また、p型ディープウェル層13とn⁻型ドリフト層1との間のビルトインポテンシャ

ルVAK(th)は、FWD200がダイオード動作し始めた電圧VAK2とほぼ等しいため、次式で表せる。

【0063】

(数5) VAK2 VAK(th)

この数式5および上記した数式4を上記数式1に代入すると、次式を導出することができる。

【0064】

(数6) VSB ((R2+R3)/R1)×VAK(th)
そして、R1~R3は、それぞれR1=W2・ 1/L1、R2= 1・L1/W2、
R3=W1・ 2/L2で表されることから、数式6を次式に変換できる。

[0065]

(数7)

VSB ((L1 · 1/W2+W1 · 2/L2)/(W2 · 1/L1)) × VA K(th)

ここで、VSB/VAK(th)に対してIGBT100およびFWD200の形状や 濃度等、IGBT100およびFWD200の構造に基づいて決まる第1パラメータをk 1とし、ビルトインポテンシャルVAK(th)に対するスナップバック電圧VSBの比 であるVSB/VAK(th)に対して第1パラメータを掛けた値(=k1・VSB/V AK(th))をKとする。また、ビルトインポテンシャルを表すVAK(th)は定数 であり、スナップバック電圧VSBが小さいほど非線形性が小さくなって線形性が改善さ れることから、Kが小さくなるほど線形性を改善できる。したがって、次式で表される右 辺がそのK以下となるようにすることで、線形性の改善を図ることができる。

【0066】

(数8) K ((L1・ 1/W2+W1・ 2/L2)/(W2・ 1/L1)) また、p型ディープウェル層13の外周端部がゲートのバイアスによって影響を受けな いダイオードとして動作させるためのW2の条件は、上記数式8に基づいて下記数式9お よび数式10のように求めることができる。なお、n⁻型ドリフト層1の抵抗率 1に対 20



してFS層1aの抵抗率 2は十分に小さいことから、W1・ 2/L2 0と見なしている。

【0067】

(数9) K ((L1・1/W2)/(W2・1/L1)) = L1²/W2² (数10) W2 L1/K^{1/2}

また外周端部におけるスナップバック電圧を - 40 におけるVAK(th)=0.8 [V]に対して無視できる0.1V以下にする場合は、実験結果を示した図8よりK 2.5となる。すなわち、図8中に示しように、L1=135µmとした場合には、W2=85µmのときにスナップバック電圧が0.1Vとなることから、数式9にL1=135µm、W2=85µmを代入すると、K 2.5となる。同様に、L1=80µmとした場合には、W2=50µmのときにスナップバック電圧が0.1Vとなることから、数式9にL1=80µm、W2=50µmを代入すると、K 2.56となる。このように、いずれの結果からもK 2.5を満たすようにすることで、スナップバック電圧を0.1 V以下に抑えることが可能となることが判る。なお、図8に示すSim解析では、W1=0µm、L2>0、W3は任意の値に設定している。

【0068】

またW2が数式10を満たしている場合であっても、W1が大きい場合やライフタイム が短い場合は、ディープウェル層13の外周端部から注入されたホールがカソードとなる n⁺型不純物領域3まで届かなくなるため、実効的なW2が短く(R1が小さく)なりス ナップバックが出現する。このため、ライフタイムを例えば2µsとした場合において、 W1、W2とスナップバック電圧VSBとの関係について調べた。そのSim結果を図9 に示す。また、図10は、本実施形態にかかる半導体装置のVce-If特性について電 子線照射量を60kGyとして測定した結果を示した図である。この図においてVceが 部分的にマイナス方向に突出したものがスナップバック電圧VSBであり、この図のスナ ップバック電圧VSBを取り出してプロットしたのが図9に相当する。 【0069】

スナップバック電圧VSBが-40 のVak(th)0.8Vに対して無視できる0.1V以下に抑制できるようにするためには、図9より、次式が成り立つ。なお、図9に 示す実験では、L1=125µm、W2=85µmL2=1µm、W3は任意の値としている。

(数11) W2-W1 10µm

一方、距離W3については、図3に示すように、ホールがp型ディープウェル層13から斜め方向に最短距離でp⁺型不純物領域2とn⁺型不純物領域3との境界位置に向かって ホールが注入された時、注入量が大きくなり破壊しないためには、拡散長よりも上で述べ た最短距離が十分大きいことが必要となることから、図<u>4および</u>三角形の関係で示される 三平方の定理より、数式12が成り立つ。そして、これを変換すると数式13を導出でき る。なお、Dは、n⁻型ドリフト層1内でのキャリアの拡散係数であり、k2は、p型デ ィープウェル層13の深さ、濃度、耐量等のp型ディープウェル層13の構造に基づいて 決まる第2パラメータである。

【 0 0 7 0 】

(数12) $W3^2 + L1^2$ (k2 · (D) $\frac{1}{2})^2$

(数13) W3 ((k2・(D)^{1/2})²-L1²)[^](1/2)

そして、距離W1~W3については、半導体装置の小型化などを考慮すると、上記数式 を満たす中で最も小さい値であることが好ましいため、またW1 - W3は耐圧の観点から 大きな値となることが望ましいため次式が成り立つ関係とするのが良い。

【0071】 (数14)

 $W 2 = L 1 / K^{1/2}$ $h \supset$ $W 2 - W 1 = 1.0 \mu m$ 10

20



かつ

 $W = ((k 2 \cdot (D))^{1/2})^2 - L 1^2)^{1/2} (1/2)$

よって、本実施形態の半導体装置では、距離W1、W2、W3が数式14を満たす値に 設定している。

【0072】

以上説明したように、本実施形態の半導体装置では、IGBT100とFWD200を 備えた構造において、ダイオード形成領域に備えられたp型ベース領域4およびp型ディ ープウェル層13をアノードとして機能させることで、ダイオード動作を行わせている。 【0073】

そして、 p 型ディープウェル層 1 3 の外周側端部を n ⁻ 型ドリフト層 1 の裏面側に投影 10 した位置より、 n ⁺ 型不純物領域 3 と p ⁺ 型不純物領域 2 との境界部までの距離 W 1 と F W D 2 0 0 として機能する p 型ベース領域 4 の端部から p 型ディープウェル層 1 3 の外周 側端部までの距離 W 3 が数式 1 4 を満たす値となるようにしている。

【0074】

これにより、深い p 型ディープウェル層13がアノードとなるときに、 p 型ディープウェル層13からのホール注入が多くなることで F W D 2 0 0 の耐量が低下してしまうことを抑制しつつ、 p 型ディープウェル層13のうちセル領域の外縁近傍からのホールが届かせ、実質的にアノードとして機能する領域が減少することを抑制することができる。

【0075】

(第2実施形態)

本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対して異なる 場所でもFWDのVf - If特性の線形性を改善できる構成を採用したものであり、その 他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説 明する。

[0076]

図11(a)は、本実施形態にかかる半導体装置の上面レイアウト図であり、図11(b)は、図11(a)の領域Rの部分拡大図である。なお、図11(a)、(b)は断面 図ではないが、図を見易くするために部分的にハッチングを示してある。また、図12(a)~(c)は、それぞれ、図11(b)に示すA-A'、B-B'、C-C'断面図で ある。ただし、図12(c)については、より各領域の断面構造が明確になるように、図 11(b)のC-C'断面を更に延長して多くのセル分備えた図としてある。なお、本実 施形態の半導体装置では、p型チャネル領域4aの表層部にコンタクト領域4bを形成し た構造としてあり、このコンタクト領域4bを介して上部電極10と電気的に接続される ようにしてあるが、基本的な構造は第1実施形態と同様である。 【0077】

図11(a)、(b)に示すように、本実施形態の半導体装置は、外周領域内に第1~ 第3の領域を備えた構成とされている。具体的には、トレンチ6の側面においてエミッタ 領域に相当するn⁺型不純物領域5が形成されていてIGBT100として機能する部分 が含まれる領域を第1の領域、この第1の領域に併設されたエミッタ領域に相当するn⁺ 型不純物領域5が形成されておらずFWD200として機能させる部分が含まれる領域を 第2の領域、トレンチゲート構造の長手方向の先端位置においてp⁺型不純物領域2が形 成されている領域のうちp型ガードリング層14などが形成された外周領域よりも内側(つまりセル領域の外縁部におけるFWD200が形成されている領域)を第3の領域とし ている。

[0078]

このようなゲート電極 8 の先端位置においても、 F W D 2 0 0 の V f - I f 特性の線形 性の問題が発生する。このため、第 3 の領域に備えられる p 型ベース領域 4 と p 型ディー プウェル層 1 3 とによって構成される F W D 2 0 0 について、第 1 実施形態と同様に、各 種寸法について規定している。

[0079]

30

20

具体的には、本実施形態でも、図12(a)、(b)中に示したように、p型ディープ ウェル層13の外周側端部をn^{*}型ドリフト層1の裏面側に投影した位置から、n^{*}型不 純物領域3とp^{*}型不純物領域2との境界部までの距離をW1とし、FWD200として 機能するp型ベース領域4の端部(p型ベース領域4のうちIGBT100とFWD20 0との境界部(エミッタ領域に相当するn^{*}型不純物領域5の先端位置))からp型ディ ープウェル層13の外周側端部までの距離をW2とする。p型ディープウェル層13とp 型ベース領域4との境界部を裏面側に投影した位置よりカソード領域となるn^{*}型不純物 領域3とコレクタ領域となるp^{*}型不純物領域2との境界部までの距離をW3とする。ま た、n^{*}型ドリフト層1の厚みをL1とする。

 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$

このように構成された半導体装置におけるトレンチゲート構造の先端位置においても、 p型ベース領域4とp型ディープウェル層13を長くして内部抵抗を大きくしたいが、こ れらが長くなり過ぎるとp型ディープウェル層13のうちのセル領域の終端からn⁺型不 純物領域3までホールが届かなくなる。このため、W1~W3が上記第1実施形態で示し た数式10、11、13、好ましくは数式14の関係を満たすようにすることで、FWD 200のVf-If特性の線形性を改善することが可能となる。

【0081】

また、図12(c)に示すように、第1、第2の領域において、エミッタ領域に相当す るn⁺型不純物領域5を形成しない間引き構造としている。このような間引き構造とする ことで、その間引き部分にてダイオード動作させ、隣り合うトレンチゲート構造の間にF WD200が構成されるようにしている。

20

30

40

10

【 0 0 8 2 】

この間引き構造のうち、第2の領域に構成される部分の少なくとも一部について、 n ⁺型不純物領域 5 が形成されておらず p 型ベース領域 4 のみが形成されている箇所の最も端から端のトレンチゲート構造の間の距離を第2の領域での F W D 2 0 0 の幅W 4 とすると、W 4 2 0 µ m となるようにしている。図13は、第2の領域での F W D 2 0 0 の幅W 4 と F W D 2 0 0 がオンし始める電圧 V F (スナップバック電圧 V S B に相当)との関係を示したグラフである。この図に示されるように、第2の領域での F W D 2 0 0 の幅W 4 が 2 0 µ m を超えると F W D 2 0 0 がオンし始める電圧 V F が急に上昇し始める。この結果に基づき、第2の領域での F W D 2 0 0 の幅W 4 が 2 0 µ m 以上となるようにしている。これにより、F W D 2 0 0 のオン電圧を低減することが可能になる。ただし F W D のリカバリー(SW)損失を低減することを目的に S W 動作の直前又は動作中にゲートに電圧を印加するような制御を行う場合、このW 4 < 2 0 µ m した方が S W 損失を低減できる場合もある。この場合もW 1 ~ W 3 を本特許の条件を満たすことにより F W D の線形性の向上やスナップバックによる V f の急激な上昇を抑制することができる。

以上説明したように、トレンチゲート構造の先端位置においても、W1~W3が上記第 1実施形態で示した数式10、11、13、好ましくは数式14の関係を満たすようにす ることで、FWD200のVf-If特性の線形性を改善することが可能となる。またこ の構成で第3の領域と第2の領域の距離を縮めることにより第3の領域がONすることに より上がった電流密度を第2の領域に効率的に伝えられるため線形性がより向上される。 さらに、第2の領域でのFWD200の幅W4が20µm以上となるようにすることで、 FWD200のオン電圧を低減することが可能になる。

[0084]

(第3実施形態)

本発明の第3実施形態について説明する。本実施形態は、第2実施形態に対して異なる 場所でもFWDのVf - If特性の線形性を改善しつつ、IGBTのオン損失を低減でき る構成を採用したものであり、その他に関しては第2実施形態と同様であるため、第2実 施形態と異なる部分についてのみ説明する。

[0085]

図14は、本実施形態にかかる半導体装置の上面レイアウト図である。なお、図14は 断面図ではないが、図を見易くするために部分的にハッチングを示してある。この図に示 すように、第1の領域を長手方向において2つに分割、つまりエミッタ領域に相当する n ^{*}型不純物領域5を長手方向方向において2つに分割しており、分割した第1の領域の間 において n^{*}型不純物領域5が形成されておらず、隣接するトレンチゲート構造の間の領 域に p型ベース領域4のみが形成されることでFWD200が形成されるようにしている

[0086]

このように、第1の領域を長手方向において2つに分割し、分割した第1の領域の間に おいてFWD200が構成されるようにしても良い。このようにすれば、エミッタ領域に 相当するn⁺型不純物領域5の近くにダイオード動作する第2の領域を形成できる。これ によりFWD200の面積が増えることやこの領域が第3の領域の補助的な役割すること でより効率的にFWD200の電流密度を向上できることで半導体装置全体のスナップバッ ク電圧を低減することが可能になる。

[0087]

なお、このように第1の領域を長手方向において分割する場合、その第1の領域の間の 幅Wを数式10のW2の2倍以上に取ることにより、この領域をトレンチゲート構造の両 先端位置に配置される第3の領域の代わりとすることもできる。また、ここでは第1の領 域を長手方向において2つに分割する場合について説明したが、複数、つまり2つに限ら ず3つ以上の数に分割しても構わない。

[0088]

(第4実施形態)

本発明の第4実施形態について説明する。本実施形態は、第2実施形態に対して第1の 領域と第2の領域のレイアウトを変更したものであり、その他に関しては第2実施形態と 同様であるため、第2実施形態と異なる部分についてのみ説明する。

【0089】

図15は、本実施形態にかかる半導体装置の上面レイアウト図である。なお、図14は 断面図ではないが、図を見易くするために部分的にハッチングを示してある。この図に示 すように、複数本並べられた第1の領域の一部、具体的には隣り合う第1の領域の対向す る辺の一部を凹ませた図中破線で囲んだ部分をエミッタ領域に相当するn⁺型不純物領域 5が備えられていない領域とし、本実施形態では、この領域を第2の領域とした構成とし ている。つまり、本実施形態では、上記第2実施形態のように各第1の領域や各第2の領 域がそれぞれ同じ幅で構成されているのではなく、第1の領域の間において部分的に第2 の領域の幅を広げた構造にしている。

[0090]

このように、一部の第2の領域の幅W4を広げることにより、第2の領域に構成される FWD200がダイオード動作し易くなる。これにより、FWD200の面積が増えるこ とやこの領域が第3の領域の補助的な役割することでより効率的にFWD200の電流密 度を向上できることで半導体装置全体のスナップバック電圧を小さくすることが可能にな る。

40

【0091】 (第5実施形態)

本発明の第5実施形態について説明する。本実施形態も、第2実施形態に対して第1の 領域と第2の領域のレイアウトを変更したものであり、その他に関しては第2実施形態と 同様であるため、第2実施形態と異なる部分についてのみ説明する。

【 0 0 9 2 】

図16は、本実施形態にかかる半導体装置の上面レイアウト図である。なお、図16は 断面図ではないが、図を見易くするために部分的にハッチングを示してある。この図に示 すように、第1の領域を紙面上下方向、つまりトレンチゲート構造の長手方向において複 数個に分割し、分割した第1の領域の間に第1の領域とほぼ同寸法の第2の領域が配置さ

50

10

30

れるようにすることで各第1の領域がマトリクス状に配置された構造にしている。つまり 、トレンチゲート構造の長手方向に並べぶ第1の領域を1つの列として、第1の領域の列 が複数列並べて配置され、隣り合う各列の第1の領域が対向配置される構造とされている 。このような構造としても、分割された各第1の領域の間の第2の領域に構成されるFW D200がダイオード動作し易くなる。これにより、FWD200の面積が増えることや この領域が第3の領域の補助的な役割することでより効率的にFWD200の電流密度を 向上できることで半導体装置全体のスナップバック電圧を小さくすることが可能になる。 【0093】

(18)

(第6実施形態)

本発明の第6実施形態について説明する。本実施形態は、第5実施形態に対して第1の 10 領域と第2の領域のレイアウトを変更したものであり、その他に関しては第5実施形態と 同様であるため、第5実施形態と異なる部分についてのみ説明する。

【0094】

図17は、本実施形態にかかる半導体装置の上面レイアウト図である。なお、図17は 断面図ではないが、図を見易くするために部分的にハッチングを示してある。この図に示 すように、本実施形態でも、第1の領域を紙面上下方向、つまりトレンチゲート構造の長 手方向において複数個に分割し、分割した第1の領域の間に第1の領域とほぼ同寸法の第 2の領域が配置されるようにしているが、トレンチゲート構造の長手方向に並べぶ第1の 領域を1つの列として、第1の領域の列が複数列並べて配置されているものの、隣り合う 各列の第1の領域が互いにずれて配置される構造とされている。つまり、各第1の領域が 千鳥状に配置された構造とされている。このような構造としても、分割された各第1の領 域の間の第2の領域に構成されるFWD200がダイオード動作し易くなる。これにより 、FWD200の面積が増えることやこの領域が第3の領域の補助的な役割することでよ り効率的にFWD200の電流密度を向上できることで半導体装置全体のスナップバック 電圧を小さくすることが可能になる。

[0095]

(第7実施形態)

本発明の第7実施形態について説明する。本実施形態は、第6実施形態に対して第1の 領域と第2の領域のレイアウトを変更したものであり、その他に関しては第6実施形態と 同様であるため、第6実施形態と異なる部分についてのみ説明する。

【0096】

図18は、本実施形態にかかる半導体装置の上面レイアウト図である。なお、図18は 断面図ではないが、図を見易くするために部分的にハッチングを示してある。この図に示 すように、本実施形態でも、第1の領域を紙面上下方向、つまりトレンチゲート構造の長 手方向において複数個に分割しているが、第6実施形態と比べて分割場所の間隔を長くし た構造としている。このような構造としても、分割された各第1の領域の間の第2の領域 に構成されるFWD200がダイオード動作し易くなる。これにより、FWD200の面 積が増えることやこの領域が第3の領域の補助的な役割することでより効率的にFWD2 00の電流密度を向上できることで半導体装置全体のスナップバック電圧を小さくするこ とが可能になる。

【0097】

(第8実施形態)

本発明の第8実施形態について説明する。本実施形態は、第4実施形態に対して第1の 領域と第2の領域のレイアウトを変更したものであり、その他に関しては第4実施形態と 同様であるため、第4実施形態と異なる部分についてのみ説明する。

【 0 0 9 8 】

図19は、本実施形態にかかる半導体装置の上面レイアウト図である。なお、図19は 断面図ではないが、図を見易くするために部分的にハッチングを示してある。この図に示 すように、本実施形態でも、隣り合う第1の領域の対向する辺の一部を凹ませて第2の領 域としているが、第4実施形態のように隣り合う第1の領域の対向する辺の同じ場所に第 30

20

2の領域を配置するのではなく、互い違いに第2の領域を配置した構造としている。この ような構造としても、第2の領域に構成されるFWD200がダイオード動作し易くなり 、FWD200の面積が増えることやこの領域が第3の領域の補助的な役割することでよ り効率的にFWD200の電流密度を向上できることで半導体装置全体のスナップバック 電圧を小さくすることが可能になる。

【0099】

(第9実施形態)

本発明の第9実施形態について説明する。本実施形態は、第2実施形態に対して第1~ 第3の領域のレイアウトを変更したものであり、その他に関しては第2実施形態と同様で あるため、第2実施形態と異なる部分についてのみ説明する。

[0100]

図20は、本実施形態にかかる半導体装置の上面レイアウト図である。なお、図20は 断面図ではないが、図を見易くするために部分的にハッチングを示してある。この図に示 すように、本実施形態では、第3の領域をセル領域の外縁部に配置するのではなく、セル 領域の中央位置に点在させるように配置し、かつ、第2の領域が第3の領域の間を繋ぐよ うに配置された構造となるようにしている。

[0101]

具体的には、円形状に囲まれた範囲を第3の領域として、第3の領域が正六角形の各角 部に配置された形状、つまりハニカム状に配置されたレイアウトとされ、各第3の領域を 繋ぐ六角形の各辺に相当する位置に第2の領域が配置されたレイアウトとされている。図 中破線はトレンチゲート構造を示しているが、紙面上下方向を長手方向として複数本のト レンチゲート構造が配置されており、その複数本のトレンチゲート構造が交差するように 第1~第3の領域がレイアウトされることになる。このトレンチゲート構造のトレンチ6 の側面のうち第1の領域と接している場所にはエミッタ領域に相当するn⁺型不純物領域 5が備えられ、第2の領域や第3の領域と接している場所にはエミッタ領域に相当するn ⁺型不純物領域5が備えられていない構造となるようにしている。

【0102】

このように、第1~第3の領域のレイアウトを変更しても、第2実施形態と同様の効果 を得ることができる。また第3の領域同士の距離が短くなるため効率よく第2の領域の電 流密度を向上でき、これにより半導体装置全体のスナップバック電圧をより小さくするこ とが可能になる。

[0103]

(第10実施形態)

本発明の第10実施形態について説明する。本実施形態は、第9実施形態に対して第1 ~第3の領域のレイアウトを変更したものであり、その他に関しては第9実施形態と同様 であるため、第9実施形態と異なる部分についてのみ説明する。

【0104】

図21は、本実施形態にかかる半導体装置の上面レイアウト図である。なお、図21は 断面図ではないが、図を見易くするために部分的にハッチングを示してある。この図に示 すように、本実施形態でも、セル領域の外縁部に配置するのではなく、セル領域の中央位 置に点在させるように配置し、かつ、第2の領域が第3の領域の間を繋ぐように配置され た構造となるようにしている。そして、円形状に囲まれた範囲を第3の領域として、第3 の領域が正方形の各角部に配置された形状、つまりマトリクス状に配置されたレイアウト とされ、各第3の領域を繋ぐ正方形の各辺に相当する位置に第2の領域が配置されたレイ アウトとされている。

【0105】

このように、第1~第3の領域のレイアウトを変更しても、第9実施形態と同様の効果 を得ることができる。

【0106】

(第11実施形態)

40

30

本発明の第11実施形態について説明する。本実施形態も、第9実施形態に対して第1 ~第3の領域のレイアウトを変更したものであり、その他に関しては第9実施形態と同様 であるため、第9実施形態と異なる部分についてのみ説明する。

(20)

[0107]

図22は、本実施形態にかかる半導体装置の上面レイアウト図である。なお、図22は 断面図ではないが、図を見易くするために部分的にハッチングを示してある。この図に示 すように、本実施形態でも、セル領域の外縁部に配置するのではなく、セル領域の中央位 置に点在させるように配置し、かつ、第2の領域が第3の領域の間を繋ぐように配置され た構造となるようにしている。そして、円形状に囲まれる範囲を第3の領域として、第3 の領域が正三角形の各角部に配置されたレイアウトとされ、各第3の領域を繋ぐ正三角形 の各辺に相当する位置に第2の領域が配置されたレイアウトとされている。

[0108]

このように、第1~第3の領域のレイアウトを変更しても、第9実施形態と同様の効果 を得ることができる。

[0109]

(第12実施形態)

本発明の第12実施形態について説明する。本実施形態は、第2実施形態に対して半導 体装置の基板裏面側のレイアウトについても考慮したものであり、その他に関しては第2 実施形態と同様であるため、第2実施形態と異なる部分についてのみ説明する。

[0110]

図23は、本実施形態にかかる半導体装置の上面レイアウト図である。なお、図23は 断面図ではないが、図を見易くするために部分的にハッチングを示してある。この図に示 すように、本実施形態では、第2実施形態のような第1~第3の領域を備えた構造につい て、第1の領域の長手方向先端部よりもカソード領域に相当するn⁺型不純物領域3(図) 中一点鎖線で囲んだ領域)が図中矢印A1のように突き出すように形成されている。この ような構造の場合、IGBT100におけるスナップバック電圧VSBが大きくなること が懸念されることから、本実施形態では、 n⁺型不純物領域3を長手方向において図中矢 印 A 2 のように分割し、分割した n ⁺ 型不純物領域 3 の間にコレクタ領域に相当する p ⁺ 型不純物領域2が形成されることでIGBT100が形成されるようにしている。

[0111]

このような構成とすれば、分割した n ⁺ 型不純物領域 3 の間の p ⁺ 型不純物領域 2 によ って構成されるIGBT100をIGBT動作させることで電流を流し、電流密度を高く することで他の部分のIGBT100についてもIGBT動作させるようにする。これに より、IGBT100のスナップバック電圧VSBを低減することが可能となる。

[0 1 1 2 **]**

したがって、FWD200の面積を増やすことによるスナップバック電圧VSBの低減 と、IGBT100を動作させやすくすることによるスナップバック電圧VSBの低減の 両立を図ることが可能となる。

[0113]

なお、このように n ⁺ 型不純物領域 3 を長手方向において分割する場合において、本実 施形態ではn⁺型不純物領域3を2つに分割する場合について説明したが、複数、つまり 2つに限らず3つ以上の数に分割しても構わない。

[0114]

(第13実施形態)

本発明の第13実施形態について説明する。本実施形態は、第12実施形態に対して半 導体装置の基板裏面側のレイアウトについても考慮したものであり、その他に関しては第 12実施形態と同様であるため、第12実施形態と異なる部分についてのみ説明する。 [0115]

図24は、本実施形態にかかる半導体装置の上面レイアウト図である。なお、図24は 断面図ではないが、図を見易くするために部分的にハッチングを示してある。この図に示 50

20

10

すように、本実施形態では、第3実施形態のように第1の領域を長手方向において2つに 分割した構造について、第1の領域の長手方向先端部がカソード領域に相当するn⁺型不 純物領域3(図中一点差線で囲んだ領域)よりも図中矢印B1のように突き出すように形 成されている。このような構造の場合、n⁺型不純物領域3の中央部においてスナップバ ック電圧VSBが大きくなることが懸念されるが、第1の領域がn⁺型不純物領域3の先 端よりも突き出すように配置されることで、この領域でIGBT100が形成されるよう にできる。このため、この領域のIGBT100をIGBT動作させることで電流を流し 、電流密度を高くすることで他の部分のIGBT100についてもIGBT動作させるよ うにできる。これにより、IGBT100のスナップバック電圧VSBを低減することが 可能となる。

【0116】

このような構造としても、 FWD200の面積を増やすことによるスナップバック電圧 VSBの低減と、IGBT100を動作させやすくすることによるスナップバック電圧V SBの低減の両立を図ることが可能となる。つまり、第12実施形態のような図中矢印A 1のようにn⁺型不純物領域3が第1の領域よりも突き出す場合には、図中矢印A2のようにn⁺型不純物領域3を分割することでIGBT100となる領域を補填し、IGBT 100のスナップバック電圧VSBを低減する。逆に、第13実施形態のような図中矢印 B1のようにn⁺型不純物領域3よりも第1の領域が突き出していてIGBT100とな る領域が存在する場合には、図中矢印B2のように第1の領域を分割することでこの領域 に第3の領域を作成し、FWD200のスナップバック電圧VSBを低減できる。この時 B2の距離は数式100W202倍以上の距離をとると望ましい。

20

30

10

(第14実施形態)

[0117]

本発明の第14実施形態について説明する。本実施形態は、第13実施形態に対して半 導体装置の基板裏面側のレイアウトについても考慮したものであり、その他に関しては第 13実施形態と同様であるため、第13実施形態と異なる部分についてのみ説明する。 【0118】

図25は、本実施形態にかかる半導体装置の上面レイアウト図である。なお、図25は 断面図ではないが、図を見易くするために部分的にハッチングを示してある。この図に示 すように、本実施形態では、第13実施形態のように第1の領域を分割してその間に広い 第2の領域を配置した構造にしつつ、さらに第1の領域を長手方向において複数箇所で分 割した構造としている。そして、複数箇所で分割された第1の領域の間の図中破線で囲ん だ部分をエミッタ領域に相当するn⁺型不純物領域5が備えられていない領域とし、本実 施形態では、この領域を第2の領域とした構成としている。さらに、n⁺型不純物領域3 (図中一点鎖線で囲んだ領域)が分割された第1の領域の間の第2の領域と対応する部分 において、他の部分よりも幅広とされている。

【0119】

このような構成によれば、分割された第1の領域の間においてダイオード動作させられるFWD200の面積を増やすことやこの領域が第3の領域の補助的な役割することでより効率的にFWD200の電流密度を向上できることができ、よりFWD200のスナップバック電圧VSBを低減できる。

[0120]

(第15実施形態)

本発明の第15実施形態について説明する。本実施形態は、第4実施形態に対して半導体装置の基板裏面側のレイアウトについても考慮したものであり、その他に関しては第4 実施形態と同様であるため、第4実施形態と異なる部分についてのみ説明する。

【 0 1 2 1 】

図26は、本実施形態にかかる半導体装置の上面レイアウト図である。なお、図26は 断面図ではないが、図を見易くするために部分的にハッチングを示してある。この図に示 すように、本実施形態でも、第1の領域の一部を凹ませた図中破線で囲んだ部分をエミッ

(21)

50

夕領域に相当する n⁺型不純物領域 5 が備えられていない領域とし、この領域を第 2 の領 域とすることで第 2 の領域の幅を広げた構成としているが、この第 2 の領域の幅に合せて n⁺型不純物領域 3 を配置している。

【0122】

このような構成によれば、幅広とされた第2の領域とn⁺型不純物領域3とが対向した レイアウトとなり、この領域が第3の領域の補助的な役割することでより効率的にFWD 200の全体の電流密度を向上しよりFWD200のスナップバック電圧VSBを低減で きる。したがって、第12実施形態と同様の効果を得ることができる。

[0123**]**

(第16実施形態)

10

20

本発明の第16実施形態について説明する。本実施形態は、第9実施形態に対して半導体装置の基板裏面側のレイアウトについても考慮したものであり、その他に関しては第9 実施形態と同様であるため、第9実施形態と異なる部分についてのみ説明する。 【0124】

図27は、本実施形態にかかる半導体装置の上面レイアウト図である。なお、図27は 断面図ではないが、図を見易くするために部分的にハッチングを示してある。この図に示 すように、本実施形態でも、円形状に囲まれた範囲を第3の領域として、第3の領域が正 六角形の各角部に配置された形状、つまりハニカム状に配置されたレイアウトとされ、各 第3の領域を繋ぐ六角形の各辺に相当する位置に第2の領域が配置されたレイアウトとさ れている。そして、これに対応して、各第3の領域が構成する六角形の中心点および各中 心を繋ぐ直線部分にコレクタ領域に相当する p⁺型不純物領域2を配置することで、 p⁺ 型不純物領域2が複数の正三角形状に配置されるようにし、その正三角形の線内にカソー ド領域に相当する n⁺型不純物領域3を配置した構造としている。

【0125】

このように、第1~第3の領域、つまり基板表面側においてIGBT100として機能 する部分やFWD200として機能する部分のレイアウトと、基板裏面側においてIGB T100のコレクタ領域となるp⁺型不純物領域2やFWD200のカソード領域となる n⁺型不純物領域3のレイアウトを合せている。これにより、それぞれの第3の領域同士 の距離が近くなるため効率的にIGBT動作やダイオード動作を行わせられるため、より FWD200のスナップバック電圧VSBを低減できる。したがって、第12実施形態と 同様の効果を得ることができる。

30

【0126】 (第17実施形態)

本発明の第17実施形態について説明する。本実施形態は、第10実施形態に対して半 導体装置の基板裏面側のレイアウトについても考慮したものであり、その他に関しては第 10実施形態と同様であるため、第10実施形態と異なる部分についてのみ説明する。 【0127】

図28は、本実施形態にかかる半導体装置の上面レイアウト図である。なお、図27は 断面図ではないが、図を見易くするために部分的にハッチングを示してある。この図に示 すように、本実施形態でも、円形状に囲まれる範囲を第3の領域として、第3の領域が正 方形の各角部に配置された形状、つまりマトリクス状に配置されたレイアウトとされ、各 第3の領域を繋ぐ正方形の各辺に相当する位置に第2の領域が配置されたレイアウトとさ れている。そして、これに対応して、各第3の領域が構成する正方形の中心点および各中 心を繋ぐ直線部分にコレクタ領域に相当するp*型不純物領域2を配置することで、p* 型不純物領域2が複数の正方形に配置されるようにし、その正方形の線内にカソード領域 に相当するn*型不純物領域3を配置した構造としている。

【0128】

このように、第1~第3の領域、つまり基板表面側においてIGBT100として機能 する部分やFWD200として機能する部分のレイアウトと、基板裏面側においてIGB T100のコレクタ領域となるp⁺型不純物領域2やFWD200のカソード領域となる

50

n ⁺ 型不純物領域 3 のレイアウトを合せている。これにより、第16実施形態と同様の効 果が得られる。

【0129】

(第18実施形態)

本発明の第18実施形態について説明する。本実施形態は、第11実施形態に対して半 導体装置の基板裏面側のレイアウトについても考慮したものであり、その他に関しては第 11実施形態と同様であるため、第11実施形態と異なる部分についてのみ説明する。 【0130】

図29は、本実施形態にかかる半導体装置の上面レイアウト図である。なお、図29は 断面図ではないが、図を見易くするために部分的にハッチングを示してある。この図に示 すように、本実施形態でも、円形状に囲まれる範囲を第3の領域として、第3の領域が正 三角形の各角部に配置されたレイアウトとされ、各第3の領域を繋ぐ正三角形の各辺に相 当する位置に第2の領域が配置されたレイアウトとされている。そして、これに対応して 、各第3の領域が構成する正三角形の中心点および各中心を繋ぐ直線部分にコレクタ領域 に相当するp⁺型不純物領域2を配置することで、p⁺型不純物領域2が複数の正六角形 に配置されるようにし、その正六角形の線内にカソード領域に相当するn⁺型不純物領域 3を配置した構造としている。

【0131】

このように、第1~第3の領域、つまり基板表面側においてIGBT100として機能 する部分やFWD200として機能する部分のレイアウトと、基板裏面側においてIGB 20 T100のコレクタ領域となるp⁺型不純物領域2やFWD200のカソード領域となる n⁺型不純物領域3のレイアウトを合せている。これにより、第16実施形態と同様の効 果が得られる。

【0132】

(第19実施形態)

本発明の第19実施形態について説明する。本実施形態は、第12実施形態に対してよ リスイッチング損失低減が図れるレイアウトにしたものであり、その他に関しては第12 実施形態と同様であるため、第12実施形態と異なる部分についてのみ説明する。 【0133】

図30(a)は、本実施形態にかかる半導体装置の上面レイアウト図、図30(b)は、図30(a)の二点差線で囲んだ領域の部分拡大図である。なお、図30(a)は断面 図ではないが、図を見易くするために部分的にハッチングを示してある。この図に示すよ うに、本実施形態でも、第1~第3の領域を備えた構造について、第1の領域の長手方向 先端部よりもn⁺型不純物領域3が突き出すように形成され、n⁺型不純物領域3が長手 方向において分割されている構造とされている。分割した各n⁺型不純物領域3の間の距 離Lcが200μm以上となるようにレイアウトされている。そして、n⁺型不純物領域

所に形成された領域3bを備えた構成とされている。

30

10

[0134]

領域3 a は、第2の領域の幅に対応する幅とされている。領域3 b は、隣接する各領域 40 3 a の中央位置に形成され、第1の領域の幅や領域3 a の幅よりも狭く、かつ、第1の領 域の長手方向と同方向を長手方向として延設されている。

3が第2の領域と対応する場所に形成された領域3aだけでなく第1の領域と対応する場

【0135】

このように構成された半導体装置では、n⁺型不純物領域3のうちの領域3aについて はダイオード動作を行わせ、領域3bについてはMOS動作を行わせることができる。す なわち、FWD200として機能する第2の領域と対応する位置に形成された領域3aに ついてはカソード領域として機能することでダイオード動作させられる。また、IGBT 100として機能する第1の領域と対応する位置に形成された領域3bは、MOSFET におけるドレイン領域として機能することでMOS動作させられる。このため、次のよう な効果を得ることができる。 【0136】

図31は、本実施形態にかかる半導体装置のVce-Ic特性を調べた図である。また、比較例として領域3bを有しない第12実施形態の半導体装置のVce-Ic特性も図 31中に示してある。この図中の小電流領域を確認すると、第12実施形態の半導体装置 の場合、Vceが1V近辺からVceの増加に伴って徐々にIcが上昇していく特性にな っている。これに対して、本実施形態の半導体装置の場合、Vceが1.5V近辺におい てIcが急に上昇し、その後、第12実施形態の半導体装置と同様にVceの増加に伴っ て徐々にIcが上昇していく特性になる。これは、本実施形態の半導体装置の場合、第1 2実施形態の半導体装置と比較して低注入化が可能となって、より速くスイッチ行われて いることを表しており、スイッチング損失を低減することが可能となる。

【 0 1 3 7 】

一般的に、MOSFETはIGBTよりもスイッチング動作が速く、MOSFETの方 がIGBTよりもスイッチング損失が小さい。本実施形態の半導体装置では、IGBT動 作を基本としつつ、MOS動作も行わせることが可能になることから、スイッチング損失 の低減を図ることが可能となる。このようなスイッチング損失の低減効果は、半導体装置 をインバータ駆動に適用する場合のように頻繁にスイッチングが行われるような適用形態 とされる場合に有効である。

【0138】

また、図中の大電流領域については、本実施形態の半導体装置も第12実施形態の半導体装置もVce-Ic特性がほぼ同様になる。このため、本実施形態の半導体装置によれ 20 ば、スイッチング周波数の高い低電流でスイッチング損失低減を図りつつ、熱定格を決め る大電流領域では第12実施形態の半導体装置と同様の電流特性を得ることが可能となる

[0139**]**

さらに、本実施形態では、分割した各 n ⁺ 型不純物領域3の間の距離L c が 2 0 0 µ m 以上となるようにしている。図3 2 は、F S 層のシート抵抗が2 . 5 E - 5 [/]、 板厚が5 0 µ m、基板の比抵抗が6 5 [c m]の場合の距離L c と I G B T 1 0 0 のス ナップバック電圧 V S B について調べた結果を示すグラフである。この図に示されるよう に、距離L c が長くなるほど、つまり I G B T 動作を行うことができる範囲を広くするほ ど、スナップバック電圧 V S B を低下させられる。そして、距離L c が 2 0 0 µ m 以上に なると、スナップバック電圧 V S B が - 4 0 における V A K (t h) = 0 . 8 [V] に 対して無視できる0.1 V 以下にすることが可能になる。このように、距離L c を 2 0 0 µ m 以上に設定することで十分にスナップバック電圧 V S B を小さくすることが可能とな る。

[0140**]**

なお、本実施形態では、領域3bを隣接する各領域3aの中央位置に形成しているが、 他の構造としても良い。図33(a)~(c)は、領域3bの他のレイアウトを示した図 であり、図30(b)に相当する部分拡大図である。図33(a)に示したように領域3 bを長手方向において複数に分割した構造としても良いし、図33(b)に示すように、 領域3bを2本配置した構造としても良い。さらに、図33(c)に示すように、領域3 bを2本配置しつつ、それぞれ長手方向において複数に分割し、さらに分割された各領域 3bが交互に配置された構造としても良い。

【0141】

また、本実施形態では、n⁺型不純物領域3を長手方向において2つに分割する場合に ついて説明したが、他の構造とすることもできる。図34~図36は、n⁺型不純物領域 3を他の構造とする場合の半導体装置のレイアウト図である。図34~図36の二点鎖線 で囲んだ領域は、図30(b)や図33(a)~(c)の構造とされている。 【0142】

図34に示すように、第13実施形態と同様、n⁺型不純物領域3を分割しない構造と することができる。この場合にも、第1の領域の長手方向先端部がn⁺型不純物領域3よ ⁵⁰

10

りも突き出すように形成されることになるが、この突き出し部分においてIGBT動作を 行うことができる範囲を広く取れるため、IGBT100のスナップバック電圧VSBを 低減することが可能となる。なお、この構造の場合、 n ⁺ 型不純物領域 3 の先端に対して 第1の領域の長手方向先端部が突き出す距離Lcが100µm以上とすることで十分にス ナップバック電圧VSBを小さくすることが可能となる。

(25)

[0143]

また、図35に示すように、 n ⁺ 型不純物領域3を長手方向において複数個に分割した 構造としても良い。この場合にも、分割された各 n⁺型不純物領域 3 の間の距離 L c が 2 00µm以上となるようにすると、より十分にスナップバック電圧VSBを小さくするこ とが可能となる。

[0144]

さらに、図36に示すように、第1の領域の長手方向先端部がn^{*}型不純物領域3より も突き出す構造とされる場合にも、 n ⁺ 型不純物領域 3 を長手方向において分割すること ができる。この場合にも、 n⁺型不純物領域 3 の先端に対して第 1 の領域の長手方向先端 部が突き出す距離Lcが100um以上となり、かつ、分割された各n⁺型不純物領域3 の間の距離Lcが200µm以上となるようにすると、より十分にスナップバック電圧V SBを小さくすることが可能となる。

[0145]

(第20実施形態)

20 本発明の第20実施形態について説明する。本実施形態は、第12実施形態に対してよ リスイッチング損失低減が図れるレイアウトにしたものであり、その他に関しては第12 実施形態と同様であるため、第12実施形態と異なる部分についてのみ説明する。

[0146]

図37(a)は、セル領域における基板裏面側のレイアウトを示した図であり、図37 (b)は、図37(a)の部分拡大図である。なお、図中破線で示したセル領域の内部に は、実際にはカソード領域に相当する n⁺型不純物領域 3 も形成されているが、例えば第 12~第19実施形態で説明したように様々なレイアウトのものを採用できるため、図3 7 (a) では図示を省略してある。

[0147]

図37(a)に示すように、セル領域の外縁部においてコレクタ領域に相当するp⁺型 不純物領域2およびカソード領域に相当するn⁺型不純物領域3が混在する混在領域15 が形成されている。この混在領域15は、基本的にはp⁺型不純物領域2とされているが 、部分的に n ⁺ 型不純物領域 3 が形成された構造とされている。具体的には図 3 7 (b) に示すように、複数の正方形状にて n ⁺ 型不純物領域 3 が点在させられており、その寸法 を1µm ~20µm に設定することで拡散係数(=d ^{1 / 2})にて規定される拡散 長以下となるようにしている。また、点在している各n⁺型不純物領域3の間の間隔が1 50μm未満に設定することで、定常時やスイッチング時に電流密度が大きくなり過ぎて 混在領域15においてIGBT100がオンしてしまうことを抑制している。

[0148]

40 図38に示す断面図のように、動作中にp型ディープウェル層13とその下に位置する p [↑] 型不純物領域 2 との間にキャリアが蓄積されている。このため、スイッチング時に図 中矢印で示すように p^{*}型不純物領域 2 の表面を経路として電子電流が流れて n^{*}型不純 物領域3に流れ込む。これにより、p型ディープウェル層13とn^型ドリフト層1およ び p⁺型不純物領域 2 とによって構成される寄生 PNPトランジスタがオンしてしまう。 このため、 p 型ディープウェル層 1 3 とその下に位置する p ⁺ 型不純物領域 2 との間にホ ールが再注入されて電流集中が発生し、半導体装置が壊れる可能性がある。

[0149]

このため、本実施形態に示すように、セル領域の外縁部において p⁺ 型不純物領域 2 に n ⁺ 型不純物領域 3 を点在させた混在領域 1 5 を備えることで、寄生 P N P トランジスタ がオンし難くなるようにできる。これにより、半導体装置の耐量を向上させられる。また 10

、ホール再注入を抑制できるため、スイッチング損失の低減を図ることも可能となる。 【0150】

(第21実施形態)

本発明の第21実施形態について説明する。本実施形態は、第20実施形態に対して混 在領域15の構造を変更したものであり、その他に関しては第20実施形態と同様である ため、第20実施形態と異なる部分についてのみ説明する。

【 0 1 5 1 】

図39(a)は、セル領域における基板裏面側のレイアウトを示した図であり、図39 (b)は、図39(a)の部分拡大図である。なお、セル領域の内部には、実際にはカソ ード領域に相当するn⁺型不純物領域3も形成されているが、例えば第12~第19実施 形態で説明したように様々なレイアウトのものを採用できるため、図39(a)では図示 を省略してある。

【0152】

図39(a)、(b)に示すように、本実施形態では、混在領域15に備えられるn⁺ 型不純物領域3にてセル領域の外縁部を囲むレイアウトとしている。そして、混在領域1 5に備えられるn⁺型不純物領域3の幅を20µm以下に設定することで拡散係数(=d ^{1 / 2})にて規定される拡散長以下となるようにしている。また、各n⁺型不純物領域 3の間の間隔を150µm未満に設定することで、定常時やスイッチング時に電流密度が 大きくなり過ぎて混在領域15においてIGBT100がオンしてしまうことを抑制して いる。このような構成としても、第20実施形態と同様の効果を得ることができる。

【0153】

(第22実施形態)

本発明の第22実施形態について説明する。本実施形態も、第20実施形態に対して混 在領域15の構造を変更したものであり、その他に関しては第20実施形態と同様である ため、第20実施形態と異なる部分についてのみ説明する。

【0154】

図40(a)は、セル領域における基板裏面側のレイアウトを示した図であり、図40 (b)は、図40(a)の部分拡大図である。なお、セル領域の内部には、実際にはカソ ード領域に相当するn⁺型不純物領域3も形成されているが、例えば第12~第19実施 形態で説明したように様々なレイアウトのものを採用できるため、図40(a)では図示 を省略してある。

【0155】

図40(a)、(b)に示すように、本実施形態では、混在領域15に備えられるn⁺ 型不純物領域3が略四角形状とされるセル領域の各辺の垂直方向に延設されたレイアウト としている。そして、混在領域15に備えられるn⁺型不純物領域3の幅を1µm~20 µmに設定することで拡散係数(=d^{1/2})にて規定される拡散長以下となるように している。また、各n⁺型不純物領域3の間の間隔を150µm未満に設定することで、 定常時やスイッチング時に電流密度が大きくなり過ぎて混在領域15においてIGBT1 00がオンしてしまうことを抑制している。このような構成としても、第20実施形態と 同様の効果を得ることができる。

40

10

20

30

【0156】

(第 2 3 実施形態)

本発明の第23実施形態について説明する。本実施形態は、第21実施形態に対して混 在領域15の構造を変更したものであり、その他に関しては第21実施形態と同様である ため、第21実施形態と異なる部分についてのみ説明する。

【0157】

図41は、セル領域における基板裏面側のレイアウトを示した図である。なお、セル領 域の内部には、実際にはカソード領域に相当するn⁺型不純物領域3も形成されているが 、例えば第12~第19実施形態で説明したように様々なレイアウトのものを採用できる ため、図41では図示を省略してある。

【0158】

この図に示すように、本実施形態では、混在領域15において、セル領域の外縁部を囲むように配置された複数のn⁺型不純物領域3のうち最も内周側のものを、それよりも外 周側に位置しているものよりも太くしている。具体的には、20µmより太く設定することで拡散係数(=d^{1/2})にて規定される拡散長より太くしている。

【0159】

混在領域15に備えられる各n⁺型不純物領域3の間の間隔を広く取ると、定常時やス イッチング時に電流密度が大きくなり過ぎてIGBT100がオンしてしまう。このため 、セル領域の外縁部を囲むように配置された複数のn⁺型不純物領域3のうち最も内周側 のものを太くしておくことで、それよりも外側において電流密度を低下させることが可能 となる。これにより、混在領域15において定常時やスイッチング時に電流密度が大きく なり過ぎてIGBT100がオンしてしまうことをより抑制することが可能となる。 【0160】

(他の実施形態)

(1)上記各実施形態では、IGBT100とFWD200を備えた半導体装置の一例 について説明したが、各構成の形状を変更するなど、適宜変更可能である。例えば、第2 ~第23実施形態では、第1~第3の領域を備えた構造について説明した。また、第4~ 第8実施形態において、図中破線で囲んだエミッタ領域に相当するn⁺型不純物領域5が 備えられていない領域を設け、この領域を第2の領域と同じ構造とする場合について説明 した。しかしながら、上記各実施形態で説明した構造は単なる一例を示したものであり、 第1~第3の領域の構成や第4~第8実施形態において図中破線で囲んだ領域の構成を変 更しても良い。

20

30

40

10

[0161]

図42(a)~(c)は、第1の領域のセル構成、第2、第3の領域のセル構成および 第4~第8実施形態において図中破線で囲んだ領域のセル構成の一例を示した断面図であ る。

【0162】

図42(a)に示すように、第1の領域については、エミッタ領域に相当するn⁺型不 純物領域5を形成しないことで、IGBT100として機能する部分を間引いた間引き構 造としている。この間引き部分におけるp型ベース領域4内に隣接するトレンチゲート構 造を繋ぐようにn型領域(ホールストッパ(HS)層)20を備えた構造とすることがで きる。

[0163]

このように、n型領域20を備えることにより、IGBT100がIGBT動作を行う 際には、p型ベース領域4のうちn型領域20の下方位置においてキャリアを蓄積するこ とができる。つまり、n型領域20が無い場合には、ホールがp型ベース領域4を通じて 上部電極10側に抜けてしまい、オン電圧が高くなることから、オン電圧低下のために、 IGBT動作時にできるだけキャリアを蓄積させておき、導電率変調が起こるようにする ことが望ましい。このため、n型領域20を備え、p型ベース領域4のうちn型領域20 の下方位置においてキャリアを蓄積することで、導電率変調を起こさせることが可能とな り、オン電圧低下を実現できる。そして、IGBT形成領域におけるダイオード動作に伴 うホール注入が抑えられるため、リカバリ特性を改善することも可能となる。 【0164】

なお、間引き部のp型ベース領域4のうちn型領域20よりも上方に残された部分は接 地される。間引き部の近傍のIGBT100がIGBT動作を行う際には、コレクタ-エ ミッタ間がショートすることになるため、間引き部に構成されるFWD200がダイオー ド動作しなく可能性がある。このため、p型ベース領域4を接地することで、間引き部に 構成されるFWD200が確実にダイオード動作できるようにしている。 【0165】

また、図42(b)に示すように、第2、第3の領域については、全域間引き部にて構 50

成することもできる。さらに、図42(c)に示すように、第4~第8実施形態において 図中破線で囲んだ領域については、図42(a)に示した第1の領域の構造から、単にエ ミッタ領域に相当するn⁺型不純物領域5を除いた構造によって構成することもできる。 この場合において、第2の領域を図42(b)の構造とする場合には、第4~第8実施形 態等において図中破線で囲んだ領域と第2の領域とが異なる構造となるが、特に問題はな い。

[0166]

(2)上記各実施形態では、基本的に、第1導電型をn型、第2導電型をp型とするn チャネルタイプのIGBTを例に挙げて説明したが、各部の導電型を反転させたpチャネ ルタイプのIGBTを適用することもできる。この場合、IGBT以外の他の構成要素に ついても、導電型を反転させた構造となる。また、上記第1実施形態では、トレンチゲー ト構造について説明したが、ラテラル型のゲート構造のIGBTについても、距離W1~ W3を第1実施形態と同様の関係とすることで、第1実施形態に示した効果を得ることが できる。また一部の実施例はDMOSにも適用可能である。

[0167]

(3)上記第1実施形態では、FS層1aを形成した構造を例に挙げたが、n⁻型ドリ フト層1の裏面に、p⁺型不純物領域2およびn⁺型不純物領域3のみが形成されたFS 層1aが備えられていない構造としても良い。

【符号の説明】

[0168] 1 n⁻型ドリフト層 2 p⁺型不純物領域 3 n⁺型不純物領域 4 p型ベース領域 4 a チャネルp層 5 n⁺型不純物領域 6 トレンチ 7 ゲート絶縁膜 ゲート電極 8 9 層間絶縁膜 10 上部電極 12 下部電極 13 p型ディープウェル層 100 IGBT 200 FWD

30

10





【図2】



【図3】



【図4】





























【図12】







(c)









【図17】



【図18】









【図21】







【図23】









【図26】



【図27】





【図30】















【図36】









【図39】











【図42】

第1の領域の cell構造



🚺 💽 第2、第3の領域の cel l 構造





フロントページの続き

審査官 杢 哲次

(56)参考文献 特開2010-186805(JP,A) 米国特許出願公開第2010/0156506(US,A1) 特開平08-102536(JP,A)

(58)調査した分野(Int.Cl., DB名)

- H01L 27/04
- H01L 29/739
- H01L 29/78