## (12)公開特許公報(A)

(19)日本国特許庁(JP)

## (11)公開番号 **特開**2023-42194 (P2023-42194A)

(43)公開日 令和5年3月27日(2023.3.27)

(51)国際特許分類		FI			テーマコード(参考)
H 0 3 H	7/01 (2006.01)	H 0 3 H	7/01	А	5 J O 2 4
H 0 3 H	7/46 (2006.01)	H 0 3 H	7/46	А	

	番追	请求 未請求	請求項の数	11 OL	(全27頁)		
(21)出願番号 (22)出願日	特願2021-149379(P2021-149379) 令和3年9月14日(2021.9.14)	(71)出願人	000003067 T D K株式会社 東京都中央区日本橋二丁目 5 番 1 号				
		(74)代理人	110002907 弁理士法人イト	2907 去人イトーシン国際特許事務所			
		(72)発明者	佐藤 拓也 東京都中央区日本橋二丁目5番1号 T DK株式会社内				
		F ターム ( 参考	AA01 BA09 CA02 CA03 DA05 DA29 EA01 EA02 KA02				

(54)【発明の名称】 積層型電子部品

(57)【要約】 (修正有)

【課題】2つのインダクタ間の電磁界結合を抑制しなが ら、小型化する積層型電子部品をを提供する。 【解決手段】電子部品1は、積層体50と、インダクタ L21、L22と、を備えている。インダクタL21は 、スルーホール列21T1、21T2と、導体層部21 C1、21C2、21C3とを有する。導体層部21C 2は、スルーホール列21T1の他端に接続され、且つ スルーホール列21T2に近づくように延在している。 導体層部21C3は、スルーホール列21T2に接続さ れ、且つ、スルーホール列21T1に近づくように延在 している。 【選択図】図11



【特許請求の範囲】

【請求項1】

積層された複数の誘電体層を含む積層体と、

前記積層体に一体化され、前記複数の誘電体層の積層方向に直交する第1の軸の周りに 巻回された第1のインダクタと、

(2)

前記積層体に一体化され、前記積層方向に直交する第2の軸の周りに巻回された第2の インダクタとを備え、

前記第1の軸を含むと共に前記第1のインダクタによって囲まれた第1の空間を、前記 第1の軸に垂直な仮想の平面に垂直投影して得られる第1の領域の面積と、前記第2の軸 を含むと共に前記第2のインダクタによって囲まれた第2の空間を、前記第2の軸に垂直 な仮想の平面に垂直投影して得られる第2の領域の面積は、互いに異なり、

前記第2のインダクタは、前記第2の軸に平行な一方向から見たときに、前記第2の空間の少なくとも一部が、前記第1の空間の一部に重なるように配置され、

前記第1のインダクタは、第1のスルーホール列と、第2のスルーホール列と、第1の 導体層部と、第2の導体層部と、第3の導体層部とを含み、

前記第1のスルーホール列と前記第2のスルーホール列の各々は、2つ以上のスルーホールが直列に接続されることによって構成され、

前記第1の導体層部、前記第2の導体層部および前記第3の導体層部の各々は、少なくとも1つの導体層を含み、

前記第1の導体層部は、前記第1のスルーホール列の一端と前記第2のスルーホール列 20 の一端とを接続し、

前記第2の導体層部は、前記第1のスルーホール列の他端に接続され、且つ前記第2の スルーホール列の他端に近づくように延在し、

前記第3の導体層部は、前記第2のスルーホール列の前記他端に接続され、且つ前記第 1のスルーホール列の前記他端に近づくように延在していることを特徴とする積層型電子 部品。

【請求項2】

前記第1の軸と前記第2の軸は、互いに平行であることを特徴とする請求項1記載の積層型電子部品。

【請求項3】

前記第1の領域の面積は、前記第2の領域の面積よりも大きいことを特徴とする請求項 1または2記載の積層型電子部品。

【請求項4】

前記第1の空間の前記積層方向における寸法は、前記第2の空間の前記積層方向における寸法よりも大きいことを特徴とする請求項1ないし3のいずれかに記載の積層型電子部品。

【請求項5】

前記第2のインダクタは、それぞれ前記第2の軸の周りに1回未満巻回された複数の導体部分と、前記複数の導体部分を直列に接続する少なくとも1つの接続部分とを含むことを特徴とする請求項1ないし4のいずれかに記載の積層型電子部品。

【請求項6】

更に、第1のポートと、

第2のポートと、

前記第1のポートと前記第2のポートとを接続する信号経路とを備え、

前記第1のインダクタと前記第2のインダクタの各々は、回路構成上、前記信号経路と グランドとの間に設けられていることを特徴とする請求項1ないし4のいずれかに記載の 積層型電子部品。

【請求項7】

前 記 第 2 の インダクタは、 それ ぞれ 前 記 第 2 の 軸 の 周 り に 1 回 未 満 巻 回 さ れ た 第 1 の 導 体 部 分 お よ び 第 2 の 導 体 部 分 と 、 前 記 第 1 の 導 体 部 分 と 前 記 第 2 の 導 体 部 分 と を 接 続 す る

10

接続部分とを含み、

前記第2の導体部分は、回路構成上、前記第1の導体部分と前記グランドとの間に設けられ、

前記第1の導体部分と前記第1のインダクタは、磁気結合することを特徴とする請求項 6記載の積層型電子部品。

【請求項8】

更に、複数の信号端子と、少なくとも1つのグランド端子とを備え、

前記積層体は、前記積層方向の両端に位置する底面および上面と、前記底面と前記上面を接続する4つの側面とを有し、

前記複数の信号端子と前記少なくとも1つの信号端子は、前記底面に配置されているこ 10 とを特徴とする請求項1ないし7のいずれかに記載の積層型電子部品。

【請求項9】

前記第3の導体層部は、前記第1の導体層部と前記底面との間に配置され、

前記積層方向に平行な一方向から見たときに、前記第3の導体層部は、前記複数の信号 端子のうちの1つを横切るように延在していることを特徴とする請求項8記載の積層型電 子部品。

【請求項10】

前記少なくとも1つのグランド端子は、第1のグランド端子と第2のグランド端子とを 含み、

前記第1のインダクタは、前記第1のグランド端子に電気的に接続され、

前記第2のインダクタは、前記第2のグランド端子に電気的に接続されていることを特徴とする請求項8または9記載の積層型電子部品。

【請求項11】

更に、前記積層体に一体化され、前記第1のインダクタおよび前記第2のインダクタを 含まない回路を備えたことを特徴とする請求項1ないし10のいずれかに記載の積層型電 子部品。

【発明の詳細な説明】

【技術分野】

 $\begin{bmatrix} 0 & 0 & 0 & 1 \end{bmatrix}$ 

本発明は、2つのインダクタを含む積層型電子部品に関する。

【背景技術】

[0002]

小型移動体通信機器では、システムおよび使用周波数帯域が異なる複数のアプリケーションで共通に使用されるアンテナを設け、このアンテナが送受信する複数の信号を、分波器を用いて分離する構成が広く用いられている。

【 0 0 0 3 】

ー般的に、第1の周波数帯域内の周波数の第1の信号と、第1の周波数帯域よりも高い 第2の周波数帯域内の周波数の第2の信号を分離する分波器は、共通ポートと、第1の信 号ポートと、第2の信号ポートと、共通ポートから第1の信号ポートに至る第1の信号経 路に設けられた第1のフィルタと、共通ポートから第2の信号ポートに至る第2の信号経 路に設けられた第2のフィルタとを備えている。第1および第2のフィルタとしては、例 えば、インダクタとキャパシタを用いて構成されたLC共振器が用いられる。 【0004】

分波器としては、特許文献1に開示されているように、積層された複数の誘電体層を含む積層体を用いたものが知られている。また、LC共振器に用いられるインダクタとしては、特許文献1に開示されているように、導体層の両端にそれぞれビアホール導体が接続 されたU字型のインダクタが知られている。

【先行技術文献】

【特許文献】

[0005]

20

30

【特許文献1】国際公開第2016/152206号 【発明の概要】

【発明が解決しようとする課題】

[0006]

近年、小型移動体通信機器の小型化、省スペース化が市場から要求されており、その通 信機器に用いられる分波器の小型化も要求されている。フィルタを構成するLC共振器が 互いに結合する2つのインダクタを含んでいる場合、分波器が小型化すると、2つのイン ダクタ間の電磁界結合が強くなりすぎる場合がある。これにより、所望の特性を実現する ことができない場合があった。

[0007]

特許文献1に記載されているように、分波器が互いに結合する2つのU字型のインダク タを含んでいる場合、インダクタを構成する導体層の長手方向に2つのインダクタをずら すことによって、2つのインダクタ間の磁気結合を調整することができる。しかし、この ように2つのインダクタを配置すると、積層体内に無駄なスペースが生じてしまい、その 結果、分波器の平面形状が大きくなってしまう。

上記の問題は、互いに結合する2つのU字型のインダクタに限らず、それぞれ積層体の 積層方向に直交する軸の周りに巻回された2つのインダクタが互いに結合する場合にも当 てはまる。また、上記の問題は、分波器に限らず、互いに結合する2つのインダクタを含 む積層型電子部品全般に当てはまる。

 $\begin{bmatrix} 0 & 0 & 0 & 9 \end{bmatrix}$ 

本発明はかかる問題点に鑑みてなされたもので、その目的は、2つのインダクタ間の電磁界結合を調整しながら、小型化が可能な積層型電子部品を提供することにある。 【課題を解決するための手段】

[0010]

本発明の積層型電子部品は、積層された複数の誘電体層を含む積層体と、積層体に一体 化され、複数の誘電体層の積層方向に直交する第1の軸の周りに巻回された第1のインダ クタと、積層体に一体化され、積層方向に直交する第2の軸の周りに巻回された第2のイ ンダクタとを備えている。第1の軸を含むと共に第1のインダクタによって囲まれた第1 の空間を、第1の軸に垂直な仮想の平面に垂直投影して得られる第1の領域の面積と、第 2の軸を含むと共に第2のインダクタによって囲まれた第2の空間を、第2の軸に垂直な 仮想の平面に垂直投影して得られる第2の領域の面積は、互いに異なる。第2のインダク タは、第2の軸に平行な一方向から見たときに、第2の空間の少なくとも一部が、第1の 空間の一部に重なるように配置されている。

【0011】

第1のインダクタは、第1のスルーホール列と、第2のスルーホール列と、第1の導体 層部と、第2の導体層部と、第3の導体層部とを含んでいる。第1のスルーホール列と第 2のスルーホール列の各々は、2つ以上のスルーホールが直列に接続されることによって 構成されている。第1の導体層部、第2の導体層部および第3の導体層部の各々は、少な くとも1つの導体層を含んでいる。第1の導体層部は、第1のスルーホール列の一端と第 2のスルーホール列の一端とを接続している。第2の導体層部は、第1のスルーホール列 の他端に接続され、且つ第2のスルーホール列の他端に近づくように延在している。第3 の導体層部は、第2のスルーホール列の他端に接続され、且つ第1のスルーホール列の他 端に近づくように延在している。

[0012]

本発明の積層型電子部品において、第1の軸と第2の軸は、互いに平行であってもよい

【0013】

また、本発明の積層型電子部品において、第1の領域の面積は、第2の領域の面積より も大きくてもよい。 10

40

50

[0014]

また、本発明の積層型電子部品において、第1の空間の積層方向における寸法は、第2 の空間の積層方向における寸法よりも大きくてもよい。

[0015]

また、本発明の積層型電子部品において、第2のインダクタは、それぞれ第2の軸の周 りに1回未満巻回された複数の導体部分と、複数の導体部分を直列に接続する少なくとも 1つの接続部分とを含んでいてもよい。

[0016]

また、本発明の積層型電子部品は、更に、第1のポートと、第2のポートと、第1のポ ートと第2のポートとを接続する信号経路とを備えていてもよい。この場合、第1のイン ダクタと第2のインダクタの各々は、回路構成上、信号経路とグランドとの間に設けられ ていてもよい。また、この場合、第2のインダクタは、それぞれ第2の軸の周りに1回未 満巻回された第1の導体部分および第2の導体部分と、第1の導体部分と第2の導体部分 とを接続する接続部分とを含んでいてもよい。第2の導体部分は、回路構成上、第1の導 体部分とグランドとの間に設けられていてもよい。第1の導体部分と第1のインダクタは 、磁気結合してもよい。

[0017]

また、本発明の積層型電子部品は、更に、複数の信号端子と、少なくとも1つのグラン ド端子とを備えていてもよい。積層体は、積層方向の両端に位置する底面および上面と、 底面と上面を接続する4つの側面とを有していてもよい。複数の信号端子と少なくとも1 つの信号端子は、底面に配置されていてもよい。この場合、第3の導体層部は、第1の導 体層部と底面との間に配置されていてもよい。また、積層方向に平行な一方向から見たと きに、第3の導体層部は、複数の信号端子のうちの1つを横切るように延在していてもよ い。また、少なくとも1つのグランド端子は、第1のグランド端子と第2のグランド端子 とを含んでいてもよい。第1のインダクタは、第1のグランド端子に電気的に接続されて いてもよい。第2のインダクタは、第2のグランド端子に電気的に接続されていてもよい

[0018]

また、本発明の積層型電子部品は、更に、積層体に一体化され、第1のインダクタおよ び第2のインダクタを含まない回路を備えていてもよい。 【発明の効果】

[0019]

本発明の積層型電子部品では、第1のインダクタは、第1のスルーホール列と、第2の スル – ホ – ル 列 と、 第 1 の 導 体 層 部 と、 第 2 の 導 体 層 部 と、 第 3 の 導 体 層 部 とを 含 ん で い る。第2の導体層部は、第1のスルーホール列に接続され、且つ第2のスルーホール列に 近づくように延在している。第3の導体層部は、第2のスルーホール列に接続され、且つ 第1のスルーホール列に近づくように延在している。これにより、本発明によれば、2つ のインダクタ間の電磁界結合を調整しながら、積層型電子部品を小型化することができる という効果を奏する。

【図面の簡単な説明】

 $\begin{bmatrix} 0 & 0 & 2 & 0 \end{bmatrix}$ 

40

10

20

30

【図1】本発明の一実施の形態に係る積層型電子部品の回路構成を示す回路図である。 【図2】本発明の一実施の形態に係る積層型電子部品の回路構成を示す回路図である。 【図3】本発明の一実施の形態に係る積層型電子部品の外観を示す斜視図である。 【図4】本発明の一実施の形態に係る積層型電子部品の積層体における1層目ないし3層 目の誘電体層のパターン形成面を示す説明図である。 【 図 5 】 本 発 明 の 一 実 施 の 形 態 に 係 る 積 層 型 電 子 部 品 の 積 層 体 に お け る 4 層 目 な い し 6 層 目の誘電体層のパターン形成面を示す説明図である。 【図6】本発明の一実施の形態に係る積層型電子部品の積層体における7層目ないし9層 目の誘電体層のパターン形成面を示す説明図である。

(5)

10

20

30

【図7】本発明の一実施の形態に係る積層型電子部品の積層体における10層目ないし1 2層目の誘電体層のパターン形成面を示す説明図である。 【図8】本発明の一実施の形態に係る積層型電子部品の積層体における13層目ないし2 2 層目の誘電体層のパターン形成面を示す説明図である。 【 図 9 】本 発 明 の 一 実 施 の 形 態 に 係 る 積 層 型 電 子 部 品 の 積 層 体 に お け る 2 3 層 目 お よ び 2 4層目の誘電体層のパターン形成面を示す説明図である。 【図10】本発明の一実施の形態に係る積層型電子部品の積層体の内部を示す斜視図であ る。 【図11】本発明の一実施の形態に係る積層型電子部品の積層体の内部を示す斜視図であ る. 【図12】図10および図11に示した積層体の内部の一部を示す側面図である。 【図13】図10および図11に示した積層体の内部の一部を示す側面図である。 【図14】図10および図11に示した積層体の内部の一部を示す側面図である。 【図15】図10および図11に示した積層体の内部の一部を示す側面図である。 【図16】図10および図11に示した積層体の内部の一部を示す平面図である。 【図17】図10および図11に示した積層体の内部の一部を示す平面図である。 【図18】本発明の一実施の形態に係る積層型電子部品における共通ポートと第1の信号 ポートとの間の通過減衰特性を示す特性図である。 【図19】本発明の一実施の形態に係る積層型電子部品における共通ポートと第2の信号 ポートとの間の通過減衰特性を示す特性図である。 【発明を実施するための形態】  $\begin{bmatrix} 0 & 0 & 2 & 1 \end{bmatrix}$ 以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図1を参 照して、本発明の一実施の形態に係る積層型電子部品(以下、単に電子部品と記す。)1 の構成の概略について説明する。図1には、電子部品1の例として、分波器(ダイプレク サ)を示している。分波器は、第1の通過帯域内の周波数の第1の信号を選択的に通過さ せる第1のフィルタ10と、第1の通過帯域よりも高い第2の通過帯域内の周波数の第2 の信号を選択的に通過させる第2のフィルタ20とを備えている。 電子部品1は、更に、共通ポート2と、第1の信号ポート3と、第2の信号ポート4と 、共通ポート2と第1の信号ポート3とを接続する第1の信号経路5と、共通ポート2と 第2の信号ポート4とを接続する第2の信号経路6とを備えている。第1のフィルタ10 は、回路構成上、共通ポート2と第1の信号ポート3との間に設けられている。第2のフ

ィルタ20は、回路構成上、共通ポート2と第2の信号ポート4との間に設けられている。第1の信号経路5は、共通ポート2から第1のフィルタ10を経由して第1の信号ポート3に至る経路である。第2の信号経路6は、共通ポート2から第2のフィルタ20を経由して第2の信号ポート4に至る経路である。

第1の通過帯域内の周波数の第1の信号は、第1のフィルタ10が設けられた第1の信 号経路5を選択的に通過する。第2の通過帯域内の周波数の第2の信号は、第2のフィル 40 タ20が設けられた第2の信号経路6を選択的に通過する。このようにして、電子部品1 は、第1の信号と第2の信号を分離する。

【0024】

次に、図1を参照して、第1のフィルタ10の構成の一例について説明する。第1のフ ィルタ10は、インダクタL11,L12,L13と、キャパシタC11,C12,C1 3,C14,C15,C16とを含んでいる。インダクタL11,L12は、回路構成上 、第1の信号経路5上に設けられている。また、インダクタL11は、回路構成上、イン ダクタL12よりも第1の信号ポート3により近い位置に設けられている。インダクタL 11の一端は、第1の信号ポート3に接続されている。インダクタL11の他端は、イン ダクタL12の一端に接続されている。インダクタL12の他端は、共通ポート2に接続

されている。

【0025】

キャパシタC11は、インダクタL11に対して並列に接続されている。キャパシタC 12は、インダクタL12に対して並列に接続されている。キャパシタC13の一端は、 インダクタL11の一端に接続されている。キャパシタC13の他端は、インダクタL1 2の他端に接続されている。

[0026]

キャパシタC14の一端は、インダクタL11の一端に接続されている。キャパシタC 15の一端は、インダクタL11とインダクタL12の接続点に接続されている。キャパ シタC14,C15の各他端は、インダクタL13の一端に接続されている。インダクタ L13の他端は、グランドに接続されている。キャパシタC16は、インダクタL13に 対して並列に接続されている。インダクタL13は、回路構成上、第1の信号経路5とグ ランドとの間に設けられている。

【 0 0 2 7 】

次に、図2を参照して、第2のフィルタ20の構成の一例について説明する。第2のフィルタ20は、インダクタL21,L22と、キャパシタC21,C22,C23,С24,С25,С26,С27,С28,С29,С30,С31とを含んでいる。キャパシタC21の一端は、第2の信号ポート4に接続されている。キャパシタC21の他端は、キャパシタC22の一端に接続されている。キャパシタC22の他端は、キャパシタC23の一端に接続されている。キャパシタC23の他端は、共通ポート2に接続されている。

[0028]

キャパシタC24の一端は、キャパシタC21の一端に接続されている。キャパシタC 24の他端は、キャパシタC22の他端に接続されている。キャパシタC25の一端は、 キャパシタC22とキャパシタC23の接続点に接続されている。

【0029】

インダクタL21は、回路構成上、第2の信号経路6とグランドとの間に設けられている。インダクタL21は、インダクタ部分211,212を含んでいる。インダクタ部分 211の一端は、キャパシタC21とキャパシタC22の接続点に接続されている。イン ダクタ部分211の他端は、インダクタ部分212の一端に接続されている。インダクタ 部分212の他端は、グランドに接続されている。

30

10

20

インダクタL22は、回路構成上、第2の信号経路6とグランドとの間に設けられている。また、インダクタL22は、回路構成上、インダクタL21よりも共通ポート2により近い位置に設けられている。インダクタL22は、インダクタ部分221,222を含んでいる。インダクタ部分221の一端は、キャパシタC25の他端に接続されている。 インダクタ部分221の他端は、インダクタ部分222の一端に接続されている。インダ クタ部分222の他端は、グランドに接続されている。

【0031】

インダクタL21のインダクタ部分211と、インダクタL22のインダクタ部分22 40 1は、互いに磁気結合している。インダクタL21のインダクタ部分212と、インダク タL22のインダクタ部分222は、互いに磁気結合していない。 【0032】

キャパシタC26は、インダクタL21のインダクタ部分211に対して並列に接続さ れている。キャパシタC27は、インダクタL21のインダクタ部分212に対して並列 に接続されている。キャパシタC28の一端は、インダクタ部分211の一端に接続され ている。キャパシタC28の他端は、インダクタ部分212の他端に接続されている。 【0033】

キャパシタC29は、インダクタL22のインダクタ部分221に対して並列に接続されている。キャパシタC30は、インダクタL22のインダクタ部分222に対して並列

に接続されている。キャパシタC31の一端は、インダクタ部分221の一端に接続され ている。キャパシタC31の他端は、インダクタ部分222の他端に接続されている。 [0034]

次に、図3を参照して、電子部品1のその他の構成について説明する。図3は、電子部 品1の外観を示す斜視図である。

[0035]

電子部品1は、更に、積層された複数の誘電体層と複数の導体とを含む積層体50を備 えている。積層体50は、共通ポート2、第1の信号ポート3、第2の信号ポート4、イ ンダクタL11.L12.L13.L21.L22およびキャパシタC11~C16.C 21~C31を一体化するためのものである。第1のフィルタ10と第2のフィルタ20 は、それぞれ複数の導体を用いて構成されている。 [0036]

積層体50は、複数の誘電体層の積層方向Tの両端に位置する底面50Aおよび上面5 0 Bと、底面 5 0 A と上面 5 0 B を接続する 4 つの側面 5 0 C ~ 5 0 F とを有している。 側面50C,50Dは互いに反対側を向き、側面50E,50Fも互いに反対側を向いて いる。側面50C~50Fは、上面50Bおよび底面50Aに対して垂直になっている。 

ここで、図3に示したように、X方向、Y方向、Z方向を定義する。X方向、Y方向、 Z方向は、互いに直交する。本実施の形態では、積層方向Tに平行な一方向を、Z方向と する。また、X方向とは反対の方向を-X方向とし、Y方向とは反対の方向を-Y方向と し、 Z 方向とは反対の方向を - Z 方向とする。

[0038]

図 3 に示したように、底面 5 0 A は、積層体 5 0 における - Z 方向の端に位置する。上 面 5 0 B は、積層体 5 0 における Z 方向の端に位置する。底面 5 0 A および上面 5 0 B の 各々の形状は、X方向に長い矩形形状である。側面50Cは、積層体50における-X方 向の端に位置する。側面50Dは、積層体50におけるX方向の端に位置する。側面50 Eは、積層体50における - Y方向の端に位置する。側面50Fは、積層体50における Y方向の端に位置する。

【0039】

Z 方向から見たときの積層体 5 0 の平面形状、すなわち底面 5 0 A の形状(上面 5 0 B 30 の形状)は、長方形である。この長方形の長辺は、X方向に平行であり、この長方形の短 辺は、Y方向に平行である。

 $\begin{bmatrix} 0 & 0 & 4 & 0 \end{bmatrix}$ 

電子部品1は、更に、積層体50の底面50Aに設けられた信号端子112,113, 1 1 4 と、グランドに接続されるグランド端子1 1 1 , 1 1 5 , 1 1 6 , 1 1 7 , 1 1 8 , 1 1 9 とを備えている。グランド端子 1 1 1 は、底面 5 0 A と側面 5 0 D と側面 5 0 E が交差する位置に存在する角部の近傍に配置されている。信号端子113は、底面50A と側面50Dと側面50Fが交差する位置に存在する角部の近傍に配置されている。信号 端子 1 1 4 は、底面 5 0 A と側面 5 0 C と側面 5 0 F が交差する位置に存在する角部の近 差する位置に存在する角部の近傍に配置されている。

[0041]

信号端子112は、グランド端子111とグランド端子115との間に配置されている 。グランド端子116は、グランド端子111と信号端子113との間に配置されている グランド端子117は、信号端子113と信号端子114との間に配置されている。グ ランド端子118は、信号端子114とグランド端子115との間に配置されている。グ ランド端子119は、底面50Aの中央に配置されている。

 $\begin{bmatrix} 0 & 0 & 4 & 2 \end{bmatrix}$ 

信 号 端 子 1 1 2 は 共 通 ポ ー ト 2 に 対 応 し 、 信 号 端 子 1 1 3 は 第 1 の 信 号 ポ ー ト 3 に 対 応 し、信号端子114は第2の信号ポート4に対応している。従って、共通ポート2、第1

(8)

50

40

20

の信号ポート3および第2の信号ポート4は、積層体50の底面50Aに設けられている。

【0043】

次に、図4(a)ないし図9(b)を参照して、積層体50を構成する複数の誘電体層 および複数の導体の一例について説明する。この例では、積層体50は、積層された24 層の誘電体層を有している。以下、この24層の誘電体層を、下から順に1層目ないし2 4層目の誘電体層と呼ぶ。また、1層目ないし24層目の誘電体層を符号51~74で表 す。

【0044】

図4(a)ないし図8(c)において、複数の円は複数のスルーホールを表している。 10 誘電体層 5 1 ~ 7 2 の各々には、複数のスルーホールが形成されている。複数のスルーホ ールは、それぞれ、スルーホール用の孔に導体ペーストを充填することによって形成され る。複数のスルーホールの各々は、導体層または他のスルーホールに接続されている。 【0045】

図4(a)は、1層目の誘電体層51のパターン形成面を示している。誘電体層51の パターン形成面には、端子111~119が形成されている。図4(b)は、2層目の誘 電体層52のパターン形成面を示している。誘電体層52のパターン形成面には、導体層 521,522,523,524,525が形成されている。

【0046】

図4(c)は、3層目の誘電体層53のパターン形成面を示している。誘電体層53の20 パターン形成面には、導体層531,532,533,534,535,536,537 ,538,539,5310,5311,5312が形成されている。導体層5310 端は、導体層5311に接続されている。導体層5310他端は、導体層5312に接続 されている。図4(c)では、導体層531と導体層5311との境界および導体層53 1と導体層5312との境界を、点線で示している。

【0047】

図5(a)は、4層目の誘電体層54のパターン形成面を示している。誘電体層54の パターン形成面には、導体層541,542,543,544,545,546,547 ,548が形成されている。導体層541,543は、導体層542に接続されている。 図5(b)は、5層目の誘電体層550パターン形成面を示している。誘電体層550パ ターン形成面には、導体層551,552,553,554が形成されている。導体層5 54は、導体層553に接続されている。図5(c)は、6層目の誘電体層560パター ン形成面を示している。誘電体層560パターン形成面には、導体層561,562が形 成されている。

【0048】

図6(a)は、7層目の誘電体層57のパターン形成面を示している。誘電体層57の パターン形成面には、導体層571,572が形成されている。導体層572は、導体層 571に接続されている。図6(b)は、8層目の誘電体層58のパターン形成面を示し ている。誘電体層58のパターン形成面には、導体層は形成されていない。図6(c)は 、9層目の誘電体層59のパターン形成面を示している。誘電体層59のパターン形成面 には、導体層591が形成されている。

【0049】

図7(a)は、10層目の誘電体層60のパターン形成面を示している。誘電体層60 のパターン形成面には、導体層601が形成されている。図7(b)は、11層目の誘電 体層61のパターン形成面を示している。誘電体層61のパターン形成面には、導体層は 形成されていない。図7(c)は、12層目の誘電体層62のパターン形成面を示してい る。誘電体層62のパターン形成面には、導体層621,622が形成されている。積層 方向Tに平行な一方向(Z方向)から見たときの導体層621,622の形状は、同じで あってもよい。

[0050]

50

30

図8(a)は、13層目の誘電体層63のパターン形成面を示している。誘電体層63 のパターン形成面には、導体層631,632が形成されている。積層方向Tに平行な一 方向(Z方向)から見たときの導体層631,632の形状は、同じであってもよい。図 8(b)は、14層目ないし21層目の誘電体層64~71のパターン形成面を示してい る。誘電体層64~71には、導体層は形成されていない。図8(c)は、22層目の誘 電体層72のパターン形成面を示している。誘電体層72のパターン形成面には、導体層 721,722,723,724,725,726,727が形成されている。積層方向 Tに平行な一方向(Z方向)から見たときの導体層722,723,724の形状は、同 じであってもよい。積層方向Tに平行な一方向(Z方向)から見たときの導体層726, 727の形状は、同じであってもよい。

【0051】

図9(a)は、23層目の誘電体層73のパターン形成面を示している。誘電体層73 のパターン形成面には、導体層731,732,733,734,735,736,73 7が形成されている。積層方向Tに平行な一方向(Z方向)から見たときの導体層732 ,733,734の形状は、同じであってもよい。積層方向Tに平行な一方向(Z方向) から見たときの導体層736,737の形状は、同じであってもよい。図9(b)は、2 4層目の誘電体層74のパターン形成面を示している。誘電体層74のパターン形成面に は、導体層よりなるマーク741が形成されている。

【0052】

図 2 に示した積層体 5 0 は、 1 層目の誘電体層 5 1 のパターン形成面が積層体 5 0 の底 20 面 5 0 A になり、 2 4 層目の誘電体層 7 4 のパターン形成面とは反対側の面が積層体 5 0 の上面 5 0 B になるように、 1 層目ないし 2 4 層目の誘電体層 5 1 ~ 7 4 が積層されて構成される。

【0053】

図4(a)ないし図8(c)に示した複数のスルーホールの各々は、1層目ないし22 層目の誘電体層51~72を積層したときに、積層方向Tにおいて重なる導体層または積 層方向Tにおいて重なる他のスルーホールに接続されている。また、図4(a)ないし図 8(c)に示した複数のスルーホールのうち、端子内または導体層内に位置するスルーホ ールは、その端子またはその導体層に接続されている。 【0054】

図10および図11は、1層目ないし24層目の誘電体層51~74が積層されて構成 された積層体50の内部を示している。図10および図11に示したように、積層体50 の内部では、図4(a)ないし図9(a)に示した複数の導体層と複数のスルーホールが 積層されている。なお、図10および図11では、マーク741を省略している。 【0055】

積層体50は、例えば、誘電体層51~74の材料をセラミックとして、低温同時焼成 法によって作製される。この場合には、まず、それぞれ後に誘電体層51~74になる複 数のセラミックグリーンシートを作製する。各セラミックグリーンシートには、後に複数 の導体層になる複数の焼成前導体層と、後に複数のスルーホールになる複数の焼成前スル ーホールが形成されている。次に、複数のセラミックグリーンシートを積層して、グリー ンシート積層体を作製する。次に、このグリーンシート積層体を切断して、焼成前積層体 を作製する。次に、この焼成前積層体におけるセラミックと導体を低温同時焼成工程によ って焼成して、積層体50を完成させる。

[0056]

次に、図4(a)ないし図15を参照して、インダクタL111,L12,L13,L2 1,L22の構成について詳しく説明する。図12ないし図15は、積層体50の内部の 一部を示す側面図である。図12は、側面50D側から見た積層体50の内部の一部を示 しており、主にインダクタL11,L12,L13を示している。図13は、側面50E 側から見た積層体50の内部の一部を示しており、主にインダクタL12,L13,L2 2を示している。図14は、側面50C側から見た積層体50の内部の一部を示しており 30

10

、 主にインダクタL21 ,L22を示している。 図15は、 側面50F側から見た積層体 50の内部の一部を示しており、主にインダクタL11 ,L21を示している。 【0057】

インダクタL11,L12,L13,L21,L22は、それぞれ積層体50に一体化 されている。後述するように、インダクタL11,L12,L21,L22の各々は、複 数のスルーホール列を含んでいる。複数のスルーホール列の各々は、積層方向Tに並んだ 2つ以上のスルーホール列が直列に接続されることによって構成されている。 【0058】

始めに、インダクタL11の構成について説明する。図12および図15に示したよう に、インダクタL11は、積層方向Tに直交する方向に方向な軸A11の周りに巻回され 10 ている。本実施の形態では特に、軸A11は、Y方向に平行な方向に延在している。 【0059】

また、インダクタL11は、軸A11の周りに1回未満巻回された1つの導体部分を含んでいる。インダクタL11の導体部分は、導体層部11C1を含んでいる(図10および図11参照)。導体層部11C1は、X方向に平行な方向に長い形状を有している。導体層部11C1は、積層方向Tにおいて互いに異なる位置に配置され且つ4つのスルーホールによって並列に接続された導体層721,731(図8(c)および図9(a)参照)を含んでいる。導体層721,731の各々は、X方向に平行な方向に延在している。 【0060】

インダクタL11の導体部分は、更に、2つのスルーホール列11T1と、2つのスル 20 ーホール列11T2を含んでいる(図10および図11参照)。導体層部11C1の長手 方向の一端の近傍の部分には、2つのスルーホール列11T1が並列に接続されている。 導体層部11C1の長手方向の他端の近傍の部分には、2つのスルーホール列11T2が 並列に接続されている。

[0061]

次に、インダクタL12の構成について説明する。図12および図13に示したように 、インダクタL12は、積層方向Tに直交する方向に平行な軸A12の周りに巻回されて いる。本実施の形態では特に、軸A12は、X方向に平行な方向に延在している。また、 インダクタL12は、それぞれ軸A12の周りに1回未満巻回された導体部分L12A, L12B,L12Cと、導体部分L12A,L12Bを直列に接続する接続部分L12D と、導体部分L12B,L12Cを直列に接続する接続部分L12Eとを含んでいる。 【0062】

導体部分L12A,L12B,L12Cは、それぞれ、導体層部12C1,12C2,
 12C3を含んでいる(図10および図11参照)。導体層部12C1,12C2,12
 C3の各々は、Y方向に平行な方向に長い形状を有している。
 【0063】

導体層部12C1は、積層方向Tにおいて互いに異なる位置に配置され且つ2つのスル ーホールによって並列に接続された導体層722,732(図8(c)および図9(a) 参照)を含んでいる。導体層部12C2は、積層方向Tにおいて互いに異なる位置に配置 され且つ2つのスルーホールによって並列に接続された導体層723,733(図8(c) )および図9(a)参照)を含んでいる。導体層部12C3は、積層方向Tにおいて互い に異なる位置に配置され且つ2つのスルーホールによって並列に接続された導体層724 ,734(図8(c)および図9(a)参照)を含んでいる。導体層722~724,7 32~734の各々は、Y方向に平行な方向に延在している。 【0064】

導体部分L12Aは、更に、スルーホール列12T1,12T2を含んでいる(図10 および図11参照)。スルーホール列12T1は、導体層部12C1の長手方向の一端の 近傍の部分に接続されている。スルーホール列12T2は、導体層部12C1の長手方向 の他端の近傍の部分に接続されている。

【 0 0 6 5 】

50

30

導体部分L12Bは、更に、スルーホール列12T3,12T4を含んでいる(図10 および図11参照)。スルーホール列12T3は、導体層部12C2の長手方向の一端の 近傍の部分に接続されている。スルーホール列12T3は、導体層部12C2の長手方向 の他端の近傍の部分に接続されている。

(12)

[0066]

導体部分L12Cは、更に、スルーホール列12T5,12T6を含んでいる(図10 および図11参照)。スルーホール列12T5は、導体層部12C3の長手方向の一端の 近傍の部分に接続されている。スルーホール列12T6は、導体層部12C3の長手方向 の他端の近傍の部分に接続されている。

【0067】

接続部分L12Dは、導体部分L12Aのスルーホール列12T2と導体部分L12B のスルーホール列12T3とを接続している。また、接続部分L12Dは、導体層部12 C4を含んでいる(図10参照)。導体層部12C4は、積層方向Tにおいて互いに異な る位置に配置され且つ2つのスルーホールによって並列に接続された導体層621,63 1(図7(c)および図8(a)参照)を含んでいる。

[0068]

接続部分L12Eは、導体部分L12Bのスルーホール列12T4と導体部分L12C のスルーホール列12T5とを接続している。また、接続部分L12Eは、導体層部12 C5を含んでいる(図10参照)。導体層部12C5は、積層方向Tにおいて互いに異な る位置に配置され且つ2つのスルーホールによって並列に接続された導体層622,63 2(図7(c)および図8(a)参照)を含んでいる。

【 0 0 6 9 】

図5(a)および図5(b)に示した導体層542,552は、積層方向Tにおいて互いに異なる位置に配置され且つ3つのスルーホールによって並列に接続されている。導体層542,552は、インダクタL11の導体部分のスルーホール列11T3,11T4 と、インダクタL12の導体部分L12Aのスルーホール列12T1とを接続している。 【0070】

次に、インダクタL13の構成について説明する。インダクタL13は、積層方向Tに 平行な軸A13の周りに巻回されている。インダクタL13は、導体層531(図4(c )参照)によって構成されている。

【 0 0 7 1 】

次に、インダクタL21の構成について説明する。図14および図15に示したように 、インダクタL21は、積層方向Tに直交する方向に平行な軸A21の周りに巻回されて いる。本実施の形態では特に、軸A21は、Y方向に平行な方向に延在している。 【0072】

また、インダクタL21は、軸A21の周りに1回未満巻回された1つの導体部分を含んでいる。インダクタL21の導体部分は、導体層部21C1を含んでいる(図10および図11参照)。導体層部21C1は、積層方向Tにおいて互いに異なる位置に配置され且つ2つのスルーホールによって並列に接続された導体層725,735(図8(c)および図9(a)参照)を含んでいる。導体層725,735の各々は、X方向に延在する 第1の部分と、Y方向に延在する第2の部分とを含んでいる。

インダクタL21の導体部分は、更に、スルーホール列21T1,21T2を含んでいる(図10および図11参照)。スルーホール列21T1は、導体層部21C1の長手方向の一端の近傍の部分に接続されている。スルーホール列21T2は、導体層部21C1の長手方向の他端の近傍の部分に接続されている。

【0074】

インダクタL21は、更に、導体層部21C2,21C3を含んでいる(図11参照) 。導体層部21C1は、スルーホール列21T1の一端とスルーホール列21T2の一端 を接続している。導体層部21C2は、スルーホール列21T1の他端に接続され、スル

10

20



ーホール列 2 1T2の他端に近づくように延在している。 導体層部 2 1C 3 は、スルーホール列 2 1T2の他端に接続され、スルーホール列 2 1T1の他端に近づくように延在している。

【 0 0 7 5 】

導体層部21C2は、積層方向Tにおいて互いに異なる位置に配置され且つ2つのスル ーホールによって並列に接続された導体層561,571(図5(c)および図6(a) 参照)を含んでいる。導体層部21C3は、積層方向Tにおいて互いに異なる位置に配置 され且つ2つのスルーホールによって並列に接続された導体層544,553(図5(a) )および図5(b)参照)を含んでいる。

【0076】

導体層部21C1,21C2およびスルーホール列21T1,21T2は、インダクタ L21のインダクタ部分211を構成する。導体層部21C3は、インダクタL21のイ ンダクタ部分212を構成する。導体層部21C3(導体層544,553)は、導体層 526,5310(図4(b)および図4(c)参照)および複数のスルーホールを介し て、グランド端子117に接続されている。

【 0 0 7 7 】

次に、インダクタL22の構成について説明する。図13および図14に示したように、インダクタL22は、積層方向Tに直交する方向に平行な軸A22の周りに巻回されている。本実施の形態では特に、軸A22は、Y方向に平行な方向に延在している。また、インダクタL22は、それぞれ軸A22の周りに1回未満巻回された導体部分L22A, L22Bと、導体部分L22A,L22Bを直列に接続する接続部分L22Cとを含んでいる。

【0078】

導体部分L22A,L22Bは、それぞれ、導体層部22C1,22C2を含んでいる (図10および図11参照)。導体層部22C1,22C2の各々は、X方向に平行な方 向に長い形状を有している。

【0079】

導体層部22C1は、積層方向Tにおいて互いに異なる位置に配置され且つ4つのスル ーホールによって並列に接続された導体層726,736(図8(c)および図9(a) 参照)を含んでいる。導体層部22C2は、積層方向Tにおいて互いに異なる位置に配置 され且つ4つのスルーホールによって並列に接続された導体層727,737(図8(c) )および図9(a)参照)を含んでいる。導体層726,727,736,737の各々 は、X方向に平行な方向に延在している。

 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$ 

導体部分L22Aは、更に、2つのスルーホール列22T1と、2つのスルーホール列 22T2とを含んでいる(図10および図11参照)。導体層部22C1の長手方向の一 端の近傍の部分には、2つのスルーホール列22T1が並列に接続されている。導体層部 22C1の長手方向の他端の近傍の部分には、2つのスルーホール列22T2が並列に接 続されている。

【0081】

導体部分L22Bは、更に、2つのスルーホール列22T3と、2つのスルーホール列 22T4とを含んでいる(図10および図11参照)。導体層部22C2の長手方向の一 端の近傍の部分には、2つのスルーホール列22T3が並列に接続されている。導体層部 22C2の長手方向の他端の近傍の部分には、2つのスルーホール列22T4が並列に接 続されている。

【0082】

接続部分L22Cは、導体部分L22Aの2つスルーホール列22T2と導体部分L2 2Bの2つのスルーホール列22T3とを接続している。また、接続部分L22Cは、導 体層部22C3を含んでいる(図10および図11参照)。導体層部22C3は、積層方 向Tにおいて互いに異なる位置に配置され且つ4つのスルーホールによって並列に接続さ

10

れた導体層 5 9 1 , 6 0 1 (図 6 ( c ) および図 7 ( a ) 参照 ) を含んでいる。 [0083]

導体部分し22Aは、インダクタし22のインダクタ部分221を構成する。 L22Bは、インダクタL22のインダクタ部分222を構成する。導体部分L22Bは 、回路構成上、導体部分L22Aとグランドとの間に設けられている。導体部分L22B の 2 つのスルーホール列 2 2 T 4 は、導体層 5 2 5 , 5 3 9 (図 4 ( b ) および図 4 ( c )参照)および複数のスルーホールを介して、グランド端子115,118に接続されて いる。

(14)

[0084]

次に、キャパシタC11~C16,C21~C31と、図4(a)ないし図9(b)に 10 示した積層体50の内部の構成要素との対応関係について説明する。キャパシタC11は 、 図 4 ( b )ないし図 5 ( a )、図 8 ( c )および図 9 ( a )に示した導体層 5 2 1 , 5 32,541,551と、これらの導体層の間の誘電体層52,53,54とによって構 成されている。キャパシタC12は、図7(c)、図8(a)、図8(c)および図9( a)に示した導体層621,622,631,632,722~724,732~734 と、これらの導体層の間の誘電体層62,72とによって構成されている。キャパシタC 13は、導体層721~724,731~734によって構成されている。 [0085]

キャパシタC14は、図4(c)に示した導体層5311,532によって構成されて いる。 キャパシタC15は、 導体層5311と、 図5( a )に示 した 導体層542と、 こ 20 れらの導体層の間の誘電体層53とによって構成されている。キャパシタC16は、図4 ( c ) および図 5 ( a ) に示した導体層 5 3 1 2 , 5 4 3 と、これらの導体層の間の誘電 体層53とによって構成されている。

[0086]

キャパシタC21は、図4(c)および図5(a)に示した導体層533,545と、 これらの導体層の間の誘電体層53とによって構成されている。キャパシタC22は、図 4 ( c ) 、 図 5 ( a ) および図 5 ( c ) に示した 導体層 5 3 4 , 5 4 5 と、これらの導体 層の間の誘電体層53とによって構成されている。キャパシタC23は、図4(c)およ び図 5 ( a ) に示した導体層 5 3 5 , 5 4 6 と、これらの導体層の間の誘電体層 5 3 とに よって構成されている。キャパシタC24は、導体層533,534によって構成されて いる。キャパシタC25は、図4(c)、図5(a)および図5(c)に示した導体層5 36,546,547と、これらの導体層の間の誘電体層53とによって構成されている

[0087]

キャパシタC26は、図5(c)、図6(a)、図8(c)および図9(a)に示した 導体 層 5 6 1 , 5 7 1 , 7 2 5 , 7 3 5 と、 これ らの 導 体 層 の 間 の 誘 電 体 層 5 6 , 7 2 と によって構成されている。キャパシタC27は、図5(a)および図5(b)に示した導 体層544,553と、これらの導体層の間の誘電体層54とによって構成されている。 キャパシタC28は、図5(b)および図6(a)に示した導体層554,572と、こ れらの導体層の間の誘電体層55,56とによって構成されている。

 $\begin{bmatrix} 0 & 0 & 8 & 3 \end{bmatrix}$ 

キャパシタC29は、図6(c)、図7(a)、図8(c)および図9(a)に示した 導体 層 5 9 1 , 6 0 1 , 7 2 6 , 7 3 6 と、これらの導体層の間の誘電体層 5 9 , 7 2 と によって構成されている。キャパシタC30は、導体層591,601と、図8(c)お よび図9(a)に示した727,737と、これらの導体層の間の誘電体層59,72と によって構成されている。キャパシタC31は、図4(c)および図5(a)に示した導 体層537,548と、これらの導体層の間の誘電体層53とによって構成されている。 [0089]

次に、図10ないし図17を参照して、本実施の形態に係る電子部品1の構造上の特徴 について説明する。図16および図17は、図10および図11に示した積層体50の内

30

部の一部を示す平面図である。

【 0 0 9 0 】

図10ないし図15に示したように、インダクタL12は、インダクタL11に対して 、積層方向Tに直交する一方向すなわち - Y方向の先に配置されている。インダクタL2 1とインダクタL22は、それぞれ、インダクタL11とインダクタL12に対して、積 層方向Tに直交する一方向すなわち - X方向の先に配置されている。 【0091】

図12および図15において、符号S11を付した破線で囲まれた領域は、軸A11を 含むと共にインダクタL11によって囲まれた空間を示している。また、図12および図 13において、符号S12を付した破線で囲まれた領域は、軸A12を含むと共にインダ クタL12によって囲まれた空間を示している。また、図14および図15において、符 号S21を付した破線で囲まれた領域は、軸A21を含むと共にインダクタL21によっ て囲まれた空間を示している。また、図13および図14において、符号S22を付した 破線で囲まれた領域は、軸A22を含むと共にインダクタL22によって囲まれた空間を 示している。

[0092]

図15において、符号S11を付した破線で囲まれた領域は、空間S11を、軸A11 に垂直な仮想の平面(XZ平面)に垂直投影して得られる領域でもある。以下、この領域 を、空間S11の投影領域と言う。空間S11の投影領域の面積は、インダクタL11の 開口面積に相当する。

【0093】

また、図12において、符号S12を付した破線で囲まれた領域は、空間S12を、軸A12に垂直な仮想の平面(YZ平面)に垂直投影して得られる領域でもある。以下、この領域を、空間S12の投影領域と言う。空間S12の投影領域の面積は、インダクタL 12の開口面積に相当する。

【0094】

また、図15において、符号S21を付した破線で囲まれた領域は、空間S21を、軸A21に垂直な仮想の平面(XZ平面)に垂直投影して得られる領域でもある。以下、この領域を、空間S21の投影領域と言う。空間S21の投影領域の面積は、インダクタL 21の開口面積に相当する。

【0095】

また、図13において、符号S22を付した破線で囲まれた領域は、空間S22を、軸A22に垂直な仮想の平面(XZ平面)に垂直投影して得られる領域でもある。以下、この領域を、空間S22の投影領域と言う。空間S22の投影領域の面積は、インダクタL 22の開口面積に相当する。

【0096】

図12および図15に示したように、空間S11の投影領域の面積は、空間S12の投影領域よりも大きい。また、図12および図15に示したように、空間S21の投影領域 の面積は、空間S12の投影領域よりも大きい。また、図12および図13に示したよう に、空間S22の投影領域の面積は、空間S12の投影領域よりも大きい。 【0097】

また、図13および図15に示したように、空間S21の投影領域の面積と空間S22 の投影領域の面積は、互いに異なっている。本実施の形態では特に、空間S21の投影領 域の面積は、空間S22の投影領域の面積よりも大きい。また、空間S21の投影領域の 積層方向Tにおける寸法は、空間S22の投影領域の積層方向Tにおける寸法よりも大き い。

【 0 0 9 8 】

インダクタL11は、軸A11に平行な一方向(Y方向)から見たときに、空間S11 の一部が、空間S12の少なくとも一部に重なるように配置されている。 【0099】

50

40

10

20

インダクタL12は、軸A12に平行な一方向(X方向)から見たときに、空間S12 の少なくとも一部が、空間S22と重なるように配置されている。また、インダクタL1 2は、軸A12が、積層体50の底面50Aの長辺(上面50Bの長辺)に平行になるよ うに配置されている。

[0100]

インダクタL13は、軸A13が、空間S11,S21,S22とは交差しないが空間 S12と交差するように配置されている。言い換えると、インダクタL13は、乙方向か ら見てインダクタL12と重なるように配置されている。インダクタL12とインダクタ L13との間、具体的には、導体層531(図4(c)参照)と導体層621,622( 図7(c)参照)との間には、キャパシタを構成するために用いられるキャパシタ用導体 層は介在していない。

【0101】

インダクタL21は、軸A21に平行な一方向(Y方向)から見たときに、空間S21 の一部が、空間S22の少なくとも一部と重なるように配置されている。言い換えると、 インダクタL22は、軸A22に平行な一方向(Y方向)から見たときに、空間S22の 少なくとも一部が、空間S21の一部と重なるように配置されている。 【0102】

インダクタL21の導体層部21C3は、インダクタL21の導体層部21C1と底面 50Aとの間に配置されている。積層方向Tに平行な一方向(乙方向)から見たときに、 導体層部21C3は、信号端子114を横切るように延在している。また、インダクタL 21は、グランド端子117に電気的に接続されている。インダクタL22は、グランド 端子115,118に電気的に接続されている。

【0103】

インダクタL22は、インダクタL22のインダクタ部分221を構成する導体部分L 22Aと、インダクタL22のインダクタ部分222を構成するL22Bと、導体部分L 22A、L22Bを直列に接続する接続部分L22Cとを含んでいる。導体部分L22A (インダクタ部分221)は、インダクタL21のうち、インダクタL21のインダクタ 部分211を構成する導体層部21C1,21C2およびスルーホール列21T1,21 T2と磁気結合する。

[0104]

図17には、インダクタL11の導体層部11C1を構成する2つの導体層721,7 31を示している。図17に示したように、導体層721の面積は、導体層731の面積 よりも大きい。導体層731は、積層方向Tに平行な一方向(Z方向)から見たときに、 導体層721の外縁の内側に配置されている。Z方向から見たときの導体層731の形状 は、Z方向から見たときの導体層721の形状と相似形である。導体層721は、導体層 731と軸A11との間に配置されている。

【0105】

導体層721,731についての上記の説明は、導体層72×,73×の組(×は2以上7以下の整数)にも当てはまる。導体層721,731についての上記の説明中の導体層721,731を、それぞれ導体層72×,73×に置き換えれば、導体層72×,73×についての説明になる。なお、インダクタL12を構成する導体層72×,73×の組についての説明の場合、上記の説明中の軸A11は、軸A12に置き換わる。また、インダクタL21を構成する導体層725,735の組についての説明の場合、上記の説明中の軸A11は、軸A22に置き換わる。また、インダクタL22を構成する導体層72×,73×の組についての説明の場合、上記の説明中の軸A11は、軸A22に置き換わる。

[0106]

図 1 6 には、インダクタ L 1 2 の 導体層部 1 2 C 4 を構成する 2 つの 導体層 6 2 1 , 6 3 1 を示している。図 1 6 に示したように、導体層 6 3 1 の面積は、導体層 6 2 1 の面積 よりも大きい。導体層 6 2 1 は、積層方向 T に平行な一方向(Z 方向)から見たときに、 10

(17)

導体層 631の外縁の内側に配置されている。 Z 方向から見たときの導体層 621の形状は、 Z 方向から見たときの導体層 631の形状と相似形である。導体層 631は、導体層 621と軸 A 12との間に配置されている。

【 0 1 0 7 】

導体層621,631についての上記の説明は、導体層622,632の組、導体層561,571の組、導体層543,553の組、および導体層591,601の組にも当てはまる。導体層621,631についての上記の説明中の導体層621,631を、それぞれ導体層622,632に置き換えれば、導体層622,632についての説明になる。

【0108】

10

30

40

また、導体層621,631についての上記の説明中の導体層621,631を、それ ぞれ導体層561,571または導体層543,553に置き換え、導体層621,63 1についての上記の説明中の軸A12を、軸A21に置き換えれば、導体層561,57 1または導体層543,553についての説明になる。

[0109]

また、導体層621,631についての上記の説明中の導体層621,631を、それ ぞれ導体層591,601に置き換え、導体層621,631についての上記の説明中の 軸A12を、軸A22に置き換えれば、導体層591,601についての説明になる。 【0110】

次に、本実施の形態に係る電子部品1の特性の一例を示す。図18は、共通ポート2と 20 第1の信号ポート3との間の通過減衰特性、すなわち第1のフィルタ10の通過減衰特性 を示す特性図である。図19は、共通ポート2と第2の信号ポート4との間の通過減衰特 性、すなわち第2のフィルタ20の通過減衰特性を示す特性図である。図18および図1 9において、横軸は周波数を示し、縦軸は減衰量を示している。

**(**0 1 1 1 **)** 

図18において、符号91は、インダクタL11によって形成される減衰極を示し、符 号92は、インダクタL12によって形成される減衰極を示している。インダクタL12 は、第1のフィルタ10の通過減衰特性において、第1の通過帯域よりも高域側に減衰極 92を形成する。インダクタL11は、第1のフィルタ10の通過減衰特性において、第 1の通過帯域と減衰極92との間において減衰極91を形成する。すなわち、第1のフィ ルタ10の通過減衰特性において、インダクタL11が形成する減衰極91は、インダク タL12が形成する減衰極92よりも第1の通過帯域に近い。

【0112】

図19において、符号93は、インダクタL21によって形成される減衰極を示し、符 号94は、インダクタL22によって形成される減衰極を示している。インダクタL23 は、第2のフィルタ20の通過減衰特性において、第2の通過帯域の低域側に減衰極93 を形成する。インダクタL22は、第2のフィルタ20の通過減衰特性において、減衰極 93と第2の通過帯域との間において減衰極94を形成する。すなわち、第2のフィルタ 20の通過減衰特性において、インダクタL22が形成する減衰極94は、インダクタL 21が形成する減衰極93よりも第2の通過帯域に近い。

【0113】

以下、インダクタL11,L12,L13,L21,L22の各々のインダクタンスと Q値の一例について説明する。一例では、インダクタL11のインダクタンスは、0.8 nHである。インダクタL11のQ値は、125である。インダクタL12のインダクタ ンスは、3.4 nHである。インダクタL12のQ値は、113である。インダクタL1 3 のインダクタンスは、0.81nHである。インダクタL13のQ値は、53である。 インダクタL21のインダクタンスは、1.5nHである。インダクタL21のQ値は、 73である。インダクタL22のインダクタンスは、2.0nHである。インダクタL2 2のQ値は、127である。 【0114】

次に、本実施の形態に係る電子部品1の作用および効果について説明する。本実施の形 態では、インダクタL21は、軸A21に平行な一方向(Y方向)から見たときに、空間 S21の一部が、空間S22の少なくとも一部と重なるように配置されている。言い換え ると、インダクタL22は、軸A22に平行な一方向(Y方向)から見たときに、空間S 22の少なくとも一部が、空間S22の一部と重なるように配置されている。本実施の形 態では特に、軸A21と軸A22は平行である。従って、本実施の形態では、インダクタ L21,L22は、インダクタL21の開口とインダクタL22の開口が互いに対向し、 且つY方向から見てインダクタL21とインダクタL22が重なるように配置されている

【0115】

ここで、インダクタL21とのインダクタL22との間の磁気結合を調整することを考える。例えば、インダクタL21,L22の一方を、X方向または-X方向にずらすことによって、磁気結合を調整することができる。しかし、そうすると、積層体50内に無駄なスペースが生じてしまい、電子部品1の平面形状(Z方向から見た形状)が大きくなってしまう。

[0116]

これに対し、本実施の形態では、空間S21の投影領域の面積と空間S22の投影領域の面積を、互いに異ならせている。これにより、本実施の形態によれば、インダクタL2 1,L22の一方を、X方向または-X方向にずらすことなく、磁気結合を調整すること ができる。

【0117】

ところで、空間 S 2 1 の投影領域の面積を調整するために、インダクタL 2 1 の積層方向 T の寸法を大きくすることが考えられる。この場合、積層体 5 0 の底面 5 0 A からイン ダクタL 2 1 までの距離が小さくなる。もし、インダクタL 2 1 の近傍にグランド端子が 設けられていると、インダクタL 2 1 とグランド端子間に浮遊容量が生じ、所望の特性を 得られなくなるおそれがある。

【0118】

これに対し、本実施の形態では、インダクタL21は、スルーホール列21T1の他端 に接続され、スルーホール列21T2の他端に近づくように延在する導体層部21C2と 、スルーホール列21T2の他端に接続され、スルーホール列21T1の他端に近づくよ うに延在する導体層部21C3を含んでいる。本実施の形態によれば、導体層部21C2 ,21C3の少なくとも一方によって、積層方向Tに平行な一方向(Z方向)から見て、 インダクタL21がグランド端子と重ならないように配置することができる。本実施の形 態では特に、積層方向Tに平行な一方向(Z方向)から見たときに、導体層部21C3は 、信号端子114を横切るように延在している。これにより、本実施の形態によれば、イ ンダクタL21の積層方向Tの寸法を大きくして、空間S21の投影領域の面積を調整す ることができる。

[0119]

以上のことから、本実施の形態によれば、インダクタL21,L22間の電磁界結合を 調整しながら、電子部品1を小型化することができる。

【0120】

また、本実施の形態では、電子部品1は、インダクタL21,L22を含む第2のフィ ルタ20と、インダクタL21,L22を含まない第1のフィルタ10とを備えている。 第1のフィルタ10と第2のフィルタ20との間のアイソレーションを大きくするために 、第1のフィルタ10と第2のフィルタ20とに挟まれる位置にグランド端子を設けるこ とが考えられる。本実施の形態では、導体層部21C3は、第1のフィルタ10と第2の フィルタ20とに挟まれる位置に設けられたグランド端子117に接続されている。すな わち、本実施の形態によれば、第1のフィルタ10とインダクタL21との間のアイソレ ーションを大きくしながら、導体層部21C3によって、インダクタL21をグランド端 子117に接続させることができる。 20

**[**0 1 2 1 **]** 

また、本実施の形態では、インダクタL22は、導体部分L22A,L22Bを含んでいる。導体部分L22Aは、インダクタL21と磁気結合している。すなわち、本実施の 形態では、インダクタL22の一部が、インダクタL21と磁気結合している。本実施の 形態によれば、上記のようにインダクタを構成することにより、インダクタL21とイン ダクタL22との間の磁気結合を調整することができる。 【0122】

(19)

次に、本実施の形態におけるその他の効果について説明する。本実施の形態では、イン ダクタL11の開口面積に相当する空間S11の投影領域の面積は、インダクタL12の 開口面積に相当する空間S12の投影領域の面積よりも大きい。すなわち、本実施の形態 では、インダクタL12の開口面積に相当する空間S12の投影領域の面積よりも小さい。これにより、 インダクタL12の近傍に、他のインダクタを配置するためのスペースを形成することが できる。本実施の形態では、上記のスペースに、インダクタL13を配置している。前述 のように、インダクタL13は、軸A13が、空間S11とは交差しないが空間S12と 交差するように配置されている。本実施の形態では、更に、インダクタL11,L12, L13は、それぞれ互いに異なる方向に平行な軸の周りに巻回されている。本実施の形態 では特に、軸A11,A12,A13は、互いに直交している。これらのことから、本実 施の形態によれば、インダクタL11,L12,L13間の電磁界結合を抑制しながら、 電子部品1を小型化することができる。

【0123】

また、本実施の形態では、インダクタL11は、軸A11に平行な一方向から見たとき に、空間S11の一部が、空間S12の少なくとも一部に重なるように配置されている。 これにより、本実施の形態によれば、空間S11と空間S12が互いに重ならない場合に 比べて、電子部品1を小型化することができる。

【0124】

また、本実施の形態によれば、第1のフィルタ10は、インダクタL11,L12,L 13を含んでいる。本実施の形態によれば、インダクタL11,L12,L13の上記の 特徴によって、積層体50内の第1のフィルタ10の領域を小さくすることができ、その 結果、電子部品1を小型化することができる。

【0125】

また、本実施の形態では、インダクタL12の開口面積に相当する空間S12の投影領 域の面積は、インダクタL22の開口面積に相当する空間S22の投影領域の面積よりも 小さい。本実施の形態では、更に、インダクタL12,L13,L22は、それぞれ互い に異なる方向に平行な軸の周りに巻回されている。本実施の形態では特に、軸A12,A 13,A22は、互いに直交している。これらのことから、本実施の形態によれば、イン ダクタL12,L13,L22間の電磁界結合を抑制しながら、電子部品1を小型化する ことができる。

[0126]

また、本実施の形態では、インダクタL12は、軸A12に平行な一方向から見たとき 40 に、空間S12の一部が、空間S22の少なくとも一部に重なるように配置されている。 これにより、本実施の形態によれば、空間S12と空間S22が互いに重ならない場合に 比べて、電子部品1を小型化することができる。

[0127]

また、本実施の形態では、インダクタL12とインダクタL13との間には、キャパシ タ用導体層は介在していない。これにより、本実施の形態によれば、インダクタL12と インダクタL13との間にキャパシタ用導体層が介在する場合に比べて、電子部品1を小 型化することができる。

[0128]

また、本実施の形態では、第1のフィルタ10は、インダクタL12,L13を含み、 50

第2のフィルタ20は、インダクタL22を含んでいる。本実施の形態によれば、インダ クタL12,L13,L22の上記の特徴によって、第1のフィルタ10と第2のフィル タ20を近づけることができ、その結果、電子部品1を小型化することができる。 【0129】

(20)

ところで、インダクタL12の開口面積に相当する空間S12の投影領域の面積が小さ いことから、インダクタL12のインダクタンスは、比較的小さくなる。これに対し、本 実施の形態では、インダクタL12は、それぞれ軸A12の周りに1回未満巻回された導 体部分L12A,L12B,L12Cを含んでいる。すなわち、本実施の形態では、イン ダクタL12は、軸A12の周りに、約3回巻回されている。これにより、本実施の形態 によれば、インダクタL12のインダクタンスを大きくすることができる。また、本実施 の形態によれば、インダクタL12の軸A12に平行な方向(X方向に平行な方向)の寸 法を大きくすることができる。これにより、本実施の形態によれば、インダクタL13を 配置するためのスペースを大きくすることができる。

また、本実施の形態では、インダクタL12は、軸A12が、積層体50の底面50A の長辺(上面50Bの長辺)に平行になるように配置されている。これにより、本実施の 形態によれば、軸A12に平行な方向に他のインダクタ、具体的にはインダクタL22を 配置しながら、軸A12の周りにインダクタL12を複数回巻回することができる。 【0131】

また、本実施の形態では、インダクタL11,L12は、回路構成上、第1の信号経路 20 5 上に設けられ、インダクタL13は、回路構成上、第1の信号経路5とグランドとの間 に設けられている。インダクタL13は、インダクタL11,L12に比べて、Q値が小 さくてもよい。前述のように、一例では、インダクタL11のQ値は125であり、イン ダクタL12のQ値は113であり、インダクタL13のQ値は53である。本実施の形 態では、比較的大きなQ値であることが好ましいインダクタL11,L12を、積層方向 Tに直交する軸の周りに巻回されたインダクタとし、比較的小さなQ値であってもよいイ ンダクタL13を、積層方向Tに平行な軸の周りに巻回されたインダクタL13。そ して、比較的小さなQ値であってもよいインダクタL13を、インダクタL12の近傍に 形成されたスペースに配置している。

【0132】

また、本実施の形態では、インダクタL11では、導体層部11C1の長手方向の両端 の近傍の部分には、それぞれ、2つのスルーホール列が並列に接続されている。また、イ ンダクタL22では、導体層部22C1の長手方向の両端の近傍の部分には、それぞれ、 2つのスルーホール列が並列に接続され、導体層部22C2の長手方向の両端の近傍の部 分には、それぞれ、2つのスルーホール列が並列に接続されている。 【0133】

また、インダクタL12では、導体層部12C1の長手方向の両端の近傍の部分には、 それぞれ、1つのスルーホール列が接続され、導体層部12C2の長手方向の両端の近傍 の部分には、それぞれ、1つのスルーホール列が接続され、導体層部12C3の長手方向 の両端の近傍の部分には、それぞれ、1つのスルーホール列が接続されている。また、イ ンダクタL21では、導体層部21C1の長手方向の両端の近傍の部分には、それぞれ、 1つのスルーホール列が接続されている。

【0134】

上述のように、本実施の形態では、インダクタL11,L22の各々において、導体層 部の一端に複数(2つ)のスルーホール列が並列に接続されている。これにより、本実施 の形態によれば、インダクタL11,L22の各々のQ値を大きくすることができる。 【0135】

一方、本実施の形態では、インダクタL12,L21の各々において、導体層部の一端 に1つのスルーホール列が接続されている。これにより、本実施の形態によれば、インダ クタL11,L12,L21,L22の全てにおいて、導体層部の一端に複数のスルーホ 10

30

ール列を並列に接続する場合に比べて、電子部品 1 を小さくすることができる。 【 0 1 3 6 】

なお、第1のフィルタ10では、第1の通過帯域に最も近い減衰極91を形成するイン ダクタL11のQ値を大きくすることが好ましい。また、第2のフィルタ20では、第2 の通過帯域に最も近い減衰極94を形成するインダクタL22のQ値を大きくすることが 好ましい。本実施の形態では、このような観点から、インダクタL11,L22の各々に おいて、導体層部の一端に複数(2つ)のスルーホール列を並列に接続して、インダクタ L11,L22の各々のQ値を大きくしている。

[0137]

また、本実施の形態では、インダクタL12は、インダクタL11に対して、-Y方向 10 の先に配置され、インダクタL21とインダクタL22は、それぞれ、インダクタL11 とインダクタL12に対して、-X方向の先に配置されている。すなわち、本実施の形態 では、インダクタL11,L12が一列に並び、インダクタL21,L22がインダクタ L11,L12とは異なる位置において一列に並んでいる。これにより、本実施の形態に よれば、インダクタL11,L22が一列に並び、インダクタL12,L21がインダク タL11,L22とは異なる位置において一列に並ぶ場合に比べて、積層体50内に生じ る無駄なスペースを小さくすることができ、その結果、電子部品1を小型化することがで きる。

【0138】

以上のことから、本実施の形態によれば、インダクタL11,L22の各々のQ値を大 20 きくしながら、電子部品1を小型化することができる。

【0139】

また、本実施の形態では、インダクタL11が巻回される軸A11と、インダクタL2 2が巻回される軸A22は、互いに平行である。本実施の形態では特に、軸A11,A2 2は、いずれもY方向に平行な方向に延在している。また、インダクタL11,L22の 各々において、導体層部は、X方向に長い形状を有している。そのため、本実施の形態に よれば、軸A11と軸A22が互いに直交する場合に比べて、積層体50のY方向の寸法 を小さくすることができる。

[0140]

また、本実施の形態では、軸A12に平行な方向と軸A22に平行な方向は、互いに直 30 交する。本実施の形態では特に、軸A12に平行な方向は、X方向に平行な方向であり、 軸A22に平行な方向は、Y方向に平行な方向である。また、本実施の形態では、インダ クタL12は、X方向に平行な軸A12の周りに、約3回巻回されている。前述のように 、インダクタL22において、導体層部は、X方向に長い形状を有している。そのため、 本実施の形態によれば、軸A22がX方向に平行であり、インダクタL22の導体層部が X方向に短い形状を有している場合に比べて、インダクタL12を軸A12の周りに複数 回巻回したときに生じる無駄なスペースを小さくすることができる。

【 0 1 4 1 】

また、本実施の形態では、インダクタL11の導体層部11C1は、2つの導体層72 1,731を含んでいる。前述のように、積層体50の製造過程では、後に複数の導体層 40 になる複数の焼成前導体層と、後に複数のスルーホールになる複数の焼成前スルーホール が形成されたセラミックグリーンシートが積層される。もし、セラミックグリーンシート または複数の焼成前導体層等のずれによって、導体層721と導体層731が互いにずれ てしまうと、インダクタL11の特性が変化してしまう。

**[**0 1 4 2 **]** 

これに対し、本実施の形態では、導体層721の面積は、導体層731の面積よりも大きい。そのため、仮に、導体層731が導体層721に対して相対的にずれたとしても、ずれ量が一定の大きさよりも小さい場合には、積層方向Tに平行な一方向(Z方向)から見たときに、導体層731は、導体層721からはみ出さない。これにより、本実施の形態によれば、導体層721と導体層731が互いにずれることに起因するインダクタL1

1の特性の変動を抑制することができる。

【0143】

上記の導体層721,731についての説明は、導体層72×,73×の組(×は2以 上7以下の整数)、導体層621,631の組、導体層622,632の組、導体層56 1,571の組、導体層543,553の組、および導体層591,601の組にも当て はまる。従って、本実施の形態によれば、セラミックグリーンシートまたは複数の焼成前 導体層等のずれに起因する第1のフィルタ10および第2のフィルタ20の各々の特性の 変動を抑制することができ、その結果、電子部品1の特性の変動を抑制することができる

【0144】

10

なお、本発明は、上記実施の形態に限定されず、種々の変更が可能である。例えば、第 1のフィルタ10および第2のフィルタ20の各々に含まれるインダクタの数は、3つ以 上であってもよい。

【0145】

また、軸A11と軸A12は、90°以外の角度で交差していてもよい。同様に、軸A 21と軸A22は、90°以外の角度で交差していてもよい。

[0146]

また、インダクタL11,L22の各々において、導体層部の一端には、3つ以上のス ルーホール列が並列に接続されてもよい。

[0147]

また、インダクタL11,L12,L21,L22の各々において、導体層部は、積層 方向Tにおいて互いに異なる位置に配置され且つ並列に接続された3つ以上の導体層を含 んでいてもよい。導体層部が3つの導体層を含む場合、3つの導体層のうち最も面積が小 さい導体層が、他の2つの導体層の間に介在していてもよい。あるいは、導体層部は、1 つの導体層によって構成されていてもよい。

【符号の説明】

[0148]

1...電子部品、2...共通ポート、3...第1の信号ポート、4...第2の信号ポート、5...
第1の信号経路、6...第2の信号経路、10...第1のフィルタ、20...第2のフィルタ、 50...積層体、50A...底面、50B...上面、50C~50F...側面、51~74...誘電体層、111,115~119...グランド端子、112~114...信号端子、C11~C
16,C21~C31...キャパシタ、L11,L12,L13,L21,L22...インダクタ、S11,S12,S21,S22...空間。

【 図 面 】 【 図 1 】



(23)



【図3】



【図4】







10

20













(24)



(a)

(b)

(c)



10





20

【図7】

(a)



0

0000

~61

(b)



(c)



【図8】

(a)

(b)

(c)



-63

30



721 725 720 720 720 720 727 722 723 724



(a)





(b)



731

732 733 734

735

-73

736

737









20

10

30

(26)



【図14】



10





【図16】







【図17】

【図18】





【図19】



20

10

30