

大生


申請日期：	91.7.-9	案號：	91115158
類別：	G09G 3/36, 5/00		

(以上各欄由本局填註)

發明專利說明書

586105

一、 發明名稱	中文	使用低壓時脈信號之連續脈衝列產生器
	英文	
二、 發明人	姓 名 (中文)	1. 尤建盛
	姓 名 (英文)	1. Jian-Shen Yu
	國 籍	1. 中華民國
	住、居所	1. 新竹市東新街98之2號2樓
三、 申請人	姓 名 (名稱) (中文)	1. 友達光電股份有限公司
	姓 名 (名稱) (英文)	1.
	國 籍	1. 中華民國
	住、居所 (事務所)	1. 新竹科學工業園區新竹市力行二路一號
	代表人 姓 名 (中文)	1. 李焜耀
代表人 姓 名 (英文)	1.	



本案已向

國(地區)申請專利

申請日期

案號

主張優先權

無

有關微生物已寄存於

寄存日期

寄存號碼

無

五、發明說明 (1)

本發明係有關於一種液晶顯示器用之連續脈衝列(sequential pulse train)產生器，特別有關於一種使用低壓時脈信號之連續脈衝列產生器。

在液晶顯示器中，由於一幀畫面係由多個像素所構成之陣列共同形成，因此連續脈衝列便成為在驅動液晶顯示器時必需使用之基本信號，連續脈衝列之產生器也成為液晶顯示器中之必要電路。

第1圖顯示了傳統用於液晶顯示器之連續脈衝列產生器電路。由於一連續脈衝產生器係由多級組成，每一級可具有不同時序之脈衝列，為了說明之簡潔，第1圖中僅以三級為例。每一級中包括有一位移暫存器(shift register)111、112或113，以及一電壓位移器(level shifter)121、122或123。每一級之位移暫存器111、112、113均接收時脈信號CK及其反向信號CK'，而在第一級之位移暫存器111接收一初始脈衝列IN之後，隨著每一級在時序上之延遲並經過電壓位移器121、122、123之電位調整，可以分別產生具有連續不同時序及足夠電壓振幅之脈衝列。

用以傳輸時脈信號CK及其反向信號CK'之傳輸線上存在有一定大小之電阻131、132及電容151、152，同時在脈衝列輸出之傳輸線上亦存在有一定大小之電阻141、142、143及電容161、162、163。這些電阻及電容值將增加整個液晶顯示器所需之功率消耗。

然而在上述傳統之連續脈衝列產生器中，由於所需之





五、發明說明 (2)

時脈信號電壓振幅不低，在傳輸線上之功率消耗會隨所傳輸之信號振幅而加大，因此傳統使用較大時脈信號電壓之連續脈衝列產生器將有較大之功率消耗。


為了解決上述問題，本發明提供一種可以在一低壓時脈信號下正常操作之連續脈衝列產生器，減少因時脈信號電壓傳輸所造成之功率消耗。

本發明之一目的在於提供一種使用低壓時脈信號之連續脈衝列產生器，包括一第一、第二動態位移暫存器、一第一、第二電壓位移器及一第一、第二反向器。其中，每一動態位移暫存器具有一第一、第二、第三及第四輸入端、一第一、第二及第三輸出端，該第一動態位移暫存器之該第一、第二、第三及第四輸入端分別接收一初始脈衝列、該初始脈衝列之一反向信號、一時脈信號及該時脈信號之一反向信號，該第一動態位移暫存器之該第一輸出端連接至該第二動態位移暫存器之該第一輸入端，該第二動態位移暫存器之該第三及第四輸入端分別接收該時脈信號之反向信號及該時脈信號，且每一動態位移暫存器包括：一第一第一型電晶體，其閘極連接至該第一輸入端，汲極連接至該第二輸入端；一第二第二型電晶體，其閘極連接至該第二輸入端，源極連接接收一第一電位；一第三第三型電晶體，其閘極連接至該第一輸入端，汲極連接至該第一輸出端，源極連接至該第二第二型電晶體之汲極；一第四第二型電晶體，其閘極連接至該第三第三型電晶體之源極，汲極連接至該第一第一型電晶體之源極，源極連接該



五、發明說明 (3)


第一電位；一第五第二型電晶體，其閘極連接至該第一第一型電晶體之源極，汲極連接至該第三輸入端，源極連接至該第二輸出端；一第六第二型電晶體，其閘極連接至該第二輸入端，汲極連接至該第五第二型電晶體之源極，源極連接該第一電位；一第七第二型電晶體，其閘極連接至該第四輸入端，源極連接至該第三輸出端。每一電壓位移器具有一第一、第二輸入端及一輸出端，該第一電壓位移器之第一及第二輸入端分別連接至該第一動態位移暫存器之第二及第三輸出端，該第一電壓位移器之輸出端連接至該第一動態位移暫存器之第一輸出端，該第二電壓位移器之第一及第二輸入端分別連接至該第二動態位移暫存器之第二及第三輸出端，該第二電壓位移器之輸出端連接至該第二動態位移暫存器之第一輸出端，每一電壓位移器包括：一第八第一型電晶體，其閘極連接該第一電位，源極連接一第二電位；一第九第一型電晶體，其閘極與汲極連接，源極連接至該第八第一型電晶體之汲極；一第十第一型電晶體，其閘極連接至該第九第一型電晶體之閘極，源極連接該第二電位，汲極連接至該輸出端；一第十一第二型電晶體，其閘極連接至該第八第一型電晶體之汲極，源極連接至該第九第一型電晶體之汲極，汲極連接至該第一輸入端；一二第二型電晶體，其閘極連接至該第十一第二型電晶體之閘極，源極連接至該第十第一型電晶體之汲極，源極連接至該第二輸入端。第一及第二反向器之其輸入端分別連接



五、發明說明 (4)

至該第一及第二電壓位移器之輸出端，而其輸出端分別輸出一第一及第二脈衝列，且該第一反向器之輸出端連接至該第二動態位移暫存器之第二輸入端。

本發明之另一目的在於提供一種使用低壓時脈信號之連續脈衝列產生器，包括：一第一、第二、第三動態位移暫存器、一第一、第二、第三電壓位移器、一第二、第三、第四、第五、第六及第七反向器。其中，每一動態位移暫存器具有一第一、第二及第三輸入端、一第一、第二及第三輸出端，該第一動態位移暫存器之該第一、第二及第三輸入端分別接收一初始脈衝列、該初始脈衝列之一反向信號、一時脈信號，該第一動態位移暫存器之該第一輸出端連接至該第三動態位移暫存器之該第二輸入端，該第二動態位移暫存器之該第三輸入端接收該時脈信號之反向信號，該第三動態位移暫存器之該第三輸入端接收該時脈信號，且每一動態位移暫存器包括：一第一第一型電晶體，其閘極連接至該第一輸入端，汲極連接至該第二輸入端，源極連接至該第三輸出端；一第二第二型電晶體，其閘極連接至該第一輸出端，源極連接一第一電位，汲極連接至該第一輸出端；一第三第二型電晶體，其閘極連接至該第一輸出端，汲極連接至該第三輸入端，源極連接至該第二輸出端；一第四第二型電晶體，其閘極連接至該第二輸入端，汲極連接至該第二輸出端，源極連接該第一電位。每一電壓位移器具有一第一、第二輸入端及一輸出端，該第一電壓位移器之第一及第二輸入端分別連接至該




五、發明說明 (5)

第一位移暫存器之第二及第三輸出端，該第二電壓位移器之第一及第二輸入端分別連接至該第二位移暫存器之第二及第三輸出端，該第三電壓位移器之第一及第二輸入端分別連接至該第三位移暫存器之第二及第三輸出端，每一電壓位移器包括：一第五第一型電晶體，其閘極連接該第一電位，源極連接一第二電位；一第六第一型電晶體，其源極連接至該第五第一型電晶體之汲極，汲極連接至該輸出端；一第七第二型電晶體，其閘極連接該第二電位，源極連接至該第一輸入端，汲極連接至該輸出端；一第一反向器，輸入端連接至該第二輸入端，輸出端連接至該第六第一型電晶體之閘極。該第二、第三及第四反向器之輸入端分別連接至該第一、第二及第三電壓位移器之輸出端，該第二及第三反向器之輸出端分別連接至該第二及第三動態位移暫存器之第一輸入端，該第五、第六及第七反向器之輸入端分別連接至該第二、第三及第四反向器之輸出端，該第五反向器之輸出端連接至該第二動態位移暫存器之該第二輸入端，且該第五、第六及第七反向器之輸出端輸出一第一、第二及第三脈衝列。

以下，就圖式說明本發明之一種使用低壓時脈信號之連續脈衝列產生器之實施例。

實施例

第2a及2b圖係本發明一第一實施例中之使用低壓時脈信號之連續脈衝列產生器。為了說明之簡潔，第2圖中僅以三級為例，其中包括動態位移暫存器211、212、213、




五、發明說明 (6)

電壓位移暫存器221、222、223、做為緩衝器用之反向器231、232、233。每一動態位移暫存器211、212、213具有輸入端S1、S2、S3、S4、及輸出端S5、S6、S7。動態位移暫存器211之輸入端S3、S4、S1、S2分別接收一初始脈衝列IN、初始脈衝列IN之反向信號IN'、時脈信號CK及時脈信號CK之反向信號CK'。動態位移暫存器211之輸出端S7連接至動態位移暫存器222之輸入端S3，動態位移暫存器212之輸出端S7連接至動態位移暫存器223之輸入端S3。動態位移暫存器222之輸入端S1、S2分別接收時脈信號CK之反向信號CK'及時脈信號CK，而動態位移暫存器223之輸入端S1、S2分別接收時脈信號CK及時脈信號CK之反向信號CK'。

每一電壓位移器221、222、223具有輸入端L1、L2及輸出端L3。電壓位移器221之輸入端L1、L2分別連接至動態位移暫存器211之輸出端S5、S6。電壓位移器222之輸入端L1、L2分別連接至動態位移暫存器212之輸出端S5、S6。電壓位移器223之輸入端L1、L2分別連接至動態位移暫存器213之輸出端S5、S6。電壓位移器221之輸出端L3連接至動態位移暫存器211之輸出端S7，電壓位移器222之輸出端L3連接至動態位移暫存器212之輸出端S7。電壓位移器223之輸出端L3連接至動態位移暫存器213之輸出端S7。

反向器231、232、233之輸入端分別連接至電壓位移器221、222、223之輸出端L3，而其輸出端分別輸出脈衝列OUT1、OUT2、OUT3。反向器231之輸出端連接至動態位




五、發明說明 (7)

移暫存器212之輸入端S4，反向器232之輸出端連接至動態位移暫存器213之輸入端S4。

第3圖顯示了上述連續脈衝列產生器中之動態位移暫存器電路。其中包括P型電晶體31、N型電晶體32~37及一電容38。P型電晶體31之閘極連接至輸入端S3，汲極連接至輸入端S4。N型電晶體32之閘極連接至輸入端S4，源極連接一接地電位。N型電晶體33之閘極連接至輸入端S3，汲極連接至輸出端S7，源極連接至該N型電晶體32之汲極。N型電晶體34之閘極連接至N型電晶體33之源極，汲極連接至P型電晶體31之源極，源極連接接地電位。N型電晶體35之閘極連接至P型電晶體31之源極，汲極連接至輸入端S1，源極連接至輸出端S5。N型電晶體36之閘極連接至輸入端S4，汲極連接至N型電晶體35之源極，源極連接接地電位。N型電晶體37之閘極連接至N型電晶體35之閘極，汲極連接至輸入端S2，源極連接至輸出端S6。

電容38則連接於N型電晶體35之閘極與源極間。電容38亦可以為N型電晶體35之閘-源極寄生電容。

第4圖顯示了上述連續脈衝列產生器中之電壓位移器電路。其中包括P型電晶體41、42、43及N型電晶體44、45。P型電晶體41之閘極連接接地電位，源極連接一高供應電壓VDD。P型電晶體42之閘極與汲極連接，源極連接至P型電晶體41之汲極。P型電晶體43之閘極連接至該P型電晶體42之閘極，源極連接高供應電壓VDD，汲極連接至輸出端L3。N型電晶體44之閘極連接至P型電晶體41之汲極，





五、發明說明 (8)

源極連接至P型電晶體42之汲極，汲極連接至輸入端L1。N型電晶體45之間極連接至N型電晶體44之間極，源極連接至P型電晶體43之汲極，源極連接至輸入端L2。

第5a及5b圖係本發明一第二實施例中之使用低壓時脈信號之連續脈衝列產生器。為了說明之簡潔，第5圖中僅以三級為例，其中包括動態位移暫存器511、512、513、電壓位移暫存器521、522、523、做為緩衝器用之反向器531~533、541~543。每一動態位移暫存器511、512、513具有輸入端S1、S3、S4、輸出端S2、S5、S6。動態位移暫存器511之輸入端S3、S4、S1分別接收一初始脈衝列IN、初始脈衝列IN之一反向信號IN'、時脈信號CK。動態位移暫存器511之輸出端S2連接至動態位移暫存器513之輸入端S4。動態位移暫存器512之輸入端S1接收時脈信號CK之反向信號CK'。動態位移暫存器513之輸入端S1接收時脈信號CK。

每一電壓位移器521、522、523具有輸入端L1、L2及輸出端L3。電壓位移器521之輸入端L1、L2分別連接至動態位移暫存器511之輸出端S5、S6。電壓位移器522輸入端L1、L2分別連接至動態位移暫存器512之輸出端S5、S6。電壓位移器523之輸入端L1、L2分別連接至動態位移暫存器513之輸出端S5、S6。

反向器531、532、533之輸入端分別連接至電壓位移器521、522、523之輸出端L3。反向器531、532之輸出端分別連接至動態位移暫存器512、513之輸入端S3。反向器



五、發明說明 (9)



541、542、543之輸入端分別連接至反向器531、532、533之輸出端。反向器541之輸出端連接至動態位移暫存器512之輸入端S4。反向器541、542、543之輸出端輸出脈衝列OUT1、OUT2、OUT3。

第6圖顯示了上述連續脈衝列產生器中之動態位移暫存器電路。其中包括P型電晶體61、N型電晶體62~64及一電容65。P型電晶體61之閘極連接至輸入端S3，汲極連接至輸入端S4，源極連接至輸出端S6。N型電晶體62之閘極連接至輸出端S2，源極連接一接地電位，汲極連接至輸出端S6。N型電晶體63之閘極連接至輸出端S6，汲極連接至輸入端S1，源極連接至輸出端S5。N型電晶體64之閘極連接至輸入端S4，汲極連接至輸出端S5，源極連接接地電位。

電容65則連接於N型電晶體63之閘極與源極間。電容65亦可以為N型電晶體63之閘-源極寄生電容。

第7圖顯示了上述連續脈衝列產生器中之電壓位移器電路。其中包括P型電晶體71、72、N型電晶體73及反向器74。P型電晶體71之閘極連接接地電位，源極連接一高供應電壓VDD。P型電晶體72之源極連接至P型電晶體71之汲極，汲極連接至輸出端L3。N型電晶體73之閘極連接高供應電壓VDD，源極連接至輸入端L1，汲極連接至輸出端L3。反向器74之輸入端連接至輸入端L2，輸出端連接至P型電晶體72之閘極。

第8圖顯示了上述第一及第二實施例中使用低壓時脈




五、發明說明 (10)

信號之連續脈衝列產生器所產生之脈衝列OUT1、OUT2、OUT3。脈衝列OUT1、OUT2、OUT3中之脈衝均相差半個時脈信號週期。時脈信號CK之電壓振幅為3.3V，VDD為9V。

綜合上述，本發明提供一種可以在一低壓時脈信號下正常操作之連續脈衝列產生器，每一級使用了一動態位移暫存器及電壓位移器，可接收低壓之時脈信號，減少因時脈信號電壓傳輸所造成之功率消耗。

雖然本發明已以一較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。



圖式簡單說明

第1圖係傳統連續脈衝列產生器；

第2a及2b圖係本發明第一實施例中之使用低壓時脈信號之連續脈衝列產生器；

第3圖係本發明第一實施例中之動態位移暫存器電路；

第4圖係本發明第一實施例中之電壓位移器電路；

第5a及5b圖係本發明第二實施例中之使用低壓時脈信號之連續脈衝列產生器；

第6圖係本發明第二實施例中之動態位移暫存器電路；

第7圖係本發明第二實施例中之電壓位移器電路；

第8圖係本發明第一及第二實施例中所產生之連續脈衝列時序圖。

[符號說明]

111、112、113~位移暫存器；

121、122、123、221、222、223、521、522、523~電壓位移器；

131、132、141、142、143~電阻；


151、152、161、162、163、38、65~電容；

211、212、213、511、512、513~動態位移暫存器；

231、232、233、531、532、533、541、542、543、74~反向器；

32-37、44、45、62-64、73~N型電晶體；

31、41-43、61、71、72~P型電晶體。



四、中文發明摘要 (發明之名稱：使用低壓時脈信號之連續脈衝列產生器)

本發明提供一種使用低壓時脈信號之連續脈衝列產生器，在每一級電路中包含一動態位移暫存器、電壓位移器及一由反向器組成之緩衝器，由於動態位移暫存器之使用，使得本發明之連續脈衝列產生器可以在一低壓時脈信號下正常操作，減少因時脈信號電壓傳輸所造成之功率消耗。

英文發明摘要 (發明之名稱：)



六、申請專利範圍


1. 一種使用低壓時脈信號之連續脈衝列產生器，包括：

一 第一及第二動態位移暫存器，每一動態位移暫存器具有一第一、第二、第三及第四輸入端、一第一、第二及第三輸出端，該第一動態位移暫存器之該第一、第二、第三及第四輸入端分別接收一初始脈衝列、該初始脈衝列之一反向信號、一時脈信號及該時脈信號之一反向信號，該第一動態位移暫存器之該第一輸出端連接至該第二動態位移暫存器之該第一輸入端，該第二動態位移暫存器之該第三及第四輸入端分別接收該時脈信號之反向信號及該時脈信號；

一 第一及第二電壓位移器，每一電壓位移器具有一第一、第二輸入端及一輸出端，該第一電壓位移器之第一及第二輸入端分別連接至該第一動態位移暫存器之第二及第三輸出端，該第一電壓位移器之輸出端連接至該第一動態位移暫存器之第一輸出端，該第二電壓位移器之第一及第二輸入端分別連接至該第二動態位移暫存器之第二及第三輸出端，該第二電壓位移器之輸出端連接至該第二動態位移暫存器之第一輸出端；以及

一 第一及第二反向器，其輸入端分別連接至該第一及第二電壓位移器之輸出端，而其輸出端分別輸出一第一及第二脈衝列，且該第一反向器之輸出端連接至該第二動態位移暫存器之第二輸入端。

2. 如申請專利範圍第1項所述之使用低壓時脈信號之



六、申請專利範圍

連續脈衝列產生器，其中每一動態位移暫存器包括：

一第一第一型電晶體，其閘極連接至該第一輸入端，汲極連接至該第二輸入端；

一第二第二型電晶體，其閘極連接至該第二輸入端，源極連接一第一電位；

一第三第二型電晶體，其閘極連接至該第一輸入端，汲極連接至該第一輸出端，源極連接至該第二第二型電晶體之汲極；

一第四第二型電晶體，其閘極連接至該第三第二型電晶體之源極，汲極連接至該第一第一型電晶體之源極，源極連接該第一電位；

一第五第二型電晶體，其閘極連接至該第一第一型電晶體之源極，汲極連接至該第三輸入端，源極連接至該第二輸出端；

一第六第二型電晶體，其閘極連接至該第二輸入端，汲極連接至該第五第二型電晶體之源極，源極連接該第一電位；以及

一第七第二型電晶體，其閘極連接至該第五第二型電晶體之閘極，汲極連接至該第四輸入端，源極連接至該第三輸出端。

3. 如申請專利範圍第1項所述之使用低壓時脈信號之連續脈衝列產生器，其中每一電壓位移器包括：

一第八第一型電晶體，其閘極連接該第一電位，源極連接一第二電位；



六、申請專利範圍

一 第九第一型電晶體，其閘極與汲極連接，源極連接至該第八第一型電晶體之汲極；

一 第十第一型電晶體，其閘極連接至該第九第一型電晶體之閘極，源極連接該第二電位，汲極連接至該輸出端；

一 第十一第二型電晶體，其閘極連接至該第八第一型電晶體之汲極，源極連接至該第九第一型電晶體之汲極，汲極連接至該第一輸入端；以及

一 第十二第二型電晶體，其閘極連接至該第十一第二型電晶體之閘極，源極連接至該第十第一型電晶體之汲極，源極連接至該第二輸入端。


4. 如申請專利範圍第1項所述之使用低壓時脈信號之連續脈衝列產生器，其中每一動態位移暫存器更包括一電容，連接於該第五第二型電晶體之間極與源極間。

5. 如申請專利範圍第1項所述之使用低壓時脈信號之連續脈衝列產生器，其中該第一型係P型，該第二型係N型。

6. 如申請專利範圍第1項所述之使用低壓時脈信號之連續脈衝列產生器，其中該第一電位係一接地電位，該第二電位係一高供應電位VDD。

7. 如申請專利範圍第1項所述之使用低壓時脈信號之連續脈衝列產生器，其中該時脈信號之振幅小於該第二電位。

8. 一種使用低壓時脈信號之連續脈衝列產生器，包




六、申請專利範圍

括：

一第一、第二及第三動態位移暫存器，每一動態位移暫存器具有一第一、第二及第三輸入端、一第一、第二及第三輸出端，該第一動態位移暫存器之該第一、第二及第三輸入端分別接收一初始脈衝列、該初始脈衝列之一反向信號、一時脈信號，該第一動態位移暫存器之該第一輸出端連接至該第三動態位移暫存器之該第二輸入端，該第二動態位移暫存器之該第三輸入端接收該時脈信號之反向信號，該第三動態位移暫存器之該第三輸入端接收該時脈信號；

一第一、第二及第三電壓位移器，每一電壓位移器具有一第一、第二輸入端及一輸出端，該第一電壓位移器之第一及第二輸入端分別連接至該第一動態位移暫存器之第二及第三輸出端，該第二電壓位移器之第一及第二輸入端分別連接至該第二動態位移暫存器之第二及第三輸出端，該第三電壓位移器之第一及第二輸入端分別連接至該第三動態位移暫存器之第二及第三輸出端；以及

一第二、第三、第四、第五、第六及第七反向器，該第二、第三及第四反向器之輸入端分別連接至該第一、第二及第三電壓位移器之輸出端，該第二及第三反向器之輸出端分別連接至該第二及第三動態位移暫存器之第一輸入端，該第五、第六及第七反向器之輸入端分別連接至該第二、第三及第四反向器之輸出端，該第五反向器之輸出端連接至該第二動態位移暫存器之該第二輸入端，且該第



六、申請專利範圍

五、第六及第七反向器之輸出端輸出一第一、第二及第三脈衝列。

9. 如申請專利範圍第8項所述之使用低壓時脈信號之連續脈衝列產生器，其中每一動態位移暫存器包括：

一第一第一型電晶體，其閘極連接至該第一輸入端，汲極連接至該第二輸入端，源極連接至該第三輸出端；

一第二第二型電晶體，其閘極連接至該第一輸出端，源極連接一第一電位，汲極連接至該第三輸出端；

一第三第二型電晶體，其閘極連接至該第三輸出端，汲極連接至該第三輸入端，源極連接至該第二輸出端；以及

一第四第二型電晶體，其閘極連接至該第二輸入端，汲極連接至該第二輸出端，源極連接該第一電位。

10. 如申請專利範圍第8項所述之使用低壓時脈信號之連續脈衝列產生器，其中每一電壓位移器包括：


一第五第一型電晶體，其閘極連接該第一電位，源極連接一第二電位；

一第六第一型電晶體，其源極連接至該第五第一型電晶體之汲極，汲極連接至該輸出端；

一第七第二型電晶體，其閘極連接該第二電位，源極連接至該第一輸入端，汲極連接至該輸出端；以及

一第一反向器，輸入端連接至該第二輸入端，輸出端連接至該第六第一型電晶體之閘極。

11. 如申請專利範圍第8項所述之使用低壓時脈信號之




六、申請專利範圍


連續脈衝列產生器，其中每一動態位移暫存器更包括一電容，連接於該第三第二型電晶體之閘極與源極間。

12. 如申請專利範圍第8項所述之使用低壓時脈信號之連續脈衝列產生器，其中該第一型係P型，該第二型係N型。


13. 如申請專利範圍第8項所述之使用低壓時脈信號之連續脈衝列產生器，其中該第一電位係一接地電位，該第二電位係一高供應電位VDD。

14. 如申請專利範圍第8項所述之使用低壓時脈信號之連續脈衝列產生器，其中該時脈信號之振幅小於該第二電位。






第 1 圖




第2a圖 第2b圖


第2a圖




第 2b 圖




第3圖




第 4 圖




第5a圖




第 5b 圖



第 6 圖



第 7 圖



第 8 圖