## (12)公開特許公報(A)

(11) 特許出願公開番号

## 特開2007-103586 (P2007-103586A)

(43) 公開日 平成19年4月19日 (2007.4.19)

(51) Int.Cl.			ΓI			テーマコード (参考)
HO5K	1/09	(2006.01)	HO5K	1/09	С	4 E 3 5 1
HO5K	3/ <b>28</b>	(2006.01)	HO5K	3/28	В	5 E 3 1 4
HO1L	23/12	(2006.01)	HO1L	23/12	501F	

審査請求 未請求 請求項の数 3 OL (全 12 頁)

(21) 出願番号 (22) 出願日	特願2005-290169 (P2005-290169) 平成17年10月3日 (2005.10.3)	(71)出願人 (74)代理人 (72)発明者	000003964 日東電工株式会社 大阪府茨木市下穂積1丁目1番2号 100098305 弁理士 福島 祥人 短川 誠		
			大阪府茨木市下穂積1丁目1番2号 日 電工株式会社内		
		F <i>ターム</i> (参	<ul> <li>*考) 4E351 AA03 BB01 BB29 BB35 CC03 CC07 DD04 DD12 GG09 GG12</li> <li>5E314 AA25 BB06 CC01 DD06 FF05 GG05 GG11 GG19</li> </ul>		

(54) 【発明の名称】 配線回路基板の製造方法

(57)【要約】

(19) 日本国特許庁(JP)

【課題】ウィスカーの発生を抑制するとともに、電子部 品との接続性を確保しつつ接続性のばらつきを低減する ことができる配線回路基板の製造方法を提供することで ある。

【解決手段】 ベース絶縁層BIL上に金属薄膜31お よび導体層33からなる配線パターン12を形成し、配 線パターン12を覆うように無電解錫めっき層34を形 成する。ここで、配線パターン12および錫めっき層3 4に加熱処理を施す。加熱処理温度は175~225 とし、加熱処理時間は2~10分とする。加熱処理を施 すことにより、銅および錫からなる混合層35が形成さ れる。その後、ベース絶縁層上の所定領域で配線パター ン12および錫めっき層34を覆うようにソルダーレジ ストSOLを形成する。次に、ソルダーレジストSOL の熱硬化処理を行う。



【選択図】図5

(2)

【特許請求の範囲】

【請求項1】

絶縁層上に少なくとも銅を含む導体パターンを形成する工程と、 前記導体パターンを覆うように錫皮膜を形成する工程と、 前記錫皮膜形成後に前記導体パターンおよび前記錫皮膜に加熱処理を行う工程と、 前記導体パターンおよび前記錫皮膜の所定部を覆うように前記絶縁層上に被覆層を形成 する工程と、

前記被覆層に加熱処理を行う工程とを備え、

前記導体パターンおよび前記錫皮膜に前記加熱処理を行う工程において、前記加熱処理の温度は175 以上225 以下であり、前記加熱処理の時間は2分以上10分以下で 10

あることを特徴とする配線回路基板の製造方法。

【請求項2】

前 記 被 覆 層 を 形 成 す る 工 程 は 、 前 記 導 体 パ ターン お よ び 前 記 錫 皮 膜 の 所 定 部 を 覆 う よ う に 前 記 絶 縁 層 上 に 前 記 被 覆 層 と し て ソ ル ダ ー レ ジ ス ト を 形 成 す る 工 程 を 含 み 、

前記被覆層に加熱処理を行う工程は、前記ソルダーレジストに熱硬化処理を行う工程を含むことを特徴とする請求項1記載の配線回路基板の製造方法。

【請求項3】

前記ソルダーレジストの熱硬化処理の温度は、 8 0 以上 1 6 0 以下であることを特徴 とする請求項 2 記載の配線回路基板の製造方法。

【発明の詳細な説明】

【技術分野】

 $\begin{bmatrix} 0 & 0 & 0 & 1 \end{bmatrix}$ 

本発明は、配線回路基板の製造方法に関する。

【背景技術】

[0002]

TAB(Tape Automated Bonding)用テープキャリア等の配線回路基板は、一般に、絶縁層からなる基板上に導体層からなる配線パターンが形成されたものであり、様々な電子機器に用いられる。

[0003]

配線回路基板には、種々の電子部品が実装され、配線パターンの端子部に接続される。30<</li>
 電子部品の端子は、例えば金からなる。この場合、配線パターンの端子部と電子部品の端子との接続性を向上させるために、配線パターンの端子部を覆うように錫皮膜(錫めっき)が形成される。ここで、配線パターンと電子部品との接続性とは、配線パターンと電子部品との電気的および物理的接続の確実性をいう。しかしながら、端子部上の錫皮膜にウィスカーと呼ばれる髭状の結晶が成長することがあり、このウィスカーが原因となって配線パターンに短絡事故が発生するおそれがある。

そこで、特許文献1には、銅からなる配線パターンに錫めっき層を形成した後80 ~ 140 の加熱処理を行うことにより、長期にわたってウィスカーの発生が抑制されるこ とが開示されている。この特許文献1によれば、140 より高い温度で加熱すると錫め っき層が変色する等の問題が生じることが指摘されている。

【 特 許 文 献 1 】 特 開 2 0 0 2 - 1 2 4 5 4 7 号 公 報

【発明の開示】

【発明が解決しようとする課題】

[0005]

上記の方法により加熱処理を行った後、配線パターンを覆うようにソルダーレジスト層 を形成し、配線回路基板が完成する。しかしながら、このような方法により形成された配 線回路基板では、電子部品との接続性のばらつきが大きくなる。ここで、接続性のばらつ きとは、配線パターンと電子部品との電気的および物理的接続の確実性のばらつきをいう 。この場合、接続性の低い配線回路基板は不良品として処理される。それにより、製造の

40

歩留まりが大きく変動する。

【 0 0 0 6 】

本発明の目的は、ウィスカーの発生を抑制するとともに、電子部品との接続性を確保し つつ接続性のばらつきを低減することができる配線回路基板の製造方法を提供することで ある。

(3)

【課題を解決するための手段】

[0007]

本発明者は、種々の実験および検討を行った結果、上記の加熱処理により形成される銅 および錫からなる混合層がソルダーレジスト形成時の熱硬化処理時に不必要に増加し、配 線パターンと電子部品との接続性のばらつきの原因となることを見出した。一般的に、加 熱処理の温度が高いと上記の混合層の厚みが大きくなり、錫皮膜の厚みが小さくなる。そ れにより、配線パターンと電子部品との接続性が悪くなる。そのため、従来は、加熱処理 を140 以下の低い温度で行っていた。しかしながら、発明者の実験および検討の結果 、加熱処理の温度を従来よりも高い特定の範囲内の領域に設定することにより、配線パタ ーンと電子部品との接続性を確保しつつ接続性のばらつきを抑制できることが判明した。 これらの知見に基づいて本発明者は以下の発明を案出した。

[0008]

(1)本発明に係る配線回路基板の製造方法は、絶縁層上に少なくとも銅を含む導体パ ターンを形成する工程と、導体パターンを覆うように錫皮膜を形成する工程と、錫皮膜形 成後に導体パターンおよび錫皮膜に加熱処理を行う工程と、導体パターンおよび錫皮膜の 所定部を覆うように絶縁層上に被覆層を形成する工程と、被覆層に加熱処理を行う工程と を備え、導体パターンおよび錫皮膜に加熱処理を行う工程において、加熱処理の温度は1 75 以上225 以下であり、加熱処理の時間は2分以上10分以下であるものである

【0009】

本発明に係る配線回路基板の製造方法においては、絶縁層上に少なくとも銅を含む導体 パターンが形成される。次いで、導体パターンを覆うように錫皮膜が形成される。次に、 導体パターンおよび錫皮膜に加熱処理が行われる。このとき、加熱処理の温度は、175 以上225 以下に設定され、加熱処理の時間は2分以上10分以下に設定される。次 に、導体パターンおよび錫皮膜の所定部を覆うように絶縁層上に被覆層が形成される。次 いで、被覆層に加熱処理が行われる。

30

10

20

この場合、導体パターンおよび錫皮膜に加熱処理が行われることにより、銅および錫からなる混合層が形成され、ウィスカーの発生を抑制することができる。 【0011】

ここで、 被覆層の加熱処理の際には混合層の厚みが増加する。 混合層の厚みの増加量が 大きいと、 混合層の厚みのばらつきが大きくなる。

【0012】

[0010]

また、混合層の厚みが大きくなると、錫皮膜の厚みが小さくなる。導体パターンと電子 部品との接続性を向上させるためには、錫皮膜の厚みが必要量確保されなければならない 40

【0013】

そこで、導体パターンおよび錫皮膜の加熱処理の温度を175 以上225 以下に設 定し、加熱処理の時間を2分以上10分以下に設定することにより、被覆層の加熱処理の 際に、錫皮膜の厚みを必要量確保することができるとともに、混合層の厚みの増加量を低 減することができる。それにより、導体パターンと電子部品との接続性を確保しつつ接続 性のばらつきを低減することができる。

【0014】

(2) 被覆層を形成する工程は、導体パターンおよび錫皮膜の所定部を覆うように絶縁 層上に被覆層としてソルダーレジストを形成する工程を含み、被覆層に加熱処理を行う工 50 程は、ソルダーレジストに熱硬化処理を行う工程を含んでもよい。

【0015】

この場合、導体パターンおよび錫皮膜に熱処理が行われた後、導体パターンおよび錫皮 膜の所定部を覆うように絶縁層上にソルダーレジストが形成される。次いで、ソルダーレ ジストの熱硬化処理が行われる。

[0016]

導体パターンおよび錫皮膜の加熱処理の温度を175 以上225 以下に設定し、加熱処理の時間を2分以上10分以下に設定することにより、ソルダーレジストの熱硬化処理の際に、錫皮膜の厚みを必要量確保することができるとともに、混合層の厚みの増加量を低減することができる。それにより、導体パターンと電子部品との接続性を確保しつつ 接続性のばらつきを低減することができる。

【0017】

(3) ソルダーレジストの熱硬化処理の温度は、80 以上160 以下であってもよい。この場合、ソルダーレジストの熱硬化処理の際に、錫皮膜の厚みを確実に必要量確保することができるとともに、混合層の厚みの増加量を十分に低減することができる。それにより、導体パターンと電子部品との接続性を確実に確保しつつ接続性のばらつきを十分に低減することができる。

【発明の効果】

[0018]

本発明によれば、導体パターンおよび錫皮膜の加熱処理の温度を175 以上225 以下に設定し、加熱処理の時間を2分以上10分以下に設定することにより、被覆層の加 熱処理の際に、錫皮膜の厚みを必要量確保することができるとともに、混合層の厚みの増 加量を低減することができる。それにより、導体パターンと電子部品との接続性を確保し つつ接続性のばらつきを低減することができる。

【発明を実施するための最良の形態】

【0019】

以下、本発明の一実施の形態に係る配線回路基板の製造方法について、図面を参照しながら説明する。なお、本実施の形態においては、配線回路基板として、TAB(Tape Automated Bonding)用テープキャリアを用いる。

【 0 0 2 0 】

(1) T A B 用 テ ー プ キ ャ リ ア の 基 本 構 成

図1は、本実施の形態に係る方法により製造されるTAB用テープキャリアの平面図で ある。図1に示すように、長尺状のTAB用テープキャリア1は、半導体チップ等の電子 部品を実装するための複数の実装部11を備える。各実装部11は、TAB用テープキャ リア1の長さ方向にそれぞれ所定間隔を隔てて設けられている。

【0021】

TAB用テープキャリア1の両側方には、正方形状の複数のスプロケットホール1Sが TAB用テープキャリア1の長さ方向に延びるように所定間隔で形成されている。各実装部11には、電子部品等の電極をボンディングするための配線パターン12が形成されている。

[0022]

配線パターン12は、レジスト膜を露光および現像し、所定の処理を施すことにより形成される(詳細は後述する)。

【0023】

(2) 実装部の構成

以下、実装部11についてさらに詳細に説明する。

【0024】

図2は、実装部11を示す平面図である。図2に示すように、ベース絶縁層BIL上に 複数の配線パターン12が形成される。複数の配線パターン12には、ベース絶縁層BI Lの中央部から一方の側部に向かうように形成されるものと、ベース絶縁層BILの中央 30

20

10

部から他方の側部に向かうように形成されるものとがある。 【 0 0 2 5 】

ベース絶縁層BILの一方の側部の領域と他方の側部の領域とを除く領域を覆うように ソルダーレジストSOLが設けられる。このソルダーレジストSOLにより各導体パター ン12の端部が覆われていない領域をアウターリード部20という。 【0026】

また、ベース絶縁層BILの中央部における各配線パターン12の端部には、半導体チップ等の電子部品(図示せず)が実装される。この電子部品の実装領域は、実装領域21 として示されている。この実装領域21内に位置する各配線パターン12の配置領域をイ ンナーリード部22という。なお、インナーリード部22は、ソルダーレジストSOLに より被覆されていない。

【0027】

(3)TAB用テープキャリアの製造方法

次に、 T A B 用テープキャリア1の製造方法をセミアディティブ法を用いた場合、およびサブトラクティブ法を用いた場合に分けて説明する。なお、本製造工程においては、 4本の T A B 用テープキャリア1が同時に形成され、最後の工程で各 T A B 用テープキャリ ア1に分断され、図1に示した T A B 用テープキャリア1が形成される。以下、詳細を説明する。

[0028]

(a)セミアディティブ法を用いた場合

20

40

10

図 3 ~ 図 6 は、セミアディティブ法を用いた場合の T A B 用テープキャリア 1 の製造方 法を説明するための製造工程図である。

【0029】

まず、図3(a)に示すように、長尺状基板30を用意する。長尺状基板30としては、例えば、ステンレス板、銅板またはニッケル板等の金属を用いることができる。 【0030】

次に、図3(b)に示すように、長尺状基板30上にベース絶縁層BILを形成する。 ベース絶縁層BILは、例えば、ポリイミドまたはポリエステル等の樹脂からなる。 【0031】

次に、図3(c)に示すように、ベース絶縁層BIL上にスパッタリングにより金属薄 30 膜31を形成する。

【 0 0 3 2 】

次に、図3(d)に示すように、金属薄膜31上に所定のパターンの溝部Rを有するめ っきレジスト32を形成する。めっきレジスト32は、例えば、ドライフィルムレジスト 等により金属薄膜31上にレジスト膜を形成し、そのレジスト膜を所定のパターンで露光 し、その後、現像することにより形成される。

【 0 0 3 3 】

次に、図4(e)に示すように、金属薄膜31上の溝部Rに、電解めっきにより導体層 33を形成する。金属薄膜31および導体層33としては、銅、銅合金等の少なくとも銅 を含有する金属材料を用いることができる。また、金属薄膜31および導体層33として は、異なる材料を用いてもよいが、同一の材料を用いることが好ましい。以下、本実施の 形態においては金属薄膜31および導体層33として銅を用いる場合について説明する。 【0034】

次に、図4(f)に示すように、めっきレジスト32を化学エッチング(ウェットエッ チング)または剥離によって除去する。次に、図4(g)に示すように、金属薄膜31の 露出する領域をエッチングにより除去する。これにより、金属薄膜31および導体層33 からなる配線パターン12(図1および図2参照)が形成される。 【0035】

次に、図4(h)に示すように、配線パターン12を覆うように無電解錫めっき層34 を形成する。ここで、配線パターン12および錫めっき層34に加熱処理を施す。加熱処 50 理温度は175~225 とし、加熱処理時間は2~10分とする。加熱処理を施すことにより、配線パターン12を構成する金属薄膜31および導体層33の材料である銅が錫めっき層34内に拡散する。それにより、図5(i)に示すように、銅および錫からなる 混合層35が形成される。

【0036】

なお、混合層35の厚みが0.2µm以上である場合には、ウィスカーの発生を十分に 抑制することができる。混合層35の厚みが0.45µm以下である場合には、配線パタ ーン12と電子部品との接続性を確実に向上させるために必要な錫めっき層34の厚みを 確保することができる。したがって、混合層35の厚みは、0.2µm以上0.45µm 以下であることが好ましい。

【0037】

また、混合層35の厚みが0.25µm以上である場合には、ウィスカーの発生をより 十分に抑制することができる。混合層35の厚みが0.4µm以下である場合には、配線 パターン12と電子部品との接続性をより確実に向上させるために必要な錫めっき層34 の厚みを確保することができる。したがって、混合層35の厚みは、0.25µm以上0 .4µm以下であることがより好ましい。

[0038]

その後、図5(j)に示すように、実装部11(図1および図2参照)の所定領域で配線パターン12および錫めっき層34を覆うようにスクリーン印刷等によりソルダーレジストSOLを形成する。次に、ソルダーレジストSOLの熱硬化処理を行う。熱硬化処理の温度は、80~160 であることが好ましく、110~130 であることがより好ましい。

【0039】

次に、図5(k)に示すように、実装部11の両側方(図1および図2参照)にスプロ ケットホール1Sを形成する。次に、図6(1)に示すように、実装部11の下の領域の 長尺状基板30をエッチングにより除去する。

最後に、図6(1)に示すスリットラインSLに沿って4本のTAB用テープキャリア 1に分割する。これにより、図1および図2に示したTAB用テープキャリア1が完成す る。

[0041]

(b)サブトラクティブ法を用いた場合

次に、サブトラクティブ法を用いた場合の TAB用テープキャリア1の製造方法につい て説明する。

[0042]

まず、図3(a)~(c)と同様に、長尺状基板30上にベース絶縁層BILおよび金属薄膜31を形成する。

[0043]

次に、図7(a)に示すように、金属薄膜31上に導体層41を形成する。導体層41 としては、例えば、銅を用いることができる。

[0044]

次に、図7(b)に示すように、導体層41上に所定のパターンを有するエッチングレジスト42を形成する。エッチングレジスト42は、例えば、ドライフィルムレジスト等により導体層41上にレジスト膜を形成し、そのレジスト膜を所定のパターンで露光し、その後、現像することにより形成される。

[0045]

次に、図7(c)に示すように、エッチングにより、エッチングレジスト42の下の領 域を除く金属薄膜31および導体層41の領域を除去する。次に、図7(d)に示すよう に、エッチングレジスト42を剥離液により除去する。これにより、金属薄膜31および 導体層41からなる配線パターン12(図1および図2参照)が形成される。 10



(7)

[0046]

その後、図4(h)~図6(l)で説明した工程を経て、TAB用テープキャリア1が 完成する。

【0047】

(4)本実施の形態の効果

本実施の形態においては、配線パターン12および錫めっき層34に加熱処理が施される。それにより、銅および錫からなる混合層35が形成され、ウィスカーの発生を抑制することができる。

[0048]

ソルダーレジストSOLの熱硬化処理の際に混合層35の厚みが増加する。混合層35 10 の厚みの増加量が大きいと、混合層35の厚みのばらつきが大きくなる。

【0049】

また、混合層の厚みが大きくなると、錫めっき層34の厚みが小さくなる。配線パターン12と電子部品との接続性を向上させるためには、錫めっき層34の厚みが必要量確保 されなければならない。

[0050]

本実施の形態では、配線パターン12および錫めっき層34の加熱処理温度を175~ 225 に設定し、加熱処理時間を2~10分に設定する。それにより、ソルダーレジストSOLの熱硬化処理の際に、錫めっき層34の厚みを必要量確保することができるとと もに、混合層35の厚みの増加量を低減することができる。それにより、配線パターン1 2と電子部品との接続性を確保しつつ接続性のばらつきを低減することができる。 【0051】

20

40

なお、本実施の形態においては、ベース絶縁層BILと導体層33との間に金属薄膜3 1を形成しているが、ベース絶縁層BILと導体層33との密着性が十分に確保されてい る場合には、ベース絶縁層BILと導体層33との間に金属薄膜31を形成しなくてもよい。

【実施例】

[0052]

以下の実施例1~4では、上記実施の形態におけるセミアディティブ法を用いてTAB 用テープキャリア1を作製した。以下の比較例1,2では、加熱処理温度および加熱処理 30 時間を除いて、実施例1~4と同様の方法でTAB用テープキャリア1を作製した。 【0053】

(実施例1)

加熱処理温度を175 に設定し、加熱処理時間を2分、5分および10分に設定した

[0054]

(実施例2)

加熱処理温度を185 に設定し、加熱処理時間を2分、5分および10分に設定した

。 【0055】

(実施例3)

加熱処理温度を200 に設定し、加熱処理時間を2分、5分および10分に設定した

[0056]

(実施例4)

加熱処理温度を225 に設定し、加熱処理時間を2分、5分および10分に設定した

【0057】

(比較例1)

加熱処理温度を150 に設定し、加熱処理時間を2分、5分および10分に設定した 50

【0058】

(比較例2)

加熱処理温度を175、185、200 および225 に設定し、加熱処理時間 を15分に設定した。

【0059】

(評価)

実施例1~4および比較例1,2で作製したTAB用テープキャリア1について、加熱処理時に形成される混合層35の厚み、ソルダーレジストSOL形成時の混合層35の厚みの増加量、およびソルダーレジストSOL形成後の混合層35の厚みをそれぞれ調べた。その結果を表1に示す。

[0060]

【表1】

	熱処理	熱処理 時間 [分]	混合層	ソルダーレジスト 形成時の混合層の	ソルダーレジスト 形成後の混合層の
	温度		$[\mu m]$	厚みの増加量	厚み
			_	[ µ m]	[µm]
実施例1		2	0.2	0.03	0.23
	175	5	0.22	0.03	0.25
		10	0.27	0.02	0.29
実施例2		2	0.21	0.03	0.24
	185	5	0.25	0.02	0.27
		10	0.36	0.02	0.38
実施例3	200	2	0.26	0.02	0.28
		5	0.35	0.01	0.36
		10	0.42	0.01	0.43
実施例4	225	2	0.31	0.02	0.33
		5	0.4	0.01	0.41
		10	0.44	0.01	0.45
比較例1	150	2	0.09	0.09	0.18
		5	0.14	0.08	0.22
		10	0.19	0.07	0.26
比較例2	175		0.37	0.02	0.39
	185	1.5 0.	0.47	0.01	0.48
	200		0.51	0.01	0.52
	225		0.54	0.01	0.55

40

30

10

20

【0061】

表1に示すように、実施例1~4では、ソルダーレジストSOL形成時の混合層35の 厚みの増加量が0.01~0.03µmとなった。

【0062】

それに対して、比較例1では、ソルダーレジストSOL形成時の混合層35の厚みの増加量が、0.07~0.09µmとなり、実施例1~4と比べて大きくなった。 【0063】

また、加熱処理温度が175 の場合で、実施例1のように、加熱処理時間が2~10 分のときには、ソルダーレジストSOL形成後の混合層35の厚みが0.23~0.29 50

(8)

μ m と小さくなった。それに対して、比較例 2 のように、加熱処理時間が 1 5 分のときには、ソルダーレジスト S O L 形成後の混合層 3 5 の厚みが 0 . 3 9 μ m と大きくなった。 【 0 0 6 4 】

加熱処理温度が185 の場合で、実施例2のように、加熱処理時間が2~10分のと きには、ソルダーレジストSOL形成後の混合層35の厚みが0.24~0.38µmと 小さくなった。それに対して、比較例2のように、加熱処理時間が15分のときには、ソ ルダーレジストSOL形成後の混合層35の厚みが0.48µmと大きくなった。 【0065】

加熱処理温度が200 の場合で、実施例3のように、加熱処理時間が2~10分のときには、ソルダーレジストSOL形成後の混合層35の厚みが0.28~0.43µmと 10小さくなった。それに対して、比較例2のように、加熱処理時間が15分のときには、ソルダーレジストSOL形成後の混合層35の厚みが0.52µmと大きくなった。 【0066】

加熱処理温度が225 の場合で、実施例4のように、加熱処理時間が2~10分のときには、ソルダーレジストSOL形成後の混合層35の厚みが0.33~0.45µmと小さくなった。それに対して、比較例2のように、加熱処理時間が15分のときには、ソルダーレジストSOL形成後の混合層35の厚みが0.55µmと大きくなった。 【0067】

配線パターン12と電子部品との接続性を向上させるためには、ソルダーレジストSOL形成後の混合層35の厚みが大きくなりすぎず、錫めっき層34の厚みが必要量確保さ 20れなければならない。

【0068】

そこで、実施例1~4と比較例2との比較から、加熱処理時間は、2~10分が好ましいことがわかった。

【 0 0 6 9 】

これらの結果により、加熱処理温度を175~225 とし、加熱処理時間を2~10 分とすることにより、混合層35の厚みの増加量が低減されかつ配線パターン12と電子 部品との接続性を向上させるために必要な錫めっき層34の厚みを確保することができる ことがわかった。

【0070】

(請求項の各構成要素と実施の形態の各部の対応)

上記実施の形態においては、ベース絶縁層BILが絶縁層に相当し、配線パターン12 が導体パターンに相当し、錫めっき層34が錫皮膜に相当し、ソルダーレジストSOLが 被覆層に相当する。

【産業上の利用可能性】

[0071]

本発明は、種々の電気機器または電子機器等に利用することができる。

【図面の簡単な説明】

[0072]

【図1】本実施の形態に係るTAB用テープキャリアの平面図である。

【図2】実装部を示す平面図である。

【 図 3 】セミアディティブ法を用いた場合の T A B 用テープキャリアの製造方法を説明す るための製造工程図である。

【図 4 】セミアディティブ法を用いた場合のTAB用テープキャリアの製造方法を説明す るための製造工程図である。

【図 5】セミアディティブ法を用いた場合のTAB用テープキャリアの製造方法を説明す るための製造工程図である。

【図6】セミアディティブ法を用いた場合のTAB用テープキャリアの製造方法を説明するための製造工程図である。

【図7】サブトラクティブ法を用いた場合のTAB用テープキャリアの製造方法を説明す 50

(9)

るための製造工程図である。 【符号の説明】 [0073] 1 TAB用テープキャリア スプロケットホール 1 S 実装部 1 1 1 2 配線パターン 2 0 アウターリード部 2 1 実装領域 22 インナーリード部 3 0 長尺状基板 3 1 金属薄膜 めっきレジスト 32 33 導体 層 3 4 無電解錫めっき層 35 混合層 4 1 導体層 4 2 エッチングレジスト BIL ベース絶縁層 SL スリットライン SOL ソルダーレジスト

## 20

10

## 【図1】



【図2】







【図5】 12









(1)

31

31 31

【図6】

BIL 30





