



(12)发明专利申请

(10)申请公布号 CN 111540308 A

(43)申请公布日 2020.08.14

(21)申请号 202010404111.4

(22)申请日 2020.05.13

(71)申请人 昆山国显光电有限公司

地址 215300 江苏省昆山市开发区龙腾路1号4幢

(72)发明人 盖翠丽 王玲 米磊 赵利军

(74)专利代理机构 北京同立钧成知识产权代理有限公司 11205

代理人 张娜 刘芳

(51) Int. Cl.

G09G 3/32(2016.01)

G09G 3/3208(2016.01)


权利要求书2页 说明书8页 附图2页

(54)发明名称

像素驱动电路、驱动方法以及显示装置

(57)摘要

本发明提供一种像素驱动电路、驱动方法以及显示装置。该电路包括：至少两个驱动单元，所述至少两个驱动单元的每个驱动单元中均设有发光元件；所述至少两个驱动单元均与电源电压连接，所述至少两个驱动单元中每个驱动单元接入对应的控制信号，所述控制信号的每个显示周期包括N个子场，所述至少两个驱动单元中每个驱动单元用于根据所述控制信号控制所述驱动单元中的发光元件在各个所述子场内的亮暗状态，以使所述像素驱动电路实现目标比特位下各个级别的灰阶显示。解决了现有技术中由于IC读取速度受限，难以实现8比特位灰阶显示的问题。



1. 一种像素驱动电路,其特征在于,包括:至少两个驱动单元,所述至少两个驱动单元的每个驱动单元中均设有发光元件;

所述至少两个驱动单元均与电源电压连接,所述至少两个驱动单元中每个驱动单元接入对应的控制信号,所述控制信号的每个显示周期包括N个子场,所述至少两个驱动单元中每个驱动单元用于根据所述控制信号控制所述驱动单元中的发光元件在各个所述子场内的亮暗状态,以使所述像素驱动电路实现目标比特位下各个级别的灰阶显示,N大于等于2。

2. 根据权利要求1所述的像素驱动电路,其特征在于,所述至少两个驱动单元包括:第一驱动单元和第二驱动单元;

所述第一驱动单元包括:第一开关晶体管、第一驱动晶体管和第一发光元件;所述第二驱动单元包括:第二开关晶体管、第二驱动晶体管和第二发光元件;

所述第一开关晶体管的第一端和控制端接入第一控制信号,所述第一开关晶体管的第二端和所述第一驱动晶体管的控制端连接,所述第一驱动晶体管的第一端和电源正电压连接,所述第一驱动晶体管的第二端和所述第一发光元件的阳极连接,所述第一发光元件的阴极和电源负电压连接;

所述第二开关晶体管的第一端和控制端接入第二控制信号,所述第二开关晶体管的第二端和所述第二驱动晶体管的控制端连接,所述第二驱动晶体管的第一端和电源正电压连接,所述第二驱动晶体管的第二端和所述第二发光元件的阳极连接,所述第二发光元件的阴极和电源负电压连接。

3. 根据权利要求2所述的像素驱动电路,其特征在于,

所述第一控制信号的每个显示周期包括七个子场,所述第一控制信号的每个显示周期所包括的所述七个子场对应的时长按照1:2:4:8:16:32:64分配;

所述第二控制信号的每个显示周期包括七个子场,所述第二控制信号的每个显示周期所包括的所述七个子场对应的时长按照1:2:4:8:16:32:64分配。

4. 根据权利要求2或3所述的像素驱动电路,其特征在于,

所述第一控制信号包括:扫描信号和第一数据信号;所述第二控制信号包括:所述扫描信号和第二数据信号。

5. 根据权利要求4所述的像素驱动电路,其特征在于,所述第一开关晶体管用于根据各个子场内所述扫描信号为导通状态下第一数据信号的写入电压控制各个子场内所述第一发光元件的亮暗状态,所述第二开关晶体管用于根据各个子场内所述扫描信号为导通状态下第二数据信号的写入电压控制各个子场内所述第二发光元件的亮暗状态,以使所述像素驱动电路实现所述目标比特位下各个级别的灰阶显示。

6. 一种像素驱动方法,应用于权利要求1-5任一项所述的像素驱动电路,其特征在于,所述方法包括:

所述至少两个驱动单元中每个驱动单元接收对应的控制信号,所述控制信号的每个显示周期包括N个子场;

所述至少两个驱动单元中每个驱动单元根据所述控制信号控制所述驱动单元中的发光元件在各个所述子场内的亮暗状态,以使所述像素驱动电路实现目标比特位下各个级别的灰阶显示,N大于等于2。

7. 根据权利要求6所述的方法,其特征在于,

所述第一控制信号的每个显示周期包括七个子场,所述第一控制信号的每个显示周期所包括的所述七个子场对应的时长按照1:2:4:8:16:32:64分配;

所述第二控制信号的每个显示周期包括七个子场,所述第二控制信号的每个显示周期所包括的所述七个子场对应的时长按照1:2:4:8:16:32:64分配。

8. 根据权利要求7所述的方法,其特征在于,

所述第一控制信号包括:扫描信号和第一数据信号;所述第二控制信号包括:第二数据信号。

9. 根据权利要求6-8任一项所述的方法,其特征在于,所述至少两个驱动单元中每个驱动单元根据所述控制信号控制所述驱动单元中的发光元件在各个所述子场内的亮暗状态,包括:

所述至少两个驱动单元中第一开关晶体管根据各个子场内所述扫描信号为导通状态下第一数据信号的写入电压控制各个子场内所述第一发光元件的亮暗状态;所述至少两个驱动单元中第二开关晶体管根据各个子场内所述扫描信号为导通状态下第二数据信号的写入电压控制各个子场内所述第二发光元件的亮暗状态,以使所述像素驱动电路实现所述目标比特位下各个级别的灰阶显示。

10. 一种显示装置,其特征在于,包括权利要求1-5任一项所述的像素驱动电路。

像素驱动电路、驱动方法以及显示装置

技术领域

[0001] 本发明涉及LED显示技术领域,尤其涉及一种像素驱动电路、驱动方法以及显示装置。

背景技术

[0002] 有机发光二极管(OLED Lighting Emitting Diode,OLED)显示装置具有自发光、驱动电压低、发光效率高、响应时间短以及使用温度范围宽等诸多优点。被公认为最具有发展潜力的显示装置。OLED按照驱动方式分为被动式有机电激发光二极管(Passive matrix OLED,简称PMOLED)和有源矩阵有机发光二极管(Active Matrix OLED,简称AMOLED)。AMOLED显示装置内具有阵列式排布的多个像素,每一像素通过一像素驱动电路来进行驱动。

[0003] 灰阶代表了由最暗到最亮之间不同亮度的层次级别。为实现8比特位的灰阶显示,现有技术中,在像素驱动电路中设计一发光元件,利用选址周期对一帧图像的显示周期进行分割,通过控制分割得到的每份发光周期的上述发光元件的亮暗状态来实现一帧图像的8比特位下各个级别的灰阶显示。

[0004] 然而,在实际应用中由于选址周期过短,集成电路(Integrated Circuit Chip,简称IC)读取速度受限,难以实现8比特位灰阶显示。

发明内容

[0005] 本发明提供一种像素驱动电路、驱动方法以及显示装置,用于解决现有技术中集成电路(Integrated Circuit Chip,简称IC)读取速度受限,难以实现8比特位灰阶显示的问题。

[0006] 第一方面,本发明提供一种像素驱动电路,包括:至少两个驱动单元,该至少两个驱动单元的每个驱动单元中均设有发光元件;该至少两个驱动单元均与电源电压连接,该至少两个驱动单元中每个驱动单元接入对应的控制信号,该控制信号的每个显示周期包括N个子场,该至少两个驱动单元中每个驱动单元用于根据该控制信号控制该驱动单元中的发光元件在各个该子场内的亮暗状态,以使该像素驱动电路实现目标比特位下各个级别的灰阶显示,N大于等于2。

[0007] 上述像素驱动电路,通过设计至少两个驱动单元,每个驱动单元中均设有发光元件,每个驱动单元可根据该驱动单元所接入的控制信号单独控制该驱动单元中的发光元件的发光时间,控制信号中每个显示周期包括若干个子场,通过控制各个发光元件在各个子场内的亮暗状态便可实现对各个发光元件发光时间的控制,进而实现目标比特位下各个级别的灰阶显示。解决了现有技术中由于IC读取速度受限,难以实现8比特位灰阶显示的问题。

[0008] 可选的,该至少两个驱动单元包括:第一驱动单元和第二驱动单元;该第一驱动单元和该第二驱动单元均与该电源电压连接,该第一驱动单元接入第一控制信号,该第一控

制信号的每个显示周期包括N个子场,该第二驱动单元接入第二控制信号,该第二控制信号的每个显示周期包括N个子场;该第一驱动单元用于根据该第一控制信号控制该第一驱动单元中的发光元件在各个该子场内的亮暗状态,该第二驱动单元用于根据该第二控制信号控制该第二驱动单元中的发光元件在各个该子场内的亮暗状态,以使该像素驱动电路实现该目标比特位下各个级别的灰阶显示。

[0009] 可选的,该第一驱动单元包括:第一开关晶体管、第一驱动晶体管和第一发光元件;该第二驱动单元包括:第二开关晶体管、第二驱动晶体管和第二发光元件;该第一开关晶体管的第一端和控制端接入该第一控制信号,该第一开关晶体管的第二端和该第一驱动晶体管的控制端连接,该第一驱动晶体管的第一端和电源正电压连接,该第一驱动晶体管的第二端和该第一发光元件的阳极连接,该第一发光元件的阴极和电源负电压连接;该第二开关晶体管的第一端和控制端接入该第二控制信号,该第二开关晶体管的第二端和该第二驱动晶体管的控制端连接,该第二驱动晶体管的第一端和电源正电压连接,该第二驱动晶体管的第二端和该第二发光元件的阳极连接,该第二发光元件的阴极和电源负电压连接。

[0010] 上述像素驱动电路,提供了第一驱动单元和第一驱动单元的一种可实现的设计结构,第一驱动单元中设计有第一发光元件,第二驱动单元中设计有第二发光元件,将一帧图像的显示周期分割为七个子场的基础上,通过控制各个发光元件在各个子场的亮暗状态可以实现8比特位下不同级别的灰阶显示。解决了现有技术中由于IC读取速度受限,难以实现8比特位灰阶显示的问题。

[0011] 可选的,该第一控制信号的每个显示周期包括七个子场,该第一控制信号的每个显示周期所包括的该七个子场对应的时长按照1:2:4:8:16:32:64分配;该第二控制信号的每个显示周期包括七个子场,该第二控制信号的每个显示周期所包括的该七个子场对应的时长按照1:2:4:8:16:32:64分配。

[0012] 可选的,该第一控制信号包括:扫描信号和第一数据信号;该第二控制信号包括:该扫描信号和第二数据信号。

[0013] 可选的,该第一开关晶体管用于根据各个子场内该扫描信号为导通状态下第一数据信号的写入电压控制各个子场内该第一发光元件的亮暗状态,该第二开关晶体管用于根据各个子场内该扫描信号为导通状态下第二数据信号的写入电压控制各个子场内该第二发光元件的亮暗状态,以使该像素驱动电路实现该目标比特位下各个级别的灰阶显示。

[0014] 第二方面,本发明提供一种像素驱动方法,应用于上述像素驱动电路,该方法包括:该至少两个驱动单元中每个驱动单元接收对应的控制信号,该控制信号的每个显示周期包括N个子场;该至少两个驱动单元中每个驱动单元根据该控制信号控制该驱动单元中的发光元件在各个该子场内的亮暗状态,以使该像素驱动电路实现目标比特位下各个级别的灰阶显示,N大于等于2。

[0015] 可选的,该第一控制信号的每个显示周期包括七个子场,该第一控制信号的每个显示周期所包括的该七个子场对应的时长按照1:2:4:8:16:32:64分配;该第二控制信号的每个显示周期包括七个子场,该第二控制信号的每个显示周期所包括的该七个子场对应的时长按照1:2:4:8:16:32:64分配。

[0016] 可选的,该第一控制信号包括:扫描信号和第一数据信号;该第二控制信号包括:

该扫描信号和第二数据信号。

[0017] 可选的,该至少两个驱动单元中每个驱动单元根据该控制信号控制该驱动单元中的发光元件在各个该子场内的亮暗状态,包括:该至少两个驱动单元中第一开关晶体管根据各个子场内该扫描信号为导通状态下第一数据信号的写入电压控制各个子场内该第一发光元件的亮暗状态;该至少两个驱动单元中第二开关晶体管根据各个子场内该扫描信号为导通状态下第二数据信号的写入电压控制各个子场内该第二发光元件的亮暗状态,以使该像素驱动电路实现该目标比特位下各个级别的灰阶显示。

[0018] 第三方面,本发明提供一种显示装置,包括上述像素驱动电路,上述像素驱动电路,通过设计至少两个驱动单元,每个驱动单元中均设有发光元件,每个驱动单元可根据该驱动单元所接入的控制信号单独控制该驱动单元中的发光元件的发光时间,控制信号中每个显示周期包括若干个子场,通过控制各个发光元件在各个子场内的亮暗状态便可实现对各个发光元件发光时间的控制,进而实现目标比特位下各个级别的灰阶显示。解决了现有技术中由于IC读取速度受限,难以实现8比特位灰阶显示的问题。

附图说明

[0019] 图1为现有技术提供的显示周期分割示意图;

[0020] 图2为本发明提供的像素驱动电路的实施例一的结构示意图;

[0021] 图3为本发明提供的第一控制信号波形示意图;

[0022] 图4为本发明提供的第二控制信号波形示意图;

[0023] 图5为本发明提供的像素驱动电路的实施例二的结构示意图。

[0024] 附图标记说明:

[0025] 10:第一驱动单元;

[0026] 11:第二驱动单元;

[0027] 101:第一开关晶体管;

[0028] 102:第一驱动晶体管;

[0029] 103:第一发光元件;

[0030] 111:第二开关晶体管;

[0031] 112:第二驱动晶体管;

[0032] 113:第二发光元件;

[0033] 104:第一存储电容;

[0034] 114:第二存储电容。

具体实施方式

[0035] 为使本申请的目的、技术方案和优点更加清楚,下面将结合本申请中的附图,对本申请中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。

[0036] 在本申请中,需要解释的是,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性。此外,“至少一个”是指一个或者多个,“多个”是指两个或两个以

上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“以是一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b，或c中的至少一项(个)，可以表示：单独a，单独b，单独c，a和b的组合，a和c的组合，b和c的组合，或a、b以及c的组合，其中a，b，c可以是单个，也可以是多个。

[0037] 灰阶代表了由最暗到最亮之间不同亮度的层次级别。参见图1所示，为实现8比特位的灰阶显示，现有技术中，利用选址周期 $t_1 \sim t_8$ 对一帧图像的显示周期进行分割，得到T1~T8共八份发光周期，每份发光周期可以有亮暗两种状态，通过设定每份发光周期的亮暗状态可实现一帧图像的8比特位下各个级别的灰阶显示。然而，在实际应用中由于选址周期过短，集成电路(Integrated Circuit Chip, 简称IC)读取速度受限，难以实现8比特位灰阶显示。

[0038] 考虑到现有技术存在的上述技术问题，本发明提供一种像素驱动电路，在该像素驱动电路中设计至少两个驱动单元，每个驱动单元中均设有发光元件，每个驱动单元根据该驱动单元所接入的控制信号单独控制该驱动单元中的发光元件发光，控制信号中每个显示周期包括若干个子场，通过控制各个发光元件在各个子场内的亮暗状态便可实现对各个发光元件发光时间的控制，进而实现目标比特位下各个级别的灰阶显示。解决了现有技术中由于IC读取速度受限，难以实现8比特位灰阶显示的问题。

[0039] 下面通过具体的实施例对本发明提供的像素驱动电路以及对应的驱动方法进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图，对本发明的实施例进行描述。

[0040] 图2为本发明提供的像素驱动电路的实施例一的结构示意图。本实施例提供的像素驱动电路，包括：至少两个驱动单元，该至少两个驱动单元的每个驱动单元中均设有发光元件，至少两个驱动单元均与电源电压连接，至少两个驱动单元中每个驱动单元接入对应的控制信号，该控制信号中每个显示周期包括N个子场，至少两个驱动单元中每个驱动单元用于根据上述控制信号控制该驱动单元中的发光元件在各个所述子场内的亮暗状态，以使像素驱动电路实现目标比特位下各个级别的灰阶显示。

[0041] 需要说明的是，上述驱动单元的个数需大于或者等于2。每个驱动单元中均设计有发光元件，比如LED。每个驱动单元单独控制该驱动单元中的发光元件的发光时间。

[0042] 参见图2所示，下面以至少两个驱动单元包括第一驱动单元10和第二驱动单元11为例对本实施例提供的像素驱动电路的结构以及驱动原理进行介绍：

[0043] 第一驱动单元10和第二驱动单元11均与电源电压连接，图2中电源电压用VDD和VSS表示，第一驱动单元10接入第一控制信号，图2中第一控制信号用Scan和Data1表示，第二驱动单元11接入第二控制信号，图2中第二控制信号用Scan和Data2表示，第一控制信号的每个显示周期包括N个子场，第一驱动单元10用于根据第一控制信号控制第一驱动单元10中的发光元件在各个子场内的亮暗状态；第二控制信号的每个显示周期包括N个子场，第二驱动单元11用于根据第二控制信号控制第二驱动单元11中的发光元件在各个子场内的亮暗状态，以使像素驱动电路实现目标比特位下各个级别的灰阶显示。

[0044] 其中，第一驱动单元10接入的第一控制信号可包括扫描信号和第一数据信号，图2

中扫描信号用Scan表示,第一数据信号用Data1表示,第二驱动单元11接入的第二控制信号可以包括上述扫描信号Scan和第二数据信号,图2中第二数据信号用Data2表示。

[0045] 其中,第一控制信号具有周期性,第一控制信号中的一个周期对应一帧图像的显示周期,参见图3所示,可将第一控制信号的每个显示周期划分为七个子场,分别为子场1-子场7,子场1-子场7对应的时长分别为 $t_1, t_2, t_4, t_8, t_{16}, t_{32}$ 和 t_{64} 。这七个子场对应的时长可按照1:2:4:8:16:32:64分配。和第一控制信号类似,参见图4所示,可将第二控制信号的每个显示周期也分为七个子场,该七个子场对应的时长 $t_1, t_2, t_4, t_8, t_{16}, t_{32}$ 和 t_{64} 同样按照1:2:4:8:16:32:64分配。第一驱动单元10可根据第一数据信号Data1在各个子场内的写入电压来控制第一驱动单元10中的发光元件在各个子场内的亮暗状态;类似的,第二驱动单元11可根据第二数据信号在各个子场内的写入电压来控制第二驱动单元11中的发光元件在各个子场内的亮暗状态。由于在一个像素电路中设计了两个发光元件,该像素驱动电路所能达到的灰阶成倍增加,使得像素驱动电路可以实现8比特位($2^7 \times 2 = 2^8$)下各个级别的灰阶显示。

[0046] 本实施例提供的像素驱动电路,通过设计至少两个驱动单元,每个驱动单元中均设有发光元件,每个驱动单元可根据该驱动单元所接入的控制信号单独控制该驱动单元中的发光元件的发光时间,控制信号中每个显示周期包括若干个子场,通过控制各个发光元件在各个子场内的亮暗状态便可实现对各个发光元件发光时间的控制,进而实现目标比特位下各个级别的灰阶显示。解决了现有技术中由于IC读取速度受限,难以实现8比特位灰阶显示的问题。

[0047] 图5为本发明提供的像素驱动电路的实施例二的结构示意图。本实施例对上述实施例中第一驱动单元10和第二驱动单元11的可能的设计结构进行详细说明。如图5所示,本实施例提供的像素驱动电路中,第一驱动单元10包括:第一开关晶体管101、第一驱动晶体管102和第一发光元件103;第二驱动单元11包括:第二开关晶体管111、第二驱动晶体管112和第二发光元件113。

[0048] 其中,第一开关晶体管101的第一端和控制端接入所述第一控制信号,第一开关晶体管101的第二端和第一驱动晶体管102的控制端连接,第一驱动晶体管102的第一端和电源正电压VDD连接,第一驱动晶体管102的第二端和第一发光元件103的阳极连接,第一发光元件103的阴极和电源负电压VSS连接;第二开关晶体管111的第一端和控制端接入第二控制信号,第二开关晶体管111的第二端和第二驱动晶体管112的控制端连接,第二驱动晶体管112的第一端和电源正电压VDD连接,第二驱动晶体管112的第二端和第二发光元件113的阳极连接,第二发光元件113的阴极和电源负电压VSS连接。

[0049] 可选的,上述第一开关晶体管101、第一驱动晶体管102、第二开关晶体管111以及第二驱动晶体管112的类型均可为P型薄膜晶体管。这种情况下,上述控制端为晶体管的栅极,第一端为晶体管的源极,第二端为晶体管的漏极。那么,参见图2所示,上述各器件之间的连接关系为:第一开关晶体管101的源极接入第一数据信号Data1,第一开关晶体管101的栅极接入扫描信号Scan,第一开关晶体管101的漏极和第一驱动晶体管102的栅极连接,第一驱动晶体管102的源极和电源正电压VDD连接,第一驱动晶体管102的漏极和第一发光元件103的阳极连接,第一发光元件103的阴极和电源负电压VSS连接;第二开关晶体管111的源极接入第二数据信号Data2,第二开关晶体管111的栅极接入扫描信号Scan,第二开关晶

晶体管111的漏极和第二驱动晶体管112的栅极连接,第二驱动晶体管112的源极和电源正电压VDD连接,第二驱动晶体管112的漏极和第二发光元件113的阳极连接,第二发光元件113的阴极和电源负电压VSS连接。

[0050] 可选的,为了保持第一驱动晶体管102栅极电压的稳定,本实施例提供的像素驱动电路还可包括第一存储电容104,同样的,为了保持第二驱动晶体管112栅极电压的稳定,本实施例提供的像素驱动电路还可包括第二存储电容114。

[0051] 其中,第一开关晶体管101可根据各个子场内扫描信号Scan为导通状态下第一数据信号Data1的写入电压控制各个子场内第一发光元件103的亮暗状态,第二开关晶体管111可根据各个子场内扫描信号Scan为导通状态下第二数据信号Data2的写入电压控制各个子场内第二发光元件113的亮暗状态,以使所述像素驱动电路实现所述目标比特位的灰阶显示。

[0052] 具体的,结合图3和图4所示的波形图,扫描信号Scan用于控制第一开关晶体管101和第二开关晶体管111导通或者隔断。在晶体管类型为P型时,扫描信号Scan为低电平时,第一开关晶体管101和第二开关晶体管111导通。

[0053] 针对第一驱动单元10,以图3所示第一控制信号的子场1为例,若当前的灰阶需要第一发光元件103在该子场1内为“亮”态,那么可将第一数据信号Data1在该子场1的写入电压设为低电压,以使第一驱动晶体管102导通,进而使第一发光元件103在电源正电压VDD和电源负电压VSS的驱动下发亮;若当前的灰阶需要第一发光元件103在该子场1内为“暗”态,那么可将第一数据信号Data1在该子场1的写入电压设为高电压,这时第一驱动晶体管102为隔断状态,第一发光元件103无法发亮。由此便可实现子场1内第一发光元件103的亮暗控制。其他子场内第一发光元件103的亮暗控制原理类似,本发明在此不再赘述。

[0054] 同理,针对第二驱动单元11,以图4所示第二控制信号的子场1为例,若当前的灰阶需要第二发光元件113在该子场1内为“亮”态,那么可将第二数据信号Data2在该子场1的写入电压设为低电压,以使第二驱动晶体管112导通,进而使第二发光元件113在电源正电压VDD和电源负电压VSS的驱动下发亮;若当前的灰阶显示需要第二发光元件113在该子场1内为“暗”态,那么可将第二数据信号Data2在该子场1的写入电压设为高电压,这时第二驱动晶体管112为隔断状态,第二发光元件113无法发亮。由此便可实现子场1内第二发光元件113的亮暗控制。其他子场内第二发光元件113的亮暗控制原理类似,本发明在此不再赘述。

[0055] 第一驱动单元10可以通过控制第一发光元件103在各个子场内的亮暗状态来控制第一发光元件103在一帧图像的显示周期内的发光时间,第二驱动单元11可以通过控制第二发光元件113在各个子场内的亮暗状态来控制第二发光元件113在一帧图像的显示周期内的发光时间,通过对第一发光元件103和第二发光元件113发光时间的控制可以实现不同的灰阶显示。

[0056] 一种可能的实现方式中,8比特位下255个级别的灰阶对应的发光时间可以为(第一发光元件103用LED1表示,第二发光元件113用LED2表示):

[0057] G0: 两颗LED都不亮;

[0058] G1: (LED1) t1;

[0059] G2: (LED2) t2;

[0060] G3: (LED1) t1+(LED2) t2;

- [0061] G4: (LED1) t4;
- [0062] G5: (LED2) t4+ (LED1) t1;
- [0063] G6: (LED1) t4+ (LED2) t2;
- [0064] G7: (LED2) t4+ (LED1) t1+t2;
- [0065] G8: (LED1) t8;
- [0066] G9: (LED2) t8+ (LED1) t1;
- [0067] G10: (LED1) t8+ (LED2) t2;
- [0068] ...
- [0069] G16: (LED1) t16;
- [0070] G17: (LED2) t16+ (LED1) t1;
- [0071] G18: (LED1) t16+ (LED2) t2;
- [0072] G32: (LED1) t32;
- [0073] G33: (LED2) t32+ (LED1) t1;
- [0074] G34: (LED1) t32+ (LED2) t2;
- [0075] ...
- [0076] G64: (LED1) t64;
- [0077] G65: (LED2) t64+ (LED1) t1;
- [0078] G66: (LED1) t64+ (LED2) t2;
- [0079] ...
- [0080] G128: (LED1) t64+ (LED2) t64;
- [0081] G129: (LED1) t64+ (LED2) t64+t1;
- [0082] G130: (LED1) t64+t2+ (LED1) t64;
- [0083] ...
- [0084] G254: (LED1) t1+t2+t4+t8+t16+t32+t64+ (LED2) t1+t2+t4+t8+t16+t32+t64.

[0085] 以其中G129为例,当灰阶级别为G129时,可以控制LED1仅在子场7(对应时长为t64)为“亮”态,在子场1-子场6均为“暗”态,同时控制LED2在子场1和子场7为“亮”态,在子场2-子场6均为“暗”态。以G254为例,当灰阶级别为G254时,可控制LED1在所有子场均为“亮”态,同时控制LED2在所有子场均为“亮”态。可见,在像素驱动电路中设计两个发光元件,并将一帧图像的显示周期分割为七个子场的基础上,通过控制各个发光元件在各个子场的亮暗状态可以实现8比特位下不同级别的灰阶显示。

[0086] 本实施例提供的像素驱动电路,提供了第一驱动单元和第一驱动单元的一种可实现的设计结构,第一驱动单元中设计有第一发光元件,第二驱动单元中设计有第二发光元件,将一帧图像的显示周期分割为七个子场的基础上,通过控制各个发光元件在各个子场的亮暗状态可以实现8比特位下不同级别的灰阶显示。解决了现有技术中由于IC读取速度受限,难以实现8比特位灰阶显示的问题。

[0087] 最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术

方案的范围。




图1




图2




图3




图4




图5