(19) 日本国特許庁 (JP)			(12) 特	許	公	報	(B2)		(11)特許番	号	_
									特許	F第4030982 (P40309	'号 82)
(45)発行日	平成20年	≡1 月9日 (2008. 1.9)				(24) 登録日	平	成19年10月26	日 (2007.10.2	26)
(51) Int.C1.			ΓI								
HO1L	21/3065	i (2006.01)	ŀ	101 L	21/3)2	105A				
HO1L	21/28	(2006.01)	ŀ	101 L	21/2	3	L				
HO1L	21/338	(2006.01)	ŀ	101 L	21/2	3	301B				
HOIL	29/778	(2006.01)	ŀ	101 L	29/8)	Н				
HO1L	29/812	(2006.01)	ŀ	101 L	21/9)	С				
							請求項の	数 8	(全 10 頁)	最終頁に紛	ŧζ
(21) 出願番号	1	特願2004-140431	(P2004-1-	40431)	(73) 株	許権 :	者 0001543	325			
(22) 出願日		平成16年5月10日	(2004.5.	10)			ユーディ	ナディ	バイス株式会社	±	
(65)公開番号	;	特開2005-322811	(P2005-3)	22811A)			山梨県中	巨摩郡	阳和町大字約	紙<準 紙<準 酒 前 <td>0</td>	0
(43) 公開日		平成17年11月17日	(2005.1	1.17)			O番地				
審査請求	さ日	平成17年6月30日	(2005.6.)	30)	(74) ∤	、理人	10008748	0			
							弁理士	片山	修平		
					(72) ≩	明者	駒谷 務				
							山梨県中	巨摩郡	阳和町大字約	紙漉阿原1 0	0
							0番地	ユーラ	ディナデバイン	ス株式会社内	
					5	香官	今井 淳	_			
						а <u>д</u> н	771 14				
									ł	最終頁に続く	

(54) 【発明の名称】半導体装置および半導体装置の製造方法

(57)【特許請求の範囲】

【請求項1】

G a N 系半導体 <u>層</u>、S i C またはサファイアからなる被エッチング材料の表面にT i 膜と <u>分散メッキ法によって成膜されるN i 合金膜</u>とを順次成膜して積層膜を形成する第1のス テップと、

前記積層膜にパターニングを施して前記エッチング材料表面の一部領域を暴露する第2 のステップと、

前記暴露された前記被エッチング材料表面にドライエッチングを施す第3のステップと を備えていることを特徴とする半導体装置の製造方法。

【請求項2】

10

20

前記第2のステップにおける前記積層膜のパターニングは、前記被エッチング材料上に所 定のマスクを設け、前記積層膜を形成した後に前記マスクを除去することでなされるリフ トオフエ程であることを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項3】

前記第3のステップにおけるドライエッチングは、反応性イオンエッチング法、電子サイ クロトロン共鳴エッチング法、または誘導結合型プラズマエッチング法の何れかにより実 行されることを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項4】

前記GaN系半導体層は、InGaN、AlGaNもしくはInGaNPであることを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項5】

<u>前記 T i 膜</u>は、真空蒸着法またはスパッタリング法により成膜されることを特徴とする請 求項1に記載の半導体装置の製造方法。

【請求項6】

前記 T i 膜の厚みは10~30 n m であることを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項7】

前記 T i 膜の厚みは概ね 2 0 n m であることを特徴とする請求項 6 に記載の半導体装置の 製造方法。

【請求項8】

10

前記 N i 合金膜は、 N i <u>と</u>、 A g、 S n 、 P 、または B <u>との合金</u>により構成されることを 特徴とする請求項<u>1</u>に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【 0 0 0 1 】

本発明は半導体装置の製造方法に関し、より詳細には、GaN系半導体装置の製造プロ セスで用いられるドライエッチング用マスクの密着性を高めることで高精度のエッチング を可能とする技術に関する。

【背景技術】

【0002】

半導体デバイスの微細化に伴って、高電圧化・高電力密度化が必然的に要求されてきて おり、これに応える材料として窒化ガリウム(GaN)をはじめとする窒化物半導体や炭 化珪素(SiC)、さらにはダイヤモンドといったいわゆるワイドバンドギャップ半導体 に対する期待が高まり、多くの研究がなされてきている。

【 0 0 0 3 】

特に、窒化物半導体材料は光デバイスとしての開発が進められて青色発光ダイオードの 実用化という目覚しい成果として結実した。GaNをはじめとする窒化物半導体(以下、 「GaN系半導体」という)は、広いバンドギャップと直接遷移型という物性的特長に加 え、大きな絶縁破壊電圧と飽和ドリフト速度および良好な熱伝導性とヘテロ接合特性など の特長を兼ね備えており、高出力・高周波電子デバイスとしての開発が進められている。 【0004】

GaN系半導体は大口径のバルク結晶の育成が極めて困難であるために、SiCやサフ ァイヤの基板上にバッファ層を成長させてヘテロエピタキシャル成長することで成膜され る。このようなGaN系半導体の素子化にも、微細加工技術としてのドライエッチング技 術は不可欠な要素技術の一つであり、その手法としては主としてプラズマエッチングが用 いられる。例えば、SiC基板上に成膜したGaN系半導体層を用いて電子デバイスを形 成する際に、SiC基板の裏面からバイアホール(Via hole)を設けて導電をとる場合が あるが、このようなスルーホールを形成するためにはドライエッチングを施すことが必要 となる。従来は、このようなエッチングマスクとして、ステンレスマスクが用いられてい る。

[0005]

図1は、ステンレスマスクを用いてバイアホールを形成するプロセス例の概略を説明す るための図で、この図において、11はその主面にGaN系半導体層が設けられているS iCやサファイヤなどのエッチング材料(基板)、12はバイアホール形成用の開口部1 2 aを有するステンレスマスクである。ステンレスマスク12は基板11の裏面に張り合 わされ(図1(a))、図示しないクランプなどにより固定される(図1(b))。そし て、ステンレスマスクの開口部12aからプラズマを入射させるなどして基板11の一部 をエッチングし、バイアホール13が形成される。

[0006]

また、特許文献1には、セラミックスやプラスチックの基板上に微細パターンを形成す 50

20

30

る際のドライエッチングマスクとして、NiまたはNi-Cr合金のような導電薄膜金属の保護膜を用いたパターニング方法が記載されている。 【特許文献1】特開平8-274448号公報

【発明の開示】

【発明が解決しようとする課題】

【0007】

しかしながら、SiCまたはサファイヤの基板(あるいはGaN系の半導体層そのもの)のドライエッチングにステンレスマスクを用いると、マスクとエッチング<u>材料</u>表面との 密着性が低いために、ドライエッチング中に剥れやクラックが発生してしまうという問題 があった。また、ステンレスマスクの加工精度そのものが低く、微細な回路パターンを形 成するためのエッチングマスクとして用いることができないという問題があった。

【0008】

また、ハロゲンプラズマに対する耐性に優れるNi(またはNi系合金)の単層マスク を用いることとしても、高密度プラズマエッチングの工程中のエッチング表面温度が15 0 以上となるために、エッチング工程中にエッチング材料表面から部分的にNi膜が剥 離したりクラックが発生してエッチング精度が低下してしまうことが判明した。本発明者 は、このような剥離現象がエッチング材料とマスク材であるNiとの大きな熱膨張係数差 に起因することを初めて発見したのである。

【 0 0 0 9 】

すなわち、各エッチング<u>材料</u>はSiCが4.2×10⁻⁶ / 、サファイアが7.5× 20 10⁻⁶ / 、GaNが5.6×10⁻⁶ / 、であり、マスク材のNiは12.8×1 0⁻⁶ / であるが、これらのエッチング<u>材料</u>とNiはその熱膨張係数において大きく異 なるために、高密度プラズマエッチング中に150 以上という温度環境下に置かれると Ni膜の剥離やクラックが生じる結果となる。なおこのような問題は、ダイヤモンド(熱 膨張係数1.0×10⁻⁶ /)や水晶(熱膨張係数0.5×10⁻⁶ /)といった他 の材料においても同様である。

[0011]

このように、従来のドライエッチングマスクを用いたのでは、ドライエッチングプロセ ス中でのマスクの剥離やクラックの発生により所望の形状のスルーホールを形成すること が困難であり、特に、GaN系半導体デバイスに適切な形状のバイアホールを作り込むこ とが困難であった。

30

10

本発明はかかる問題に鑑みてなされたもので、その目的とするところは、ドライエッチング用マスクのエッチング材料表面への密着性を高め、剥離やクラックの発生を抑制し、 これにより高精度のエッチング加工を可能とするGaN系半導体装置の製造方法を提供す ることにある。

【課題を解決するための手段】

[0012]

本発明は、かかる課題を解決するために、請求項1に記載の発明は、半導体装置の製造 方法であって、GaN系半導体層、SiCまたはサファイアからなる被エッチング材料の 40 表面にTi膜と<u>分散メッキ法によって成膜されるNi合金膜</u>とを順次成膜して積層膜を形 成する第1のステップと、前記積層膜にパターニングを施して前記エッチング材料表面の 一部領域を暴露する第2のステップと、前記暴露された前記被エッチング材料表面にドラ イエッチングを施す第3のステップとを備えていることを特徴とする。

[0013]

請求項2に記載の発明は、請求項1に記載の半導体装置の製造方法において、前記第2 のステップにおける前記積層膜のパターニングは、前記被エッチング材料上に所定のマス クを設け、前記積層膜を形成した後に前記マスクを除去することでなされるリフトオフエ 程であることを特徴とする。

[0014]

請求項3に記載の発明は、請求項1に記載の半導体装置の製造方法において、前記第3 のステップにおけるドライエッチングは、反応性イオンエッチング法、電子サイクロトロ ン共鳴エッチング法、または誘導結合型プラズマエッチング法の何れかにより実行される ことを特徴とする。

【0015】

請求項4に記載の発明は、請求項1に記載の半導体装置の製造方法において、前記Ga N系半導体<u>層</u>は、InGaN、AlGaNもしくはInGaNPであることを特徴とする

[0016]

請求項5に記載の発明は、請求項1に記載の半導体装置の製造方法において、<u>前記Ti</u>10 <u>膜</u>は、真空蒸着法またはスパッタリング法により成膜されることを特徴とする。

【0017】

請求項6に記載の発明は、請求項1に記載の半導体装置の製造方法において、前記Ti 膜の厚みは10~30nmであることを特徴とする。

【0018】

請求項7に記載の発明は、請求項6に記載の半導体装置の製造方法において、前記Ti 膜の厚みは概ね20nmであることを特徴とする。

【0021】

請求項<u>8</u>に記載の発明は、請求項9に記載の半導体装置の製造方法において、前記Ni 合金膜は、Ni<u>と</u>、Ag、Sn、P、またはB<u>との合金</u>により構成されることを特徴とす 20 る。

【発明の効果】

[0025]

本発明では、エッチング材料である<u>GaN系半導体層、SiC、またはサファイア</u>上に Ti膜およびNi膜をこの順で積層させて真空蒸着成膜しこの積層膜にフォトリソグラフ 法でパターニングを施してマスクを形成したり、エッチング<u>材料</u>の表面上にNi合金膜を 分散メッキ法により成膜しこのNi合金膜をフォトリソグラフ法でパターニングして形成 することとしたので、Ti膜による歪低減効果と分散メッキNi合金膜による歪低減効果 によってドライエッチング用マスクのエッチング<u>材料</u>表面への密着性が高まり、剥離やク ラックの発生が抑制され、これにより高精度のエッチング加工が可能となる。 【発明を実施するための最良の形態】

30

40

【0026】

以下に図面を用いて、本発明を実施するための最良の形態について説明する。

[0027]

本発明に用いられる第1のドライエッチング用マスクは、エッチング材料である<u>GaN</u> <u>系半導体層、SiC、またはサファイア</u>のエッチングにおいて、それら<u>エッチング材料</u>上 に、Ti膜およびNi膜をこの順で積層させて真空蒸着成膜し、この積層膜にフォトリソ グラフ法でパターニングを施して形成される。例えばSiC基板のエッチングである場合 、SiCの熱膨張係数は4.2×10⁻⁶ / 、Niの熱膨張係数は12.8×10⁻⁶ / で、これらの間には極めて大きな熱膨張係数の差があるが、これらの間に熱膨張係数 が9.0×10⁻⁶ / のTi膜を設けることでドライエッチング中の温度上昇により生 じる熱膨張に伴って発生する歪が緩和され、SiC基板表面へのマスクの密着性を高めて 剥離やクラックの発生が抑制される。

【0028】

ここで、上記 T i 膜はエッチング材料表面とN i 膜との間に設けられた状態でエッチン グプロセス中に投入されるため、厚すぎる場合には T i 膜の側面からのエッチングが進行 してエッチング形状が悪くなってしまう。逆に、薄すぎると熱膨張係数の差に起因する歪 低減効果が弱くなる。したがって、上記 T i 膜の膜厚は好ましくは10~30 nm、より 好ましくは20 nm程度とされる。

【0029】

10

50

本発明に用いられる第2のドライエッチング用マスクは、エッチング材料の表面上にT i 膜、その上にNi合金膜を分散メッキ法により成膜し、このNi合金膜をフォトリソグ ラフ法でパターニングして形成される。なお、これとは逆に、予めパターニングされたフ ォトレジストで被覆されているエッチング材料の表面に分散メッキNi膜を成膜してレジ ストマスク開口領域にマスク形成するようにしてもよい。

 $\begin{bmatrix} 0 & 0 & 3 & 0 \end{bmatrix}$

ここで、Ni合金とはNiとAg、Sn、P、またはBとの合金であり、分散メッキ法 とは個々の金属をばらばらに分散させてエッチング材料表面上に析出させるメッキ法であ る。なお、この分散メッキは、化学的な還元によってエッチング材料表面上に均一な厚さ の金属を析出させる無電解メッキ、または電解溶液中でエッチング材料を陰極として通電 しその表面にメッキ金属を析出させる電解メッキの何れの方法であってもよい。 【0031】

従来例のようにNi合金を単純メッキした場合の合金膜の熱膨張係数が12.8×10 ⁶ / 程度であるのに対して、本発明のように分散メッキして得られるNi合金膜の熱 膨張係数は9~10×10⁶ / 程度にまで低減される。したがって、マスクとエッチ ング材料との熱膨張係数差が30~40%程度も低減されてマスク材の剥れやクラックの 発生が抑制されることとなる。なお、このNi合金中でのAgおよびSnの含有量は組成 比で10~20%、PおよびBの含有量は組成比で8~10%であることが好ましい。 【0032】

なお、本発明の第1のドライエッチング用マスクのNi膜の替わりに、上述の分散メッ 20 キNi合金膜を用いることもできる。このような積層膜とすれば、Ti膜による歪低減効 果にその上に設けられる分散メッキNi合金膜による歪低減効果が相乗されて、剥離など がよりし難いマスクを得ることができる。

【 0 0 3 3 】

ー般的なプラズマエッチング条件では、エッチング材料温度は150 以上にまで上昇 するが、第1および第2のマスクでは、200 までの温度領域で剥離およびクラックの 抑制効果が認められ、さらに第1のNi/Ti積層膜マスクのNi層に分散メッキNi合 金層を用いたマスクの剥離・クラック抑制効果は300 までの温度領域で得られる。 【0034】

なお、本発明のマスクによる剥離・クラック抑制効果は、Ni含有金属膜のNi膜また 30 は分散メッキNi合金膜の膜厚が10µm以下のものについて確認済みである。

【 0 0 3 5 】

以下に、実施例により本発明をより詳細に説明する。

【実施例1】

[0036]

本実施例は、第1のドライエッチング用マスクを用いてバイアホールを形成した例である。

[0037]

図2は、本実施例のプロセスを説明するための図で、先ず、GaN系半導体層(例えば、InGaN、AlGaN、InGaNPなど)、SiCやサファイヤなどのエッチング 40 材料21の表面に20nmの膜厚のTi膜22を成膜し(図2(a))、この上にパター ニングされたフォトレジストマスク23を形成する(図2(b))。フォトレジストマス ク23の開口領域に4µmの厚みのNi膜24を形成し(図2(c))、その後フォトレ ジストマスク23を除去する(図2(d))。なお、Ti膜22およびNi膜24は、真 空蒸着法やスパッタリング法により成膜される。

【0038】

フォトレジストマスク23が除去された後はNi膜24のマスクが形成された状態とな るから、このマスクを用いて開口部のTi膜22を低エネルギで軽くドライエッチングし てエッチング材料(基板)21の裏面を暴露する(図2(e))。 【0039】

最後に、Ni/Ti積層膜のマスク開口部からプラズマを入射させて基板21にバイア ホール25をドライエッチングにより形成する。このドライエッチングは、Arガスなど を用いて、例えば反応性イオンエッチング(RIE)、電子サイクロトロン共鳴(ECR)エッチング、または誘導結合型プラズマ(ICP)エッチングなどのプラズマエッチン グ装置により実行される。ここで、エッチングガスは、エッチングされる基板材料に応じ て選択される。なお、ICPエッチング装置を用いることとすれば、大型マルチターン誘 導結合コイルにより大電力のプラズマ励起が可能となり、高密度プラズマによってドライ エッチングがなされる。

[0040]

図3は、上記のICPドライエッチングによりバイアホールを形成してソース電極を設 10 けたGaN系HEMTの利得(縦軸)の周波数(横軸)依存性を説明するための図で、比 較のためにバイアホールを備えないHEMTの周波数依存性を同時に示している。なお、 これらのHEMTはSiC基板上に設けられたGaN層に作製されたものである。この図 に示すように、バイアホールにソース電極を設けて接地したGaN系HEMTでは、Xバ ンド領域で2dB以上、Kuバンド領域で3dB以上の高い利得が得られ、デバイス特性 が大幅に改善されている。

[0041]

本実施例において、バイアホール25の深さを150µmとし、種々の基板(SiC、 サファイヤ、水晶)およびGaN系半導体の厚膜層(InGaNおよびA1GaN)につ いて実験を行った結果、何れのエッチング材料に対してもNiの選択比が30以上でアス ペクト比が5のビアホール形成が可能なことが確認された。

20

【実施例2】 [0042]

本実施例も第1のドライエッチング用マスクを用いてバイアホールを形成した例である が、Ni/Ti積層マスクの形成プロセスが実施例1とは異なっている。 [0043]

図4は、本実施例のプロセスを説明するための図で、先ず、GaN系半導体層(例えば 、InGaN、A1GaN、InGaNPなど)、SiCやサファイヤなどのエッチング 材料41の表面上にパターニングされたフォトレジストマスク43を形成し(図4(a))、さらに20nmのTi膜42と4µmのNi膜44とを順次積層させる(図4(b))

30

り成膜される。 [0044]

Ni/Ti積層膜の形成後にフォトレジストマスク43を除去し(図4(c))、この N i / T i 積層膜のマスク開口部からプラズマを入射させてエッチング材料(基板) 4 1 にバイアホール45をドライエッチングにより形成する(図4(d))。このドライエッ チングも、RIE、ECRエッチング、またはICPエッチングなどのプラズマエッチン グ装置により実行される。

)。なお、これらのTi膜42およびNi膜44は、真空蒸着法やスパッタリング法によ

[0045]

このようにしてバイアホールを形成したGaN系HEMTも、図3に示したものと同様 40 の高い利得を示す。また、本実施例において、バイアホール45の深さを150µmとし 、種々の基板(SiC、サファイヤ、水晶)およびGaN系半導体の厚膜層(InGaN およびA1GaN)について実験を行った結果も実施例1と同様であり、何れのエッチン グ材料に対してもNiの選択比が30以上でアスペクト比が5のビアホール形成が可能な ことが確認された。

【実施例3】

[0046]

本実施例は、第2のドライエッチング用マスクを用いてバイアホールを形成した例であ る。

[0047]

図5は、本実施例のプロセスを説明するための図で、先ず、GaN系半導体層(例えば、InGaN、AlGaN、InGaNPなど)、SiCやサファイヤなどのエッチング 材料51の表面上にパターニングされたフォトレジストマスク53を形成し(図5(a))、さらに5µmのNi合金膜54を分散メッキ法により形成する(図5(b))。 【0048】

N i 合金膜の形成後にフォトレジストマスク53を除去し(図5(c))、このN i 合金膜のマスク開口部からプラズマを入射させてエッチング材料(基板)51にバイアホール55をドライエッチングにより形成する(図5(d))。このドライエッチングも、R IE、ECRエッチング、またはICPエッチングなどのプラズマエッチング装置により 実行される。

【0049】

このようにしてバイアホールを形成したGaN系HEMTも、図3に示したものと同様 の高い利得を示す。また、本実施例において、バイアホール55の深さを150µmとし 、種々の基板(SiC、サファイヤ、水晶)およびGaN系半導体の厚膜層(InGaN およびA1GaN)について実験を行った結果も実施例1と同様であり、何れのエッチン グ材料に対してもNiの選択比が30以上でアスペクト比が5のビアホール形成が可能な ことが確認された。

【実施例4】

[0050]

本実施例は、第1のドライエッチング用マスクのNi膜に実施例3で説明したNi合金 20 膜を用いてマスクとする例である。

【0051】

本実施例のプロセスは図4と同様であるのでこの図を用いて説明する。先ず、GaN系 半導体層(例えば、InGaN、AlGaN、InGaNPなど)、SiCやサファイヤ などのエッチング材料41の表面上にパターニングされたフォトレジストマスク43を形 成し(図4(a))、さらに20nmのTi膜42と4µmのNi合金膜44とを順次積 層させる(図4(b))。ここで、本実施例のNi合金膜44は分散メッキ法により形成 され、その膜厚が4µmであり、Niの母層中にAgが介在物として分散して存在するA g-Ni合金である。

【0052】

N i 合金膜44の分散メッキ形成後にフォトレジストマスク43を除去し(図4(c))、Ni合金膜44のマスク開口部からプラズマを入射させて基板41にバイアホール45をドライエッチングにより形成する(図4(d))。このドライエッチングも、RIE、ECRエッチング、またはICPエッチングなどのプラズマエッチング装置により実行される。

[0053]

このようにしてバイアホールを形成したGaN系HEMTも、図3に示したものと同様 の高い利得を示す。また、本実施例において、バイアホール45の深さを150µmとし 、種々の基板(SiC、サファイヤ、水晶)およびGaN系半導体の厚膜層(InGaN およびA1GaN)について実験を行った結果も実施例1と同様であり、何れのエッチン グ材料に対してもNiの選択比が30以上でアスペクト比が5のビアホール形成が可能な ことが確認された。

[0054]

なお、これまでの実施例において説明したエッチングマスクの作製手順(成膜とパター ニングの順序)は例示に過ぎず、適宜変更可能であることはいうまでもない。

【産業上の利用可能性】

[0055]

本発明によれば、GaN、SiC、サファイヤ、水晶などのエッチング<u>材料</u>表面への密 着性が高いドライエッチング用マスクの提供、および高い加工精度で製造されたGaN系 半導体の提供が可能となる。 10

50

【図面の簡単な説明】 [0056] 【図1】ステンレスマスクを用いてバイアホールを形成するプロセスの概略を説明するた めの図である。 【図2】実施例1のプロセスを説明するための図である。 【図3】実施例1の方法でバイアホールを形成したGaN系HEMTの利得の周波数依存 性を説明するための図である。 【図4】実施例2および実施例4のプロセスを説明するための図である。 【図5】実施例3のプロセスを説明するための図である。 【符号の説明】 【0057】 11、21、41、51 エッチング材料 12 ステンレスマスク 22、42 T i 膜 23、43、53 フォトレジストマスク 24、44 Ni膜 25、45、55 バイアホール

54 N i 合金膜

















10









【図5】



- (51) Int.CI. FI H01L 21/768 (2006.01)
- (56)参考文献 特開平10-247640(JP,A) 特開平11-293480(JP,A) 特開2001-085397(JP,A)

(58)調査した分野(Int.Cl., DB名)

H 0 1 L 2 1 / 3 0 6 5 H 0 1 L 2 1 / 2 8 H 0 1 L 2 1 / 3 3 8 H 0 1 L 2 1 / 7 6 8