(12) 公開特許公報(A)

(11)特許出願公開番号

特開2009-252889

(P2009-252889A)

(43) 公開日 平成21年10月29日 (2009. 10. 29)

(51) Int.Cl. HO1L HO1L HO1L HO1L HO1L	27/06 21/822 27/04 29/861 21/331	FI (2006.01) F (2006.01) F (2006.01) F (2006.01) F (2006.01) F (2006.01) F	HO1L HO1L HO1L HO1L HO1L HO1L 奎請求 未	27/06 27/04 29/91 29/91 29/72 請求	10 清 求項の	1 P H K C P 数 6	ΟL	テー 5F(5F(5F((全 1)	ァコー) 003 038 082 	、(参考 最終]	割
(21) 出願番号 (22) 出願日		特願2008-97152(P2008-97 平成20年4月3日(2008.4.3)	152))	 (71) 出) (74) 代3 (72) 発5 (72) 発5 F ター. 	願人 3(N和11) 願人 11 ()))))))))))))	020629: 1 年前 1 日前 1	31 シレ崎 28 速 川エレ 崎 ル 58 11 11 11 11 11 11 11 11 11 1	ロ 中 進 中 ト 中 ロ 原 ン の の の の の の の の の の の の の の の の の の	ス下 下ク 下ク BD01 株沼 沼ス 沼スB001 BH05 最	会175 1式1式BB90 BH06 に	3番地 3番地 3番地 BC01 BJ90 BH13 続く

(54) 【発明の名称】サージ保護素子

(19) 日本国特許庁(JP)

(57)【要約】

【課題】周辺温度や使用環境に依らずに安定したブレー クダウン電圧を与え得るサージ保護素子を提供する。 【解決手段】サージ保護素子10は、第1の導電型の不 純物を含むベース領域21と、第2の導電型の不純物を 含む第1半導体領域23と、第2の導電型と同じ導電型 の不純物を含む第2半導体領域24と、この第2半導体 領域24よりも低い不純物濃度を有する高抵抗領域22 とを有する。第1半導体領域23はベース領域21の上 面側で接合され、第2半導体領域24はベース領域21 の下面側で接合されている。高抵抗領域22は、ベース 領域21および第2半導体領域24の双方に電気的に接 続されている。

【選択図】図1



【特許請求の範囲】

【請求項1】

第1の導電型の不純物を含むベース領域と、

前記ベース領域と上面側で接合され、かつ前記第1の導電型とは異なる第2の導電型の 不純物を含む第1半導体領域と、

前記ベース領域と下面側で接合され、かつ前記第2の導電型と同じ導電型の不純物を含む第2半導体領域と、

前記ベース領域および前記第2半導体領域の双方に電気的に接続され、前記第2の導電型と同じ導電型の不純物を含み、かつ前記第2半導体領域よりも低い不純物濃度を有する 高抵抗領域と、

前記第1半導体領域と電気的に接続された第1電極端子と、

前記第2半導体領域と電気的に接続された第2電極端子と、

を有することを特徴とするサージ保護素子。

【請求項2】

請求項1記載のサージ保護素子であって、前記高抵抗領域は、前記ベース領域、前記第2半導体領域および前記第1半導体領域のいずれにも電気的に接続されていることを特徴とするサージ保護素子。

【請求項3】

請求項1または2記載のサージ保護素子であって、前記第1半導体領域、前記ベース領 域および前記第2半導体領域は、直列接続されることによるバイポーラトランジスタ構造 ²⁰ を有することを特徴とするサージ保護素子。

【請求項4】

請求項3記載のサージ保護素子であって、

前記第1半導体領域、前記ベース領域および前記第2半導体領域は、半導体基板内に当該半導体基板の深さ方向に沿って順次形成されており、

前記第1半導体領域は、前記半導体基板の一方の主面近傍において前記ベース領域の一部に囲まれるように形成されており、

前記ベース領域の当該一部は、前記半導体基板の当該一方の主面近傍において前記第2 半導体領域の一部に囲まれるように形成されており、

前記高抵抗領域は、前記半導体基板の当該一方の主面近傍において、前記ベース領域の ³⁰ 当該一部に接合され、かつ前記第1半導体領域と前記第2半導体領域との間に形成されて いることを特徴とするサージ保護素子。

【請求項5】

請 求 項 3 記 載 の サ ー ジ 保 護 素 子 で あ っ て 、

前記第2電極端子と前記第2半導体領域との間に介在し、かつ前記第2の導電型と同じ 導電型の不純物を含む半導体基板をさらに有し、

前記第2半導体領域は、前記半導体基板上にエピタキシャル成長されたエピタキシャル 層内に形成されていることを特徴とするサージ保護素子。

【請求項6】

請 求 項 5 記 載 の サ ー ジ 保 護 素 子 で あ っ て 、

前記第1半導体領域、前記ベース領域および前記第2半導体領域は、前記エピタキシャル層のに当該エピタキシャル層の深さ方向に沿って順次形成されており、

前記第1半導体領域は、前記エピタキシャル層の一方の主面近傍において前記ベース領 域の一部に囲まれるように形成されており、

前記ベース領域の当該一部は、前記エピタキシャル層の当該一方の主面近傍において前記第2半導体領域の一部に囲まれるように形成されており、

前記高抵抗領域は、前記エピタキシャル層の当該一方の主面近傍において前記ベース領 域の当該一部に接合され、かつ前記第1半導体領域と前記第2半導体領域との間に形成さ れていることを特徴とするサージ保護素子。

【発明の詳細な説明】

40

10

30

【技術分野】

 $\begin{bmatrix} 0 & 0 & 0 & 1 \end{bmatrix}$

本発明は、サージ電圧または異常電圧から電気回路を保護するサージ保護素子に関する

【背景技術】

[0002]

サージ電圧(回路の耐圧レベルを超えた過電圧)や異常電圧(回路の正常動作に支障を 生じさせるノイズ)から電気回路を保護するために、従来から、バリスタや定電圧ダイオ ード(ツェナーダイオード)などのサージ保護素子が使用されている。特に、近年の半導 体装置の高集積化あるいは高密度実装により、半導体装置はサージ電圧や異常電圧の影響 を受けやすい。一般にサージ保護素子は、通常電圧が電気回路に入力されるときは電気的 に絶縁状態にあり、過電圧が電気回路に入力されると当該過電圧による発生電流を吸収す るという特性を持つ。この種のサージ保護素子に関する先行技術文献としては、たとえば 、特許文献1(特開2003-110119号公報)、特許文献2(特開2003-11 0120号公報)および特許文献3(特開2006-269790号公報)が挙げられる

【 特 許 文 献 1 】 特 開 2 0 0 3 - 1 1 0 1 1 9 号 公 報 【 特 許 文 献 2 】 特 開 2 0 0 3 - 1 1 0 1 2 0 号 公 報 【 特 許 文 献 3 】 特 開 2 0 0 6 - 2 6 9 7 9 0 号 公 報

【特許文献 4 】米国特許出願公開第 2 0 0 3 / 0 7 1 6 7 6 号明細書(特許文献 1 , 2 の ²⁰ 対応米国特許出願公開公報)

【発明の開示】

【発明が解決しようとする課題】

[0003]

特許文献1に開示されるサージ保護素子は、npn型バイポーラトランジスタ構造を有しており、当該バイポーラトランジスタ構造のベース領域が電気的にフローティング状態(浮遊状態)にある。それ故、サージ保護素子のブレークダウン電圧(降伏電圧)が、周辺温度や使用環境(たとえば、近くにノイズ発生源がある環境)によって変動し得、これにより、ベース領域の電位が変動して予期せぬタイミングでサージ保護素子が誤動作するおそれがある。また、一般に、サージ保護素子は、保護膜をなす樹脂で封止されている。しかしながら、樹脂で封止されたサージ保護素子の表面に残留応力が発生し、この残留応力によりストレスを受けてサージ保護素子のブレークダウン電圧が変動することがある。 さらに、樹脂中の可動イオンの付着や、温度、湿度、金属汚染、衝撃および振動などの外的要因によりサージ保護素子のブレークダウン電圧の変動が起こり得る。

[0004]

上記に鑑みて、本発明は、周辺温度や使用環境に依らずに安定したブレークダウン電圧 を与え得るサージ保護素子を提供するものである。

【課題を解決するための手段】

【 0 0 0 5 】

本発明によれば、第1の導電型の不純物を含むベース領域と、前記ベース領域の上面側 で接合され、かつ前記第1の導電型とは異なる第2の導電型の不純物を含む第1半導体領 域と、前記ベース領域の下面側で接合され、かつ前記第2の導電型と同じ導電型の不純物 を含む第2半導体領域と、前記ベース領域および前記第2半導体領域の双方に電気的に接 続され、前記第2の導電型と同じ導電型の不純物を含み、かつ前記第2半導体領域よりも 低い不純物濃度を有する高抵抗領域と、前記第1半導体領域と電気的に接続された第1電 極端子と、前記第2半導体領域と電気的に接続された第2電極端子と、からなるサージ保 護素子が提供される。

【発明の効果】

[0006]

前述の通り、本発明によるサージ保護素子は、第1半導体領域およびベース領域からな ⁵⁰

(3)

10

20

30

40

る p n 接合型(または n p 接合型)ダイオード素子と、第2半導体領域およびベース領域 からなる p n 接合型(または n p 接合型)ダイオード素子とを有している。また、ベース 領域と第2半導体領域とを電気的に接続する高抵抗領域が形成されている。この高抵抗領 域に微少電流が流れることによりベース領域の電位の変動が抑制され、ブレークダウン電 圧の安定化が可能になる。

【発明を実施するための最良の形態】

以下、本発明の種々の実施の形態について図面を参照しつつ説明する。なお、すべての 図面において同一符号を付された構成要素は同一構成および同一機能を有するので、その 詳細な説明は重複しないように適宜省略される。

[0008]

(第1の実施の形態)

図1は、本発明の第1の実施の形態によるサージ保護素子10の断面構造を概略的に示 す図である。図1に例示されるように、本発明によるサージ保護素子10は、第1の導電 型(p型)の不純物を含むベース領域(p型拡散領域)21と、前記第1の導電型とは異 なる第2の導電型(n⁺型)の不純物を含む第1半導体領域(n⁺型拡散領域)23と、 第2の導電型と同じ導電型(n型)の不純物を含む第2半導体領域(n型拡散領域)24 と、前記第2の導電型と同じ導電型(n⁻型)の不純物を含む高抵抗領域22とを有する 。ベース領域21は、その上面側で第1半導体領域23と接合され、その下面側で第2半 導体領域24と接合されている。

[0009]

高抵抗領域22は、ベース領域21、第1半導体領域23および第2半導体領域24の いずれとも電気的に接続され、第2の導電型(n⁺型)と同じ導電型の不純物を含み、か つ第2半導体領域24よりも低い不純物濃度を有している。サージ保護素子10は、第1 半導体領域23と電気的に接続された第1電極端子12と、第2半導体領域24と電気的 に接続された第2電極端子13とを有する。

[0010]

シリコン基板20の中には、n⁺型拡散領域23、ベース領域21およびn型拡散領域 24が当該シリコン基板20の深さ方向に沿って順次形成されている。ベース領域21は 、n型拡散領域24に囲まれており、n⁺型拡散領域23は、n型拡散領域24と分離さ れるようにこのベース領域21に囲まれている。ベース領域21の上面視形状は、たとえ ば、中空四角形状、中空多角形状あるいは環状であればよい。n⁺型拡散領域23の上面 視形状は、たとえば、四角形状、多角形状あるいは円形状であればよい。

[0011]

サージ保護素子10の特性を安定化させる観点からは、ベース領域21の厚み(すなわち、n型拡散領域24とn⁺型拡散領域23との間の距離)は、全体的に均一であることが望ましい。

[0012]

また、高抵抗領域22は、ベース領域21、n⁺型拡散領域23およびn型拡散領域2 4のいずれの領域とも電気的に接続されるように形成されているが、これに限るものでは ない。後述するように、高抵抗領域22が、n⁺型拡散領域23に接続されずに、ベース 領域21とn型拡散領域24との双方にのみ接続される形態もあり得る。n⁻型高抵抗領 域22は、ベース領域21の上部と接合し、かつ、絶縁膜11とn型拡散領域24とn⁺ 型拡散領域23とで挟まれた領域に形成されている。このベース領域21の上面視形状は 、たとえば、中空四角形状、中空多角形状あるいは環状であればよい。n⁺型拡散領域2 3は、第1電極端子(第1カソード電極)12を介して第1外部端子K1に接続され、第 2半導体領域24は、第2電極端子(第2カソード電極)13を介して第2外部端子K2 に接続されている。

[0013]

n ⁺ 型 拡散 領 域 2 3 、 ベース 領 域 2 1 および n 型 拡散 領 域 2 4 は 直 列 的 に 接 続 さ れ て お 50

り、これにより n p n 型バイポーラトランジスタ構造を構成する。図2は、図1のサージ 保護素子10の等価回路を示す図である。この等価回路は、2個のダイオード素子D1, D2と、2個の抵抗素子R1,R2と、寄生ダイオードD3とを含む。一方のダイオード 素子D1は、p型拡散領域21とn⁺型拡散領域23とのpn接合により形成されるもの であり、他方のダイオード素子D2は、p型拡散領域21とn型拡散領域24とのpn接 合により形成されるものである。よって、これらダイオード素子D1,D2により、いわ ゆる双方向性ダイオードが構成される。また、p型拡散領域21と高抵抗領域22とのp n接合により寄生ダイオードD3が形成される。図2に示されるように、この寄生ダイオ ードD3のアノードは、ダイオード素子D1のアノードとダイオード素子D2のアノード とに接続されている。

【0014】

図2の等価回路に示されるように、ダイオード素子D1のカソードと寄生ダイオードD 3のカソードとの間には抵抗素子R1が形成されている。ダイオード素子D2のカソード と寄生ダイオードD3のカソードとの間にも抵抗素子R2が形成されている。抵抗素子R 1は、高抵抗領域22のうちp型拡散領域21とn⁺型拡散領域23とを電気的に接続す る部分に相当する。抵抗素子R2は、高抵抗領域22のうちp型拡散領域21とn型拡散 領域24とを電気的に接続する部分に相当する。そして、ダイオード素子D1,D2間の 電位がベース領域21の電位V_Bに相当する。

【0015】

上記高抵抗領域22には微少電流を流すことができるので、ベース領域21の電位V_Bの変動を抑制することが可能となる。図3は、第2外部端子K2に一定の基準電位(接地電位)を印加し、第1外部端子K1に正電圧を印加した場合の、双方向性ダイオードの電流・電圧特性(I-V特性)の一部を概略的に示すグラフである。第1外部端子K1にブレークダウン電圧V_Bを超える過電圧が印加されたとき、ダイオード素子D1がブレークダウン(降伏)する。これにより、サージ保護素子10が動作して第1外部端子K1と第2外部端子K2間に急激に大きな電流が流れる。グラフ中の実線で示されるようにブレークダウン電圧V_Bは、周辺環境に関わらず、略一定に維持されて安定となる。仮に、高抵抗領域22が形成されていないとすれば、図3の破線で示されるようにブレークダウン電圧V_Bは変動するので、予期せぬタイミングでサージ保護素子10が誤動作するおそれがある。

【0016】

上記 n ⁺型拡散領域23、ベース領域21および n 型拡散領域24は、同一のシリコン 基板20内に当該シリコン基板20の深さ方向に沿って順次形成されている。 p 型拡散領 域21は、たとえばイオン注入により、 n 型不純物を含むシリコン基板20にボロンなど のp型不純物をマスクを用いて選択的に導入して形成される。 p 型拡散領域21をイオン 注入により形成する場合は、たとえば、50KeV程度のビームエネルギーおよび約1× 10¹³~1×10¹⁴個/cm²のドーズ量でボロンをイオン注入すればよい。このよ うに p 型拡散領域が形成されたシリコン基板20の比較的浅い領域に、たとえば拡散法に より、1000 程度の温度条件で、リンやヒ素などの n 型不純物を選択的に導入するこ とによって高濃度の n ⁺型拡散領域23が形成される。この結果、シリコン基板20の一 方の主面近傍において、 p 型拡散領域21は n 型拡散領域24に囲まれるように分布し、 かつ、 n ⁺型拡散領域23は p 型拡散領域21に囲まれるように分布する。 【0017】

高抵抗領域22は、たとえばイオン注入によりリンなどのn型不純物を全面にあるいは マスクを用いて選択的にシリコン基板20に導入することにより、p型ベース領域21の 外側部分(リング部分)の上方表面付近に形成される。1M ~数M 程度の高抵抗領域 22が形成されればよい。高抵抗領域22をイオン注入により形成する場合は、たとえば 、50KeV程度のビームエネルギーおよび約1×10¹³個/cm²のドーズ量でリン をイオン注入すればよい。ベース電位V_Bを安定化させる観点からは、n⁻型高抵抗領域 22の不純物濃度は、n⁺型拡散領域23およびn型拡散領域24のそれよりも十分に低 10

20

いことが好ましい。たとえば、n⁺型拡散領域23の不純物濃度が1×10¹⁷ cm⁻³ ~1×10²⁰ cm⁻³の範囲内にあり、p型ベース領域21の不純物濃度が1×10¹ ⁴ cm⁻³~1×10¹⁵ cm⁻³の範囲内にあるとき、n⁻型高抵抗領域22の不純物 濃度は、1×10¹² cm⁻³~1×10¹⁴ cm⁻³の範囲内にあることが望ましい。 【0018】

高抵抗領域22の上にはシリコン酸化膜などの絶縁膜11がパターニング形成されている。絶縁膜11は、n⁺型拡散領域23をシリコン基板20の表面で露出させる開口部を有している。この開口部において、アルミニウムなどの金属からなる第1カソード電極1 2がn⁺型拡散領域23に電気的に接触するように設けられている。一方、シリコン基板 20の裏面側では、金属からなる第2カソード電極13がn型拡散領域24に電気的に接触するように設けられている。

【0019】

上記第1の実施の形態であるサージ保護素子10が奏する効果を以下に説明する。 【0020】

サージ保護素子10は、保護膜を構成する樹脂(図示せず)により封止されている。この樹脂の中に金属などの可動イオンが含まれていたり、外部から可動イオンが侵入したりすると、当該可動イオンが移動してベース領域21に達することがある。たとえば、第1外部端子K1と第2外部端子K2との間に印加された電圧に応じて、可動イオンは絶縁膜11とシリコン基板20との間の界面に沿って移動したり、n⁺型拡散領域23に侵入したりしてベース領域21に達し、ベース領域21の電位を不安定にすると考えられる。仮に、ベース領域21が電気的にフローティング状態にあれば、サージ保護素子を封止する樹脂の残留応力や、温度や湿度や衝撃などの外的要因に応じて、ベース領域21の電位が不安定になることが起こり得る。ベース領域21の電位変動は、図3の点線で示したようにブレークダウン電圧V_{Bの}の変動を招きやすい。

一方、本実施形態のサージ保護素子10では、高抵抗領域22が、n⁺型拡散領域23 とn型拡散領域24との間の電流経路(図2の抵抗素子R1および抵抗素子R2)を形成 している。また、ベース領域21と高抵抗領域22との間にはpn接合が存在し、寄生ダ イオードD3を構成している。すなわち、この寄生ダイオードD3は、低濃度(たとえば 、1×10¹⁴~1×10¹⁵ cm⁻³)のベース領域21と低濃度(たとえば、1×1 0¹²~1×10¹⁴ cm⁻³)のn⁻型高抵抗領域22との間に形成されたダイオード であるため、寄生ダイオードD3の順方向降下電圧(Vf)は、ダイオード素子D2の順 方向降下電圧(Vf)よりも小さく、これにより、寄生ダイオードD3にはリーク電流(微少電流)が流れやすい。したがって、サージ保護素子10では、高抵抗領域22にリー ク電流が流れることによりベース領域21の電位変動が抑制される。それ故、ダイオード 素子D1,D2からなる双方向性ダイオードのブレークダウン電圧V_{B0}が安定化するの で、サージ保護素子10の誤動作防止が可能となる。

[0022]

(第2の実施の形態)

次に、本発明に係る第2の実施の形態について説明する。図4は、第2の実施の形態で 40 あるサージ保護素子10Bの断面構造を概略的に示す図である。図4のサージ保護素子1 0Bは、高抵抗領域22Bがn⁺型拡散領域23に接続されずに、p型拡散領域21とn 型拡散領域24との双方にのみ電気的に接続される点を除いて、上記サージ保護素子10 (図1)の構成と同じである。

高抵抗領域22Bは、たとえばイオン注入によりリンなどのn型不純物をマスクを用いて選択的にシリコン基板20に導入することにより、p型ベース領域21の外側部分(リング部分)の上方表面付近に形成される。1M ~数M 程度の高抵抗領域22Bが形成されればよい。高抵抗領域22Bの具体的な製造工程や濃度条件は、第1の実施の形態の高抵抗領域22のそれらと同じである。

10

 $\begin{bmatrix} 0 & 0 & 2 & 4 \end{bmatrix}$

図5は、図4のサージ保護素子10Bの等価回路を示す図である。この等価回路は、双 方向性ダイオードを構成するダイオード素子D1,D2と、抵抗素子R2Bと、寄生ダイ オード D 3 B とを含む。 p 型 拡散 領域 2 1 と高抵抗領域 2 2 B との p n 接合により寄生ダ イオードD3Bが形成される。この寄生ダイオードD3Bのアノードは、ダイオード素子 D1のアノードとダイオード素子D2のアノードとに接続されている。高抵抗領域22B は、 n ⁺ 型 拡 散 領 域 2 3 に 接 続 さ れ な い た め 、 図 5 の 等 価 回 路 は 、 図 2 に 示 し た 抵 抗 素 子 R1を有していない。

[0025]

10 本実施の形態のサージ保護素子10Bでも、高抵抗領域22Bに微少電流を流すことが できるのでベース領域21の電位変動を抑制することができ、ダイオード素子D1,D2 からなる双方向性ダイオードのブレークダウン電圧が安定化する。すなわち、ベース領域 21と高抵抗領域22Bとの間にはpn接合が存在し、寄生ダイオードD3Bを構成して いる。高抵抗領域22Bは、寄生ダイオードD3Bを介してベース領域21とn型拡散領 域24との間の電流経路(図5の抵抗素子R2B)を形成する。この寄生ダイオードD3 Bは、低濃度(たとえば、1×10¹⁴~1×10¹⁵ cm⁻³)のベース領域21と低 濃度(たとえば、1×10¹²~1×10¹⁴cm⁻³)のn⁻型高抵抗領域22Bとの 間に形成されたダイオードであるため、寄生ダイオードD3Bの順方向降下電圧(Vf) は、ダイオード素子D2の順方向降下電圧(Vf)よりも小さく、これにより、寄生ダイ 20 オードD3にはリーク電流(微少電流)が流れやすい。したがって、サージ保護素子10 Bでは、高抵抗領域22Bにリーク電流が流れることによりベース領域21の電位変動が 抑制される。それ故、ダイオード素子D1,D2からなる双方向性ダイオードのブレーク ダウン電圧 V_{Bの}が安定化するので、サージ保護素子10Bの誤動作防止が可能となる。 [0026]

(第3の実施の形態)

次に、本発明の第3の実施の形態について説明する。図6は、第3の実施の形態に係る サージ保護素子10Cの断面構造を概略的に示す図である。

[0027]

図6に示されるように、サージ保護素子10Cは、第1の導電型(p型)の不純物を含 むベース領域(p 型拡散領域) 3 2と、前記第1の導電型とは異なる第2の導電型(n ^ 型)の不純物を含む第1半導体領域(n[÷]型拡散領域)34と、第2の導電型と同じ導電 型(n.型)の不純物を含む第2半導体領域(n.型拡散領域)31と、第2の導電型と 同じ導電型(n^型)の不純物を含む高抵抗領域33とを有する。ベース領域32は、上 面側で第1半導体領域34と接合され、下面側で第2半導体領域31と接合されている。 【0028】

n ⁻型拡散領域31が構成する層は、n⁺型シリコン基板30の一方の主面上にエピタ キシャル成長法により形成されたエピタキシャル層である。p型拡散領域32、高抵抗領 域33および n ⁺ 型 拡散 領 域 3 4 は、 この エ ピ タ キ シ ャ ル 層 内 に 分 布 し て い る 。 n ⁺ 型 拡 散 領 域 3 4 、 p 型 ベ ー ス 領 域 3 2 お よ び n ` 型 拡 散 領 域 3 1 は 、 エ ピ タ キ シ ャ ル 層 内 に 当 該エピタキシャル層の深さ方向に沿って順次形成されている。 n ⁺ 型拡散領域 3 4 は、エ ピタキシャル層の一方の主面近傍においてベース領域32の一部に囲まれるように形成さ れており、ベース領域32の一部は、エピタキシャル層の当該一方の主面近傍においてn ⁻ 型拡散領域31の一部に囲まれるように形成されている。高抵抗領域33は、エピタキ シャル層の一方の主面近傍においてベース領域32の一部と接合され、かつn^型拡散領 域 3 4 と n⁻型 拡散領域 3 1 との間に形成されている。

[0029]

高抵抗領域 3 3 は、ベース領域 3 2 、 n [÷] 型拡散領域 3 4 および n ⁻ 型拡散領域 3 1 の いずれの領域とも電気的に接続されるように形成されているが、これに限らず、高抵抗領 域 3 3 が、 n ⁺ 型 拡散 領 域 3 4 に 接 続 さ れ ず に 、 ベ ー ス 領 域 3 2 と n ⁻ 型 拡 散 領 域 3 1 と の双方にのみ接続されてもよい。

30

40

[0030]

p型拡散領域(ベース領域)32は、たとえばイオン注入により、エピタキシャル層の 一方の主面近傍にボロンなどのp型不純物を選択的に導入して形成され得る。このように p型拡散領域が形成されたエピタキシャル層の比較的浅い領域に、たとえば拡散法により リンやヒ素などのn型不純物をマスクを用いて選択的に導入することによって高濃度のn ^{*}型拡散領域34を形成することができる。この結果、エピタキシャル層の一方の主面近 傍において、ベース領域32がn^{*}型拡散領域31に囲まれるように分布し、かつ、n^{*} 型拡散領域34がベース領域32に囲まれるように分布する。

【0031】

高抵抗領域33は、たとえばイオン注入によりリンなどのn型不純物を全面にあるいは 10 マスクを用いて選択的にエピタキシャル層に導入することにより、ベース領域32の外側 部分(リング部分)の上方表面付近に形成される。第1の実施の形態の高抵抗領域22(図1)と同様に、1M ~数M 程度の高抵抗領域33が形成されればよい。

【 0 0 3 2 】

n⁺型拡散領域34は、絶縁膜11の開口部において第1電極端子(第1カソード電極)12を介して第1外部端子K1に接続されている。また、n⁻型拡散領域31は、n⁺ 型シリコン基板30と第2電極端子(第2カソード電極)13とを介して第2外部端子K 2に接続されている。

【0033】

以上の構成により、n⁺型拡散領域34、p型ベース領域32およびn⁻型拡散領域320 1は、エピタキシャル層の深さ方向に沿って直列的に接続されており、これによりnpn 型バイポーラトランジスタ構造を構成することが分かる。よって、第3の実施の形態のサ ージ保護素子10Cは、図2に示した等価回路と実質的に同じ等価回路を有している。 【0034】

したがって、図6のベース領域32に接続された高抵抗領域33に微少電流が流れることによりベース領域32の電位変動を抑制することが可能となる。それ故、サージ保護素子10Cのブレークダウン電圧が安定化するので、サージ保護素子10Cの誤動作の防止が可能となる。

【0035】

さらに、n ⁻ 型拡散領域31がエピタキシャル成長法により形成されているので、n ⁻ 型拡散領域31の不純物濃度をn ⁺ 型拡散領域34のそれよりも、たとえば一桁以上低く することができる。それ故、p型拡散領域32とn ⁻ 型拡散領域31とのpn接合による 空乏層の広がりを、p型拡散領域32とn ⁺ 型拡散領域34とのpn接合による空乏層の 広がりよりも大きくすることができる。よって、p型拡散領域32とn ⁻ 型拡散領域31 とのpn接合による寄生容量を、p型拡散領域32とn ⁺ 型拡散領域34とのpn接合に よる寄生容量の半分以下にすることができる。電気回路に接続されたサージ保護素子の静 電容量が大きいと、その電気回路への入力信号が減衰したりその信号品質が劣化したりす るので、サージ保護素子の静電容量は低いことが望ましい。かかる観点から、第3の実施 の形態に係るサージ保護素子10Cは、図1のサージ保護素子10よりも低い静電容量を 有するものとすることが可能である。

[0036]

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であ り、上記以外の様々な構成を採用することもできる。たとえば、第3の実施の形態では、 高抵抗領域33は、ベース領域32、n⁺型拡散領域34およびn⁻型拡散領域31のい ずれの領域とも電気的に接続されるように形成されているが、これに限定されるものでは ない。第2の実施の形態と同様に、高抵抗領域33が、n⁺型拡散領域34に接続されず に、ベース領域32とn⁻型拡散領域31との双方にのみ接続されてもよい。

【図面の簡単な説明】

【 0 0 3 7 】

【図1】本発明に係る第1の実施の形態であるサージ保護素子の断面構造を概略的に示す 50

図である。 【図2】第1の実施の形態であるサージ保護素子の等価回路を示す図である。 【図3】双方向性ダイオードの電流 - 電圧特性の一部を概略的に示すグラフである。 【図4】本発明に係る第2の実施の形態であるサージ保護素子の断面構造を概略的に示す 図である。 【図5】第2の実施の形態であるサージ保護素子の等価回路を示す図である。 【図6】本発明の第3の実施の形態に係るサージ保護素子の断面構造を概略的に示す図で ある。 【符号の説明】 [0038] 10,10B,10C サージ保護素子 11 絶縁膜 12,13 カソード電極 20 シリコン基板 21,32 p型拡散領域(ベース領域) 22,22B,33 高抵抗領域 23,34 n⁺型拡散領域 24 n 型 拡 散 領 域 30 シリコン基板 3 1 n⁻型拡散領域 K 1 , K 2 外部端子

(9)

- D1,D2 ダイオード素子
- D3,D3B 寄生ダイオード R1,R2,R2B 抵抗素子

【図1】











【図3】

I

► V

Чво



【図5】



【図6】



フロントページの続き

 (51) Int.Cl.
 FI
 テーマコード(参考)

 H01L 29/732 (2006.01)
 FI
 テーマコード(参考)

Fターム(参考) 5F082 AA33 BA21 BA28 BA35 BA47 BC01 BC11