

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4575118号  
(P4575118)

(45) 発行日 平成22年11月4日(2010.11.4)

(24) 登録日 平成22年8月27日(2010.8.27)

(51) Int.Cl.

F I

<b>G 1 1 C</b>	<b>16/06</b>	<b>(2006.01)</b>	G 1 1 C	17/00	6 3 4 A
<b>H O 1 L</b>	<b>21/8247</b>	<b>(2006.01)</b>	G 1 1 C	17/00	6 3 4 Z
<b>H O 1 L</b>	<b>27/115</b>	<b>(2006.01)</b>	H O 1 L	27/10	4 3 4
<b>H O 1 L</b>	<b>29/788</b>	<b>(2006.01)</b>	H O 1 L	29/78	3 7 1
<b>H O 1 L</b>	<b>29/792</b>	<b>(2006.01)</b>			

請求項の数 3 (全 21 頁)

(21) 出願番号 特願2004-339633 (P2004-339633)  
 (22) 出願日 平成16年11月24日(2004.11.24)  
 (65) 公開番号 特開2006-147111 (P2006-147111A)  
 (43) 公開日 平成18年6月8日(2006.6.8)  
 審査請求日 平成19年7月27日(2007.7.27)

(73) 特許権者 000003078  
 株式会社東芝  
 東京都港区芝浦一丁目1番1号  
 (74) 代理人 100083806  
 弁理士 三好 秀和  
 (74) 代理人 100100712  
 弁理士 岩▲崎▼ 幸邦  
 (74) 代理人 100100929  
 弁理士 川又 澄雄  
 (74) 代理人 100108707  
 弁理士 中村 友之  
 (74) 代理人 100095500  
 弁理士 伊藤 正和  
 (74) 代理人 100101247  
 弁理士 高橋 俊一

最終頁に続く

(54) 【発明の名称】 不揮発性半導体記憶装置

(57) 【特許請求の範囲】

【請求項1】

複数のメモリセルが配置されたセルアレイと、  
 前記複数のメモリセルの一方向に走行する複数のビット線と、  
 前記メモリセルから前記ビット線を介して読み出されたデータを増幅するセンスアンプと、

奇数番目の前記ビット線間又は偶数番目の前記ビット線間をシールドする電位を供給するためのシールド電源と、

前記奇数番目のビット線を前記センスアンプに導通させるとき、前記偶数番目のビット線を前記シールド電源に導通させ、前記偶数番目のビット線を前記センスアンプに導通させるとき、前記奇数番目のビット線を前記シールド電源に導通させるビット線選択回路と

前記メモリセルに電圧を供給するためのパッド列と  
 を備え、

前記セルアレイと前記パッド列との間に前記ビット線選択回路が配置され、

前記ビット線選択回路は、

前記偶数番目のビット線を前記センスアンプに導通させるとき、前記奇数番目のビット線を前記シールド電源に導通させる奇数ビット線選択部と、

前記奇数番目のビット線を前記センスアンプに導通させるとき、前記偶数番目のビット線を前記シールド電源に導通させる偶数ビット線選択部とを備え、

前記奇数ビット線選択部は、

前記奇数番目のビット線に第1主電極領域が接続され、前記シールド電源に第2主電極領域が接続された奇数ビット線シールドトランジスタと、

前記奇数ビット線シールドトランジスタの第1主電極領域に互いに共通領域となるように第1主電極領域が接続され、前記センスアンプに第2主電極領域が接続された奇数ビット線選択トランジスタとを備え、

前記偶数ビット線選択部は、

前記偶数番目のビット線に第1主電極領域が接続され、前記奇数ビット線シールドトランジスタの第2主電極領域に互いに共通領域となるように第2主電極領域が接続された偶数ビット線シールドトランジスタと、

前記偶数ビット線シールドトランジスタの第1主電極領域に互いに共通領域となるように第1主電極領域が接続され、前記センスアンプに第2主電極領域が接続された偶数ビット線選択トランジスタとを備えることを特徴とする不揮発性半導体記憶装置。

【請求項2】

矩形形状の前記セルアレイの第1の辺に隣接して設けられた第1ロウデコーダと、

前記セルアレイの前記第1の辺に対向する第2の辺に隣接して設けられた第2ロウデコーダと、

前記第1及び第2の辺に挟まれた前記矩形形状のセルアレイの残りの辺の一方である第3の辺から離間して、前記第3の辺方向に沿って配置されたカラムデコーダとをさらに備え、

前記ビット線選択回路は、前記第3の辺に隣接し、前記カラムデコーダと前記セルアレイとの間に設けられたことを特徴とする請求項1に記載の不揮発性半導体記憶装置。

【請求項3】

前記奇数ビット線シールドトランジスタ及び前記偶数ビット線シールドトランジスタの第2主電極領域に互いに共通領域となるように第1主電極領域が接続され、前記シールド電源の接地電位を供給する接地電位出力ノードに第2主電極領域が接続され、前記奇数ビット線シールドトランジスタ及び前記偶数ビット線シールドトランジスタと前記接地電位出力ノードを導通させる接地電位トランジスタを更に備えることを特徴とする請求項1又は請求項2に記載の不揮発性半導体記憶装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、不揮発性半導体記憶装置に関し、特にビット線シールド方式を用いた読み出し動作を行う不揮発性半導体記憶装置に関する。

【背景技術】

【0002】

不揮発性半導体記憶装置としては、データの書き込み及び消去を電気的に行うプログラム可能なリード・オンリ・メモリ（EEPROM）が知られている。EEPROMにおいて、セルアレイの複数のメモリセルが直列接続されてセルユニットを構成するNAND型フラッシュEEPROMが良く利用される。

【0003】

NAND型フラッシュEEPROMにおいては、より多くのデータを記録できるように、記憶容量が増大してきている。記憶容量の増大に伴いメモリセルが微細化されてくると、セルアレイのセルユニットに接続されたビット線と接地点間の寄生容量に比べて、互いに隣接するビット線間の寄生容量が大きくなっていく。例えば、読み出し動作時にプリチャージ電位を維持すべきビット線に隣接するビット線が放電すると、プリチャージ電位を維持すべきビット線の電位が隣接するビット線の放電につられて低下して、誤読み出しを引き起こす場合がある。

【0004】

誤読み出しを防止するために、NAND型フラッシュEEPROMでは、「ビット線シ

10

20

30

40

50

ールド方式」が提案されている（例えば、特許文献1及び2参照。）。ビット線シールド方式を用いた読み出し動作では、セルアレイのセルユニットに接続されたビット線の一端が、ビット線シールドトランジスタを介して、ビット線をシールドするための電位を供給する共通のシールド電源に接続される。一方、ビット線他端は、ビット線選択トランジスタを介して、ビット線の電位を保持するセンスアンプに接続される。

#### 【0005】

ビット線シールド方式を用いた読み出し動作を行うNAND型フラッシュEEPROMでは、一本のワード線に接続されるメモリセル群（ページ）のデータの読み出し動作を2回に分けて行う。例えば、一回目の読み出し動作では、奇数番目のビット線に接続されたビット線シールドトランジスタをオン状態として、シールド電源から接地電位を奇数番目のビット線に供給し、奇数番目のビット線をシールドする。同時に、偶数番目のビット線に接続されたビット線選択トランジスタをオン状態として、偶数番目のビット線のデータをセンスアンプを介して読み出す。二回目の読み出し動作では、偶数番目のビット線に接続されたビット線シールドトランジスタをオン状態として、シールド電源から接地電位を偶数番目のビット線に供給し、偶数番目のビット線をシールドする。同時に、奇数番目のビット線に接続されたビット線選択トランジスタをオン状態として、奇数番目のビット線のデータをセンスアンプを介して読み出す。

#### 【0006】

しかし、ビット線の一端に接続されるビット線選択トランジスタの領域と、ビット線他端に接続されるビット線シールドトランジスタの領域は、セルアレイを挟んで分かれて配置される。このため、ビット線選択トランジスタ及びビット線シールドトランジスタの領域の集積度が低下して、回路面積が増加する問題がある。

【特許文献1】特開平9-339796号公報

【特許文献2】特開平9-343069号公報

【発明の開示】

【発明が解決しようとする課題】

#### 【0007】

本発明の目的は、回路面積を縮小可能な不揮発性半導体記憶装置を提供することである。

【課題を解決するための手段】

#### 【0008】

本発明の特徴は、(イ)複数のメモリセルが配置されたセルアレイと、(ロ)複数のメモリセルの一方方向に走行する複数のビット線と、(ハ)メモリセルからビット線を介して読み出されたデータを増幅するセンスアンプと、(ニ)奇数番目のビット線間又は偶数番目のビット線間をシールドする電位を供給するためのシールド電源と、(ホ)奇数番目のビット線をセンスアンプに導通させるとき、偶数番目のビット線をシールド電源に導通させ、偶数番目のビット線をセンスアンプに導通させるとき、奇数番目のビット線をシールド電源に導通させるビット線選択回路と、(ヘ)メモリセルに電圧を供給するためのパッド列とを備え、セルアレイとパッド列との間にビット線選択回路が配置され、ビット線選択回路は、偶数番目のビット線をセンスアンプに導通させるとき、奇数番目のビット線をシールド電源に導通させる奇数ビット線選択部と、奇数番目のビット線をセンスアンプに導通させるとき、偶数番目のビット線をシールド電源に導通させる偶数ビット線選択部とを備え、奇数ビット線選択部は、奇数番目のビット線に第1主電極領域が接続され、シールド電源に第2主電極領域が接続された奇数ビット線シールドトランジスタと、奇数ビット線シールドトランジスタの第1主電極領域に互いに共通領域となるように第1主電極領域が接続され、センスアンプに第2主電極領域が接続された奇数ビット線選択トランジスタとを備え、偶数ビット線選択部は、偶数番目のビット線に第1主電極領域が接続され、奇数ビット線シールドトランジスタの第2主電極領域に互いに共通領域となるように第2主電極領域が接続された偶数ビット線シールドトランジスタと、偶数ビット線シールドトランジスタの第1主電極領域に互いに共通領域となるように第1主電極領域が接続され

、センスアンプに第2主電極領域が接続された偶数ビット線選択トランジスタとを備えることを特徴とする不揮発性半導体記憶装置であることを要旨とする。

【発明の効果】

【0009】

本発明によれば、回路面積を縮小可能な不揮発性半導体記憶装置を提供することができる。

【発明を実施するための最良の形態】

【0010】

本発明の実施の形態において、「第1主電極領域」とは、電界効果トランジスタ(FET)や静電誘導トランジスタ(SIT)においてはソース領域又はドレイン領域のいずれか一方の主電極となる半導体領域を意味する。また、「第2主電極領域」とは、FET, SITにおいては上記第1主電極領域とはならないソース領域又はドレイン領域のいずれか一方の主電極となる半導体領域を意味する。

【0011】

次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。

【0012】

また、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。

【0013】

本発明の実施の形態に係る半導体記憶装置は、図1に示すように、複数のメモリセルをマトリクス状に配置したセルアレイ101と、マトリクスの列方向に走行する複数のビット線BL1, BL2, BL3, BL4, …… , BLm, BL(m+1)と、メモリセルからビット線BL1, BL2, BL3, BL4, …… , BLm, BL(m+1)を介して読み出されたデータを増幅するセンスアンプ103と、奇数番目のビット線BL1, BL3, …… , BLm間及び偶数番目のビット線BL2, BL4, …… , BL(m+1)間をシールドする電位を供給するシールド電源107と、奇数番目のビット線BL1, BL3, …… , BLmがセンスアンプ103に導通するときは、偶数番目のビット線BL2, BL4, …… , BL(m+1)をシールド電源107に導通させ、偶数番目のビット線BL2, BL4, …… , BL(m+1)がセンスアンプ103に導通するときは、奇数番目のビット線BL1, BL3, …… , BLmをシールド電源107に導通させるビット線選択回路102とを備える(mは奇数)。

【0014】

ビット線選択回路102のセンスアンプノードSA1, SA2, …… , SAiがセンスアンプ及びラッチ回路103に接続され、ビット線選択回路102のシールドノードCRLがシールド電源107に接続される。シールド電源107は、ドライバ105に含まれる。センスアンプ及びラッチ回路103には、カラムデコーダ104が接続される。ビット線選択回路102、センスアンプ及びラッチ回路103、カラムデコーダ104にはドライバ105が接続される。ドライバ105及びセルアレイ101にはロウデコーダ106が接続される。ドライバ105、カラムデコーダ104及びロウデコーダ106には周辺回路110が接続される。

【0015】

セルアレイ101は、複数((m+1)×n)個のメモリセルユニットMU11~MU(m+1)nを備える(nは整数)。セルアレイ101のマトリクスの行方向に配列され

10

20

30

40

50

たメモリセルユニットMU11, MU21, MU31, MU41, . . . . ., MU(m+1)1, . . . . ., メモリセルユニットMU1n, MU2n, MU3n, MU4n, . . . . ., MU(m+1)nはそれぞれブロックBLK1, . . . . ., BLKnを構成する。例えばメモリセルユニットMU11は、図2に示すように、直列接続された複数のメモリセルMT11~MT1kと、複数のメモリセルMT11~MT1kの両端にそれぞれ接続された2つの選択トランジスタSTS, STDを備える。複数のメモリセルMT11~MT1kのゲート電極がそれぞれワード線WL11~WL1kの一部となる。メモリセルユニットMU11の他の図1に示したメモリセルユニットMU12~MU(m+1)nも、図2に示したメモリセルユニットMU11と同様な構造である。セルユニットMU11~MU(m+1)nには、共通のソース線SLが接続される。セルユニットMU11~MU(m+1)nには、列方向のセルユニットMU11~MU(m+1)nに共通の複数のビット線BL1~BL(m+1)がそれぞれ接続される。

10

#### 【0016】

図1に示したロウデコーダ106は、周辺回路110のアドレスバッファ109からのブロックアドレス信号及びロウアドレス信号に基づいて、セルアレイ101のブロックBLK1~BLKnのうちひとつとワード線WL11~1k, . . . . ., WLn1~WLnkのうち一本を選択する。ドライバ105は、ロウデコーダ106を介して、選択された例えばブロックBLK1内の選択ゲート電極SGS, SGDに電位Vsg(例えば3.5V)を与え、非選択のブロックBLK2~BLKn内の選択ゲート電極SGS, SGDに接地電位GNDを与える。更にドライバ105は、読み出し動作時には、ロウデコーダ106を介して選択された例えばワード線WL11に接地電位GNDを与え、非選択のワード線WL12~WL1k, . . . . ., WLn1~WLnkに電圧Vs(例えば3.5V)を与える。

20

#### 【0017】

カラムデコーダ104は、周辺回路110のアドレスバッファ109からのカラムアドレス信号に基づいて、複数のビット線BL1~BL(m+1)のうち一本を選択する。センスアンプ及びラッチ回路103は、選択された例えばビット線BL1から読み出され、ビット線選択回路102を介して入力されたデータを増幅して保持する。センスアンプ及びラッチ回路103に保持されたデータはカラムデコーダ104を介して周辺回路110のI/Oバッファ108に出力される。シールド電源107は、読み出し動作時には接地電位GNDをシールドノードCRLを介してビット線選択回路102に供給する。なお、シールド電源107は、書き込み動作時には電源電位VDD(例えば2.5V)をシールドノードCRLを介してビット線選択回路102に供給する。

30

#### 【0018】

ビット線選択回路102は、図3に示すように、奇数番目のビット線BL1, BL3, . . . . ., BLmとセンスアンプ103間、及び奇数番目のビット線BL1, BL3, . . . . ., BLmとシールド電源107間に接続された奇数ビット線選択部11, 12, . . . . ., 1iと、偶数番目のビット線BL2, BL4, . . . . ., BL(m+1)とセンスアンプ103間に接続され、偶数番目のビット線BL2, BL4, . . . . ., BL(m+1)とシールド電源107間に接続された偶数ビット線選択部21, 22, . . . . ., 2iとを備える(iは(m+1)の半数)。

40

#### 【0019】

奇数ビット線選択部11, 12, . . . . ., 1iは、偶数番目のビット線BL2, BL4, . . . . ., BL(m+1)がセンスアンプ103に導通するときは、奇数番目のビット線BL1, BL3, . . . . ., BLmをシールド電源107に導通させる。また、奇数ビット線選択部11, 12, . . . . ., 1iは、偶数番目のビット線BL2, BL4, . . . . ., BL(m+1)がシールド電源107に導通するときは、奇数番目のビット線BL1, BL3, . . . . ., BLmをセンスアンプ103に導通させる。

#### 【0020】

奇数ビット線選択部11は、奇数番目のビット線BL1に第1主電極領域(ソース領域

50

）が接続され、シールド電源107にシールドノードCRLを介して第2主電極領域（ドレイン領域）が接続された奇数ビット線シールドトランジスタ $Q_{s1}$ と、奇数ビット線シールドトランジスタ $Q_{s1}$ のソース領域にソース領域が接続され、センスアンプ103にセンスアンプノードSA1を介してドレイン領域が接続される奇数ビット線選択トランジスタ $Q_{b1}$ とを備える。奇数ビット線シールドトランジスタ $Q_{s1}$ のゲート電極SHO、奇数ビット線選択トランジスタ $Q_{b2}$ のゲート電極BLOには、図1に示したドライバ105がそれぞれ接続される。

#### 【0021】

図3に示した奇数ビット線シールドトランジスタ $Q_{s1}$ 、 $Q_{s3}$ 、 $\dots$ 、 $Q_{sm}$ は、ドライバ105から電源電位VDDがゲート電極SHO供給されたときに、奇数番目のビット線BL1、BL3、 $\dots$ 、BLmをシールドノードCRLを介してシールド電源107に導通させる。奇数ビット線選択トランジスタ $Q_{b2}$ 、 $Q_{b4}$ 、 $\dots$ 、 $Q_{b(m+1)}$ は、ドライバ105から電源電位VDDがゲート電極BLO供給されたときに、奇数番目のビット線BL1、BL3、 $\dots$ 、BLmをセンスアンプノードCRLを介してセンスアンプ103に導通させる。

10

#### 【0022】

図3に示した偶数ビット線選択部21は、奇数番目のビット線BL1、BL3、 $\dots$ 、BLmがセンスアンプ103に導通するときは、偶数番目のビット線BL2、BL4、 $\dots$ 、BL(m+1)をシールド電源107に導通させる。また、偶数ビット線選択部21は、奇数番目のビット線BL1、BL3、 $\dots$ 、BLmがシールド電源107に導通するときは、偶数番目のビット線BL2、BL4、 $\dots$ 、BL(m+1)をセンスアンプ103に導通させる。

20

#### 【0023】

偶数ビット線選択部21は、偶数番目のビット線BL2にソース領域が接続され、奇数ビット線選択トランジスタ $Q_{b1}$ のドレイン領域にドレイン領域が接続された偶数ビット線選択トランジスタ $Q_{b2}$ と、偶数ビット線選択トランジスタ $Q_{b2}$ のソース領域にソース領域が接続され、シールド電源107にシールドノードCRLを介してドレイン領域が接続される偶数ビット線シールドトランジスタ $Q_{s2}$ とを備える。偶数ビット線シールドトランジスタ $Q_{s2}$ のゲート電極SHE、及び偶数ビット線選択トランジスタ $Q_{b2}$ のゲート電極BLEには、図1に示したドライバ105がそれぞれ接続される。

30

#### 【0024】

偶数ビット線選択トランジスタ $Q_{b2}$ 、 $Q_{b4}$ 、 $\dots$ 、 $Q_{b(m+1)}$ は、図1に示したドライバ105から電源電位VDDがゲート電極BLEに供給されたときに、偶数番目のビット線BL2、BL4、 $\dots$ 、BL(m+1)をセンスアンプノードCRLを介してセンスアンプ103に導通する。偶数ビット線シールドトランジスタ $Q_{s2}$ 、 $Q_{s4}$ 、 $\dots$ 、 $Q_{s(m+1)}$ は、ドライバ105から電源電位VDDがゲート電極SHEに供給されたときに、偶数番目のビット線BL2、BL4、 $\dots$ 、BL(m+1)をシールドノードCRLを介してシールド電源107に導通させる。

#### 【0025】

図3に示したビット線選択回路102において、奇数ビット線シールドトランジスタ $Q_{s1}$ 、 $Q_{s3}$ 、 $\dots$ 、 $Q_{sm}$ 、奇数ビット線選択トランジスタ $Q_{b1}$ 、 $Q_{b3}$ 、 $\dots$ 、 $Q_{bm}$ をそれぞれ含む奇数ビット線選択部12、 $\dots$ 、1iと、偶数ビット線シールドトランジスタ $Q_{s2}$ 、 $Q_{s4}$ 、 $\dots$ 、 $Q_{s(m+1)}$ 、偶数ビット線選択トランジスタ $Q_{b2}$ 、 $Q_{b4}$ 、 $\dots$ 、 $Q_{b(m+1)}$ をそれぞれ含む偶数ビット線選択部21、22、 $\dots$ 、2iが互いに交互に複数接続される。奇数ビット線シールドトランジスタ $Q_{s3}$ 、 $\dots$ 、 $Q_{sm}$ のゲート電極SHO、奇数ビット線選択トランジスタ $Q_{b4}$ 、 $\dots$ 、 $Q_{bm}$ のゲート電極BLO、偶数ビット線シールドトランジスタ $Q_{s4}$ 、 $\dots$ 、 $Q_{s(m+1)}$ のゲート電極SHE、及び偶数ビット線選択トランジスタ $Q_{b4}$ 、 $\dots$ 、 $Q_{b(m+1)}$ のゲート電極BLEにも、図1に示したドライバ105がそれぞれ接続される。

40

50

## 【 0 0 2 6 】

図 1 に示した不揮発性半導体記憶装置（半導体集積回路）は、図 4 に示すように半導体チップ 1 0 0 上にモノシリックに集積される。ビット線選択回路 1 0 2 がセルアレイ 1 0 1 に列方向に隣接して配置される。平面としてみたときに、ビット線選択回路 1 0 2 のセルアレイ 1 0 1 とは反対側の列方向に隣接してセンスアンプ及びラッチ回路 1 0 3、及びカラムデコーダ 1 0 4 が配置される。セルアレイ 1 0 1 の行方向に隣接してロウデコーダ 1 0 6 が配置される。ロウデコーダ 1 0 6 の列方向に隣接し、且つビット線選択回路 1 0 2、センスアンプ及びラッチ回路 1 0 3 及びカラムデコーダ 1 0 4 の行方向に隣接してドライバ 1 0 5 が配置される。ドライバ 1 0 5 及びカラムデコーダ 1 0 4 の列方向に隣接して周辺回路 1 1 0 が配置される。

10

## 【 0 0 2 7 】

図 5 に示すように、奇数ビット線シールドトランジスタ  $Q_{s1}$ 、奇数ビット線選択トランジスタ  $Q_{b2}$ 、偶数ビット線シールドトランジスタ  $Q_{s2}$ 、及び偶数ビット線選択トランジスタ  $Q_{b2}$  は、セルアレイ 1 0 1 の列方向に並べて配置される。奇数ビット線シールドトランジスタ  $Q_{s1}$ 、奇数ビット線選択トランジスタ  $Q_{b2}$ 、偶数ビット線シールドトランジスタ  $Q_{s2}$ 、及び偶数ビット線選択トランジスタ  $Q_{b2}$  上には、複数のビット線  $BL_1 \sim BL_{(m+1)}$  が列方向に延伸して配列される。奇数ビット線シールドトランジスタ  $Q_{s1}$ 、奇数ビット線選択トランジスタ  $Q_{b2}$ 、偶数ビット線選択トランジスタ  $Q_{b2}$ 、及び偶数ビット線シールドトランジスタ  $Q_{s2}$  の幅  $W_q$  は、複数のビット線  $BL_1 \sim BL_{(m+1)}$  の幅に略相当する。なお、図 5 では図示を省略するが、図 3 に示した奇数ビット線シールドトランジスタ  $Q_{s3}, \dots, Q_{sm}$ 、奇数ビット線選択トランジスタ  $Q_{b4}, \dots, Q_{b(m+1)}$ 、偶数ビット線シールドトランジスタ  $Q_{s4}, \dots, Q_{s(m+1)}$ 、及び偶数ビット線選択トランジスタ  $SQ_{b4}, \dots, Q_{b(m+1)}$  も、偶数ビット線選択トランジスタ  $Q_{b2}$  に引き続き連続して配置される。

20

## 【 0 0 2 8 】

ビット線選択回路 1 0 2 の奇数ビット線シールドトランジスタ  $Q_{s1}$  は、図 6 に示すように、半導体基板 1 の上部に配置されたドレイン領域 4 1 と、ドレイン領域 4 1 と隣接して配置されたソース領域 4 2 と、ドレイン領域 4 1 及びソース領域 4 2 に挟まれたチャンネル領域上にゲート絶縁膜 3 を介して配置された選択ゲート電極  $SHO$  を備える。奇数ビット線選択トランジスタ  $Q_{b2}$  は、ソース領域 4 2 と、ソース領域 4 2 に隣接して配置されたドレイン領域 4 3 と、ソース領域 4 2 及びドレイン領域 4 3 に挟まれたチャンネル領域上にゲート絶縁膜 3 を介して配置された選択ゲート電極  $BLO$  を備える。偶数ビット線選択トランジスタ  $Q_{b2}$  は、ドレイン領域 4 3 と、ドレイン領域 4 3 と隣接して配置されたソース領域 4 4 と、ドレイン領域 4 3 及びソース領域 4 4 に挟まれたチャンネル領域上にゲート絶縁膜 3 を介して配置された選択ゲート電極  $BLE$  を備える。奇数ビット線選択トランジスタ  $Q_{b2}$  は、ソース領域 4 4 と、ソース領域 4 4 に隣接して配置されたドレイン領域 4 5 と、ソース領域 4 4 及びドレイン領域 4 5 に挟まれたチャンネル領域上にゲート絶縁膜 3 を介して配置された選択ゲート電極  $SHE$  を備える。

30

## 【 0 0 2 9 】

ドレイン領域 4 1 上には、シールド電源 1 0 7 にシールドノード  $CR_L$  を介して接続されるシールドノードコンタクト 2 1 1 が配置される。ソース領域 4 2 上には、奇数番目のビット線  $BL_1$  に接続されるビット線コンタクト 2 1 2 が配置される。ドレイン領域 4 3 上には、センスアンプ 1 0 3 にセンスアンプノード  $SA_1$  を介して接続されるセンスアンプコンタクト 2 1 3 が配置される。ソース領域 4 4 には、偶数番目のビット線  $BL_2$  に接続されるビット線コンタクト 2 1 4 が配置される。ドレイン領域 4 5 上には、センスアンプ 1 0 3 にセンスアンプノード  $SA_2$  を介して接続されるセンスアンプコンタクト 2 1 5 が配置される。

40

## 【 0 0 3 0 】

ここで、奇数ビット線シールドトランジスタ  $Q_{s1}$  のソース領域 4 2 と奇数ビット線選

50

択トランジスタ $Q_{b2}$ のソース領域42が共通領域となる。奇数ビット線選択トランジスタ $Q_{b2}$ のドレイン領域43と、偶数ビット線選択トランジスタ $Q_{b2}$ のドレイン領域43が共通領域となる。偶数ビット線選択トランジスタ $Q_{b2}$ のソース領域44と、偶数ビット線シールドトランジスタ $Q_{s2}$ のソース領域44と共通領域となる。更に、偶数ビット線シールドトランジスタ $Q_{s2}$ のドレイン領域45が、奇数ビット線シールドトランジスタ $Q_{s3}$ のドレイン領域45と共通領域となる。

【0031】

図3に示した奇数ビット線シールドトランジスタ $Q_{s3}, \dots, Q_{sm}$ 、奇数ビット線選択トランジスタ $Q_{b4}, \dots, Q_{b(m+1)}$ 、偶数ビット線シールドトランジスタ $Q_{s4}, \dots, Q_{s(m+1)}$ 、及び偶数ビット線選択トランジスタ $Q_{b4}, \dots, Q_{b(m+1)}$ も、図6に示した奇数ビット線シールドトランジスタ $Q_{s1}$ 、奇数ビット線選択トランジスタ $Q_{b2}$ 、偶数ビット線シールドトランジスタ $Q_{s2}$ 、及び偶数ビット線選択トランジスタ $Q_{b2}$ と実質的に同様である。即ち、奇数ビット線シールドトランジスタ $Q_{s3}, \dots, Q_{sm}$ のソース領域と奇数ビット線選択トランジスタ $Q_{b4}, \dots, Q_{b(m+1)}$ のソース領域が共通領域となる。奇数ビット線選択トランジスタ $Q_{b4}, \dots, Q_{b(m+1)}$ のドレイン領域と偶数ビット線シールドトランジスタ $Q_{s4}, \dots, Q_{s(m+1)}$ のドレイン領域が共通領域となる。偶数ビット線シールドトランジスタ $Q_{s4}, \dots, Q_{s(m+1)}$ のソース領域と偶数ビット線選択トランジスタ $Q_{b4}, \dots, Q_{b(m+1)}$ のソース領域が共通領域となる。偶数ビット線選択トランジスタ $Q_{b4}, \dots, Q_{b(m-1)}$ のドレイン領域と奇数ビット線シールドトランジスタ $Q_{s3}, \dots, Q_{sm}$ のドレイン領域が共通領域となる。

【0032】

次に、ビット線シールド方式を用いた実施の形態に係る不揮発性半導体記憶装置の読み出し動作の一例を説明する。ここで、図3に示した複数のビット線 $BL1 \sim BL(m+1)$ を、偶数番目のビット線 $BL2, BL4, \dots, BL(m+1)$ と、奇数番目のビット線 $BL1, BL3, \dots, BLm$ の2回に分けてデータを読み出す。

【0033】

まず、図1に示したドライバ105から、図3に示したビット線選択回路102の奇数ビット線シールドトランジスタ $Q_{s1}, Q_{s3}, \dots, Q_{s}$ のゲート電極 $SHO$ 、奇数ビット線選択トランジスタ $Q_{b1}, Q_{b3}, \dots, Q_{bm}$ のゲート電極 $BL0$ 、偶数ビット線選択トランジスタ $Q_{b2}, Q_{b4}, \dots, Q_{b(m+1)}$ のゲート電極 $BLE$ 、及び偶数ビット線シールドトランジスタ $Q_{s2}, Q_{s4}, \dots, Q_{s(m+1)}$ のゲート電極 $SHE$ に接地電位 $GND$ を印加して、奇数ビット線シールドトランジスタ $Q_{s1}, Q_{s3}, \dots, Q_{s}$ 、奇数ビット線選択トランジスタ $Q_{b1}, Q_{b3}, \dots, Q_{bm}$ 、偶数ビット線選択トランジスタ $Q_{b2}, Q_{b4}, \dots, Q_{b(m+1)}$ 、及び偶数ビット線シールドトランジスタ $Q_{s2}, Q_{s4}, \dots, Q_{s(m+1)}$ をすべてオフ状態とする。

【0034】

例えば偶数番目のビット線 $BL2, BL4, \dots, BL(m+1)$ を選択するときには、図1に示したシールド電源107から電源電位 $VDD$ (例えば2.5V)が供給される。ドライバ105から偶数ビット線シールド選択トランジスタ $Q_{s2}, Q_{s4}, \dots, Q_{s(m+1)}$ のゲート電極 $SHE$ に電源電位 $VDD$ が印加されて偶数ビット線シールドトランジスタ $Q_{s2}, Q_{s4}, \dots, Q_{s(m+1)}$ がオン状態となり、偶数番目のビット線 $BL2, BL4, \dots, BL(m+1)$ がシールドノード $CRL$ を介してシールド電源107に導通する。この結果、シールド電源107からシールドノード $CRL$ を介して電源電位 $VDD$ が供給され、偶数番目のビット線 $BL2, BL4, \dots, BL(m+1)$ が電源電位 $VDD$ にプリチャージされる。その後、偶数ビット線シールド選択トランジスタ $Q_{s2}, Q_{s4}, \dots, Q_{s(m+1)}$ のゲート電極 $SHE$ に接地電位 $GND$ が印加されて偶数ビット線シールド選択トランジスタ $Q_{s2}$

10

20

30

40

50



,  $Q_{s4}$ ,  $\dots$ ,  $Q_{s(m+1)}$  がオフ状態となる。

【0035】

そして、シールド電源107から接地電位GNDが供給される。図7に示すように、奇数ビット線シールドトランジスタ $Q_{s1}$ ,  $Q_{s3}$ ,  $\dots$ ,  $Q_{sm}$ のゲート電極SHOにドライバ105から電源電位VDDが印加されて奇数ビット線シールドトランジスタ $Q_{s1}$ ,  $Q_{s3}$ ,  $\dots$ ,  $Q_{sm}$ がオン状態となり、奇数番目のビット線BL1, BL3,  $\dots$ , BLmがシールドノードCRLを介してシールド電源107に導通する。この結果、シールド電源107からシールドノードCRLを介して電源電位GNDが供給され、奇数番目のビット線BL1, BL3,  $\dots$ , BLmが接地電位GNDに固定されシールドされる。

10

【0036】

引き続き、ソース線SLに、例えば3.3Vが印加される。ロウデコーダ106は、アドレスバッファ109からのブロックアドレス信号及びロウアドレス信号に基づいて、読み出し動作の対象となる例えば1つのブロックBLK1と一本のワード線WL11を選択する。ドライバ105は、選択されたブロックBLK1の選択ゲート電極SGS, SGDに選択電圧Vsg(例えば3.5V)を与え、非選択のブロックBLK2~BLKnの選択ゲート電極SGS, SGDに接地電位GNDを与える。更にドライバ105は、非選択のワード線WL12~1k,  $\dots$ , WLn1~WLnkに非選択電圧Vcg(例えば3.5V)を与え、選択されたワード線WL11に接地電位GNDを与える。

【0037】

20

選択されたワード線WL11に接続されたメモリセル群(ページ)において、メモリセルデータが0の場合には、メモリセルの閾値が0Vを越えるのでメモリセルがオフ状態となる。このため、偶数番目のビット線BL2, BL4,  $\dots$ , BL(m+1)は、プリチャージされた電源電位VDDを維持する。一方、メモリセルのデータが1の場合には、メモリセルの閾値が0V未満であるからメモリセルがオン状態となる。このため、偶数番目のビット線BL2, BL4,  $\dots$ , BL(m+1)は電荷を放電して、偶数番目のビット線BL2, BL4,  $\dots$ , BL(m+1)の電位が低下する。

【0038】

偶数ビット線選択トランジスタQbeのゲート電極BLEに電源電位VDDが印加されて偶数ビット線選択トランジスタQbeがオン状態となり、偶数番目のビット線BL2, BL4,  $\dots$ , BL(m+1)がセンスアンプノードSA1, SA2,  $\dots$ , SAiを介してセンスアンプ103に導通する。偶数番目のビット線BL2, BL4,  $\dots$ , BL(m+1)の電位がセンスアンプ103により増幅してラッチ回路103により保持されることで、データの読み出しが完了する。ラッチ回路103のデータは、カラムデコーダ104を介して周辺回路110のI/Oバッファ108に入力され、半導体チップ100の外部に転送される。

30

【0039】

この後、図8に示すように、選択されたビット線とシールドビット線を入れ換える。即ち、偶数番目のビット線BL2, BL4,  $\dots$ , BL(m+1)をシールドビット線とし、奇数番目のビット線BL1, BL3,  $\dots$ , BLmを選択されたビット線として、上述の手順と同様に奇数番目のビット線BL1, BL3,  $\dots$ , BLmからデータが読み出される。

40

【0040】

ビット線シールド方式を用いた読み出し動作によれば、選択されたビット線の両側に隣接する非選択のビット線が接地電位GNDに固定されシールドされるので、選択されたビット線の電位が両側に隣接する非選択のビット線の電位につられて変動することを防止でき、誤読み出しを低減可能である。

【0041】

図1に示した不揮発性半導体記憶装置に対する比較例としてのNAND型フラッシュEEPROMを図17~図19に示す。図17において、セルアレイ201のメモリセルに

50

接続された複数のビット線  $BL1, BL2, \dots$  の一端には、ビット線シールドトランジスタ  $Qs0, Qse, \dots$  を介してシールド電源 207 が接続される。複数のビット線  $BL1, BL2, \dots$  の他端には、ビット線選択トランジスタ  $Qb0, Qbe, \dots$  を介してセンスアンプ及びラッチ回路 203 が接続される。

#### 【0042】

図18に示すように、比較例に係る半導体チップ200上では、セルアレイ201を行方向に挟んで図17に示したビット線シールドトランジスタ  $Qs0, Qse, \dots$  を含むビット線シールド回路202x、及び図17に示したビット線選択トランジスタ  $Qb0, Qbe, \dots$  を含むビット線選択回路202yが配置される。ビット線選択回路202yのセルアレイ201とは反対側の行方向に隣接してセンスアンプ及びラッチ回路203及びカラムデコーダ204が配置される。セルアレイ201の列方向に隣接してロウデコーダ206が配置される。ビット線シールド回路202xと行方向に隣接し、且つロウデコーダ206と列方向に隣接して第1ドライバ205xが配置される。ビット線選択回路202y、センスアンプ及びラッチ回路203、カラムデコーダ204と行方向に隣接し、且つロウデコーダ206と列方向に隣接して第2ドライバ205yが配置される。

10

#### 【0043】

図18に示した比較例では、ビット線シールド回路202xと、ビット線選択回路202yが分かれて配置されるので、集積度が低下して回路規模が増加する。これに対して、実施の形態によれば、図1に示すように、図18に示したビット線シールド回路202x及びビット線選択回路202yの機能を兼ねたビット線選択回路102が、複数のビット線  $BL1 \sim BL(m+1)$  とシールド電源107間、及び複数のビット線  $BL1 \sim BL(m+1)$  とセンスアンプ103間に接続される。このため、図4に示すように、図3に示したビット線選択回路102が半導体チップ100上のセルアレイ101に列方向に隣接して配置される。したがって、ビット線選択回路102に含まれる奇数ビット線シールドトランジスタ  $Qs1, Qs3, \dots, Qs$ 、及び偶数ビット線シールドトランジスタ  $Qs2, Qs4, \dots, Qs(m+1)$ 、及び奇数ビット線選択トランジスタ  $Qb1, Qb3, \dots, Qbm$ 、及び偶数ビット線選択トランジスタ  $Qb2, Qb4, \dots, Qb(m+1)$  が一箇所に集約されるので、集積度が向上して回路規模を削減可能となる。

20

30

#### 【0044】

更に、図18に示した比較例では、第1ドライバ205x及び第2ドライバ205yが分散して配置されるので、集積度が低下する。これに対して実施の形態によれば、図4に示すようにビット線選択回路102を駆動するドライバ105も一箇所に集約されるので、集積度が向上して回路規模を削減可能となる。

#### 【0045】

また、比較例では、図19に示すようにビット線シールド回路202xでは、ビット線シールドトランジスタ  $Qs0, Qse$  は、ビット線  $BL1 \sim BL(m+1)$  の半数だけ、列方向に配列される。ビット線シールドトランジスタ  $Qs0, Qse$  のそれぞれは、ソース領域321、323と、ドレイン領域323と、ソース領域321、323及びドレイン領域323間のチャンネル領域上に配置されたゲート電極  $BL0, BLE$  を備える。互いに隣接するビット線シールドトランジスタ  $Qs0, Qse$  が、ドレイン領域322を互いに共有してペアで配置される。互いに隣接するビット線シールドトランジスタ  $Qs0, Qse$  のペアは、素子分離領域(STI)210により互いに分離される。

40

#### 【0046】

ここで、データ消去のためセルアレイ201のp型ウェルには高電圧が印加され、p型ウェル表面に形成されたソース領域321を介してビット線  $BL1 \sim BL(m+1)$  も高電圧となる。このため、ビット線シールドトランジスタ  $Qs0, Qse$  のペア間にかかる電位差で壊れないように、ビット線シールドトランジスタ  $Qs0, Qse$  のペア間の素子分離領域210の幅  $Ws$  を大きく取らなくてはならず、回路面積が増大する。更に、ピッ

50

ト線  $BL_1 \sim BL_{(m+1)}$  ピッチの縮小化に伴い、ビット線シールドトランジスタの数は増加する。このため、ビット線シールドトランジスタ  $Q_{so}$ 、 $Q_{se}$  のペア間の素子分離領域  $210$  の数は世代ごとに増える。また図 17 に示したビット線選択回路  $202y$  においても、ビット線シールド回路  $202x$  と同様に、ビット線選択トランジスタ  $Q_{bo}$ 、 $Q_{be}$  のペア間には素子分離領域が配置される。

【0047】

これに対して、実施の形態によれば、図 5 及び図 6 に示すように、奇数ビット線シールドトランジスタ  $Q_{s1}$ 、 $Q_{s3}$ 、 $\dots$ 、 $Q_s$ 、偶数ビット線シールドトランジスタ  $Q_{s2}$ 、 $Q_{s4}$ 、 $\dots$ 、 $Q_{s(m+1)}$ 、奇数ビット線選択トランジスタ  $Q_{b1}$ 、 $Q_{b3}$ 、 $\dots$ 、 $Q_{bm}$ 、及び偶数ビット線選択トランジスタ  $Q_{b2}$ 、 $Q_{b4}$ 、 $\dots$ 、 $Q_{b(m+1)}$  が互いにソース領域  $42$ 、 $43$ 、 $\dots$  及びドレイン領域  $41$ 、 $43$ 、 $45$ 、 $\dots$  を共有することで、図 19 に示すような素子分離領域  $210$  が不要となり、面積を大幅に縮小することが可能となる。

【0048】

(第 1 の変形例)

本発明の実施の形態の第 1 の変形例に係る不揮発性半導体記憶装置は、図 9 に示すように、ビット線選択回路  $102$  が、奇数ビット線シールドトランジスタ  $Q_{s1}$ 、 $Q_{s3}$ 、 $\dots$ 、 $Q_{sm}$  及び偶数ビット線シールドトランジスタ  $Q_{s2}$ 、 $Q_{s4}$ 、 $\dots$ 、 $Q_{s(m+1)}$  のドレイン領域にソース領域が接続され、シールド電源  $107$  の接地電位出力ノード  $107a$  にシールドノード  $CR_L$  を介してドレイン領域が接続された接地電位トランジスタ  $Q_r$  を更に備える点が、図 3 に示したビット線選択回路  $102$  と異なる。

【0049】

図 10 に示すように、奇数ビット線シールドトランジスタ  $Q_{sm}$ 、奇数ビット線選択トランジスタ  $Q_{bm}$ 、偶数ビット線選択トランジスタ  $Q_{b(m+1)}$ 、偶数ビット線シールドトランジスタ  $Q_{s(m+1)}$ 、及び接地電位トランジスタ  $Q_r$  が配列される。接地電位トランジスタ  $Q_r$  は、ソース領域  $55$  と、ソース領域  $55$  と離間して配置されたドレイン領域  $56$  と、ソース領域  $55$  及びドレイン領域  $56$  に挟まれたチャネル領域上に配置されたゲート電極  $SHR$  を備える。ソース領域  $55$  上には、シールド電源  $107$  にシールドノード  $CR_L$  を介して接続されるシールドノードコンタクト  $225$  が配置される。ドレイン領域  $56$  上には、シールド電源  $107$  に接地電位出力ノード  $107a$  を介して接続される接地電位コンタクト  $226$  が配置される。接地電位出力ノード  $107a$  は、接地電位トランジスタ  $Q_r$  のバックゲート電位として  $p$  型ウェルに導通するために配線されているので、配線を増加しなくて良い。

【0050】

ここで、奇数ビット線シールドトランジスタ  $Q_{sm}$  のソース領域  $52$  と、奇数ビット線選択トランジスタ  $Q_{bm}$  のソース領域  $52$  が共通領域となる。奇数ビット線選択トランジスタ  $Q_{bm}$  のドレイン領域  $53$  と、偶数ビット線選択トランジスタ  $Q_{b(m+1)}$  のドレイン領域  $53$  が共通領域となる。偶数ビット線選択トランジスタ  $Q_{b(m+1)}$  のソース領域  $54$  と、偶数ビット線シールドトランジスタ  $Q_{s(m+1)}$  のソース領域  $54$  が共通領域となる。更に、偶数ビット線シールドトランジスタ  $Q_{s(m+1)}$  のドレイン領域  $55$  と、接地電位トランジスタ  $Q_r$  のソース領域  $55$  が共通領域となる。

【0051】

接地電位トランジスタ  $Q_r$  は、読み出し動作時にゲート電極  $SHR$  に電源電圧  $V_{DD}$  が印加されると、ビット線  $BL_1 \sim BL_{(m+1)}$  のうちシールドするビット線をシールドノード  $CR_L$  及び接地電位出力ノード  $107a$  を介してシールド電源  $107$  に導通させる。シールド電源  $107$  からは接地電位  $GND$  が供給される。

【0052】

図 3 に示した不揮発性半導体記憶装置において、図 4 に示したドライバ  $105$  には、ロウデコーダ  $106$  やセンスアンプ及びラッチ回路  $103$  を駆動する多くの回路が配置される。また、ロウデコーダ  $106$  やセンスアンプ及びラッチ回路  $103$  を駆動するサイズの

10

20

30

40

50

大きなトランジスタを必要とし、トランジスタからの配線をロウデコーダ106やセンスアンプ及びラッチ回路103に接続するため、配線が非常に密集する。

【0053】

第1の変形例によれば、接地電位トランジスタ $Q_r$ を図4に示したドライバ105に配置する代わりに図10に示すようにビット線選択回路102に、接地電位トランジスタ $Q_r$ のソース領域55を接地電位トランジスタ $Q_r$ のドレイン領域55と共有して配置するので、全体としてトランジスタサイズも減らすことができ、回路面積を縮小可能となる。

【0054】

また、接地電位トランジスタ $Q_r$ は必ずしもソース及びドレイン領域2を共有して高電圧トランジスタで構成する必要はなく、通常のドライバ105等の低電圧トランジスタ領域に低電圧トランジスタとして配置することで面積の縮小可能である。

【0055】

(第2の変形例)

本発明の実施の形態の第2の変形例に係る不揮発性半導体記憶装置は、図11に示すように、ビット線選択回路102が、奇数ビット線シールドトランジスタ $Q_{s1}$ ,  $Q_{s3}$ ,  $\dots$ ,  $Q_{sm}$ 及び偶数ビット線シールドトランジスタ $Q_{s2}$ ,  $Q_{s4}$ ,  $\dots$ ,  $Q_{s(m+1)}$ のドレイン領域及び接地電位トランジスタ $Q_r$ のソース領域にソース領域が接続され、シールド電源107の電源電位出力ノード107bにドレイン領域が接続された電源電位トランジスタ $Q_p$ を更に備える点が、図9に示したビット線選択回路102と異なる。

【0056】

電源電位トランジスタ $Q_p$ は、図12に示すように、接地電位トランジスタ $Q_r$ と素子分離領域29を介して並列に高電圧トランジスタとして配置される。電源電位トランジスタ $Q_p$ は、ソース領域57と、ソース領域57と離間して配置されたドレイン領域58と、ソース領域57及びドレイン領域58に挟まれたチャンネル領域上に配置されたゲート電極 $SHP$ を備える。ソース領域57上には、シールド電源107に電源電位出力ノード107b及びシールドノード $CR_L$ を介して接続されるシールドノードコンタクト227が配置される。ドレイン領域58上には、電源電位 $VDD$ に接続される電源電位コンタクト228が配置される。

【0057】

電源電位トランジスタ $Q_p$ は、書き込み動作時にゲート電極 $SHP$ に電源電圧 $VDD$ が印加されると、ビット線 $BL_1 \sim BL(m+1)$ のうちシールドするビット線を、シールドノード $CR_L$ 及び電源電位出力ノード107bを介してシールド電源107に導通させる。シールド電源107からは、電源電位 $VDD$ が供給される。

【0058】

第2の変形例によれば、シールドノード $CR_L$ は、ビット線選択回路102のローカル配線となるため、配線容量が減り、全体としてトランジスタサイズを縮小可能となる。なお、電源電位トランジスタ $Q_p$ は必ずしもビット線選択回路102内に配置する必要はなく、図4に示したドライバ105等の低電圧トランジスタ領域に高電圧トランジスタよりも幅の狭い低電圧トランジスタとして配置することで回路面積を縮小可能となる。

【0059】

(第3の変形例)

本発明の実施の形態の第3の変形例に係る不揮発性半導体記憶装置は、図13に示すように、半導体チップ100x上にセルアレイ101が配置される。セルアレイ101を行方向に挟むように第1及び第2ロウデコーダ106x, 106yが配置される。セルアレイ101の列方向に隣接してビット線選択回路102、センスアンプ及びラッチ回路103、及びカラムデコーダ104が配置される。第1ロウデコーダ106xと列方向に隣接し、且つビット線選択回路102、センスアンプ及びラッチ回路103及びカラムデコーダ104と行方向に隣接してドライバ105が配置される。ドライバ105はシールド電源を含む。カラムデコーダ104及びドライバ105の列方向に隣接して、周辺回路11

10

20

30

40

50

0及びパッド列111が配置される。

【0060】

第1ロウデコーダ106xは、例えばセルアレイ101内の選択トランジスタを選択する。第2ロウデコーダ106yは、例えばセルアレイ101内のブロック及びワード線を選択する。周辺回路110は、図1に示すようにアドレスバッファ109はI/Oバッファ108等の不揮発性半導体記憶装置の動作に必要な回路を備える。パッド列111は、例えば図9に示した接地電位トランジスタQr等の、不揮発性半導体記憶装置の動作に必要な回路に電源を供給する電源パッド群を含む。

【0061】

図18に示した比較例において、セルアレイ201を挟んで両側にパッド列を配置する場合には回路面積が増大する。セルアレイ201の片側、例えばセルアレイ201のビット線選択回路202y側にパッド列を配置する場合には、接地電位トランジスタや電源電位トランジスタ等の大きな駆動能力の必要な回路が第1ドライバ205xに配置されるので、パッド列からセルアレイ201とロウデコーダ206上を通して電源配線を設ける必要がある。このとき、ノイズを押さえるために低抵抗となるように両側パッドを配置するときには不要の太い配線を配置する必要がある。また、配線をセルアレイ201及びロウデコーダ206の外側に通さなければならない場合もある。このため、チップサイズが増加する。

【0062】

これに対して、第3の変形例によれば、図13に示すようにセルアレイ101の片側にパッド列111を配置したときに、大きな駆動を必要とする接地電位トランジスタQrや電源電位トランジスタQpがセルアレイ101の片側に集約して配置されるので、セルアレイ101上を通る配線が不要となり、回路面積を削減できる。また、図14に示すように、シールド電源107がドライバ105と分割して配置されていても良い。シールド電源107は、例えばビット線選択回路102とセンスアンプ及びラッチ回路107の間に配置される。

【0063】

(第4の変形例)

本発明の実施の形態の第4の変形例においては、図3に示した奇数ビット線選択部11, 12, …, 1iの奇数ビット線シールドトランジスタQs1, Qs3, …, Qsmと、偶数ビット線シールドトランジスタQs2, Qs4, …, Qs(m+1)の位置を入れ換えて配置しても良い。即ち、図15に示すように、ビット線選択回路102aは、奇数ビット線選択部11a, 12a, …, 1ia及び偶数ビット線選択部21a, 22a, …, 2iaを備える。

【0064】

奇数ビット線選択部11aは、奇数番目のビット線BL1にソース領域が接続され、センスアンプ103にセンスアンプノードSA1を介してドレイン領域が接続された奇数ビット線選択トランジスタQb1と、奇数ビット線選択トランジスタQb1のソース領域にソース領域が接続され、シールド電源107にシールドノードCRLを介してドレイン領域が接続された奇数ビット線シールドトランジスタQs1を備える。偶数ビット線選択部21aは、奇数ビット線シールドトランジスタQs1のドレイン領域にドレイン領域が接続され、偶数番目のビット線BL2にソース領域が接続された偶数ビット線シールドトランジスタQs2と、偶数ビット線シールドトランジスタQs2のソース領域にソース領域が接続され、センスアンプ103にセンスアンプノードSA2を介してドレイン領域が接続された偶数ビット線選択トランジスタQb2を備える。

【0065】

ここで、図16に示すように、奇数ビット線選択トランジスタQb1のソース領域42と奇数ビット線シールドトランジスタQs1のソース領域42は共通領域となる。奇数ビット線シールドトランジスタQs1のドレイン領域43と、偶数ビット線シールドトランジスタQs2のドレイン領域43が共通領域となる。偶数ビット線シールドトランジスタ

10

20

30

40

50

Q s 2 のソース領域 4 4 と、偶数ビット線選択トランジスタ Q b 2 のソース領域 4 4 が共通領域となる。偶数ビット線選択トランジスタ Q b 2 のドレイン領域 4 5 と、奇数ビット線選択部 1 2 a の奇数ビット線選択トランジスタ Q b 3 のドレイン領域 4 5 が共通領域となる。

【 0 0 6 6 】

なお、奇数ビット線選択部 1 2 a , . . . . . , 1 i a 及び偶数ビット線選択部 2 2 a , . . . . . 2 i a も、奇数ビット線選択部 1 1 a 及び偶数ビット線選択部 2 1 a の接続・配置と実質的に同様であるので、重複した説明を省略する。

【 0 0 6 7 】

第 4 の変形例によれば、デザインルールや、周辺パターンの影響を考慮して、図 3 に示した奇数ビット線選択部 1 1 , 1 2 , . . . . . , 1 i の奇数ビット線シールドトランジスタ Q s 1 , Q s 3 , . . . . . , Q s m と、偶数ビット線シールドトランジスタ Q s 2 , Q s 4 , . . . . . , Q s ( m + 1 ) の接続・配置位置を入れ換えても良い。

10

【 0 0 6 8 】

( その他の実施の形態 )

本発明は実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。例えば、ビット線選択回路 1 0 2 の一列に配列された奇数ビット線シールドトランジスタ Q s 1 , Q s 3 , . . . . . , Q s 、及び偶数ビット線シールドトランジスタ Q s 2 , Q s 4 , . . . . . , Q s ( m + 1 ) と奇数ビット線選択トランジスタ Q b 1 , Q b 3 , . . . . . , Q b m 、及び偶数ビット線選択トランジスタ Q b 2 , Q b 4 , . . . . . , Q b ( m + 1 ) を示したが、セルアレイ 1 0 1 の行方向のセルユニット及びビット線の数に応じて、奇数ビット線シールドトランジスタ Q s 1 , Q s 3 , . . . . . , Q s 、及び偶数ビット線シールドトランジスタ Q s 2 , Q s 4 , . . . . . , Q s ( m + 1 ) と奇数ビット線選択トランジスタ Q b 1 , Q b 3 , . . . . . , Q b m 、及び偶数ビット線選択トランジスタ Q b 2 , Q b 4 , . . . . . , Q b ( m + 1 ) と同様のビット線シールドトランジスタ及びビット線選択トランジスタが複数本配列されていても良い。このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

20

30

【 図面の簡単な説明 】

【 0 0 6 9 】

【 図 1 】 本発明の実施の形態に係る不揮発性半導体記憶装置のブロック図である。

【 図 2 】 本発明の実施の形態に係る不揮発性半導体記憶装置のセルユニットの等価回路図である。

【 図 3 】 本発明の実施の形態に係る不揮発性半導体記憶装置のビット線選択回路の等価回路図である。

【 図 4 】 本発明の実施の形態に係る不揮発性半導体記憶装置のレイアウトを示す概略平面図である。

【 図 5 】 本発明の実施の形態に係る不揮発性半導体記憶装置のビット線選択回路の平面図である。

40

【 図 6 】 本発明の実施の形態に係る不揮発性半導体記憶装置のビット線選択回路の断面図 ( 図 5 の A - A 方向の断面図 ) である。

【 図 7 】 本発明の実施の形態に係る不揮発性半導体記憶装置の奇数番目のビット線の読み出し動作を説明するための等価回路図である。

【 図 8 】 本発明の実施の形態に係る不揮発性半導体記憶装置の偶数番目のビット線の読み出し動作を説明するための等価回路図である。

【 図 9 】 本発明の実施の形態の第 1 の変形例に係る不揮発性半導体記憶装置のビット線選択回路の等価回路図である。

【 図 1 0 】 本発明の実施の形態の第 1 の変形例に係る不揮発性半導体記憶装置のビット線

50

選択回路の平面図である。

【図11】本発明の実施の形態の第2の変形例に係る不揮発性半導体記憶装置のビット線選択回路の等価回路図である。

【図12】本発明の実施の形態の第2の変形例に係る不揮発性半導体記憶装置のビット線選択回路の平面図である。

【図13】本発明の実施の形態の第3の変形例に係る不揮発性半導体記憶装置の概略平面図である。

【図14】本発明の実施の形態の第3の変形例に係る不揮発性半導体記憶装置の他の概略平面図である。

【図15】本発明の実施の形態の第4の変形例に係る不揮発性半導体記憶装置のビット線選択回路の等価回路図である。

10

【図16】本発明の実施の形態の第4の変形例に係る不揮発性半導体記憶装置のビット線選択回路の断面図である。

【図17】比較例に係る不揮発性半導体記憶装置のブロック図である。

【図18】比較例に係る不揮発性半導体記憶装置の概略平面図である。

【図19】比較例に係る不揮発性半導体記憶装置のビット線選択回路の平面図である。

【符号の説明】

【0070】

1 ... 半導体基板

11, 12, ..., 1i ... 奇数ビット線選択部

20

21, 22, ..., 2i ... 偶数ビット線選択部

41, 43, 45 ... 第2主電極領域(ドレイン領域)

42, 44 ... 第1主電極領域(ソース領域)

100, 100x ... 半導体チップ

101 ... セルアレイ

102 ... ビット線選択回路

103 ... センスアンプ及びラッチ回路

104 ... カラムデコーダ

105 ... ドライバ

106 ... ロウデコーダ

30

106x ... 第1ロウデコーダ

106y ... 第2ロウデコーダ

107 ... シールド電源


108 ... I/Oバッファ

109 ... アドレスバッファ


110 ... 周辺回路

111 ... パッド列


【図1】




【図2】



【図3】




【図4】






【図5】




【図6】




- 1: 半導体基板
- 3: ゲート絶縁膜
- 41, 43, 45: 第2主電極領域
- 42, 44: 第1主電極領域
- 211: シールドノードコンタクト
- 212, 214: ビット線コンタクト
- 213, 215: センスアンプノードコンタクト


【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】



【図15】




【図16】




- 1: 半導体基板
- 3: ゲート絶縁膜
- 41,43,45: 第2主電極領域
- 42,44: 第1主電極領域
- 211: シールドノードコンタクト
- 212,214: ビット線コンタクト
- 213,215: センスアンプノードコンタクト


【図17】



【図18】



【図19】



---

フロントページの続き

(74)代理人 100098327

弁理士 高松 俊雄

(73)特許権者 598010562

東芝メモリシステムズ株式会社

神奈川県横浜市栄区笠間2-5-1 STEビル

(74)代理人 100083806

弁理士 三好 秀和

(72)発明者 櫻井 清史

神奈川県川崎市川崎区駅前本町2-5番地1 東芝マイクロエレクトロニクス株式会社内

(72)発明者 前嶋 洋

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝 マイクロエレクトロニクスセンター内

審査官 外山 毅

(56)参考文献 特開2003-109391(JP,A)

特開2002-251896(JP,A)

特開平08-255496(JP,A)

特開平11-340366(JP,A)

特開平11-176177(JP,A)

(58)調査した分野(Int.Cl., DB名)

G11C 16/00 - 16/34