



(19)中華民國智慧財產局

(12)發明說明書公告本 (11)證書號數：TW I549265 B

(45)公告日：中華民國 105 (2016) 年 09 月 11 日

(21)申請案號：104104515

(22)申請日：中華民國 104 (2015) 年 02 月 11 日

(51)Int. Cl. : H01L27/12 (2006.01)

H01L27/32 (2006.01)

(71)申請人：友達光電股份有限公司 (中華民國) AU OPTRONICS CORPORATION (TW)
新竹市新竹科學工業園區力行二路 1 號

(72)發明人：林奕呈 LIN, YI CHENG (TW) ; 陳鈺琪 CHEN, YU CHI (TW) ; 曾柏傑 TZENG, BO JIE (TW)

(74)代理人：葉璟宗；詹東穎；劉亞君

(56)參考文獻：

TW 201308610A1

TW 201403758A

TW 201440203A

TW 201447444A

TW 201504738A

審查人員：邱迺軒

申請專利範圍項數：16 項 圖式數：13 共 49 頁

(54)名稱

畫素結構及其製造方法

PIXEL STRUCTURE AND MANUFACTURING METHOD THEREOF

(57)摘要

本發明提供一種畫素結構及其製造方法。所述製造方法包括在基板上形成第一電極層以及第一絕緣層、在第一絕緣層上形成半導體層、在半導體層上形成閘絕緣圖案層以及依序形成第一導電層、第二絕緣層以及第二導電層。半導體層包括第一半導體圖案以及第二半導體圖案。第一導電層包括掃描線、第一閘極、第二閘極以及第一電容電極。第二絕緣層具有第一開口、第二開口第三開口以及第四開口。第二導電層包括第二電容電極、資料線、第一源極、第一汲極、第二源極以及第二汲極。第二電容電極、第一電容電極以及第一電極層重疊設置以構成一儲存電容器。

A pixel structure and a manufacturing method thereof are provided. The manufacturing methods includes forming a first electrode layer and a first insulating layer on a first substrate, forming a semiconductor layer on the first insulating layer, forming a gate insulating pattern layer on the semiconductor layer, and forming a first conductive layer, a second insulating layer, and a second conductive layer in sequence. The semiconductor layer includes first and second semiconductor patterns. The first conductive layer includes a scan line, a first gate electrode, a second gate electrode, and a first capacitor electrode. The second insulating layer includes first, second, third, and fourth openings. The second conductive layer includes a second capacitor electrode, a data line, first source and drain electrodes, and second source and drain electrodes. The second capacitor electrode, the first capacitor electrode, and the first electrode layer are overlapped to form a storage capacitor.

指定代表圖：




圖 11

符號簡單說明：

- 100 . . . 基板
- 110 . . . 第一電極層
- 122 . . . 第一絕緣層
- 130 . . . 半導體層
- 132 . . . 第一半導體
圖案
- 134 . . . 第二半導體
圖案
- 142 . . . 閘絕緣圖案
層
- 152 . . . 第一導電層
- 170a . . . 氧化金屬
薄層
- 180a . . . 第二絕緣
層
- 190 . . . 第二導電層
- 200 . . . 阻隔層
- 300 . . . 發光層
- 400 . . . 第二電極層
- G1 . . . 第一閘極
- G2 . . . 第二閘極
- DL . . . 資料線
- PL . . . 電源線
- CE1 . . . 第一電容
電極
- CE2 . . . 第二電容
電極
- SR1 . . . 第一源極
區
- DR1 . . . 第一汲極
區
- CR1 . . . 第一通道
區
- S1 . . . 第一源極
- D1 . . . 第一汲極
- SR2 . . . 第二源極
區

I549265

TW I549265 B

DR2 · · · 第二汲極
區
CR2 · · · 第二通道
區
S2 · · · 第二源極
D2 · · · 第二汲極
CST · · · 儲存電容
器
CN · · · 連接部
V1 · · · 第一開口
V2 · · · 第二開口
V3 · · · 第三開口
V4 · · · 第四開口
OLED · · · 有機發
光二極體

公告本

發明摘要

※ 申請案號：104104515

※ 申請日：
104. 2. 11※IPC 分類：
H01L 27/12 (2006.01)
H01L 27/32 (2006.01)

【發明名稱】畫素結構及其製造方法

PIXEL STRUCTURE AND MANUFACTURING
METHOD THEREOF

【中文】

本發明提供一種畫素結構及其製造方法。所述製造方法包括在基板上形成第一電極層以及第一絕緣層、在第一絕緣層上形成半導體層、在半導體層上形成閘絕緣圖案層以及依序形成第一導電層、第二絕緣層以及第二導電層。半導體層包括第一半導體圖案以及第二半導體圖案。第一導電層包括掃描線、第一閘極、第二閘極以及第一電容電極。第二絕緣層具有第一開口、第二開口、第三開口以及第四開口。第二導電層包括第二電容電極、資料線、第一源極、第一汲極、第二源極以及第二汲極。第二電容電極、第一電容電極以及第一電極層重疊設置以構成一儲存電容器。

【英文】

A pixel structure and a manufacturing method thereof are provided. The manufacturing methods includes forming a first electrode layer and a first insulating layer on a first substrate, forming a semiconductor layer on the first insulating layer, forming a gate insulating pattern layer on the semiconductor layer, and forming

a first conductive layer, a second insulating layer, and a second conductive layer in sequence. The semiconductor layer includes first and second semiconductor patterns. The first conductive layer includes a scan line, a first gate electrode, a second gate electrode, and a first capacitor electrode. The second insulating layer includes first, second, third, and fourth openings. The second conductive layer includes a second capacitor electrode, a data line, first source and drain electrodes, and second source and drain electrodes. The second capacitor electrode, the first capacitor electrode, and the first electrode layer are overlapped to form a storage capacitor.

【代表圖】

【本案指定代表圖】：圖 11。

【本代表圖之符號簡單說明】：

100：基板

110：第一電極層

122：第一絕緣層

130：半導體層

132：第一半導體圖案

134：第二半導體圖案

142：閘絕緣圖案層

152：第一導電層

170a：氧化金屬薄層

180a：第二絕緣層

190：第二導電層

200：阻隔層
300：發光層
400：第二電極層
G1：第一閘極
G2：第二閘極
DL：資料線
PL：電源線
CE1：第一電容電極
CE2：第二電容電極
SR1：第一源極區
DR1：第一汲極區
CR1：第一通道區
S1：第一源極
D1：第一汲極
SR2：第二源極區
DR2：第二汲極區
CR2：第二通道區
S2：第二源極
D2：第二汲極
CST：儲存電容器
CN：連接部
V1：第一開口
V2：第二開口
V3：第三開口

V4：第四開口

OLED：有機發光二極體

【本案若有化學式時，請揭示最能顯示發明特徵的化學式】：

無

105-5-23

發明專利說明書

(本說明書格式、順序，請勿任意更動)

【發明名稱】畫素結構及其製造方法

PIXEL STRUCTURE AND MANUFACTURING
METHOD THEREOF

【技術領域】

【0001】 本發明是有關於一種畫素結構及其製造方法，且特別是
有關於一種可維持高開口率的畫素結構及其製造方法。

【先前技術】

【0002】 有機發光二極體（Organic Light Emitting Diode, OLED）
面板是一種自發光的顯示裝置，其因具有廣視角、省電、簡易製
程、低成本、操作溫度廣泛、高應答速度以及全彩化等優點，而
可望成為下一代平面顯示器之主流。一般來說，有機發光二極體
面板包括多個畫素結構（pixel structure），且各畫素結構包括多個
主動元件（例如：薄膜電晶體）或被動元件（例如：電阻、電容）、
與主動元件電性連接的陰極或陽極以及位於陰極與陽極之間的有
機發光層。

【0003】 畫素結構的主動元件可利用氧化銻鎵鋅（Indium gallium
zinc oxide, IGZO）技術製造。IGZO 是一種含有銻、鎵和鋅的金屬
氧化物，其載子遷移率（mobility）是非晶矽（a-Si）的 10 倍以上。
因此可以大大提高主動元件對像素電極的充放電速率，實現更快

105-5-23

的掃描頻率(frame rate)，使動畫的播放更加流暢。目前頂閘極(Top Gate)式的畫素結構，一般會將陽極配置於主動元件以及被動元件的最上層。然而，由於此設計將會使得畫素結構中走線所佔的面積變大，進而使得開口率無法提升。另一方面，目前的畫素結構還具有一平坦層。然而，由於平坦層的存在，使得面板微型化具有一定的困難度。

【發明內容】

【0004】 本發明提供一種畫素結構及其製造方法，可增加開口率以及降低光罩數。

【0005】 本發明的畫素結構的製造方法包括在一基板上形成一第一電極層以及覆蓋部分第一電極層的第一絕緣層，在第一絕緣層上形成一半導體層，在半導體層上形成一閘絕緣圖案層以及依序形成一第一導電層、一第二絕緣層以及一第二導電層。半導體層包括一第一半導體圖案以及一第二半導體圖案。第一導電層包括一掃描線、位於第一半導體圖案上方且與掃描線連接的第一閘極、位於第二半導體圖案上方的一第二閘極以及位於第一電極層上方的一第一電容電極。第二絕緣層覆蓋第一導電層，且第二絕緣層具有暴露第一半導體圖案的第一開口以及一第二開口以及暴露出第二半導體圖案的一第三開口以及一第四開口，其中第四開口更暴露出第一電極層。第二導電層包括位於第一電容電極上方的一第二電容電極、一資料線、與資料線連接的一第一源極、

105-5-23

一第一汲極、一第二源極以及一第二汲極，其中第一源極以及第一汲極分別透過第一開口以及第二開口與第一半導體圖案電性連接，第二源極以及第二汲極分別透過第三開口以及第四開口與第二半導體圖案電性連接，第一汲極透過第二開口與第二閘極電性連接，且第二電容電極透過第四開口與第一電極層電性連接，第二電容電極、第一電容電極以及第一電極層重疊設置以構成一儲存電容器。

【0006】 本發明的畫素結構包括一基板、一第一電極層、一第一絕緣層、一半導體層、一閘絕緣圖案層、一第一導電層、一第二絕緣層以及一第二導電層。第一電極層位於基板上。第一絕緣層位於基板上且暴露出第一電極層。半導體層位於第一絕緣層上且包括一第一半導體圖案以及一第二半導體圖案。閘絕緣圖案層位於半導體層上。第一導電層包括一掃描線、位於第一半導體圖案上方且與掃描線連接的一第一閘極、位於第二半導體圖案上方的一第二閘極以及位於第一電極層上方的一第一電容電極。第二絕緣層覆蓋第一導電層，其中第二絕緣層具有一第一開口、一第二開口、一第三開口以及一第四開口。第二導電層包括位於第一電容電極上方之一第二電容電極、一資料線、與資料線連接的一第一源極、一第一汲極、一第二源極以及一第二汲極，其中第一源極以及第一汲極分別透過第一開口以及第二開口與第一半導體圖案電性連接，第二源極以及第二汲極分別透過第三開口以及第四開口與第二半導體圖案電性連接，第一汲極透過第二開口與第二

105-5-23

閘極電性連接，且第二電容電極透過第四開口與第一電極層電性連接，第二電容電極、第一電容電極以及第一電極層重疊設置以構成一儲存電容器。

【0007】 基於上述，本發明的畫素結構之第二電容電極與第一電容電極以及第一電極層重疊設置。藉由此配置可以使有機發光二極體面板中的畫素結構的電容架構是並聯形式的電容架構，可降低電容所需面積。因此，有機發光二極體面板的開口率能夠得以提升。另一方面，由於本發明的畫素結構相較於傳統畫素結構可以減少兩道製程，因而可以節省成本。

【0008】 為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

【圖式簡單說明】

【0009】

圖 1A 至圖 10A 是本發明一實施例的畫素結構製造流程上視示意圖。

圖 1B 至圖 10B 是根據圖 1A 至圖 10A 的剖線 A-A' 以及剖線 B-B' 的剖面製造流程示意圖。

圖 11 是本發明一實施例的有機發光二極體顯示面板之畫素結構的剖面圖。

圖 12 是本發明一實施例的有機發光二極體顯示面板之畫素結構的等效電路圖。

105-5-23

圖 13 是本發明另一實施例的有機發光二極體顯示面板之畫素結構的剖面圖。

【實施方式】

【0010】 圖 1A 至圖 10A 是本發明一實施例的畫素結構製造流程上視示意圖。圖 1B 至圖 10B 是根據圖 1A 至圖 10A 的剖線 A-A' 以及剖線 B-B' 的剖面製造流程示意圖。以下將依序說明本發明的畫素結構的製程流程。

【0011】 請同時參照圖 1A 以及圖 1B，提供一基板 100。基板 100 之材質可為玻璃、石英、有機聚合物、或是其它可適用的材料。緊接著，在基板 100 上形成一第一電極層 110 以及一第一絕緣材料 120。其中，在本實例中第一電極層 110 與基板 100 接觸，且第一絕緣材料 120 覆蓋第一電極層 110。第一電極層 110 可採用金屬、金屬氧化物等導電材質。第一電極層 110 可為透明或不透明導電材料。詳細來說，第一電極層 110 的形成方式例如是在基板 100 上形成一層電極材料層（未繪示出），並藉由微影以及蝕刻的製程對此電極材料層圖案化以定義出第一電極層 110。也就是說，在此步驟中，使用第一道光罩製程。在本發明中，第一電極層 110 可作為有機發光二極體面板的陽極，但本發明不限於此。另一方面，第一絕緣材料 120 的材料包含無機材料(例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層)、有機材料、或其它合適的材料、或上述之組合。

105-5-23

【0012】請同時參照圖 2A 以及圖 2B，在第一絕緣材料 120 上形成半導體層 130。半導體層 130 的形成方法例如是透過化學氣相沉積(Chemical Vapor Deposition, CVD)或是其他合適的製程，先形成半導體材料(未繪示出)，之後再透過微影與蝕刻以定義出圖案而形成半導體層 130。在此步驟中，使用第二道光罩製程。更詳細來說，如圖 2A 所示，半導體層 130 具有第一半導體圖案 132 及第二半導體圖案 134。第一半導體圖案 132 與第二半導體圖案 134 分離。半導體層 130 可為金屬氧化物半導體材料、多晶矽、非晶矽或是其它合適的半導體材料，上述金屬氧化物半導體材料例如是氧化銻
鎵鋅 (Indium-Gallium-Zinc Oxide, IGZO)、氧化鋅 (ZnO)、氧化
錫 (SnO)、氧化銻鋅 (Indium-Zinc Oxide, IZO)、氧化鎵鋅
(Gallium-Zinc Oxide, GZO)、氧化鋅錫 (Zinc-Tin Oxide, ZTO)
或氧化銻錫 (Indium-Tin Oxide, ITO)。

【0013】請同時參照圖 3A 以及圖 3B，依序在半導體層 130 上形成第二絕緣材料 140 以及導電材料 150。第二絕緣材料 140 可以與第一絕緣材料 120 為相同或不同的材料。舉例來說，第二絕緣材料 140 的材料包含無機材料(例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層)、有機材料、或其它合適的材料、或上述之組合。導電材料 150 的材質包括金屬，且其形成方法例如是透過化學氣相沉積 (Chemical Vapor Deposition, CVD) 或是其他合適的製程方法。

【0014】接著，圖案化導電材料 150、第二絕緣材料 140 以及第一

105-5-23

絕緣材料 120，以分別形成第一導電層 152、閘絕緣圖案層 142 以及第一絕緣層 122，如圖 4A 以及圖 4B 所示。本實施例是利用微影製程以及蝕刻製程先定義出第一導電層 152 以及閘絕緣圖案層 142 之後，再利用蝕刻製程以移除未被半導體層 130 以及第一導電層 152 覆蓋的第一絕緣材料 120，以形成第一絕緣層 122，所述第一絕緣層 122 暴露出第一電極層 110。值得注意的是，由於第一導電層 152 以及閘絕緣圖案層 142 是藉由同一道微影製程所定義出，亦即第一導電層 152 以及閘絕緣圖案層 142 使用相同的光罩，故第一導電層 152 以及閘絕緣圖案層 142 具有相同的圖案。在此步驟中，使用第三道光罩製程。

【0015】 承上所述，第一導電層 152 包括掃描線 SL、第一閘極 G1、第二閘極 G2、第一電容電極 CE1 以及連接部 CN。第一閘極 G1 位於第一半導體圖案 132 上方的閘絕緣圖案層 142 上且與掃描線 SL 電性連接。第二閘極 G2 是形成於第二半導體圖案 134 上方的閘絕緣圖案層 142 上。第一電容電極 CE1 是形成於第一電極層 110 上方的閘絕緣圖案層 142 上。連接部 CN 位於第一半導體圖案 132 上方的閘絕緣圖案層 142 上且與第二閘極 G2 電性連接。換言之，第一閘極 G1 以及連接部 CN 與第一半導體圖案 132 重疊設置，第二閘極 G2 與第二半導體圖案 134 重疊設置，且第一電容電極 CE1 與第一電極層 110 重疊設置。

【0016】 請同時參照圖 5A 以及圖 5B，在形成第一導電層 152 之後，更包括在第一絕緣層 122、半導體層 130、第一導電層 152 以

105-5-23

及第一電極層 110 上形成金屬薄層 160。金屬薄層 160 的材料例如是鋁或是其他金屬材料，但本發明不限於此。接著進行一退火程序使得金屬薄層 160 形成氧化金屬材料層 170，如圖 6A 以及圖 6B 所示。值得注意的是，為了更佳清楚地表示各元件之間的配置，因此在圖 5A 以及圖 6A 上視圖中並未繪示出金屬薄層 160 以及氧化金屬材料層 170。

【0017】 請再次參照圖 6A 以及圖 6B，在上述退火程序之中，於金屬薄層 160 和半導體層 130 接觸的區域處，金屬薄層 160 中的金屬原子會與半導體層 130 反應以使得該處的導電度提高，以形成第一源極區 SR1、第一汲極區 DR1、第二源極區 SR2 以及第二汲極區 DR2。而位於第一源極區 SR1 與第一汲極區 DR1 之間的半導體層 130 則形成第一通道區 CR1，第二源極區 SR2 以及第二汲極區 DR2 之間的半導體層 130 則形成第二通道區 CR2。換言之，在本實施例中，第一半導體圖案 132 具有第一源極區 SR1、第一汲極區 DR1 以及第一通道區 CR1，且第二半導體圖案 134 具有第二源極區 SR2、第二汲極區 DR2 以及第二通道區 CR2。另外，氧化金屬材料層 170 可作為絕緣層，以提供第一導電層 152 與後續製程所形成的金屬層之間的絕緣。

【0018】 請同時參照圖 7A 以及圖 7B，在氧化金屬材料層 170 上形成第二絕緣材料層 180。第二絕緣材料層 180 的材料可以與閘絕緣圖案層 142 以及第一絕緣層 122 為相同或不同的材料。舉例來說，第二絕緣材料層 180 的材料包含無機材料（例如：氧化矽、

105-5-23

氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層)、有機材料、或其它合適的材料、或上述之組合，但本發明不限於此。

【0019】緊接著，請同時參照圖 8A 以及圖 8B，對第二絕緣材料層 180 以及氧化金屬材料層 170 進行一微影蝕刻製程，以形成具有第一開口 V1、第二開口 V2、第三開口 V3 以及第四開口 V4 的氧化金屬薄層 170a 以及第二絕緣層 180a。第一開口 V1 暴露出第一源極區 SR1，第二開口 V2 暴露出第一汲極區 DR1 以及部分的第一導電層 152 (連接部 CN)，第三開口 V3 暴露出第二源極區 SR2，且第四開口 V4 暴露出第二汲極區 DR2 以及第一電極層 110。值得注意的是，在此步驟中，所使用的是第四道光罩製程。

【0020】請同時參照圖 9A 以及圖 9B，在第二絕緣層 180a 上形成第二導電層 190。第二導電層 190 包括資料線 DL、第一源極 S1、第一汲極 D1、第二電容電極 CE2、第二源極 S2、第二汲極 D2 以及電源線 PL。第二導電層 190 的形成方法例如是先形成一層導電材料層(未繪示出)再加以圖案化，而此為第五道光罩製程。資料線 DL 與第一源極 S1 電性連接，第二汲極 D2 與第二電容電極 CE2 電性連接，且第二源極 S2 與電源線 PL 電性連接。第一源極 S1 透過第一開口 V1 與第一半導體圖案 132 的第一源極區 SR1 連接。第一汲極 D1 透過第二開口 V2 與連接部 CN (第一導電層 152) 以及第一半導體圖案 132 的第一汲極區 DR1 連接。第二源極 S2 透過第三開口 V3 與第二半導體圖案 134 的第二源極區 SR2 連接。

105-5-23

第二汲極 D2 透過第四開口 V4 與第二半導體圖案 134 的第二汲極區 DR2 以及第一電極層 110 電性連接。承上所述，由於第一汲極 D1 透過第二開口 V2 與連接部 CN 連接，且連接部 CN 與第一電容電極 CE1 以及第二閘極 G2 皆電性連接，因此第一汲極 D1 實質上是透過第二開口 V2 以及連接部 CN 與第一電容電極 CE1 以及第二閘極 G2 電性連接。另一方面，第二電容電極 CE2 與第一電容電極 CE1 以及第一電極層 110 重疊設置，以構成一儲存電容器 CST。詳細來說，第二電容電極 CE2 與第一電容電極 CE1 之間形成耦合電容，且第一電容電極 CE1 與第一電極層 110 之間也會形成耦合電容，而儲存電容器 CST 即為此兩個耦合電容加總所形成。

【0021】 請參照圖 10A 以及圖 10B，在第二導電層 190 上形成阻隔層 200，且藉由第六道光罩的製程，使得阻隔層 200 暴露出第一電極層 110。阻隔層 200 的材料包括無機材料或是有機材料。在本實施例中，阻隔層 200 是有機材料，且阻隔層 200 是藉由塗佈法 (coating) 所形成，因此具有平坦表面。詳細來說阻隔層 200 使用的有機材料可以是酚醛清漆 (Novolac)、聚醯亞胺 (Polyimide；PI) 或是壓克力 (Acrylic) 等。接著，在被阻隔層 200 暴露的第一電極層 110 上形成發光層 300。發光層 300 可為紅色有機發光圖案、綠色有機發光圖案、藍色有機發光圖案或是混合各頻譜的光產生的不同顏色(例如白、橘、紫、…等)發光圖案，但本發明不限於此。

【0022】 請參照圖 11，接著在發光層 300 以及阻隔層 200 上形成

105-5-23

第二電極層 400。第二電極層 400 的材料可採用金屬或金屬氧化物等導電材質。在本發明中，第二電極層 400 可作為有機發光二極體面板的陰極，但本發明不限於此。換言之，第一電極層 110、發光層 300 以及第二電極層 400 構成有機發光二極體 OLED。

【0023】以上述製程所形成的畫素結構如圖 11 所示，且圖 12 是本發明一實施例的有機發光二極體顯示面板之畫素結構的等效電路圖。請同時參照圖 11 以及圖 12，第一電極層 110 位於基板 100 上。第一絕緣層 122 位於基板 100 上且暴露出第一電極層 110。半導體層 130 位於第一絕緣層 122 上且包括第一半導體圖案 132 以及第二半導體圖案 134。閘絕緣圖案層 142 位於半導體層 130 上。第一導電層 152 包括掃描線 SL、位於第一半導體圖案 132 上方的閘絕緣圖案層 142 上且與掃描線 SL 連接的第一閘極 G1、位於第二半導體圖案 134 上方的閘絕緣圖案層 142 上的第二閘極 G2、位於第一半導體圖案 132 上方的閘絕緣圖案層 142 上且與第二閘極 G2 電性連接的連接部 CN 以及位於第一電極層 110 上方的閘絕緣圖案層上的第一電容電極 CE1。第二絕緣層 180a 覆蓋第一導電層 152 且具有第一開口 V1、第二開口 V2、第三開口 V3 以及第四開口 V4。第二導電層 190 包括位於第一電容電極 CE1 上方的第二電容電極 CE2、資料線 DL、與資料線 DL 連接第一源極 S1、第一汲極 D1、第二源極 S2、第二汲極 D2 以及與第二源極 S2 電性連接的電源線 PL。第一源極 S1、第一汲極 D1 以及第一閘極 G1 構成第一主動元件 T1，第二源極 S2、第二汲極 D2 以及第二閘極 G2

105-5-23

構成第二主動元件 T2。第一源極 S1 以及第一汲極 D1 分別透過第一開口 V1 以及第二開口 V2 與第一半導體圖案 132 電性連接，第二源極 S2 以及第二汲極 D2 分別透過第三開口 V3 以及第四開口 V4 與第二半導體圖案 134 電性連接。第一汲極 D1 透過第二開口 V2 以及連接部 CN 與第一電容電極 CE1 以及第二閘極 G2 電性連接，且第二電容電極 CE2 透過第四開口 V4 與第一電極層 110 電性連接。第二電容電極 CE2、第一電容電極 CE1 以及第一電極層 110 重疊設置以構成一儲存電容器 CST。阻隔層 200 位於第二導電層 190 上且暴露出第一電極層 110。發光層 300 位於被暴露的第一電極層 110 上。第二電極層 400 位於發光層 300 上並遮蓋阻隔層 200 以及發光層 300。

【0024】承上所述，在本實施例的畫素結構中，第二電容電極 CE2 與第一電容電極 CE1 以及第一電極層 110 重疊設置，因此可形成並聯的電容架構，以降低電容所需面積。藉此，本實施例的畫素結構能夠提高開口率。除此之外，由於第一導電層 152、閘絕緣圖案層 142 以及第一絕緣層 122 是藉由同一道光罩製程同時定義，因此可以減少光罩的使用。換言之，本實施例能夠減少光罩的製程數目。另一方面，本實施例的阻障層 200 為平坦有機材料，故可以免去另外傳統畫素結構中平坦層的設置，藉此達到面板微型化的目的。

【0025】圖 13 是本發明另一實施例的有機發光二極體顯示面板之畫素結構的剖面圖。請參照圖 13，本實施例之有機發光二極體顯

105-5-23

示面板之畫素結構與圖 11 之畫素結構面板相似，因此相同的元件以相同的標號表示，且不再重複說明。本實施例與圖 11 的實施例的不同點在於，在本實施例中，阻障層 200 的材料為無機材料。舉例來說，無機材料例如是氧化矽 (SiO_x)、氮化矽或是其他的無機材料，但本發明不限於此。在本實施例中，無機材料之阻障層 200 是順應性地覆蓋在所形成的結構表面上，因此不會具有平坦之表面。

【0026】 類似於圖 11 的實施例，在本實施例的畫素結構中，第二電容電極 CE2 與第一電容電極 CE1 以及第一電極層 110 重疊設置，因此可形成並聯的電容架構以降低電容所需面積。藉此，本實施例的畫素結構能夠提高開口率。除此之外，由於閘絕緣圖案層 142、第一導電層 152 以及第一絕緣層 122 是藉由同一道光罩製程同時定義，因此可以減少光罩的使用。換言之，本實施例能夠減少光罩的製程數目。另一方面，本實施例的阻障層 200 為無機材料，故增加阻水力。藉由提升畫素結構的阻水能力，在畫素結構中的薄膜電晶體的穩定度以及信賴度亦能得到提升。除此之外，由於在本實施例中可以免去平坦層的設置，故阻隔層 200 的材料選擇上不會受到平坦層的限制，因此相較於傳統的畫素結構，本實施例的阻隔層 200 的材料選擇上能更加地有彈性。

【0027】 綜上所述，本發明的畫素結構的第一膜層為第一電極層，且第二電容電極與第一電容電極以及第一電極層重疊設置。藉由此配置可以使有機發光二極體面板中的畫素結構的電容架構

105-5-23

變成並聯電容架構，以降低電容所需面積。因此，有機發光二極體面板的開口率能夠得以提升。另一方面，由於本發明的畫素結構將第一電極層作為第一膜層，並藉由開口使得後續膜層得以與第一膜層電性連接，故相較於一般並聯電容架構能夠至少減少兩道製程，節省成本。除此之外，由於本發明的畫素結構將阻隔層同時作為平坦層，故能省去額外平坦層的設置，且增加阻隔層材料選擇的彈性。

【0028】 雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

【符號說明】

【0029】

100：基板

110：第一電極層

120：第一絕緣材料

122：第一絕緣層

130：半導體層

132：第一半導體圖案

134：第二半導體圖案

140：第二絕緣材料

105-5-23

142：閘絕緣圖案層

150：導電材料

152：第一導電層

160：金屬薄層

170：氧化金屬材料層

170a：氧化金屬薄層

180：第二絕緣材料層

180a：第二絕緣層

190：第二導電層

200：阻隔層

300：發光層

400：第二電極層

G1：第一閘極

G2：第二閘極

SL：掃描線

DL：資料線

PL：電源線

CE1：第一電容電極

CE2：第二電容電極

SR1：第一源極區

DR1：第一汲極區

CR1：第一通道區

105-5-23

S1：第一源極

D1：第一汲極

SR2：第二源極區

DR2：第二汲極區

CR2：第二通道區

S2：第二源極

D2：第二汲極

CST：儲存電容器

CN：連接部

V1：第一開口

V2：第二開口

V3：第三開口

V4：第四開口

T1：第一主動元件

T2：第二主動元件

OLED：有機發光二極體

申請專利範圍

1. 一種畫素結構的製造方法，包括：

在一基板上形成一第一電極層；

在該基板上形成一第一絕緣層，覆蓋部分該第一電極層；

在該第一絕緣層上形成一半導體層，其中該半導體層包括一
第一半導體圖案以及一第二半導體圖案；

在該半導體層上形成一閘絕緣圖案層；

在該閘絕緣圖案層上形成一第一導電層，其中該第一導電層
包括一掃描線、位於該第一半導體圖案的上方且與該掃描線連接
的一第一閘極、位於該第二半導體圖案上方的一第二閘極以及位
於該第一電極層上方的一第一電容電極；

形成一第二絕緣層，覆蓋該第一導電層，且該第二絕緣層具
有暴露該第一半導體圖案的一第一開口以及一第二開口以及暴露
出該第二半導體圖案的一第三開口以及一第四開口，其中該第四
開口更暴露出該第一電極層；以及

形成一第二導電層，該第二導電層包括位於該第一電容電極
上方的一第二電容電極、一資料線、與該資料線連接的一第一源
極、一第一汲極、一第二源極以及一第二汲極，其中該第一源極
以及該第一汲極分別透過該第一開口以及該第二開口與該第一半
導體圖案電性連接，該第二源極以及該第二汲極分別透過該第三
開口以及該第四開口與該第二半導體圖案電性連接，該第一汲極
透過該第二開口與該第二閘極電性連接，且該第二電容電極透過

該第四開口與該第一電極層電性連接，該第二電容電極、該第一電容電極以及該第一電極層重疊設置以構成一儲存電容器。

2. 如申請專利範圍第 1 項所述的畫素結構的製造方法，更包括：

在該第二導電層上形成一阻隔層，以暴露出該第一電極層；

在被暴露的該第一電極層上形成一發光層；

在該發光層上形成一第二電極層。

3. 如申請專利範圍第 2 項所述的畫素結構的製造方法，其中該阻隔層包括一無機材料。

4. 如申請專利範圍第 2 項所述的畫素結構的製造方法，其中該阻隔層包括一平坦有機材料。

5. 如申請專利範圍第 1 項所述的畫素結構的製造方法，其中該第二導電層更包括一電源線，與該第二源極電性連接。

6. 如申請專利範圍第 1 項所述的畫素結構的製造方法，其中在形成該第一導電層之後，更包括：

在該第一導電層上形成一金屬薄層；

進行一退火程序，以使與該金屬薄層接觸的該第一半導體圖案形成一第一源極區以及一第一汲極區，使與該金屬薄層接觸的該第二半導體圖案形成一第二源極區以及一第二汲極區，並同時使該金屬薄層形成一氧化金屬材料層；以及

圖案化該氧化金屬材料層，以形成一氧化金屬薄層，其中該氧化金屬薄層對應該第一開口以及該第二開口分別暴露出該第一

源極區以及該第一汲極區，對應該該第三開口以及該第四開口分別暴露出該第二源極區以及該第二汲極區。

7. 如申請專利範圍第 1 項所述的畫素結構的製造方法，其中形成該閘絕緣圖案層以及該第一導電層的方法包括：

依序形成一絕緣材料以及一導電材料；以及

同時圖案化該導電材料以及該絕緣材料，以定義出該閘絕緣圖案層以及該第一導電層。

8. 如申請專利範圍第 1 項所述的畫素結構的製造方法，其中形成該第一絕緣層、該半導體層、該閘絕緣圖案層以及該第一導電層的方法包括：

在該基板上形成一第一絕緣材料，以覆蓋該第一電極層；

在該絕緣材料上形成該半導體層；

在該半導體層上依序形成一第二絕緣材料以及一導電材料；

同時圖案化該導電材料、以及該第二絕緣材料，以定義出該閘絕緣圖案層以及該第一導電層，並同時移除未被該半導體層以及該第一導電層覆蓋的該第一絕緣材料，以形成暴露出該第一電極層的該第一絕緣層。

9. 一種畫素結構，包括：

一第一電極層，位於一基板上；

一第一絕緣層，位於該基板上且暴露出該第一電極層；

一半導體層，位於該第一絕緣層上且包括一第一半導體圖案以及一第二半導體圖案；

一閘絕緣圖案層，位於該半導體層上；

一第一導電層，位於該閘絕緣圖案層上，其中該第一導電層包括一掃描線、位於該第一半導體圖案的上方且與該掃描線連接的一第一閘極、位於該第二半導體圖案上方的一第二閘極以及位於該第一電極層上方的一第一電容電極；

一第二絕緣層，覆蓋該第一導電層，其中該第二絕緣層具有一第一開口、一第二開口、一第三開口以及一第四開口；以及

一第二導電層，該第二導電層包括位於該第一電容電極上方的一第二電容電極、一資料線、與該資料線連接的一第一源極、一第一汲極、一第二源極以及一第二汲極，其中該第一源極以及該第一汲極分別透過該第一開口以及該第二開口與該第一半導體圖案電性連接，該第二源極以及該第二汲極分別透過該第三開口以及該第四開口與該第二半導體圖案電性連接，該第一汲極透過該第二開口與該第二閘極電性連接，且該第二電容電極透過該第四開口與該第一電極層電性連接，該第二電容電極、該第一電容電極以及該第一電極層重疊設置以構成一儲存電容器。

10. 如申請專利範圍第 9 項所述的畫素結構，更包括：

一阻隔層，位於該第二導電層上且暴露出該第一電極層；
一發光層，位於被暴露的該第一電極層上；以及
一第二電極層，位於該發光層上。

11. 如申請專利範圍第 10 項所述的畫素結構，其中該阻隔層包括一無機材料。

12. 如申請專利範圍第 10 項所述的畫素結構，其中該阻隔層包括一平坦有機材料。
13. 如申請專利範圍第 9 項所述的畫素結構，其中該第二導電層更包括一電源線，與該第二源極電性連接。
14. 如申請專利範圍第 9 項所述的畫素結構，更包括一氧化金屬薄層，位於該第二絕緣層以該半導體層之間。
15. 如申請專利範圍第 14 項所述的畫素結構，其中：
該第一半導體圖案具有一第一源極區以及一第一汲極區，
該第二半導體圖案具有一第二源極區以及一第二汲極區，
該氧化金屬薄層未覆蓋部分之該第一源極區、部分之該第一汲極區、部分之該第二源極區以及部分之該第二汲極區，且該第一源極和該第一汲極分別透過該第一開口以及該第二開口與該第一源極區以及該第一汲極區電性連接，該第二源極和該第二汲極分別透過該第三開口以及該第四開口與該第二源極區以及該第二汲極區電性連接。
16. 如申請專利範圍第 9 項所述的畫素結構，其中該閘絕緣圖案層以及該第一導電層具有相同的圖案。

I549265

圖式




圖 1A





圖 1B



130 {
132
134

圖 2A




圖 2B




圖 3A





圖 3B



$130 \left\{ \begin{array}{l} 132 \\ 134 \end{array} \right.$
 $152 \left\{ \begin{array}{l} SL \\ G1 \\ G2 \\ CE1 \\ CN \end{array} \right.$

圖 4A





圖 4B

$$130 \left\{ \begin{array}{l} 132 \\ 134 \end{array} \right. \quad 152 \left\{ \begin{array}{l} CE1 \\ G1 \\ G2 \\ CN \end{array} \right.$$



130 { **132**
 134 **152** { **SL**
 G1
 G2
 CE1
 CN

圖 5A




圖 5B




圖 6A




圖 6B




圖 7A




圖 7B




圖 8A





圖 8B



$130 \left\{ \begin{array}{l} 132 \left\{ \begin{array}{l} SR1 \\ CR1 \\ DR1 \\ SR2 \end{array} \right\} \\ 134 \left\{ \begin{array}{l} CR2 \\ DR2 \end{array} \right\} \end{array} \right\}$	$152 \left\{ \begin{array}{l} SL \\ G1 \\ G2 \\ CE1 \\ CN \end{array} \right\}$	$190 \left\{ \begin{array}{l} CE2 \\ DL \\ S1 \\ D1 \\ S2 \\ D2 \\ PL \end{array} \right\}$
--	---	---

圖 9A






圖 9B



130	{	132	{	CE2
	SR1	CR1	DL	
	DR1		S1	
134	{	152	{	D1
	SR2	CE1	G1	S2
	CR2	G2		D2
	DR2	CN		PL

圖 10A




圖 10B





圖 11



$T_1 \left\{ \begin{array}{l} S_1 \\ G_1 \\ D_1 \end{array} \right.$ $T_2 \left\{ \begin{array}{l} S_2 \\ G_2 \\ D_2 \end{array} \right.$ $CST \left\{ \begin{array}{l} CE_1 \\ CE_2 \end{array} \right.$

圖 12




圖 13

OLED	$\left\{ \begin{array}{l} 400 \\ 300 \\ 110 \end{array} \right.$	$\left\{ \begin{array}{l} SR1 \\ CR1 \\ DR1 \end{array} \right.$	$\left\{ \begin{array}{l} CE2 \\ DL \\ S1 \end{array} \right.$
CST	$\left\{ \begin{array}{l} CE1 \\ CE2 \\ 110 \end{array} \right.$	$\left\{ \begin{array}{l} 132 \\ 130 \end{array} \right.$	$\left\{ \begin{array}{l} 190 \\ S1 \\ D1 \\ S2 \\ D2 \\ PL \end{array} \right.$
		$\left\{ \begin{array}{l} CE1 \\ CR2 \\ DR2 \end{array} \right.$	