## (12) 特許公報(B2)

(11)特許番号

## 特許第5061538号

(P5061538)

(45) 発行日 平成24年10月31日(2012.10.31)

(19) 日本国特許庁(JP)

(24) 登録日 平成24年8月17日 (2012.8.17) (51) Int. CL. FΤ HO1L 27/06 311B (2006,01) HO1L 27/06 HO1L 21/8234 (2006.01) HO1L 27/06 102AHO1L 29/78 (2006.01) HO1L 29/78 301D HO1L 21/336 (2006.01) HO1L 29/78 301K HO1L 27/04 (2006.01) HO1L 27/04 н 請求項の数 19 (全 21 頁) 最終頁に続く ||(73)特許権者 000004260 (21) 出願番号 特願2006-237766 (P2006-237766) (22) 出願日 平成18年9月1日(2006.9.1) 株式会社デンソー (65) 公開番号 特開2008-60468 (P2008-60468A) 愛知県刈谷市昭和町1丁目1番地 ||(74)代理人 100106149 (43) 公開日 平成20年3月13日 (2008.3.13) 平成20年12月16日 (2008.12.16) 審査請求日 弁理士 矢作 和行 (74)代理人 100121991 弁理士 野々部 泰平 (72)発明者 高橋 茂樹 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 |(72)発明者 中野 敬志 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 最終頁に続く

(54) 【発明の名称】半導体装置

(57)【特許請求の範囲】

【請求項1】

半導体基板の表層部に、横型MOSトランジスタ、ツェナーダイオードおよび容量素子 が形成されてなる半導体装置であって、

前記ツェナーダイオードと前記容量素子が、前記横型MOSトランジスタのドレインと ゲートの間に直列接続されてなる半導体装置において、

前記横型MOSトランジスタが、

第1導電型の半導体層を有した前記半導体基板と、前記半導体層の表層部に形成された 第2導電型のベース領域と、前記ベース領域の表層部に形成された第1導電型のソース領 域と、前記半導体層の表層部において、前記ベース領域から離間するように配置された第 1 導電型で当該半導体層よりも高濃度の付加第1導電型ウエル領域と、前記付加第1導電 型ウエル領域の表層部に形成された第1導電型で当該付加第1導電型ウエル領域より高濃 度であるドレイン領域と、前記ソース領域と前記付加第1導電型ウエル領域の間に位置す る前記ベース領域をチャネル領域とし、該チャネル領域上に形成されたゲート絶縁膜と、 前記ゲート絶縁膜上に形成されたゲート電極と、前記ソース領域に接続されたソース電極 と、前記ドレイン領域に接続されたドレイン電極とを備えてなり、

前記付加第1導電型ウエル領域の表層部に、前記ドレイン領域から離間するように第2 導電型拡散領域が形成され、

前記ツェナーダイオードが、前記第2導電型拡散領域と前記付加第1導電型ウエル領域 の界面をPN接合面とするツェナーダイオードとして構成されてなり、

<u>前記第2導電型拡散領域が、前記ベース領域と同時形成されてなる</u>ことを特徴とする半 導体装置。

【請求項2】

<u>半導体基板の表層部に、横型MOSトランジスタ、ツェナーダイオードおよび容量素子</u>が形成されてなる半導体装置であって、

<u>前記ツェナーダイオードと前記容量素子が、前記横型MOSトランジスタのドレインと</u> ゲートの間に直列接続されてなる半導体装置において、

前記横型MOSトランジスタが、

第1導電型の半導体層を有した前記半導体基板と、前記半導体層の表層部に形成された 第2導電型のベース領域と、前記ベース領域の表層部に形成された第1導電型のソース領 域と、前記半導体層の表層部において、前記ベース領域から離間するように配置された第 1導電型で当該半導体層よりも高濃度の付加第1導電型ウエル領域と、前記付加第1導電 型ウエル領域の表層部に形成された第1導電型で当該付加第1導電型ウエル領域より高濃 度であるドレイン領域と、前記ソース領域と前記付加第1導電型ウエル領域の間に位置す る前記ベース領域をチャネル領域とし、該チャネル領域上に形成されたゲート絶縁膜と、 前記ゲート絶縁膜上に形成されたゲート電極と、前記ソース領域に接続されたソース電極 と、前記ドレイン領域に接続されたドレイン電極とを備えてなり、

\_\_\_前記付加第1導電型ウエル領域の表層部に、前記ドレイン領域から離間するように第2 導電型拡散領域が形成され、

<u>前記ソース領域の下部に接するように、前記ベース領域内に、第2</u>導電型で当該ベース 領域より高濃度の付加ベース領域が形成され、

<u>前記第2導電型拡散領域が、前記付加ベース領域と同時形成されてなる</u>ことを特徴とする半導体装置。

【請求項3】

<u>半導体基板の表層部に、横型MOSトランジスタ、ツェナーダイオードおよび容量素子</u>が形成されてなる半導体装置であって、

<u>前記ツェナーダイオードと前記容量素子が、前記横型MOSトランジスタのドレインと</u> ゲートの間に直列接続されてなる半導体装置において、

前記横型MOSトランジスタが、

第1導電型の半導体層を有した前記半導体基板と、前記半導体層の表層部に形成された 第2導電型のベース領域と、前記ベース領域の表層部に形成された第1導電型のソース領 域と、前記半導体層の表層部において、前記ベース領域から離間するように配置された第 1導電型で当該半導体層よりも高濃度の付加第1導電型ウエル領域と、前記付加第1導電 型ウエル領域の表層部に形成された第1導電型で当該付加第1導電型ウエル領域より高濃 度であるドレイン領域と、前記ソース領域と前記付加第1導電型ウエル領域の間に位置す る前記ベース領域をチャネル領域とし、該チャネル領域上に形成されたゲート絶縁膜と、 前記ゲート絶縁膜上に形成されたゲート電極と、前記ソース領域に接続されたソース電極 と、前記ドレイン領域に接続されたドレイン電極とを備えてなり、

前記付加第1導電型ウエル領域の表層部に、前記ドレイン領域から離間するように第2 導電型拡散領域が形成され、

\_\_\_\_\_前記ツェナーダイオードが、前記第2導電型拡散領域と前記付加第1導電型ウエル領域の界面をPN接合面とするツェナーダイオードとして構成されてなり、

<u>前記ソース領域に隣接して、前記ベース領域の表層部に、第2導電型で当該ベース領域</u> より高濃度のコンタクト領域が形成され、

<u>前記第2導電型拡散領域が、前記コンタクト領域と同時形成されてなる</u>ことを特徴とする半導体装置。

【請求項4】

半導体基板の表層部に、横型MOSトランジスタ、ツェナーダイオードおよび容量素子 50

10

が形成されてなる半導体装置であって、

<u>前記ツェナーダイオードと前記容量素子が、前記横型MOSトランジスタのドレインと</u> ゲートの間に直列接続されてなる半導体装置において、

前記横型MOSトランジスタが、

第1導電型の半導体層を有した前記半導体基板と、前記半導体層の表層部に形成された 第2導電型のベース領域と、前記ベース領域の表層部に形成された第1導電型のソース領 域と、前記半導体層の表層部において、前記ベース領域から離間するように配置された第 1導電型で当該半導体層よりも高濃度の付加第1導電型ウエル領域と、前記付加第1導電 型ウエル領域の表層部に形成された第1導電型で当該付加第1導電型ウエル領域より高濃 度であるドレイン領域と、前記ソース領域と前記付加第1導電型ウエル領域の間に位置す る前記ベース領域をチャネル領域とし、該チャネル領域上に形成されたゲート絶縁膜と、 前記ゲート絶縁膜上に形成されたゲート電極と、前記ソース領域に接続されたソース電極 と、前記ドレイン領域に接続されたドレイン電極とを備えてなり、

前記付加第1導電型ウエル領域の表層部に、前記ドレイン領域から離間するように第2 導電型拡散領域が形成され、

<u>前記ツェナーダイオードが、前記第2導電型拡散領域と前記付加第1導電型ウエル領域</u>の界面をPN接合面とするツェナーダイオードとして構成されてなり、

基板面内において、

<u>前記ソース領域、付加第1導電型ウエル領域、第2導電型拡散領域およびドレイン領域</u>が、短冊形状に形成され、

20

10

前記第2導電型拡散領域および前記ドレイン領域が、同じ短冊幅Wを有してなり、 前記第2導電型拡散領域および前記ドレイン領域の短冊長さをそれぞれL1,L2とし

て、L1/L2 1/5に設定されてなり、

前記第2導電型拡散領域と前記ドレイン領域の短冊長さ方向が、それぞれ、前記ソース 領域の短冊長さ方向と平行になるように、所定間隔を開けて並んで配置されてなることを 特徴とする半導体装置。

【請求項5】

<u>前記第2</u>導電型拡散領域が、前記短冊形状の付加第1導電型ウエル領域の端部に配置されてなることを特徴とする請求項4に記載半導体装置。

【請求項6】

30

40

<u>半導体基板の表層部に、横型MOSトランジスタ、ツェナーダイオードおよび容量素子</u>が形成されてなる半導体装置であって、

<u>前記ツェナーダイオードと前記容量素子が、前記横型MOSトランジスタのドレインと</u> ゲートの間に直列接続されてなる半導体装置において、

前記横型MOSトランジスタが、

第1導電型の半導体層を有した前記半導体基板と、前記半導体層の表層部に形成された 第2導電型のベース領域と、前記ベース領域の表層部に形成された第1導電型のソース領 域と、前記半導体層の表層部において、前記ベース領域から離間するように配置された第 1導電型で当該半導体層よりも高濃度の付加第1導電型ウエル領域と、前記付加第1導電 型ウエル領域の表層部に形成された第1導電型で当該付加第1導電型ウエル領域より高濃 度であるドレイン領域と、前記ソース領域と前記付加第1導電型ウエル領域の間に位置す る前記ベース領域をチャネル領域とし、該チャネル領域上に形成されたゲート絶縁膜と、 前記ゲート絶縁膜上に形成されたゲート電極と、前記ソース領域に接続されたソース電極 と、前記ドレイン領域に接続されたドレイン電極とを備えてなり、

\_\_\_前記付加第1導電型ウエル領域の表層部に、前記ドレイン領域から離間するように第2 導電型拡散領域が形成され、

<u>前記ツェナーダイオードが、前記第2導電型拡散領域と前記付加第1導電型ウエル領域</u>の界面をPN接合面とするツェナーダイオードとして構成されてなり、

\_\_\_前記第2導電型拡散領域が、複数の領域に分割形成されてなることを特徴とする<u>半</u>導体 装置。 【請求項7】

前記複数の領域が、それぞれ異なる不純物濃度を有してなり、

前記複数の各領域に、それぞれ異なる容量値の前記容量素子が直列接続されてなること を特徴とする請求項6に記載の半導体装置。

【請求項8】

半導体基板の表層部に、横型MOSトランジスタ、ツェナーダイオードおよび容量素子 が形成されてなる半導体装置であって、

前記ツェナーダイオードと前記容量素子が、前記横型MOSトランジスタのドレインと ゲートの間に直列接続されてなる半導体装置において、

前記横型MOSトランジスタが、

10

第1導電型の半導体層を有した前記半導体基板と、前記半導体層の表層部に形成された 第2導電型のベース領域と、前記ベース領域の表層部に形成された第1導電型のソース領 域と、前記半導体層の表層部において、前記ベース領域から離間するように配置された第 1 導電型で当該半導体層よりも高濃度の付加第1導電型ウエル領域と、前記付加第1導電 型ウエル領域の表層部に形成された第1導電型で当該付加第1導電型ウエル領域より高濃 度であるドレイン領域と、前記ソース領域と前記付加第1導電型ウエル領域の間に位置す る前記ベース領域をチャネル領域とし、該チャネル領域上に形成されたゲート絶縁膜と、 前記ゲート絶縁膜上に形成されたゲート電極と、前記ソース領域に接続されたソース電極 と、前記ドレイン領域に接続されたドレイン電極とを備えてなり、

20 前記付加第1導電型ウエル領域の表層部に、前記ドレイン領域から離間するように第2 導電型拡散領域が形成され、

前記ツェナーダイオードが、前記第2導電型拡散領域と前記付加第1導電型ウエル領域 の界面をPN接合面とするツェナーダイオードとして構成されてなり、

前記ゲート電極が、前記第2導電型拡散領域の少なくとも一部を覆うように、一体形成 されてなり、

前記容量素子が、前記ゲート電極と前記第2導電型拡散領域間の容量で構成されてなる ことを特徴とする半導体装置。

【請求項9】

前記ゲート電極が、

30 前記ソース領域から前記半導体層に至る領域を覆う第1ゲート電極と、前記半導体層か ら前記付加第1導電型ウエル領域に至る領域を覆う第2ゲート電極とからなることを特徴 とする請求項1乃至8のいずれか一項に記載の半導体装置。

【請求項10】

半導体基板の表層部に、横型MOSトランジスタ、ツェナーダイオードおよび容量素子 が形成されてなる半導体装置であって、

前記ツェナーダイオードと前記容量素子が、前記横型MOSトランジスタのドレインと ゲートの間に直列接続されてなる半導体装置において、

前記横型MOSトランジスタが、

第1導電型の半導体層を有した前記半導体基板と、前記半導体層の表層部に形成された 第2導電型のベース領域と、前記ベース領域の表層部に形成された第1導電型のソース領 域と、前記半導体層の表層部において、前記ベース領域から離間するように配置された第 1 導電型で当該半導体層よりも高濃度の付加第1導電型ウエル領域と、前記付加第1導電 型ウエル領域の表層部に形成された第1導電型で当該付加第1導電型ウエル領域より高濃 度であるドレイン領域と、前記ソース領域と前記付加第1導電型ウエル領域の間に位置す る前記ベース領域をチャネル領域とし、該チャネル領域上に形成されたゲート絶縁膜と、 前記ゲート絶縁膜上に形成されたゲート電極と、前記ソース領域に接続されたソース電極 と、前記ドレイン領域に接続されたドレイン電極とを備えてなり、

前記付加第1導電型ウエル領域の表層部にトレンチが形成され、前記ドレイン領域から 離間するように前記トレンチの側壁および底面周りに第2導電型拡散領域が形成され、 前記ツェナーダイオードが、前記付加第1導電型ウエル領域と前記第2導電型拡散領域

の界面をPN接合面とするツェナーダイオードとして構成されてなり、

前記ゲート電極が、絶縁膜を介して、前記トレンチを埋め込むように一体形成されてな り、

前記容量素子が、前記ゲート電極と前記第2導電型拡散領域間の容量で構成されてなる ことを特徴とする半導体装置。

【請求項11】

前記第1導電型が、N導電型であり、前記第2導電型が、P導電型であることを特徴と する請求項1乃至10のいずれか一項に記載の半導体装置。

【請求項12】

10 前記半導体基板が、埋め込み酸化膜を有するSOI構造の半導体基板であることを特徴 とする請求項1乃至11のいずれか一項に記載の半導体装置。

【請求項13】

前記容量素子が、前記半導体基板上に形成されたポリシリコン層間の容量で構成されて なることを特徴とする請求項1乃至7のいずれか一項に記載の半導体装置。

【請求項14】

前記容量素子が、前記半導体基板上に形成された金属配線層間の容量で構成されてなる ことを特徴とする請求項1乃至7のいずれか一項に記載の半導体装置。

【請求項15】

前記容量素子が、前記半導体基板上に形成されたポリシリコン層と金属配線層間の容量 で構成されてなることを特徴とする請求項1乃至7のいずれか一項に記載の半導体装置。 【請求項16】

20

50

前記容量素子が、前記半導体基板の表層部に形成された拡散層と半導体基板上に形成さ れたポリシリコン層または金属配線層間の容量で構成されてなることを特徴とする請求項 1乃至7のいずれか一項に記載の半導体装置。

【請求項17】

前記容量素子が、前記半導体基板に形成されたPN接合の接合容量で構成されてなるこ とを特徴とする請求項1乃至7のいずれか一項に記載の半導体装置。

【請求項18】

前記容量素子の容量値が、前記横型MOSトランジスタにおけるゲート・ドレイン間の 30 寄生容量値の1/2より大きいことを特徴とする請求項1乃至17のいずれか一項に記載 の半導体装置。

【請求項19】

前記半導体基板が、埋め込み酸化膜を有するSOI構造の半導体基板であり、

前記横型MOSトランジスタおよび前記ツェナーダイオードが、前記埋め込み酸化膜に 達する絶縁分離トレンチにより、互いに絶縁分離されてなることを特徴とする請求項1乃 至18のいずれか一項に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

[0001]

40 本発明は、半導体基板の表層部に横型MOSトランジスタ素子が形成されてなる半導体 装置に関する。

【背景技術】

[0002]

半導体基板の表層部に横型MOSトランジスタ素子が形成されてなる半導体装置および その製造方法が、例えば、特開2001-352707号公報(特許文献1)に開示され ている。

[0003]

図10は、特許文献1に開示ざれた半導体装置で、半導体装置100の模式的な断面図 である。図10に示す半導体装置100は、p型シリコン基板2、絶縁層3、n型層1か らなるSOI基板に形成されている。半導体装置100においては、n+型ドレイン領域 5を囲むように、 n 型層 1 よりも高濃度に形成され、 n + 型ドレイン領域 5 に近づくほど 高濃度となる n 型領域 6 が配置されている。さらに、 n + 型ソース領域 8 に隣接配置され る p + 型コンタクト領域 9 が、 n + 型ソース領域 8 の下部まで入り込むように形成されて いる。尚、図10において、符号 4 は L O C O S 酸化膜、符号 1 0 はゲート絶縁膜、符号 11はゲート電極、符号 12 は層間絶縁膜、符号 13 はソース電極、符号 14 はドレイン 電極である。

【 0 0 0 4 】

図10に示す半導体装置100は、n型層1の表層部にソースとドレインが配置され、 キャリアが半導体基板の横方向に流れる、横型MOSトランジスタ素子(LDMOS,La teral Diffused Metal Oxide Semiconductor)が形成された半導体装置となっている。L DMOSは、他のトランジスタ素子に較べて高速スイッチングが可能であることから、例 えばトランジスタ素子を高速でオン・オフさせるスイッチング回路やスイッチング電源に 利用される。

[0005]

ー般的に、DC-DCコンバータやインバータ等のスイッチング回路では、回路の動作 周波数を高周波化するほど、付属するインダクタンスやキャパシタンスが小さくなって、 小型化することができる。このため、できるだけ高いスイッチング速度のトランジスタ素 子が必要である。一方、トランジスタ素子を高速でスイッチングすると、その急激な電圧 変化(dV/dt)でドレイン電圧のオーバーシュート(サージ電圧)が生じ、発生ノイ ズが増大すると共にスイッチング損失も増大してしまう。

20

30

10

[0006]

スイッチング回路に適用するトランジスタ素子の上記課題を解決する半導体装置が、特開2004-6598号公報(特許文献2)に開示されている。

【0007】

図11は、特許文献2に開示ざれた半導体装置で、半導体装置90の模式的な斜視図に おいて、要部を部分的に断面で示した図である。図11に示す半導体装置90は、半導体 基板の両側にソースとドレインが配置され、キャリアが半導体基板の縦方向に流れる、縦 型MOSトランジスタ素子(VDMOS, Vertical Diffused Metal Oxide Semiconducto r)が形成された半導体装置である。図11の半導体装置90は、pベース層12に隣接 する位置に、p導電型の不純物を低濃度に含むp層14を設けることを特徴としている。 【0008】

図11の半導体装置90では、p層14の形成により、ドレイン電圧が高くなるほどゲ ート-ドレイン間容量を増大させることができ、これによってドレインでのサージ電圧の 発生を抑制している。しかしながら、p層14の形成はVDMOS構造を有する半導体装 置90において有効なものであり、LDMOS構造を有する半導体装置に同様のp層14 を形成すると、キャリア流路への影響が大きくてLDMOSの設計が困難となる。また、 半導体装置90ではキャリアが低不純物濃度のp層14を流れるために、オン抵抗が高く なってしまう。さらに、p層14の形成のみではゲート - ドレイン間容量の増加が不十分 で、サージ電圧の抑制効果も不十分である。

【特許文献1】特開2001-352707号公報

【特許文献2】特開2004-6598号公報

【発明の開示】

【発明が解決しようとする課題】

 $\begin{bmatrix} 0 & 0 & 0 & 9 \end{bmatrix}$ 

そこで、上記スイッチング回路に適用するトランジスタ素子の問題を回避するため、図 12に示す新規なスイッチング回路K1が発明された。

図12のスイッチング回路K1は、トランジスタT5のゲート電圧を切り換えることに よってトランジスタT5の主電極であるドレインD-ソースS間を導通状態と非導通状態 の間で時間的に切り換えるスイッチング回路である。スイッチング回路K1では、トラン

ジスタT5のドレインDとゲートGの間を、ツェナーダイオードDzとコンデンサCの直 列回路で接続している。これによって、ドレイン電圧が低い間は、ツェナーダイオードD zが導通せずコンデンサCの容量が寄与しない状態とされ、ドレイン電流とドレイン電圧 は高速に変化して、スイッチング損失を小さくする。ドレイン電圧が上昇すると、ツェナ ーダイオードDzが降伏し、コンデンサCの容量がD-G間に加わり、ドレイン電流とド レイン電圧は低速に変化して、サージ電圧が低く抑えられる。以上のようにして、図12 に示すスイッチング回路K1は、スイッチング損失とサージ電圧の両者を同時に抑制でき るスイッチング回路となっている。尚、上記スイッチング回路の発明については、すでに 特許出願(出願番号2006-86225)がなされている。

[0011]

本発明は、上記スイッチング回路の構成に好適な半導体装置を提供するもので、高速ス イッチングが可能な横型MOSトランジスタが形成されてなる半導体装置であって、スイ ッチング損失とサージ電圧(ノイズ)の両者を同時に抑制できる、小型で安価な半導体装 置を提供することを目的としている。

【課題を解決するための手段】

[0012]

請求項1に記載の半導体装置は、半導体基板の表層部に、横型MOSトランジスタ、ツ ェナーダイオードおよび容量素子が形成されてなる半導体装置であって、

前記ツェナーダイオードと前記容量素子が、前記横型MOSトランジスタのドレインと ゲートの間に直列接続されてなる<u>半導体装置において、前記横型MOSトランジスタが、</u> 第1導電型の半導体層を有した前記半導体基板と、前記半導体層の表層部に形成された第 2導電型のベース領域と、前記ベース領域の表層部に形成された第1導電型のソース領域 と、前記半導体層の表層部において、前記ベース領域から離間するように配置された第1 導電型で当該半導体層よりも高濃度の付加第1導電型ウエル領域と、前記付加第1導電型 ウエル領域の表層部に形成された第1導電型で当該付加第1導電型ウエル領域より高濃度 であるドレイン領域と、前記ソース領域と前記付加第1導電型ウエル領域の間に位置する 前記ベース領域をチャネル領域とし、該チャネル領域上に形成されたゲート絶縁膜と、前 記ゲート絶縁膜上に形成されたゲート電極と、前記ソース領域に接続されたソース電極と 、前記ドレイン領域に接続されたドレイン電極とを備えてなり、前記付加第1導電型ウエ ル領域の表層部に、前記ドレイン領域から離間するように第2導電型拡散領域が形成され 、前記ツェナーダイオードが、前記第2導電型拡散領域と前記付加第1導電型ウエル領域 の界面をPN接合面とするツェナーダイオードとして構成されてなり、前記第2導電型拡 散領域が、前記ベース領域と同時形成されてなることを特徴としている。

[0013]

上記半導体装置は、横型MOSトランジスタ、ツェナーダイオードおよび容量素子を一つの半導体基板に形成することで、小型の半導体装置とすることができる。また、半導体 基板の一方の表層部にソースとドレインが配置され、キャリアが半導体基板の横方向に流 れる横型MOSトランジスタは、他のトランジスタ素子に較べて高速スイッチングが可能 であり、スイッチング回路やスイッチング電源への利用に適している。

【0014】

スイッチング回路では、一般的に、高速のトランジスタ素子を用いて回路の動作周波数 を上げるほど、回路全体を小型化することができるが、スイッチングによる電圧変化(d V/dt)がより急激になるため、ドレイン電圧のオーバーシュート(サージ電圧、ノイ ズ)が増大してしまう。

[0015]

しかしながら、上記半導体装置の横型MOSトランジスタには、ドレインとゲートの間 にツェナーダイオードと容量素子が直列接続されている。このため、上記半導体装置をス イッチング回路に適用する場合、容量素子と共にドレインとゲートの間に接続されている ツェナーダイオードのツェナー電圧によって、容量素子の回路への寄与を断続することが できる。すなわち、上記半導体装置のオン・オフの繰り返しサイクルにおいて、横型MO 10

Sトランジスタのドレイン電圧が低い間はツェナーダイオードが導通せず、容量素子が寄 与しない状態として、ドレイン電流とドレイン電圧を高速に変化させることができる。ド レイン電圧が上昇してツェナー電圧を超えると、ツェナーダイオードが降伏して容量素子 がドレイン - ゲート間に加わり、ゲート電圧の変化が小さくなってドレイン電圧とドレイ ン電流の時間に対する変化割合が低下する。これによって、dV/dtが小さくなるため 、サージ電圧の発生を抑制することができる。また、これによってスイッチング損失を抑 制する効果も得られ、上記半導体装置では、スイッチング損失とサージ電圧の両者を同時 に抑制することができる。

また、上記半導体装置においては、前記横型MOSトランジスタが、第1導電型の半導体層を有した前記半導体基板と、前記半導体層の表層部に形成された第2導電型のベース 領域と、前記ベース領域の表層部に形成された第1導電型のソース領域と、前記半導体層の表層部において、前記ベース領域から離間するように配置された第1導電型で当該半導体層よりも高濃度の付加第1導電型ウエル領域と、前記付加第1導電型ウエル領域の表層部に形成された第1導電型で当該付加第1導電型ウエル領域より高濃度であるドレイン領域と、前記ソース領域と前記付加第1導電型ウエル領域の間に位置する前記ベース領域を チャネル領域とし、該チャネル領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ソース領域に接続されたソース電極と、前記ドレイン領域に接続されたドレイン電極とを備えてなるように構成されている。

横型MOSトランジスタは一般的にESD(Electro Static Discharge)サージに対し て弱い構造とされているが、上記半導体装置の横型MOSトランジスタにおいては、ドレ イン領域を囲む付加第1導電型ウエル領域の濃度を適宜設定することによって、ESDサ ージ耐量を向上させることができる。

また、上記半導体装置は、前記付加第1導電型ウエル領域の表層部に、前記ドレイン領域から離間するように第2導電型拡散領域が形成され、前記ツェナーダイオードが、前記 第2導電型拡散領域と前記付加第1導電型ウエル領域の界面をPN接合面とするツェナー ダイオードとして構成されてなる半導体装置となっている。

これによって、上記半導体装置における横型MOSトランジスタとツェナーダイオード が、絶縁分離されることなく一体的に構成されるため、より小型の半導体装置とすること ができる。

【0016】

以上のようにして、上記半導体装置は、高速スイッチングが可能な横型MOSトランジ スタ素子が形成されてなる、スイッチング回路の構成に好適な半導体装置であって、スイ ッチング損失とサージ電圧(ノイズ)の両者を同時に抑制できる小型の半導体装置となっ ている。

【0025】

上記半導体装置<u>は</u>、例えば請求項<u>1</u>に記載のように、前記第2導電型拡散領域が、前記 ベース領域と同時形成されてなるように構成することができる。請求項<u>2</u>に記載のように 、前記ソース領域の下部に接するように、前記ベース領域内に、第2導電型で当該ベース 領域より高濃度の付加ベース領域が形成される場合には、前記第2導電型拡散領域が、前 記付加ベース領域と同時形成されてなるように構成してもよい。また、請求項<u>3</u>に記載の ように、前記ソース領域に隣接して、前記ベース領域の表層部に、第2導電型で当該ベー ス領域より高濃度のコンタクト領域が形成される場合には、前記第2導電型拡散領域が、 前記コンタクト領域と同時形成されてなるように構成してもよい。

【 0 0 2 6 】

上記ベース領域、付加ベース領域およびコンタクト領域は、第2導電型拡散領域と同じ 第2導電型で、一般的に不純物濃度と拡散深さが互いに異なっている。このため、必要と するツェナーダイオードの耐圧に適した第2導電型拡散領域の不純物濃度と拡散深さに合 わせて、第2導電型の上記各領域の形成工程の中から適宜選択して、第2導電型拡散領域 を同時形成する。これによって、上記いずれの場合においても、第2導電型拡散領域(従 ってツェナーダイオード)の形成に新たな工程を必要としないため、当該半導体装置の製 30

10

20

造コストを低減することができる。

【0027】

<u>また、</u>上記半導体装置<u>は</u>、請求項<u>4</u>に記載のように、基板面内において、前記ソース領 域、付加第1導電型ウエル領域、第2導電型拡散領域およびドレイン領域が、短冊形状に 形成され、前記第2導電型拡散領域および前記ドレイン領域が、同じ短冊幅Wを有してな り、前記第2導電型拡散領域および前記ドレイン領域の短冊長さをそれぞれL1,L2と して、L1/L2 1/5に設定されてなり、前記第2導電型拡散領域と前記ドレイン領 域の短冊長さ方向が、それぞれ、前記ソース領域の短冊長さ方向と平行になるように、所 定間隔を開けて並んで配置されてなるように構成することが好ましい。

【0028】

ソース領域、付加第1導電型ウエル領域、第2導電型拡散領域およびドレイン領域を短 冊形状にすることで、当該半導体装置の設計が容易になる。また、デバイスシミュレーション結果によれば、第2導電型拡散領域およびドレイン領域を同じ短冊幅とし、それぞれ の短冊長さL1,L2をL1/L2 1/5に設定することで、ドレイン電圧が低い段階 でのドレイン電流とドレイン電圧の高速変化と、ドレイン電圧が上昇した段階でのドレイ ン電流とドレイン電圧の低速変化とを、両立させることができる。

【0029】

上記半導体装置においては、請求項<u>5</u>に記載のように、前記第2導電型拡散領域が、前 記短冊形状の付加第1導電型ウエル領域の端部に配置されてなることが好ましい。これに よれば、第2導電型拡散領域への配線が容易となる。

[0030]

<u>また、</u>上記半導体装置<u>は</u>、請求項<u>6</u>に記載のように、前記第2導電型拡散領域が、複数 の領域に分割形成されてなるように構成してもよい。また、この場合、請求項<u>7</u>に記載の ように、前記複数の領域が、それぞれ異なる不純物濃度を有してなり、前記複数の各領域 に、それぞれ異なる容量値の前記容量素子が直列接続されてなるように構成することがで きる。

【0031】

分割形成された上記複数の各領域は、異なるツェナー電圧を有するツェナーダイオード として機能させることができる。また、上記複数の各領域にはそれぞれ異なる容量値の容 量素子が直列接続されている。このため、上記半導体装置においては、ドレイン電圧の上 昇段階において、各領域に接続されている容量素子の回路への寄与点と寄与後のドレイン 電圧の変化割合を多段階で切り替え制御することができる。これによって、上記半導体装 置においては、高速のスイッチングとサージ電圧の抑制を両立させるに際して、より精密 な制御が可能となる。

【0032】

<u>また、</u>上記半導体装置は、請求項<u>8</u>に記載のように、前記ゲート電極が、前記第2導電型拡散領域の少なくとも一部を覆うように、一体形成されてなり、前記容量素子が、前記 ゲート電極と前記第2導電型拡散領域間の容量で構成されてなる半導体装置とすることが できる。この場合には、横型MOSトランジスタとツェナーダイオードだけでなく、容量 素子についても一体的に構成されるため、より小型の半導体装置とすることができる。 【0033】

以上に説明した各半導体装置は、請求項9に記載のように、前記ゲート電極が、前記ソ ース領域から前記半導体層に至る領域を覆う第1ゲート電極と、前記半導体層から前記付 加第1導電型ウエル領域に至る領域を覆う第2ゲート電極とからなるように構成すること もできる。この場合には、第1ゲート電極のみが上記横型MOSトランジスタの実質的な ゲート電極として機能するため、ゲート・ドレイン間の寄生容量値がより低減される。従 って、前述したように、ツェナーダイオードと共にドレインとゲートの間に接続されてい る容量素子の回路への寄与をより効果的に発揮させることができる。 【0034】

また、請求項10に記載の半導体装置のように、半導体基板の表層部に、横型MOSト 50

10

30

40

ランジスタ、ツェナーダイオードおよび容量素子が形成されてなる半導体装置であって、 前記ツェナーダイオードと前記容量素子が、前記横型MOSトランジスタのドレインとゲ ートの間に直列接続されてなる半導体装置において、前記横型MOSトランジスタが、第 1 導電型の半導体層を有した前記半導体基板と、前記半導体層の表層部に形成された第2 導電型のベース領域と、前記ベース領域の表層部に形成された第1導電型のソース領域と 、前記半導体層の表層部において、前記ベース領域から離間するように配置された第1導 電型で当該半導体層よりも高濃度の付加第1導電型ウエル領域と、前記付加第1導電型ウ エル領域の表層部に形成された第1導電型で当該付加第1導電型ウエル領域より高濃度で あるドレイン領域と、前記ソース領域と前記付加第1導電型ウエル領域の間に位置する前 記ベース領域をチャネル領域とし、該チャネル領域上に形成されたゲート絶縁膜と、前記 ゲート絶縁膜上に形成されたゲート電極と、前記ソース領域に接続されたソース電極と、 前記ドレイン領域に接続されたドレイン電極とを備えてなり、前記付加第1導電型ウエル 領域の表層部にトレンチが形成され、前記ドレイン領域から離間するように前記トレンチ の側壁および底面周りに第2導電型拡散領域が形成され、前記ツェナーダイオードが、前 記付加第1導電型ウエル領域と前記第2導電型拡散領域の界面をPN接合面とするツェナ ーダイオードとして構成されてなり、前記ゲート電極が、絶縁膜を介して、前記トレンチ を埋め込むように一体形成されてなり、前記容量素子が、前記ゲート電極と前記第2導電 型拡散領域間の容量で構成されてなる半導体装置としてもよい。

(10)

【0035】

この場合にも、横型MOSトランジスタ、ツェナーダイオードおよび容量素子が一体的 <sup>20</sup> に構成されるため、より小型の半導体装置とすることができる。また、トレンチを用いて 構成される上記容量素子は、大きな容量値を持たせることが可能である。

例えば請求項11に記載のように、以上に説明した各半導体装置において、前記第1導 電型がN導電型であり、前記第2導電型がP導電型であるように構成した場合には、上記 半導体装置の横型MOSトランジスタは、電子をキャリアとする高速のNチャネル横型M OSトランジスタとなる。尚、上記半導体装置における各部の導電型を全て逆転して、前 記第1導電型がP導電型であり、前記第2導電型がN導電型であるように構成した場合に は、上記半導体装置の横型MOSトランジスタは、ホールをキャリアとするPチャネル横 型MOSトランジスタとなる。

以上に説明した各半導体装置における横型MOSトランジスタの構造も、請求項12に <sup>30</sup> 記載のように、前記半導体基板が、埋め込み酸化膜を有するSOI構造の半導体基板であ る場合に適用可能で、この場合には、絶縁分離が容易になる。

【0036】

上記半導体装置においては、例えば請求項1<u>3</u>に記載のように、前記容量素子が、前記 半導体基板上に形成されたポリシリコン層間の容量で構成されてなるようにしてもよい。 また、請求項1<u>4</u>に記載のように、前記容量素子が、前記半導体基板上に形成された金属 配線層間の容量で構成されてなるようにしてもよいし、請求項<u>15</u>に記載のように、前記 容量素子が、前記半導体基板上に形成されたポリシリコン層と金属配線層間の容量で構成 されてなるようにしてもよい。さらに、請求項<u>16</u>に記載のように、前記容量素子が、前 記半導体基板の表層部に形成された拡散層と半導体基板上に形成されたポリシリコン層ま たは金属配線層間の容量で構成されてなるようにしてもよいし、請求項<u>17</u>に記載のよう に、前記容量素子が、前記半導体基板に形成されたPN接合の接合容量で構成されてなる ようにしてもよい。

【 0 0 3 7 】

このように、当該半導体装置の各部(形成工程)を利用して、上記容量素子を構成する ことが可能である。これによって、容量素子が各部の開いたスペースを利用して一つの半 導体基板に一体的に構成されるため、より小型の半導体装置とすることができると共に、 製造工程が共通化されて安価な半導体装置とすることができる。

<u>以上に説明した各半導体装置においては、請求項18に記載のように、前記容量素子の</u> 容量値が、前記横型MOSトランジスタにおけるゲート・ドレイン間の寄生容量値の1/ 10

2より大きいことが好ましい。これによって、容量素子の容量値が横型MOSトランジス タのゲート・ドレイン間の寄生容量値より十分に大きくなり、ツェナーダイオードと共に ドレインとゲートの間に接続されている容量素子の回路への寄与が効果的に発揮されるこ ととなる。

(11)

以上に説明した各半導体装置は、例えば請求項19に記載のように、前記半導体基板が、埋め込み酸化膜を有するSOI構造の半導体基板であり、前記横型MOSトランジスタ および前記ツェナーダイオードが、前記埋め込み酸化膜に達する絶縁分離トレンチにより、互いに絶縁分離されてなるように構成することができる。これによれば、横型MOSト ランジスタの設計とツェナーダイオードの設計を独立して行うことができ、上記半導体装置の設計が容易となる。

【発明を実施するための最良の形態】

【0038】

以下、本発明を実施するための最良の形態を、図に基づいて説明する。

【 0 0 3 9 】

図1は、本発明の半導体装置の一例で、半導体装置101の模式的な斜視図において、 要部を部分的に断面で示した図である。尚、図1の半導体装置101において、図11に 示した従来の半導体装置100と同様の部分については、同じ符号を付した。

【0040】

図1に示す半導体装置101は、半導体基板の表層部に、横型MOSトランジスタLT a、ツェナーダイオードZDaおよび容量素子Caが形成されてなる半導体装置である。 20 また、図1の半導体装置101では、ツェナーダイオードZDaと容量素子Caが、横型 MOSトランジスタLTaのドレインDとゲートGの間に直列接続されている。以下に、 図1に示す半導体装置101の詳細構造を説明する。

【0041】

図1の半導体装置101が形成されている半導体基板は、図10に示した従来の半導体 装置100と同じ、埋め込み酸化膜3を有するSOI構造の半導体基板である。尚、図1 では、簡略化のためにN導電型(n-)の半導体層1と埋め込み酸化膜3のみを図示して おり、埋め込み酸化膜3の下にある支持基板2は図示を省略している。このようにSOI 構造の半導体基板を利用することで、半導体層1に形成する各素子の絶縁分離が容易にな る。

[0042]

図1の半導体装置101における横型MOSトランジスタLTaは、図10に示した従 来の半導体装置100における横型MOSトランジスタと基本的に同じ構造を有している 。すなわち、半導体装置101における横型MOSトランジスタLTaは、埋め込み酸化 膜3上のN導電型(n-)の半導体層1に形成され、半導体層1の表層部に形成されたP 導電型(p)のベース領域7と、ベース領域7の表層部に形成されたN導電型(n+)の ソース領域8を有している。また、横型MOSトランジスタLTaは、半導体層1の表層 部において、ベース領域7から離間するように配置されたN導電型(n)で半導体層1よ りも高濃度の付加N導電型ウエル領域6と、付加N導電型ウエル領域6の表層部に形成さ れたN導電型で付加N導電型ウエル領域6より高濃度(n+)であるドレイン領域5を有 している。

【0043】

横型MOSトランジスタLTaは、ソース領域8と付加N導電型ウエル領域6の間に位置するベース領域7をチャネル領域とし、該チャネル領域上に形成されたゲート絶縁膜1 0と、ゲート絶縁膜10上に形成されたゲート電極11を有している。また、横型MOS トランジスタLTaは、ソース領域8に接続されたソース電極(図示省略)と、ドレイン 領域5に接続されたドレイン電極(図示省略)を備えている。

【0044】

半導体基板の一方の表層部にソースとドレインが配置され、キャリアが半導体基板の横 方向に流れる横型MOSトランジスタは、一般的に、他のトランジスタ素子に較べて高速 50

スイッチングが可能であり、スイッチング回路やスイッチング電源への利用に適している。一方、横型MOSトランジスタは、一般的に、ESD(Electro Static Discharge)サージに対して弱い構造とされている。これに対して、図1の半導体装置101における横型MOSトランジスタLTaでは、図10の半導体装置100における横型MOSトランジスタと同様に、ドレイン領域5を囲む付加N導電型ウエル領域6の濃度を適宜設定することによって、ESDサージ耐量を向上させることができる。

(12)

【 0 0 4 5 】

一方、図1の半導体装置101では、図10の半導体装置100と異なり、付加N導電型ウエル領域6の表層部に、ドレイン領域5から離間するようにP導電型(p+)拡散領域20が形成されている。このP導電型拡散領域20の形成によって、P導電型拡散領域20と付加N導電型ウエル領域6の界面をPN接合面とするツェナーダイオードZDaが構成されることとなる。また、P導電型拡散領域20とゲート電極11の間には容量素子Caが接続されており、これによって、図1の半導体装置101では、ツェナーダイオードZDaと容量素子Caが、横型MOSトランジスタLTaのドレインDとゲートGの間に直列接続されることとなる。従って、図1の半導体装置101は、図12に示したスイッチング回路K1におけるトランジスタT5、ツェナーダイオードDzおよびコンデンサCを一つの半導体基板に形成した構造となっている。

【0046】

以上のように、図1に示す半導体装置101は、横型MOSトランジスタLTa、ツェ ナーダイオードZDaおよび容量素子Caが一つの半導体基板に形成されており、小型の <sup>20</sup> 半導体装置となっている。また、図1の半導体装置101における横型MOSトランジス タLTaは、他のトランジスタ素子に較べて高速スイッチングが可能であり、スイッチン グ回路やスイッチング電源への利用に適している。

【0047】

スイッチング回路では、一般的に、高速のトランジスタ素子を用いて回路の動作周波数 を上げるほど、回路全体を小型化することができるが、スイッチングによる電圧変化(d >/dt)がより急激になるため、ドレイン電圧のオーバーシュート(サージ電圧、ノイ ズ)が増大してしまう。しかしながら、図1の半導体装置101の横型MOSトランジス タLTaには、ドレインDとゲートGの間にツェナーダイオード乙Daと容量素子Caが 直列接続されている。このため、半導体装置101をスイッチング回路に適用する場合、 図12に示したスイッチング回路K1と同様に、容量素子Caと共にドレインDとゲート Gの間に接続されているツェナーダイオード乙Daのツェナー電圧によって、容量素子C aの回路への寄与を断続することができる。すなわち、半導体装置101のオン・オフの 繰り返しサイクルにおいて、横型MOSトランジスタLTaのドレイン電圧が低い間はツ ェナーダイオードZDaが導通せず、容量素子Caが寄与しない状態として、ドレイン電 流とドレイン電圧を高速に変化させことができる。ドレイン電圧が上昇してツェナー電圧 を超えると、ツェナーダイオードZDaが降伏して容量素子CaがドレインD-ゲートG 間に加わり、ゲート電圧の変化が小さくなって、ドレイン電圧とドレイン電流の時間に対 する変化割合が低下する。これによって、dV/dtが小さくなるため、サージ電圧の発 生を抑制することができる。また、これによってスイッチング損失を抑制する効果も得ら れ、図1の半導体装置101では、スイッチング損失とサージ電圧の両者を同時に抑制す ることができる。

[0048]

次に、図1の半導体装置101の特性に関するシミュレーション結果を、図2~図4により説明する。

【0049】

図2(a)は、半導体装置101の特性のシミュレーションに用いた、スイッチング回路K2の回路図である。また、図2(b)は、デバイスシミュレータによる半導体装置101のシミュレーションにおいてパラメータとした、P導電型拡散領域20の短冊長さL1とドレイン領域5の短冊長さL2を示す図である。図2(a)に示すスイッチング回路

10

K2は、一点鎖線で囲った基本部分が図12に示したスイッチング回路K2と同じ構成と なっており、この基本部分が図2(b)に示す半導体装置101に相当する。 【0050】

(13)

デバイスシミュレータによるシミュレーションに用いた半導体装置101は、図2(b )に示す単純な構造を有している。すなわち、半導体装置101においては、図2(b) に示すように、基板面内において、ソース領域8、付加N導電型ウエル領域6、P導電型 拡散領域20およびドレイン領域5が、短冊形状に形成されている。このように、ソース 領域8、付加N導電型ウエル領域6、P導電型拡散領域20およびドレイン領域5を短冊 形状にすることで、半導体装置101の設計が容易になる。P導電型拡散領域20および ドレイン領域5は、同じ短冊幅Wを有しており、それぞれ、短冊長さL1,L2を有して いる。P導電型拡散領域20およびドレイン領域5は、それぞれ、短冊長さL1,L2方 向が、ソース領域8の短冊長さL方向と平行になるように、所定間隔Sを開けて並んで配 置されている。

【0051】

図3(a),(b)は、半導体装置101の特性に関するシミュレーション結果の一例 で、容量素子Caの容量値をパラメータとして、それぞれ、図2(b)のL1/L2が1 /100と1の各場合について、スイッチング直後のドレイン電圧の経時変化をシミュレ ートした結果である。尚、図3(a),(b)において、比較のため、横型MOSトラン ジスタLTaのドレインDとゲートGの間にツェナーダイオードZDaと容量素子Caを 接続していない、従来の半導体装置に関するシミュレーション結果を点線で示した。 【0052】

図3(a)に示すように、L1/L2=1/100とした場合においては、半導体装置 101のスイッチング直後におけるドレイン電圧立ち上り過程の図中の矢印で示したP点 で、ドレイン電圧立ち上りの傾き変化が現れる。このP点は、ツェナーダイオードZDa のツェナー電圧(ブレークダウン電圧、~8V)に相当し、前述したように、ドレイン電 圧が上昇してこのツェナー電圧を超えると、ツェナーダイオードZDaが降伏して容量素 子CaがドレインD-ゲートG間に加わる。これによって、ゲート電圧の変化が小さくな り、P点以降でのドレイン電圧とドレイン電流の時間に対する変化割合が低下して、サー ジ電圧の発生が抑制される。これによって、スイッチング損失の低減も可能である。

【0053】

以上のように、L1/L2=1/100に設定された半導体装置101においては、高速のスイッチングとサージ電圧の抑制を両立させることが可能である。尚、ツェナーダイオードZDaのツェナー電圧(ブレークダウン電圧)は、P導電型拡散領域20の不純物 濃度によって所望する値に設定可能であるが、図2(b)に示すP導電型拡散領域20と ドレイン領域5の間隔Sによっても、所望する値に設定可能である。

【0054】

一方、図3(b)に示すように、L1/L2=1とした場合においては、P導電型拡散 領域20の面積が大きすぎて、P導電型拡散領域20と付加N導電型ウエル領域6で構成 されるツェナーダイオードZDaが、接合容量として機能する。このため、図3(a)に あるドレイン電圧立ち上りの明確な傾き変化点Pは現れず、ドレイン電圧立ち上りの初期 からドレイン電圧とドレイン電流の時間に対する変化割合が抑制されてしまう。従って、 この場合には、サージ電圧の発生は抑制できるものの、半導体装置101の立ち上り速度 が低下して高速スイッチングができなくなってしまう。

[0055]

図4は、容量素子Caの容量値を40pFとした場合のシミュレーション結果で、スイ ッチング直後におけるドレイン電圧の立ち上りの初期傾き(dV/dt)とL1/L2の 関係をまとめた図である。

【0056】

図 4 に示すように、ドレイン電圧の立ち上りの初期傾き(dV/dt)は、L1/L2 が0.2より大きくなると急速に低下する。すなわち、L1/L2>1/5の場合には、 50

10

20

30

P 導電型拡散領域 2 0 の面積が大きすぎて、ツェナーダイオード Z D a が接合容量として 機能し、半導体装置101の立ち上り速度が低下してしまう。従って、図2(b)に示す 半導体装置101においては、L1/L2 1/5に設定されることが好ましい。この場 合には、スイッチング直後のドレイン電圧が低い段階でのドレイン電流とドレイン電圧の 高速変化と、図3(a)に示すP点を越えてト、レイン電圧が上昇した段階でのドレイン 電流とドレイン電圧の低速変化とを、両立させることができる。 [0057]

一方、図1および図2(b)に示す半導体装置101においては、容量素子Caの容量 値が、横型MOSトランジスタLTaにおけるゲート・ドレイン間の寄生(カップリング )容量値Cgdの1/2より大きいことが好ましい。これによって、容量素子Caの容量 値が横型MOSトランジスタLTaのゲート・ドレイン間の寄生容量値Cgdより十分に 大きくなり、ツェナーダイオード乙Daと共にドレインDとゲートGの間に接続されてい る容量素子Caの回路への寄与が効果的に発揮されることとなる。

[0058]

図5は、上記ゲート・ドレイン間の寄生容量値Cgdが小さな横型MOSトランジスタ の一例で、横型MOSトランジスタLTbの断面を不純物の濃度分布と共に示した図であ る。尚、図5に示す横型MOSトランジスタLTbにおいて、図1に示した横型MOSト ランジスタLTaと同様の部分については、同じ符号を付した。

[0059]

20 図5に示す横型MOSトランジスタLTbにおいては、図1の横型MOSトランジスタ LTaにおけるゲート電極11が、ソース領域8から半導体層1に至る領域を覆う第1ゲ ート電極11aと、半導体層1から付加N導電型ウエル領域6に至る領域を覆う第2ゲー ト電極11bとからなるように、分割されて構成されている。図5の横型MOSトランジ スタLTbにおいては、第1ゲート電極11aのみが横型MOSトランジスタLTbの実 質的なゲート電極として機能するため、ゲート・ドレイン間の寄生容量値Cgdが、図1 の横型MOSトランジスタLTaに較べてより低減される。従って、図1の半導体装置1 01における横型MOSトランジスタLTaの代わりに図5の横型MOSトランジスタL Tbを採用することで、前述したように、ツェナーダイオードZDaと共にドレインDと ゲートGの間に接続されている容量素子Caの回路への寄与をより効果的に発揮させるこ とができる。

[0060]

尚、図5の横型MOSトランジスタLTbを図1の半導体装置101に適用するにあた っては、第2ゲート電極(ダミーゲート電極)11bに0~5V程度の正の固定電位を印 加することが好ましい。また、第1ゲート電極11aと第2ゲート電極11bを形成する にあたっては、例えば同じ半導体基板の別位置に2層ゲート構造を有するEPROM(Er asable Programmable Read-Only Memory)等を形成する場合、これらの2層ゲート構造の 形成工程を利用することで、製造コストの増加を抑制することができる。

[0061]

図1および図2(b)に示す半導体装置101においては、容量素子Caの具体的構造 を示していないが、容量素子Caは、以下のように種々の構造を取り得る。例えば、図1 および図2(b)に示す半導体装置101における容量素子Caを、半導体基板上に形成 されたポリシリコン層間の容量で構成してもよい。また、容量素子Caを、半導体基板上 に形成された金属配線層間の容量で構成してもよいし、半導体基板上に形成されたポリシ リコン層と金属配線層間の容量で構成してもよい。さらに、容量素子Caを、半導体基板 の表層部に形成された拡散層と半導体基板上に形成されたポリシリコン層または金属配線 層間の容量で構成するようにしてもよいし、半導体基板に形成されたPN接合の接合容量 で構成するようにしてもよい。このように、半導体装置101の各部(形成工程)を利用 して、容量素子Caを構成することが可能である。これによって、容量素子Caが各部の 開いたスペースを利用して一つの半導体基板に一体的に構成されるため、小型の半導体装 置とすることができると共に、製造工程が共通化されて安価な半導体装置とすることがで

30

10

40

きる。

【0062】

半導体装置101における P 導電型拡散領域20は、独立して形成してもよいが、例え ば、 P 導電型拡散領域20をベース領域7と同時形成するようにしてもよい。また、図1 の半導体装置101においては、ソース領域8の下部に接するように、ベース領域7内に 、 P 導電型でベース領域7より高濃度(p)の付加ベース領域7 a が形成されているが、 この場合には、 P 導電型拡散領域20を付加ベース領域7 a と同時形成するようにしても よい。さらに、図1の半導体装置101においては、ソース領域8に隣接して、ベース領 域7の表層部に、 P 導電型でベース領域7より高濃度(p+)のコンタクト領域9が形成 されているが、この場合には、 P 導電型拡散領域20をコンタクト領域9と同時形成する ようにしてもよい。

(15)

【0063】

図1の半導体装置101におけるベース領域7、付加ベース領域7 a およびコンタクト 領域9は、P導電型拡散領域20と同じP導電型で、一般的に不純物濃度と拡散深さが互 いに異なっている。このため、必要とするツェナーダイオードZDaの耐圧に適したP導 電型拡散領域20の不純物濃度と拡散深さに合わせて、P導電型の上記各領域の形成工程 の中から適宜選択して、P導電型拡散領域20を同時形成する。これによって、上記いず れの場合においても、P導電型拡散領域20(従ってツェナーダイオードZDa)の形成 に新たな工程を必要としないため、半導体装置101の製造コストを低減することができ る。

[0064]

以上のようにして、図1に示す半導体装置101は、高速スイッチングが可能な横型M OSトランジスタLTaが形成されてなる、スイッチング回路の構成に好適な半導体装置 であって、スイッチング損失とサージ電圧(ノイズ)の両者を同時に抑制できる小型の半 導体装置となっている。特に、図1に示す半導体装置101では、横型MOSトランジス タLTaとツェナーダイオードZDaが絶縁分離されることなく一体的に構成されるため 、これらを絶縁分離された独立した素子として形成する場合に較べて、より小型の半導体 装置となっている。

【0065】

図6は、別の半導体装置の例で、半導体装置102の模式的な斜視図において、要部を 30 部分的に断面で示した図である。尚、図6の半導体装置102において、図1に示した半 導体装置101と同様の部分については、同じ符号を付した。

[0066]

図6に示す半導体装置102においては、横型MOSトランジスタLTcのゲート電極 11cが、P導電型拡散領域20の少なくとも一部を覆うように、一体形成されている。 これによって、半導体装置102においては、横型MOSトランジスタLTcのドレイン DとゲートGの間にツェナーダイオードZDaと共に直列接続される容量素子Cbが、絶 縁膜10aを介して、ゲート電極11cとP導電型拡散領域20の容量で構成された構造 となっている。この場合には、横型MOSトランジスタLTcとツェナーダイオードZD aだけでなく、容量素子Cbについても一体的に構成されるため、図1の半導体装置10 1に較べて、より小型の半導体装置とすることができる。

[0067]

図7は、別の半導体装置の例で、半導体装置103の模式的な斜視図において、要部を 部分的に断面で示した図である。尚、図7の半導体装置103においても、図1に示した 半導体装置101と同様の部分については、同じ符号を付した。

【0068】

図7に示す半導体装置103においては、図1の半導体装置101におけるP導電型拡 散領域20が、2つのP導電型拡散領域21,22に分割形成されている。2つのP導電 型拡散領域21,22は、それぞれ異なる不純物濃度を有していることが好ましく、この 場合には、ツェナー電圧の異なる2つのツェナーダイオードZDb,ZDcが構成される 20

10

こととなる。また、図7の半導体装置103では、各P導電型拡散領域21,22に、それぞれ異なる容量値の容量素子Cc,Cdが直列接続されている。従って、半導体装置107においては、横型MOSトランジスタLTdのドレインDとゲートGの間に、直列接続されたツェナーダイオードZDbと容量素子CcおよびツェナーダイオードZDcと容量素子Cdが、並列で接続された構成となっている。

【0069】

このため、図7に示す半導体装置103においては、図3(a)に示したスイッチング 直後のドレイン電圧の上昇段階において、各P導電型拡散領域21,22に接続されてい る容量素子Cc,Cdの回路への寄与点と寄与後のドレイン電圧の変化割合(P点とP点 以降のドレイン電圧立ち上りの傾き変化)を、2段階で切り替え制御することができる。 これによって、図7の半導体装置103は、図1の半導体装置101に較べて、高速のス イッチングとサージ電圧の抑制を両立させるに際して、より精密な制御が可能となる。 【0070】

尚、 P 導電型拡散領域21,22の分割形成、および分割された各 P 導電型拡散領域2 1,22への容量素子C c,C d の接続は、2つに限らず、任意の複数であってよいこと は言うまでもない。また、前述したように、不純物濃度の異なる P 導電型拡散領域21, 22の形成には、ベース領域7、付加ベース領域7 a およびコンタクト領域9の各形成工 程の中から適宜選択して、同時形成するようにしてもよい。これによって、新たな工程を 必要としないため、半導体装置103の製造コストを低減することができる。さらに、P 導電型拡散領域21,22の不純物濃度は同じにして、ドレイン領域5との間隔をそれぞ れ変えることによっても、ツェナーダイオードZDb,ZDcのツェナー電圧(ブレーク ダウン電圧)を異なる値に設定可能である。

[0071]

図8は、別の半導体装置104の要部のみを示した模式的な平面図である。

【0072】

図8に示す半導体装置104においては、P導電型拡散領域23,24が、基板面内に おいて短冊形状の付加N導電型ウエル領域6の端部に配置されている。このように、P導 電型拡散領域23,24を短冊形状の付加N導電型ウエル領域6の端部に配置することで 、P導電型拡散領域23,24への配線が容易となる。

【0073】

30

40

10

20

図9は、別の半導体装置105の要部のみを示した模式的な断面図である。尚、図9の 半導体装置105においても、図1に示した半導体装置101と同様の部分については、 同じ符号を付した。

【0074】

図9に示す半導体装置105では、付加N導電型ウエル領域6の表層部にトレンチtが 形成され、図に現れていないドレイン領域5から離間するように、トレンチtの側壁およ び底面周りに、P導電型拡散領域25が形成されている。これによって、半導体装置10 5では、ツェナーダイオードZDdが、前記付加第1導電型ウエル領域と前記第2導電型 拡散領域の界面をPN接合面とするツェナーダイオードとして構成されている。また、ゲ ート電極11dが、絶縁膜10bを介して、トレンチtを埋め込むように一体形成されて いる。これによって、半導体装置105では、容量素子Ceが、ゲート電極11dとP導 電型拡散領域25間の容量で構成されている。

【0075】

図9の半導体装置105についても、図6の半導体装置102と同様に、図に現れてい ない横型MOSトランジスタ、ツェナーダイオードZDdおよび容量素子Ceが一体的に 構成されるため、図1の半導体装置101に較べて、より小型の半導体装置とすることが できる。また、図9の半導体装置105においてトレンチtを用いて構成される容量素子 Ceは、図6の半導体装置102における容量素子Cbに較べて、大きな容量値を持たせ ることが可能である。

[0076]

以上示のように、上記した半導体装置101~105は、いずれも、高速スイッチング が可能な横型MOSトランジスタ素子が形成されてなる半導体装置であって、スイッチン グ損失とサージ電圧(ノイズ)の両者を同時に抑制できる、小型で安価な半導体装置とな っている。従って、上記した半導体装置101~105は、スイッチング回路の構成に好 適である。

【 0 0 7 7 】

尚、上記した半導体装置101~105におけるNチャネル横型MOSトランジスタは、ソース領域8とドレイン領域5がN導電型であり、電子をキャリアとする高速のNチャネル横型MOSトランジスタとなっていた。しかしながら、本発明の半導体装置はこれに限らず、上記した半導体装置101~105における各部の導電型を全て逆転した、ホールをキャリアとするPチャネル横型MOSトランジスタを備える半導体装置であってもよい。

【0078】

また、上記した半導体装置101~103では、いずれも、埋め込み酸化膜3を有する SOI構造の半導体基板が用いられ、横型MOSトランジスタLTa,LTc,LTdと ツェナーダイオードZDa~ZDcが、互いに絶縁分離されることなく、一体的に形成さ れていた。これによって、半導体装置101~103の小型化が可能となっていた。しか しながら、本発明の半導体装置はこれに限らず、横型MOSトランジスタとツェナーダイ オード(および容量素子)を、埋め込み酸化膜に達する絶縁分離トレンチにより互いに絶 縁分離して、半導体基板の別位置に形成するようにしてもよい。この場合、SOI構造の 半導体基板を用いているため、横型MOSトランジスタの設計とツェナーダイオードの設 計を独立して行うことができ、半導体装置の設計が容易となる。尚、上記した半導体装置 101~103ではSOI構造の半導体基板を用いているが、本発明の半導体装置はこれ に限らず、任意の半導体基板を用いて形成することも可能である。

【図面の簡単な説明】

【0079】

【図1】本発明の半導体装置の一例で、半導体装置101の模式的な斜視図において、要 部を部分的に断面で示した図である。

【図2】(a)は、半導体装置101の特性のシミュレーションに用いた、スイッチング 回路K2の回路図である。(b)は、半導体装置101のシミュレーションにおいてパラ メータとした、P導電型拡散領域20の短冊長さL1とドレイン領域5の短冊長さL2を 示す図である。

30

10

20

【図3】(a),(b)は、半導体装置101の特性に関するシミュレーション結果の一例で、それぞれ、L1/L2が1/100と1の各場合について、スイッチング直後のドレイン電圧の経時変化をシミュレートした結果である。

【図4】スイッチング直後におけるドレイン電圧の立ち上りの初期傾き(dV/dt)と L1/L2の関係をまとめた図である。

【図5】ゲート・ドレイン間の寄生容量値Cgdが小さな横型MOSトランジスタの一例 で、横型MOSトランジスタLTbの断面を不純物の濃度分布と共に示した図である。

【図 6】別の半導体装置の例で、半導体装置102の模式的な斜視図において、要部を部 40 分的に断面で示した図である。

【図7】別の半導体装置の例で、半導体装置103の模式的な斜視図において、要部を部 分的に断面で示した図である。

【図8】別の半導体装置104の要部のみを示した模式的な平面図である。

【図9】別の半導体装置105の要部のみを示した模式的な断面図である。

【図10】特許文献1に開示ざれた半導体装置で、半導体装置100の模式的な断面図で ある。

【図11】特許文献2に開示ざれた半導体装置で、半導体装置90の模式的な斜視図にお いて、要部を部分的に断面で示した図である。

【図12】新規なスイッチング回路K1の回路図である。

ľ	符	号	Ø	説	明	]														
ľ	0	0	8	0	]															
	9	0	,	1	0	0	,	1	0	1	~	1	0	5		半	導	体	装	置
	L	Т	а	~	L	Т	d		横	型	Μ	0	S	۲	ラ	ン	ジ	ス	タ	
	Ζ	D	а	~	Ζ	D	d		ッ	т	ナ	—	ダ	1	才	—	ド			
	С	а	~	С	e		容	量	素	子										
	1		半	導	体	層														
	3		埋	め	込	み	酸	化	膜											
	5		ド	u	1	ン	領	域												
	6		付	加	Ν	導	電	型	ウ	т	ル	領	域							
	7		べ	_	ス	領	域													
	7	а		付	加	べ	—	ス	領	域										
	8		צ	_	ス	領	域													
	9		コ	ン	タ	ク	۲	領	域											
	1	0		ゲ	_	۲	絶	縁	膜											
	1	0	а	,	1	0	b		絶	縁	膜									
	1	1	,	1	1	с	,	1	1	d		ゲ	—	۲	電	極				
	1	1	а		第	1	ゲ	—	۲	電	極									
	1	1	b		第	2	ゲ	—	۲	電	極									
	2	0	~	2	5		Ρ	導	電	型	拡	散	領	域						
	t		۲	u	ン	チ														
	Κ	1	,	Κ	2		ス	1	ッ	チ	ン	グ	旦	路						







10

20























ノロノドハーシの穴d	フロン	トペー	シの続き
------------	-----	-----	------

(51)Int.CI.			F	I				
H 0 1 L	21/822	(2006.01)	)	H 0 1 L	29/78	623	8 A	
H 0 1 L	29/786	(2006.01)	)	H 0 1 L	29/78	613	Z	
(72)発明者	赤木望							
	愛知県刈谷	合市昭和町1	丁目1番地	株式会社	デンソー	·内		
(72)発明者	樋口 安5	Ł						
	愛知県刈谷	今市昭和町1	丁目1番地	株式会社	デンソー	·内		
(72)発明者	藤井 哲ラ	ŧ						
	愛知県刈谷	合市昭和町1	丁目1番地	株式会社	デンソー	·内		
(72)発明者	服部 佳智	Р Н						
	愛知県愛知	口郡長久手町	「大字長湫字	横道41番	地の1	株式会社	t豊田中央G	<b>开究</b> 所内
(72)発明者	桑原誠							
	愛知県愛知	口郡長久手町	「大字長湫字	横道41番	地の1	株式会社	上豊田中央研	邢究所内
(72)発明者	岡田 京	F						
	愛知県愛知	口郡長久手町	「大字長湫字	横道41番	地の1	株式会社	上豊田中央研	<b>开究</b> 所内

審査官 宇多川 勉

(56)参考文献 特開平02-025107(JP,A) 特開2005-064472(JP,A) 特開2006-108208(JP,A) 特開平07-297394(JP,A) 特開平07-297394(JP,A) 特開平08-070572(JP,A) 特開平06-326579(JP,A) 特開平06-326579(JP,A) 特開2004-112987(JP,A) 特開2002-057335(JP,A)

(58)調査した分野(Int.Cl., DB名)

H 0 1 L 2 7 / 0 6 H 0 1 L 2 1 / 3 3 6 H 0 1 L 2 1 / 8 2 2 H 0 1 L 2 1 / 8 2 3 4 H 0 1 L 2 7 / 0 4 H 0 1 L 2 9 / 7 8 H 0 1 L 2 9 / 7 8 6