

公告本

申請日期：90-05-22 案號：90112224

類別：

H01J 16/00

(以上各欄由本局填註)

發明專利說明書

495785

一、 發明名稱	中文	電漿顯示面板用基板之製造方法、電漿顯示面板用基板、及電漿顯示面板
	英文	METHOD OF MANUFACTURING PLASMA-DISPLAY-PANEL-SUBSTRATE, PLASMA-DISPLAY-PANEL-SUBSTRATE, AND PLASMA DISPLAY PANEL
二、 發明人	姓 名 (中文)	1. 城啟介
	姓 名 (英文)	1. Keisuke JO
	國 籍	1. 日本
	住、居所	1. 日本國東京都千代田區丸之内二丁目2番3號
三、 申請人	姓 名 (名稱) (中文)	1. 三菱電機股份有限公司
	姓 名 (名稱) (英文)	1. Mitsubishi Denki Kabushiki Kaisha(三菱電機株式会社)
	國 籍	1. 日本
	住、居所 (事務所)	1. 日本國東京都千代田區丸之内二丁目2番3號
	代表人 姓 名 (中文)	1. 谷口一郎
	代表人 姓 名 (英文)	1.



本案已向

國(地區)申請專利	申請日期	案號	主張優先權
日本 JP	2000/06/02	2000-165820	有
日本 JP	2001/04/25	2001-127794	有

有關微生物已寄存於

寄存日期

寄存號碼

無



五、發明說明 (1)

發明領域：


本發明係有關於電漿顯示面板(Plasma Display Panel，以下稱為「PDP」)、PDP用基板以及PDP用基板之製造方法，特別是有關於將PDP及PDP用基板廉價化的技術，以及將PDP的輝度或是顯示品質向上提升的技術。

習知技術說明：

在PDP領域中，隨著近年來的高精細化，顯示胞(以下簡稱為「胞」(cell))的微細化也正進步著。另外，顯示胞也被稱做是「放電胞」或「發光胞」等。經由胞的微細化而使電極間隔變窄的話，換句話說，相鄰的胞之間的領域變窄的話，在不干預顯示的該領域，會變得容易產生放電(誤放電)。關於面放電型的PDP，防止該放電的方法的一例，係例如在特開平9-102280號公報中所揭示之方法。在該公報中，有揭示在面放電型的PDP的陰極膜上，設計有為了要抑制誤放電的膜的技術。所形成的膜係採用蒸著浮離(liftoff)法而形成氧化鈦(TiO^2)或氧化鋁(Al_2O_3)圖案(pattern)。

發明所欲解決的課題：

然而，採用蒸著浮離法的製程步驟數比較多，有成本變高的問題點。亦即，關於蒸著浮離法，因為需進行所謂的(1)光阻的塗佈、(2)光阻的圖案曝光、(3)光阻的顯影、(4) TiO_2 等的蒸著以及(5)光阻的剝離等的一連串的



五、發明說明 (2)

製程，所以各製程用的製造裝置是必要的。因此使得裝置成本以及製造裝置的保養管理費等的成本都有變高的問題。該結果，造成PDP的成本變高了。

有鑑於此，本發明的第一個目的係提供PDP用基板以及將PDP用基板廉價化之製造方法。

還有，本發明的第二個目的係提供將PDP的輝度或是顯示品質向上提升的PDP用基板，以及適用該PDP用基板的高輝度、高顯示品質的PDP。

解決課題的方法

(1) 關於在申請專利範圍第1項所述的發明，電漿顯示面板用基板之製造方法，係具備有被配置在具有電極的基板的表面上之抑制關於電漿顯示面板的放電的形成的放電抑制體的電漿顯示面板用基板之製造方法，其特徵在於：具備有步驟(a)將該放電抑制體用的糊狀物配置在具有該電極的該基板的該表面上的製程；及步驟(b)燒成該糊狀物而形成該放電抑制體的製程。

(2) 關於在申請專利範圍第2項所述的發明，如申請專利範圍第1項所述的電漿顯示面板用基板之製造方法，其特徵在於：該糊狀物係包括平均粒徑約 $1\text{ }\mu\text{m}$ 以下的粒的尺寸的放電抑制材料。

(3) 關於在申請專利範圍第3項所述的發明，如申請專利範圍第1或2項所述的電漿顯示面板用基板之製造方法，其特徵在於：該步驟(a)係包括經由印刷法而配置該糊狀



五、發明說明（3）

物的製程。

(4) 關於在申請專利範圍第4項所述的發明，如申請專利範圍第1或2項所述的電漿顯示面板用基板之製造方法，其特徵在於：該步驟(a)係包括經由分配(dispenser)法而配置該糊狀物的製程。


(5) 關於在申請專利範圍第5項所述的發明，如申請專利範圍第1或2項所述的電漿顯示面板用基板之製造方法，其特徵在於：該步驟(a)係包括經由塗佈(coater)法而配置該糊狀物的製程。

(6) 關於在申請專利範圍第6項所述的發明，如申請專利範圍第1或2項所述的電漿顯示面板用基板之製造方法，更包括具備有(c)將該糊狀物配置在所定的位置(seat)上，然後進行乾膜(dry-film)化製程，其特徵在於：該步驟(a)係包括配置乾膜化的該糊狀物。

(7) 關於在申請專利範圍第7項所述的發明，如申請專利範圍第1或2項所述的電漿顯示面板用基板之製造方法，其特徵在於：該步驟(a)係包括經由微影曝光(photolithography)法將該糊狀物圖案化。

(8) 關於在申請專利範圍第8項所述的發明，如申請專利範圍第1、2、3、4、5、6或7項所述的電漿顯示面板用基板之製造方法，更包括具備有(d)形成陰極膜於具有該電極的該基板的該表面上的製程，其特徵在於：進行當作是最終製程的該步驟(d)。

(9) 關於在申請專利範圍第9項所述的電漿顯示面板用



五、發明說明 (4)

基板，其特徵在於：係經由如申請專利範圍第1、2、3、4、5、6、7或8項所述的電漿顯示面板用基板之製造方法來製造。

(10) 關於在申請專利範圍第10項所述的電漿顯示面板用基板，如申請專利範圍第9項所述的電漿顯示面板用基板，其特徵在於：該放電抑制體係格子狀地被配置在具有該電極的該基板的該表面上。


(11) 關於在申請專利範圍第10項所述的電漿顯示面板用基板，如申請專利範圍第9項所述的電漿顯示面板用基板，其特徵在於：該放電抑制體係黑色或白色或透明。

(12) 關於在申請專利範圍第12項所述的電漿顯示面板用基板，如申請專利範圍第9、10或11項所述的電漿顯示面板用基板，其特徵在於：該電漿顯示面板包括有複數的顯示胞，而該放電抑制體係被配置於對應相鄰的該顯示胞之間的領域內。

(13) 關於在申請專利範圍第13項所述的電漿顯示面板，其特徵在於：具備有如申請專利範圍第9、10、11或12項所述的電漿顯示面板用基板。

(14) 關於在申請專利範圍第14項所述的電漿顯示面板，係具備有具有隔壁的第1基板，及接觸該隔壁而被對面配置的第2基板，其特徵在於：在該第2基板的表面之中，與該隔壁接觸的部分係未燒結的狀態。

實施例




五、發明說明 (5)

第一實施例

第1圖係顯示有關於第一實施例的PDP101的斜視示意圖。第2圖係顯示PDP101的前面面板(PDP用基板或第2基板)51F1的剖面示意圖。如第1圖所示般，PDP101係前面面板51F1和背面面板(第1基板)51R在第3方向D3重疊而成。首先，先說明前面面板51F1。

如第2圖所示般，前面面板51F1，係具備有(A)具有放電維持電極(以下單稱為「電極」)X以及放電維持電極(電極)Y的基板31，和(B)被配置在基板31的背面面板51R側的表面31S上的有色或透明的放電抑制膜(放電抑制體)21。在此，所謂有色係包括黑色及白色，另外，所謂透明係表示可見光可以透過的意思。還有要一提的是，要注意的點將在第四實施例中詳述。

基板31係具備有前面玻璃基板5，和電極X、Y，和介電層3，和陰極膜11。詳細地說，在前面玻璃基板5的背面面板51R側的主面上，沿著垂直第3方向D3的第2方向D2，複數的帶狀的電極X、Y係被配置成條紋(stripe)狀。電極X和電極Y係交互地被配置，藉由放電間隙(gap)G使相鄰一對的電極X、Y(以下亦稱為「電極對X、Y」)對應於掃描線SL。電極X、Y係在前面玻璃基板5的上記主面上，沿著第2方向D2而被配置的帶狀的透明電極1，和在該透明電極1上，沿著第2方向D2(因此是沿著透明電極1)而被配置的金屬電極或匯流排(bus)電極2所構成。此時，各電極對X、Y的匯流排(bus)電極2係彼此地在遠側上，亦即被配置在離



五、發明說明 (6)


放電間隙G遠側上。

更者，被配置有覆蓋電極X、Y以及前面玻璃基板的介電層3，且在介電層3的背面面板51R側的表面上被配置有陰極膜11。該陰極膜11例如是由MgO等的電子放出係數高的材料，亦即當作是陰極的機能的材料所構成。所形成的陰極膜11的背面面板51R側的表面，係與基板31的表面31S相接觸。

並且，在表面31S上，沿著第2方向D2的帶狀的放電抑制膜21係複數地被配置著。特別是放電抑制膜21的電子放出係數是比陰極膜11低的材料，換句話說，包含不適合當作是放電的陰極機能的材料(以下稱之為「放電抑制材料」)，當作是放電抑制膜21的陰極的作用也比陰極膜11小。當作是放電抑制材料，例如氧化鈦(TiO_2)或氧化鋁(Al_2O_3)都是可以適用的。

特別是放電抑制膜21是以採用糊狀物的印刷法所形成(後述)，而由膜厚 $1.6\sim2\mu m$ 左右的薄膜所構成。還有，放電抑制膜21的圖案寬度(沿著與第2方向D2及第3方向D3垂直的第1方向D1的尺寸)係例如 $300\mu m$ 以下。

放電抑制膜21係位於表面31S上，並被配置在相當於在相鄰之電極對X、Y之間的領域(換句話說在第1方向D1上的顯示胞之間的領域)AR2內。在此，領域AR2並不是只有位於前面玻璃基板5的上記主面上的相鄰之電極對X、Y之間的二次元的領域，而是亦包括將該二次元的領域沿著第3方向D3而延伸的三次元的領域。還有，前面面板51F1係



五、發明說明 (7)


被大致地區別成領域AR2和領域AR2以外的領域的領域AR1。

還有，第2圖係關於表面31S的平面視，放電抑制膜21所存在的領域係不與電極X、Y重疊的場合的示意圖。但是將放電抑制膜21越過領域AR2而往第1方向D1延伸，然後即使將該領域讓電極X或電極Y與其重疊也沒關係(請參照既述的特開平9-102280號公報)。該般的場合，放電抑制膜21係被配置在包含領域AR2的領域中，相反地說的話，放電抑制膜21的一部份係被配置在領域AR2內。要注意的點係關於後述的放電抑制膜22、23、25也是同樣的。

另一方面，如第1圖所示般，背面面板51R係具備有玻璃基板45。而且，在玻璃基板45的前面面板51F1側的主面上，沿著第1方向的複數的帶狀的位址(address)電極(以下單稱為「電極」)46係被配置成條紋(stripe)狀。更者，背面玻璃基板45的上記主面上的各電極46間，隔壁(也被稱為阻障周圍物(barrier lip))47係沿著第1方向D1延伸。還有，經由將隔壁47的前面面板51F1側的頂部作成黑色，而能夠將對比(contrast)向上提昇。

然後，在以隔壁47和背面玻璃基板45所被形成的似U字型的溝的內面上，覆蓋電極46而被配置螢光體層48。還有在第1圖中，紅色發光用、綠色發光用以及藍色發光用的各螢光體層48，係以符號48R、48G、48B來表示。

前面面板51F1和背面面板51R係使和放電抑制膜21和隔壁47相接而被配置，然後在圖中未顯示的周緣部被封止



五、發明說明 (8)


著。然後，在該U字型溝或螢光體層48所被規定的第1方向D1上延伸的各空間係形成放電空間51S。在該放電空間51S內，係被充填例如是包含Ne和Xe的放電氣體。

還有，改變背面面板51R而將具有其他的構造的背面面板與前面面板51F1組合也是可能的。要注意的點係在後述的實施例一的變形例1中也是同樣的情形。

在PDP101中，關於在各電極對X、Y(或是各掃描線SL)和各電極46的各立體交叉點，規定是1個的胞(cell)，複數的胞被排列成矩陣(matrix)狀。此時，放電抑制膜21係被配置在各掃描線SL之間或是沿著排列在第1方向D1的胞之間。

接著，請參照第3~7圖的示意剖面圖，以說明前面面板51F1的製造方法。

首先，準備前面玻璃基板5(請參照第3圖)，前面玻璃基板5的一方的正面(接觸於上述的背面面板51R側的正面)上，形成條紋狀的透明電極1(請參照第4圖)。透明電極1係例如是經由ITO的濺鍍(sputter)所形成。接著，在各透明電極1上，形成例如是經由蒸著等方法所形成的匯流排(bus)電極2(請參照第5圖)。之後，在前面玻璃基板5的上記正面的全體上，塗佈介電體糊狀物，以覆蓋透明電極1和匯流排電極2，亦即覆蓋電極X、Y。然後經由該介電體糊狀物的乾燥、燒成而形成介電體層3(請參照第6圖)。然後，在介電體層3的露出表面上形成例如是經由蒸著法所形成的陰極膜11(請參照第7圖)。經由以上的製程，即完



五、發明說明 (9)

成了基板31。

接著，經由將放電抑制膜用的糊狀物(PDP用糊狀物)圖案印刷，而能夠得到如第1、2圖所示的前面面板51F1。特別是放電抑制膜用糊狀物係採用下述之材料。也就是說，該糊狀物例如是由(a)上述的(TiO_2)和氧化鋁(Al_2O_3)等的放電抑制材料，和(b)氧化鉛(PbO)等的具有絕緣性的金屬氧化物或玻璃材料的粉末，和(c)乙基纖維素等的樹脂，和(d)松油醇(terpineol)等的有機溶劑混練而成。還有，上述的(a)放電抑制材料則稱為「主材料」，或是將(a)放電抑制材料和(b)玻璃材料混合而稱為「主材料」。

此時，當作是各粉末(或是粒子)則最好是採用平均粒徑是 $1\mu m$ 以下的粒徑尺寸。在此，粉末(或是粒子)係可以是球形和筒狀等的種種形狀，皆可適用(亦即不限定形狀)。更者，例如，將在糊狀物中的主材料的重量比調整成3~50%的範圍，將樹脂以及溶劑比各自調整成97~50%的範圍。經由如此，將糊狀物的黏度調整成 $30\sim100Pa\cdot s$ 。還有，當作是放電抑制材料係 TiO_2 和 Al_2O_3 的材料，即使是只使用一種類也可以，而使用混合的複數材料也可以。還有，即使不包含上述玻璃材料的型態也可以。

使用圖案印刷法將該放電抑制膜用糊狀物圖案印刷在基板31的表面31S上。具體地說，經由印刷後的乾燥(例如約 $150^\circ C$ 、10分鐘左右)，印刷糊狀物的膜厚會變成 $3\sim4\mu m$ 的程度。乾燥後，經由燒成糊狀物(例如約 $400\sim450^\circ C$ 、20分鐘左右)，而能得到膜厚 $1.6\sim2\mu m$ 程度的薄膜的放電抑



五、發明說明 (10)

制膜21。此時，放電抑制膜21是厚的場合時，隔壁47和陰極膜11之間的間隙會變寬，而難以確保排列在第2方向D2上的胞之間的絕緣(isolation)。但是，上述糊狀物因為是使用平均粒徑是 $1\text{ }\mu\text{m}$ 以下的粒徑尺寸的各粉末(或粒子)，而能得到如上述般的 $1.6\sim 2\text{ }\mu\text{m}$ 程度的薄膜的放電抑制膜21。因此，經由所形成的薄膜的放電抑制膜21的話，而能夠十分地確保胞之間的絕緣(isolation)。

經由以上的製程，而完成了前面面板51F1。還有，因為背面面板51R係可以由習知的種種的製造方法來製造，所以這裡將省略詳細的說明。

然後，使電極X、Y和電極46垂直相交，並且使放電抑制膜21和隔壁47相接觸，而配置前面面板51F1和背面面板51R，用周緣部將兩面板51F1、51R封止。之後，經由將放電氣體充填至放電空間51S內，而完成PDP101。

接著，在一般的PDP的製造方法中，印刷法係被使用在形成 $7\sim 8\text{ }\mu\text{m}$ 程度的膜厚。而自從前以來，都認為以印刷法來形成薄膜是一件困難的事。然而，本發明者經由研究開發而得到上述的糊狀物，經由本發明，能夠以印刷法來形成放電抑制膜的形成。

如上述般的放電抑制膜21，係經由糊狀物的印刷、乾燥以及燒成而形成。因此，本發明能夠比習知的蒸著浮離法更降低裝置成本以及製造裝置的保養管理費。

更者，因為上述的製法是圖案印刷該糊狀物，所以不需要像蒸著浮離法的塗佈、圖案曝光、顯像、剝離等等所





五、發明說明 (11)

謂的圖案化製程。因此，能夠比習知的蒸著浮離法大幅減少製程數。

更者，蒸著浮離法在開始蒸著之前的準備，例如對於真空裝置等的準備是需要花時間的，但是印刷法卻幾乎不需要花這樣般的時間。因此，經由印刷法而能夠比蒸著浮離法縮短放電抑制膜的形成時間。

該等的結果，能夠以廉價化來製造前面面板51F1，更者是PDP101。當然，經由放電抑制膜21而能夠抑制排列在第1方向D1上的胞之間的放電(誤放電)，而可向上提昇顯示品質(畫質)。

還有，前述般的放電抑制膜用的糊狀物係當作是不包含上述的玻璃材料的話，燒成後的放電抑制膜21(請參照第2圖)係未燒結的狀態。在此，「燒結」係包含伴隨著新規氧元素的結合・脫著反應和伴隨著材料粒子的融合反應，相對地，「燒成」則是不包含上述反應的熱處理。也就是說，燒結係糊狀物中的粉末材料的物性會變化(化學組成的變化)，相對地，燒成則是只有糊狀物中的樹脂和溶劑揮發，而 TiO_2 和 Al_2O_3 等的材料自體係無化學組成的變化也沒有軟化融合反應(要注意的點是對於螢光材料的燒成也是同樣的)。若經由未燒結的狀態的放電抑制膜21的話，關於第1圖的PDP101，因為隔壁47係和放電抑制膜21接觸，而作用的機械應力會被放電抑制膜21吸收，而能防止隔壁47的破損。還有，該效果係無關於放電抑制機能的有無，在前面面板51F1的(露出)表面中，經由未燒結的



五、發明說明 (12)

狀態而得到和隔壁47箱接觸的部分。

<實施例一的變形例1>

本變形例1係採用微影法來說明放電抑制膜21的圖案化。

首先，在基板31的表面31S的全體上，經由塗佈上述的放電抑制膜用糊狀物21a，然後再使該糊狀物21a乾燥（請參照第8圖）。

之後，經由例如是（液狀的）光阻的塗佈和乾膜光阻的貼付，而在糊狀物21a上的全體上配置。然後，進行圖案曝光及顯影，而使領域AR2內的光阻殘存成光阻201（請參照第9圖）。

接著，將光阻201當作是罩幕（MASK），經由例如是噴砂法（Sandblast）而圖案化該糊狀物21a。然後，經由燒成被圖案化的糊狀物而得到放電抑制膜21。

相關的製造方法，雖係使用採用光阻的微影法以圖案化放電抑制膜21，但是因為經由印刷法來形成放電抑制膜21，所以該製造方法比用蒸著法來形成放電抑制膜，能夠更廉價地來製造。還有，因為經由微影(photolithography)法的圖案化跟圖案印刷法比較，則因為微影法的圖案化對於圖案邊緣(pattern edge)的直進性以及電極X、Y的位置精度較優良，所以對製程精準度(process margin)的點較有利。



五、發明說明 (13)

<實施例一的變形例2>

還有，改變上述的乙基纖維素等，經由具有感光性的樹脂，例如是適用於放電抑制膜用糊狀物的甲基丙烯酸酯(methyl acrylate)等樹脂，而能夠不使用光阻而能以微影法圖案化該糊狀物。然後，燒成所形成的圖案化糊狀物而得到放電抑制膜21。經由該製造方法的話，因為不需要光阻與相關光阻的製程，所以能夠比上述的變形例1更能降低成本。

<實施例一的變形例3>

還有，本變形例3係說明使用浮離(lift-off)法來圖案化放電抑制膜21。

首先，和上述變形例1一樣地，在基板31的表面31S上的全體上配置光阻。然後經過曝光及顯影，而在該光阻的領域AR1內的部分殘存光阻202。(請參照第10圖)

接著，經由印刷法將放電抑制膜用糊狀物21b塗佈在基板31的表面31S上的全體上並且覆蓋該光阻202(請參照第11圖)。之後，將該光阻202以及在該光阻202的糊狀物21b除去，然後經由燒成殘存在領域AR2內的糊狀物，而得到放電抑制膜21。(請參照第2圖)

在上述製造方法中，雖是以浮離(lift-off)法圖案化放電抑制膜21，因為是經由印刷法來形成放電抑制膜21，經由該製造方法可以比由蒸著法來形成放電抑制膜的場合更廉價。



五、發明說明 (14)

〈實施例一的變形例4〉

改變印刷法，即使經由使用該糊狀物的噴砂法來形成放電抑制膜21也可以。經由使用對應放電抑制膜21的圖案寬度的噴嘴(nozzle)，能夠不使用微影法而直接地形成/描畫放電抑制膜21的圖案。更者，因為糊狀物的利用效率非常的高，而能大幅降低成本。因此，經由分配(dispenser)法能夠比蒸著浮離法更廉價地來製造前面面板51F1以及PDP101。


〈實施例一的變形例5〉

還有，即使經由使用該糊狀物的塗佈法(coater，一般是塗佈裝置)來形成放電抑制膜21也可以。此時，藉由具有例如是海綿狀(sponge)的滾筒(roll)和豁口(slit)的噴嘴，而將糊狀物轉寫至基板31上。

經由塗佈法的話，在大面積上有比印刷法好的均等的膜厚(抑制膜厚的不均勻)，而例如能夠將糊狀物塗佈在表面31S上的全面上。更者，相對於印刷法會在網(screen)板的網(mesh)跡上殘存有表面的凹凸情形，然而經由塗佈法的話，就能迴避該情形的凹凸。

〈實施例一的變形例6〉

上述的糊狀物，首先配置在位置(seat)上，使之經由某程度的乾燥或是經由變高黏度，亦即可以使用當作是乾



五、發明說明 (15)

膜(dry-film)。此時在該位置上，即使將糊狀物配置於幾乎覆蓋基板31的表面31S全體上的大面積也沒關係。在配置糊狀物於放電抑制膜21的圖案上的場合，亦可以適用於例如是微影法等的上述的圖案化方法。該被圖案化的糊狀物係經由貼付裝置(laminator)而被配置在基板31上。

使用被圖案化的糊狀物的話，不僅是比較蒸著浮離法，即使是比較印刷法也能夠達成形成時間的短縮化。

第二實施例

第12圖係顯示關於本發明第二實施例中的前面面板51F2的剖面示意圖。還有，以下的說明的元件和前述的元件是同等的話，將以相同的符號來表示。如第12圖所示般，前面面板51F2係具備有基板(具有電極的基板)32、放電抑制膜22和陰極膜12。

詳細地說，基板32係包括該前面玻璃基板5、電極X,Y以及介電層3，而該介電層3的前面玻璃基板5的反對側的表面係與基板32的表面32S接觸。

然後，在基板32的表面32S上的全體上形成放電抑制膜22，而在與放電抑制膜22的上述表面32S相反側的表面上的，配置有陰極膜12。亦即，露出放電抑制膜22的領域AR2內的部分。還有，在第12圖中，係圖示關於表面32S的平面視，雖然露出放電抑制膜22的領域係電極X,Y沒有重疊的場合，但是即使縮小陰極膜12的形成範圍使放電抑制膜22的露出領域重疊電極X及/或電極Y也沒有關係。



五、發明說明 (16)


接著，請參照加在上述第12圖的第13圖及第14圖的剖面示意圖，來說明前面面板51F2的製造方法。首先，經由既述的製造方法而形成透明電極1、匯流排電極2以及介電層3，然後準備基板32(請參照第13圖)。然後，經由印刷法等將放電抑制膜用糊狀物配置在表面32S的全體上。然後經過乾燥、燒成該糊狀物，而得到放電抑制膜22(請參照第14圖)。之後，在放電抑制膜22的露出表面上的領域AR1內，例如使用蒸著浮離法而形成陰極膜12(請參照第12圖)。

關於本製造方法，因為使用糊狀物而形成放電抑制膜22，而能得到與第一實施例以及該變形例1等同樣的效果。

更者，本製造方法係關於在前面面板51F2的製造方法的最終製程時形成陰極膜12。亦即，形成陰極膜12之後，不必實施為了形成其他的要素(例如放電抑制膜)製程。因此，例如以印刷法形成放電抑制膜時，使用網板而導致損傷陰極膜12等的膜質低下的事情就不會發生。因此，經由適用前面面板51F2，而能夠得到具有良質的陰極膜的顯示品質高的PDP。

<實施例二的變形例1>

第15圖係關於本變形例1的前面面板51F3的剖面示意圖。如第15圖所示般，前面面板51F3係具備有基板32、放電抑制膜23以及陰極膜13。詳細地說，放電抑制膜23被配



五、發明說明 (17)

置在基板32的表面32S上的領域AR2內，另一方面，陰極膜13被配置在表面32S上的領域AR2內。

放電抑制膜23及陰極膜13係可以經由既述的成膜方法或經由組合成膜方法和圖案化方法來形成。而該製造方法也可以得到前述的效果。


此時，即使先形成放電抑制膜23以及陰極膜13中的任一個都沒有關係，經由最後地形成陰極膜13，也可得到和上述第二實施例相同的效果。

第三實施例

第16圖係關於第三實施例的前面面板51F5的平面示意圖。第16圖係相當於從放電抑制膜25側來看前面面板51F5的平面示意圖。前面面板51F5係因為有放電抑制膜25的形狀的特徵，將以此點為中心來說明。

如第16圖所示般，前面面板51F5係在基板31的表面31S上具備有被形成為格子狀的放電抑制膜25。詳細地說，放電抑制膜25係包括既述的前面面板51F1(參照第1、2圖)的放電抑制膜21，和在表面31S上沿著第1方向D1延伸的複數的帶狀的放電抑制膜25A。還有，格子狀的交叉部分係共同具有兩放電抑制膜21、25A。

特別是，以前面板51F1和例如是既述的背面面板51R(參照第1圖)而構成PDP的場合，隔壁47係被配置在對面領域AR3(包含和領域AR2等同樣的3次元領域)內的表面31S上的放電抑制膜25A。還有，在表面31S的內部，即使



五、發明說明 (18)

將對面於螢光體層48的約U字型的開口頂部的領域包含在領域AR3內也可以，此時係關於沒有放電抑制膜25的情形，在表面31S的內部，和背面面板51R相接的領域以及將該領域在第3方向D3延伸的領域，則與領域AR3相接觸。還有，領域AR3係可以捕捉沿著排列在第2方向D2的胞之間的領域。


放電抑制膜25以及陰極膜11係可以經由既述的成膜方法或經由組合成膜方法和圖案化方法來形成。而該製造方法也可以得到前述的效果。

具備有前面面板51F5的PDP，放電抑制膜21係被配置於排列在第1方向D1的胞之間，並同時地與放電抑制膜25A和隔壁47相接觸。因此，不具有放電抑制膜25A的既述的PDP101(參照第1圖)係能夠以放電抑制膜25A塞住被形成在隔壁47和前面面板51F5之間的間隙。經由此，因為能防止通過該間隙的漏電而能確保排列在第2方向D2的胞之間的絕緣，所以能提昇畫質。此時，即使放電抑制膜25A的膜厚係厚的場合，也能得到前述的效果。

第四實施例

經由設定上述的放電抑制膜用糊狀物的材料的選定和重量比，或是經由在糊狀物中使之包含顏料等，而能得到有色或透明的放電抑制膜21~23, 25。還有，顏料等的種類係1種類或包含2種類以上都可以。

例如，包含氧化釤等的無機氧化物的話，就能得到黑




五、發明說明 (19)

色的放電抑制膜21~23, 25。因為放電抑制膜21, 23, 25係被設計在相鄰胞之間的領域，所以能夠經由黑色的放電抑制膜21, 23, 25 提昇PDP的對比(contrast)。

另外，一般地，在隔壁47係和前面面板51F1等相接的部分的頂部，是很容易產生缺陷的。此時，經由將隔壁47的頂部以及放電抑制膜21~23, 25作成黑色，即使隔壁47的頂部係例如是欠缺的場合，經由放電抑制膜21~23, 25而能夠防止對比的低下。更者，經由將格子狀的放電抑制膜黑色化，而能夠不必將隔壁47的頂部作成黑色。

還有，例如經由使包含粒的尺寸 TiO_2 和 Al_2O_3 等，而能夠得到白色的放電抑制膜21~23, 25。因為白色的放電抑制膜21~23, 25能在胞內反射所發生的光(可見光)，而能夠在胞內重複反射在發光之後，當作是顯示光而取出至PDP外部。結果，可以向上提昇PDP的輝度。此時，雖然即使放電抑制膜21~23, 25是白色以外，也能夠達到一定程度的高輝度化，但是可見光的吸收較少，亦即反射率是高度白色則更好。

還有，為了上述的放電抑制膜21~23, 25的薄膜化，放電抑制膜用糊狀物中的各粉末最好是平均粒徑在 $1\mu m$ 以下，但另一方面，為了白色化(有色化)，粉末的粒的尺寸比較大的話是比較好的。此時，為了白色化(有色化)而最好是糊狀物係包含平均粒徑係 $1\mu m$ 以上的粉的粉末，即使在該場合，經由調整 $1\mu m$ 以上的粉的粉末而使薄膜化和白色化並存是可能的。



五、發明說明 (20)

還有，經由將例如是放電抑制膜21~23, 25中的有色的材料(TiO_2 等)的重量比降低，而能夠使放電抑制膜21~23, 25作成透明(即能夠增高可見光的透過率)。


或是，經由在放電抑制膜21~23, 25中包含更小的粉末(約 $0.5\mu m$ 以下的粉末則更好)，而能夠更增高放電抑制膜21~23, 25的透明度。使用該粉末的話，粒的尺寸則接近可見光帶域之下，因為在粒子表面的光的散亂射被減弱，而能夠將放電抑制膜21~23, 25的透過率(即透明度)提昇，因此能將PDP的光取出開口率(光取出效率)更提高。經由此，因為能藉由放電抑制膜21~23, 25取出在顯示胞內所產生的發光，而能提昇PDP的輝度。

發明的效果

(1) 經由本發明之申請專利範圍第1項的話，使用糊狀物而形成放電抑制體。此時，糊狀物係能使用印刷法、分配法、塗佈法等來配置，還有，能將該糊狀物乾膜化而配置。亦即，經由使用糊狀物而增加放電抑制體的形成方法的自由度。

更者，經由以上述的各配置方法來配置糊狀物，而能夠比蒸著浮離法更減少裝置成本以及製造裝置的保養管理費。更者，例如是使用圖案印刷法或分配法而圖案化放電抑制體的話，而能夠比蒸著浮離法更減少製程數。該等結果，能廉價地製造PDP用基板，而更能廉價地製造PDP。

(2) 經由本發明之申請專利範圍第2項的話，經由使用



五、發明說明 (21)

糊狀物的形成方法而能夠形成薄膜的放電抑制體。此時，使用所形成的薄膜的放電抑制體而能確保胞之間的絕緣。還有，因為經由使用更小粒的放電抑制體而能夠將放電抑制體更透明化，而能更提高光取出效率。

(3) 經由本發明之申請專利範圍第3項的話，因為能比蒸著浮離法更縮短放電抑制體的形成時間，而能夠比蒸著浮離法更廉價地製造PDP用基板，更者能廉價地製造PDP。

(4) 經由本發明之申請專利範圍第4項的話，經由使用對應放電抑制膜的圖案寬度的噴嘴，能夠不使用微影法而直接地形成/描畫放電抑制膜的圖案。更者，因為糊狀物的利用效率非常的高，而能大幅降低成本。因此，經由分配(dispenser)法能夠比蒸著浮離法更廉價地來製造PDP用基板以及PDP。

(5) 經由本發明之申請專利範圍第5項的話，在大面積上有比印刷法好的均等的膜厚(抑制膜厚的不均勻)，而例如能夠將糊狀物塗佈在表面31S上的全面上。更者，相對於印刷法會在網(screen)板的網(mesh)跡上殘存有表面的凹凸情形，然而經由塗佈法的話，就能迴避該情形的凹凸。

(6) 經由本發明之申請專利範圍第6項的話，不僅是比較蒸著浮離法，即使是比較印刷法也能夠達成形成時間的短縮化。因此，能夠比蒸著浮離法更廉價地來製造PDP用基板以及PDP。

(7) 經由本發明之申請專利範圍第7項的話，因為經由



五、發明說明 (22)


微影(photolithography)法的圖案化跟圖案印刷法比較，則因為微影法的圖案化對於圖案邊緣(pattern edge)的直進性以及電極X、Y的位置精度較優良，所以對製程精準度(process margin)的點較有利。

(8) 經由本發明之申請專利範圍第8項的話，在PDP用基板的製造方法的最終製程時形成陰極膜。亦即，形成陰極膜之後，不必實施為了形成其他的要素(例如放電抑制膜)製程。因此，例如以印刷法形成放電抑制膜時，使用網板而導致損傷陰極膜等的膜質低下的事情就不會發生。因此，經由能夠製造實現具有良質的陰極膜的顯示品質高的PDP的PDP用基板。

(9) 經由本發明之申請專利範圍第9項的話，能發揮上述申請專利範圍第1項至第8項，而能提供廉價的PDP用基板和PDP。

(10) 經由本發明之申請專利範圍第10項的話，因為PDP用基板係具備格子狀的放電抑制體，在PDP中，將放電抑制體配置於相鄰顯示胞之間，並同時地能與隔壁相接觸。因此，能夠以放電抑制體塞住該隔壁和該PDP用基板之間的間隙。經由此，因為能防止通過該間隙的漏電而能確保相鄰胞之間的絕緣，所以能提昇畫質。此時，即使放電抑制體的膜厚係厚的場合，也能得到所要的效果。

(11) 經由本發明之申請專利範圍第11項的話，經由將放電抑制體作成黑色，而能夠提供將PDP的對比(contrast)向上提昇的PDP用基板。



五、發明說明 (23)

還有，經由將放電抑制體作成白色，在PDP中，能在顯示胞內以放電抑制體反射所發生的光。使該反射的發光在顯示胞內重複反射，最終地經由取出至PDP外部，而可以向上提昇PDP的輝度。亦即，能提供將PDP高度輝化之PDP用基板。

還有，經由將放電抑制體透明化，而能藉由放電抑制體將在顯示胞內所產生之發光取出。因此，能提供將PDP高度輝化之PDP用基板。

(12) 經由本發明之申請專利範圍第12項的話，因為經由放電抑制體而能抑制相鄰的顯示胞之間的放電(誤放電)，而能提供高顯示品質的PDP。

(13) 經由本發明之申請專利範圍第13項的話，能發揮上述申請專利範圍第9項至第12項，而能提供顯示品質優且廉價的PDP。



(14) 經由本發明之申請專利範圍第14項的話，因為能夠防止隔壁的破損，而能抑制PDP的畫素缺陷。

圖式簡單說明：

第1圖係有關於第一實施例的電漿顯示面板的斜視示意圖。

第2圖係有關於第一實施例的前面面板的剖面示意圖。

第3圖係有關於為了說明第一實施例的前面面板的製造方法的剖面示意圖。



五、發明說明 (24)

第4圖係有關於為了說明第一實施例的前面面板的製造方法的剖面示意圖。

第5圖係有關於為了說明第一實施例的前面面板的製造方法的剖面示意圖。

第6圖係有關於為了說明第一實施例的前面面板的製造方法的剖面示意圖。

第7圖係有關於為了說明第一實施例的前面面板的製造方法的剖面示意圖。

第8圖係有關於為了說明第一實施例之變形例1的前面面板的製造方法的剖面示意圖。

第9圖係有關於為了說明第一實施例之變形例1的前面面板的製造方法的剖面示意圖。

第10圖係有關於為了說明第一實施例之變形例3的前面面板的製造方法的剖面示意圖。

第11圖係有關於為了說明第一實施例之變形例3的前面面板的製造方法的剖面示意圖。

第12圖係有關於第二實施例的前面面板的剖面示意圖。

第13圖係有關於為了說明第二實施例的前面面板的剖面示意圖。

第14圖係有關於為了說明第二實施例的前面面板的剖面示意圖。

第15圖係有關於第二實施例之變形例1的前面面板的剖面示意圖。



五、發明說明 (25)

第16圖係有關於第三實施例的前面面板的平面示意圖。

[符號說明]

前面玻璃基板~5；

陰極膜~11、12、13；

放電抑制膜(放電抑制體)~21、22、23、25、25A；

糊狀物(paste)~21a、21b；

基板(具有電極的基板)~31、32；

表面~31S、32S；

隔壁(barrier lip)~47；

前面面板(電漿顯示面板用基板或第2基板)~51F1、
51F2、51F3、51F4、51F5；

背面面板(第1基板)~51R；

電漿顯示面板(PDP)~101；

光阻(resist)~201、202；

領域~AR2、AR3；

放電維持電極(電極)~X、Y。



四、中文發明摘要 (發明之名稱：電漿顯示面板用基板之製造方法、電漿顯示面板用基板、及電漿顯示面板)


[課題]

本發明係提供一種使用糊狀物(paste)的放電抑制膜的製造方法。

[解決手段]

在前面面板51F1 的陰極膜11 的表面的裡面，放電抑制膜21 被形成在相鄰電極對X、Y 間的領域上。放電抑制膜21 係經由使用印刷法等的糊狀物的形成方法來形成。該糊狀物例如是由(a) TiO_2 和 Al_2O_3 等的放電抑制材料，和(b) PbO 等的具有絕緣性的金屬氧化物或玻璃材料的粉末，和(c) 乙基纖維素等的樹脂，和(d) 松油醇(terpineol)等的有機溶劑混練而成。此時，各粉末材料係採用 $1\mu m$ 以下的粒徑


英文發明摘要 (發明之名稱：METHOD OF MANUFACTURING PLASMA-DISPLAY-PANEL-SUBSTRATE, PLASMA-DISPLAY-PANEL-SUBSTRATE, AND PLASMA DISPLAY PANEL)



四、中文發明摘要 （發明之名稱：電漿顯示面板用基板之製造方法、電漿顯示面板用基板、及電漿顯示面板）

尺寸。還有，關於主材料（包含放電抑制材料）的糊狀物的重量比係調整成3~50%，而樹脂以及溶劑的同重量比各自調整成97~50%，而糊狀物的黏度調整成例如是30~100Pa·s。經由所得糊狀物的印刷・乾燥・燒成而能得到放電抑制膜21。

英文發明摘要 （發明之名稱：METHOD OF MANUFACTURING PLASMA-DISPLAY-PANEL-SUBSTRATE, PLASMA-DISPLAY-PANEL-SUBSTRATE, AND PLASMA DISPLAY PANEL）



91年6月3日
修正
補充

六、申請專利範圍

1. 一種電漿顯示面板用基板的製造方法，具備有被配置在具有電極的基板的表面上的抑制關於電漿顯示面板的放電的形成的放電抑制體之電漿顯示面板用基板的製造方法，其特徵在於包括：

(a) 配置該放電抑制體用的糊狀物在具有該電極的該基板的該表面上的製程；以及

(b) 燒成該糊狀物而形成該放電抑制體的製程。

2. 如申請專利範圍第1項所述的電漿顯示面板用基板的製造方法，其中該糊狀物係更包括平均粒徑約 $1\text{ }\mu\text{m}$ 以下的粒的尺寸的放電抑制材料。

3. 如申請專利範圍第1項所述的電漿顯示面板用基板的製造方法，其中該步驟(a)係更包括經由印刷法而配置該糊狀物之製程。


4. 如申請專利範圍第1項所述的電漿顯示面板用基板的製造方法，其中該步驟(a)係更包括經由分配(dispenser)法而配置該糊狀物之製程。

5. 如申請專利範圍第1項所述的電漿顯示面板用基板的製造方法，其中該步驟(a)係更包括經由塗佈(coater)法而配置該糊狀物之製程。

6. 如申請專利範圍第1項所述的電漿顯示面板用基板的製造方法，更包括：

步驟(c)，將該糊狀物配置在所定的位置(seat)上，然後進行乾膜(dry-film)化製程；

其中，該步驟(a)係更包括配置已乾膜化的該糊狀物之製程。



六、申請專利範圍

7. 如申請專利範圍第1項所述的電漿顯示面板用基板的製造方法，其中該步驟(a)係更包括經由微影(photolithography)法將該糊狀物圖案化之製程。

8. 如申請專利範圍第1項所述的電漿顯示面板用基板的製造方法，更包括：

步驟(d)，形成陰極膜於具有該電極的該基板的該表面上的製程；

其中，進行當作是最終製程的該步驟(d)。

9. 一種電漿顯示面板用基板，包括：

一基板，其具有電極；以及

一放電抑制體，其被配置在具有該電極的該基板的表面上，而抑制關於電漿顯示面板的放電的形成；

其特徵在於：

該電漿顯示面板用基板由下列製造方法所製造，該製造方法包括：


(a) 將該放電抑制體用的糊狀物配置在具有該電極的該基板的該表面上的製程；以及

(b) 燒成該糊狀物而形成該放電抑制體的製程的製造方法所形成。

10. 如申請專利範圍第9項所述的電漿顯示面板用基板，其中該放電抑制體係格子狀地被配置在具有該電極的該基板的該表面上。

11. 如申請專利範圍第9項所述的電漿顯示面板用基板，其中該放電抑制體係黑色、白色或透明。

12. 如申請專利範圍第9項所述的電漿顯示面板用基



六、申請專利範圍

板，該電漿顯示面板係更包括有複數的顯示胞，其中該放電抑制體係被配置於對應相鄰的該顯示胞之間的領域內。

13. 一種包含電漿顯示面板用基板的電漿顯示面板，其中該電漿顯示面板用基板，包括：

一基板，其具有電極；以及

一放電抑制體，其被配置在具有該電極的該基板的表面上，而抑制關於電漿顯示面板的放電的形成；

其特徵在於：

該電漿顯示面板用基板係由下列製造方法所製造，該製造方法包括：


(a) 將該放電抑制體用的糊狀物配置在具有該電極的該基板的該表面上的製程；以及


(b) 燒成該糊狀物而形成該放電抑制體的製程的製造法所形成。

14. 一種電漿顯示面板，具備有具有隔壁的第1基板，及接觸該隔壁而被對面配置的第2基板；

其特徵在於：

在該第2基板的表面之中，接觸該隔壁的部分係未燒結的狀態。







第一圖

495785

51F1




第 2 圖




第 3 圖


495785




第 4 圖




第 5 圖




第 6 圖




第 7 圖




第 8 圖



第 9 圖




第 10 圖



第 11 圖

51F2




第 12 圖


The diagram illustrates a memory cell array with a 32x32 grid structure. The array is divided into four 8x8 sub-blocks by vertical and horizontal lines. Labels indicate various components and regions:

- AR1**: Vertical and horizontal lines separating the main array into sub-blocks.
- AR2**: Vertical and horizontal lines further dividing the sub-blocks.
- SL**: A dashed line representing a selection line.
- 32S**: A label for the 32x32 grid structure.
- 3**: A label for a specific column or row in the grid.
- 5**: A label for another specific column or row in the grid.
- D1**, **D2**, **D3**: Labels for data lines.
- X**, **Y**: Labels for horizontal and vertical coordinates.
- G**: A double-headed arrow indicating a gap or distance between vertical lines.
- Numbers 1, 2, 3, 4, 5, 6, 7, 8: Labels for specific cells or intersections within the grid.


第 13 圖



第 14 圖



第 15 圖

51F5

第 16 圖