



**특허청구의 범위**

**청구항 1**

입력신호의 주파수를 검출하기 위한 주파수 검출부; 및

상기 주파수 검출부의 검출결과에 따라 선택적으로 활성화 되는 복수의 저항부를 포함하며 활성화된 저항부의 내부 저항값 비율에 따라 증폭이득이 조절되어 상기 입력신호에 대응하는 차동출력신호를 출력하기 위한 제1 차동 증폭부

를 구비하는 반도체 장치의 입력버퍼.

**청구항 2**

제1항에 있어서,

상기 차동출력신호를 증폭하여 출력하기 위한 제2 차동 증폭부를 더 포함하는 것을 특징으로 하는 반도체 장치의 입력버퍼.

**청구항 3**

제1항 또는 제2항에 있어서,

상기 복수의 저항부는 각각,

복수의 저항소자를 구비하며 구비된 저항소자의 저항값에 따라 내부 저항값 비율이 결정되는 것을 특징으로 하는 반도체 장치의 입력버퍼.

**청구항 4**

제1항 또는 제2항에 있어서,

상기 복수의 저항부는,

서로 동일한 저항값을 가지며, 각 저항부는 복수의 저항소자를 구비하여 저항소자의 저항값에 따라 내부 저항값 비율이 결정되는 것을 특징으로 하는 반도체 장치의 입력버퍼.

**명세서**

**발명의 상세한 설명**

**기술분야**

[0001] 본 발명은 반도체 장치에 관한 것으로서, 입력버퍼를 구성하는 기술에 관한 것이다.

**배경기술**

[0002] 일반적으로 반도체 장치는 외부에서 인가된 입력신호를 버퍼링하여 내부회로에 제공하고 있다.

[0003] 도 1은 종래기술의 반도체 장치의 입력버퍼에 대한 구성도이다.

[0004] 도 1을 참조하면 종래기술의 반도체 장치의 입력버퍼는 제1 차동 증폭부(11)와 제2 차동 증폭부(12)로 구성된다.

[0005] 제1 차동 증폭부(11)는 기준전압(VREF)을 기준으로 입력신호(IN)를 판별하여 차동출력신호(OUT1, OUT1B)를 생성한다. 또한, 제2 차동 증폭부(12)는 차동출력신호(OUT1, OUT1B)를 증폭하여 차동형태의 최종출력신호

(DIFF\_OUT,DIFF\_OUTB)를 출력한다. 즉, 입력버퍼는 다단 증폭회로 형태로 구성된다.

[0006] 제1 차동 증폭부(11)는 전원전압단(VDD)과 차동 출력단(N1,N2) 사이에 접속된 저항부(R1,R2)를 포함하고 있는데, 저항부(R1,R2)의 저항값에 따라서 증폭이득 등이 결정된다. 저항부(R1,R2)를 구성하고 있는 제1 저항소자(R1) 및 제2 저항소자(R2)의 저항값은 고정되어 있다. 따라서 인가되는 입력신호(IN)의 주파수 대역이 변경되는 경우 원하는 증폭이득을 얻기 위해서 입력버퍼를 다시 설계해야 한다. 즉, 종래기술의 반도체 장치의 입력버퍼는 설계 이후의 동작 조건변화에 대한 유연성(Flexibility)이 떨어진다.

**발명의 내용**

**해결 하고자하는 과제**

[0007] 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 제안된 것으로, 다양한 주파수 대역의 입력신호를 버퍼링 할 수 있는 반도체 장치의 입력버퍼를 제공하는 것을 그 목적으로 한다.

[0008] 또한, 다양한 주파수 대역의 입력신호를 버퍼링 할 수 있으며, 듀티비(Duty Ratio)를 조절할 수 있는 반도체 장치의 입력버퍼를 제공하는 것을 다른 목적으로 한다.

**과제 해결수단**

[0009] 상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 입력신호의 주파수를 검출하기 위한 주파수 검출부; 및 상기 주파수 검출부의 검출결과에 따라 선택적으로 활성화 되는 복수의 저항부를 포함하며 활성화된 저항부의 내부 저항값 비율에 따라 증폭이득이 조절되어 상기 입력신호에 대응하는 차동출력신호를 출력하기 위한 제1 차동 증폭부를 구비하는 반도체 장치의 입력버퍼가 제공된다.

[0010] 또한, 본 발명의 다른 측면에 따르면, 입력신호의 주파수를 검출하여 주파수 검출코드를 출력하기 위한 주파수 검출부; 및 상기 주파수 검출코드에 의해 선택된 해당 저항부가 활성화 되는 제1 및 제2 저항부 그룹을 포함하며, 활성화된 저항부의 내부 저항값 비율에 따라 증폭이득 및 듀티비(Duty Ratio)가 조절되어 상기 입력신호에 대응하는 차동출력신호를 출력하기 위한 제1 차동 증폭부를 구비하는 반도체 장치의 입력버퍼가 제공된다.

**효과**

[0011] 본 발명을 적용한 반도체 장치의 입력버퍼는 다양한 주파수 대역의 입력신호를 원하는 증폭이득으로 버퍼링할 수 있다. 따라서 인가되는 입력신호의 주파수가 변경되더라도 설계변경 없이 원하는 증폭이득을 갖는 출력신호를 생성할 수 있다.

**발명의 실시를 위한 구체적인 내용**

[0012] 이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하기로 한다. 참고적으로, 도면 및 상세한 설명에서 소자, 블록 등을 지칭할 때 사용하는 용어, 기호, 부호등은 필요에 따라 세부단위 별로 표기할 수도 있으므로, 동일한 용어, 기호, 부호가 전체회로에서 동일한 소자 등을 지칭하지 않을 수도 있음에 유의하자.

[0013] 도 2는 본 발명의 실시예에 따른 반도체 장치의 입력버퍼의 구성도이다.

[0014] 도 2를 참조하면 반도체 장치의 입력버퍼는, 입력신호(IN)의 주파수를 검출하기 위한 주파수 검출부(21)와, 주파수 검출부(21)의 검출결과에 따라 선택적으로 활성화 되는 복수의 저항부(200)를 포함하며 활성화된 저항부(R<sub>A<i></sub></i>·R<sub>B<i></sub></i>)의 내부 저항값 비율에 따라 증폭이득이 조절되어 입력신호(IN)에 대응하는 차동출력신호(OUT1,OUT1B)를 출력하기 위한 제1 차동 증폭부(22)를 구비한다.

[0015] 또한, 참고적으로 본 실시예와 같이 반도체 장치의 입력버퍼는 차동출력신호(OUT1,OUT1B)를 증폭하여 차동형태

의 최종출력신호(DIFF\_OUT,DIFF\_OUTB)를 출력하기 위한 제2 차동 증폭부(23)를 더 포함하여 다단 증폭회로 형태로 구성될 수도 있다. 제2 차동 증폭부(23)는 인에이블 신호(EN1)의 제어를 통해서 동작하게 되며, 차동 입력부(MN4,MN5)로 차동출력신호(OUT1,OUT1B)를 인가받아 차동 출력단(N3,N4)으로 증폭된 차동형태의 최종출력신호(DIFF\_OUT,DIFF\_OUTB)를 출력한다.

[0016] 상기와 같이 구성되는 반도체 장치의 입력버퍼의 세부구성과 주요동작을 살펴보면 다음과 같다.

[0017] 주파수 검출부(21)는 입력신호(IN)의 주파수를 검출하여 검출된 주파수에 대응하는 주파수 검출코드(R\_CODE<1:N>)를 출력한다.

[0018] 또한, 제1 차동 증폭부(22)는 복수의 저항부(200)와, 차동 입력부(MN1,MN2)와, 바이어싱부(MN3, R3)로 구성된다. 바이어싱부(MN3, R3)는 인에이블 신호(EN1)에 응답하여 바이어스 전류를 제공하며, 차동 입력부(MN1,MN2)는 기준전압(VREF) 및 입력신호(IN)를 인가받는다. 복수의 저항부(R\_A<1>·R\_B<1>·SW<1>, … , R\_A<N-1>·R\_B<N-1>·SW<N-1>, R\_A<N>·R\_B<N>·SW<N>, 200)는 주파수 검출부(21)에서 출력되는 주파수 검출코드(R\_CODE<1:N>)에 응답하여 선택적으로 활성화된다. 즉, 복수의 저항부(200)는 제1 저항부 그룹(201) 및 제2 저항부 그룹(202)으로 구분되는데, 주파수 검출코드(R\_CODE<1:N>)에 의해서 선택된 제1 저항부 그룹(201)의 저항부 및 제2 저항부 그룹(202)의 저항부가 동시에 활성화 된다. 각 저항부는 복수의 저항소자(R\_A<i>, R\_B<i>) 및 스위치(SW<i>)로 구성되는데, 제1 저항소자(R\_A<i>) 및 제2 저항소자(R\_B<i>)의 저항값에 따라 차동 출력단(N1,N2)을 기준으로 하여 내부 저항값 비율이 결정된다. 본 실시예에서 복수의 저항부(R\_A<1>·R\_B<1>·SW<1>, … , R\_A<N-1>·R\_B<N-1>·SW<N-1>, R\_A<N>·R\_B<N>·SW<N>, 200)는 모두 동일한 저항값을 갖고 있지만, 내부 저항소자의 저항값에 따라 내부 저항값 비율은 서로 다르다. 이러한 내부 저항값 비율에 따라 제1 차동 증폭부(22)의 증폭이득 등이 결정되는데, 입력신호(IN)의 주파수 대역이 변경될 경우 주파수 검출코드(R\_CODE<1:N>)에 의해서 내부 저항값 비율을 변경시킬 수 있으므로, 주파수 대역의 변경에 대한 유연성을 확보할 수 있다.

표 1

[0019]

N	R_A(N)	R_B(N)	Freq. 3dB[GHz]	Zero dB Freq.[GHz]
1	100	3900	2.70	4.66
2	200	3800	2.76	4.57
3	300	3700	2.82	4.48
4	400	3600	2.88	4.39
5	500	3500	2.94	4.29
6	600	3400	3.00	4.18
7	700	3300	3.07	4.07
8	800	3200	3.14	3.96
9	900	3100	3.21	3.85
10	1000	3000	3.29	3.72
11	1100	2900	3.36	3.59
12	1200	2800	3.45	3.45
13	1300	2700	3.53	3.30
14	1400	2600	3.62	3.13
15	1500	2500	3.72	2.95
16	1600	2400	3.82	2.75
17	1700	2300	3.92	2.52
18	1800	2200	4.03	2.26
19	1900	2100	4.15	1.94
20	2000	2000	4.27	1.46

[0020] 표 1은 내부 저항값 비율에 따른 예상 대역폭을 나타낸 것이다.

[0021] 표 1을 참조하면 저항부의 저항값이 4kΩ일 때, 저항소자의 저항값에 따른 내부 저항값 비율과 그에 따른 대역

폭을 나타내었다.

[0022] 참고적으로, 본 실시예에서는 주파수 검출코드(R\_CODE<1:N>)에 의해서 활성화되는 제1 저항부 그룹(201)의 저항부 및 제2 저항부 그룹(202)의 저항부의 내부 저항값 비율은 동일하다고 가정하고 내부동작을 설명하였다. 하지만, 제1 저항부 그룹(201) 및 제2 저항부 그룹(202)을 각각의 주파수 검출코드를 통해서 제어하든지, 동시에 활성화 되는 제1 저항부 그룹(201)의 저항부 및 제2 저항부 그룹(202)의 저항부가 서로 다른 내부 저항값 비율을 가지도록 배치하여 차동출력신호(OUT1,OUT1B)의 듀티비(Duty Ratio)도 조절할 수 있을 것이다. 또한, 제1 차동 증폭부(22)는 기준전압(VREF)을 기준으로 입력신호(IN)를 판별하도록 구성되었으나, 입력신호(IN)가 차동형태로 인가되는 경우 제1 차동 증폭부(22)의 차동 입력부(MN1,MN2)로 차동형태의 입력신호(IN)를 인가받아 버퍼링할 수 있을 것이다.

[0023] 이상, 본 발명의 실시예에 따라 구체적인 설명을 하였다. 본 발명의 기술적 사상은 상기의 실시예에 따라 구체적으로 기술되었으나, 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

[0024] 예컨대, 본 발명의 기술적 사상과는 직접 관련이 없는 부분이지만, 본 발명을 보다 자세히 설명하기 위하여 추가적인 구성을 포함한 실시예를 예시할 수 있다. 또한, 신호 및 회로의 활성화 상태를 나타내기 위한 액티브 하이(Active High) 또는 액티브 로우(Active Low)의 구성은 실시예에 따라 달라질 수 있다. 또한, 동일한 기능을 구현하기 위해 필요에 따라 트랜지스터의 구성은 변경될 수 있다. 즉, PMOS 트랜지스터와 NMOS 트랜지스터의 구성은 서로 대체될 수 있을 것이며, 필요에 따라 다양한 트랜지스터를 이용하여 구현될 수 있다. 이러한 회로의 변경은 너무 경우의 수가 많고, 이에 대한 변경은 통상의 전문가라면 누구나 쉽게 유추할 수 있기에 그에 대한 열거는 생략하기로 한다.

**도면의 간단한 설명**

[0025] 도 1은 종래기술의 반도체 장치의 입력버퍼에 대한 구성도이다.

[0026] 도 2는 본 발명의 실시예에 따른 반도체 장치의 입력버퍼의 구성도이다.

[0027] \*도면의 주요 부분에 대한 부호의 설명

[0028] 22 : 제1 차동 증폭부

[0029] 23 : 제2 차동 증폭부

[0030] 200 : 복수의 저항부



[0031] 201 : 제1 저항부 그룹

[0032] 202 : 제2 저항부 그룹

[0033] 도면에서 PMOS 트랜지스터와 NMOS 트랜지스터는 각각 MPi, MNi (i=0,1,2, ... ) 으로 표시함.

도면

도면1



도면2

