



(12) 发明专利申请

(10) 申请公布号 CN 102893375 A

(43) 申请公布日 2013.01.23

(21) 申请号 201180023957.2

代理人 于静 张亚非

(22) 申请日 2011.05.18

(51) Int. Cl.

(30) 优先权数据

H01L 21/28 (2006.01)

12/792,242 2010.06.02 US

H01L 29/51 (2006.01)

H01L 29/49 (2006.01)

(85) PCT申请进入国家阶段日

2012.11.14

(86) PCT申请的申请数据

PCT/EP2011/058086 2011.05.18

(87) PCT申请的公布数据

W02011/151183 EN 2011.12.08

(71) 申请人 国际商业机器公司

地址 美国纽约

(72) 发明人 郭德超 P·欧尔迪吉斯 T-C·陈
王岩峰

(74) 专利代理机构 北京市中咨律师事务所

11247


权利要求书 2 页 说明书 4 页 附图 8 页

(54) 发明名称

高 k 金属栅极叠层

(57) 摘要

一种用于场效应晶体管(FET)器件的栅极叠层结构，包括：富氮的第一电介质层，其形成在半导体衬底表面之上；贫氮且富氧的第二电介质层，其形成在所述富氮的第一电介质层上，所述第一电介质层和所述第二电介质层共同形成双层界面层；高 k 电介质层，其形成在所述双层界面层之上；金属栅极导体层，其形成在所述高 k 电介质层之上；以及功函数调整掺杂剂物质，其扩散在所述高 k 电介质层和所述贫氮且富氧的第二电介质层内，且其中所述富氮的第一电介质层用来使所述功函数调整掺杂剂物质与所述半导体衬底表面分隔。



1. 一种用于场效应晶体管(FET)器件的栅极叠层结构,包括:
富氮的第一电介质层,其形成在半导体衬底表面之上;
贫氮且富氧的第二电介质层,其形成在所述富氮的第一电介质层上,所述第一电介质层和所述第二电介质层共同形成双层界面层;
高k电介质层,其形成在所述双层界面层之上;
金属栅极导体层,其形成在所述高k电介质层之上;以及
功函数调整掺杂剂物质,其扩散在所述高k电介质层和所述贫氮且富氧的第二电介质层内,且其中所述富氮的第一电介质层用来使所述功函数调整掺杂剂物质与所述半导体衬底表面分隔。
2. 根据权利要求1的结构,其中所述功函数调整掺杂剂物质包括镧系金属。
3. 根据权利要求1的结构,其中所述功函数调整掺杂剂物质包括镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钷(Pm)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、镥(Lu)以及铪(Hf)中的一者或多者。
4. 根据前述权利要求中任一项的结构,其中所述富氮的第一电介质层包括氮化硅(SiN)和氧氮化硅(SiON)中的一者或多者。
5. 根据前述权利要求中任一项的结构,其中所述贫氮且富氧的第二电介质层包括臭氧层和氧化物层中的一者。
6. 根据前述权利要求中任一项的结构,其中所述高k电介质层具有约4.0或更高的介电常数。
7. 根据前述权利要求中任一项的结构,其中所述高k电介质层具有约7.0或更高的介电常数。
8. 根据权利要求6的结构,其中所述高k电介质层包括氧化铪(HfO₂)、正硅酸铪(HfSiO₄)、二氧化锆(ZrO₂)、氧化铝(Al₂O₃)、二氧化钛(TiO₂)、氧化镧(La₂O₃)、钛酸锶(SrTiO₃)、铝酸镧(LaAlO₃)、氧化铈(CeO₂)、氧化钇(Y₂O₃)及其组合中的一者或多者。
9. 根据前述权利要求中任一项的结构,其中所述金属栅极导体层包括钨(W)、钽(Ta)、铝(Al)、钌(Ru)、铂(Pt)等或任何导电化合物及其组合中的一者或多者,所述导电化合物包括但不限于氮化钛(TiN)、氮化钽(TaN)、硅化镍(NiSi)、硅化镍铂(NiPtSi)、氮化钛(TiN)、氮化钽(TaN)、碳化钛(TiC)、碳化钽(TaC)、氧氮碳化钽(TaCNO)、氧化钌(RuO₂)。
10. 根据前述权利要求中任一项的结构,其中所述衬底包括硅(Si)、锗(Ge)、硅锗(SiGe)、碳化硅(SiC)、碳化硅锗(SiGeC)、砷化镓(GaAs)、氮化镓(GaN)、砷化铟(InAs)以及磷化铟(InP)中的一者或多者。
11. 一种形成用于场效应晶体管(FET)器件的栅极叠层结构的方法,该方法包括:
在半导体衬底表面之上形成富氮的第一电介质层;
在所述富氮的第一电介质层上形成贫氮且富氧的第二电介质层,所述第一电介质层和所述第二电介质层共同限定双层界面层;
在所述双层界面层之上形成高k电介质层;
在所述高k电介质层之上形成金属栅极导体层;以及
将功函数调整掺杂剂物质扩散在所述高k电介质层和所述贫氮且富氧的第二电介质层内,且其中所述富氮的第一电介质层用来使所述功函数调整掺杂剂物质与所述半导体衬

底表面分隔。

12. 根据权利要求 11 的方法,其中所述功函数调整掺杂剂物质包括镧系金属。
13. 根据权利要求 11 的方法,其中所述功函数调整掺杂剂物质包括镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钷(Pm)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、镥(Lu)以及铪(Hf)中的一者或者者。
14. 根据权利要求 11-13 中任一项的方法,其中所述富氮的第一电介质层包括氮化硅(SiN)和氧氮化硅(SiON)中的一者或者者。
15. 根据权利要求 11-14 中任一项的方法,其中所述贫氮且富氧的第二电介质层包括臭氧层和氧化物层中的一者。
16. 根据权利要求 11-15 中任一项的方法,其中所述高 k 电介质层具有约 4.0 或更高的介电常数。
17. 根据权利要求 11-16 中任一项的方法,其中所述高 k 电介质层具有约 7.0 或更高的介电常数。
18. 根据权利要求 11-17 中任一项的方法,其中所述高 k 电介质层包括氧化铪(HfO₂)、正硅酸铪(HfSiO₄)、二氧化锆(ZrO₂)、氧化铝(Al₂O₃)、二氧化钛(TiO₂)、氧化镧(La₂O₃)、钛酸锶(SrTiO₃)、铝酸镧(LaAlO₃)、氧化铈(CeO₂)、氧化钇(Y₂O₃)及其组合中的一者或者者。
19. 根据权利要求 11-18 中任一项的方法,其中所述金属栅极导体层包括钨(W)、钽(Ta)、铝(Al)、钌(Ru)、铂(Pt)等或任何导电化合物及其组合中的一者或者者,所述导电化合物包括但不限于氮化钛(TiN)、氮化钽(TaN)、硅化镍(NiSi)、硅化镍铂(NiPtSi)、氮化钛(TiN)、氮化钽(TaN)、碳化钛(TiC)、碳化钽(TaC)、氧氮碳化钽(TaCNO)、氧化钌(RuO₂)。
20. 根据权利要求 11-19 中任一项的方法,其中所述衬底包括硅(Si)、锗(Ge)、硅锗(SiGe)、碳化硅(SiC)、碳化硅锗(SiGeC)、砷化镓(GaAs)、氮化镓(GaN)、砷化铟(InAs)以及磷化铟(InP)中的一者或者者。
21. 根据权利要求 11-20 中任一项的方法,还包括在形成所述高 k 电介质层之后沉积所述功函数调整掺杂剂物质。
22. 根据权利要求 11-20 中任一项的方法,还包括在形成所述高 k 电介质层之前沉积所述功函数调整掺杂剂物质。
23. 根据权利要求 11-20 中任一项的方法,还包括在形成所述高 k 电介质层的同时沉积所述功函数调整掺杂剂物质。

高 k 金属栅极叠层

技术领域

[0001] 本发明一般而言涉及半导体器件制造,更具体而言涉及高 k 金属栅极叠层中用于改善沟道迁移率的界面结构。

背景技术

[0002] 在标准的互补金属氧化物半导体(CMOS)器件中,典型地使用多晶硅作为栅极材料。使用多晶硅栅极制造CMOS器件的技术已处于恒定的发展状态,且现在广泛用于半导体工业中。使用多晶硅栅极的一个优点是其经得起高温。然而,使用多晶硅栅极也会伴随着一些问题。例如,由于多晶硅耗尽(poly-depletion)效应,对于0.1微米以下的沟道长度,CMOS器件中常用的多晶硅栅极正变成芯片性能的限制因素。多晶硅栅极的另一问题在于,多晶硅栅极中的掺杂剂材料(例如,硼)可容易地扩散通过薄栅极电介质,使器件性能进一步劣化。因此,尤其随着高 k 栅极电介质材料的出现,已提出的一种改善亚微米晶体管性能的方法是使用金属栅极替代常规的多晶硅栅极。

[0003] 尽管用金属或金属合金栅极电极替代传统的多晶硅栅极消除了多晶硅耗尽效应,但金属栅极和高 k 栅极电介质的使用也伴随着一些问题,这些问题包括例如因费米能级钉扎效应所造成的高阈值电压(V_t)。阈值电压是通过在半导体沟道表面处形成反转层而使沟道导电所需的栅极电压值。对于增强模式(例如,常闭型(normaly off))器件, V_t 对于NFET器件而言是正的,而对于PFET器件而言是负的。阈值电压取决于平带电压,平带电压又取决于表面电荷以及栅极与衬底材料之间的功函数差。

[0004] 材料的功函数是将材料中的电子从费米能级移到材料原子外面所需的能量的量度,且通常以电子伏特(eV)表示。对于CMOS器件,需要为NFET和PFET提供稳定的阈值电压。为了建立 V_t 值,独立地调节或调整NFET和PFET栅极接触以及对应的沟道材料的功函数。对于n沟道电极和p沟道电极,这样的功函数值分别可以为例如约4.1和5.2电子伏特(eV)。因此,采用栅极叠层工程设计调整栅极接触材料的功函数,其中针对NFET和PFET栅极建立不同的栅极功函数值。

发明内容

[0005] 在示例性实施例中,一种用于场效应晶体管(FET)器件的栅极叠层结构包括:富氮的第一电介质层,其形成在半导体衬底表面之上;贫氮且富氧的第二电介质层,其形成在所述富氮的第一电介质层上,所述第一电介质层和所述第二电介质层共同形成双层界面层;高 k 电介质层,其形成在所述双层界面层之上;金属栅极导体层,其形成在所述高 k 电介质层之上;以及功函数调整掺杂剂物质(species),其扩散在所述高 k 电介质层和所述贫氮且富氧的第二电介质层内,且其中所述富氮的第一电介质层用来使所述功函数调整掺杂剂物质与所述半导体衬底表面分隔。

[0006] 在另一实施例中,一种用于场效应晶体管(FET)器件的高 k 金属栅极叠层结构包括:富氮的第一电介质层,其形成在半导体衬底表面之上;贫氮且富氧第二电介质层,其形

成在所述富氮的第一电介质层上,所述第一电介质层和所述第二电介质层共同形成双层界面层;基于铪的高 k 电介质层,其形成在所述双层界面层之上;金属栅极导体层,其形成在所述高 k 电介质层之上;以及镧掺杂剂物质,其扩散在所述高 k 电介质层和所述贫氮且富氧的第二电介质层内,在其中形成高 k 氧化镧,且其中所述富氮的第一电介质层用来使所述高 k 氧化镧与所述半导体衬底表面分隔。

[0007] 在另一实施例中,一种形成用于场效应晶体管(FET)器件的栅极叠层结构的方法包括:在半导体衬底表面之上形成富氮的第一电介质层;在所述富氮的第一电介质层上形成贫氮且富氧的第二电介质层,所述第一电介质层和所述第二电介质层共同限定双层界面层;在所述双层界面层之上形成高 k 电介质层;在所述高 k 电介质层之上形成金属栅极导体层;以及将功函数调整掺杂剂物质扩散在所述高 k 电介质层和所述贫氮且富氧的第二电介质层内,且其中所述富氮的第一电介质层用来使所述功函数调整掺杂剂物质与所述半导体衬底表面分隔。

附图说明

[0008] 下面将参考附图仅以举例的方式描述本发明的实施例,在附图中:

[0009] 图 1 (a) 至 1 (f) 是一系列横截面图,其示例出根据本发明的实施例形成用于高 k FET 栅极叠层的界面层结构的示例性方法;以及

[0010] 图 2 (a) 至 2 (d) 是一系列横截面图,其示例出根据本发明的替代实施例形成用于高 k FET 栅极叠层的界面层结构的示例性方法。

具体实施方式

[0011] 如上所述,采用各种栅极叠层工程设计技术来调整高 k 金属栅极(HKMG)结构的功函数。例如,可以在半导体衬底之上形成界面层和高 k 层之后沉积镧系物质材料,例如镧(La)或镥(Lu)。该界面层例如典型地是较低 k 的电介质层,例如氧化硅、氮化硅或氧氮化硅层(无论是以特定步骤形成还是作为高 k 层形成的副产物),并用来使高 k 层与在衬底中形成的沟道区分隔。这么做是所需要的,因为高 k 电介质材料典型地具有相对于氧化物的高缺陷密度。由于这些缺陷产生妨碍电荷载流子迁移率的电荷俘获位置,因此界面层的存在使得高 k 层与沟道区分隔开。

[0012] 在沉积镧系物质材料后,接着使用诸如退火步骤的热处理来驱使镧系物质向下朝向界面层。该扩散用来(1)降低 NFET 器件中的 V_t 以及(2)通过增大界面层介电常数而实现反转厚度(T_{inv})按比例缩小(scaling)。另一方面,该扩散还用来降低沟道中的载流子迁移率,因为与以常规方式形成的界面层中的(例如) La_xO_y 相关联的软光频声子(optical phonon)效应靠近(或甚至接触)半导体表面。虽然可以通过使界面层增厚和使高 k 层的厚度减小以获得 T_{inv} 按比例缩小来改善载流子迁移率,但这是以高栅极隧穿电流为代价而实现的。因此,为了维持来自高 k 电介质的栅极泄露益处、维持来自如 La、Lu 的物质的 T_{inv} 按比例缩小和 V_t 降低的益处但不会使载流子迁移率劣化,需要新的解决方案。

[0013] 因此,本文公开了一种用于高 k FET 栅极叠层的新颖界面层结构,其可维持 T_{inv} 按比例缩小和 V_t 降低的益处,且还降低或甚至消除载流子迁移率劣化。简而言之,界面层是这样的双层:其包括邻近半导体表面的富氮的第一层以及在富 N 的第一层上形成的贫氮且

富氧的第二层。由此形成的用于按比例缩小 T_{inv} 和降低 V_t 的扩散的镧系物质保持与反转沟道相距足够的距离,从而改善载流子迁移率。

[0014] 首先参考图 1 (a) 至 1 (f),其中示出了一系列横截面图,其示例出根据本发明的实施例形成应用于高 k FET 栅极叠层的界面层结构的示例性方法。从图 1 (a) 开始,半导体衬底 102 的沟道表面具有直接在其上形成(例如通过生长或沉积)的薄富氮的第一电介质层 104,其示例性厚度为约 10 至约 20 埃(\AA)。衬底 102 可包括任何合适的半导体材料,例如但不限于:硅(Si)、锗(Ge)、硅锗(SiGe)、碳化硅(SiC)、碳化硅锗(SiGeC)、砷化镓(GaAs)、氮化镓(GaN)、砷化铟(InAs)、磷化铟(InP)以及所有其它 III/V 或 II/VI 化合物半导体。半导体衬底 102 还可包括有机半导体或层叠的半导体,例如 Si/SiGe、绝缘体上硅(SOI)、绝缘体上 SiGe (SGOI) 或绝缘体上锗(GOI)。第一电介质层 104 可包括例如氮化硅(SiN)或氧氮化硅(SiON)。

[0015] 接着,如图 1 (b) 所示,例如通过沉积,在富氮的第一电介质层 104 之上形成贫氮的第二电介质层 106,其示例性厚度为约 10 \AA 。贫氮的第二电介质层 106 可以是例如臭氧层或氧化物层。由此形成的富氮的第一电介质层 104 和贫氮的第二电介质层 106 限定界面层 108。

[0016] 接下来参考图 1 (c),在一个实施例中,在完成界面层 108 后,形成高 k 栅极电介质层 110。本文中使用的术语“高 k”一般而言表示绝缘体的介电常数大于约 4.0,更具体地,大于约 7.0。高 k 栅极电介质层 110 可以是例如基于铪(Hf)的层。合适的高 k 电介质层的更具体实例可包括但不限于:氧化铪(HfO_2)、正硅酸铪(HfSiO_4)、二氧化锆(ZrO_2)、氧化铝(Al_2O_3)、二氧化钛(TiO_2)、氧化镧(La_2O_3)、钛酸锶(SrTiO_3)、铝酸镧(LaAlO_3)、氧化铈(CeO_2)、氧化钇(Y_2O_3)及其组合。高 k 栅极电介质层 110 的厚度可取决于对栅极隧穿电流的具体要求。

[0017] 接着,如图 1 (d) 所示,将功函数调整掺杂剂物质 112 (例如镧系物质) 沉积在高 k 栅极电介质层 110 上。物质 112 可包括例如镧系金属,例如镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钷(Pm)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)或镥(Lu)。其它非镧系材料,例如铪(Hf),也可用作功函数调整掺杂剂物质 112。根据先栅极(gate first)工艺流程,接着在掺杂剂物质 112 和高 k 栅极电介质层 110 之上形成合适的金属栅极导体层 114 或层、以及任何相关的帽盖层(未示出),如图 1 (e)所示。金属栅极导体层 114 例如可包括元素金属或任何导电化合物及其组合和多层,元素金属例如为钨(W)、钽(Ta)、铝(Al)、钌(Ru)、铂(Pt)等,导电化合物包括但不限于:氮化钛(TiN)、氮化钽(TaN)、硅化镍(NiSi)、硅化镍铂(NiPtSi)、氮化钛(TiN)、氮化钽(TaN)、碳化钛(TiC)、碳化钽(TaC)、氧氮碳化钽(TaCNO)、氧化钌(RuO_2)等。

[0018] 在图 1 (e)中,对所产生的栅极叠层结构进行热处理,该热处理使物质 112 向下扩散到贫氮的第二电介质层 106,以实现 NFET 器件的 T_{inv} 按比例缩小和 V_t 降低。特别地,扩散的物质在第二电介质层 106 的顶部与高 k 电介质层 110 之间产生电荷偶极子,使得可为低 V_t 的 NFET 应用调整有效功函数。然而,物质 112 被包含在贫氮的第二电介质层 106 内,而非在富氮的第一电介质层 104 内,从而使物质 112 与在衬底 102 中形成的反转沟道保持足够的距离。在一个示例性实施例中,高 k 电介质层 110 为基于铪的,掺杂剂物质为镧,且退火操作导致在贫氮且富氧的第二电介质层 106 内形成高 k 氧化镧(La_2O_3)。因此, T_{inv} 按

比例缩小和 V_t 降低并未受到载流子迁移率降低的影响。

[0019] 在上述实施例中,将掺杂剂物质 112 描绘为在形成高 k 层 110 之后沉积。然而,其它替代选项也是可能的。例如,如图 2 (a)至 2 (d)的工艺流程顺序所示,可在形成高 k 层 110 之前形成掺杂剂物质 112。在图 2 (a)中,掺杂剂物质为在形成贫氮的第二电介质层 106 之后沉积的 112,随后形成高 k 电介质层 110,如图 2 (b)所示。接着,图 2 (c)示例出在高 k 层 110 之上形成一个或多个金属栅极导体层 114 以及任何相关的帽盖层(未示出)。最后,在图 2 (d)中执行退火,以驱使掺杂剂物质 112 进入贫氮的第二电介质层 106 但不在富氮的第一电介质层 104 内。在又一预期的实施例中,掺杂剂物质 112 可在形成高 k 层 110 的同时沉积。

[0020] 虽然已参考优选实施例描述了本发明,但本领域技术人员将理解,在不脱离本发明的范围的情况下,可进行各种改变,并可以同等效物替代其要素。此外,在不脱离本发明的实质范围的情况下,可对本发明的教导内容进行许多修改以适应特定的情况或材料。因此,本发明旨在不受限于被公开为执行本发明所预期的最佳模式的特定实施例;而是本发明旨在包括所有落在所附权利要求的范围内的实施例。




图 1(a)




图 1(b)




图 1(c)




图 1(d)




图 1(e)




图 1(f)




图 2(a)




图 2(b)




图 2(c)




图 2(d)