



(19)中華民國智慧財產局

(12)發明說明書公告本 (11)證書號數：TW I383688B1

(45)公告日：中華民國 102 (2013) 年 01 月 21 日

(21)申請案號：098107944

(22)申請日：中華民國 98 (2009) 年 03 月 11 日

(51)Int. Cl. : H04N7/32 (2006.01)

(71)申請人：廣達電腦股份有限公司 (中華民國) QUANTA COMPUTER INC. (TW)
桃園縣龜山鄉文化二路 188 號

(72)發明人：曾煥鈞 TSENG, HUAN CHUN (TW)；趙維民 CHAO, WEI MIN (TW)；賴冠廷 LAI, KUAN TING (TW)；劉柏嶽 LIU, PAI CHIN (TW)

(74)代理人：祁明輝；林素華

(56)參考文獻：

TW 200607356A US 6212231B1

US 2005/0152452A1 US 2006/0284902A1

US 2007/0237231A1

審查人員：許人偉

申請專利範圍項數：22 項 圖式數：5 共 0 頁

(54)名稱


視訊壓縮電路與其方法

VIDEO COMPRESSION CIRCUIT AND METHOD THEREOF

(57)摘要

視訊壓縮電路包括：視訊預處理器、區塊資料儲存單元與視訊處理器。當輸入視訊填滿視訊預處理器時，視訊預處理器轉換輸入視訊的排列方式，以產生區塊資料。區塊資料儲存單元交替式暫存由視訊預處理器所產生的區塊資料。視訊處理器交替式讀取存於區塊資料儲存單元內的區塊資料，壓縮所取出的區塊資料，以產生輸出視訊。

Video compression circuit includes: an video pre-processor, a macroblock data storage unit and an video processor. When fulfilled by an input video, the video pre-processor transforms the arrangement of the input video, for generating a macroblock data. The macroblock data storage unit alternatively and temporally stores the macroblock data generated from the video pre-processor. The video processor alternatively reads the macroblock data stored in the macroblock data storage unit, compresses the readout macroblock data to generate an output video.



第 1 圖

公告本

發明專利說明書

(本說明書格式、順序，請勿任意更動，※記號部分請勿填寫)

※申請案號：098107944

※申請日：98.3.11 ※IPC分類：H04N 7/32 (2006.01)

一、發明名稱：(中文/英文)

視訊壓縮電路與其方法 / VIDEO COMPRESSION CIRCUIT AND METHOD THEREOF

二、中文發明摘要：

視訊壓縮電路包括：視訊預處理器、區塊資料儲存單元與視訊處理器。當輸入視訊填滿視訊預處理器時，視訊預處理器轉換輸入視訊的排列方式，以產生區塊資料。區塊資料儲存單元交替式暫存由視訊預處理器所產生的區塊資料。視訊處理器交替式讀取存於區塊資料儲存單元內的區塊資料，壓縮所取出的區塊資料，以產生輸出視訊。

三、英文發明摘要：

Video compression circuit includes: an video pre-processor, a macroblock data storage unit and an video processor. When fulfilled by an input video, the video pre-processor transforms the arrangement of the input video, for generating a macroblock data. The macroblock data storage unit alternatively and temporally stores the macroblock data generated from the video pre-processor. The video processor alternatively reads the macroblock data stored in the macroblock data storage unit, compresses the readout macroblock data to generate an output video.

TW5218PA

四、指定代表圖：

(一)本案指定代表圖為：第（1）圖。

(二)本代表圖之元件符號簡單說明：

100：視訊壓縮電路

110：視訊預處理器

111：輸入視訊緩衝記憶體

112：水平依序排列轉區塊排列單元

120：區塊資料儲存單元

121、122：區塊資料緩衝記憶體

130：視訊處理器

131：視訊壓縮單元

132：記憶體控制器

133：重建畫面緩衝記憶體

IN：輸入視訊

OUT：輸出視訊

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

六、發明說明：

【發明所屬之技術領域】

本發明是有關於一種視訊壓縮電路與其方法，且特別是有關於一種可降低電路成本及降低處理延遲時間的視訊壓縮電路與其方法。

【先前技術】

隨著網路普及，影音串流技術越來越廣泛應用在消費性產品上。人們對視訊品質的要求也越來高，故而，更好的視訊壓縮技術(Video Compression)如 MPEG4、H.264 等應運而生，以便處理(壓縮/解壓縮)更高解析度的畫質。在進行視訊壓縮時，要儲存輸入視訊(亦即原始視訊)和重建過後視訊(亦即壓縮後視訊)於記憶體中。

以目前來說，外部動態隨機存取記憶體(external SDRAM, ESM)可當作儲存空間，以儲存輸入視訊和重建過後視訊。在儲存輸入視訊時，需用到兩塊輸入視訊記憶體(input video memory)，一塊記憶體空間用於寫入輸入視訊，另一塊記憶體空間用於讀取輸入視訊。以目前來說，這兩塊輸入視訊記憶體的大小通常都是一張畫面資料的大小。同樣地，在儲存重建後視訊時，也需用到兩塊重建視訊記憶體(reconstruct video memory)，一塊記憶體空間用於寫入重建後視訊，另一塊記憶體空間用於讀取重建後視訊。以目前來說，這兩塊重建後視訊記憶體的大小至少都是一張畫面資料的大小。

然而，隨著視訊解析度越高，會用更大容量的記憶體

來儲存視訊，使得記憶體佔視訊壓縮電路的成本比例會隨著之增加。如此，將會造成視訊壓縮晶片的成本增加。

此外，在習知技術中，通常要等到一塊輸入視訊記憶體完全填滿後(也就是一張畫面完整輸入後)，才能開始進行壓縮，故而，其延遲時間過長(亦即，延遲時間約為一張畫面的時間)，導致壓縮速率的降低。

故而，如何有效減低記憶體容量及降低延遲時間，成為視訊壓縮電路的良窳的關鍵。

【發明內容】

本發明係有關於一種視訊壓縮電路與其方法，其能大幅降低輸入視訊的延遲時間。

本發明係有關於一種視訊壓縮電路與其方法，其能大幅減少所需的重建視訊記憶體，讓硬體設計成本降低。

根據本發明之一方面，提出一種視訊壓縮電路，包括：一視訊預處理器，該視訊預處理器暫存一輸入視訊，當該視訊預處理器被填滿時，該視訊預處理器轉換該輸入視訊的排列方式，以產生一區塊資料；一區塊資料儲存單元，耦接至該視訊預處理器，以暫存該區塊資料；以及一視訊處理器，耦接至該區塊資料儲存單元，用以壓縮從該區塊資料儲存單元所取出的該區塊資料，以產生一輸出視訊。

根據本發明之另一方面，提出一種視訊壓縮方法，包括：接收一並暫存一輸入視訊；轉換該輸入視訊的排列方式以產生一區塊資料；交替式暫存該區塊資料；以及交替式讀出所暫存的該區塊資料，壓縮所暫存的該區塊資料，

以產生一輸出視訊。

為讓本發明之上述內容能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下：

【實施方式】

在本發明實施例中，能大幅降低輸入視訊記憶體與重建視訊記憶體的所需容量，故能有效降低視訊壓縮電路的硬體成本。此外，當接收到一張輸入畫面的一部份後，就可以開始進行縮壓，故而，其能大幅降低輸入視訊的延遲時間。

現請參考第 1 圖，其顯示根據本發明一實施例的視訊壓縮電路 100 的方塊示意圖。如第 1 圖所示，視訊壓縮電路 100 至少包括：視訊預處理器 110、區塊資料儲存單元 120 與視訊處理器 130。視訊預處理器 110 至少包括：輸入視訊緩衝記憶體 111 與水平依序排列轉區塊排列(raster to block, RTB)單元 112。區塊資料儲存單元 120 至少包括多個(比如兩個)區塊資料(macroblock)緩衝記憶體(MB)121 與 122。視訊處理器 130 至少包括：視訊壓縮單元 131、記憶體控制器 132 與重建畫面緩衝記憶體 133。

視訊預處理器 110 用以暫存輸入視訊 IN，並對其進行排列方式的轉換，以輸出給區塊資料儲存單元 120。更詳細地說，輸入視訊 IN 會暫存於視訊預處理器 110 內的輸入視訊緩衝記憶體 111。輸入視訊緩衝記憶體 111 比如包括 16 條線緩衝記憶體(line buffer)。以輸入視訊 IN 的一張畫面的大小為 352*288(亦即，一張畫面共有 288 條線，每一條線有 352 個畫素資料)為例，輸入視訊緩衝記憶體

111 內的每 1 條線緩衝記憶體可儲存一張畫面中的一條畫面資料。輸入視訊 IN 係以水平排列方式(raster scan)輸入至輸入視訊緩衝記憶體 111 內。

當輸入視訊緩衝記憶體 111 被填滿之後，RTB 單元 112 會將輸入視訊緩衝記憶體 111 內的資料由水平依序排列轉換成區塊排列方式。現請參考第 2 圖，其顯示如何將輸入視訊緩衝記憶體 111 內的資料由水平依序排列轉換成區塊排列。如第 2 圖所示，當輸入視訊緩衝記憶體 111 第一次被填滿後，每一條線緩衝記憶體的最前面 16 個畫素資料會被 RTB 單元 112 取出，以當成區塊資料(macroblock data)²⁰¹。接著，每一條線緩衝記憶體的第 17 個~第 32 個畫素資料會被 RTB 單元 112 取出，以當成區塊資料²⁰²。依此方式，RTB 單元 112 即可將輸入視訊緩衝記憶體 111 內的資料取出，並排列成區塊排列方式。所取出的區塊資料會被輸入至區塊資料儲存單元 120 內。

當一個區塊資料從輸入視訊緩衝記憶體 111 被取出後，視訊預處理器 110 便可再繼續接收輸入視訊 IN，並將之覆寫於已被取出資料的儲存位置。依此方式，在本發明實施例中，視訊處理的延遲時間可由習知技術的一張畫面時間降低為 16 條線的時間。以輸入視訊 IN 的一張畫面的大小為 352*288 為例，在習知技術中，視訊處理的延遲時間為一張畫面(288 條線)的時間，而在本實施例中，視訊處理的延遲時間為 16 條線的時間，故而，可知，視訊處理的延遲時間降低為習知的 $16/288=1/18$ 。

區塊資料儲存單元 120 用以暫存由 RTB 單元 112 所

取出的區塊資料，並將區塊資料輸出給後端的視訊處理器 130。亦即，由 RTB 單元 112 所取出的區塊資料會交替寫入於區塊資料儲存單元 120 內的兩個區塊緩衝記憶體 121 與 122。比如，所取出的第一筆區塊資料先存於區塊緩衝記憶體 121。接著，所取出的第二筆區塊資料則存於區塊緩衝記憶體 122。之後，所取出的第三筆區塊資料則存於區塊緩衝記憶體 121。

區塊緩衝記憶體 121 與 122 被 RTB 單元 112 與視訊處理器 130 交替寫入與讀取。當 RTB 單元 112 寫入區塊資料於區塊緩衝記憶體 121 與 122 之一時，則視訊處理器 130 可從區塊緩衝記憶體 121 與 122 之另一讀取出區塊資料，以進行視訊壓縮。如此交替式讀寫區塊資料儲存單元 120 可避免資料寫入與讀取發生衝突。

視訊處理器 130 用以壓縮從區塊資料儲存單元 120 所取出的區塊資料，以產生輸出視訊 OUT。在進行視訊壓縮時，可參考前一張重建後視訊，來提高壓縮比(也就是讓輸出視訊 OUT 的大小儘量小)。在本發明實施例中，為避免發生資料讀寫衝突及減少記憶體的使用，以記憶體管理技術的資料生命週期(data life cycle)來估出重建畫面緩衝記憶體 133 所需的最小記憶體空間。在視訊壓縮演算法中，最小的資料單位即為區塊(macroblock)。故而，計算出每個區塊的生命週期，便可算出所需的最小記憶體空間。在計算每個區塊的生命週期時，移動估計搜尋範圍(motion estimation search range, MESR)的大小會影響到區塊的生命週期。

請參考第 3 圖，其顯示如何預估每個區塊的生命周期。在第 3 圖中，310 代表前一張畫面，而 320 代表目前畫面，311 與 321 代表區塊資料，312 代表參考區塊。其中，區塊資料 311 在前一張畫面 310 的位置相同於區塊資料 321 在目前畫面 320 的位置。在本實施例中，以移動估計搜尋範圍為 16 且區塊大小為 $16*16$ 做說明，然當知，本發明並不受限於此。參考區塊 312 的設定乃是根據區塊資料(311 或 321)與移動估計搜尋範圍。以第 3 圖為例，參考區塊 312 的範圍是區塊資料 311 往上下左右的方向各加 16 點(一點代表一筆畫素資料)，故而，以第 3 圖為例，參考區塊 312 的大小為 $48*48$ 。

在重建目前畫面 320 的目前區塊資料 321 時，會參考前一張畫面 310 的參考區塊 312，並找出參考區塊 312 內的最相似區塊資料(其最相似於目前區塊資料 321)，依此來重建區塊資料 321。找出最相似區塊資料的方式在此可不特別限定之。當找出最相似區塊資料時，可得到另一參數：動態向量(motion vector)，其代表此最相似區塊資料的相對位置(相對於區塊資料 311 或 321 的位置)。

請再次參考第 3 圖，當跟目前畫面 320 的目前區塊資料 321 位於同一排內的所有區塊資料都已參考完前一張畫面 310 的區塊資料 311 的下方一排區塊資料 313 後，前一張畫面 310 的此排區塊資料 313 才能被覆寫。由此可知每個區塊的生命週期為一張畫面時間加上一排區塊資料時間。所以，如果在某一時間點寫入某一區塊的資料於記憶體的某一個位置，那記憶體的這一個位置需在一張畫面

時間加上一排區塊資料時間後才能被覆寫。因此要重建畫面時所需的最小儲存空間為(1)儲存一張畫面所需的大小加上(2)儲存一排區塊資料所需的大小。以公式表示如下：

$$MS = FS + MESR * RN / X$$

其中，MS 代表重建畫面緩衝記憶體 133 的大小，FS 代表儲存一張畫面所需的記憶體空間，MESR 代表移動估計搜尋範圍，RN 代表一排區塊資料的大小，而 X 則為區塊資料的高度。

請參考表 1 以更進一步說明本實施例的功效。表 1 為在不同的移動估計搜尋範圍(MESR)下，本實施例與習知技術所需的重建畫面緩衝記憶體之比較。由表 1 可看出，在本發明實施例中，重建畫面緩衝記憶體所需的容量大為減少。

表 1

MESR	習知技術(byte)	本實施例(byte)	節省比率
16	2764800	1413120	49%
32	2764800	1443840	48%
64	2764800	1474560	47%

現請參考第 4 圖，其顯示根據本發明實施例的視訊處理器 130 的方塊圖。如第 4 圖所示，視訊處理器 130 中的視訊壓縮單元 131 至少包括：壓縮核心 410、AHB(advanced high performance bridge, 高效能匯流排橋接器)主裝置 411、AHB 僕裝置 412、讀取緩衝記憶體(read buffer, RB)430 與寫入緩衝記憶體(write buffer,

WB)440。記憶體控制器 132 更包括 AHB 僕裝置 450。

壓縮核心 410 用以進行視訊壓縮。當進行視訊壓縮以產生重建後畫面時，會參考前一張重建後畫面。所以，第 3 圖所示的操作是由壓縮核心 410 進行。AHB 主裝置 411 介面於記憶體控制器 132。壓縮核心 410 要寫入至重建畫面緩衝記憶體 133 的重建畫面資料 RD 乃是透過 AHB 主裝置 411 而送至記憶體控制器 132。同樣地，由重建畫面緩衝記憶體 133 所讀出的重建畫面資料 RD(其當成重建的參考資料)乃是透過 AHB 主裝置 411 而送至壓縮核心 410。透過 AHB 僕裝置 412，壓縮核心 410 可接收由外界所輸入的參數，以設定壓縮核心 410。

因為重建畫面緩衝記憶體 133 的容量相當大且其操作頻率比較慢，無法和壓縮核心 410 一樣快，故而，為避免壓縮核心 410 需經常等待重建畫面緩衝記憶體 133 的資料讀寫而嚴重影響到執行效率(performance)，在本實施例，會預先讀寫(pre-fetch)重建畫面緩衝記憶體 133。由重建畫面緩衝記憶體 133 所預先讀出的資料會先儲存於讀取緩衝記憶體 430 內，之後才送至壓縮核心 410。同樣地，壓縮核心 410 要寫入於重建畫面緩衝記憶體 133 的資料則預先儲存於寫入緩衝記憶體 440，之後才送至重建畫面緩衝記憶體 133。

為預先讀寫重建畫面緩衝記憶體 133，記憶體控制器 132 接收由壓縮核心 410 所送出的資訊信號 IS，其代表壓縮核心 410 目前正在處理(讀/寫)區塊資料的相關資訊。在本實施例中，資訊信號 IS 比如為但不受限於，動態向量、

區塊資料編號等。

在進行資料讀取時，當記憶體控制器 132 收到資訊信號 IS 後，記憶體控制器 132 會算出壓縮核心 410 所需要的下一筆資料(也就是前一張重建畫面)在重建畫面緩衝記憶體 133 的讀取位置(亦即讀取指標 RP)，並將此筆資料先行讀出並載入於讀取緩衝記憶體 430 內，之後將此筆資料當成重建畫面資料 RD 而送至壓縮核心 410。

同樣地，在進行資料寫入時，當記憶體控制器 132 收到資訊信號 IS 後，記憶體控制器 132 會算出壓縮核心 410 所壓縮後的目前資料(也就是目前重建後畫面)在重建畫面緩衝記憶體 133 的寫入位置(亦即寫入指標 WP)，並將此筆資料(由壓縮核心 410 所送出的重建畫面資料 RD)先寫入至寫入緩衝記憶體 440，之後才送至重建畫面緩衝記憶體 133。如果重建畫面緩衝記憶體 133 為單一埠的緩衝記憶體，則寫入動作與讀出動作要依序且錯開進行。當然，重建畫面緩衝記憶體 133 可為雙埠的緩衝記憶體，故而，寫入動作與讀出動作可同時進行。

記憶體控制器 132 的 AHB 僕裝置 450 可接收/傳送資料於壓縮核心 410。符合 AHB 匯流排(AHB bus)定義的壓縮核心都可當成本實施例的壓縮核心 410。

第 5 圖顯示在本發明實施例中，對重建畫面緩衝記憶體 133 之循環寫入和讀取之示意圖。在循環寫入和讀取重建畫面緩衝記憶體 133 時，記憶體控制器 132 會轉換壓縮核心 410 所送出的讀/寫位址，據以產生讀寫指示 RP 與 WP。也就是說，在本實施例中，重建畫面緩衝記憶體 133

當成環狀緩衝記憶體(ring buffer)。讀取時，要根據讀取指標 RP，從重建畫面緩衝記憶體 133 內讀出前一張重建後畫面，以送給壓縮核心，當成參考用。而寫入時，要根據寫入指標 WP，將目前的重建後畫面由寫入緩衝記憶體 440 載入至重建畫面緩衝記憶體 133 內。

綜上所述，本發明上述實施例所揭露之視訊壓縮電路，具有多項優點，以下僅列舉部分優點說明如下：

1. 減少暫存輸入視訊所需的記憶體。
2. 畫面延遲時間由一張畫面時間縮短到 16 條線的時間。
3. 減少重建畫面緩衝記憶體的容量，利用良好的記憶體管理，本實施例所用的重建畫面緩衝記憶體的容量約為習知技術的一半。

綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

【圖式簡單說明】

第 1 圖顯示根據本發明一實施例的視訊壓縮電路的方塊示意圖。

第 2 圖顯示如何將資料由水平依序排列轉換成區塊排列。

第 3 圖顯示如何預估每個區塊的生命周期。

第 4 圖顯示根據本發明實施例的視訊處理器的方塊圖。

第 5 圖顯示在本發明實施例中，對重建畫面緩衝記憶體 133 之循環寫入和讀取之示意圖。

【主要元件符號說明】

100：視訊壓縮電路

110：視訊預處理器

111：輸入視訊緩衝記憶體

112：水平依序排列轉區塊排列單元

120：區塊資料儲存單元

121、122：區塊資料緩衝記憶體

130：視訊處理器

131：視訊壓縮單元

132：記憶體控制器

133：重建畫面緩衝記憶體

IN：輸入視訊

OUT：輸出視訊

201、202：區塊資料

310：前一張畫面

320：目前畫面

311、321：區塊資料

312：參考區塊

313：一排區塊資料

410：壓縮核心、

TW5218PA

411：AHB 主裝置

412：AHB 僕裝置

430：讀取緩衝記憶體

440：寫入緩衝記憶體

450：AHB 僕裝置

RP：讀取指標

WP：寫入指標

RD：重建畫面資料

IS：資訊信號

七、申請專利範圍：

1. 一種視訊壓縮電路，包括：

一視訊預處理器，該視訊預處理器暫存一輸入視訊，當該視訊預處理器被填滿時，該視訊預處理器轉換該輸入視訊的排列方式，以產生一區塊資料；

一區塊資料儲存單元，耦接至該視訊預處理器，以暫存該區塊資料；以及

一視訊處理器，耦接至該區塊資料儲存單元，用以壓縮從該區塊資料儲存單元所取出的該區塊資料，以產生一輸出視訊；

其中，當該輸入視訊的單位為一張畫面時，在進行壓縮時，該視訊處理器參考該輸入視訊的一前一張重建後視訊，來重建該輸入視訊的一目前重建後視訊，該前一張重建後視訊之各該區塊資料之生命週期為一張畫面時間加上一排區塊資料時間。

2. 如申請專利範圍第1項所述之視訊壓縮電路，其中該視訊預處理器包括：

一輸入視訊緩衝記憶體，暫存該輸入視訊，該輸入視訊緩衝記憶體的容量小於一張畫面，且該輸入視訊以水平依序排列儲存於該輸入視訊緩衝記憶體內。

3. 如申請專利範圍第2項所述之視訊壓縮電路，其中該視訊預處理器更包括：

一排列方式轉換單元，耦接至該輸入視訊緩衝記憶體，當該輸入視訊填滿該輸入視訊緩衝記憶體時，該排列方式轉換單元從該輸入視訊緩衝記憶體讀出該輸入視

2012/10/4_1st 申復&修正

訊，並將該輸入視訊的排列方式由水平依序排列轉換成區塊排列，以產生該區塊資料。

4. 如申請專利範圍第3項所述之視訊壓縮電路，其中該區塊資料儲存單元包括：

第一與第二區塊資料緩衝記憶體，用以交替式儲存該視訊預處理器所傳來的該區塊資料，該第一與該第二區塊資料緩衝記憶體被該排列方式轉換單元與該視訊處理器交替寫入與讀取。

5. 如申請專利範圍第1所述之視訊壓縮電路，其中，在重建該輸入視訊的該目前重建後視訊中的一第一區塊資料時，該視訊處理器參考該輸入視訊的該前一張重建後視訊中的一參考區塊，該參考區塊的設定係根據該第一區塊資料的一位置資料與一移動估計搜尋範圍參數。

6. 如申請專利範圍第5所述之視訊壓縮電路，其中，在重建時，該視訊處理器參考該輸入視訊的該前一張重建後視訊中的該參考區塊，並找出該參考區塊內的一最相似區塊資料，依此來重建該輸入視訊的該目前重建後視訊中的該第一區塊資料。

7. 如申請專利範圍第6所述之視訊壓縮電路，其中，找出該參考區塊內的該最相似區塊資料時，該視訊處理器得到一動態向量參數，其代表該最相似區塊資料的一相對位置。

8. 如申請專利範圍第7所述之視訊壓縮電路，其中，該視訊處理器至少包括：

一視訊壓縮單元，接收並壓縮從該區塊資料儲存單元

2012/10/4_1st 申復&修正

所取出的該區塊資料；

一記憶體控制器，耦接至該視訊壓縮單元；以及

一重建畫面緩衝記憶體，耦接至該記憶體控制器與該視訊壓縮單元，

其中，在該記憶體控制器的控制下，該視訊壓縮單元從該重建畫面緩衝記憶體讀出該輸入視訊的該前一張重建後視訊，並將壓縮後的該輸入視訊的該目前重建後視訊寫入至該重建畫面緩衝記憶體。

9. 如申請專利範圍第8所述之視訊壓縮電路，其中，該視訊壓縮單元至少包括：

一壓縮核心，接收並壓縮從該區塊資料儲存單元所取出的該區塊資料；

一高效能匯流排橋接器主裝置，介面於該記憶體控制器，其中，該壓縮核心要寫入至該重建畫面緩衝記憶體的一重建畫面資料乃是透過該高效能匯流排橋接器主裝置而送至該記憶體控制器，由該重建畫面緩衝記憶體所讀出的該重建畫面資料乃是透過該高效能匯流排橋接器主裝置而送至該壓縮核心；

一高效能匯流排橋接器僕裝置，透過該高效能匯流排橋接器僕裝置，該壓縮核心接收由外界所輸入的一設定參數，以設定該壓縮核心；

一讀取緩衝記憶體，從該重建畫面緩衝記憶體所預先讀出的該重建畫面資料會先儲存於該讀取緩衝記憶體內，之後才送至該壓縮核心；以及

一寫入緩衝記憶體，該壓縮核心要寫入於該重建畫面

2012/10/4_1st 申復&修正

緩衝記憶體的該重建畫面資料則預先儲存於該寫入緩衝記憶體，之後才送至該重建畫面緩衝記憶體。

10. 如申請專利範圍第9所述之視訊壓縮電路，其中，為預先讀寫該重建畫面緩衝記憶體，該記憶體控制器接收由該壓縮核心所送出的一資訊信號，該資訊信號代表該壓縮核心目前正在處理的該第一區塊資料的一相關資訊。

11. 如申請專利範圍第10所述之視訊壓縮電路，其中，該資訊信號包括該動態向量參數、該第一區塊資料的一編號資訊。

12. 如申請專利範圍第11所述之視訊壓縮電路，其中，在讀取時，當該記憶體控制器收到該資訊信號後，該記憶體控制器算出該壓縮核心所需要的該輸入視訊的該前一張重建後視訊在該重建畫面緩衝記憶體的一讀取位置，並將該輸入視訊的該前一張重建後視訊先行讀出並載入於該讀取緩衝記憶體內，之後將該輸入視訊的該前一張重建後視訊當成該重建畫面資料而送至該壓縮核心。

13. 如申請專利範圍第12所述之視訊壓縮電路，其中，在進行資料寫入時，當該記憶體控制器收到該資訊信號後，該記憶體控制器會算出該壓縮核心所壓縮後的該輸入視訊的該目前重建後視訊在該重建畫面緩衝記憶體的一寫入位置，並將該輸入視訊的該目前重建後視訊先寫入至該寫入緩衝記憶體，之後才送至該重建畫面緩衝記憶體。

14. 一種視訊壓縮方法，包括：

2012/10/4_1st 申復&修正

接收一並暫存一輸入視訊；
轉換該輸入視訊的排列方式以產生一區塊資料；
交替式暫存該區塊資料；以及
交替式讀出所暫存的該區塊資料，壓縮所暫存的該區塊資料，以產生一輸出視訊；

其中，當該輸入視訊的單位為一張畫面時，在進行壓縮時，參考該輸入視訊的一前一張重建後視訊，來重建該輸入視訊的一目前重建後視訊，該前一張重建後視訊之各該區塊資料之生命週期為一張畫面時間加上一排區塊資料時間。

15. 如申請專利範圍第 14 項所述之視訊壓縮方法，其中，轉換該輸入視訊的排列方式以產生該區塊資料的該步驟包括：

將該輸入視訊以水平依序排列暫存；
當該輸入視訊填滿一輸入視訊緩衝記憶體時，從該輸入視訊緩衝記憶體讀出該輸入視訊，並將該輸入視訊的排列方式由水平依序排列轉換成區塊排列，以產生該區塊資料。

16. 如申請專利範圍第 14 所述之視訊壓縮方法，其中，產生該輸出視訊的該步驟更包括：

在重建該輸入視訊的該目前重建後視訊中的一第一區塊資料時，參考該輸入視訊的該前一張重建後視訊中的一參考區塊，並找出該參考區塊內的一最相似區塊資料，依此來重建該輸入視訊的該目前重建後視訊中的該第一區塊資料，該參考區塊的設定係根據該第一區塊資料的一

2012/10/4_1st 申復&修正

位置資料與一移動估計搜尋範圍參數。

17. 如申請專利範圍第 16 所述之視訊壓縮方法，其中，找出該參考區塊內的該最相似區塊資料時，更得到一動態向量參數，其代表該最相似區塊資料的一相對位置。

18. 如申請專利範圍第 17 所述之視訊壓縮方法，其中，產生該輸出視訊的該步驟更包括：

從一重建畫面緩衝記憶體讀出該輸入視訊的該前一張重建後視訊，並將壓縮後的該輸入視訊的該目前重建後視訊寫入至該重建畫面緩衝記憶體。

19. 如申請專利範圍第 18 所述之視訊壓縮方法，其中，產生該輸出視訊的該步驟更包括：

預先讀寫該重建畫面緩衝記憶體。

20. 如申請專利範圍第 19 所述之視訊壓縮方法，其中，產生該輸出視訊的該步驟更包括：

為預先讀寫該重建畫面緩衝記憶體，接收一資訊信號，該資訊信號代表目前正在處理的該第一區塊資料的一相關資訊，

其中，該資訊信號包括該動態向量參數、該第一區塊資料的一編號資訊。

21. 如申請專利範圍第 20 所述之視訊壓縮方法，其中，產生該輸出視訊的該步驟更包括：


在讀取時，當收到該資訊信號後，算出該輸入視訊的該前一張重建後視訊在該重建畫面緩衝記憶體的一讀取位置，並將該輸入視訊的該前一張重建後視訊先行讀出。

22. 如申請專利範圍第 21 所述之視訊壓縮方法，其


2012/10/4_1st 申復&修正

中，產生該輸出視訊的該步驟更包括：


在進行資料寫入時，當收到該資訊信號後，計算出壓縮後的該輸入視訊的該目前重建後視訊在該重建畫面緩衝記憶體的一寫入位置，並將壓縮後的該輸入視訊的該目前重建後視訊先寫入至一寫入緩衝記憶體，之後才送至該重建畫面緩衝記憶體。

100


第 1 圖



第 2 圖



第 3 圖




第 4 圖

I383688

TW5273PA

4



第 5 圖