# (12) 公開特許公報(A)

(19) 日本国特許庁(JP)

(11) 特許出願公開番号
特開2006-114681
(P2006-114681A)

(43) 公開日 平成18年4月27日 (2006.4.27)

(51) Int.Cl.			FΙ				テーマ	2-1	、(参考	鲜)
HO1L	29/78	(2006.01)	HO1L	29/78	301P		<b>4</b> M (	104		
HO1L	21/336	(2006.01)	HO1L	21/28	301S		5 F (	)48		
HO1L	21/28	(2006.01)	HO1L	27/08	321D		5 F (	140		
HO1L	27/092	<b>(200</b> 6.01)	HO1L	27/08	321F					
HO1L	21/8238	3 (2006.01)	HO1L	29/78	301G					
				審査請求	未請求	請求項の	り数 18	ΟL	(全	15 頁)
(21) 出願番号		特願2004-300192	(P2004-300192)	 (71)出願人	302062	931				
(22) 出願日		平成16年10月14日	3 (2004.10.14)		NEC	エレクト	ロニク	ス株式	会社	
					神奈川	県川崎市	i中原区	下沼部	175	3番地
				(74)代理人	100080	816				
					弁理士	加藤	朝道			
				(72)発明者	益岡	有里				
					神奈川	県川崎市	i中原区	下沼部	175	3番地
					ΝE	Cエレク	トロニ	クス株	式会社	内
				F ターム (氢	参考) 4M1	04 AA01	BB01	BB19	BB20	BB21
						BB22	BB23	BB39	CC01	CC05
						DD02	DDO4	DD22	DD26	DD28
						DD71	DD79	DD84	EE09	EE16
						FF27	GG08	GG10	HH05	
						最終頁に続く				

(54) 【発明の名称】半導体装置及びその製造方法

(57)【要約】

#### 【課題】

ソース / ドレイン層での金属シリサイド膜の突き抜け やリーク電流の発生を抑えること。

### 【解決手段】

金属シリサイドのみからなるゲート6と、ソース/ド レイン層9上に形成されるとともに、ゲート6の膜厚よ りも薄く、かつ、シリコン基板2のシリサイド化を抑制 するシリサイド化抑制成分を含む金属シリサイド膜10 と、を備えることを特徴とする。

### 【選択図】

図1



【特許請求の範囲】

【請求項1】

金属シリサイドのみからなるゲートと、

ソース / ドレイン層上に形成されるとともに、前記ゲートの膜厚よりも薄く、かつ、シリコン基板のシリサイド化を抑制するシリサイド化抑制成分を含む金属シリサイド膜と、 を備えることを特徴とする半導体装置。

【請求項2】

シリコン基板と、

前記シリコン基板のチャネル領域を隔てて形成されたソース / ドレイン層と、

前記チャネル領域上に形成されたゲート絶縁膜と、

前記ゲート絶縁膜上に形成された金属シリサイドのみからなるゲートと、

前記ソース / ドレイン層上に形成されるとともに、前記ゲートの膜厚よりも薄く、かつ、前記シリコン基板のシリサイド化を抑制するシリサイド化抑制成分を含む金属シリサイ ド膜と、

を備えることを特徴とする半導体装置。

【請求項3】

前記シリサイド化抑制成分は、ゲルマニウムであることを特徴とする請求項1又は2記載の半導体装置。

【請求項4】

前記金属シリサイド膜の膜厚は、前記ソース/ドレイン層の接合深さより薄いことを特 20 徴とする請求項1乃至3のいずれかーに記載の半導体装置。

【請求項5】

前記ゲートは、ポリシリコン又はアモルファスシリコンを所定の金属でシリサイド化した金属シリサイドからなることを特徴とする請求項1乃至4のいずれかーに記載の半導体 装置。

【請求項6】

前記ゲートは、 P型又は N型の不純物を導入したポリシリコン又はアモルファスシリコンを所定の金属でシリサイド化した金属シリサイドからなることを特徴とする請求項 1乃 至 4 のいずれかーに記載の半導体装置。

【請求項7】

30

10

前記ゲートの金属シリサイド、及び前記金属シリサイド層は、Ni、Co、Pt、Pd 及びRhのいずれかの成分を含むことを特徴とする請求項1乃至6のいずれかーに記載の 半導体装置。

【請求項8】

前記シリコン基板上の第1の素子形成領域に配された前記ゲートは、前記シリコン基板上の前記第1の素子形成領域と異なる第2の素子形成領域に配された前記ゲートと異なるシリサイド構造であることを特徴とする請求項1乃至7のいずれかーに記載の半導体装置

【請求項9】

前記シリコン基板上の第1の素子形成領域に配された前記ゲートは、前記シリコン基板 40 上の前記第1の素子形成領域と異なる第2の素子形成領域に配された前記ゲートと異なる 不純物成分又は不純物濃度を有することを特徴とする請求項1乃至8のいずれかーに記載 の半導体装置。

【請求項10】

シリサイド化を抑制するシリサイド化抑制成分を、ソース / ドレイン層に選択的に導入 する工程と、

少なくとも、ポリシリコン又はアモルファスシリコンよりなるゲート及び、前記ソース /ドレイン層を、少なくとも前記ゲートの全てがシリサイド化することができる厚さの金 属で覆う工程と、

熱処理により、前記ゲートの全体を金属シリサイド化すると同時に、少なくとも前記ソ 50

(2)

 ース / ドレイン層の前記シリサイド化抑制成分が導入された領域を金属シリサイド化する 工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項11】
ソース / ドレイン層上にシリサイド化を抑制するシリサイド化抑制成分、及びシリコン 成分よりなるシリサイド化調整膜を選択的に形成する工程と、

少なくとも、ポリシリコン又はアモルファスシリコンよりなるゲート及び、前記シリサ イド化調整膜を、前記ゲートの全てをシリサイド化することができる厚さの金属で覆う工 程と、

熱処理により、前記ゲートの全体を金属シリサイド化させると同時に、少なくとも前記 10 シリサイド化調整膜を金属シリサイド化する工程と、

を含むことを特徴とする半導体装置の製造方法。

【請求項12】

シリコン基板中に素子分離層を形成する工程と、

前記シリコン基板のチャネル領域上にゲート絶縁膜を形成する工程と、

前記ゲート絶縁膜上にポリシリコン又はアモルファスシリコンよりなるゲートを形成す る工程と、

前記ゲート上に前記素子分離層とエッチングレートが異なる材料よりなるハードマスク を形成する工程と、

- 前記ゲートの両側の前記シリコン基板中にソース / ドレイン層を選択的に形成する工程 20 と、
- シリサイド化を抑制するシリサイド化抑制成分を、前記ソース / ドレイン層に選択的に 導入する工程と、
  - 前記ハードマスクを除去する工程と、
- 少なくとも前記ゲート及び前記ソース / ドレイン層を、少なくとも前記ゲートの全てが シリサイド化することができる厚さの金属で覆う工程と、
- 熱処理により、前記ゲートの全体を金属シリサイド化すると同時に、少なくとも前記ソ ース / ドレイン層の前記シリサイド化抑制成分が導入された領域を金属シリサイド化する 工程と、

前記金属のうち未反応な成分を選択的に除去する工程と、

- を含むことを特徴とする半導体装置の製造方法。
- 【請求項13】
  - シリコン基板中に素子分離層を形成する工程と、
  - 前記シリコン基板のチャネル領域上にゲート絶縁膜を形成する工程と、
- 前記ゲート絶縁膜上にポリシリコン又はアモルファスシリコンよりなるゲートを形成す る工程と、

前 記 ゲート上に前 記 素子 分離層 とエッチングレートが異なる材料よりなるハードマスク を形成する工程と、

前記ゲートの両側の前記シリコン基板中にソース / ドレイン層を選択的に形成する工程 と、

- 前記ソース / ドレイン層上に、前記シリコン基板のシリサイド化を抑制するシリサイド 化抑制成分、及びシリコン成分よりなるシリサイド化調整膜を選択的に形成する工程と、 前記ハードマスクを除去する工程と、
- 少なくとも前記ゲート及び前記シリサイド化調整膜を、前記ゲートの全てがシリサイド 化することができる厚さの金属で覆う工程と、
- 熱処理により、前記ゲートの全体を金属シリサイド化するとともに、少なくとも前記シ リサイド化調整膜を金属シリサイド化する工程と、
- 前記金属のうち未反応な成分を選択的に除去する工程と、
- を含むことを特徴とする半導体装置の製造方法。

【請求項14】

30

前記ソース / ドレイン層を形成する工程の後であって前記シリサイド化調整膜を形成する工程の前に、少なくとも前記ソース / ドレイン層を前記シリサイド化調整膜の厚さ以下の深さまでエッチバックする工程を含むことを特徴とする請求項13記載の半導体装置の製造方法。

【請求項15】

前記ゲートを形成する工程の後であって前記ハードマスクを形成する工程の前に、前記 ゲートに係る前記ポリシリコン又はアモルファスシリコンの全体又は一部の領域に P 型又 は N 型の不純物を導入する工程を含むことを特徴とする請求項12乃至14のいずれか一 に記載の半導体装置の製造方法。

【請求項16】

前記ゲートに不純物を導入する工程において、前記シリコン基板上の第1の素子形成領域に配された前記ゲートに第1の不純物を選択的に導入し、その後、前記シリコン基板上の前記第1の素子形成領域と異なる第2の素子形成領域に配された前記ゲートに前記第1 の不純物の成分と異なる第2の不純物を選択的に導入することを特徴とする請求項15記載の半導体装置の製造方法。

【請求項17】

前記ゲートに不純物を導入する工程において、前記シリコン基板上の第1の素子形成領域に配された前記ゲートに、第1の不純物濃度となるように不純物を選択的に導入し、その後、前記シリコン基板上の前記第1の素子形成領域と異なる第2の素子形成領域に配された前記ゲートに、前記第1の不純物濃度と異なる第2の不純物濃度となるように前記不純物と同一成分の不純物を選択的に導入することを特徴とする請求項15記載の半導体装置の製造方法。

20

10

【請求項18】

前記シリサイド化調整膜は、SiGeよりなることを特徴とする請求項11、13乃至 17のいずれかーに記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、シリサイドゲートを用いた半導体装置及びその製造方法に関し、特に、ソース/ドレイン層での金属シリサイド膜の突き抜けやリーク電流の発生を抑えることができ 30 る半導体装置及びその製造方法に関する。

【背景技術】

[0002]

MISFET(MOSFETを含む)では、高速化のため微細化が進むことによって、 ゲート空乏化現象を極力抑えることが重要であることから、ポリシリコンゲート(ポリサ イドゲートやサリサイドゲート、その一部がシリサイド化されたゲート(特許文献 1 参照 )も含む)の代わりに、メタルゲートを用いることが理想的である。しかしながら、メタ ルゲートは、微細化に伴う製造技術的な問題の克服、高い信頼性の確保等、課題が多く、 実現可能性は低い。そこで、ゲート空乏化現象を解消するとともに、製造技術的に容易で 、精度、信頼性の高い、コスト的にも負担とならないようにすべく、ゲート材料に金属シ リサイドのみを用いたシリサイドゲートが用いられるようになった。シリサイドゲートを 用いた従来例として、半導体基板と、前記基板表面のチャネル領域を隔てて形成されたソ ース / ドレイン部と、前記チャネル領域上に形成されたゲート絶縁膜と、前記ゲート絶縁 膜上に形成された金属シリサイド膜のみからなるゲート電極とを具備したMIS型半導体 装置がある(特許文献 2 参照)。 【0003】

【特許文献1】特開平11-111980号公報

【特許文献 2 】特開 2 0 0 0 - 2 5 2 4 6 2 号公報

【発明の開示】

【発明が解決しようとする課題】

[0004]

しかしながら、特許文献2では、ゲートとなるポリシリコンを金属シリサイドに置換す ると同時に、ソース / ドレイン部の深い接合部においても、その表面からある程度の深さ まで金属シリサイドに置換しているため、微細構造では、ゲートの全てが金属シリサイド に置換されるまでシリサイド化を行うと、ソース / ドレイン部の(ウェルやチャネル領域 との)接合面を突き抜けて金属シリサイド膜が形成されてしまうおそれがある。また、金 属シリサイド膜がソース / ドレイン部の接合面を突き抜けずに抑えられたとしても、金属 シリサイド膜からウェルやチャネル領域に向かって電流がリーク(接合リーク)が生じて しまい、装置の動作不良や消費電力が高くなってしまうといった問題がある。

10

本発明の課題は、ソース / ドレイン層での金属シリサイド膜の突き抜けやリーク電流の 発生を抑えることである。

【課題を解決するための手段】

【0006】

本発明の第1の視点においては、半導体装置において、金属シリサイドのみからなるゲートと、ソース / ドレイン層上に形成されるとともに、前記ゲートの膜厚よりも薄く、かつ、シリコン基板のシリサイド化を抑制するシリサイド化抑制成分を含む金属シリサイド 膜と、を備えることを特徴とする。

本発明の第2の視点においては、半導体装置において、シリコン基板と、前記シリコン 20 基板のチャネル領域を隔てて形成されたソース / ドレイン層と、前記チャネル領域上に形 成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された金属シリサイドのみからなる ゲートと、前記ソース / ドレイン層上に形成されるとともに、前記ゲートの膜厚よりも薄 く、かつ、前記シリコン基板のシリサイド化を抑制するシリサイド化抑制成分を含む金属 シリサイド膜と、を備えることを特徴とする。

【0008】

本発明の第3の視点においては、半導体装置の製造方法において、シリサイド化を抑制 するシリサイド化抑制成分を、ソース / ドレイン層に選択的に導入する工程と、少なくと も、ポリシリコン又はアモルファスシリコンよりなるゲート及び、前記ソース / ドレイン 層を、少なくとも前記ゲートの全てがシリサイド化することができる厚さの金属で覆う工 程と、熱処理により、前記ゲートの全体を金属シリサイド化すると同時に、少なくとも前 記ソース / ドレイン層の前記シリサイド化抑制成分が導入された領域を金属シリサイド化 する工程と、を含むことを特徴とする。

 $\begin{bmatrix} 0 & 0 & 0 & 9 \end{bmatrix}$ 

本発明の第4の視点においては、半導体装置の製造方法において、ソース / ドレイン層 上にシリサイド化を抑制するシリサイド化抑制成分、及びシリコン成分よりなるシリサイ ド化調整膜を選択的に形成する工程と、少なくとも、ポリシリコン又はアモルファスシリ コンよりなるゲート及び、前記シリサイド化調整膜を、前記ゲートの全てをシリサイド化 することができる厚さの金属で覆う工程と、熱処理により、前記ゲートの全体を金属シリ サイド化させると同時に、少なくとも前記シリサイド化調整膜を金属シリサイド化する工 程と、を含むことを特徴とする。

[0010]

本発明の第5の視点においては、半導体装置の製造方法において、シリコン基板中に素 子分離層を形成する工程と、前記シリコン基板のチャネル領域上にゲート絶縁膜を形成す る工程と、前記ゲート絶縁膜上にポリシリコン又はアモルファスシリコンよりなるゲート を形成する工程と、前記ゲート上に前記素子分離層とエッチングレートが異なる材料より なるハードマスクを形成する工程と、前記ゲートの両側の前記シリコン基板中にソース/ ドレイン層を選択的に形成する工程と、シリサイド化を抑制するシリサイド化抑制成分を 、前記ソース/ドレイン層に選択的に導入する工程と、前記ハードマスクを除去する工程 と、少なくとも前記ゲート及び前記ソース/ドレイン層を、少なくとも前記ゲートの全て

30

50

がシリサイド化することができる厚さの金属で覆う工程と、熱処理により、前記ゲートの 全体を金属シリサイド化すると同時に、少なくとも前記ソース / ドレイン層の前記シリサ イド化抑制成分が導入された領域を金属シリサイド化する工程と、前記金属のうち未反応 な成分を選択的に除去する工程と、を含むことを特徴とする。 【0011】

本発明の第6の視点においては、半導体装置の製造方法において、シリコン基板中に素 子分離層を形成する工程と、前記シリコン基板のチャネル領域上にゲート絶縁膜を形成す る工程と、前記ゲート絶縁膜上にポリシリコン又はアモルファスシリコンよりなるゲート を形成する工程と、前記ゲート上に前記素子分離層とエッチングレートが異なる材料より なるハードマスクを形成する工程と、前記ゲートの両側の前記シリコン基板中にソース / ドレイン層を選択的に形成する工程と、前記ソース / ドレイン層上に、前記シリコン基板 のシリサイド化を抑制するシリサイド化抑制成分、及びシリコン成分よりなるシリサイド 化調整膜を選択的に形成する工程と、前記ハードマスクを除去する工程と、少なくとも前 記ゲート及び前記シリサイド化調整膜を、前記ゲートの全てがシリサイド化することがで きる厚さの金属で覆う工程と、熱処理により、前記ゲートの全体を金属シリサイド化する とともに、少なくとも前記シリサイド化調整膜を金属シリサイド化する工程と、前記金属 のうち未反応な成分を選択的に除去する工程と、を含むことを特徴とする。 【発明の効果】

本発明(請求項1-18)によれば、ゲートをフルシリサイド化しつつ、ソース・ドレ 20 インのシリサイド膜厚が薄い構造を、簡便な方法で、実現することができる。つまり、従 来のCMOS形成フローを用いて、ゲートのフルシリサイド化を可能とする。

【0013】

本発明(請求項10、12)によれば、シリサイド化抑制成分を導入した領域の膜厚、 シリサイド化抑制成分の濃度の設定により、ソース / ドレイン層上の金属シリサイド膜の 膜厚を自由に設定できるため、接合リークを防止することができる。

【0014】

本発明(請求項11、13)によれば、従来のCMOS形成フローにシリサイド化調整 膜を形成する工程を追加するのみでゲートのフルシリサイド化とソース / ドレイン層上の シリサイド化調整膜のシリサイド化を同時に行うことができる。これにより、ソース / ド レイン層上の金属シリサイド膜を形成するためのPRやエッチングといった作業が不要と なり、工程数を大幅に削減できる。また、シリサイド化調整膜中のシリサイド化抑制成分 による反応レート差を利用するため、ソース / ドレイン層上の金属シリサイド膜とゲート (フルシリサイドゲート)の作り分けをする必要がない。

【0015】

本発明(請求項11、13)によれば、シリサイド化調整膜の膜厚の設定により、ソー ス/ドレイン層上の金属シリサイド膜の膜厚を自由に設定できるため、接合リークを防止 することができる。

[0016]

本発明(請求項6、15)によれば、ゲートに不純物を所定濃度で導入して金属シリサ 40 イド化することにより、シリコン基板中(チャネル領域)の不純物濃度を一定にしながら 、閾値電圧や、ゲートの仕事関数を調整することができる。また、チャネル領域の不純物 濃度を下げることもできる。

【0017】

本発明(請求項8、9、16、17)によれば、素子形成領域ごとにゲート中の不純物 濃度又は不純物成分を変えることで、素子形成領域ごとに適した閾値電圧や、ゲートの仕 事関数に設定することができる。

【発明を実施するための最良の形態】

【0018】

(実施形態1)

10

本発明の実施形態1について図面を用いて説明する。図1は、本発明の実施形態1に係 る半導体装置の構成を模式的に示した部分断面図である。 【0019】

この半導体装置1では、シリコン基板2上にはシリコン酸化膜からなる素子分離領域3 が形成され、この素子分離領域3間の素子形成領域には不純物が拡散したウェル4が形成 されている。素子形成領域におけるチャネル領域上には、ゲート絶縁膜5が形成されてい る。ゲート絶縁膜5上には、金属シリサイドのみからなるゲート6が形成されている。ゲ ート6の両側の側壁には、サイドウォール7が形成されている。サイドウォール7の下の ウェル4内には、低濃度の不純物が拡散した浅いLDD(Lightly Doped Drain)層8が 形成され、さらにLDD層8の両外側には高濃度の不純物が拡散した深いソース/ドレイ ン層9が形成されている。さらに、ソース/ドレイン層9の上部には、金属シリサイドか らなる金属シリサイド膜10が形成されている。

【0020】

シリコン基板2は、N型シリコン基板又はP型シリコン基板である。素子分離領域3は、シリコン基板2上に形成される複数のデバイス活性領域(素子)を電気的に分離する領域である。素子分離領域3は、絶縁物(例えば、シリコン酸化膜)よりなり、デバイス活性領域を取り囲む位置に所定の深さで配設される。ウェル4は、デバイス活性領域ごとにシリコン基板2中に所定の深さまでP型又はN型の不純物(例えば、P型不純物としてボロンイオン)が拡散した領域である。ゲート絶縁膜5には、例えば、シリコン酸化膜、シリコン窒化膜、窒化酸化膜、高誘電率膜などの絶縁膜が用いられる。ゲート絶縁膜5の膜厚は、例えば、0.5~10nm程度である。

20

10

【 0 0 2 1 】

ゲート6には、例えば、ニッケル(Ni)、コバルト(Co)、白金(Pt)、パラジウム(Pd)、ロジウム(Rh)など、その他の高融点金属のケイ化物である金属シリサイドが用いられる。ゲート長は例えば0.1µm以下であり、ゲート厚は例えば150nm以下である。また、ゲート6には、P型又はN型の不純物を所定の濃度で導入したものであってもよい。これにより、チャネル領域の不純物濃度を下げることができ、ゲート6の不純物濃度調整のみで仕事関数や閾値電圧を調整することができる。例えば、不純物にGeを用いればシリサイド化が抑制され金属成分の少ない(仕事関数の小さい)シリサイド構造(例えば、NiSi)にすることができる。また、例えば、Pを注入した場合は、ゲートのフェルミレベルが伝導体側へよるので、NMOSの閾値は低くなり、何も注入しない場合は、フェルミレベルが伝導体と価電子帯の中央付近にくるので、NMOSの閾値は上昇する。また、PMOSではBを注入するとフェルミレベルが価電子帯よりにくるので、PMOSの閾値電圧は低くなる。

[0022]

サイドウォール 7 は、例えば、シリコン酸化膜よりなり、ソース / ドレイン層 9 を形成 する際にチャネル領域の近傍のLDD層 8 に不純物が拡散しないようにするためのマスク となる。LDD層 8 は、ソース / ドレイン層 9 と同電位型の不純物(例えば、N型であれ ばリンイオン)が拡散した低濃度拡散層であり、LDD層 8 の代わりにエクステンション 層であってもよい。ソース / ドレイン層 9 は、LDD層 8 と同電位型の不純物(例えば、 N型であればヒ素イオン)が拡散した高濃度拡散層である。ソース / ドレイン層 9 の厚さ は、リーク電流の発生を抑えることを考慮すると、金属シリサイド膜 1 0 の下面から 5 n m以上であることが好ましい。

【0023】

金属シリサイド膜10には、ゲート6と同様に、例えば、ニッケル(Ni)、コバルト (Co)、白金(Pt)、パラジウム(Pd)、ロジウム(Rh)など、その他の高融点 金属のケイ化物である金属シリサイドが用いられる。金属シリサイド膜10には、シリコ ン基板2(ソース/ドレイン層9を含む)のシリサイド化を抑制するシリサイド化抑制成 40

50

分(例えば、Ge、As等)が導入されている。金属シリサイド膜10の膜厚は、ゲート 6の膜厚よりも薄い。また、金属シリサイド膜10の膜厚は、ソース / ドレイン層9の接 合深さよりも薄く、例えば、3nm以上であればよい。 【0024】

次に、実施形態1に係る半導体装置の製造方法について説明する。図2~4は、本発明の実施形態1に係る半導体装置の製造方法を模式的に示した部分工程断面図である。 【0025】

まず、シリコン基板 2 を用意し、シリコン基板 2 の所定の位置に素子分離領域 3 を形成 し、シリコン基板 2 の第 1 の素子形成領域(NMOS形成領域)にPウェル4 a を選択的 に形成し、シリコン基板 2 の第 2 の素子形成領域(PMOS形成領域)にNウェル4 b を 形成する(ステップA 1 ; 図 2 (a)参照)。ここで、シリコン基板 2 には、例えば、 1 5 ・ c mの抵抗率をもつP型シリコン基板を用いる。また、素子分離領域 3 は、シリコ ン酸化膜よりなり、LOCOS(Local Oxidation of Silicon)法あるいはSTI(Shal low Trench Isolation)法によって形成することができる。素子分離領域 3 の深さは、 0 . 1 ~ 5 µ m程度である。Pウェル4 a は、例えば、ボロン(B)イオンを注入すること によって形成される。Nウェル4 b は、例えば、リン(P)イオンを注入することによっ て形成される。

[0026]

次に、ウェル4a、4b上にゲート絶縁膜5を形成し、ゲート絶縁膜5上にゲート用の シリコン層21を形成する(ステップA2;図2(b)参照)。ここで、ゲート絶縁膜5 は、例えば、熱酸化法あるいはLPCDV法によるシリコン酸化膜とし、膜厚を2.5~ 3nmとする。シリコン層21は、例えば、LPCDV法によるポリシリコン又はアモル ファスシリコンよりなり、ゲート絶縁膜5の全面に膜厚150nm以下に成長させる。な お、ゲートの仕事関数や閾値電圧を調整するために、シリコン層21を形成した後に、シ リコン層21の不純物をドープ・アニールしてもよい。例えば、(1)シリコン層21の 一部の領域(シリコン層21b)に不純物をドープしたり(図5(a)参照)、(2)シ リコン層21の全領域(シリコン層21a、21b)に不純物をドープしたり(図5(b) シ際)、(3)素子形成領域ごとに種類の異なる不純物を選択的にドープしたり(図5 (c)参照)、(4)素子形成領域ごとに種類の同じ不純物を異なる濃度で選択的にドー プしたりしてもよい。もちろん、必要がなければ、シリコン層21に不純物をドープしな くてもよい。

【0027】

次に、シリコン層21上にハードマスク11を形成し、ハードマスク11上にゲート形 成用のフォトレジスト12を形成する(ステップA3;図2(c)参照)。ここで、ハー ドマスク11は、素子分離領域3とエッチングレートが異なる材料が用いられ、例えば、 シリコン窒化膜であり、膜厚を100nm以下とする。フォトレジスト12は、フォトレ ジスト材を塗布し、光リソグラフィ法等によりフォトレジスト材をパターニングすること により形成される。

次に、フォトレジスト(図2(c)の12)から露出した領域のハードマスク11をエ 40 ッチングにより除去し、フォトレジストを除去した後、ハードマスク11をエッチングマ スクとして、シリコン層(図2(c)の21)、及びゲート絶縁膜5を、シリコン基板2 (のウェル4a、4b)が表れるまでエッチングにより除去する(ステップA4;図3( a)参照)。残ったシリコン層21a、21bはゲートとなる。 【0029】

次に、ウェル4a、4b内の所定の領域にLDD層8a、8bを形成する(ステップA 5;図3(b)参照)。ここで、LDD層8aは、イオン注入法により低濃度のN型不純物(例えば、ヒ素(As)イオン)をPウェル4a中に浅く拡散させることにより形成される。LDD層8bは、イオン注入法により低濃度のP型不純物(例えば、ボロン(B) イオン)をNウェル4b中に浅く拡散させることにより形成される。なお、ステップA5 10

においてハードマスク11は、シリコン層21a、21b上に残されたままである。  $\begin{bmatrix} 0 & 0 & 3 & 0 \end{bmatrix}$ 

(9)

次に、各シリコン層21a、21bの側端部の周りにサイドウォール7を形成し、ウェ ル 4 a 、 4 b にソース / ドレイン層 9 a 、 9 b を形成する(ステップ A 6 ;図 3 ( c )参 照)。ここで、サイドウォール7には、例えば、シリコン酸化膜を用い、厚さを150n mとする。サイドウォール7は、例えば、基板表面にシリコン酸化膜を堆積させた後、ハ ードマスク11及びLDD層8a、8bの表面が出てくるまでエッチバックすることによ り形成することができる。ソース / ドレイン層 9 a は、イオン注入法により高濃度の N 型 不 純 物 (例 え ば 、 ヒ素 ( A s ) イ オ ン ) を P ウ ェ ル 4 a 中 に 深 く 拡 散 さ せ る こ と に よ り 形 成される。ソース / ドレイン層 9 b は、イオン注入法により高濃度の P 型不純物(例えば 、ボロン(B)イオン)をNウェル4b中に深く拡散させることにより形成される。なお 、ステップA6においてハードマスク11は、シリコン層21a、21b上に残されたま まである。

[0031]

次に、ソース/ドレイン層9a、9bにシリサイド化抑制成分を注入してシリサイド化 抑制成分拡散層13を形成する(ステップA7;図4(a)参照)。ここで、シリサイド 化抑制成分拡散層13は、例えば、イオン注入法によりシリサイド化抑制成分(例えば、 G e イオン)をソース / ドレイン層 9 a 、 9 b に注入することにより形成することができ る。なお、ステップA7においてハードマスク11は、シリコン層21a、21b上に残 されたままであるので、シリコン層21a、21b中にはGeイオンは注入されない。 [0032]

次に、ハードマスク(図4(a)の11)を選択的に除去し、その後、シリコン層21 a、21b及びシリサイド化抑制成分拡散層13を含むシリコン基板2上に金属14を堆 積する(ステップA8;図4(b)参照)。ここで、ハードマスク11は、ウェットエッ チング法により選択的に除去することができる。金属14は、例えば、スパッタリング法 により堆積した金属Niである。金属14の膜厚は、少なくともシリコン層21a、21 bの全てがシリサイド化することができる厚さであり、例えば、シリコン層21a、21 bの厚さの3分の1以上の膜厚である。

[0033]

次に、金属(図4(b)の14)を含むシリコン基板2を熱処理し、その後、未反応金 30 属を選択的に除去する(ステップA9;図4(c)参照)。これにより、シリコン層(図 4 (b)の21a、21b)の全体が金属シリサイド化されたゲート6a、6bが形成さ れ、 同 時 に 、 少 な く と も シ リ サ イ ド 化 抑 制 成 分 拡 散 層 ( 図 4 ( b ) の 1 3 ) が 金 属 シ リ サ イド化された金属シリサイド膜10が形成される。また、金属シリサイド膜10は、シリ サイド化抑制成分(例えば、Ge)を含んでいるため、金属シリサイド化する速度が遅く なり、ゲート6a、6bの膜厚より薄く形成される。また、ステップA2において、シリ コン層(図2(b)の21)に素子形成領域ごとに異なる種類又は濃度の不純物を導入し ておいたならば、素子形成領域ごとにシリコン層(図4(b)の21a、21b)の金属 シリサイド化の反応レートが異なり、その結果、異なったシリサイド構造(NiSi,N i S i 。など)のゲート 6 a 、 6 b を製造することができる。ここで、熱処理条件は、例 えば、ランプアニール法により400 でアニールする。

 $\begin{bmatrix} 0 & 0 & 3 & 4 \end{bmatrix}$ 

実 施 形 態 1 に よ れ ば 、 ソ ー ス / ド レ イ ン 層 9 a 、 9 b で の 金 属 シ リ サ イ ド 膜 1 0 の 突 き 抜けやリーク電流の発生を抑えることができる。また、ゲート6a、6bをフルシリサイ ド化しつつ、ソース / ドレイン層 9 a 、 9 b 上の金属シリサイド膜 1 0 の膜厚が薄い構造 を、簡便な方法で、実現することができる。つまり、従来のCMOS形成フローを用いて 、ゲート6a、6bのフルシリサイド化を可能とする。また、シリサイド化抑制成分拡散 層13中のシリサイド化抑制成分による反応レート差を利用するため、ソース/ドレイン 層9a、9b上の金属シリサイド膜10とゲート6a、6b(フルシリサイドゲート)の 作り分けをする必要がない。また、シリサイド化抑制成分拡散層13の膜厚、シリサイド

化 抑制成 分の 濃度の 設定 により、 ソース / ドレイン 層 9 a 、 9 b 上の 金属 シリサイド 膜 1 0 の 膜厚を自由に 設定できる。

【0035】

(実施形態2)

本発明の実施形態2について図面を用いて説明する。図6は、本発明の実施形態2に係る半導体装置の構成を模式的に示した部分断面図である。

【 0 0 3 6 】

実施形態2に係る半導体装置では、金属シリサイド膜10は、少なくともシリサイド化 を抑制するシリサイド化抑制成分(例えば、Ge、As等)、及びシリコン成分よりなる シリサイド化調整膜が金属シリサイド化したものである。金属シリサイド膜10は、実施 形態1と同様に、例えば、ニッケル(Ni)、コバルト(Co)、白金(Pt)、パラジ ウム(Pd)、ロジウム(Rh)など、その他の高融点金属のケイ化物である金属シリサ イドが用いられる。金属シリサイド膜10の膜厚は、ゲート6の膜厚よりも薄い。また、 金属シリサイド膜10の膜厚は、ソース/ドレイン層9の接合深さよりも薄く、3nm以 上であればよい。なお、実施形態2に係る半導体装置のその他の構成については、実施形 態1に係る半導体装置の構成と同様である。

[0037]

次に、実施形態2に係る半導体装置の製造方法について説明する。図7は、本発明の実施形態2に係る半導体装置の製造方法を模式的に示した部分工程断面図である。 【0038】

まず、シリコン基板2の所定の位置に素子分離領域3、 P ウェル4 a、 N ウェル4 b を 形成し(ステップB1;図2(a)参照)、ゲート絶縁膜5、シリコン層21を形成し( ステップB2;図2(b)参照)、ハードマスク11、フォトレジスト12を形成し(ス テップB3;図2(c)参照)、フォトレジスト12から露出した領域のハードマスク1 1、シリコン層21、及びゲート絶縁膜5をシリコン基板2(のウェル4a、4b)が表 れるまでエッチング除去し、その後、フォトレジストを除去し(ステップB4;図3(a )参照)、LDD層8a、8bを形成し(ステップB5;図3(b)参照)、サイドウォ ール7、ソース / ドレイン層9a、9bを形成する(ステップB6;図3(c)参照)。 ステップB1~B6は、実施形態1のステップA1~A6(図2(a)~図3(c))と 同様である。

【0039】

次に、ソース / ドレイン層 9 a、 9 bを選択的に所定深さまでエッチバックし、その後、ソース / ドレイン層 9 a、 9 b 上にシリサイド化調整膜 1 5 を選択的に形成する(ステップ B 7 ; 図 7 (a)参照)。ここで、エッチバックでは、例えば、シリサイド化調整膜 1 5 の膜厚以下、例えば、5 n m 程度の深さまでソース / ドレイン層 9 a、 9 b を除去する。エッチバックを行うのは、シリサイド化調整膜 1 5 を形成する際、サイドウォール 7 端でのリークを抑制するためである。また、シリサイド化調整膜 1 5 は、シリサイド化を抑制するシリサイド化抑制成分、及びシリコン成分よりなり、例えば、S i G e である。シリサイド化調整膜 1 5 は、例えば、エピタキシャル法によってソース / ドレイン層 9 a、 9 b 上にS i G e を選択的に成長させることができ、膜厚は 5 n m とする。

【0040】

次に、ハードマスク(図7(a)の11)を選択的に除去し、その後、シリコン層21 a、21b及びシリサイド化調整膜15を含むシリコン基板2上に金属14を堆積する( ステップB8;図7(b)参照)。ここで、金属14は、例えば、スパッタリング法によ り堆積した金属Niである。ステップB8は、実施形態1のステップA8と同様である。 【0041】

次に、金属(図7(b)の14)を含むシリコン基板2を熱処理し、その後、未反応金属を選択的に除去する(ステップB9;図7(c)参照)。これにより、シリコン層(図7(b)の21a、21b)の全体が金属シリサイド化されたゲート6a、6bが形成さ

10

30

20

れ、同時に、少なくともシリサイド化調整膜15が金属シリサイド化された金属シリサイ ド膜10が形成される。また、金属シリサイド膜10は、シリサイド化抑制成分(例えば 、Ge)を含んでいるため、金属シリサイド化する速度が遅くなり、ゲート6a、6bの 膜厚より薄く形成される。ステップB9は、実施形態1のステップA9と同様である。 【0042】

実施形態2によれば、実施形態1と同様の効果を奏する。また、従来のCMOS形成フ ローにシリサイド化調整膜15を形成する工程を追加するのみでゲート6a、6bのフル シリサイド化とソース / ドレイン層9a、9b上のシリサイド化調整膜15のシリサイド 化を同時に行うことができる。これにより、ソース / ドレイン層上の金属シリサイド膜を 形成するためのPRやエッチングといった作業が不要となり、工程数を大幅に削減できる 。シリサイド化調整膜15をソース / ドレイン層9a、9b上に形成することにより、シ リサイド化抑制成分の注入欠陥という問題がなくなり、ソース / ドレイン層9a、9b中 での金属シリサイド化を確実に抑えることができる。その結果、接合リーク等のリーク電 流の発生をより効果的に防止することができ、デバイスの消費電力を下げることができる 。また、シリサイド化調整膜15の膜厚の設定により、ソース / ドレイン層9a、9b上 の金属シリサイド膜10の膜厚を自由に設定することができる。

【図面の簡単な説明】

【0043】

【 図 1 】 本 発 明 の 実 施 形 態 1 に 係 る 半 導 体 装 置 の 構 成 を 模 式 的 に 示 し た 部 分 断 面 図 で あ る

20

10

【図2】本発明の実施形態1に係る半導体装置の製造方法の第1の段階を模式的に示した 部分工程断面図である。

【図3】本発明の実施形態1に係る半導体装置の製造方法の第2の段階を模式的に示した 部分工程断面図である。

【 図 4 】本 発 明 の 実 施 形 態 1 に 係 る 半 導 体 装 置 の 製 造 方 法 の 第 3 の 段 階 を 模 式 的 に 示 し た 部 分 工 程 断 面 図 で あ る 。

【図5】本発明の実施形態1に係る半導体装置の製造方法のステップA2における変形パターンを模式的に示した部分断面図である。

【図6】本発明の実施形態2に係る半導体装置の構成を模式的に示した部分断面図である

30

【図7】本発明の実施形態2に係る半導体装置の製造方法を模式的に示した部分工程断面 図である。

【符号の説明】

 $\begin{bmatrix} 0 & 0 & 4 & 4 \end{bmatrix}$ 半導体装置 1 2 シリコン基板 3 素子分離領域 4 ウェル 4 a Ρウェル 4 b Nウェル ゲ ー ト 絶 縁 膜 5 6、6a、6b ゲート サイドウォール 7 8 LDD層 8 a LDD層(N<sup>-</sup>型) L D D 層( P <sup>-</sup> 型) 8 b 9 ソース / ドレイン層 9 a ソース / ドレイン層(N<sup>+</sup>型) 9 b ソース / ドレイン層 ( P<sup>+</sup>型) 10 金属シリサイド膜

【図1】

















## 【図5】



【図6】











フロントページの続き Fターム(参考) 5F048 AA07 AC03 BA01 BB06 BB07 BB08 BB10 BB11 BB15 BB18 BC05 BC06 BC15 BG12 BG13 BC18 BE03 BF01 BF06 DA09 DA19 DA25 BF04 BF08 5F140 AA24 AB03 BD05 BD07 BD09 BE07 BF01 BF38 BG08 BG12 BG22 BG28 BG30 BG34 BG37 BG39 BG45 BG51 BG53 BH06 BH07 BH14 BH15 BH22 BJ01 BJ08 BJ21 BK02 BK10 BK13 BK24 BK26 BK29 BK34 BK39 CB01 CB04 CB08 CF04