(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11)特許番号

特許第5038612号

(P5038612)

(45) 発行日 平成24年10月3日(2012.10.3)

(24) 登録日 平成24年7月13日 (2012.7.13)

С

А

(51) Int. Cl. F I HO 1 L 27/04 (2006.01) HO 1 L 27/04 HO 1 L 21/822 (2006.01) HO 1 L 21/90 HO 1 L 21/768 (2006.01)

請求項の数 4 (全 47 頁)

(21) 出願番号	特願2005-285223 (P2005-285223)	(73)特許権者	首 308014341
(22) 出願日	平成17年9月29日 (2005.9.29)		富士通セミコンダクター株式会社
(65) 公開番号	特開2007-96104 (P2007-96104A)		神奈川県横浜市港北区新横浜二丁目10番
(43) 公開日	平成19年4月12日 (2007.4.12)		23
審査請求日	平成18年9月25日 (2006.9.25)	(74)代理人	100090516
審判番号	不服2010-18601 (P2010-18601/J1)		弁理士 松倉 秀実
審判請求日	平成22年8月18日 (2010.8.18)	(74) 代理人	100113608
			弁理士 平川 明
		(74) 代理人	100105407
			弁理士 高田 大輔
		(74)代理人	100089244
			弁理士 遠山 勉
		(72)発明者	渡▲邊▼ 健一
			神奈川県川崎市中原区上小田中4丁目1番
			1号 富士通株式会社内
			最終頁に続く

(54) 【発明の名称】半導体装置

- (57)【特許請求の範囲】
- 【請求項1】
 - 半導体基板上に形成される第1配線層と、
 - 前記第1配線層の上層に形成される層間絶縁膜と、
 - 前記層間絶縁膜の上面に開口部を有し前記層間絶縁膜に形成されるホールと、
 - 前記ホール内壁面を被覆する第1金属層と、
 - 前記第1金属層で被覆されたホール内に埋め込まれる第2金属層と、
 - 前記第1金属層の上層に形成される誘電絶縁膜と、
 - 前記誘電絶縁膜の上層に形成される第2配線層と、を備え、
- 前記ホール内壁面を被覆する第1金属層を含んだ下部電極と、前記第2配線層の前記下 ¹⁰ 部電極に対向する部分を含んだ上部電極とによってなるコンデンサを含み、
- 前記ホールが、前記上部電極を基板下層方向に投影した層間絶縁膜上の平面領域の外側 領域に形成され、前記第1金属層が前記平面領域から前記ホールが形成された外側領域ま で延伸され、
- 前記下部電極の平面領域および前記誘電絶縁膜の平面領域の外側に上部電極接続用ホールが形成され、
- 前記上部電極から前記下部電極上方の平面領域および前記誘電絶縁膜上方の平面領域の外側に上部電極引き出し部が延伸されて前記上部電極接続用ホールと接続され、
- 前記上部電極を基板下層方向に投影した上部電極投影領域と、前記下部電極を基板下層 方向に投影した下部電極投影領域<u>の外周とが、</u>前記上部電極引き出し部を基板下層方向に

(2) 投影した引き出し部投影領域において交差し、 前記第1金属層が前記ホール内壁面から前記開口部を通り前記層間絶縁膜と前記誘電絶 縁膜との間に延在し、 前記延在する第1金属層の上層に第3金属層が形成され、前記第3金属層が前記下部電 極の少なくとも一部を構成し、 前記コンデンサが最上位の配線と同じ階層にあることを特徴とする半導体装置。 【請求項2】 前記層間絶縁膜の上層に前記第1金属層または第2金属層に接続される第3金属層が形 成され、前記第3金属層が前記下部電極を構成する請求項1に記載の半導体装置。 【請求項3】 前記ホールが、前記上部電極を基板下層方向に投影した層間絶縁膜上の平面領域の外側 領域に形成され、前記第3金属層が前記平面領域から前記ホールが形成された外側領域ま で延伸されている請求項2に記載の半導体装置。 【請求項4】 前記ホールの形成とともに、前記ホールを含む層に前記ホールの上層を重ね合わせるた めの合わせマークとして段差が形成され、前記段差の上層では、段差残りが形成されてい る請求項1から3のいずれか1項に記載の半導体装置。 【発明の詳細な説明】 【技術分野】 [0001]本発明は、MIM (Metal-Insulator-Metal)構造を有する半導体装置に関する。 【背景技術】 $\begin{bmatrix} 0 & 0 & 0 & 2 \end{bmatrix}$ 移動体通信分野等に用いられる高周波アナログ集積回路においては、高速動作する能動 素子(トランジスタ素子等)に加えて、抵抗、容量、インダクタ等の受動素子が必要とな る。そして、これらの回路では動作速度向上、消費電力低減のため、寄生抵抗、寄生容量 の低減が必要となる。このうち、容量素子においては従来のMOS型容量よりも寄生抵抗 、寄生容量が低減できるMIM(Metal-Insulator-Metal)素子が利用されている(例え ば、下記特許文献1)。 [0003]また、寄生抵抗、寄生容量を削減し、素子の高速動作を達成する観点から銅(Cu)等 の金属配線を集積回路に適用することが検討されている(下記特許文献2参照)。 【特許文献1】特開2001-237375号公報 【 特 許 文 献 2 】 特 開 2 0 0 3 - 2 6 4 2 3 5 号 公 報 【特許文献3】特開2004-63990号公報 【発明の開示】 【発明が解決しようとする課題】 [0004]上述した技術では、MIM構造およびCu配線を半導体装置に組み込むための様々な提 案がなされている。しかし、必ずしも構造的な観点から寄生抵抗、寄生容量を低減するた めの配慮が十分ではなかった。本発明の目的は、従来よりもさらに寄生抵抗、寄生容量を 低減し、高周波特性を改善する技術を提供することである。 【課題を解決するための手段】 [0005]本発明は前記課題を解決するために、以下の手段を採用した。すなわち、本発明は、基 板に形成される第1配線層と、前記第1配線層の上層に形成される層間絶縁膜と、前記層

30

40

20

10

間絶縁膜の上面に開口部を有し前記層間絶縁膜に形成されるホールと、前記ホール内壁面 を被覆する第1金属層と、前記第1金属層で被覆されたホール内に埋め込まれる第2金属 層と、前記第1金属層の上層に形成される誘電絶縁膜と、前記誘電絶縁膜の上層に形成さ れる第2配線層と、を備え、前記ホール内壁面を被覆する第1金属層が前記誘電絶縁膜下

層の下部電極の少なくとも一部を形成し、前記第2配線層の前記下部電極に対向する部分 が前記誘電絶縁膜上層の上部電極を形成し、前記下部電極、誘電絶縁膜および上部電極に よってコンデンサが形成された半導体装置である。

[0006]

また、本発明は、前記第1金属層に代えて、前記層間絶縁膜上に形成され前記第1金属 層および第2金属層に接続される第3金属層を備え、前記第3金属層が前記誘電絶縁膜下 層の下部電極を形成するものでもよい。

【発明の効果】

[0007]

本発明によれば、従来よりもさらに、半導体装置の高周波特性を改善できる。 【発明を実施するための最良の形態】

 $\begin{bmatrix} 0 & 0 & 0 & 8 \end{bmatrix}$

以下、図面を参照して本発明を実施するための最良の形態(以下、実施形態という)に 係る半導体装置について説明する。以下の実施形態の構成は例示であり、本発明は実施形 態の構成に限定されない。

[0009]

《発明の骨子》

図1に、本半導体装置の基本構造例を示す。図1は、MIM構造を含む半導体装置の断 面図である。図1のように、この半導体装置は、半導体基板300と、半導体基板300 上に形成されたシリコン酸化膜(SiO2)301と、シリコン酸化膜301上に形成さ れたシリコン窒化膜(SiN)302と、シリコン窒化膜302上に形成されたシリコン 酸化膜303と、シリコン酸化膜303に形成された溝部309と、溝部309の底面お よび側面を被覆するバリアメタル膜310と、バリアメタル膜310内の溝状部分に充填 された金属配線311(Cu)と、金属配線311(およびシリコン酸化膜303)の上 層に形成されたシリコン窒化膜331と、シリコン窒化膜331上に形成されたMIM構 造360と、MIM構造360(およびシリコン窒化膜331)上に形成されたシリコン 酸化膜333と、シリコン酸化膜333上に形成されたシリコン窒化膜334と、シリコ ン窒化膜334上に形成されたシリコン酸化膜335と、シリコン酸化膜335に形成さ れた溝部339と、溝部339に埋め込まれた金属配線336と、金属配線336と同種 の金属(Cu)が充填され金属配線336をМІМ構造に接続するホール337A、33 7Bと、同様に金属配線336を金属配線311に接続するホール337Cと、金属配線 336と同種の金属(Cu)が充填された溝部339およびホール337A-337Cを 含む構造の内面を被覆するバリアメタル膜338とを有している。

【0010】

ここで、溝部309と、溝部309の底面および側面を被覆するバリアメタル膜310 と、バリアメタル膜310内の溝状部分に充填された金属配線311を含む構造がダマシ ン構造を構成する。また、金属配線336が埋め込まれた溝部309と、金属配線336 と同種の金属(Cu)が埋め込まれたホール337A、337B、337Cを含む構造を デュアルダマシン構造と呼ぶ。デュアルダマシン構造は、溝部およびホール双方を含むダ マシン構造という意味である。

[0011]

図1に示すように、MIM構造360は、例えば、上層から窒化チタン(TiN)/シ リコン酸化膜(SiO2)/窒化チタン(TiN)の3層構造で構成され、その上層にさ らにシリコン窒化物(SiN)またはシリコン炭化物(SiC)の層が形成されている。 【0012】

ホール337Aに充填された金属(Cu)およびホール337A内壁を被覆するバリア メタル膜338は、金属配線336をMIM構造の下部電極(TiN)まで接続する。ま た、ホール337Bに充填された金属(Cu)およびホール337B内壁を被覆するバリ アメタル膜338は、金属配線336をMIM構造の上部電極(TiN)まで接続する。 また、ホール337Cに充填された金属(Cu)およびホール337C内壁を被覆するバ 10

20

30

10

20

30

リアメタル膜338は、金属配線336を金属配線311まで接続する。なお、ホール3 37-338C、バリアメタル膜338、および配線336を含むシリコン酸化膜333 の層をビア層、ホール層、プラグ層、あるいは、単に層間絶縁膜層ともいう。 【0013】

このように、図1では、MIM素子は、デュアルダマシン構造のビア層(層間絶縁膜層)に埋め込み形成されている。

【0014】

さらに、本半導体装置では、図1の右側部分に、層間のパターンを重ね合わせるための アライメントマーク350が形成されている。ダマシン構造(溝部309にバリアメタル 膜310あるいは金属配線311を埋め込んで平坦化した構造)では、金属(Cu)を研 磨した後の表面が平坦化されている。そのため、その表面にさらに金属膜(例えば、MI M素子のTiN)を成膜した場合、金属膜表面に段差が残らず前層、例えば、金属配線3 11等の位置を確認できなくなる。そこで、MIM素子の下部電極をなすTiNを成膜前 に、アライメントマーク350を形成しておき、TiN成膜後の位置合わせに使用する。 【0015】

一般に層間の位置合わせには段差を利用するもの、絶縁膜を透過する光を用いた反射率 差を利用するものがある。ところが、図1のようなダマシン構造の上層にMIM素子形成 の目的で金属層を成膜する場合には、前層の位置を検出するための段差を利用する必要が ある。

[0016]

上記ダマシン構造形成後にその段差を予め形成するためには、金属配線311上層のシ リコン窒化膜331またはシリコン酸化膜の成膜後に、アライメントマーク350のパタ ーンをフォトレジストにてパターン形成し、エッチングによって段差を形成する必要があ る。したがって、アライメントマーク350形成のため1枚マスクパターンを必要とする 。なお、アライメントマーク350の形成をダマシン構造の金属配線311より下層で行 ったとしても、金属配線311の埋め込みとCMPによって段差が消滅してしまう。 【0017】

以下、図1の半導体装置の製造工程を説明する。まず、絶縁膜成膜(SiO2 SiN SiO2)、フォトレジストのパターンニング、溝部309のエッチング形成、レジス ト剥離がなされる(このとき、パターニングで使用されるマスクを、例えば、M×Lと呼 ぶ)。さらに、パリアメタル膜310、金属配線311の層が埋め込み成膜され、CMP (化学的機械的平坦化: Chemical Mechanical Planarization)にて余剰なパリアメタル 膜310、および、金属配線311の層が除去され、図1下方部分の第1層目のダマシン 構造が形成される。このように、ダマシン構造は、溝部309にパリアメタル膜310お よび金属配線311が埋め込まれて平坦化された構造をいう。ここで、パリアメタル膜3 10は、例えば、窒化タンタル(TaN)である。また、金属配線311は、例えば、銅 (Cu)である。

[0018]

続いて、金属配線311に含まれる金属(Cu)の拡散防止膜、および、次層をエッチ ングする際にストッパ膜となるシリコン窒化膜(SiN)331を成膜する。次いで、S⁴⁰ iO2を薄く成膜する。このSiO2はなくてもよい。次いで、アラインメントマーク3 50形成の目的で、パターンニング、エッチングを行う(以下、本実施形態では、このパ ターニングで使用するマスクをCALと呼ぶ)。このとき形成されたアラインメントマー ク350を用いて、続くMIM構造となる金属層(下部電極)の成膜後のパターン形成に 際して、下地層との位置合わせが実施される。

【0019】

続いて、MIM素子となるTiN(下部電極)、SiO2(誘電絶縁層)、TiN(上
 部電極)、SiNをスパッタ、プラズマCVD等により成膜する。
 【0020】

次に、先に形成したアラインメントマーク350を利用して、MIMの下部電極に当た 50

るマスクパターンをフォトレジストにて形成し、SiN/TiN/SiO2/TiNのM IM素子部をエッチングし、レジストを剥離する(以下、本実施形態では、このパターン 形成で使用するマスクをCAP1と呼ぶ)。

(5)

【0021】

さらに、上部電極に相当するマスクパターンをフォトレジストにて形成し、SiN/T iN/SiO2の部分をエッチングし、レジストを剥離する(以下、本実施形態では、こ のパターン形成で使用するマスクをCAP2と呼ぶ)。このときのアラインメントマーク は、下部電極に相当するマスクパターンを形成する際に別の場所にレイアウト上(図示無 し)で仕込んでおけばよい。この下部電極形成時のマークにより、上部電極形成時に正確 な位置合わせを行うことが可能となる。

【0022】

次いで、後に形成されるデュアルダマシン構造のビア層に相当する絶縁膜層(SiO2)333を最終目標膜厚よりも厚めに成膜する。この理由は、MIM素子により作られた 段差によって、後のデュアルダマシン層の配線にてCu残渣等の問題を起こさないように 、層間膜段差をCMPによって解消するためである。そして、成膜した層間絶縁膜333 をCMPにより平坦化を含めて研磨する。このような工程により、平坦な目標膜厚に一致 するビア層(層間絶縁膜333)が形成される。

【0023】

続いて、デュアルダマシン構造形成のためのエッチングストッパ膜としてシリコン窒化 膜334を成膜する。さらに、金属配線336の絶縁膜となるシリコン酸化膜335を成 ²⁰ 膜する。

[0024]

以降は、一般的なデュアルダマシン構造形成方法による。構造形成方法には幾つかの方 法が提案されている。本実施形態では、先ビア方式と呼ばれる手法に沿って説明する。 【0025】

配線の絶縁層となるシリコン酸化膜335上にフォトレジストにてホール337A、3 37B、337Cを形成する。この際には、積層層間膜を通した光の反射率差にて先に形 成したダマシン配線の金属を検出し、位置合わせを行う(以下、本実施形態では、このパ ターン形成で使用するマスクを例えば、M×+1Cのように呼ぶ。ここで、M×+1Cは 、ダマシン配線形成用のマスクM×Lより1層上位層にあるコンタクト層という意味であ る)。

【0026】

さらに、シリコン酸化膜335/シリコン窒化膜334/層間絶縁膜333を金属配線 311上のシリコン窒化膜331が露出するまでエッチングし、レジストを剥離する。こ のとき、上部電極上部のホール373Bは上部電極に当たるTiN膜の上のSiNにてエ ッチングオーバーに耐える形で停止している(SiNの膜厚は予め適正に厚めに成膜して おく)。下部電極上部のホール373Aは、下部電極(TiN)上にて材料の違いによる 選択比により停止している。

[0027]

続いて、ホール337A-337C内に樹脂(続くレジストとミキシング等を起こさな 40 い材料)を塗布し、溶解にてホール337A-337C内部にのみ樹脂を残し、配線層3 36(溝部339)に当たるマスクパターンをフォトレジストにて形成する(以下、本実 施形態では、このパターン形成で使用するマスクを例えば、Mx+1Lと呼ぶ)。この際 には、先に形成したホールパターン内のレイアウト上にてアラインメントマークとなるよ うなマークパターンを予め形成しておく。配線パターン形成時にそのマークパターンの段 差を利用してアラインメントを行うことにより、ホールパターン(ホール337A-33 7Cを含む層)と配線パターンの位置合わせを正確に行うことができる。

【0028】

さらに、配線パターン(金属配線336のパターン)を含むフォトレジストをマスクと して、配線の絶縁膜335を直下のシリコン窒化膜334が露出するまでエッチングする ⁵⁰

10

。続いて、レジストを剥離する。このとき、ホール内部に埋め込まれた樹脂も同時に除去 される。

【 0 0 2 9 】

続いて、配線パターンにおいて形成されたSiO2の溝部339、および、ホールパタ ーンにおいて形成されたSiO2のホール337A-337Cをマスクとして、溝部33 9下層のシリコン窒化膜334、および、ホール337A-337C下層のシリコン窒化 膜331を同時にエッチングにて除去して、ダマシン配線とのコンタクト部(ホール33 7C)を形成する。このとき、同時にMIM構造上のSiNも除去され、上部電極とのコ ンタクト部(ホール337B)も形成される。

 $\begin{bmatrix} 0 & 0 & 3 & 0 \end{bmatrix}$

この状態において、表面からは、ダマシン配線(Cu)、MIM上部電極(TiN)、 MIM下部電極(TiN)が露出しており、MIM構造および配線構造形成が行える状態 となっている。最後に溝部339、ホール337A-337Cを同時に埋め込むように、 バリアメタル膜338、および、金属配線336(Cu)が成膜され、CMPにて余剰な バリアメタル膜338および金属配線336の部分が除去される。以上により、MIM構 造、および、デュアルダマシン構造の形成が完了する。以上の工程によりMIM構造をデ ュアルダマシン構造内(層間絶縁膜であるシリコン酸化膜333内)に埋め込み形成する ことが可能となる。

【0031】

図 2 に、MIM構造をダマシン構造内に埋め込み形成した半導体装置の第 2 例を示す。 20 この例では、ダマシン層を構成するバリアメタル膜 3 1 0 と金属配線 3 1 1 とが、MIM 構造直下の領域の外側に構成されている。

【0032】

この例では、金属配線311が、MIM構造360の下層に形成されていない点で、図 1の場合と相違する。さらに、図1では、溝部339に埋め込まれた金属配線336と、 金属配線336をMIM構造およびダマシン配線に接続するホール337A、337B、 およびホール337Cによってデュアルダマシン構造が形成されていたのに対し、図2の 例では、ホール337A、337B、337Cの上層には、RIE (Reactive Ion Etchi ng)によるアルミ配線340が形成されている点で図2の場合と相違する。

【0033】

図2の半導体装置の製作は、MIM構造360および層間絶縁膜333の形成までは、 図1の場合と同様である。図1と同様、ビア層に相当する層間絶縁膜333が後の平坦化 のために十分な膜厚で形成される。

【0034】

その後、ホール347A-347C形成ためのレジストパターンが塗付、現像される(このパターン形成で使用するマスクも、例えば、Mx+1Cと呼ばれる)。さらに、ホー ル347Aが、エッチングにより、下部電極を構成するTiNまで開口され、TiN表面 にてエッチングが停止する。また、ホール347Bが、エッチングにより、MIM部36 0上層のSiNまで開口されて、SiN表面にてエッチングが停止する。また、ホール3 47Cが、エッチングにより、金属配線311上層のシリコン窒化膜331まで開口され て、シリコン窒化膜331の表面にてエッチングが停止する。

【 0 0 3 5 】

次に、酸素ガスを含むプラズマアッシングにより、レジストパターンが剥離される。さらに、層間絶縁膜333をマスクとして、MIM部360上層のSiNおよびシリコン窒 化膜331がエッチングされる。その結果、ホール347Bが、MIM構造の上部電極(TiN)表面まで、また、ホール347Cが金属配線311表面まで開口する。 【0036】

その後、グルー層(TiN)312および金属(タングステン)313が成膜される。 さらに、グルー層(TiN)312および金属(タングステン)313が、CMPにより 、平坦化される。

(6)

30

10

[0037]

さらに、拡散防止膜350、金属層351(A1(Cu))および拡散防止膜352が 順次成膜される。そして、アルミ配線340形成のためのレジストが塗付、露光、現像さ れる。このとき、下地との合わせのため、ホール347A-347C形成とともに形成さ れた段差(マスクMx+1Cに仕組まれていた段差パターン)が合わせマークとして使用 される。その後、RIEにより、アルミ配線340が形成される。

【 0 0 3 8 】

図3に、基本的な位置合わせ系列を示す。図3において、実線矢印の左側(矢印の後部)は、下地を形成するマスクを示し、実線矢印の右側(矢印の先)は、その下地に対する 上層を形成するマスクを示す。例えば、M×Lとは、メタル第×層のラインという意味で ある。M×Lは、例えば、図1のダマシン配線の溝部309をパターン形成するときのマ スクを示している。

10

【 0 0 3 9 】

また、点線は、間接的に位置合わせがなされるマスク間の関係を示す。例えば、M×+ 1 CとCALは、M×Lのマスクにて形成されたパターンの金属反射マークによって間接 的に位置合わせがなされる。

[0040]

また、M×+1Cは、メタル第×+1層(×層より1つ上層)のコンタクトという意味 である。M×+1Cは、例えば、図1のホール337A-337Cを形成するときのマス クである。また、CALは、キャパシタアライメントマークの意味であり、本実施形態で は、掘り起こし層と呼ぶ。また、CAPは、キャパシタ層の意味であり、MIM構造に相 当する。CAP1は、下部電極のパターン形成に使用されるマスクである。また、CAP 2は、上部電極のパターン形成に使用されるマスクである。

20

[0041]

また、図3において、実線矢印の上下には、位置合わせの対象の検知方法が記載されて いる。例えば、M×Lで示されるメタル配線層に対して、M×+1Cで示されるコンタク ト層を位置合わせするには、ダマシン金属層での光の金属からの反射と、層間絶縁膜から の反射の相違によって、位置が検知される。

【0042】

また、M×+1Cで示されるコンタクト層に対して、M×+1Lで示されるメタル配線 30 層を位置合わせするには、ダマシン配線上の層間絶縁膜に形成された段差を利用する。こ の段差は、M×+1Cで示されるコンタクト層形成時に、形成される。

【0043】

また、CALで示される掘り起こし層形成時は、やはり、ダマシン金属層での光の金属 からの反射と、層間絶縁膜からの反射の相違によって、位置が検知される。次に、CAL で示される掘り起こし層で形成された段差を用いて、CAP1のマスクのパターンが位置 合わせされ、MIM構造の下部電極が形成される。図3では、この段差をHM/Metal/ 誘電絶縁層/Metal層間膜内段差として記述している。ここで、HM(ハードマスク)は 、図1のMIM構造360の最上部の窒化膜または炭化膜(SiN or SiC)を示 す。また、層間膜内段差とは、図1の右側部分で層間絶縁膜303に形成されたマーク3 50の意味である。

【0044】

CAP1のマスクに埋め込まれた段差を使用してCAP2のマスクのパターンが位置合わせされ、MIM構造の上部電極が形成される。図3では、この段差をHM/Metal/誘 電絶縁層/Metal段差として記述している。

【0045】

しかしながら、以上の工程では、マスクパターンはMIM素子形成の他に、アライメン トマーク形成のために1枚必要となり、パターン形成、エッチング等による工程増加が生 じる。また、MIM素子形成のために、金属層形成(例えば、TiNに下部電極と上部電 極)についても、通常の素子形成工程、あるいは、配線工程とは別に工程が必要となり、

50

通常の構造形成に対して、工程増加が生じる。

【0046】

ところで、ダマシン配線層(金属配線311)の直上にMIM構造を形成し、MIM構 造の下部電極をダマシン配線によって裏打ちすることにより、寄生抵抗低減を行い、高周 波回路におけるQ値の改善することも可能である(例えば、特開2003-264235 号公報参照)。

【 0 0 4 7 】

しかし、この技術で示された工程でも、図1に示したものと同様、電極を形成する際に 下部電極、誘電絶縁層、上部電極をそれぞれ成膜する工程があり、成膜工程が多い。

【0048】

10

20

さらに、MIM構造の特性改善には、素子をなるべく基板から遠い箇所に配置し、寄生 容量の低減することも必要である。

【0049】

さらにまた、MIM構造の下部電極をダマシン配線によって裏打ちする場合には、ダマ シン配線を構成する金属(Cu)をエッチングガスにさらさないようにするため、ダマシ ン配線を拡散防止膜で被覆する必要がある。あるいは、ダマシン配線をMIM構造の電極 の平面領域に包含させる必要があり、配線のレイアウトパターンの自由度が低くなる。す なわち、MIM構造の電極の平面領域の境界線を越えて配線をレイアウトできないため、 下層配線に引き出すことが必要となる。したがって、基板に近い層に、電極の引き出し配 線が存在することになる。容量素子は基板からできる限り遠い箇所に配置される方が、寄 生容量の低減につながるため、このような構成では、寄生抵抗の低減の効果があるが、寄

[0050]

なお、この技術で用いられている上記ダマシン配線を被覆するための拡散防止膜の段差 を検出することで、MIM構造のパターン形成のための位置合わせを行うことも考えられ る。しかし、この段差は、約70nmと低段差であるため、段差の検知には困難を生じる

[0051]

そこで、以下の実施形態において、マスクパターン追加による工程数、および、電極形 成に伴う工程数を最小限に抑えるともに、さらなる寄生抵抗および寄生容量の効果的な低 ³⁰ 減を図る。

【0052】

すなわち、本実施形態では、配線層へのMIM構造の埋め込みにより、マスクパターン 増を抑えつつ、通常プロセス工程を部分的に共有することによって工程数の増加を抑制す る。また、MIM構造をより配線層の上層へ移動することによる基板との寄生容量の低減 、および、その際の電極抵抗の低減を図る。

【0053】

そのため、以下の実施形態では、MIM構造を金属配線内部(例えば、図1の層間絶縁 膜であるシリコン酸化膜333)ではなく、図1のデュアルダマシン構造(層間絶縁膜3 35)のさらに上層に接続されるプラグ層(タングステン層)上部とアルミ配線層以降に 配置する。さらに、プラグ層を構成するタングステンを被覆するグルー層をMIM構造の 下部電極として利用する。一方、プラグ層上層のアルミ配線層を上部電極に利用する。ま た、その際に電極や誘電絶縁膜のマスクパターンの位置合わせにはプラグ層のマークパタ ーンを利用する。

[0054]

このような構成により、(1) M I M 構造の電極形成工程とプラグ層あるいはアルミ配線層のパターン形成工程が共用され、(2) 掘り起こし層形成のためのマスク(CAL) が使用されず、プラグ層内に段差パターンが埋め込まれる。その結果として、図1から3 に示すように、ダマシン層に埋め込まれるMIM構造に対して工程数の削減、マスクパタ ーン数の削減、基板との寄生容量の低減、電極抵抗の低減が可能となる。

[0055]

《第1実施形態》

以下、図4Aから図16Cの図面に基づいて、本発明の第1実施形態に係る半導体装置 を説明する。本半導体装置では、ダマシン構造の上層に金属(A1)配線およびタングス テンのプラグ層が形成されるとともに、工程数の追加を極力少なくして、MIM素子が形 成される。以下、半導体装置の製造工程を説明する。

(9)

[0056]

ここで、図4A~図15Bとして、図4A、図4Bのようにそれぞれの一対の図面が含 まれる。このうち、図nA(n=4~15)は、1枚の半導体基板上のMIM部および通 常部の構造を示している。また、図nB(n=4~15)は、同一の半導体基板上の他の 領域に形成されるマーク部の構造を示す。ここで、MIM部とは、MIM構造を形成する 領域をいい、通常部は半導体装置の本来の素子あるいは配線を形成する領域をいい、マー ク部は、位置合わせのためのアライメントマークを形成する領域をいう。ただし、図nB は、図nAの図面で示される工程と基本的に同一の工程を示している。

[0057]

図4Aは、金属(Cu)のダマシン配線を形成するために、層間膜とストッパ膜とを成 膜し、パターニングする工程を示している。また、図4Bは、マーク部における同様の工 程を示している。

[0058]

20 図4A(および図4B)に示すように、まず、半導体基板100上に層間絶縁膜(例え ば、SiO2)101が成膜される。なお、本願明細書にいう基板100は、半導体基板 そのもののみならず、トランジスタなどの半導体素子が形成された半導体基板をも含むも のである。基板上にさらに1層以上の配線層が形成されたものであっても差し支えない。 [0059]

続いて配線をエッチングする際のストッパ膜として機能するシリコン窒化膜102(S) iN 50nm)が成膜される。以下、このようなシリコン窒化膜をストッパ膜ともいう 。続いて、配線を絶縁する層間絶縁膜103(例えばSiO2 900nm)が成膜され る。次に、配線パターンのマスクとなるフォトレジスト201が塗布、露光、現像され、 配線パターンが形成される。このようにして、MIM部、通常部に所望のパターンが形成 される(図4A)。また、マーク部にも、MIM部、通常部と同様のパターンが形成され る (図4B)。

[0060]

さらに、フォトレジスト201をマスクとして層間絶縁膜103が、例えば、フロロカ ーボン(CF)系のエッチングガスを用いたプラズマエッチング法によりエッチングされ る(以下、フロロカーボン系のガスをCF、CHF、CF4、C4F8、C4F6等の化 学式で示す)。エッチングストッパ膜として機能するシリコン窒化膜102が露出した状 態でエッチングは停止する。これにより、ダマシン配線の溝部110A(図5A参照)が 、シリコン窒化膜102まで開口する。

[0061]

続いて、酸素(O2)ガス等を用いたプラズマアッシングによりフォトレジスト201 が除去される。続いて、先にできた層間絶縁膜102の溝パターンをマスクの窓として、 エッチングストッパ膜102がCFまたはCHF等の混合ガス等を用いたエッチングにて 除去される。これにより、ダマシン配線の溝部110Aが、層間絶縁膜101まで開口す る。

[0062]

図5A(および図5B)は、溝内にスパッタとメッキで金属層111(Cu)とバリア メタル膜110(Ta)を成膜する工程を示す図である(なお、図5Aでは、半導体基板 100を省略する(以下、同様である))。すなわち、スパッタ法を用いて例えばバリア メタル膜110が成膜され、続いてメッキ法にて金属層111(本発明の第1配線層に相 当、例えば、Cu膜1300nm)が成膜される。このとき、バリアメタル膜110の成



膜に続いて、同様なスパッタ法によりシード膜(図示せず)を例えば金属層111と同材 料で100nm程度成膜しておき、シード膜を電極層としてメッキ法により金属層111 を所望の膜厚に達するように成膜することができる。

【 0 0 6 3 】

図6A(および図6B)は、ダマシン配線上のホール形成工程を示す図である。 まず、化学機械的研磨法(Chemical-Mechanical-Polishing: CMP法)にて金属層111 、および、バリアメタル膜110の層間絶縁膜103上にある余剰な膜が除去される。そ の結果、層間絶縁膜103、エッチングストッパ膜102に形成された溝部110A内に のみ金属層111、バリアメタル膜110が残るように平坦化処理される。これにより、 MIM部と通常部(図5A)、マーク領域(図5B)にそれぞれ、金属層111とバリア メタル膜110とを有するダマシン配線111Aが形成される(図6A参照)。 【0064】

続いて、層間絶縁膜103に金属層111とバリアメタル膜110とを埋め込んだダマシン配線層の上に拡散防止膜131が形成される。拡散防止膜131は、後のエッチング 工程でのエッチングストッパ膜としての機能と金属層111からの金属の拡散防止機能を 有する。拡散防止膜131は、例えば、窒化シリコン(SiN)であり、プラズマCVD 法により70nm成膜される。続いて、層間絶縁膜(例えばSiO2 600nm)13

2 (図6A参照)が成膜される。

【0065】

続いて、図6Aに示すようにフォトレジスト202が塗布、露光、現像され、ホールパ 20 ターンが形成される(例えば、開口寸法500nm)。図6Bに示すように、本実施形態 ではこのホールパターン形成時にマーク領域において、比較的広い幅の溝あるいはホール を形成する。このマーク領域の溝あるいはホールは、アライメントマーク150として上 位の層での位置合わせに使用される。以下、アライメントマーク150を単にマーク15 0ともいう。

[0066]

ここで、ホールパターンと前層との位置合わせについては、下層のダマシン配線111 Aのパターンを利用する。この際は層間絶縁膜132を通して見える金属層111と層間 絶縁膜103との光に対する反射率の差を利用して下地のダマシン配線111A内の所定 パターンの位置を検出し、ホールパターンを位置合わせすればよい。

【0067】

図7A(図7B)は、層間絶縁膜132のパターン形成および拡散防止膜131の除去 処理工程を示す図である。まず、図6Aに示すように、フォトレジスト202をマスクと して、層間絶縁膜132が、例えばCF系のエッチングガスを用いてプラズマエッチング される。このエッチングは、ストッパ膜として機能する拡散防止膜131上で停止される 。これにより、層間絶縁膜132にホール112Aが形成される。

【0068】

続いて、酸素(02)ガスを用いたプラズマアッシングによりフォトレジスト202が 除去される。続いて層間絶縁膜132をマスクとして拡散防止膜131が例えばCF系、 または、CHF系の混合ガスによりプラズマエッチングを用いて除去される。これにより 、ダマシン配線(金属層111)が露出される。すなわち、ホール112Aが金属層11 1まで開口する。なお、このとき、図7Bに示すようにマーク領域にも同時に広い溝また はホール等の段差パターン(以下、マーク150という)が形成されている。 【0069】

図8A(図8B)は、金属層の成膜工程を示す図である。まず、スパッタ法を用いて、 グルー層112(本発明の第1金属層に相当する。例えばTiN 150nm)を成膜す る。続いてCVD法によって金属層113(例えばW 300nmであり、本発明の第2 金属層に相当する)を成膜する。図8Aに示されるようにMIM部、通常部には幅約50 0nm幅のホール112Aのパターンが形成され、グルー層112が成膜された上に、C VD法により金属(タングステン)が埋め込まれた形状となる。

10

[0070]

図8Bに示すように、マーク部には位置合わせのための比較的広いマーク150のパタ ーン(例えば、厚さより開口寸法が2から5ミクロン程度の開口寸法で形成されている。 この開口寸法は、上層のパターンが等方的に均一に成膜されても、開口が埋め尽くされな い寸法とする。したがって、例えば、金属層113が300nm、グルー層112が15 0nm成膜されても、片側で450ナノメータ(nm)、開口の両側で900ナノメータ(nm) だけ幅が狭くなる可能性があるが、開口寸法が2から5ミクロン程度確保されれば、マー ク部が埋め尽くされることはない。さらに、層間絶縁膜132が厚さ600nm、拡散防 止膜131が70nm成膜されているため、マーク部の段差が完全には埋め尽くされるこ となく、段差が残存している。この段差は、以降の工程で基板表面の全面に金属層が成膜 され、金属層の反射による位置合わせが行えない場合に、下地パターンとの位置合わせに 利用される。すなわち、マーク150の段差による光学的反射変化を利用して位置合わせ が行われる。

(11)

【0071】

図9A(図9B)は、金属層113のCMP工程を示す図である。図9A(図9B)に 示されるように金属層113がCMP法によりグルー層112を残すように除去される。 この場合、図9Aに示されるようにMIM部、および通常部のホール112Aには金属層 113が埋め込まれた状態で残っている。これにより、グルー層112および金属層11 3を含むプラグ層113Aが形成される。また、図9Bに示されるようにマーク領域では 、マーク150の段差が残存した状態で、金属層113が残っている。

【0072】

ここで、CMP法により金属層113を除去する際に、ホール112Aに埋め込み形成 された金属層113の表面残渣発生を避けるため、適度なオーバーポリシング(過度の研 磨)が加えられる。その際に図8Aに示されるようなグルー層112と金属113の間の 段差が生じる場合がある。

【0073】

図10A(図10B)は、MIM部の下部電極となるパターンを形成する工程を示す。 図10Aに示すように、フォトレジスト203が塗布、露光、現像され、MIM部に下部 電極パターンが形成される。このとき、フォトレジスト203の下地は、全面金属層のた め、金属材料と絶縁膜との反射率差が利用できない。このため、フォトレジスト203の パターンと下地とは、先に形成したマーク150の段差(図10B参照)を利用して位置 合わせする。このとき、図10Bに示されるように、マーク部の領域には次の位置合わせ を行うための、パターン203Aがさらに用意されている。

【 0 0 7 4 】

図11A(図11B)は、MIM部の容量部になる誘電絶縁膜135を成膜する工程を 示す。この工程では、フォトレジスト203をマスクとして(図10A参照)、プラズマ エッチングによりグルー層112が例えば塩素(C12)等のガスを用いてエッチングさ れた後、酸素(O2)ガス等を用いたプラズマアッシングによってフォトレジスト203 が除去される。このとき、下部電極を構成する金属層113、グルー層112が一旦露出 する。

【0075】

その後、図11Aに示されるようにMIM部の容量部になる誘電絶縁膜135(例えば SiO2 50nm)がプラズマCVD法を用いて成膜される。このときマーク部では、 先に形成した金属層113、グルー層112によるマーク150の段差が図11Bに示さ れるように引き継がれている。

【0076】

なお、誘電絶縁層135の材料としては、SiO2に替えて、SiON、SiCN、S iC、SiOC、SiN等の絶縁膜を使用してもよい。 【0077】

図12A(図12B)は、MIM部の容量部をパターニングするためのフォトレジスト ⁵⁰

10

20

204が塗布、露光、現像される工程を示す。図12Aに示されるようにMIM部の容量 部になるパターンを形成するため、フォトレジスト204が塗布、露光、現像される。同 時に、図12Bに示されるようにマーク部の領域にも後の工程の位置合わせ用のマークパ ターン204Aが形成される。

(12)

【0078】

図13A(図13B)は、上部電極のパターン形成工程を示す図である。図12Aに示 されるようにフォトレジスト204をマスクとして、CF系ガスを用いたプラズマエッチ ングにより誘電絶縁膜135がエッチングにより除去される。さらに、フォトレジスト2 04がアッシングされ、通常部の金属層113、グルー層112が表面に露出する。続い て、図13Aに示されるようにスパッタ法を用いて、バリアメタル膜114(例えばTi N 50nm)、金属層115(例えばA1Cu 1000nm)、バリアメタル膜11 6(例えばTiN 50nm)が順次成膜される。このときにも、図13Bに示されるよ うに誘電絶縁膜135、金属層113、グルー層112によって形成された段差がバリア メタル膜116上に引き継がれている。

[0079]

さらに、図13A(図13B)に示すように、フォトレジスト205が塗布、露光、現像され、MIM部の上部電極パターン、通常部の回路パターン(図13A)、および、マーク領域のパターン(図13B)が同時に形成される。このとき、先に説明した段差を利用して、位置合わせが行われる。通常部に正確に合わせる際には、グルー層112と金属層113、誘電絶縁膜135によって作られた段差MK1(図13参照)を利用すればよく、MIM部に正確に合わせるには、それぞれの層にて形成されたマーク部のパターン(図13Bの段差MK2、段差MK3等)を適宜利用すればよい。いずの段差を利用するかは、位置合わせの精度、および、前層とのパターンの余裕度をどのように取るのかによって変わることになる。本実施形態では、通常部に合わせる形にて説明を行う。

図14A(図14B)は、バリアメタル膜116、金属層115、バリアメタル膜11 4のエッチング工程を示す図である。この工程では、図13A(図13B)に示されるよ うにフォトレジスト205がマスクとなる。すなわち、図14A(図14B)に示される ように、塩素(C1)系の混合ガス等を用いたプラズマエッチングにより層間絶縁膜13 2が表面に露出するまで、バリアメタル膜116、金属層115、バリアメタル膜114 が除去される。続いて、O2ガス等を用いたプラズマアッシングによりフォトレジスト2 05が除去される。この段階で、MIM部には上部電極P1が、通常部には配線P2、P 3が、図14Bのマーク領域には次の層の位置合わせ様のアライメントマークP4-P7 が形成される。

【0081】

このように、バリアメタル膜116、金属層115、バリアメタル膜114より構成される配線層(本発明の第2配線層に相当)に上部電極P1が構成される。また、上部電極P1、誘電絶縁膜135、下部電極(グルー層112)により、MIM構造160が形成される。

【0082】

図14Aのように、上部電極P1は、通常部の配線P2、P3より、層間絶縁膜132 との段差が大きくなっている。これは、上部電極P1の下層に絶縁誘電膜135(および 下部電極となるグルー層112)が挟み込まれているためである。

【0083】

図15A(図15B)は、カバー構造の成膜工程を示す図である。図15A(図15B)に示されるようにカバー構造として、絶縁膜136(例えば、SiO2 1400nm)、絶縁膜137(例えばSiN膜500nm)を成膜する。なお、図示はしないが、バリアメタル膜116、金属層115、バリアメタル膜114で構成されるAI配線層には、パッドとなるパターンも形成される。そして、カバー構造上にパッドとなるようなA1 配線露出のための窓をフォトレジスト等によって用意する。そして、プラズマエッチング 10

20

30

等を用いて開口部を作ることにより、外部との接続部を用意することが可能となる。 【0084】

図15Cは、図15Bのマーク領域において、ダマシン配線層に次層のマーク150の 領域を外包する配線パターンDL1が用意されている半導体装置の例である。これは、次 層のマーク150形成時にダマシン配線層の層間絶縁膜103が表面露出することを回避 したい場合、あるいは、層間絶縁膜103がオーバーエッチングによりダメージを受ける ことを回避した場合の構成である。

【0085】

この構成では、位置合わせ用のマーク150が配線パターンDL1上に、配線パターン の平面領域(配線の幅の内部)に包含されて形成される。したがって、マーク150の段 差をエッチングする場合に、配線パターンDL1以外の層間絶縁膜103の領域は、拡散 防止膜131あるいは、層間絶縁膜132に保護されている。したがって、マーク150 の段差をエッチングする場合に、下地の層間絶縁膜103の露出を回避したい場合、ある いはオーバーエッチング等により下地が損傷する可能性のある場合には、図15Cの構成 は有効である。したがって、図15Cのような構成は、次層のプロセスに応じて、適宜採 用すればよい。

【 0 0 8 6 】

図16A~図16Cは、本実施形態にて説明した工程によって作られる断面構造に対す る平面図である。図16A~図16Cにおいて、実線がバリアメタル膜114、金属層1 15、バリアメタル膜116のパターンであり、上部電極P1を含む。また、点線が誘電 絶縁膜135のパターン、一点鎖線が下部電極となるグルー層112、クロス1ine付 き実線がホールパターン(溝、広い溝を含む。タングステン等の金属113が充填され、 プラグ層113Aを形成する。)、長点線が金属層111(ダマシン配線111A)を示 している。図16AのX1-X2と記載している箇所は図15Aの断面図に該当している 。同様に図16BのY1-Y2と記載している箇所は、図15Bの断面図に、図16Cの Z1-Z2と記載している箇所が、図15Cの断面図に該当している。

【 0 0 8 7 】

図16Aに示されるように、金属層111(ダマシン配線111A)がプラグ層113 Aを通じて、上部電極P1と下部電極(グルー層112)に接続されている。図16Aの 例では、上部電極P1がその平面領域内に容量部全体(誘電絶縁膜135)の領域を包含 しており、さらにその内側に下部電極であるグルー層112が構成されている。一方、通 常部には回路部分として機能する通常の配線(金属配線114-116およびダマシン配 線111A)が形成されている。

図16Aにおいて、上部電極P1の一部が誘電絶縁膜135の存在領域を越えて、図1 6Aの平面図で上側に延びている。これは、上部電極P1とダマシン配線111Aが引き 回される箇所との重複部分を形成するためである。このような延長部分P1Aは、上部電 極P1が最上層に構成されている場合に上部電極P1とダマシン配線111Aとの重複部 分を形成するために必要となる。

【0089】

さらに、図16Aにおいては、延長部分P1Aは、上部電極P1の本体部分(誘電絶縁 膜135の平面領域を内部に包含している部分)よりも、横方向(図16Aで左右方向) の幅が狭くなっている。このような構成により、基板との寄生容量が上部電極P1(A1 配線)を細めた分だけ低減される。

 $\begin{bmatrix} 0 & 0 & 9 & 0 \end{bmatrix}$

図16Bは、図15Bの断面図に対する平面図である。図16Bに示されるように、マ ーク領域には断面図においても示されている比較的に配線幅の広いパターン(マーク15 0)が平面的にレイアウトされている。図16Cは、図15Cの断面図に対する平面図で あり、ダマシン配線層(金属層111)にマーク150を形成する場合の例を示している 10



[0091]

以上述べたように、本実施形態の半導体装置によれば、容量素子であるMIM構造が、 カバー構造である絶縁膜136、137直下、すなわち、最も上層の配線層である金属層 115およびバリアメタル膜114、116を上部電極P1として構成される。また、こ の上部電極 P1に対して誘電絶縁膜135を挟んで下層に形成される金属(タングステン) 1 1 3 と 金属 1 1 3 を 成 膜 さ せ る た め の グ ル ー 層 1 1 2 が、 M I M 構 造 の 下 部 電 極 を 構 成する。したがって、例えば、図1に示すようなダマシン配線層である金属配線311と 、 プラ グ 層 1 1 3 A に 相 当 す る ホ ー ル 3 3 7 A - 3 3 7 C との 間 (層間 絶 縁 膜 3 3 3) に MIM構造を形成する場合と比較して、MIM構造をより上層に形成(すなわち、プラグ 層113Aを下部電極に組み込み、最上層の金属配線114-116を上部電極P1と) することができる。

[0092]

このように、本実施形態の半導体装置では、MIM構造が、図4Aに示した半導体基板 100から最も遠い位置の金属配線114-116を電極として形成される。このため、 MIM構造の寄生容量を可能な限り低減した構成とすることができる。

[0093]

また、上部電極P1となる金属配線114-116がプラグ層113Aを構成するグル 一層112および金属層(タングステン)113を通じて直下のダマシン配線111Aに 接続される。さらに、下部電極自体が、グルー層112および金属層113で構成され、 直下のダマシン配線111Aに接続される。このため、MIM構造の寄生抵抗を可能な限 り低減した構成とすることができる。

[0094]

さらに、以上のような構造とした結果、プラグ層113Aを構成するグルー層112お よび金属層(タングステン)113を埋め込むためのホール112Aを形成するマスクと 同一のマスクでパターニングしたアライメントマーク150の段差によって、MIM構造 の下部電極(および、必要に応じて上部電極P1)をパターニングする際の下層(すなわ ち、プラグ層113A)との位置合わせに使用できる。このため、MIM構造の下部電極 をパターニングするためのアライメントマークを別途独立のマスクでパターニングする必 要がない。このため、例えば、図1に示すようなダマシン配線層である金属配線311と 、プラグ層113Aであるホール337A-337Cとの間にMIM構造を形成する場合 と比較して、マスク数およびパターニングの工程を削減できる。 [0095]

30

40

さらにまた、このアライメントマーク150の段差は、ホール112Aの層と同一の工 程で形成するため、上層のパターンが積層されても十分な段差を維持するように開口寸法 および深さを選択できる。そのため、ダマシン配線を被覆するための拡散防止膜の段差を 検出する場合と比較してより高い検出精度、検出再現性を得ることができる。 《第2実施形態》

図17A-図18Bの図面に基づいて本発明の第2実施形態を説明する。上記第1実施 形態においては、図16Aに示すように、上部電極P1が下層方向に投影された平面領域 に、誘電絶縁膜135のパターンの平面領域が包含される構成となっている。しかしなが ら、逆に、上記上部電極P1の平面領域が、誘電絶縁膜135の領域、あるいは、下部電 極(グル-層112)の領域に、部分的には内包されていても構わない。すなわち、誘電 絶縁膜135の平面領域、あるいは、下部電極(グルー層112)の平面領域が、少なく とも部分的に上部電極P1の平面領域を包含している構成であってもよい。本実施形態は そのような半導体装置の構成を示す。本実施形態の半導体装置の他の構成および作用は、 第1実施形態と同様である。そこで、同一の構成要素については、同一の符号を付してそ の説明を省略する。

[0096]

図17Aは、本実施形態に係る半導体装置のMIM部および通常部を示している。図1 7 Aの断面図に示されるように M I M 部の上部電極 P 1 は、誘電絶縁 膜 1 3 5 の平面領域 50

20

、あるいは、下部電極(グルー層112)の平面領域に内部に包含されている。この構造 は、先に説明した上部電極P1のエッチングにおいて、図13Aに示したフォトレジスト 205の幅を誘電絶縁膜135の幅より狭くしてエッチング処理し、そのエッチング処理 を誘電絶縁膜135上で停止させることにより、実現される。一方、通常部では第1実施 形態と同様な形状(配線P2、P3)が形成されている。

(15)

【0097】

図17Bは、本実施形態に係る半導体装置のマーク部の領域の断面図を示している。この図では、上部電極P1と同一層のマークP5、P6が、誘電絶縁膜135の内部に包含されている。ただし、第1実施形態と同様に、上部電極P1と同一層のマークP5、P6の平面領域が誘電絶縁膜135の平面領域を内部に包含しても構わない。

【0098】

図18Aは、図17Aの断面図を構成する半導体装置の平面図を示している。図18A の平面図上では、上部電極P1の一部が誘電絶縁膜135の存在領域を越えて、図18A の平面図で上側に延びている。これは、上部電極P1とダマシン配線111Aが引き回さ れる箇所との重複部分を形成するためである。このような延長部分P1Aは、上部電極P 1が最上層に構成されている場合に上部電極P1によってダマシン配線111Aとの重複 部分を形成するために必要となる。

【0099】

さらに、図18Aにおいては、延長部分P1Aは、上部電極P1の本体部分(誘電絶縁 膜135の平面領域に包含されている部分)よりも、横方向(図18Aで左右方向)の幅 20 が狭くなっている。このような構成により、図16Aの場合と同様、MIM構造の存在領 域(誘電絶縁膜135)の内側と外側との間を跨ぐ部分での上部電極P1の面積を低減で きる。その結果、基板との寄生容量が上部電極P1(A1配線)を細めた分だけ低減され る。

[0100]

図18Bは、マーク領域の断面図(図17B)で示される半導体装置の平面図を示して いる。この平面図では、上部電極 / 通常配線に使用される配線パターン114 - 116が 誘電絶縁膜135の領域の内部に包含された例を示している。

《第3実施形態》

以下、図19から図23の図面に基づいて本発明の第3実施形態を説明する。上記第1 30 実施形態および第2実施形態においては、プラグ層113Aを構成するホール112Aの 断面形状は、概略正方形に近い矩形であった。しかし、ホール112Aの断面形状は、必 ずしも、そのような形状に限定されない。本実施例では、上部/下部電極や通常配線部と ダマシン配線を接続するプラグ層113Aのホール112Aの断面形状の変形例を説明す る。本実施形態の他の構成および作用については、第1実施形態および第2実施形態の場 合と同様である。そこで、第1実施形態および第2実施形態と同一の構成については、同 一の符号を付してその説明を省略する。

[0101**]**

図19は、ホール112A(金属層113が充填される部分)の断面形状が縦方向と横 方向で長さの異なる矩形状となり、ホール112Aが溝状に構成されている。ホール11 ⁴⁰ 2Aをこのような溝状に形成することよって、下部電極を構成するグルー層112と金属 層113との間の抵抗、および下部電極からダマシン配線111Aへの接続抵抗の低減が 可能となる。

図20は、図19の構成に加えて、ダマシン配線部(金属層111)の幅を広げたもの である。このような構成によって、MIM電極からの引き出し配線部分の寄生抵抗の低減 が可能となる。

【0103】

図 2 1 は、図 2 0 のダマシン配線部の幅を広くしたまま、下部電極(グルー層 1 1 2) をダマシン配線 1 1 1 A に接続するプラグ層 1 1 3 A のホール 1 1 2 A の数を増加させた 50

ものである。このような構成によっても、図19、20と同様同様に下部電極に寄生する抵抗、すなわち、下部電極を構成するグルー層112と金属層113との間の抵抗、および下部電極からダマシン配線111Aへの接続抵抗の低減が可能となる。

【0104】

図22は、図20のダマシン配線111A(金属層111)の広い配線幅を利用し、且 つ、下部電極とダマシン配線111Aとを接続するプラグ層113Aのホール112Aと して、断面形状の縦方向と横方向で長さが異なる溝状パターンPAT1と通常の略正方形 に近い矩形パターンPAT2とを組み合わせたものである。このような構成によっても、 図19から図21と同様に下部電極の寄生抵抗の低減につながる。

【0105】

図23は、図20のダマシン配線部(金属層111)の広い配線幅を利用し、さらに、 下部電極と金属層111とを接続するプラグ層113Aのホール112Aとして断面形状 形状の縦方向と横方向で長さが異なる溝状パターンPAT1を複数配置したものである。 このような構成によっても、下部電極の寄生抵抗が低減する。

《第4実施形態》

図24から図26の図面に基づいて本発明の第4実施形態に係る半導体装置を説明する。上記第1実施形態から第3実施形態では、下部電極(グルー層112、金属層113)からダマシン配線111Aに引き出すプラグ層113Aのホール112Aが、基本的には下部電極の下に形成されていた。また、プラグ層113Aのホール112Aが誘電絶縁膜 135の下側(誘電絶縁膜135を下層方向に投影した層間絶縁膜上の平面領域)かつ上部電極P1の下側(上部電極P1を下層方向に投影した層間絶縁膜上の平面領域)に配置されていた。

20

10

[0106]

本実施形態では、MIM構造の下部電極からダマシン配線111Aに引き出されるホー ル112Aが上部電極P1の下側の上記平面領域に配置されない半導体装置について説明 する。本実施形態の他の構成および作用については、第1実施形態および第2実施形態の 場合と同様である。そこで、第1実施形態から第3実施形態と同一の構成については、同 一の符号を付してその説明を省略する。

【0107】

図24に示される様に、MIM構造160の左側部分では、上部電極P1が誘電絶縁膜 30 135の平面領域から左側に延びている。一方、MIM構造160の右側部分では、下部 電極(グルー層112)および誘電絶縁膜135が上部電極P1の平面領域から右側に延 びている。

【0108】

さらに、上部電極 P 1 と下部電極 (グルー層 1 1 2 の部分)が重なり合う部分、つまり 容量素子となる部分の下部電極側には接続のためのプラグ層 1 1 3 A のホール 1 1 2 A が 配置されていない。金属層 1 1 3 が充填されるホール 1 1 2 A は、容量素子となる部分の 図面上右側で、下部電極および誘電絶縁膜 1 3 5 が上部電極 P 1 を下層方向に投影した平 面領域からさらに右側に延長された領域に形成されている。

【0109】

40

図25には、図24に示されるMIM部を含む半導体装置の平面図を示す。図より分か るように上部電極P1と誘電絶縁膜135と下部電極(グルー層112)の重なり部に対 して、ホールパターン(金属層113が充填されるホール112A)は図面右側に配置さ れ、その箇所には上部電極P1が配置されていない。

[0110]

このような構成の半導体装置では、下部電極(グルー層112)の下にホールパターンが配置されていないため、金属層113(例えば、タングステン)とバリアメタル膜11 2(例えば、窒化チタン)によって発生する、CMP時の段差(図9A参照)がMIM容 量部には発生せず、容量部には平坦な構造が容易に形成される。

[0111]

下部電極の段差は容量部の特性を考える際、ばらつきを生む要因となりえる。本実施形 態の様な構成を用いることにより、容量部の特性のばらつきを低減することが可能となる 。特に、段差部分に良質で等方的な誘電絶縁膜が成膜されない場合、特性ばらつきが大き くなりやすい。また、膜厚が薄い場合には耐圧特性が悪くなることが考えられる。したが って、本実施形態の構成により、このような特性ばらつきあるいは耐圧の劣化を低減でき る。

[0112]

図26は、第3実施形態と同様、下部電極を配線層111に接続するプラグ層113A (ホール112A)の断面形状が縦方向と横方向で長さの異なる溝状とした図である。第 3実施形態で説明したように、ホール112Aの形状を溝状とすることにより下部電極の ¹⁰ 寄生抵抗を低減することが可能となる。

《第5実施形態》

図27に基づいて、本発明の第5実施形態に係る半導体装置を説明する。本実施形態で は、MIM構造160およびプラグ層113Aのパターン配置条件は第4実施形態と同様 である。ただし、本実施形態では、上部電極P1と下部電極(グルー層112および金属 層113)に挟まれた誘電絶縁層が複数層積層された半導体装置について説明する。 【0113】

図27は、本実施形態に係る半導体装置のMIM部および通常部を含む断面図である。 図27に示されるように、上部電極P1と下部電極に挟まれた誘電絶縁層が2層に分かれ ている。一般にMIM部の絶対容量は平行平板コンデンサの式

C = (e r × e 0 × S) / d [F]

C :容量

e r :比誘電率

e0:真空の誘電率 8.854×10-10[F/m]

S : 対向面積 [m 2]

d :誘電絶縁層厚さ「m]

で表記される。絶対容量を大きくするためには、誘電絶縁層の厚みを薄くする、あるいは 、誘電絶縁層の比誘電率を大きくすることが有効になる。しかしながら単純に膜厚を薄く すると、耐圧面での劣化懸念が増加する。そこで、耐圧面での特性のよい材料と比誘電率 の高い材料を組み合わせることも解決手段となりえる。

【0114】

図27には、誘電絶縁層に第1誘電絶縁膜140(例えば比誘電率7、SiN 30n m)、第2誘電絶縁膜141(例えば、比誘電率4.1、SiO2 20nm)を順次積 層し、第1実施形態、または、第2実施形態にて述べた工程により構造形成を行った場合 の断面図を示す。

【0115】

ここで、第1誘電絶縁膜140、加えて、第2誘電絶縁膜141に使用される材料は、 SiNの場合の例、SiO2の場合の例で示したが、絶縁膜として炭化シリコン(SiC)、窒化単価シリコン(SiCN)、窒化酸化シリコン(SiON)等の材料を適宜組み 合わせることも可能である。

[0116]

以上述べた構成により、第1絶縁層140によって誘電率を高くした上で、第2絶縁層 141によって絶縁耐圧を確保して膜厚を薄くすることが可能となる。その結果、MIM 構造160の容量を増加することができる。

【0117】

なお、上記実施形態では、まず、シリコン窒化膜(SiN)を形成し、その上にシリコン酸化膜(SiO2)を形成した。しかし、本発明の実施は、このような手順には限定されない。下地の材料によって成膜の順序を入れ替えてもよい。例えば、窒化膜は、アンモニアを含むガス、シラン(SiH4)を含むガスを用いて、プラズマCVDによって成膜される。その場合、下地の材料に有機材料が含まれると、アンモニアによって有機材料が

30

20

損傷を受ける場合がある。そのような材料が下地に含まれる場合には、まず、シリコン酸 化膜(SiO2)を形成した後にシリコン窒化膜(SiN)を形成すればよい。 【0118】

(18)

すなわち、2つの膜の一方を成膜するとき、その成膜プロセスによって、下地の材料を 損傷する可能性のある場合には、まず、その下地を損傷する可能性の少なく他方の膜を成 膜する。そしてその後、前記一方の膜を成膜すればよい。

《第6実施形態》

図28に基づいて、本発明の第6実施形態に係る半導体装置を説明する。上記第6実施 形態では、誘電絶縁層に第1誘電絶縁膜140および第2誘電絶縁膜141を含む積層構 造が形成された。本実施形態では、その変形例として上記誘電絶縁層の端部が上部電極P 1の端部と部分的に揃う半導体装置について説明する。本実施形態における他の構成およ び作用は、第5実施形態の場合と同様である。そこで、第5実施形態の場合と同一の構成 要素については、同一の符号を付してその説明を省略する。

【0119】

図28は、本実施形態に係る半導体装置のMIM部および通常部を含む断面図である。 図28と図27との違いは断面図のMIM部160の図面上右側部分において、上部電極 P1の端部と第1誘電絶縁膜140、第2誘電絶縁膜141(以下、単に誘電積層構造1 40、141ともいう)の端部が揃っている点である。すなわち、上部電極P1側方の端 部面と誘電絶縁構造140、141側方の端部面とが下部電極に対して略垂直な平面を構 成している。これは、図27と同様な工程を行う際の上部電極P1のエッチング工程にお いて、積層された誘電絶縁膜までが除去された形状である。

【0120】

このように、上部電極 P 1 に対して適度なオーバーエッチングが加わる際、層間絶縁膜 132、グルー層112、および誘電膜140、141の選択比の関係より、第1誘電層 140、第2誘電層141を除去できる。すなわち、このような形状となっていても下部 電極がエッチングによって除去されなければ、MIM部160の容量特性を得るができる

《第7実施形態》

図29から図32の図面に基づいて、本発明の第7実施形態を説明する。上記第5実施 形態および第6実施形態では、誘電絶縁膜が積層されている半導体装置について説明した 。本実施形態では、積層する誘電絶縁膜の厚みをさらに薄し、よりMIM部の絶縁容量を 大きくすることが可能な構造形成方法について説明する。すなわち、本実施形態では、第 2誘電絶縁膜をダミーの絶縁膜として使用する。ダミーとは、パターン形成工程において エッチングのマスクとして存在するが、パターン形成後には消滅し、MIM素子の構成要 素とならない絶縁膜をいう。その結果、誘電絶縁層は、ダミーの絶縁膜以外の絶縁膜によ って構成されることになる。

【0121】

本実施形態における他の構成および作用は、第5、6実施形態の場合と同様である。そ こで、第5、6実施形態の場合と同一の構成要素については、同一の符号を付してその説 明を省略する。

【0122】

図29から図33は、本実施形態の半導体装置を形成する工程を示している。まず、図 29のように、図10Aで示した下部電極部が形成される工程の後に、図27で説明した ような方法により、誘電絶縁膜142(例えば比誘電率7、SiN 30nm)およびダ ミー絶縁層143(例えばSiO2 40nm)がプラズマCVD法を用いて順次成膜さ れた後に、誘電絶縁膜パターン形成のためのフォトレジスト204が塗布、露光、現像さ れ、レジストパターンが形成される。

[0123]

図30のようにフォトレジスト204をマスクにしてダミー絶縁層143が例えばCF 系ガス等を用いたプラズマエッチングにてパターン形成される。エッチングは、誘電絶縁 ⁵⁰

10

20



膜142上で停止する。このエッチング条件を適正に選択すれば、ダミー絶縁層143で のエッチングを進行し、誘電絶縁膜142上でエッチングを停止する、そのような選択比 を得ることができる。このような選択比は、ガスの種類およびガス圧力を調整して制御で きることは周知である。続いてフォトレジスト204が酸素(O2)ガスを含むプラズマ アッシングにより除去される。このような手順により、酸素(O2)ガスを含むプラズマ アッシング時に、ダミー絶縁層143によって誘電絶縁膜142を保護できる。 【0124】

図30に示されるように、ダミー絶縁層143をマスクにして、誘電絶縁膜142を例 えばCF系、CHF系の混合ガス等を用いてエッチングすることにより、図31のように 誘電絶縁膜142のパターンを下部電極(グルー層112、金属層113)上に形成する ことができる。フォトレジストが除去されているため、ダミー絶縁層143をマスクにし てエッチングすると、誘電絶縁膜142のエッチングとともに、大部分のダミー絶縁層1 43自体が除去され得る。ダミー絶縁層143もマスクとして機能はさせるものの、エッ チング条件によっては、誘電絶縁膜142上でダミー絶縁層143を除去させることが可 能である。すなわち、ダミー絶縁層143と誘電絶縁膜142とが同程度にエッチングさ れるガスの種類およびガス圧を選択すればよい。

【0125】

また、ダミー絶縁層143が薄く残った場合には、フッ酸によるウェットエッチング法 を用いることによりダミー絶縁層143の除去が可能である。このとき、誘電絶縁膜14 2のパターンのない箇所で層間絶縁膜132が表面にさらされているが、ダミー絶縁層1 43のエッチング後の残渣の膜厚に比べて十分大きいため、消失懸念は小さく誘電絶縁膜 142上にあるダミー絶縁層143を除去するには十分なマージンがある。

[0126]

ダミー絶縁層143はプラズマエッチング中に一旦フォトレジスト204によって保護 された状態を保ち(図29)、続くマスクとして利用される場合にはプラズマエッチング にさらされる。しかしながらその下にある誘電絶縁膜142は保護される(図30)。プ ラズマエッチングはMIM部にとってはダメージの少ない条件が好ましいため、ダミー絶 縁層143は誘電絶縁膜142へのダメージ抑制の効果を持っている。また、加えて、ダ ミー絶縁層143が消失されることによりMIM部の容量特性に直接寄与することが無く なる。したがって、より厚みの薄い誘電絶縁膜部をMIM部で形成するために、このよう な工程は有効な手段といえる。

【0127】

次いで、図32に示されるようにバリアメタル膜114、金属層115、バリアメタル 膜116が成膜され、さらに、フォトレジスト205(図示せず)が塗布、露光、現像さ れる。これにより、MIM部には上部電極P1、通常部には回路パターンP2、P3に対 応する不図示のレジストパターンが形成される。さらに、レジストパターンをマスクとし て塩素(C1)系ガス等を用いたプラズマエッチングにより上部電極P1、配線パターン P2、P3を形成する。このとき、第6実施形態でも説明したのと同様な工程にて、誘電 絶縁膜142もエッチングされた形状が得られている。

【0128】

次いで、図33のように、前述の各実施形態と同様にプラズマCVD法を用いて、カバー構造として、絶縁膜136(例えば、SiO2 1400nm)、絶縁膜137(例えばSiN膜500nm)を成膜する。

【0129】

本実施例の様な方法を用いることにより、誘電絶縁層142へのダメージが抑制され、 且つ、誘電絶縁層142を第6実施形態の半導体装置よりもさらに薄く形成し、絶対容量 を大きくすることが可能となる。

【0130】

本実施例では、誘電絶縁膜142、ダミー絶縁層143に使用される材料は、SiNの 場合の例、SiO2の場合の例で示したが、絶縁膜としてSiC、SiCN、SiON等 ⁵⁰

10

の材料を適宜組み合わせることも可能である。

《第8実施形態》

図34から図39の図面に基づいて本発明の第8実施形態に係る半導体装置を説明する 。上記で説明したそれぞれの実施形態においては、MIM部と通常部の基本的な工程、上 部電極と下部電極の平面的なレイアウト、ホールパターンの平面的なレイアウト、誘電絶 縁膜の形成方法の詳細およびその変形例について述べた。本実施形態では、下部電極自体 の寄生抵抗の低減に関する技術的な変形について述べる。他の構成および作用は、第1実 施形態から第7実施形態と同様である。そこで、上記実施形態と同一の構成については、 同一の符号を付してその説明を省略する。

[0131]

図34は、本実施形態の半導体装置で補助金属層上にレジストパターンを形成する工程 を示す。まず、第1実施形態の図10Aに示されるような工程にて下部電極となるグルー 層112が形成される。図10Aでは、次いで下部電極パターンが形成されたが、本実施 形態では、その前にスパッタ法を用いて補助金属層120(本発明の第3金属層に相当し 、例えば、TiN 150nm)を成膜する。

[0132]

続いて、図34のように、フォトレジスト203が塗布、露光、現像されることにより 下部電極に対応するレジストパターンが形成される。この工程は、図10Aと同様である

【0133】

次に、フォトレジスト203をマスクとして、積層構造となっている補助金属層120 およびグルー層112が塩素(C1)系ガス等を用いたエッチングにより除去される。さ らに、酸素(O2)ガスを利用するプラズマアッシングによりフォトレジスト203が除 去される。そして、図35に示されるように、プラズマCVD法を用いて誘電絶縁膜13 5が成膜される。

【0134】

次に、図36に示されるように、誘電絶縁層135上にフォトレジスト204が塗布、 露光、現像され、誘電絶縁膜パターンに対応するフォトレジスト204のパターンが形成 される。さらに、フォトレジスト204をマスクとして、誘電絶縁層135がエッチング され、誘電絶縁層135がパターン形成される。

【0135】

次に、スパッタ法を用いてバリアメタル膜114、金属層115、バリアメタル膜11 6が成膜される。さらに、図37に示すように、フォトレジスト205が塗布、露光、現 像される。そして、MIM部には図27と同様な形式の上部電極パターンP1、通常部に は配線パターンP2、P3に対応するレジストパターンを形成する。

【0136】

そして、図38に示されるように、図37のフォトレジスト205をマスクにして、バ リアメタル膜116、金属層115、バリアメタル膜114が塩素(C1)系ガス等を用 いてプラズマエッチングにより、誘電絶縁膜135、および、層間絶縁膜132が露出す るまでエッチングされる。続いて、酸素(O2)ガスを含むプラズマアッシングによりフ ォトレジスト205が除去される。

【0137】

図39は、上記のプラズマエッチングにおいて、さらに誘電絶縁膜135がエッチング された場合の図面を示している。このような形態が前述実施形態(図32参照)と同様に 存在していてもMIM部の容量特性は得られる。後の工程は図示しないが他の実施例と同 様な工程により構成される。

【0138】

以上述べたように、補助金属層120を設けることにより、補助金属層120、グルー 層112および金属層113によって下部電極が構成される。その結果、図38あるいは 図39に示すように下部電極の厚みが増加する。したがって、下部電極の断面積が増加し

10

20



、下部電極の平面方向(図38あるいは図39で左右方向)の抵抗を低減することができ る。

(21)

【0139】

上記実施形態では、図38あるいは図39に示したように、金属層113がСМРによって除去された際に、グルー層112は残されている。しかし、これに替えて、金属層1 13とともにグルー層112のうち層間絶縁膜132より上部の部分を完全に除去し、ホ ール112A内にだけグルー層112が残されるにようにしても構わない。 【0140】

すなわち、図9Aに示したように、金属層113およびグルー層112をCMPしたときに、グルー層112を残すことなく、図40のように層間絶縁膜132が現れるまでグルー層112を除去しても構わない。そして、図40および41に示したように、フォトレジスト203のパターニングおよび補助金属層120のエッチングの後、図36から図38または図39と同様の工程によってMIM部を形成できる。

[0141**]**

このように、グルー層112を層間絶縁膜132から除去し、層間絶縁膜132上に直接補助金属層120(本発明の第3金属層に相当)を成膜することによって、補助金属層 120、グルー層112、金属層113によって下部電極を構成できる。このような構成 により、図34-39に示した構成と比較して、ホール112A(グルー層112および 金属層113)の上層を平坦化しやすくなる。層間絶縁膜132上に、グルー層112が まばらに残存することがないからである。また、グルー層112の層間絶縁膜132上の 部分と金属層113とが形成する段差(図9A参照)の発生を低減できる。したがって、 MIM部の特性(静電容量、絶縁耐圧等)のばらつきを低減できる。

《その他の変形例》

他の平面的なレイアウト例を示す。図42は、図25の上部電極形状をほぼそのまま残し、ダマシン配線を上部電極P1の周囲に沿った形で配置し、上部電極P1とは上部電極引き出し部(延長部分P1A)のみで重なりを持たせ、上部電極P1と下部電極(グルー層112)との重複部分の下にはホールパターン112Aは配置されていない。下部電極と上部電極P1の重複部分には、ホールパターンが配置しない構造であるため、MIM部の容量素子の部分に段差が発生しない構造となっている。

【0142】

これに加えて図43に示されるように、電極下部には、ホールパターン112Aは配置 しないが、ダマシン配線113Aのみが配置される平面構成とすることも可能である。す なわち、図43では、メッシュ状にダマシン配線113Aが形成されている。ダマシン配 線そのものは、CMPにより平坦化されるので、図43のダマシン配線113A(メッシ ュ部分)上層は、段差が生じにくい。したがって、図43に示す構成によっても、MIM 部の容量素子の部分の段差を低減でき、MIM部の特性(静電容量、絶縁耐圧等)のばら つきを低減できる。また、図42に対してより引き出し配線部の寄生抵抗をより下げるこ とも可能である。

[0143]

また、図44では、図42に対して、ダマシン配線111Aが上部電極P1の引き出し 部分(延長部分P1A)直下の領域に形成されていない。すなわち、図42では、下部電 極をプラグ層113Aによって接続するダマシン配線111Aが矩形枠状に構成されてい たの対して、図44では、矩形枠の上部の一部が切断され、C字が回転した形状となって いる。このような構成によっても、MIM部の容量素子の部分の段差を低減できる。 【0144】

また、平面内の引き回し方によってはMIM内部に上部電極P1とダマシン配線111 Aとの重複部分を構成することも可能である。図45に、上部電極P1と、ダマシン配線 111Aとの重複部分をMIM構造の平面領域内に形成した半導体装置の平面図を示す。 この例では、下部電極に含まれるグルー層112の平面領域の内部に上部電極P1の平面 10

20

30

領域が形成されている。そして、上部電極 P 1 とダマシン配線111Aとは、プラグ層113B(タングステン)によって接続されている。上部電極 P 1 とダマシン配線111A との間をプラグ層113Bが通るために、下部電極であるグルー層112および誘電絶縁 膜135には、窓部112B、および窓部135Bが形成されている。 【0145】

(22)

さらに、図45では、下部電極(グルー層112の領域)とダマシン配線111Aとを 接続するためのプラグ層113Aは、上部電極P1の矩形領域の外部に形成されている。 このように、プラグ層113Aを上部電極P1の外部に形成することで、上部電極P1の 平坦化を図ることができる。プラグ層113Aでは、プラグ層113Aを構成するグルー 層112と金属層113(タングステン)とで、CMP時の研磨量が異なるため、段差を 生じやすいためである(図9A参照)。

【0146】

図46は、図42に示す半導体装置の変形例であり、上部電極P1からダマシン配線1 11Aへの引き出し部分を2箇所設けた例である。この重複分において、上部電極P1と ダマシン配線111Aとは、プラグ層113C、113Dによって接続されている。この 接続のため、下部電極であるグルー層112および誘電絶縁膜135には、窓部112C 、112D、135C、135Dが形成されている。

【0147】

なお、図45および図46の場合には、いずれも、上部電極P1上にU字形状(C字形 状またはL字とI字とを組み合わせた形状)の開口170が形成されている。また、上部 電極P1とダマシン配線111Aとを接続するためのプラグ層113Aは、上部電極P1 上で、上記開口170に突出するように形成された突出部171をダマシン配線111A に接続している。このように、上部電極P1に、開口170と突出部171とを設けるこ とで、MIM部の境界付近に存在する上部電極P1の面積を低減できる。例えば、図45 の例では、開口170の直下は、MIM部を構成する誘電絶縁層の窓部135B、および 下部電極の窓112Bが構成されている。このようなMIM部の窓付近では、上部電極P 1の下地の平坦化が困難になる場合があり、上部電極P1の高さ(あるいは膜厚)が変動 しやすい。したがって、このような箇所では、MIM部による容量素子の特性が変動しや すい。

【0148】

しかし、図45、46のように上部電極P1の窓170および突出部171を設けることにより、そのような特性の変動を生じやすい部分の面積を低減し、MIM部全体として 特性を安定させることができる。

【0149】

なお、図47、48のように、上部電極P1に窓170および突出部171を設けない 構成としてもよい。

《実施形態のその他の効果》

図49に、上記第1実施形態から第8実施形態でのアライメントマークによる位置合わ せ系列を示す。図49に示すように、図4Aから図48に示した半導体装置の構成では、 ホール112A形成時の段差であるマーク150によって、上層のMIM部の下部電極(CAP1のマスク)の位置合わせができる。したがって、図1-3のように、CALで示 される掘り起こし層を別途のマスクで形成する必要がなく、マスク数および工程数を低減 できる。

[0150**]**

図50に、本発明を適用する半導体装置の例を示す。この半導体装置は、 図31に示す半導体装置は、7層の銅配線と1層のアルミ配線とにより多層配線構造を構 成したものである。

【0151】

シリコン基板400には、素子領域を確定する素子分離膜402が形成されている。素 子分離膜402により画定された素子領域には、ゲート電極404とソース / ドレイン拡 50

10

30

散層406とを有するMOSトランジスタが形成されている。

【0152】

MOSトランジスタが形成されたシリコン基板400上には、PSG膜/シリコン窒化 膜の積層膜よりなる層間絶縁膜408が形成されている。層間絶縁膜408には、タング ステン膜/窒化チタン膜の積層構造よりなるコンタクトプラグ410が埋め込まれている

(23)

[0153**]**

コンタクトプラグ410が埋め込まれた層間絶縁膜408上には、シリコン酸化膜/S iLK(登録商標)膜(又はSOG膜)の積層膜よりなる層間絶縁膜412が形成されて いる。層間絶縁膜412には、銅膜/タンタル膜の積層構造よりなる配線層414が埋め 込まれている。

【0154】

配線層414が埋め込まれた層間絶縁膜412上には、シリコン酸化膜/シリコン窒化膜の積層膜よりなる層間絶縁膜416が形成されている。層間絶縁膜416上には、シリコン酸化膜/SiLK膜(又はSOG膜)の積層膜よりなる層間絶縁膜416上には、シリン酸化膜/SiLK膜(又はSOG膜)の積層膜よりなる層間絶縁膜418が形成されている。層間絶縁膜416,418内には、銅膜/タンタル膜の積層構造よりなり、層間絶縁膜416内にビア部が埋め込まれ、層間絶縁膜418内に配線部が埋め込まれた配線層420が形成されている。

【0155】

配線層420が埋め込まれた層間絶縁膜418上には、シリコン酸化膜/シリコン窒化 20 膜の積層膜よりなる層間絶縁膜422が形成されている。層間絶縁膜422上には、シリコン酸化膜/SiLK膜(又はSOG膜)の積層膜よりなる層間絶縁膜422が形成されている。層間絶縁膜422,4が形成されている。層間絶縁膜422,424内には、銅膜/タンタル膜の積層構造よりなり、層間絶縁膜422内にビア部が埋め込まれ、層間絶縁膜4224内に配線部が埋め込まれた配線層426が形成されている。

【0156】

配線層426が埋め込まれた層間絶縁膜424上には、シリコン酸化膜/シリコン窒化膜の積層膜よりなる層間絶縁膜428が形成されている。層間絶縁膜428上には、シリコン酸化膜/SiLK膜(又はSOG膜)の積層膜よりなる層間絶縁膜430が形成されている。層間絶縁膜428,430内には、銅膜/タンタル膜の積層構造よりなり、層間絶縁膜428内にビア部が埋め込まれ、層間絶縁膜430内に配線部が埋め込まれた配線層432が形成されている。

[0157**]**

配線層432が埋め込まれた層間絶縁膜430上には、シリコン酸化膜/シリコン窒化 膜の積層膜よりなる層間絶縁膜434が形成されている。層間絶縁膜434上には、シリ コン酸化膜/シリコン窒化膜の積層膜よりなる層間絶縁膜436が形成されている。層間 絶縁膜434,436内には、銅膜/タンタル膜の積層構造よりなり、層間絶縁膜434 内にビア部が埋め込まれ、層間絶縁膜436内に配線部が埋め込まれた配線層438が形 成されている。

【0158】

配線層438が埋め込まれた層間絶縁膜436上には、シリコン酸化膜/シリコン窒化 膜の積層膜よりなる層間絶縁膜440が形成されている。層間絶縁膜440上には、シリ コン酸化膜/シリコン窒化膜の積層膜よりなる層間絶縁膜442が形成されている。層間 絶縁膜440,442内には、銅膜/タンタル膜の積層構造よりなり、層間絶縁膜440 内にビア部が埋め込まれ、層間絶縁膜442内に配線部が埋め込まれた配線層444が形 成されている。

【0159】

記線層444が埋め込まれた層間絶縁膜442上には、シリコン酸化膜/シリコン窒化膜の積層膜よりなる層間絶縁膜446が形成されている。層間絶縁膜446上には、シリコン酸化膜/シリコン窒化膜の積層膜よりなる層間絶縁膜448が形成されている。層間

10

30

30

絶縁膜446,448内には、銅膜/タンタル膜の積層構造よりなり、層間絶縁膜446 内にビア部が埋め込まれ、層間絶縁膜448内に配線部が埋め込まれた配線層450が形 成されている。

【0160】

配線層450が埋め込まれた層間絶縁膜448上には、シリコン酸化膜 / シリコン窒化 膜の積層膜よりなる層間絶縁膜452が形成されている。層間絶縁膜452には、タング ステン膜 / 窒化チタン膜の積層構造よりなるコンタクトプラグ454が埋め込まれている

[0161]

コンタクトプラグ454が埋め込まれた層間絶縁膜452上には、窒化チタン膜/アル ¹⁰ ミ膜/窒化チタン膜の積層膜よりなる配線層456が形成されている。

【0162】

配線層456が形成された層間絶縁膜452上には、シリコン窒化膜/シリコン酸化膜の積層膜よりなるカバー膜458が形成されている。

【0163】

こうして、7層の銅配線と1層のアルミ配線とにより多層配線構造が構成された半導体 装置が形成されている。

【0164】

本実施形態で説明したMIM構造は、例えば、タングステン膜/窒化チタン膜の積層構 造よりなるコンタクトプラグ454を下部電極とし、窒化チタン膜/アルミ膜/窒化チタ ²⁰ ン膜の積層膜よりなる配線層456を上部電極として、コンタクトプラグ454と配線層 456とに挟まれる階層部分に形成することができる。このように、シリコン基板400 から極力上位の階層にMIM構造を形成することで、寄生容量を低減してMIM構造を形 成し、素子の高速化を図ることができる。

【0165】

《その他》

以下、本発明の諸態様を付記としてまとめて記載する。

(付記1)

半導体基板上に形成される第1配線層と、

前記第1配線層の上層に形成される層間絶縁膜と、

前記層間絶縁膜の上面に開口部を有し前記層間絶縁膜に形成されるホールと、

前記ホール内壁面を被覆する第1金属層と、

前記第1金属層で被覆されたホール内に埋め込まれる第2金属層と、

前記第1金属層の上層に形成される誘電絶縁膜と、

前記誘電絶縁膜の上層に形成される第2配線層と、を備え、

前記ホール内壁面を被覆する第1金属層を含んだ下部電極と、前記第2配線層の前記下 部電極に対向する部分を含んだ上部電極とによってなるコンデンサを含む半導体装置。(

1)

(付記2)

前記第1金属層が前記ホール内壁面から前記開口部を通り前記層間絶縁膜と前記誘電絶 40 縁膜との間に延在している付記1に記載の半導体装置。(2)

(付記3)

前記延在する第1金属層の上層に第3金属層が形成され、前記第3金属層が前記下部電 極の少なくとも一部を構成する付記2に記載の半導体装置。(3)

(付記4)

前記層間絶縁膜の上層に前記第1金属層または第2金属層に接続される第3金属層が形成され、前記第3金属層が前記下部電極を構成する付記1または2に記載の半導体装置。 (4)

(付記5)

前記ホールが、前記上部電極を基板下層方向に投影した層間絶縁膜上の平面領域に前記 50

(24)

上部電極に対向して形成されている付記1から4のいずれかに記載の半導体装置。 (付記6)

前記ホールが、前記上部電極を基板下層方向に投影した層間絶縁膜上の平面領域の外側 領域に形成され、前記第1金属層が前記平面領域から前記ホールが形成された外側領域ま で延伸されている付記1から3のいずれかに記載の半導体装置。(5)

(付記7)

前記ホールが、前記上部電極を基板下層方向に投影した層間絶縁膜上の平面領域の外側 領域に形成され、前記第3金属層が前記平面領域から前記ホールが形成された外側領域ま で延伸されている付記4に記載の半導体装置。(6)

(付記8)

10

半導体基板上に形成される第1配線層と、

前記第1配線層の上層に形成される層間絶縁膜と、

前記層間絶縁膜の上面に開口部を有し前記層間絶縁膜に形成されるホールと、

前記ホール内壁面を被覆する第1金属層と、

前記第1金属層で被覆されたホール内に埋め込まれる第2金属層と、

前記層間絶縁膜上に形成され前記第1金属層および第2金属層に接続される第3金属層 と、

前記第3金属層の上層に形成される誘電絶縁膜と、

前記誘電絶縁膜の上層に形成される第2配線層と、を備え、

前記第3金属層を含んだ下部電極と、前記第2配線層の前記下部電極に対向する部分を ²⁰ 含んだ上部電極とによってなるコンデンサを含んだ半導体装置。(7)

(付記9)

前記第1配線層は、ダマシン配線層である付記1から8のいずれかに記載の半導体装置

(付記10)

前記ホールの形成とともに、前記ホールを含む層に前記ホールの上層を重ね合わせるた めの合わせマークとして段差が形成され、前記段差の上層では、段差残りが形成されてい る付記1から9のいずれかに記載の半導体装置。(8)

(付記11)

前記誘電絶縁膜の平面領域は、前記上部電極を略下層方向に投影した平面領域に含まれ 30 ている付記1から10のいずれかに記載の半導体装置。

(付記12)

前記ホールのうち前記下部電極の下層に配置されるホールの断面は、第1方向の幅が前 記第1方向に略直交する第2方向の幅よりも長い溝状の形状を有する付記1から11のい ずれかに記載の半導体装置。

(付記13)

前記第1配線層に含まれる配線が、前記上部電極を下層方向に投影した前記第1配線層 の平面領域に形成される付記1から12のいずれかに記載の半導体装置。

(付記14)

前記第1配線層に含まれる配線が、前記上部電極を下層方向に投影した前記第1配線層 40 の平面領域の外側領域に形成される付記1から13のいずれかに記載の半導体装置。

(付記15)

前記第2配線層は、当該半導体装置内の配線層のうち最も上層に位置する配線層であり 、前記第1配線層は、当該半導体装置内で第2配線層の下層に位置する配線層である付記 1から14のいずれかに記載の半導体装置。

(付記16)

前記第1配線および第2配線層を当該半導体装置外に接続するリードを接続可能なパッド部をさらに備え、

前記上部電極は、前記パッド部と略同一の材質で形成される付記1から15のいずれか に記載の半導体装置。 (付記17)

前記第2配線層の上層にカバー構造をさらに備える付記1から16のいずれかに記載の 半導体装置。

(26)

(付記18)

前記上部電極側方の端部面と前記誘電絶縁膜側方の端部面とが前記下部電極に対して略 垂直な平面を構成する付記1から17のいずれに記載の半導体装置。

(付記19)

前記誘電絶縁膜が特性の異なる複数の積層された誘電体膜を有する付記1から18のいずれかに記載の半導体装置。

(付記20)

10

半導体基板上に第1配線層を形成する工程と、

前記第1配線層の上層に層間絶縁膜を形成する工程と、

前記層間絶縁膜の上面に開口部を有するホールを形成する工程と、

- 前記ホール内壁面を第1金属層で被覆する工程と、
- 前記第1金属層で被覆されたホール内に第2金属層を埋め込む工程と、
- 前記第1金属層の上層に誘電絶縁膜を形成する誘電層形成工程と、
- 前記誘電絶縁膜の上層に第2配線層を形成する工程と、を備え、
- 前記ホール内壁面を被覆する第1金属層が前記誘電絶縁膜下層の下部電極の少なくとも
- ー部を形成し、前記第2配線層の前記下部電極に対向する部分が前記誘電絶縁膜上層の上 部電極を形成し、前記下部電極、誘電絶縁膜および上部電極によってコンデンサが形成さ 20 れた半導体装置の製造方法。(9)
- (付記21)
 - 前記誘電層形成工程は、第1絶縁層を形成する工程と、
- 前記第1絶縁層上に第2絶縁層を形成する工程と、
- 前記第2絶縁層上にレジストパターンを形成する工程と、
- 前記レジストパターンをマスクとして前記第2絶縁層にパターン形成する工程と、
- 前記レジストパターンを剥離する工程と、
- 前記第2絶縁層に形成されたパターンをマスクとし前記第1絶縁層にパターン形成する 工程とを備え、
- 前記第2絶縁層は、前記第1絶縁層のパターン形成とともに、または、前記第1絶縁層 30 のパターン形成後に除去される付記20に記載の半導体装置の製造方法。(10) 【図面の簡単な説明】
- [0166]
- 【図1】半導体装置の基本構造例を示す図である。
- 【図2】MIM構造をダマシン構造内に埋め込み形成した半導体装置の第2例を示す図で ある。
- 【図3】基本的な位置合わせ系列を示す図である。
- 【図4A】金属(Cu)のダマシン配線を形成するために、層間膜とストッパ膜を成膜し 、パターニングする工程を示す図(MIM部、通常部)である。
- 【図4B】金属(Cu)のダマシン配線を形成するために、層間膜とストッパ膜を成膜し 40 、パターニングする工程を示す図(マーク部)である。
- 【図 5 A】溝内にスパッタとメッキで金属層(Cu)とバリアメタル膜(Ta)を成膜する工程を示す図(MIM部、通常部)である。
- 【図5B】溝内にスパッタとメッキで金属層(Cu)とバリアメタル膜(Ta)を成膜する工程を示す図(マーク部)である。
- 【図6A】ダマシン配線上のホール形成工程を示す図(MIM部、通常部)である。
- 【図6B】ダマシン配線上のホール形成工程を示す図(マーク部)である。
- 【図7A】層間絶縁膜132のパターン形成および拡散防止膜131の除去処理工程を示す図(MIM部、通常部)である。
- 【図 7 B】層間絶縁膜132のパターン形成および拡散防止膜131の除去処理工程を示 50

す図(マーク部)である。 【図8A】金属層の成膜工程を示す図(MIM部、通常部)である。 【図8B】金属層の成膜工程を示す図(通常部)である。 【図9A】金属層のCMP工程を示す図(MIM部、通常部)である。 【図 9 B】金属層の C M P 工程を示す図(マーク部)である。 【図10A】MIM部の下部電極となるパターンを形成する工程を示す図(MIM部、通 常部)である。 【図10B】MIM部の下部電極となるパターンを形成する工程でのマーク部の構成示す 図である。 10 【図11A】MIM部の容量部になる誘電絶縁膜135を成膜する工程を示す図(MIM 部、通常部)である。 【図11B】MIM部の容量部での誘電絶縁膜135を成膜する工程でのマーク部の構成 を示す図である。 【図12A】MIM部の容量部をパターニングするためのフォトレジスト204が塗布、 露光、現像される工程を示す図(MIM部、通常部)である。 【図12B】MIM部の容量部をパターニングするためのフォトレジスト204が塗布、 露光、現像される工程でのマーク部の構成を示す図である。 【図13A】上部電極のパターン形成工程を示す図(MIM部、通常部)である。 【図13B】上部電極のパターン形成工程でのマーク部の構成を示す図である。 20 【図14A】バリアメタル膜116、金属層115、バリアメタル膜114のエッチング 工程を示す図(MIM部、通常部)である。 【図14B】バリアメタル膜116、金属層115、バリアメタル膜114のエッチング 工程を示す図(マーク部)である。 【図15A】カバー構造の成膜工程を示す図(MIM部、通常部)である。 【図15B】カバー構造の成膜工程を示す図(マーク部)である。 【図15C】カバー構造の成膜工程を示す図(変形例)である。 【図16A】本発明の第1実施形態にて説明した工程によって作られる断面構造に対する 平面図(MIM部、通常部)である。 【図16B】本発明の第1実施形態にて説明した工程によって作られる断面構造に対する 30 平面図(マーク部)である。 【図16C】本発明の第1実施形態にて説明した工程によって作られる断面構造に対する 平面図(変形例)である。 【図17A】本発明の第2実施形態に係る半導体装置のMIM部および通常部の断面図で ある。 【図17B】本発明の第2実施形態に係る半導体装置のマーク部の断面図である。 【図18A】本発明の第2実施形態に係る半導体装置のMIM部および通常部の平面図で ある。 【図18B】本発明の第2実施形態に係る半導体装置のマーク部の平面図である。 【図19】ホールの断面形状が縦方向と横方向で長さの異なる矩形状である変形例を示す 40 図である。 【図20】ダマシン配線部の幅を広げた変形例を示す図である。 【図21】ホールの数を増加させた変形例を示す図である。 【図22】断面形状の縦方向と横方向で長さが異なる溝状のホールと通常の略正方形に近 い矩形のホールを組み合わせた変形例を示す図である。 【図23】ダマシン配線部の幅を広げるとともに、ホールの断面形状が縦方向と横方向で 長さの異なる矩形状とした変形例である。 【図24】MIM構造の下部電極からダマシン配線に引き出されるホールが上部電極P1 の下に配置されない半導体装置を示す断面図である。 【図25】MIM構造の下部電極からダマシン配線に引き出されるホールが上部電極P1 50 の下に配置されない半導体装置を示す平面図である。

(27)

【図26】ホールの断面形状が縦方向と横方向で長さの異なる矩形状である変形例を示す 図である。 【図27】誘電絶縁層が複数層積層された半導体装置を示す断面図である。 【図28】誘電絶縁層の端部が上部電極の端部と部分的に揃う半導体装置を示す断面図で ある。 【図29】ダミー絶縁層を利用した半導体装置の製造工程を示す断面図(1)である。 【図30】ダミー絶縁層を利用した半導体装置の製造工程を示す断面図(2)である。 【図31】ダミー絶縁層を利用した半導体装置の製造工程を示す断面図(3)である。 【図32】ダミー絶縁層を利用した半導体装置の製造工程を示す断面図(4)である。 10 【図33】ダミー絶縁層を利用した半導体装置の製造工程を示す断面図(5)である。 【図34】補助金属層上にレジストパターンを形成する工程を示す断面図である。 【図35】プラズマCVD法を用いて誘電絶縁膜が成膜される工程を示す断面図である。 【図36】誘電絶縁層上にフォトレジストが塗布、露光、現像される工程を示す断面図で ある。 【図37】バリアメタル、金属層、バリアメタルよりなるアルミ配線上にフォトレジスト が塗布、露光、現像される工程を示す断面図である。 【図38】アルミ配線をエッチングする工程を示す断面図である。 【図39】誘電絶縁膜をエッチングする工程を示す断面図である。 【図40】層間絶縁膜上のグルー層を除去して補助金属層を成膜した半導体装置の製造工 20 程を示す断面図(1)である。 【図41】層間絶縁膜上のグルー層を除去して補助金属層を成膜した半導体装置の製造工 程を示す断面図(2)である。 【図42】ダマシン配線を上部電極P1の周囲に沿った形で配置した構造の半導体装置を 示す平面図である。 【図43】電極下部にホールパターン112Aは配置せず、ダマシン配線113Aを配置 した半導体装置の平面図である。 【図44】ダマシン配線が上部電極の引き出し部分直下の領域に形成されていない半導体 装置の平面図である。 【図45】MIM内部に上部電極P1とダマシン配線111Aとの重複部分を構成した半 30 導体装置の例1を示す平面図である。 【図46】MIM内部に上部電極P1とダマシン配線111Aとの重複部分を構成した半 導体装置の例2を示す平面図である。 【図47】MIM内部に上部電極P1とダマシン配線111Aとの重複部分を構成した半 導体装置の例3を示す平面図である。 【図48】MIM内部に上部電極P1とダマシン配線111Aとの重複部分を構成した半 導体装置の例4を示す平面図である。 【図49】本発明の第1実施形態から第8実施形態でのアライメントマークによる位置合 わせ系列を示す図である。 【図50】本発明の第1実施形態から第8実施形態を適用する半導体装置を示す図である 40 【符号の説明】 100、300 半導体基板 101、103、132、301、303、333、335 層間絶縁膜(シリコン酸 化膜) 102、302 シリコン窒化膜(ストッパ膜) 110、114、116、338 バリアメタル膜 1 1 0 A 溝部 111 金属層(Cu) 50 112 グルー層

112A ホール 113 金属層(W) 113A プラグ層 1 1 5 金属層(AlCu) 1 2 0 補助金属 1 3 5 誘電絶縁膜 136、137 絶縁膜 150、350 アライメントマーク 201-205 フォトレジスト 331、334 シリコン窒化膜 336 金属(Cu) 337 A - 337 A ホール

【図1】



【図2】





【図4A】

(30)







【図6A】











【図78】





【 🛛 8 B 】







【図10A】



【図11A】





【図10B】







【図12B】



【図13A】





【図14A】







【図15A】



【図15B】

カバー構造を成膜

【図16A】



【図15C】









【🛛 1 7 B】



【図17A】



【図18A】











【図20】

【図21】





(39)

【図23】





【図24】



【図25】





【図27】





【図28】



【図29】









(41)

142 ダミー総線膜をマスクにしてエッテングした効果を示す例 132





【図35】













AFIUT. RERIFTCLOIC. RERIFTCLOIC. RERIFTCLOIC.









【図41】

層間絶縁膜上のグルー層を除去して補助金属層および誘電絶縁膜を成膜







【図44】



【図45】











【図48】



実施例の位置あわせ系列 MxL <u>
ダママン全属層</u> Mx+1C <u>
ダママンと検練層金属層</u> Mx+1L <u>
ダママンと検練層金属属</u> 合わせ(段色) MASK削減
CAP1 HMMed/W管備
- CAP1

【図49】





フロントページの続き

合議体

審判長 北島 健次

審判官 早川 朋一

審判官 近藤 幸浩

(56)参考文献 特開20005-150237(JP,A) 特開2001-298154(JP,A) 特開2003-1544(JP,A) 特開2004-3544(JP,A) 特開2004-356139(JP,A) 特開2002-289809(JP,A) 特開2002-35324(JP,A) 特開2002-35324(JP,A) 特開2004-200640(JP,A)

(58)調査した分野(Int.Cl., DB名)

H01L 21/82-21/822 H01L 27/04 H01L 21/3205-21/3215 H01L 21/768 H01L 23/52 H01L 23/522-23/532