

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4569859号  
(P4569859)

(45) 発行日 平成22年10月27日(2010.10.27)

(24) 登録日 平成22年8月20日(2010.8.20)

(51) Int.Cl. F I  
 H O 1 L 33/14 (2010.01) H O 1 L 33/00 1 5 0  
 H O 1 L 21/205 (2006.01) H O 1 L 21/205

請求項の数 8 (全 20 頁)

(21) 出願番号	特願2003-428335 (P2003-428335)	(73) 特許権者	000190149 信越半導体株式会社 東京都千代田区大手町二丁目6番2号
(22) 出願日	平成15年11月19日(2003.11.19)	(74) 代理人	100095751 弁理士 菅原 正倫
(65) 公開番号	特開2005-150664 (P2005-150664A)	(72) 発明者	山田 雅人 東京都千代田区丸の内一丁目4番2号 信越半導体株式会社内
(43) 公開日	平成17年6月9日(2005.6.9)	(72) 発明者	高橋 雅宣 群馬県安中市磯部二丁目13番1号 信越半導体株式会社 磯部工場内
審査請求日	平成18年8月10日(2006.8.10)	審査官	小林 謙仁

最終頁に続く

(54) 【発明の名称】 発光素子の製造方法

(57) 【特許請求の範囲】

【請求項1】

< 1 0 0 > 方向又は < 1 1 1 > 方向を基準方向として、該基準方向に対するオフアング  
 ルが 1 0 ° 以上 2 0 ° 以下の主軸を有する G a A s 単結晶基板の第二主表面上に、組成式  
 ( A l x G a 1 - x ) y I n 1 - y P (ただし、 0 x 1 , 0 y 1 ) にて表される  
 化合物のうち、 G a A s と格子整合する組成を有する化合物にて各々構成された第一導電  
 型クラッド層、活性層及び第二導電型クラッド層がこの順序で積層されたダブルヘテロ構  
 造を有する発光層部を M O V P E 法にて成長する発光層部成長工程と、

前記発光層部の第二主表面側に、前記発光層部からの発光光束のピーク波長に相当する  
 光量子エネルギーよりも大きなバンドギャップエネルギーを有する I I I - V 族化合物半  
 導体からなる第一透明半導体層を H V P E 法により成長する第一透明半導体層成長工程と

10

前記発光層部の第一主表面側から前記 G a A s 単結晶基板を除去する基板除去工程と、  
 該 G a A s 単結晶基板を除去した前記発光層部の第一主表面側に、前記発光層部からの  
 発光光束のピーク波長に相当する光量子エネルギーよりも大きなバンドギャップエネルギ  
 ーを有する I I I - V 族化合物半導体からなる第二透明半導体層を H V P E 法にて成長す  
 る第二透明半導体層成長工程と、

を含むことを特徴とする発光素子の製造方法。

【請求項2】

前記第一透明半導体層と前記第二透明半導体層とがいずれも G a P 層又は G a A s P 層

20

からなることを特徴とする請求項 1 記載の発光素子の製造方法。

【請求項 3】

前記第一透明半導体層と前記第二透明半導体層とがいずれも膜厚 10 μm 以上の透明厚膜半導体層とされてなることを特徴とする請求項 1 又は請求項 2 に記載の発光素子の製造方法。

【請求項 4】

前記第二透明半導体層が膜厚 10 μm 以上の透明厚膜半導体層とされ、前記第一透明半導体層が前記第二透明半導体層よりも膜厚の小さい補助電流拡散層とされてなることを特徴とする請求項 1 又は請求項 2 に記載の発光素子の製造方法。

【請求項 5】

前記第一透明半導体層の第一主表面側に主光取出面が形成され、該第一透明半導体層の第一主表面の一部を覆う形で主光取出側電極が配置されてなることを特徴とする請求項 3 又は請求項 4 記載の発光素子の製造方法。

【請求項 6】

前記補助電流拡散層の第一主表面の一部領域が電流阻止層で覆われてなり、前記光取出側電極は、前記電流阻止層を覆う主電極と、該主電極に導通するとともに前記補助電流拡散層の第一主表面のうち前記電流阻止層の周囲に位置する一部領域を覆う副電極とを有することを特徴とする請求項 4 又は請求項 5 記載の発光素子の製造方法。

【請求項 7】

前記電流阻止層は、前記補助電流拡散層と前記主電極との間に配置されるとともに該補助電流拡散層と逆の導電性を有する反転層を含んでなることを特徴とする請求項 6 に記載の発光素子の製造方法。

【請求項 8】

前記反転層を含む前記電流阻止層の全体が III-V 族化合物半導体にて形成され、前記補助電流拡散層の第一主表面から該電流阻止層が、前記第一主表面の一部領域を覆う形で突出形成され、前記主電極は、前記電流阻止層の第一主表面及び周側面を覆うものとされ、前記電流阻止層の第一主表面の面積が第二主表面の面積よりも小となるように、該電流阻止層の周側面が傾斜面として形成されてなり、前記光取出側電極をなす前記主電極と前記副電極とが一体の金属膜として形成されてなることを特徴とする請求項 5 記載の発光素子の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は発光素子の製造方法に関する。

【背景技術】

【0002】

【特許文献 1】特開平 5 - 275740 号公報

【特許文献 2】特開 2001 - 68731 号公報

【0003】

(Al<sub>x</sub>Ga<sub>1-x</sub>)<sub>y</sub>In<sub>1-y</sub>P 混晶 (ただし、0 < x < 1, 0 < y < 1; 以下、AlGaInP 混晶、あるいは単に AlGaInP と記載する) により発光層部が形成された発光素子は、薄い AlGaInP 活性層を、それよりもバンドギャップの大きい n 型 AlGaInP クラッド層と p 型 AlGaInP クラッド層とによりサンドイッチ状に挟んだダブルヘテロ構造を採用することにより、高輝度の素子を実現できる。

【0004】

例えば、AlGaInP 発光素子を例に取れば、n 型 GaAs 基板上にヘテロ形成させる形にて、n 型 GaAs パッファ層、n 型 AlGaInP クラッド層、AlGaInP 活性層、p 型 AlGaInP クラッド層をこの順序にて積層し、ダブルヘテロ構造をなす発光層部を形成する。発光層部への通電は、素子表面に形成された電極を介して行なわれる。ここで、電極は遮光体として作用するため、例えば発光層部主表面の中央部のみを覆う

10

20

30

40

50

形で形成され、その周囲の電極非形成領域から光を取り出すようにする。

【0005】

この場合、電極の面積をなるべく小さくしたほうが、電極の周囲に形成される光取出領域の面積を大きくできるので、光取出し効率を向上させる観点において有利である。従来、電極形状の工夫により、素子内に効果的に電流を拡げて光取出量を増加させる試みがなされているが、この場合も電極面積の増大はいずれにしろ避けがたく、光取出面積の減少により却って光取出量が制限されるジレンマに陥っている。また、クラッド層のドーパントのキャリア濃度ひいては導電率は、活性層内でのキャリアの発光再結合を最適化するために多少低めに抑えられており、面内方向には電流が広がりにくい傾向がある。これは、電極被覆領域に電流密度が集中し、光取出領域における実質的な光取出量が低下してしまうことにつながる。そこで、クラッド層と電極との間に、キャリア濃度を高めた低抵抗率のGaP等からなる電流拡散層を形成する方法が採用されている。該電流拡散層は、特許文献1及び特許文献2に開示されているごとく、厚く形成することで、薄い発光層部を補強する素子基板に兼用させることもできる。

10

【発明の開示】

【発明が解決しようとする課題】

【0006】

上記のような発光素子における電流拡散層は、発光層部とともに、有機金属気相成長法(Metal Organic Vapor Phase Epitaxy:以下、MOVPE法ともいう)により形成されることが多かった。この場合、電流拡散層は、面内方向に電流を十分に拡げるために、層厚をある程度大きく設定すること、例えば発光層部よりは厚みを大きくして形成されるのが一般的である。しかし、MOVPE法は層成長速度が小さく、十分な厚さの電流拡散層を成長させるには非常な長時間を要し、製造能率の低下とコストの増大を招く問題がある。

20

【0007】

また、GaPはGaAs(ひいては、その上に成長されるAlGaInP発光層部)よりも格子定数が相当大きいので、発光層部の品質向上の観点からGaAs基板上にAlGaInP発光層部をMOVPE法によりエピタキシャル成長し、その上にGaP等からなる電流拡散層を引き続き成長する工程が採用される。しかし、厚膜の電流拡散層をMOVPEによりエピタキシャル成長する際に、その下地となる発光層部は高温に長時間曝されることになり、p-n接合を形成するためのp型ドーパントやn型ドーパントの層厚方向の濃度プロファイルが熱拡散によって崩れ、発光層部の内部量子効率低下につながる問題を生ずる。具体的には、ノンドープにて形成した活性層に両側のクラッド層からのドーパントが拡散により浸透して電子/正孔の発光再結合の確率が減少し、発光強度の劣化が著しくなる。

30

【0008】

また、電流拡散層は、特許文献2に開示されているように、発光層部の両面に設けることが電流拡散効果と、層側面からの光取出効率をそれぞれ改善する上でより望ましいといえる。しかし、AlGaInP発光層部の両面に、これと格子定数が大きく異なるGaP等の電流拡散層を成長しようとした場合、第一の電流拡散層は発光層部の成長後に形成可能であるが、第二の電流拡散層を、発光層部の成長に先立ってGaAs基板上に成長することは、前述のごとく発光層部の品質確保の観点から困難である。従って、特許文献2では、次のような工程が採用されている。すなわち、GaAs基板の第二主表面上にAlGaInP発光層部をMOVPE法にて成長後、該発光層部の第二主表面にGaP等からなる第一の電流拡散層をMOVPE法にて成長する。次に、発光層部の第一主表面側からGaAs基板を除去し、該発光層部の第一主表面に、別途用意したGaP等からなる透明導電性半導体基板を、第二の電流拡散層として貼り合わせる。

40

【0009】

しかし、この工程を採用した場合、発光層部のGaAs基板の剥離面と、貼り合わせた透明導電性半導体基板との間には貼り合せムラや気泡残留などの欠陥が生じやすく、素子

50

の直列抵抗ひいては順方向電圧のばらつきを生じやすい問題があった。

【0010】

本発明の課題は、AlGaInP発光層部の両主表面側に電流拡散層として機能する透明半導体を効率よく形成でき、また、発光層部のドーパントプロファイルの熱拡散による劣化も抑制でき、さらに、素子の直列抵抗ひいては順方向電圧のばらつきも生じにくい発光素子及びその製造方法を提供することにある。

【課題を解決するための手段及び作用・効果】

【0011】

上記の課題を解決するために、本発明の発光素子は、

組成式  $(Al_x Ga_{1-x})_y In_{1-y} P$  (ただし、 $0 < x < 1$ ,  $0 < y < 1$ ) にて表される化合物のうち、GaAsと格子整合する組成を有する化合物にて各々構成された第一導電型クラッド層、活性層及び第二導電型クラッド層がこの順序で積層されたダブルヘテロ構造を有する発光層部と、

発光層部からの発光光束のピーク波長に相当する光量子エネルギーよりも大きなバンドギャップエネルギーを有するIII-V族化合物半導体が、該発光層部の第一主表面側にHVPE法(ハイドライド気相成長法: Hydride Vapor Phase Epitaxial Growth Method)により形成された第一透明半導体層と、

発光層部からの発光光束のピーク波長に相当する光量子エネルギーよりも大きなバンドギャップエネルギーを有するIII-V族化合物半導体が、該発光層部の第二主表面側にHVPE法により形成された第二透明半導体層と、を有することを特徴とする。

【0012】

また、本発明の発光素子の製造方法は、

GaAs単結晶基板の第二主表面上に、組成式  $(Al_x Ga_{1-x})_y In_{1-y} P$  (ただし、 $0 < x < 1$ ,  $0 < y < 1$ ) にて表される化合物のうち、GaAsと格子整合する組成を有する化合物にて各々構成された第一導電型クラッド層、活性層及び第二導電型クラッド層がこの順序で積層されたダブルヘテロ構造を有する発光層部をMOVPE法にて成長する発光層部成長工程と、

発光層部の第二主表面側に、発光層部からの発光光束のピーク波長に相当する光量子エネルギーよりも大きなバンドギャップエネルギーを有するIII-V族化合物半導体からなる第一透明半導体層をHVPE法により成長する第一透明半導体層成長工程と、

発光層部の第一主表面側からGaAs単結晶基板を除去する基板除去工程と、

該GaAs単結晶基板を除去した発光層部の第一主表面側に、発光層部からの発光光束のピーク波長に相当する光量子エネルギーよりも大きなバンドギャップエネルギーを有するIII-V族化合物半導体からなる第二透明半導体層をHVPE法にて成長する第二透明半導体層成長工程と、を含むことを特徴とする。

【0013】

本発明において、「GaAsと格子整合する化合物半導体」とは、応力による格子変位を生じていないバルク結晶状態にて見込まれる、当該の化合物半導体の格子定数を $a_1$ 、同じくGaAsの格子定数を $a_0$ として、 $\{|a_1 - a_0| / a_0\} \times 100$  (%) にて表される格子不整合率が、1%以内に収まっている化合物半導体のことをいう。また、「組成式  $(Al_x Ga_{1-x})_y In_{1-y} P$  (ただし、 $0 < x < 1$ ,  $0 < y < 1$ ) にて表される化合物のうち、GaAsと格子整合する化合物」のことを、「GaAsと格子整合するAlGaInP」などと記載する。また、活性層は、AlGaInPの単一層として構成してもよいし、互いに組成の異なるAlGaInPからなる障壁層と井戸層とを交互に積層した量子井戸層として構成してもよい(量子井戸層全体を、一層の活性層とみなす)。

【0014】

本発明の発光素子は、GaAsと格子整合するAlGaInPにて発光層部を構成し、発光層部からの発光光束のピーク波長に相当する光量子エネルギーよりも大きなバンドギャップエネルギーを有するIII-V族化合物半導体により、該発光層部の第一主表面側

に第一透明半導体層を、同じく第二主表面側に第二透明半導体層をそれぞれ形成する。透明半導体層を発光層部の両主表面側に形成することで面内方向の電流拡散効果が一層高められ、かつ、2つの透明半導体層が設けられることで素子側面からの光取出量も増加する。その結果、素子の光取出効率を大幅に高めることができる。

【0015】

また、第一透明半導体層と第二透明半導体層とを成長するのに採用されるHVPE法は、蒸気圧の低いGa(ガリウム)を塩化水素との反応により気化しやすいGaClに転換し、該GaClを媒介とする形でV族元素源ガスとGaとを反応させることにより、III-V族化合物半導体層の気相成長を行なう方法である。例えば、MOVPE法によるIII-V族化合物半導体層の成長速度は例えば約 $4\mu\text{m}/\text{時}$ 程度と小さく、薄い発光層部の成長には適していても、 $10\mu\text{m}$ 以上の厚さを有する透明厚膜半導体層の成長には、能率の点で明らかに不利である。これに対して、HVPE法の層成長速度は例えば約 $9\mu\text{m}/\text{時}$ とMOVPE法の2倍以上にも及ぶ。従って、層成長速度をMOVPE法よりも大きくでき、透明半導体層を非常に高能率にて形成できるほか、高価な有機金属を使用しないので、原材料費をMOVPE法よりもはるかに低く抑えることができる。

10

【0016】

そして、本発明の構成では、2つの透明半導体層が発光層部の両主表面上にエピタキシャル成長され、それらの成長熱履歴がいずれも発光層部に付加される。しかし、それら透明半導体層はHVPE法にて高速成長されるので、両透明半導体層の合計厚さが大きいにもかかわらず発光層部に付加される熱履歴は、MOVPE法等を用いた場合に比べ時間的に大幅に短縮される。その結果、発光層部のドーパントプロファイルの熱拡散による劣化を効果的に軽減できる。

20

【0017】

さらに、GaAs基板を除去した発光層部の第一主表面には第一の透明半導体層がHVPE法により気相成長される。つまり、発光層部の第一主表面側と第二主表面側のいずれも透明半導体層がHVPE法によりエピタキシャル成長されるので、透明半導体基板の貼り合せ工程が介在しない。従って、特許文献2のごとく、基板貼り合せムラ等による素子の直列抵抗ひいては順方向電圧への影響も心配する必要がない。

【0018】

なお、MOVPE法を用いて成長された層は、有機金属に由来したCやHの残留量が多くなるが、本発明では第一及び第二の透明半導体層を、有機金属を用いないHVPE法にて成長するので、有機金属に由来したCやHの残留も生じにくく、高品質で導電率の良好な層をより容易に得ることができる。具体的には、透明厚膜半導体層中のC濃度及びH濃度を、例えばそれぞれ $7 \times 10^{17}/\text{cm}^3$ 以下に留めること、ひいては、検出限界以下(例えば $1 \times 10^{17}/\text{cm}^3$ 程度あるいはそれ以下)とすることも比較的容易である。

30

【0019】

第一及び第二の透明半導体層は、GaP又はGaAsPにて構成することが、HVPE法による成長が容易で、高品質の電流拡散層を得やすくなる利点があるので望ましい。

【0020】

本発明の発光素子においては、第一透明半導体層と第二透明半導体層とを、いずれも膜厚 $10\mu\text{m}$ 以上の透明厚膜半導体層として構成することができる。2つの透明半導体層をいずれも上記のごとき透明厚膜半導体層とすることで、発光層部への通電電流の面内拡散効果が一層高められ、また、透明厚膜半導体層の合計側面積も増加するので、光取出効率をさらに高めることができる。

40

【0021】

一方、第二透明半導体層が膜厚 $10\mu\text{m}$ 以上の透明厚膜半導体層とし、第一透明半導体層を第二透明半導体層よりも膜厚の小さい補助電流拡散層として構成することもできる。第一透明半導体層の厚さが減少することで発光層部に付加される熱履歴は時間的にさらに短縮され、発光層部のドーパントプロファイルの熱拡散による劣化をより生じにくくすることができる。また、透明厚膜半導体が発光層部の第二主表面側にのみ設けられ、第一主

50

表面側がそれよりも薄い補助電流拡散層となることで、発光素子全体の層厚を減少させることができる。これにより、素子を発光通電したときのジュール発熱に対する層厚方向の放熱が促進され、ひいては素子寿命を向上させることができる。特に、高輝度表示素子（例えば交通信号用あるいは大画面ディスプレイ用など）、あるいは照明用素子等の大電流が多面発光素子においては、素子厚削減による放熱改善効果が著しい。この場合、補助電流拡散層を成長する際にドーパント濃度（有効キャリア濃度）をこれと接するクラッド層よりも高く設定しておけば、補助電流拡散層として最終的に必要なシート抵抗を確保するための、ドーパントの追加拡散量を少なくすることができ、該追加拡散工程の効率化を図ることができる。

#### 【0022】

正方形の平面形態を有する素子チップならば、その一辺の寸法を $X$ とすると、高輝度表示素子あるいは照明用素子として活用する場合の輝度確保のために、 $X \geq 150 \mu\text{m}$ 以上の素子寸法が求められることが多い。このような大面積の素子に通電を行なう場合、活性層の第二主表面から補助電流拡散層の第一主表面に至るチップ第一厚さを $Z$ 、活性層の第二主表面から透明厚膜半導体層の第二主表面に至るチップ厚さを $Y$ として（図1参照）、 $200 \mu\text{m} \leq Y \leq 11 \mu\text{m}$ となることが、透明厚膜半導体層側面部からの光取出効果を十分高め、素子の積分球輝度を向上させる観点において望ましい。

#### 【0023】

また、発光層部の第二主表面側にのみ透明厚膜半導体層を設ける場合、 $Z/Y \leq 0.2$ 及び $Y/X \leq 0.5$ を充足することが望ましく、これにより大電流通電にもよく耐えるとともに、長期間にわたって高い発光性能を維持できる発光素子を実現することができる。 $Z/Y > 0.2$ になると、活性層よりも第一主表面側に位置する化合物半導体層は相当大きな厚さを有するものとなり、素子全体の低背化と、それによる放熱改善の効果が十分に期待できなくなってしまう。また、 $Y/X \leq 0.5$ になると、放熱性の悪い透明厚膜半導体層の素子面積に対する相対厚さが過剰に増加するので、素子の順方向電圧の増加にもつながるし、寿命低下に直結しやすくなる問題がある。

#### 【0024】

第一透明半導体層は、その第一主表面側に主光取出面が形成され、該第一透明半導体層の第一主表面の一部を覆う形で光取出側電極が配置された構造とすることができる。この場合、素子チップの金属ステージ等への接着側となる素子裏面側に、第二透明半導体層である厚さ $10 \mu\text{m}$ 以上の透明厚膜半導体層が配置されていることで、接着の影響が透明厚膜半導体層の介在により発光層部に及びにくくすることができる。例えば、透明厚膜半導体層の側で発光素子を、金属ペースト層を介して金属ステージ上に接着する場合、接着時に金属ペースト層がつぶれて変形して該透明厚膜半導体層の周側面側に這い上がることがある。この這い上がった金属ペーストが発光層部の $p-n$ 接合部側面に達すると、 $p-n$ 接合部が短絡するなどの不具合を生ずることがある。しかし、上記のように、この接着側に設ける透明厚膜半導体層の厚さを $10 \mu\text{m}$ 以上（望ましくは $40 \mu\text{m}$ 以上：上限値に制限はないが、例えば $200 \mu\text{m}$ 以下である）に確保すれば、仮に金属ペーストが這い上がっても $p-n$ 接合部にまで達する確率は小さくなり、上記短絡等の不具合を効果的に防止できる。なお、素子の「光取出面」とは、発光光束が外部に取出可能となっている素子表面のことであり、「主光取出面」とは、素子チップの主表面に形成される光取出面のことをいう。また、上記主光取出面以外にも、第一及び第二の透明半導体層（特に、厚膜とされる後者）の側面などが光取出面を構成可能である。

#### 【0025】

第一透明半導体層を前述の比較的薄い補助電流拡散層とする場合、発光層部の第一主表面側の電流拡散効果を高めるために、次のような構成を採用することができる。すなわち、補助電流拡散層の第一主表面の一部領域を電流阻止層で覆い、光取出側電極を、電流阻止層（の一部又は全部）を覆う主電極と、該主電極に導通するとともに補助電流拡散層の第一主表面のうち電流阻止層の周囲に位置する一部領域を覆う副電極とを有するものとして構成する。上記のような副電極を設けることで、駆動電圧を印加した際に、主光取出面

10

20

30

40

50

内の電界分布の偏りを軽減することができ、主光取出面全体により均一に電圧印加することができるので、電流拡散効果を高めることができる。また、電流阻止層を設けることで、主電極直下に向かう電流を遮断でき、主光取出面をなす主電極の背景領域への電流分配量を増加できるので、光取出し効率を高めることができる。電流阻止層は補助電流拡散層内に埋め込んでよいが、放熱性を高めるために補助電流拡散層が薄く形成されている場合には、該化合物半導体層に対し主光取出面位置から突出する形態にて積層形成することが望ましい。

#### 【0026】

電流阻止層は、絶縁体層あるいはドーパント濃度の低い半導体層などからなる高抵抗層として形成することもできるが、補助電流拡散層と主電極との間に配置されるとともに該補助電流拡散層と逆の導電型を有する反転層を含むものとして構成することもできる。この場合、反転層を含む電流阻止層の全体をIII-V族化合物半導体にて形成すると、発光素子の半導体積層構造を製造するエピタキシャル成長の一工程により、電流阻止層を容易に形成できる利点がある。この場合、補助電流拡散層の第一主表面から電流阻止層が、第一主表面の一部領域を覆う形で突出形成された構造とすることが、薄い補助電流拡散層を採用する場合に有利である。また、主電極が電流阻止層の第一主表面及び周側面とを覆うものとされ、電流阻止層の第一主表面の面積が第二主表面の面積よりも小となるように、該電流阻止層の周側面が傾斜面として形成されてなり、光取出側電極をなす主電極と副電極とが一体の金属膜として形成されてなる構造を採用することがさらに望ましい。このようにすると、蒸着やスパッタ等の指向性の強い成膜法により金属膜（光取出側電極）を形成する場合、電流阻止層の周側面を上記のような傾斜面としておくことで、該周側面にも金属膜を十分な厚さにて形成することができ、主電極と副電極との電氣的導通をより確実なものとする事ができる。

#### 【0027】

また、電流拡散効果を高める別の方法として、補助電流拡散層の第一主表面を覆う透明導電性酸化物層を設けることも可能である。ZnO、SnO<sub>2</sub>、In<sub>2</sub>O<sub>3</sub>などを主成分とする透明導電性酸化物は、層厚が小さくとも十分な電流拡散効果が得られるので、活性層の第二主表面から、主光取出面をなす、補助電流拡散層の第一主表面に至るチップ第一厚さZをより縮小し、ひいては素子の放熱性を一層高めることができる利点がある。

#### 【0028】

次に、本発明で使用するGaAs単結晶基板は、 $\langle 100 \rangle$ 方向又は $\langle 111 \rangle$ 方向を基準方向として、該基準方向に対するオフアングルが10°以上20°以下の主軸を有するものを使用することが望ましい。本明細書において、「オフアングルを有する」とは、化合物半導体層が積層される単結晶基板の結晶主軸が、 $\langle 100 \rangle$ 又は $\langle 111 \rangle$ 等に定められた基準方向に対し一定の角度傾けてあることをいう。

#### 【0029】

MOVPE法によりAlGaInP混晶発光層部を成長する場合、上記のようなオフアングルを有さない基板を用いると、混晶中にてIII族原子がランダムに分布せず、原子配列の望まざる規則化や分布の偏りを生じることがある。このような規則化や偏りの生じた領域は、本来期待される混晶半導体とは異なるバンドギャップエネルギーを有するので、結果として結晶全体のバンドギャップエネルギーに分布を生じてしまい、発光スペクトルプロファイルや中心波長のバラツキを招く。しかしながら、適度なオフアングルを単結晶基板に付与しておくことで、上記のようなIII族元素の規則化や偏りが大幅に軽減され、発光スペクトルプロファイルや中心波長の揃った発光素子が得られる。また、このようなMOVPE法により成長した混晶発光層部の第二主表面上に、III-V族化合物半導体よりなる第一及び第二の透明半導体層（以下、両者を総称する場合は単に「透明半導体層」とも言う）を、HVPE法を用いて形成すると、上記のようなオフアングルを付与した単結晶基板を用いた場合に、最終的に得られる透明半導体層の主表面に、結晶に起因したファセットや面荒れがほとんど生じず、ひいては良好な品質の透明半導体層が得られる。この効果は、透明半導体層を特に10μm以上の厚膜に成長した場合に顕著である。

10

20

30

40

50

## 【 0 0 3 0 】

上記のオフアングルは、1°未満では発光特性（発光スペクトルプロファイルや中心波長）のバラツキ抑制効果に乏しく、25°を超えると正常な発光層部成長が不能となる問題がある。より望ましくは、オフアングルが10°以上20°以下の主軸を有するGaAs単結晶基板を用いることがより望ましい。このような高角度のオフアングルを有するGaAs単結晶基板を用いると、HVPE法により得られる透明半導体層の主表面を平滑化する効果が一層高められる。本発明者らが検討したところ、オフアングルの1°以上10°未満のGaAs単結晶基板を用いると、HVPE法にて得られる透明半導体層の主表面においては、ファセット的な振幅の小さい様な凹凸の形成は効果的に防止されるものの、振幅の大きな突起状の結晶欠陥が少なからず残留することがあり、不良につながる場合があった。しかし、オフアングルを10°以上20°以下の範囲に大きくすると、こうした突起状の結晶欠陥発生を効果的に抑制できることがわかった。

10

## 【 0 0 3 1 】

また、突起状の結晶欠陥発生防止も含め、平滑で良好な表面状態の透明半導体層を得るには、HVPE法による透明半導体層の成長温度を適正化することも、工程上考慮すべき重要なポイントである。そして、オフアングルを10°以上20°以下の範囲に設定すると、そのような透明半導体層の適正な成長温度範囲を低温側に引き下げることができるのも、重要な効果の一つである。透明半導体層の成長温度を低温化できれば、該透明半導体層の下地をなす発光層部に加わる、前述の熱履歴をより和らげることができ、発光層部のドーパントプロファイルの拡散劣化が生じにくい。ダブルヘテロ構造の発光層部の場合、発光再結合の効率を高めるため、活性層のドーパント濃度はなるべく低くしたい要請がある。従って、透明半導体層の成長温度の低温化により、クラッド層側から活性層側へのドーパント拡散を抑制することにより、発光素子の内部量子効率を高めることができ、発光性能を大幅に改善することができる。また、成長温度の低減により、上記ドーパントプロファイルを良好に維持したまま透明半導体層の層厚を増やすことができるので、該透明半導体層を特に10μm以上に厚膜化したときの発光強度の向上効果がとりわけ著しくなる利点もある。

20

## 【 0 0 3 2 】

オフアングルが10°未満となるか、又はオフアングルが20°を超えると、突起状の結晶欠陥発生防止効果及び透明半導体層の適正成長温度の低温化効果が不十分となる場合がある。オフアングルはより望ましくは13°以上17°以下に設定するのがよい。

30

## 【 0 0 3 3 】

GaAsPからなる透明厚膜半導体層をハイドライド気相成長法により成長する場合、該成長温度を700以上800以下の温度に設定することが望ましい。成長温度が700未満では透明厚膜半導体層の表面の平滑化効果、特に突起状の結晶欠陥の発生抑制効果が十分に得られなくなる。また、800を超えるとでは、発光層部のドーパントプロファイルの拡散劣化防止効果が十分に達成できなくなる。なお、上記成長温度は、より望ましくは720以上770以下（特にオフアングルが13°以上17°以下の場合）に設定するのがよい。また、このような温度設定により、透明厚膜半導体層を10μm以上（200μm以下）に厚膜化させたときの、発光強度向上効果が特に著しくなる。

40

## 【 0 0 3 4 】

第一透明半導体層を前述の補助電流拡散層とする場合、補助電流拡散層の第一主表面から少なくとも活性層の第二主表面までの区間を、第一主表面の一部領域において切り欠くことにより電極用切欠き部を形成し、その電極用切欠き部の底面に異極性電極（光取出側電極とは異極性となる側の電極）を配置することもできる（以下、同面側電極取出構造ともいう）。この構成は、主化合物半導体の第二主表面側の一部が異極性電極の形成スペースとして消費される難点はあるが、発光駆動用の電極を同一主表面側に形成できる利点を生ずる。

## 【 0 0 3 5 】

例えば、III族窒化物系の青色発光素子は、III族窒化物のエピタキシャル成長用

50



の基板としてサファイア基板を使用するが、サファイア基板は絶縁体であり、しかもエッチング等による除去も困難なため、発光層部の下に該サファイア基板を残した形で素子化されるケースが多い。この場合、発光層部とサファイア基板との間に導電性の電極取出層を形成し、発光層部の一部を切り欠いて電極取出層を露出させ、ここに異極性電極を形成することが必須となる。こうした窒化物系青色発光素子のように、製造工程上、同面側電極取出構造を取らざるを得ない発光素子と、本発明の発光素子とを組み合わせるとして一体の発光モジュールを構成する場合に、本発明の発光素子に取って上記同面側電極取出構造を採用すれば、該別種の発光素子の光取出側電極又は異極性電極のうち、接地側となる電極を共通結線することができ、ワイヤボンディング等のアセンブリ工程を簡略化できる利点がある。また、RGBフルカラー発光素子モジュールのように、この種の発光素子を3以上組み合わせるとしてモジュール化する場合、それらの素子の接地側の電極電位は全て等しくなるため、これら電極をワイヤにより順次連結し、その末端に位置する電極のみを、素子チップを接着するステージ側の端子に接続する構成が可能となり、ステージ側の端子の面積縮小、ひいてはモジュールの小型化にも寄与する。

10

## 【0036】

さらに、本発明の発光素子の場合、発光層部が接する基板が導電性の透明厚膜半導体層であるから、これを電極取出層として活用できる。透明厚膜半導体層は層厚が大きい（10 $\mu$ m以上）、シート抵抗の低減が容易であり、素子の順方向電圧の増加も招きにくい。さらに、素子の基板に相当する部分が上記のように導電性の透明厚膜半導体層にて構成されていれば、該透明厚膜半導体層が静電気の放電路として機能するので、発光層部の帯電を軽減することができる。

20

## 【0037】

一方、透明厚膜半導体層の第二主表面側に主光取出面を形成することもできる。同面側電極取出構造では、2つの電極を同一面側に形成する必要があるため、電極形成スペースも限られたものとなる。しかし、上記の構成では、電極形成されない透明厚膜半導体層の第二主表面側が主光取出面となるので、該主光取出面の面積が拡大され、光取出し効率が大幅に向上する。さらに、補助電流拡散層の第一主表面側に全ての電極が形成されるので、例えば素子チップを基板上に面実装する構成も容易となり、素子チップのアセンブリ工程の簡略化にも寄与する。

## 【発明を実施するための最良の形態】

30

## 【0038】

以下、本発明の実施の形態を添付の図面を参照して説明する。

図1は、本発明の一実施形態である発光素子100を示す概念図である。発光素子100は、III-V族化合物半導体からなる発光層部24と、該発光層部24の第二主表面側に形成され、発光層部24からの発光光束のピーク波長に相当する光量子エネルギーよりも大きなバンドギャップエネルギーを有するIII-V族化合物半導体からなる第二透明半導体層としての透明厚膜半導体層90と、発光層部24の第一主表面側に形成され、発光層部24からの発光光束のピーク波長に相当する光量子エネルギーよりも大きなバンドギャップエネルギーを有するIII-V族化合物半導体からなり、かつ、透明厚膜半導体層90よりも膜厚が小さい第一透明半導体層としての補助電流拡散層91とを有する。

40

## 【0039】

発光層部24は、組成式 $(Al_xGa_{1-x})_yIn_{1-y}P$ （ただし、 $0 < x < 1$ 、 $0 < y < 1$ ）にて表される化合物のうち、GaAsと格子整合する組成を有する化合物にて各々構成された第一導電型クラッド層4、活性層5及び第二導電型クラッド層6がこの順序で積層されたダブルヘテロ構造を有する。具体的には、ノンドープ $(Al_xGa_{1-x})_yIn_{1-y}P$ （ただし、 $0 < x < 0.55$ 、 $0.45 < y < 0.55$ ）混晶からなる活性層5を、p型 $(Al_zGa_{1-z})_yIn_{1-y}P$ （ただし $x < z < 1$ ）からなるp型クラッド層（第二導電型クラッド層）6とn型 $(Al_zGa_{1-z})_yIn_{1-y}P$ （ただし $x < z < 1$ ）からなるn型クラッド層（第一導電型クラッド層）4とにより挟んだ構造を有する。図1の発光素子100では、第一主表面側（図面上側）にn型AlGa

50

InPクラッド層4が配置されており、第二主表面側(図面下側)にp型AlGaInPクラッド層6が配置されている。なお、ここでいう「ノンドープ」とは、「ドーパントの積極添加を行わない」との意味であり、通常の製造工程上、不可避免的に混入するドーパント成分の含有(例えば $1 \times 10^{13} \sim 1 \times 10^{16} / \text{cm}^3$ 程度を上限とする)をも排除するものではない。この発光層部24はMOVPE法により成長されたものである。

#### 【0040】

n型クラッド層4及びpクラッド層6の厚さは、例えばそれぞれ $0.8 \mu\text{m}$ 以上 $4 \mu\text{m}$ 以下(望ましくは $0.8 \mu\text{m}$ 以上 $2 \mu\text{m}$ 以下)であり、活性層5の厚さは例えば $0.4 \mu\text{m}$ 以上 $2 \mu\text{m}$ 以下(望ましくは $0.4 \mu\text{m}$ 以上 $1 \mu\text{m}$ 以下)である。発光層部24全体の厚さは、例えば $2 \mu\text{m}$ 以上 $10 \mu\text{m}$ 以下(望ましくは $2 \mu\text{m}$ 以上 $5 \mu\text{m}$ 以下)である。

10

#### 【0041】

透明厚膜半導体層90は、薄い発光層24の支持基板の役割を果たすとともに、発光層部24からの発光光束の取出層としても機能し、 $10 \mu\text{m}$ 以上 $200 \mu\text{m}$ 以下(望ましくは $40 \mu\text{m}$ 以上 $100 \mu\text{m}$ 以上)の厚膜に形成されることで、層側面からの取出光束を増加させ、発光素子全体の輝度(積分球輝度)を高める役割を担う。また、発光層部24からの発光光束のピーク波長に相当する光量子エネルギーよりも大きなバンドギャップエネルギーを有するIII-V族化合物半導体、具体的にはGaP又はGaAsPにて構成されることで、該透明厚膜半導体層90での光吸収も抑制されている。他方、発光層部24の第一主表面側には、GaP(GaAsP又はAlGaAsでもよい)層からなる補助電流拡散層91が透明厚膜半導体層90よりも小さな膜厚で形成されている。

20

#### 【0042】

補助電流拡散層91及び透明厚膜半導体層90は、いずれもHVPE法により成長されたものであり、そのC及びH濃度は、MOVPE法による発光層部24(通常、 $15 \times 10^{17} / \text{cm}^3$ 程度)よりも小さく設定できる。本実施形態において透明厚膜半導体層90はp型であり、この上に積層される発光層部24はp型透明厚膜半導体層90側からp型クラッド層6、活性層5、n型クラッド層4の順で積層されている。しかし、透明厚膜半導体層90をn型として、発光層部24の積層順を上記の逆順としてもよい。

#### 【0043】

なお、GaP(GaAsP又はAlGaAsでもよい)層からなる透明厚膜半導体層90と発光層部24との間には、GaP(GaAsP又はAlGaAsでもよい)層からなる接続層7が、発光層部24に続く形でMOVPE法により形成されてなる。なお、接続層7は、AlGaInPからなる発光層部24と、GaP(GaAsPでもよい)層からなる透明厚膜半導体層90との間で、格子定数差(ひいては混晶比)を漸次変化させるAlGaInP層としてもよい。

30

#### 【0044】

補助電流拡散層91は、発光層部24の第一主表面側において主光取出面を形成する層として機能する。補助電流拡散層91は、有効キャリア濃度(n型ドーパント濃度)がクラッド層4よりも高く調整されていることが望ましく、厚さは、例えば $0.5 \mu\text{m}$ 以上 $30 \mu\text{m}$ 以下(望ましくは $1 \mu\text{m}$ 以上 $15 \mu\text{m}$ 以下)である。補助電流拡散層91の第一主表面は、その一部領域を覆う形で光取出側電極9が形成され、その周囲に主光取出面EAが形成されている。光取出側電極9はAu薄膜により形成され、電極ワイヤ9wの一端が接合されている。また、補助電流拡散層91と光取出側電極9との間には、両者の接触抵抗を減ずるための接合合金化層9aが形成されている。接合合金化層9aは、Au又はAgを主成分として(50質量%以上)、これに、コンタクト先となる半導体の種別及び導電型に応じ、オーミックコンタクトを取るための合金成分を適量配合したコンタクト用金属を半導体表面上に膜形成した後、合金化熱処理(いわゆるシンター処理)を施すことにより形成されたものである。n型層とのコンタクトを取るために、ここでは接合合金化層9aをAuGeNi合金(例えばGe:15質量%、Ni:10質量%、残部Au)を用いて形成している。

40

#### 【0045】

50

透明厚膜半導体層 90 の第二主表面側は、金属ステージ 52 上に Ag ペースト等からなる金属ペースト層 17 を介して接着され、該金属ペースト層 17 が反射部を形成している。また、透明厚膜半導体層 90 の第二主表面には、光取出側電極 9 側と同様に接合合金化層 21 が分散形成され、該接合合金化層 21 が金属ペースト層 17 より覆われている。これにより、発光層部 24 は、金属ペースト層 17 を介して金属ステージ 52 に電氣的に接続される。一方、光取出側電極 9 は、導体金具 51 に Au ワイヤ等で構成された通電用ワイヤ 9w を介して電氣的に接続される。発光層部 24 には、金属ステージ 52 及び導体金具 51 に一体化された図示しない駆動端子部を介して発光駆動電圧が印加される。

【0046】

本実施形態において接合合金化層 21 は、p 型層とのコンタクトを取るために AuBe 合金を用いて形成されている。接合合金化層 21 は反射率が比較的低いため、該領域での反射光束を増加させる効果と、接合合金化層 21 との接触抵抗を低減する効果とのバランスを考慮し、透明厚膜半導体層 90 の第二主表面の全面積に対する接合合金化層 21 の形成面積の比率を 1% 以上 25% 以下に調整することが望ましい。なお、接合合金化層 21 を Au 層、Ag 層あるいは Al 層などの高反射率の金属反射層 32 で覆い、該金属反射層 32 を、金属ペースト層 17 を介して金属ステージ 52 に接着してもよい。

【0047】

透明厚膜半導体層 90 の側で発光素子を、金属ペースト層 17 を介して金属ステージ 52 に接着する場合、図 1 に一部拡大して示すように、その接着時に金属ペースト層 17 がつぶれて変形して透明厚膜半導体層 90 の周側面側に這い上がることがある。しかし、本実施形態では、この接着側に設ける透明厚膜半導体層 90 の厚さを 40  $\mu\text{m}$  以上 200  $\mu\text{m}$  以下と厚くしてあり、仮に金属ペーストが這い上がっても発光層部 (p-n 接合部) 24 にまで達する確率は小さくなり、p-n 接合の短絡等を効果的に防止できる。

【0048】

透明厚膜半導体層 90 と発光層部 24 とは、正形状の平面形態を有する素子チップを形成しており、その一辺の寸法を X、活性層 5 の第二主表面から補助電流拡散層 91 の第一主表面に至るチップ第一厚さを Z、活性層 5 の第二主表面から透明厚膜半導体層 90 の第二主表面に至るチップ第二厚さを Y として、X 150  $\mu\text{m}$ 、200  $\mu\text{m}$  Y 11  $\mu\text{m}$  及び Z/Y 0.2 及び Y/X 0.5 を充足するように、各部の寸法が定められている。X 150  $\mu\text{m}$  としているのは、素子を高輝度表示素子あるいは照明用素子などの面発光素子として活用するためであり、その上限について制限はないが、例えば X = 40  $\mu\text{m}$  程度の大面積素子を作ることにも十分に可能である。他方、透明厚膜半導体層 90 を含む第二チップ厚さ Y を、200  $\mu\text{m}$  Y 11  $\mu\text{m}$  となるように定めているのは、透明厚膜半導体層 90 の側面部 90S からの光取出効果を十分に高め、素子の積分球輝度を向上させるためである。なお、HVPE 法による透明厚膜半導体 90 の形成効率を考慮すれば、第二チップ厚さ Y の上限は 100  $\mu\text{m}$  以上とすることがより望ましい。

【0049】

また、図 1 の発光素子 100 においては、発光層部 24 の第二主表面側にのみ透明厚膜半導体層を設けており、Z/Y 0.2 及び Y/X 0.5 を充足するように、素子の一辺の寸法 X、第一チップ厚さ Y がそれぞれ定められている。面積の大きい素子の場合、発光駆動時に素子を流れる電流も相当大きくなるが、素子第一主表面側にチップ厚さ Z を、第二チップ厚さ Y に対する相対値 Z/Y にて 0.2 以下となるように薄く形成することで、大電流通電時のジュール発熱を効率よく放散させることができ、素子寿命の向上に貢献する。また、大面積チップであるにもかかわらず、その低背化に寄与する。

【0050】

上記素子の構成では、主光取出面側に配置される補助電流拡散層 91 の厚さが比較的小さいため、該補助電流拡散層 91 の面内の電流拡散効果をさらに高めるために、該補助電流拡散層 91 の (多数キャリア源となる) ドーパント濃度を透明厚膜半導体層 90 のドーパント濃度よりも高めておくこと (例えば  $2 \times 10^{18} / \text{cm}^3$  以上  $5 \times 10^{19} / \text{cm}^3$  以下) が望ましい。

10

20

30

40

50

## 【0051】

他方、透明厚膜半導体層90は厚さが十分に大きいため、ドーパント濃度をそれほど高めなくとも発光駆動に支障を生じないシート抵抗値を容易に得ることができる。そして、後に詳述するように、ウェーハをダイシングして素子チップとした際に、側面部90Sに生ずる加工ダメージ層の除去するための化学エッチングを促進するために、透明厚膜半導体層90の全体のドーパント濃度を、 $5 \times 10^{16} / \text{cm}^3$ 以上 $2 \times 10^{18} / \text{cm}^3$ 以下の比較的低いレベルに調整してある。

## 【0052】

以下、図1の発光素子100の製造方法について説明する。

まず、図2の工程1に示すように、成長用基板として、オフアングルを付与したn型のGaAs単結晶基板1を用意する。該基板1は、 $\langle 100 \rangle$ 方向を基準方向として、該基準方向に対するオフアングルが $10^\circ$ 以上 $20^\circ$ 以下(望ましくは $13^\circ$ 以上 $17^\circ$ 以下:本実施形態では $15^\circ$ )の主軸Aを有するものである。次に、工程2に示すように、その基板1の第二主表面(図面では上面として表れている)に、n型GaAsバッファ層2を例えば $0.5 \mu\text{m}$ エピタキシャル成長し、さらにAlInPなどからなるエッチストップ層3をエピタキシャル成長する。

## 【0053】

次いで、発光層部24として、各々 $(\text{Al}_x\text{Ga}_{1-x})_y\text{In}_{1-y}\text{P}$ よりなる、厚さ $1 \mu\text{m}$ のn型クラッド層4(n型ドーパントはSi)、厚さ $0.6 \mu\text{m}$ の活性層(ノンドープ)5及び厚さ $1 \mu\text{m}$ のp型クラッド層6(p型ドーパントはMg:有機金属分子からのCもp型ドーパントとして寄与しうる)を、この順序にてエピタキシャル成長させる。p型クラッド層6とn型クラッド層4との各ドーパント濃度は、例えば $1 \times 10^{17} / \text{cm}^3$ 以上 $2 \times 10^{18} / \text{cm}^3$ 以下である。さらに、図3の工程3に示すように、n型クラッド層4上に接続層7をエピタキシャル成長する。


## 【0054】

上記各層のエピタキシャル成長は、公知のMOVPE法により行なわれる。Al、Ga、In(インジウム)、P(リン)の各成分源となる原料ガスとしては以下のようなものを使用できる;


- ・ Al源ガス;トリメチルアルミニウム(TMAI)、トリエチルアルミニウム(TEAI)など;
- ・ Ga源ガス;トリメチルガリウム(TMGA)、トリエチルガリウム(TEGA)など;
- ・ In源ガス;トリメチルインジウム(TMIIn)、トリエチルインジウム(TEIn)など。
- ・ P源ガス:トリメチルリン(TMP)、トリエチルリン(TEP)、ホスフィン(PH<sub>3</sub>)など。

## 【0055】

図3の工程4に進み、p型GaP(GaAsPでもよい)よりなる透明厚膜半導体層90を、HVPE法により成長させる。HVPE法は、具体的には、容器内にてIII族元素である金属Gaを所定の温度に加熱保持しながら、その金属Ga上に塩化水素を導入することにより、下記(1)式の反応によりGaClを生成させ、キャリアガスであるH<sub>2</sub>ガスとともに基板上に供給する。



GaPの場合、成長温度は例えば $640$ 以上 $860$ 以下に設定する。また、V族元素であるPは、PH<sub>3</sub>をキャリアガスであるH<sub>2</sub>とともに基板上に供給する。さらに、p型ドーパントであるZnは、DMZn(ジメチルZn)の形で供給する。GaClはPH<sub>3</sub>との反応性に優れ、下記(2)式の反応により、効率よく透明厚膜半導体層90を成長させることができる:



## 【0056】

HVPE法にて透明厚膜半導体層90を形成すると、基板1にオフアングルが付与されているにもかかわらず、非常に平滑な層表面を得ることができる。なお、オフアングルが10°以上20°以下(望ましくは13°以上17°以下)の主軸を有するGaAs単結晶基板を用いると、透明厚膜半導体層90の表面への振幅の大きな突起状の結晶欠陥が形成抑制に効果があり、また、平滑な表面状態を得るための、HVPE法による透明厚膜半導体層90の適正な成長温度を、640以上750以下(より望ましくは680以上720以下)に下げることができ、p型クラッド層6及びn型クラッド層4から活性層5へのドーパント拡散を抑制すること、ひいては発光層部24のドーパントプロファイルの拡散劣化を抑制することができる。一方、GaAsP( $GaAs_1 - aP_a$ : 0.5 a 0.9)を採用する場合は、前記(2)式において、PH<sub>3</sub>とともにAsH<sub>3</sub>が併用され、GaPの場合よりも成長温度20~30低めに設定する。

10

## 【0057】

透明厚膜半導体層90の成長が終了したら、図4の工程5に進み、GaAs基板1をバッファ層2とともに、アンモニア/過酸化水素混合液などのエッチング液を用いて化学エッチングすることにより除去し、その後、エッチストップ層3を塩酸などのエッチング液を用いて除去することにより、発光層部24の第一主表面が露出したウェーハを得る。そして、該発光層部24の第一主表面上に補助電流拡散層91を、透明厚膜半導体層90と同様のHVPE法によりエピタキシャル成長する。以上の工程が終了すれば、必要に応じて補助電流拡散層91に対しドーパントの追加拡散を行ない、さらに図5の工程6に示すように、スパッタリングや真空蒸着法により、補助電流拡散層91の第一主表面及び透明厚膜半導体層90の第二主表面に、接合合金化層形成用の金属層をそれぞれ形成し、さらに合金化の熱処理(いわゆるシンター処理)を行なうことにより、接合合金化層9a, 21とする(図1参照)。これら接合合金化層9a, 21をそれぞれ覆うように、光取出面側電極9及び裏面電極15を形成する。続いて、電極形成後のウェーハを個々の素子チップに、ダイシングにより分離する。

20

## 【0058】

以下、本発明の発光素子の、種々の変形例について説明する。なお、図1の発光素子100との共通部分も多いので、以下、その相違点につき説明する。従って、以下に説明する相違点以外の部分は、図1の発光素子100と同一の構成を有しているので、ここでは詳細な説明を繰り返さない。また、共通の構成要素には共通の符号を付与する。

30

## 【0059】

図6の発光素子200では、補助電流拡散層91の第一主表面に、該第一主表面の一部領域を覆う形で電流阻止層1rが突出形成され、光取出側電極9を、電流阻止層1rの第一主表面及び周側面を覆う主電極9mと、切欠き部1jの底面をなす補助電流拡散層91の第一主表面の一部領域を覆うとともに、主電極9mの外周縁から延出する線状の副電極9bとを有するものとして構成している。電流阻止層1rは、例えば補助電流拡散層91と逆の導電型を有するGaP層ないしGaAsP層として構成されている。また、線状の副電極9bは、本実施形態において主電極9mを中心として主光取出面EA上に放射状に形成されている。副電極9bを上記のように形成することで、駆動電圧を印加した際に、主光取出面内の電界分布の偏りを軽減することができ、主光取出面EA全体に、より一様に電圧印加することができ、ひいては電流拡散効果を高めることができる。

40

## 【0060】

本実施形態では接合合金化層9aも副電極9bと重なる線状に形成しており、主電極9mの直下に位置する電流阻止層1rには接合合金化層を形成していない。従って、電流阻止層1rは、主電極9mの直下に向かう電流を遮断できる。その結果、主光取出面EAをなす主電極9mの背景領域への電流分配量を増加でき、光取出し効率を高めることができる。

## 【0061】

なお、電流阻止層1rの第一主表面の面積が第二主表面の面積よりも小となるように、

50

該電流阻止層 1 r の周側面が傾斜面 1 s として形成され、光取出側電極 9 をなす主電極 9 m と副電極 9 b とが一体の金属膜として形成されている。蒸着やスパッタ等の指向性の強い成膜法により金属膜を形成する場合、電流阻止層 1 r の周側面 1 s を上記のような傾斜面としておくことで、該周側面 1 s にも金属膜を十分な厚さにて形成することができ、ひいては、主電極 9 m と副電極 9 b との電氣的接続を確実にこなうことができる。なお、電流阻止層 1 r を覆う主電極は面積も大きく、通電用ワイヤ 9 w の接続も容易である。

#### 【 0 0 6 2 】

周側面 1 s が傾斜面となった電流阻止層 1 r は、次のようにして形成できる。まず、図 7 の工程 1 に示すように、電流阻止層 1 r となるべき GaP 層 1' と発光層部 2 4 との間には、AlGaP よりなるエッチストップ層 1 p を形成しておく。次に、工程 2 に示すように、GaP 層 1' の第二主表面（面方位を < 1 0 0 > とする）のうち、電流阻止層 1 r として残す領域をエッチングレジスト MSK により覆い、残余の部分を、硫酸 - 過酸化水素水溶液をエッチング液としてメサエッチングする。電流阻止層 1 r の周側面は、上記エッチング液の異方性エッチング効果により傾斜面となる。そして、工程 3 に示すように、塩酸をエッチング液としてエッチストップ層 1 p を除去し、さらにエッチングレジスト MSK を除去すればよい。なお、以上の工程においてエッチストップ層 1 p と電流阻止層 1 r とは MOVPE 法により形成できる。

#### 【 0 0 6 3 】

図 8 の発光素子 3 0 0 においては、GaAs からなる本体層 1 m を、発光層部 2 4 にて p - n 接合を形成する p 型層部と n 型層部とのうち、該本体層 1 m に近い側のもの（すなわち、n 型クラッド層 4）、と同一の導電型（つまり n 型）を有するものとして構成している。そして、発光層部 2 4 と本体層 1 m との間には、本体層 1 m を選択被覆する形で、該本体層 1 m と逆の導電型（つまり p 型）を有する化合物半導体からなる反転層部 9 3 を介挿している。そして、これら本体層 1 m と反転層部 9 3 とが電流素子層を構成している。

#### 【 0 0 6 4 】

図 6 及び図 8 の構成においては、いずれも、発光駆動時に逆バイアスとなる反転 p - n 接合部が、電流阻止層 1 r と発光層部 2 4 との間に形成され、電流阻止層 1 r による電流遮断層としての機能を一層高めることができる。従って、接合合金化層 9 a を、副電極 9 b とともに電流阻止層 1 r をも覆う構成になっていても、反転 p - n 接合部の介在により電流遮断効果は問題なく達成できる。そこで、これを利用すれば、図 8 に示すように、接合合金化層 9 a は、副電極 9 b 及び主電極 9 m を有した光取出側電極 9 と形状一致させた形で、副電極 9 b と接する切欠き部 1 j の底面領域とともに電流阻止層 1 r も一括して覆うものとして形成することが可能となる（図では、電流阻止層 1 r を覆う部分を符号 9 k により表している）。このように同一形状で重なり合う接合合金化層 9 a（9 k）と光取出側電極 9 とは、形状のパターンニングを 1 回のフォトリソグラフィにて行なうことができ、工程の簡略化に寄与する。

#### 【 0 0 6 5 】

図 9 に示す発光素子 4 0 0 においては、光取出側電極 9 の直下に、光取出面を形成する透明導電性酸化物層（ZnO、SnO<sub>2</sub>、In<sub>2</sub>O<sub>3</sub> など）9 6 を配置して、電流拡散効果を高めている。ここでは薄い補助電流拡散層の主表面を覆う形で透明導電性酸化物層 9 6 が設けられ、該透明導電性酸化物層 9 6 と補助電流拡散層 9 1 との間において光取出側電極 9 の背景をなす領域に、透明導電性酸化物層 9 6 と補助電流拡散層 9 1 との接触抵抗を低減するための、GaAs 等からなる接合層 9 7 が分散形成されている。

#### 【 0 0 6 6 】

上記の実施形態においては、光取出側電極 9 とは異極性となる側の電極部（接合合金化層 2 1 あるいは金属反射膜）を、いずれも透明厚膜半導体層 9 0 の第二主表面側に形成していたが、補助電流拡散層 9 1 の第一主表面側から少なくとも活性層 5 の第二主表面までの区間を、前記第二主表面の一部領域において切り欠くことにより電極用切欠き部を形成し、その電極用切欠き部の底面に上記異極性となる側の電極を配置した、前述の同面側電

10

20

30

40

50

極取出構造としてもよい。以下、その具体例について説明する。

【 0 0 6 7 】

図 1 0 の発光素子 5 0 0 は、図 1 の発光素子 1 0 0 を同面側電極取出構造とした例である（発光素子 1 0 0 と同一の符号を有して特に説明のない要素は、発光素子 1 0 0 と同一の構成であり、発光素子 1 0 0 の詳細説明にて代用する）。補助電流拡散層 9 1 から発光層部 2 4（及び結合層 7）までが、第一主表面側で一部領域にて周知のフォトリソグラフィ工程により切り欠かれ、電極用切欠き部 J K が形成されている。そして、該電極用切欠き部 J K の底面をなす透明厚膜半導体層 9 0 の第一主表面領域に、接合合金化層 2 1 及び異極性電極 3 3 2 が形成されている。なお、透明厚膜半導体層 9 0 の第一主表面を含む表層部が、電流拡散効果を高めるために、残余の領域よりも有効キャリア濃度が高められた高濃度ドーピング層 9 0 h とされている。また、光取出側電極 9 及び異極性電極 3 3 2 には、通電用ワイヤ 9 w 及び 3 2 w がそれぞれ接合されている。なお、切欠き部 J K の底面は、クラッド層 6 により形成してもよい。

10

【 0 0 6 8 】

図 1 1 は、赤色（R）発光素子チップ 1 6 3、緑色（G）発光素子チップ 1 6 1 及び青色（B）発光素子チップ 1 6 2 を全て同面側電極取出構造とし、これらを組み合わせて構成した RGB フルカラー発光素子モジュール 1 5 0 の一例を示すものである。各発光素子チップ 1 6 1 ~ 1 6 3 の光取出側電極 9 はカソード側（接地側：負極性の電源が使える場合は、アノード側を接地側としてもよい）であり、電極電位は全て等しくなるため、これら光取出側電極 9 をワイヤ 9 w により順次連結し、その末端に位置する電極のみ、素子チップを接着するステージ 1 5 3 側のカソード端子（光取出側電極 9 がアノードである場合はアノード端子）1 5 2 に接続している。端子 1 5 2 にはワイヤを 1 本接続すればよいだけなので、面積が比較的小さくて済む（ただし、本発明は、各電極 9 から個別にワイヤ 9 w を端子 1 5 2 に接続する態様を排除するものではない）。他方、異極性電極 3 3 2 は全てアノード（光取出側電極 9 がアノードである場合はカソード）となり、発光光束の混合比調整のため、印加電圧（ないしデューティ比）が個別に調整される。従って、ワイヤ 3 3 2 w により個別のアノード端子（異極性電極 3 3 2 がカソードである場合はカソード端子）1 5 1 に接続されている。

20

【 0 0 6 9 】

発光素子チップ 1 6 1 ~ 1 6 3 のうち、赤色（R）発光素子チップ 1 6 3 と緑色（G）発光素子チップ 1 6 1 とは AlGaInP を用いた図 1 0 の構成を採用している。両素子チップの活性層 5 は、発光波長に応じて異なる AlGaInP 組成を有する。他方、青色（B）発光素子チップ 1 6 2 は、InAlGaN などの III 族窒化物系の青色発光素子として構成されている。該素子チップ 1 6 2 には、III 族窒化物によるダブルヘテロ構造の発光層部 2 2 4（及び電極取出層 2 2 5）をエピタキシャル成長するための絶縁性のサファイア基板 1 9 0 が残され、該サファイア基板 1 9 0 を介してステージ 1 5 3 上に金属ペースト等により接着されている。異極性電極 3 3 2 は、電極取出層 2 2 5 の表面に形成されている。他方、本発明に係る発光素子チップ 1 6 1、1 6 3 は、導電性の透明厚膜半導体層 9 0 を介してステージ 1 5 3 上に金属ペースト等により接着されている。これにより、透明厚膜半導体層 9 0 が静電気の放電路として機能し、発光層部 2 4 の帯電が軽減される。

30

40

【 0 0 7 0 】

図 1 0 の発光素子 5 0 0 は、それぞれ素子の上下を反転し、透明厚膜半導体層 9 0 の第二主表面側に電極を形成せず、該第二主表面を主光取出面とすることで、図 1 2 の発光素子 6 0 0 とすることができる。該発光素子 6 0 0 において図 1 0 の発光素子 5 0 0 と同一の符号を有して特に説明のない要素は、同一の構成要素であり、詳細な説明は省略する。ただし、光取出側電極 9 は第一電極（第一電極部）9、異極性電極 3 3 2 は第二電極（第二電極部）3 3 2 と読み替える。なお、Au 電極等で構成された第一電極 9 及び異極性電極 3 3 2 は省略することもでき、この場合は接合合金化層 9 a 及び 2 1 が、それぞれ第一電極部及び第二電極部を構成する。

50

## 【 0 0 7 1 】

また、図 1 3 に示す発光素子 7 0 0 においては、第一の透明半導体層として、図 1 の発光素子 1 0 0 における補助電流拡散層 9 1 に代え、G a P ないし G a A s P よりなる 1 0  $\mu$  m 以上 2 0 0  $\mu$  m 以下（望ましくは 4 0  $\mu$  m 以上 1 0 0  $\mu$  m 以上）の透明厚膜半導体層 9 1 ' が形成されている。該透明厚膜半導体層 9 1 ' も、第二の透明半導体層をなす透明厚膜半導体層 9 0 と同様に H V P E 法により形成されたものである。

## 【 図面の簡単な説明 】

## 【 0 0 7 2 】

【 図 1 】 本発明の発光素子の第一例を積層構造にて示す模式図。

【 図 2 】 図 1 の発光素子の製造工程を示す説明図。

10

【 図 3 】 図 2 に続く説明図。

【 図 4 】 図 3 に続く説明図。

【 図 5 】 図 4 に続く説明図。

【 図 6 】 本発明の発光素子の、第二例の要部を積層構造にて示す模式図。

【 図 7 】 周側面が傾斜面となった電流阻止層の形成方法を示す工程説明図。

【 図 8 】 本発明の発光素子の、第三例の要部を積層構造にて示す模式図。

【 図 9 】 本発明の発光素子の、第四例の要部を積層構造にて示す模式図。

【 図 1 0 】 本発明の発光素子の第五例を積層構造にて示す模式図。

【 図 1 1 】 図 1 0 の発光素子の応用例を示す断面模式図。

【 図 1 2 】 本発明の発光素子の第六例を積層構造にて示す模式図。

20

【 図 1 3 】 本発明の発光素子の第七例を積層構造にて示す模式図。

## 【 符号の説明 】

## 【 0 0 7 3 】

1 G a A s 単結晶基板

4 n 型クラッド層（第二導電型クラッド層）

5 活性層

6 p 型クラッド層（第一導電型クラッド層）

9 光取出面側電極

2 4 発光層部

9 0 透明厚膜半導体層（第一の透明半導体層）

30


9 1 補助電流拡散層（第二の透明半導体層）

9 1 ' 透明厚膜半導体層（第二の透明半導体層）


1 0 0 , 2 0 0 , 3 0 0 , 4 0 0 , 5 0 0 , 6 0 0 , 7 0 0 発光素子




【 図 1 】




【 図 2 】




【 図 3 】




↓



【 図 4 】




↓





【 図 5 】


工程7





【 図 6 】




【 図 7 】




【 図 8 】




【図 9】




【図 10】




【図 11】



【図 12】



【図 13】



---

フロントページの続き

(56)参考文献 米国特許第05008718 (US, A)

特開2001-111105 (JP, A)

特開平08-111544 (JP, A)

特開2002-203987 (JP, A)

K.H.Huang et al., "Twofold efficiency improvement in high performance AlGaInP light-emitting diodes in the 555-620 nm spectral region using a thick GaP window layer", Appl. Phys. Lett., 1992年, Vol.61, No.9, pp.1045-1047

(58)調査した分野(Int.Cl., DB名)

H01L 33/00 - 33/64