(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第5169152号

(P5169152)

(45) 発行日 平成25年3月27日(2013.3.27)

HO1L 21/3065 (2006.01)

(24) 登録日 平成25年1月11日 (2013.1.11)

(51) Int.Cl.

F I HO1L 21/302 105A

請求項の数 4 (全 19 頁)

(21) 出願番号	特願2007-287445 (P2007-287445)	(73)特許権者	葺 000002130
(22) 出願日	平成19年11月5日 (2007.11.5)		住友電気工業株式会社
(65) 公開番号	特開2009-117527 (P2009-117527A)		大阪府大阪市中央区北浜四丁目5番33号
(43) 公開日	平成21年5月28日 (2009.5.28)	(74) 代理人	100064746
審査請求日	平成22年7月16日 (2010.7.16)		弁理士 深見 久郎
		(74) 代理人	100085132
			弁理士 森田 俊雄
		(74) 代理人	100083703
			弁理士 仲村 義平
		(74) 代理人	100096781
			弁理士 堀井 豊
		(74) 代理人	100098316
			弁理士 野田 久登
		(74) 代理人	100109162
			弁理士 酒井 將行
			最終頁に続く

(54) 【発明の名称】半導体装置の製造方法

(57)【特許請求の範囲】

【請求項1】

SiC部材を準備する工程と、

- 前記SiC部材上にTaC膜を形成する工程と、
- 前記TaC膜をマスク形状に成形する工程と、

マスク形状に成形された前記 T a C 膜をマスクとして用いて、前記 S i C 部材をエッチ ングする工程とを備え、

前記SiC部材をエッチングする工程では、Fを含有するガスとOを含有するガスとを 含む混合ガスを用いたドライエッチングにより前記SiC部材がエッチングされ、

前記TaC膜をマスク形状に成形する工程は、

10

<u>Fを含有するガスを含むエッチングガスを用いて、前記TaC膜を第1のエッチングレ</u> ートでエッチングする工程と、

<u>前記第1のエッチングレートでエッチングする工程において用いられるエッチングガス</u> よりも、Oを含むガスの体積割合が高いエッチングガスを用いることにより、前記第1の エッチングレートよりも低い第2のエッチングレートで前記TaC膜をエッチングする工 程とを含む、半導体装置の製造方法。

【請求項2】

前記混合ガスは、Oを含有するガスを体積割合で30%以上80%以下含んでいる、請 求項1に記載の半導体装置の製造方法。

【請求項3】

前記 T a C 膜をマスク形状に成形する工程における前記 T a C 膜の膜厚は、30 n m 以 上である、請求項 1 <u>または 2</u> に記載の半導体装置の製造方法。

【請求項4】

前記SiC部材をエッチングする工程よりも後に、前記TaC膜をマスクとして用いて、前記TaC膜から露出する前記SiC部材上にSiCをエピタキシャル成長させる工程 をさらに備えた、請求項1~<u>3</u>のいずれか1項に記載の半導体装置の製造方法。 【発明の詳細な説明】

【技術分野】

[0001]

本発明は半導体装置の製造方法に関し、より特定的には、TaC膜をマスクとして用い 10 る半導体装置の製造方法に関する。

【背景技術】

[0002]

近年、トランジスタ、ダイオードなどの半導体装置の高性能化の要求に対し、半導体装 置を構成する材料としてワイドバンドギャップ半導体であるSiC(炭化珪素)を採用す る提案がなされている。一方、半導体装置の製造工程においては、半導体装置の内部に不 純物の種類や濃度が周囲の領域とは異なる領域を形成する工程が含まれる。このような工 程は、半導体装置を構成する材料としてSiCを採用した半導体装置(SiC半導体装置)においては、イオン注入により形成される他、所望の位置に選択的に所望の不純物を含 むSiC層を、エピタキシャル成長などにより形成する方法(選択成長)により実施され る。

[0003]

SiC半導体装置の製造工程において上記選択成長を実施するためには、選択成長を行 なう所望の領域以外の領域を覆うマスクが必要である。SiC半導体装置においては、エ ピタキシャル成長などにより実施されるSiCの成長が高温で実施されるため、上記マス クは融点が高く、かつSiCの核発生が起こりにくい素材からなることが好ましい。 【0004】

これに対し、上記 S i C の選択成長のマスクを構成する素材として、高融点であり、かつ S i C の核発生が起こりにくい T a C (炭化タンタル)を採用する提案がなされている (たとえば非特許文献 1 参照)。

【非特許文献1】C.Li et.al、"Selective Growth of 4H-SiC on 4H-SiC Substrates Using a High Temperature Mask"、Materials Science For um,Vol.457-460,p.185-188、2004年

【発明の開示】

【発明が解決しようとする課題】

【0005】

SiC半導体装置の製造工程においては、SiC層の一部の領域がエッチングにより除 去された上で、当該領域に上記SiCの選択成長が実施される場合がある。このような場 合、エッチングを実施するためのマスクを利用して選択成長を実施することができれば、 製造工程の簡略化が可能となる。しかしながら、SiCのエッチングガスとして一般的な CF4(四フッ化炭素)、CHF3(三フッ化メタン)、SF6(六フッ化硫黄)などの F(フッ素)を含むガスを用いたエッチングにおいては、SiCのエッチングレートとT aCのエッチングレートとの差が小さい。そのため、Fを含むガスを用いたエッチングに おける、TaCに対するSiCの選択比は小さく、TaCから構成されるマスク用いてS iCのエッチングを行なうことは容易ではない。その結果、上述のように、TaCは高融 点であり、かつSiCの核発生が起こりにくいという優れた特性を有するため、SiCの 選択成長のマスクを構成する素材として有望であるにもかかわらず、エッチングを実施す るためのマスクを利用して選択成長を実施するという工程が採用できないという問題点が あった。

30

[0006]

これに対し、まず、SiC上にTaC膜およびSiO₂(二酸化珪素)膜を順次形成し、TaC膜上のSiO₂膜をマスクとしてSiCのエッチングを行なった後、TaC膜をマスクとしてSiCの選択成長を実施する工程が採用され得る。しかしながら、このような工程を採用した場合、SiC半導体装置の製造工程が煩雑になるという問題点がある。 【0007】

そこで、本発明の目的は、TaCをSiCのエッチングを行なうためのマスクの素材と して採用可能とすることにより、製造工程を簡略化することが可能な半導体装置の製造方 法を提供することである。

【課題を解決するための手段】

10

20

【0008】

本発明に従った半導体装置の製造方法は、SiC部材を準備する工程と、SiC部材上 にTaC膜を形成する工程と、TaC膜をマスク形状に成形する工程と、マスク形状に成 形されたTaC膜をマスクとして用いて、SiC部材をエッチングする工程とを備えてい る。そして、SiC部材をエッチングする工程では、Fを含有するガスとOを含有するガ スとを含む混合ガスを用いたドライエッチングによりSiC部材がエッチングされる。 【0009】

本発明者は、Fを含有するガスを含むエッチングガスを用いたエッチングにおけるSi CおよびTaCのエッチングレートについて、詳細に検討を行なった。その結果、Fを含 有するガスを含むエッチングガスにO(酸素)を含むガスを添加することにより、SiC のエッチングレートの変化を抑制しつつ、TaCのエッチングレートを大幅に抑制可能で あることを見出した。すなわち、Fを含有するガスを含むエッチングガスを用いてSiC をエッチングする際、Oを含むガスを添加することにより、TaCに対するSiCの選択 比を向上させ、TaCをSiCのエッチングを行なうためのマスクの素材として採用可能 とすることができる。

[0010]

本発明の半導体装置の製造方法では、SiC部材をエッチングする工程において、Fを 含有するガスとOを含有するガスとを含む混合ガスを用いたドライエッチングによりSi C部材がエッチングされる。そのため、SiC半導体装置の製造工程において作製される SiC基板や基板上に形成されたSiC層などのSiC部材のエッチングを、TaCから 構成されるマスクを用いて実施することができる。その結果、本発明の半導体装置の製造 方法によれば、TaCをSiCのエッチングを行なうためのマスクの素材として採用可能 とすることにより、製造工程を簡略化することが可能な半導体装置の製造方法を提供する ことができる。また、本発明の半導体装置の製造方法は、TaC膜をマスク形状に成形す <u>る工程は、Fを含有するガスを含むエッチングガスを用いて、TaC膜を第1のエッチン</u> グレートでエッチングする工程と、当該第1のエッチングレートでエッチングする工程に おいて用いられるエッチングガスよりも、Oを含むガスの体積割合が高いエッチングガス を用いることにより、第1のエッチングレートよりも低い第2のエッチングレートでTa C膜をエッチングする工程とを含んでいる。

30

40

[0011]

ここで、エッチングレートとは、エッチングにおいて、エッチングされる部材の厚みの 単位時間あたりの減少量である。また、Fを含有するガスとしては、CF₄、CHF₃、 SF₆の他、C₄F₈、C₅F₈、C₄F₆などのC_×F_y系のガス、NF₃などが挙げ られる。さらに、Oを含有するガスとしては、O₂(酸素)の他、CO_×、NO_×などが 挙げられる。

【0012】

上記半導体装置の製造方法において好ましくは、上記ドライエッチングに用いられる混合ガスは、Oを含有するガスを体積割合で30%以上80%以下含んでいる。 【0013】

ドライエッチングに用いられる混合ガスに含まれるOを含有するガスの体積割合を30 50

%以上とすることにより、TaCに対するSiCの選択比を2以上とすることが可能とな り、TaCをSiCのエッチングを行なうためのマスクの素材として採用することが一層 容易となる。一方、ドライエッチングに用いられる混合ガスに含まれるOを含有するガス の体積割合を80%以下とすることにより、SiCのエッチングレートの低下を抑制する ことができる。

【0015】

上述のように、Fを含有するガスを含むエッチングガスを用いてTaCのエッチングを 行なう場合、Oを含むガスを添加することによりTaCのエッチングレートを抑制するこ とができる。上記TaC膜をマスク形状に成形する工程の構成によれば、まず、Oを含む ガスの体積割合が低いエッチングガスを用いることにより高いエッチングレートで効率的 にTaC膜のエッチングを行なう。その後、Oを含むガスの体積割合を上昇させたエッチ ングガスを用いることにより低いエッチングレートで高い形状精度を確保するようにTa C膜のエッチングを行なう。そして、所望の形状にTaC膜が成形された時点で、エッチ ングを終了する。これにより、TaC膜を高い形状精度で、かつ効率的に、マスク形状に 成形することができる。

[0016]

上記半導体装置の製造方法において好ましくは、 T a C 膜をマスク形状に成形する工程 における T a C 膜の膜厚は、 3 0 n m 以上である。

これにより、TaC膜が十分な厚みを有するマスクに成形され、当該マスクを用いてS ²⁰ iC部材をエッチングする工程において、比較的選択比の小さいエッチングガスを採用す ることが可能となり、SiCのエッチングに用いるエッチングガスの選択の幅が広くなる

[0018]

上記半導体装置の製造方法において好ましくは、上記SiC部材をエッチングする工程 よりも後に、SiC部材のエッチングにおいてマスクとして用いられたTaC膜をマスク として用いて、TaC膜から露出するSiC部材上にSiCをエピタキシャル成長させる 工程をさらに備えている。

【0019】

耐熱性が高く、SiCの核発生が起こりにくいTaC膜は、SiCの選択成長を行なう 30 ためのマスクとして好適である。上述のようにSiCのエッチングのマスクとして用いた TaC膜を利用して選択成長を実施することにより、SiC半導体の製造工程の簡略化が 可能となる。

【発明の効果】

[0020]

以上の説明から明らかなように、本発明の半導体装置の製造方法によれば、TaCをS iCのエッチングを行なうためのマスクの素材として採用可能とすることにより、半導体 装置の製造工程を簡略化することが可能となる。

【発明を実施するための最良の形態】

【0021】

40

10

以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一 または相当する部分には同一の参照番号を付しその説明は繰返さない。

【0022】 (実施の形態1)

図1は、本発明の一実施の形態である実施の形態1の半導体装置としてのMOSFET (Metal Oxide Semiconductor Field Effect Transistor;酸化膜電界効果トランジスタ)の構成を示す概略断面図である。 図1を参照して、本発明の実施の形態1における半導体装置であるMOSFETの構成を 説明する。

[0023]

図1を参照して、本実施の形態におけるMOSFET1は、SiC基板11と、n型S iC層12と、一対のpボディ13と、nソース領域14と、nドレイン領域15とを備 えている。SiC基板11は、導電型がn型(第1導電型)の4H-SiCからなってい る。n型SiC層12は、SiC基板11上に形成されており、導電型がn型のSiCか らなるエピタキシャル層である。一対のpボディ13は、導電型がp型(第2導電型)の SiCからなるエピタキシャル層であり、n型SiC層12においてSiC基板11側の 主面である第1の主面12Aとは反対側の主面である第2の主面12Bを含む領域を挟ん で互いに対向するように形成されている。nソース領域14およびnドレイン領域15は 、一対のpボディ13においてSiC基板11側の面である第1面13Aとは反対側の面 である第2面13Bを含む領域に形成され、導電型がn型のSiCからなっている。 【0024】

(5)

さらに、図1を参照して、MOSFET1は、ゲート酸化膜16と、ソース電極17A と、ゲート電極17Bと、ドレイン電極17Cと、ソース配線18Aと、ゲート配線18 Bと、ドレイン配線18Cと、パシベーション膜19とを備えている。ゲート酸化膜16 は、n型SiC層12の第2の主面12Bおよび一対のpボディ13の第2面13Bに接 触し、かつnソース領域14の上部表面からnドレイン領域15の上部表面にまで延在す るように形成されている。導電体からなるソース電極17Aは、一対のpボディ13のう ちー方のpボディ131においてSiC基板11側の面である第1面131Aとは反対側 の面である第2面131Bのうちnソース領域14が形成された領域に接触するように配 置されている。

[0025]

導電体からなるゲート電極17Bは、n型SiC層12の第2の主面12B上にゲート 酸化膜16を挟んで配置され、一方のpボディ131の第2面131Bにおいてnソース 領域14が形成された領域から他方のpボディ132の第2面132Bにおいてnドレイ ン領域15が形成された領域にまで延在している。導電体からなるドレイン電極17Cは 、一対のpボディ13のうち他方のpボディ132においてSiC基板11側の面である 第1面132Aとは反対側の面である第2面132Bのうちnドレイン領域15が形成さ れた領域に接触するように配置されている。

【0026】

さらに、導電体からなるソース配線18A、ゲート配線18Bおよびドレイン配線18 3 Cは、それぞれソース電極17A、ゲート電極17Bおよびドレイン電極17Cに接触す るようにソース電極17A、ゲート電極17Bおよびドレイン電極17C上に配置されて いる。また、絶縁体からなるパシベーション膜19は、ソース配線18A、ゲート配線1 8B、ドレイン配線18Cおよびゲート電極17Bを取り囲むように形成されている。 【0027】

次に、MOSFET1の動作について説明する。図1を参照して、ゲート電極17Bの 電圧が0Vの状態すなわちオフ状態では、ゲート酸化膜16の直下に位置するnソース領 域14とnドレイン領域15との間に逆バイアスとなるpn接合が形成され、非導通状態 となる。一方、ゲート電極17Bに正の電圧を印加していくと、pボディ13のゲート酸 化膜16と接触する付近の領域であるチャネル領域13Cにおいて、反転層が形成される 。その結果、nソース領域14とnドレイン領域15とが電気的に接続され、nソース領 域14とnドレイン領域15との間に電流が流れる。

【0028】

次に、本発明に従った半導体装置の製造方法の一実施の形態である実施の形態1におけるMOSFETの製造方法について説明する。図2は、実施の形態1におけるMOSFE Tの製造方法の概略を示す流れ図である。また、図3~図8は、実施の形態1におけるM OSFETの製造方法を説明するための概略断面図である。

【0029】

図 2 を参照して、実施の形態 1 における M O S F E T の製造方法においては、まず、工程(S 1 0)において、基板準備工程が実施される。具体的には、図 3 を参照して、4 H 50

10

20



 SiCからなり、n型不純物(導電型がn型である不純物)を含むことにより導電型が n型(第1導電型)となっているSiC基板11が準備される。このSiC基板11は、 たとえばn型不純物であるNなどを1×10¹⁸/cm³~1×10²⁰/cm³程度の 濃度で含み、300~500µm程度の厚みを有している。
 【0030】

(6)

次に、図2を参照して、工程(S20)として、n型SiC層形成工程が実施される。 具体的には、図3を参照して、工程(S10)において準備されたSiC基板11の一方 の主面上に、SiCからなり、n型不純物を含むことにより導電型がn型となっているn 型SiC層12がエピタキシャル成長により形成される。このn型SiC層12は、n型 不純物であるNなどを1×10¹⁴~1×10¹⁸/cm³程度の濃度、たとえば1×1 0¹⁶/cm³含み、1~200µm程度の厚み、たとえば10µmの厚みを有している 。上記SiC基板11上に形成されたn型SiC層12はSiC部材を構成し、上記工程 (S10)および(S20)はSiC部材を準備するSiC部材準備工程を構成する。 【0031】

次に、図2を参照して、工程(S30)として、n型SiC層12上にTaC膜を形成 するTaC膜形成工程が実施される。具体的には、図4を参照して、n型SiC層12上 に、TaCからなるTaC膜81がPVD(Physical Vapor Depos ition;物理蒸着法)、たとえばスパッタリングにより形成される。TaC膜81の 厚みは、30nm以上1000nm以下、たとえば250nm程度である。 【0032】

次に、図2を参照して、工程(S40)として、TaC膜81をマスク形状に成形する TaCマスク形成工程が実施される。具体的には、図4および図5を参照して、まず、工 程(S30)において形成されたTaC膜81上にレジスト91が塗布される。その後、 露光および現像が行なわれることにより、所望のpボディ13の形状に応じた開口を有す るマスクパターンが形成される。そして、マスクパターンが形成されたレジスト91がマ スクとして用いられて、TaC膜81がエッチングされる。TaC膜81のエッチングは 、たとえばICP-RIE(Inductive Coupled Plasma-Re active Ion Etching;誘導結合プラズマ-反応性イオンエッチング) により実施することができる。ICP-RIEは、たとえばアンテナパワー:400W、 バイアス:20W、圧力:0.6Paで、エッチングガスであるSF。ガスを50scc mの流量でエッチング装置内に流入させる条件下にて実施することができる。これにより 、TaC膜81が所望のpボディ13の形状に応じた開口を有するマスクパターンに成形

【0033】

この工程(S40)においては、エッチング装置内には、不純物を除いて酸素(O₂) を含まないSF₆が供給されていてもよいし、体積分率で90%以下のO₂を含むSF₆ とO₂との混合ガスが供給されてもよい。また、工程(S40)は、レジスト91にマス クパターンを形成する工程が実施された後、図2に示すように、不純物を除いてO₂を含 まないSF₆がエッチング装置内に供給されて高いエッチングレートでTaC膜81がエ ッチングされる高レートエッチング工程と、高レートエッチング工程の後に、SF₆とO 2との混合ガスがエッチング装置内に供給されて高レートエッチング工程よりも低いエッ チングレートでTaC膜81がエッチングされる低レートエッチング工程とを含んでいて もよい。

【0034】

SF₆、CF₄、CHF₃などのガスを用いてTaCのエッチングを行なう場合、O₂ ガスを添加することによりTaCのエッチングレートを抑制することができる。上述のよ うに、まず、O₂ガスが不純物を除いて含まれないSF₆を用いることにより高いエッチ ングレートで効率的にTaC膜のエッチングを行ない、その後、SF₆とO₂との混合ガ スを用いることにより低いエッチングレートで高い形状精度を確保するようにTaC膜の エッチングを行なうことにより、TaC膜81を高い形状精度で、かつ効率的に、マスク 10

20

形状に成形することができる。

【0035】

次に、図2を参照して、工程(S50)として、マスク形状に成形されたTaC膜81 をマスクとして用いて、SiC基板11上に形成されたn型SiC層(SiC部材)12 をエッチングするn型SiC層エッチング工程が実施される。具体的には、図5および図 6を参照して、レジスト91が除去された後、工程(S40)においてマスク形状に成形 されたTaC膜81がマスクとして用いられて、所望のpボディ13を形成すべきn型S iC層12の領域がエッチングにより除去される。工程(S50)において除去されるn 型SiC層12の厚みは、たとえば0.3µm以上2µm以下、より具体的には0.8µ m程度である。

(7)

【0036】

n型SiC層12のエッチングは、たとえばICP-RIEにより実施することができる。ICP-RIEは、たとえばアンテナパワー:400W、バイアス:20W、圧力: 0.6Paで、エッチングガスであるSF。ガスおよびO2ガスをそれぞれ50sccm の流量でエッチング装置内に流入させる条件下にて実施することができる。すなわち、工 程(S50)では、SF。ガスとO2ガスとを含む混合ガスを用いたドライエッチングに よりn型SiC層12がエッチングされる。

【0037】

ここで、エッチング装置内におけるSF₆ガスとO₂ガスとを含む混合ガスは、O₂ガ スを体積割合で30%以上80%以下、具体的には50%程度含んでいる。その結果、工 程(S50)のエッチングにおけるTaCに対するSiCの選択比は約5となっている。 そのため、上述のように、TaC膜81の厚みが0.25μmであり、工程(S50)に おいてn型SiC層12が0.8μmエッチングされた場合、マスクとして使用されたT aC膜81は、工程(S50)完了後も約0.1μmの厚みで残存している。 【0038】

次に、図2を参照して、工程(S60)として、工程(S50)においてn型SiC層 12をエッチングするためのマスクとして用いられたTaC膜81をマスクとして用いて 、TaC膜81から露出するn型SiC層12上にSiCをエピタキシャル成長させる選 択成長工程が実施される。具体的には、図6および図7を参照して、TaC膜81から露 出するn型SiC層12上に、p型不純物を含有することにより導電型がp型(第2導電 型)となっているSiCからなる一対のpボディ13(一方のpボディ131および他方 のpボディ132)が、エピタキシャル成長により形成される。その結果、工程(S50)において除去されたn型SiC層12の領域が、一対のpボディ13により充填される 。一対のpボディ13は、p型不純物として、A1,Bなどを1×10¹⁵/cm³以上 1×10¹⁹/cm³以下の濃度、たとえば1×10¹⁸/cm³含んでいる。 【0039】

次に、図2を参照して、工程(S70)として、工程(S60)において形成された一 対のpボディ13のそれぞれにn型不純物が導入されることにより、nソース領域14お よびnドレイン領域15が形成されるn型不純物導入工程が実施される。具体的には、図 7、図8および図1を参照して、まず図7のTaC膜81が、たとえばフッ硝酸を用いて 図8のように除去された上で、図1に示すnソース領域14およびnドレイン領域15が 、一方のpボディ131の第2面131Bおよび他方のpボディ132の第2面132B を含む領域に、たとえばイオン注入により形成される。

[0040]

次に、図2を参照して、工程(S80)として、工程(S70)までの工程が完了して 形成されたSiCからなる部材が、1400 以上1900 以下の温度に加熱される活 性化アニール工程が実施される。これにより、当該部材に含まれるn型不純物およびp型 不純物が活性化する。さらに、工程(S90)として、ゲート酸化膜が形成されるゲート 酸化膜形成工程が実施される。具体的には、図1を参照して、まず、pボディ13、nソ ース領域14およびnドレイン領域15の上部表面が露出するn型SiC層12の第20 10

20

30

主面12Bが熱酸化されることにより、第2の主面12Bを含む領域に熱酸化膜が形成される。その後、形成された熱酸化膜のうちnソース領域14の上部表面からnドレイン領域15の上部表面にまで延在する領域が残存するように、たとえばフォトリソグラフィーおよびエッチングにより熱酸化膜の一部が除去される。これにより、ゲート酸化膜16が 形成される。

【0041】

次に、図2を参照して、工程(S100)として、nソース領域14およびnドレイン 領域15上にnソース領域14およびnドレイン領域15に接触し、nソース領域14お よびnドレイン領域15にオーミック接触可能な導電体からなるオーミック電極としての ソース電極17Aおよびドレイン電極17Cが形成されるオーミック電極形成工程が実施 される。具体的には、図1を参照して、nソース領域14上に、nソース領域14とオー ミック接触可能な導電体、たとえばNi(ニッケル)などからなるソース電極17Aが蒸 着等により形成されるとともに、nドレイン領域15上に、nドレイン領域15とオーミ ック接触可能な導電体、たとえばNiなどからなるドレイン電極17Cが蒸着等により形 成される。

【0042】

次に、図2を参照して、工程(S110)において、ゲート酸化膜16上に、ゲート酸 化膜16に接触するようにゲート電極が形成されるゲート電極形成工程が実施される。具 体的には、図1を参照して、導電体からなり、ゲート酸化膜16を挟んでnソース領域1 4の上部表面上からnドレイン領域15の上部表面上にまで延在するゲート電極17Bが 蒸着等により形成される。

【0043】

次に、図2および図1を参照して、工程(S120)において、ソース電極17A、ゲート電極17Bおよびドレイン電極17C上にA1(アルミニウム)などの金属からなる ボンディングの容易な配線としてのソース配線18A、ゲート配線18Bおよびドレイン 配線18Cが形成される配線形成工程が実施される。そして、図2および図1を参照して 、工程(S130)において、ソース配線18A、ゲート配線18B、ドレイン配線18 Cおよびゲート電極17Bを取り囲むように、絶縁体からなるパシベーション膜19が形 成されるパシベーション工程が実施される。以上の工程により、本実施の形態におけるM OSFET1が完成する。

[0044]

本実施の形態におけるMOSFET1の製造方法においては、工程(S50)において 、SF₆ガスとO₂ガスとを含む混合ガスを用いたドライエッチングによりn型SiC層 がエッチングされる。そのため、MOSFET1の製造工程において作製されるn型Si C層12のエッチングを、TaC膜81からなるマスクを用いて実施することができる。 その結果、本実施の形態におけるMOSFET1の製造方法によれば、TaCをSiCの エッチングを行なうためのマスクの素材として採用することにより、MOSFET1の製 造工程を簡略化することが可能となっている。

【0045】

(実施の形態2)

次に、本発明の一実施の形態である実施の形態2における半導体装置について説明する 。図9は、実施の形態2におけるJFET(Junction Field Effec t Transistor;接合型電界効果トランジスタ)の構成を示す概略断面図であ る。

[0046]

図9を参照して、実施の形態2における半導体装置としてのJFET3は、SiC基板 31と、SiC基板31上に形成された第1p型SiC層32と、第1p型SiC層32 上に形成されたn型SiC層33と、n型SiC層33上に形成された第2p型SiC層 34とを備えている。SiC基板31は、導電型がn型(第1導電型)の4H-SiCか らなっている。第1p型SiC層32および第2p型SiC層34は、導電型がp型(第 10



2 導電型)のSiCからなるエピタキシャル層である。 n 型SiC層33は、導電型が n 型のSiCからなるエピタキシャル層である。

(9)

【0047】

さらにJFET3は、第2p型SiC層34を厚み方向に貫通し、n型SiC層33の 内部にまで延在するように形成されたnソース領域35、pゲート領域36およびnドレ イン領域37を備えている。すなわち、nソース領域35、pゲート領域36およびnド レイン領域37の底部は、第1p型SiC層32の上部表面(第1p型SiC層32とn 型SiC層33との境界部)から間隔を隔てて配置されている。nソース領域35および nドレイン領域37は、n型SiC層33よりも高濃度のn型不純物を含み、導電型がn 型のSiCからなるエピタキシャル層である。pゲート領域36は、第2p型SiC層3 4よりも高濃度のp型不純物を含み、導電型がp型のSiCからなるエピタキシャル層で ある。

【0048】

さらに、 n ソース領域35、 p ゲート領域36および n ドレイン領域37上には、 n ソ ース領域35、 p ゲート領域36および n ドレイン領域37の上部表面に接触するように 、 ソース電極41A、ゲート電極41Bおよびドレイン電極41Cが形成されている。ソ ース電極41A、ゲート電極41Bおよびドレイン電極41Cは、金属などの導電体から なっている。そして、各電極41A、41B、41Cの間には酸化膜38が形成されてい る。これにより、隣り合う各電極41A、41B、41Cの間が絶縁されている。 【0049】

ソース電極41A、ゲート電極41Bおよびドレイン電極41C上には、ソース電極4 1A、ゲート電極41Bおよびドレイン電極41Cの上部表面に接触するように、ソース 配線42A、ゲート配線42Bおよびドレイン配線42Cが形成されている。ソース配線 42A、ゲート配線42Bおよびドレイン配線42Cは、金属などの導電体からなってい る。そして、ソース配線42A、ゲート配線42Bおよびドレイン配線42Cを取り囲む ように、絶縁体からなるパシベーション膜43が形成されている。

【 0 0 5 0 】

次に、JFET3の動作について説明する。図9を参照して、ゲート電極41Bの電圧が0Vの状態では、n型SiC層33において、pゲート領域36と第1p型SiC層3 2とで挟まれた領域(チャネル領域)は完全には空乏化されておらず、nソース領域35 とnドレイン領域37とはチャネル領域を介して電気的に接続された状態となっている。 そのため、nソース領域35からnドレイン領域37に向かって電子が移動することにより電流が流れる。

【0051】

一方、ゲート電極41Bに負の電圧を印加していくと、上述のチャネル領域の空乏化が 進行し、nソース領域35とnドレイン領域37とは電気的に遮断された状態となる。そ のため、nソース領域35からnドレイン領域37に向かって電子が移動することができ ず、電流は流れない。

[0052]

次に、本発明に従った半導体装置の製造方法の一実施の形態である実施の形態2におけ 40 る」FETの製造方法について説明する。図10は、実施の形態2におけるJFETの製 造方法の概略を示す流れ図である。また、図11~図21は、実施の形態2におけるJF ETの製造方法を説明するための概略断面図である。

【0053】

図10を参照して、実施の形態2におけるJFETの製造方法においては、まず、工程 (S210)において、基板準備工程が実施される。具体的には、図11を参照して、実 施の形態1の工程(S10)と同様に、4H - SiCからなり、n型不純物を含むことに より導電型がn型となっているSiC基板31が準備される。

【0054】

次に、図10を参照して、工程(S220)として、第1p型SiC層形成工程が実施 ⁵⁰

される。具体的には、図11を参照して、工程(S210)において準備されたSiC基 板31の一方の主面上に、SiCからなり、p型不純物を含むことにより導電型がp型と なっている第1p型SiC層32がエピタキシャル成長により形成される。この第1p型 SiC層32は、p型不純物であるA1,Bなどを1×10¹⁵~1×10¹⁸/cm³ 程度の濃度、たとえば1×10¹⁶/cm³含み、2~50μm程度の厚み、たとえば1 0μmの厚みを有している。

【0055】

次に、図10を参照して、工程(S230)として、 n 型SiC層形成工程が実施され る。具体的には、図11を参照して、工程(S220)において形成された第1p型Si C層32上に、SiCからなり、 n 型不純物を含むことにより導電型が n 型となっている n 型SiC層33がエピタキシャル成長により形成される。この n 型SiC層33は、 n 型不純物であるNなどを1×10¹⁶~2×10¹⁸/cm³程度の濃度、たとえば2× 10¹⁷/cm³含み、0.1~1.5µm程度の厚み、たとえば0.4µmの厚みを有 している。

【0056】

次に、図10を参照して、工程(S240)として、第2p型SiC層形成工程が実施 される。具体的には、図11を参照して、工程(S230)において形成されたn型Si C層33上に、SiCからなり、p型不純物を含むことにより導電型がp型となっている 第2p型SiC層34がエピタキシャル成長により形成される。この第2p型SiC層3 4は、p型不純物であるA1,Bなどを1×10¹⁶~2×10¹⁸/cm³程度の濃度 、たとえば2×10¹⁷/cm³含み、0.1~1µm程度の厚み、たとえば0.2µm の厚みを有している。上記SiC基板31上に形成されたn型SiC層33および第2p 型SiC層34はSiC部材を構成し、上記工程(S210)~(S240)はSiC部 材を準備するSiC部材準備工程を構成する。

【0057】

次に、図10を参照して、工程(S250)として、第2p型SiC層34上にTaC 膜を形成するTaC膜形成工程が実施される。具体的には、図12を参照して、第2p型 SiC層34上に、TaCからなるTaC膜81がPVD、たとえばスパッタリングによ り形成される。TaC膜81の厚みは、30nm以上1000nm以下、たとえば200 nm程度である。

【0058】

次に、図2を参照して、工程(S260)として、TaC膜81をマスク形状に成形す るTaCマスク形成工程が実施される。具体的には、図12および図13を参照して、ま ず、工程(S250)において形成されたTaC膜81上にレジスト91が塗布される。 その後、露光および現像が行なわれることにより、所望のnソース領域35およびnドレ イン領域37の形状に応じた開口を有するマスクパターンが形成される。そして、マスク パターンが形成されたレジスト91がマスクとして用いられて、TaC膜81がエッチン グされる。TaC膜81のエッチングは、実施の形態1の工程(S40)と同様に実施す ることができる。これにより、TaC膜81が所望のnソース領域35およびnドレイン 領域37の形状に応じた開口を有するマスクパターンに成形される。

【0059】

次に、図10を参照して、工程(S270)として、マスク形状に成形されたTaC膜 81をマスクとして用いて、SiC基板31上に形成されたn型SiC層33および第2 p型SiC層34(SiC部材)をエッチングするSiC層エッチング工程が実施される 。具体的には、図13および図14を参照して、工程(S270)においては、レジスト 91が除去された後、工程(S260)においてマスク形状に成形されたTaC膜81が マスクとして用いられて、所望のnソース領域35およびnドレイン領域37を形成すべ きn型SiC層33および第2p型SiC層34の領域がエッチングにより除去される。 工程(S270)において除去されるn型SiC層33および第2p型SiC層34の厚 みは、p型SiC層34の厚み+0.05µm以上、p型SiC層34の厚み+n型Si 10

C層33の厚み-0.05µm程度である。その結果、当該除去される領域は第2p型S i C 層 3 4 を厚み方向に貫通し、 n 型 S i C 層 3 3 の内部にまで延在する。 n 型 S i C 層 33および第2p型SiC層34のエッチングは、実施の形態1の工程(S50)と同様 の条件下で実施することができる。

(11)

[0060]

次に、図10を参照して、工程(S280)として、工程(S270)においてn型S i C 層 3 3 および第 2 p 型 S i C 層 3 4 をエッチングするためのマスクとして用いられた T a C 膜 8 1 をマスクとして用いて、 T a C 膜 8 1 から露出する n 型 S i C 層 3 3 上に高 濃度のn型不純物を含むSiCをエピタキシャル成長させるn^領域選択成長工程が実施 される。具体的には、図14および図15を参照して、TaC膜81から露出するn型S i C 層 3 3 上に、高濃度の n 型不純物を含有することにより導電型が n 型となっている S iCからなるnソース領域35およびnドレイン領域37が、エピタキシャル成長により 形成される。その結果、工程(S270)において除去された一対のn型SiC層33お よび第2 p 型 S i C 層 3 4 の領域のうち一方の領域が n ソース領域 3 5 により、他方の領 域がnドレイン領域37により充填される。nソース領域35およびnドレイン領域37 は、 n 型不純物として、 N , P , A s などを 1 × 1 0 ^{1 8} / c m ³ 以上 1 × 1 0 ^{2 1} / c m³以下の濃度、たとえば1×10¹⁹/cm³含んでいる。

[0061]

次に、図10を参照して、工程(S290)として、第2p型SiC層34上にTaC 20 膜を再度形成するTaC膜再形成工程が実施される。具体的には、図115~図17を参 照して、工程(S280)においてマスクとして用いられた図15に示すTaC膜81が 、たとえばフッ硝酸を用いて図16のように除去された後、図17のように、TaC膜8 1が、工程(S250)の場合と同様の手順で再度形成される。

[0062]

次に、図10を参照して、工程(S300)として、再形成されたTaC膜81をマス ク形状に成形するTaCマスク再形成工程が実施される。具体的には、図17および図1 8を参照して、まず、工程(S290)において形成されたTaC膜81上にレジストが 塗布される。その後、露光および現像が行なわれることにより、所望のpゲート領域36 の形状に応じた開口を有するマスクパターンが形成される。そして、マスクパターンが形 成されたレジストがマスクとして用いられて、TaC膜81がエッチングされる。TaC 膜81のエッチングは、実施の形態1の工程(S40)と同様に実施することができる。 これにより、TaC膜81が所望のpゲート領域36の形状に応じた開口を有するマスク パターンに成形される。

[0063]

次に、図10を参照して、工程(S310)として、マスク形状に成形されたTaC膜 8 1 をマスクとして用いて、 n ソース領域 3 5 および n ドレイン領域 3 7 が形成された n 型 S i C 層 3 3 および第 2 p 型 S i C 層 3 4 (S i C 部材) をエッチングする第 2 の S i C層エッチング工程が実施される。具体的には、図18および図19を参照して、工程(S300)においてマスク形状に成形された TaC 膜 81 がマスクとして用いられて、所 望のpゲート領域36を形成すべきn型SiC層33および第2p型SiC層34の領域 がエッチングにより除去される。工程(S310)において除去されるn型SiC層33 および第2p型SiC層34の厚みは、p型SiC層34の厚み+0.05µm以上、p 型SiC層34の厚み+n型SiC層33の厚み-0.05μm程度である。その結果、 当該除去される領域は第2p型SiC層34を厚み方向に貫通し、n型SiC層33の内 部にまで延在する。n型SiC層33および第2p型SiC層34のエッチングは、実施 の形態1の工程(S50)と同様の条件下で実施することができる。

[0064]

次に、図10を参照して、工程(S320)として、工程(S310)においてn型S i C 層 3 3 および第 2 p 型 S i C 層 3 4 をエッチングするためのマスクとして用いられた T a C 膜 8 1 をマスクとして用いて、 T a C 膜 8 1 から露出する n 型 S i C 層 3 3 上に高

10

30

濃度の p 型不純物を含む S i Cをエピタキシャル成長させる p⁺領域選択成長工程が実施 される。具体的には、図19および図20を参照して、TaC膜81から露出する n 型S i C 層 33上に、高濃度の p 型不純物を含有することにより導電型が p 型となっている S i C からなる p ゲート領域36が、エピタキシャル成長により形成される。その結果、工 程(S310)において除去された n 型 S i C 層 33および第2p型 S i C 層 34の領域 が、 p ゲート領域36により充填される。 p ゲート領域36は、 p 型不純物として、A1 、 B などを1×10¹⁷/cm³以上2×10²⁰/cm³以下の濃度、たとえば1×1 0¹⁸/cm³含んでいる。

【0065】

次に、図10、図20および図21を参照して、工程(S330)として、工程(S3 10 20)までの工程が完了して形成された図20に示すSiCからなる部材から、図21に 示すようにTaC膜81が除去された上で、当該部材が1400 以上1900 以下の 温度に加熱される活性化アニール工程が実施される。これにより、当該部材に含まれるn 型不純物およびp型不純物が活性化する。さらに、工程(S340)として、酸化膜が形 成される酸化膜形成工程が実施される。具体的には、図9を参照して、nソース領域35 、pゲート領域36およびnドレイン領域37の上部表面が露出する第2p型SiC層3 4の上部表面上に酸化膜38が形成される。この酸化膜38は、たとえば熱酸化、CVD (Chemical Vapor Deposition;化学蒸着法)などにより形成 することができる。

[0066]

次に、図10を参照して、工程(S350)として、nソース領域35、pゲート領域 36およびnドレイン領域37上に、nソース領域35、pゲート領域36およびnドレ イン領域37に接触し、少なくともnソース領域35およびnドレイン領域37にオーミ ック接触可能な導電体、たとえばNiなどからなるソース電極41A、ゲート電極41B およびドレイン電極41Cが形成される電極形成工程が実施される。 【0067】

この電極形成工程は、たとえば以下のように実施することができる。まず、酸化膜38 上にフォトリソグラフィーにより所望のソース電極41A、ゲート電極41Bおよびドレ イン電極41Cの形状に応じた開口を有するレジスト膜が形成される。そして、これをマ スクとして用いて、たとえばRIEにより酸化膜38の一部が除去される。その後、ソー ス電極41A、ゲート電極41Bおよびドレイン電極41Cを構成するNiなどの金属が 、レジスト膜上から酸化膜38に形成された開口の内部にまで蒸着されて金属膜が形成さ れる。その後、レジスト膜が除去されることにより酸化膜38上の金属膜が除去(リフト オフ)されて、上記開口の内部に残存する金属膜によりソース電極41A、ゲート電極4 1Bおよびドレイン電極41Cが形成される。

【0068】

次に、図10および図9を参照して、工程(S360)において、ソース電極41A、 ゲート電極41Bおよびドレイン電極41C上にボンディングの容易なA1などの金属か らなる配線としてのソース配線42A、ゲート配線42Bおよびドレイン配線42Cが形 成される配線形成工程が実施される。そして、図10および図9を参照して、工程(S3 70)において、ソース配線42A、ゲート配線42Bおよびドレイン配線42Cを取り 囲むように絶縁体からなるパシベーション膜43が形成されるパシベーション工程が実施 される。以上の工程により、本実施の形態におけるJFET3が完成する。 【0069】

本実施の形態におけるJFET3の製造方法においては、工程(S270)および(S 310)において、SF₆ガスとO₂ガスとを含む混合ガスを用いたドライエッチングに よりSiC層がエッチングされる。そのため、JFET3の製造工程において作製される n型SiC層33および第2p型SiC層34のエッチングを、TaC膜81からなるマ スクを用いて実施することができる。その結果、本実施の形態におけるJFET3の製造 方法によれば、TaCをSiCのエッチングを行なうためのマスクの素材として採用する 20

30

なお、上記実施の形態においては、本発明の半導体装置の製造方法において準備される SiC部材として、SiC基板上に形成されたエピタキシャル層について説明したが、本 発明のSiC部材はこれに限られず、たとえばSiC基板であってもよい。 【0071】

(13)

また、上述のように、本発明の半導体装置の製造方法は、特にSiC部材のエッチング においてTaCを素材とするマスクを採用可能とする点に特徴を有するものである。した がって、上記実施の形態においては、製造される半導体装置がMOSFETである場合お よびJFETである場合について説明したが、本発明の半導体装置の製造方法により製造 可能な半導体装置はこれに限られない。本発明の半導体装置の製造方法は、pnダイオー ドや、バイポーラトランジスタ、IGBT(Insulated Gate Bipol ar Transistor;絶縁ゲートバイポーラトランジスタ)などの本体部分や、 ショットキーダイオード、pnダイオード、バイポーラトランジスタ、IGBTなどのガ ードリングなどの耐圧保持構造を含む種々の半導体装置の製造方法に適用することができ る。

【実施例1】

【0072】

以下、本発明の実施例1について説明する。Fを含有するガスを含むエッチングガスに より、TaC膜をマスクとして用いてSiCをドライエッチングする場合における、当該 20 エッチングガス中のOを含有するガスの体積割合と、SiCのエッチングレートおよびT aCに対するSiCの選択比との関係を調査する試験を行なった。試験の手順は以下のと おりである。

【0073】

はじめに、SiC基板を準備し、当該SiC基板上にTaC膜を形成した。TaC膜の 膜厚は0.3µmとした。次に、TaC膜上にレジストを塗布した後、フォトリソグラフ ィーによりパターニングを行ない、当該レジストをマスクとしてTaC膜をエッチングし た。TaC膜のエッチングには、エッチングガスとしてSF。を使用した。さらに、Fを 含有するガスであるSF。とOを含有するガスであるO2との混合ガスをエッチングガス として用いて、SiC基板のエッチングを行なった。SiC基板のエッチングは、ICP - RIEを用い、パワー400W、バイアス20W、SF。のエッチング装置内への流量 50sccm、圧力0.6Paの条件を固定した上で、O2のエッチング装置内への流量 を変化させる条件で行なった。

【0074】

そして、O2のエッチング装置内への流量の変化により変化した混合ガス中のO2の各体積割合における、SiCのエッチングレートおよびTaCに対するSiCの選択比を調査した。

[0075]

次に、本実施例の試験結果について説明する。図22は、実施例1の試験結果を示す図 である。図22において、丸印はTaCに対するSiCの選択比、三角印はSiCのエッ チングレートである。また、図22において、横軸は混合ガス中のO2の体積割合、左側 縦軸はSiCのエッチングレート、右側縦軸はTaCに対するSiCの選択比である。こ こで、SiCのエッチングレートは、1分間あたりのSiC基板の厚みの減少量を表して いる。また、TaCに対するSiCの選択比は、単位時間あたりのTaC膜の厚みの減少 量に対するSiC基板の厚みの減少量の比を表している。

【0076】

図22を参照して、混合ガス中のO2の体積割合が増加するに従って、TaCに対する SiCの選択比が大きくなる傾向が確認される。これに対し、混合ガス中のO2の体積割 合が増加しても、SiCのエッチングレートの変化は比較的小さい。このことから、Fを 含有するガスであるSF6にOを含有するガスであるO2を混合することにより、SiC 10

30

のエッチングレートにほとんど影響を与えることなく、TaCに対するSiCの選択比を 上昇させることが可能であることが確認された。 【0077】

さらに、図22を参照して、酸素の体積割合が80%を超えるとTaCに対するSiC の選択比の上昇が飽和するとともに、SiCのエッチングレートが低下し始める。このこ とから、酸素の体積割合は80%以下とすることが好ましいといえる。また、SiCのエ ッチングマスクとしてTaCを使用するためには、上記選択比が2以上であることが好ま しい。このことから、図22を参照して、酸素の体積割合は30%以上とすることが好ま しいといえる。さらに、図22から、酸素の体積割合を50%以上とすることで選択比が 大幅に上昇し、SiCのエッチングマスクとしてTaCを使用することが一層容易となる ことがわかる。したがって、上記混合ガス中における酸素の体積割合は50%以上とする ことが好ましい。

10

今回開示された実施の形態および実施例はすべての点で例示であって、制限的なもので はないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲 によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれ ることが意図される。

【産業上の利用可能性】

【0079】

[0078]

本発明の半導体装置の製造方法は、TaC膜をマスクとして用いる半導体装置の製造方 20 法に特に有利に適用され得る。

【図面の簡単な説明】

[0080]

【図1】実施の形態1のMOSFETの構成を示す概略断面図である。

【図2】実施の形態1におけるMOSFETの製造方法の概略を示す流れ図である。

【図3】実施の形態1におけるMOSFETの製造方法を説明するための概略断面図である。

【図4】実施の形態1におけるMOSFETの製造方法を説明するための概略断面図である。

【図 5】実施の形態 1 における M O S F E T の製造方法を説明するための概略断面図であ ³⁰ る。

【図 6】実施の形態 1 における M O S F E T の製造方法を説明するための概略断面図である。

【図7】実施の形態1におけるMOSFETの製造方法を説明するための概略断面図である。

【図 8 】実施の形態 1 における M O S F E T の製造方法を説明するための概略断面図であ る。

【図9】実施の形態2におけるJFETの構成を示す概略断面図である。

【図10】実施の形態2におけるJFETの製造方法の概略を示す流れ図である。

【図11】実施の形態2におけるJFETの製造方法を説明するための概略断面図である
 【図12】実施の形態2におけるJFETの製造方法を説明するための概略断面図である。
 【図13】実施の形態2におけるJFETの製造方法を説明するための概略断面図である。
 【図14】実施の形態2におけるJFETの製造方法を説明するための概略断面図である

【図15】実施の形態2におけるJFETの製造方法を説明するための概略断面図である

【図16】実施の形態2におけるJFETの製造方法を説明するための概略断面図である 50

【図17】実施の形態2におけるJFETの製造方法を説明するための概略断面図である。
 【図18】実施の形態2におけるJFETの製造方法を説明するための概略断面図である。
 【図20】実施の形態2におけるJFETの製造方法を説明するための概略断面図である。
 【図20】実施の形態2におけるJFETの製造方法を説明するための概略断面図である。
 【図21】実施の形態2におけるJFETの製造方法を説明するための概略断面図である。
 【図221】実施の形態2におけるJFETの製造方法を説明するための概略断面図である。
 【図221】実施の形態2におけるJFETの製造方法を説明するための概略断面図である。
 【図221】実施の形態2におけるJFETの製造方法を説明するための概略断面図である。
 【図221】実施の形態2におけるJFETの製造方法を説明するための概略断面図である。
 【図221】実施の形態2におけるJFETの製造方法を説明するための概略断面図である。
 【図221】実施の形態2におけるJFETの製造方法を説明するための概略断面図である。
 【図221】実施の形態2におけるJFETの製造方法を説明するための概略断面図である。

2 A 第1の主面、12B 第2の主面、13 pボディ、13A 第1面、13B 第
2 面、13C チャネル領域、131 一方のpボディ、131A,132A 第1面、
1 31B,132B 第2面、132 他方のpボディ、14,35 nソース領域、1
5,37 nドレイン領域、16 ゲート酸化膜、17A,41A ソース電極、17B,41B ゲート電極、17C,41C ドレイン電極、18A,42A ソース配線、
1 8 B,42B ゲート配線、18C,42C ドレイン配線、19,43 パシベーション膜、32 第1p型SiC層、33 n型SiC層、34 第2p型SiC層、36 pゲート領域、38 酸化膜、81 TaC膜、91 レジスト。

【図1】











【図4】



【図5】









【図8】



【図9】



【図10】



【図11】



【図12】





【図14】











【図18】













フロントページの続き

- (74)代理人 100111246 弁理士 荒川 伸夫
- (72)発明者 玉祖 秀人 大阪市此花区島屋一丁目1番3号 住友電気工業株式会社 大阪製作所内(72)発明者 原田 真
 - 大阪市此花区島屋一丁目1番3号 住友電気工業株式会社 大阪製作所内

審查官 和瀬田 芳正

(56)参考文献 特開2007-042997(JP,A) 特開平07-161690(JP,A)

(58)調査した分野(Int.Cl., DB名)

H 0 1 L 2 1 / 3 0 6 5 H 0 1 L 2 1 / 3 2 9 H 0 1 L 2 9 / 4 7 H 0 1 L 2 9 / 8 7 2