

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4273142号
(P4273142)

(45) 発行日 平成21年6月3日(2009.6.3)

(24) 登録日 平成21年3月6日(2009.3.6)

(51) Int.Cl.	F I
HO 1 L 21/318 (2006.01)	HO 1 L 21/318 A
HO 1 L 21/822 (2006.01)	HO 1 L 27/04 C
HO 1 L 27/04 (2006.01)	HO 1 L 29/78 3 O 1 G
HO 1 L 29/78 (2006.01)	HO 1 L 21/304 6 4 5 C
HO 1 L 21/304 (2006.01)	HO 1 L 21/304 6 4 5 Z

請求項の数 9 (全 17 頁)

(21) 出願番号	特願2006-211055 (P2006-211055)	(73) 特許権者	000001007 キヤノン株式会社 東京都大田区下丸子3丁目30番2号
(22) 出願日	平成18年8月2日(2006.8.2)	(74) 代理人	100090538 弁理士 西山 恵三
(65) 公開番号	特開2007-258662 (P2007-258662A)	(74) 代理人	100096965 弁理士 内尾 裕一
(43) 公開日	平成19年10月4日(2007.10.4)	(72) 発明者	石原 繁紀 東京都大田区下丸子3丁目30番2号キヤ ノン株式会社内
審査請求日	平成19年6月13日(2007.6.13)	(72) 発明者	川瀬 信雄 東京都大田区下丸子3丁目30番2号キヤ ノン株式会社内
(31) 優先権主張番号	特願2005-235096 (P2005-235096)	審査官	田中 永一
(32) 優先日	平成17年8月12日(2005.8.12)		
(33) 優先権主張国	日本国(JP)		
(31) 優先権主張番号	特願2006-43967 (P2006-43967)		
(32) 優先日	平成18年2月21日(2006.2.21)		
(33) 優先権主張国	日本国(JP)		

最終頁に続く

(54) 【発明の名称】 表面処理方法及び半導体装置の製造方法並びに容量素子の製造方法

(57) 【特許請求の範囲】

【請求項1】

表面処理方法において、
被処理体の表面を、重水素、重水素化水素、及び、三重水素から選択される少なくとも一種を含む雰囲気で発生させた、処理圧力が50Pa以上400Pa以下のプラズマ中に晒す表面処理工程と、

前記表面処理工程の後、窒素を含む雰囲気でプラズマを発生させて前記被処理体の表面を窒化する窒化工程と、
を含むことを特徴とする表面処理方法。

【請求項2】

前記表面処理工程での前記被処理体の温度が、180以上400以下であることを特徴とする請求項1に記載の表面処理方法。

【請求項3】

前記重水素を含む雰囲気中の重水素の濃度は、95体積%以上であることを特徴とする請求項1または2に記載の表面処理方法。

【請求項4】

前記表面処理工程の雰囲気中に、さらにフッ素を含むことを特徴とする請求項1乃至3のいずれかに記載の表面処理方法。

【請求項5】

半導体装置の製造方法において、

半導体基板の表面を、重水素、重水素化水素、及び、三重水素から選択される少なくとも一種を含む雰囲気で発生させた、処理圧力が50Pa以上400Pa以下のプラズマ中に晒す表面処理工程と、

前記表面処理工程の後、窒素を含む雰囲気でプラズマを発生させて前記被処理体の表面を窒化する窒化工程を含むゲート絶縁膜の形成工程と、

前記ゲート絶縁膜の上にゲート電極を形成する工程と、を含むことを特徴とする半導体装置の製造方法。

【請求項6】

前記ゲート絶縁膜の形成工程は、前記窒化工程の後に、金属酸化物、金属窒化物、金属酸窒化物を形成する工程を含むことを特徴とする請求項5記載の半導体装置の製造方法。

10

【請求項7】

前記ゲート絶縁膜の形成工程は、前記表面処理工程の前に、金属酸化物を形成する工程を含むことを特徴とする請求項4乃至6のいずれかに記載の半導体装置の製造方法。

【請求項8】

金属酸化物を形成する工程の後、前記表面処理工程を施し、その後、前記半導体基板を大気に晒すことなく、前記窒化工程を施すことを特徴とする請求項5乃至7のいずれか一項に記載の半導体装置の製造方法。

【請求項9】

容量素子の製造方法において、

下部電極の表面を、重水素、重水素化水素、及び、三重水素から選択される少なくとも一種を含む雰囲気で発生させた、処理圧力が50Pa以上400Pa以下のプラズマ中に晒す表面処理工程と、

20

前記表面処理工程の後、窒素を含む雰囲気でプラズマを発生させて前記被処理体の表面を窒化する窒化工程を含む絶縁膜の形成工程と、

前記絶縁膜の上に上部電極を形成する工程と、を含むことを特徴とする容量素子の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表面処理処理方法及び半導体装置の製造方法並びに容量素子の製造方法に係り、特に、容量素子の製造方法や、MOSトランジスタ、CCD、TFT、SOI、インクジェットヘッド等の半導体装置の製造方法に関する。

30

【背景技術】

【0002】

半導体装置は、一般に、シリコン、サファイア及びガラスなどの基板に多くの処理プロセスを順次施すことによって製造する。かかる処理プロセスは、クリーニング、酸化、薄膜形成、不純物ドーピング、エッチングなどを含む。

【0003】

これらの各処理プロセスに使用される処理装置は、クリーンルーム内に配置され、クリーンルーム内で全処理プロセスが行われる。その処理プロセスにおいて、あるプロセスから次のプロセスへ半導体基板を搬送する際、半導体基板は、クリーンルーム内の雰囲気に晒されることになる。一般に、固体をクリーンルーム内の雰囲気に晒すと、雰囲気中の水分が固体表面に瞬時に吸着する。半導体基板の表面に吸着された水分（吸着水分）は、例えば、以下の（1）乃至（4）に記載するような障害をもたらす。

40

（1）吸着水分自体が後の工程において水蒸気として脱離し、プロセス雰囲気に不純物として混入する。

（2）シリコン基板に吸着された水分は、雰囲気中に酸素が存在すると基板表面に自然酸化膜を形成する。かかる自然酸化膜は、基板上に、例えば、シリコン窒化膜などを成膜する際、膜質、均一性の制御に悪影響を与える。また、トランジスタのゲート近傍では、上述の自然酸化膜に因りトランジスタの閾値や絶縁耐圧が変動する。また、半導体装置のキ

50

ャパシタ電極では、電荷が貯まり難くなる。

(3) 半導体装置の配線形成プロセスでは、W (タングステン) 膜を形成する前に、タングステンシリサイド生成によるスパイク防止のために、TiN (窒化チタン) 膜を形成する。しかし、下地となる半導体基板表面に吸着水分が存在するとTiN膜の密着性が劣る。

(4) 半導体装置の金属配線の接合部分において、吸着水分による酸化が発生すると、金属酸化物を生成し、金属配線間の導通を妨げたり、接続抵抗値が大きくなったりする。

【0004】

このように、吸着水分は様々な悪影響を与えるため、それぞれのプロセスにおける半導体基板表面の水分を除去する必要がある。

【0005】

そこで、水分が吸着した基板を300 程度の高温まで加熱し、基板表面に吸着されている水分を除去する方法が実施されている。また、希ガス又は水素活性種を照射する方法も提案されている(特許文献1参照)。

【0006】

或いは、水分解性すなわち水と反応するガスによって水分を基板表面から除去する方法も提案されている(特許文献2参照)。

【0007】

更には、水溶性、即ち、吸水性を有するガスを基板表面に接触させて水分を除去する方法も提案されている(特許文献3参照)。ここで、吸水性を有するガスとしては、塩化水素、臭化水素、アンモニアなどがある。

【0008】

しかしながら、加熱による水分除去及び特許文献1乃至3に示される技術は、様々な問題を有している。

【0009】

例えば、半導体基板の最表層の吸着水分しか除去できない上、大気にさらされると再び一定量の水分が半導体基板に吸着されてしまう。特に、水分除去処理の困難な基板裏面から放出される水分の再吸着の防止は困難である。

【0010】

また、水分解性のガス及び吸水性のガスは、配管材料及び安全対策に特別の処置が必要となる。換言すれば、これらのガスは、強い毒性や酸性、アルカリ性を有するため取り扱いに工夫が必要で、設備コスト上昇の原因となる。

【0011】

更に、塩化水素、臭化水素、アンモニアガスは強い腐食性を有しており、被処理体(半導体基板)の表面材質によっては、表面をエッチングしてしまうこともある。

【0012】

TFTの場合は、基板の面積化に伴って、上述のような加熱による吸着水分の除去を行うと、基板の歪みが大きくなる。また、加熱温度を下げると吸着水分の除去に時間がかかる。

【0013】

半導体基板の吸着水分の除去を高温加熱処理によって行うと、不純物のプロファイルが変化して所定のデバイス性能を得ることが難しくなる。即ち、n+層を形成するAs(砒素)やP(リン)、或いは、p+層を形成するB(ホウ素)などの不純物が熱によって不本意に拡散してしまう。

【特許文献1】特開平11-260913号公報

【特許文献2】特開平5-213604号公報

【特許文献3】特開平9-106974号公報

【特許文献4】特開平11-40397号公報

【発明の開示】

【発明が解決しようとする課題】

10

20

30

40

50

【0014】

ところで、トランジスタのゲート絶縁膜の形成などに用いられる技術として、基板表面の窒化処理がある（特許文献4参照）。

【0015】

最先端のトランジスタでは、半導体基板表面に所望の厚さの窒化物の薄膜を形成することが望まれる。

【0016】

しかしながら、窒化が予測通りに進行せず、所望の厚さの窒化膜を得ることが難しかった。また、窒化処理に伴って半導体基板中の特性が変化してしまうことがあった。

【0017】

このような窒化膜形成の困難性や被処理体の特性の変化は、半導体装置に限らず汎用的な表面処理方法において解決すべき課題であった。

【0018】

本発明の目的は、所望の厚さの窒化膜を得ることができる表面処理方法及び半導体装置の製造方法を提供することにある。

【0019】

本発明の別の目的は、被処理体の特性の変化を抑制し得る表面処理方法及び半導体装置の製造方法を提供することにある。

【0020】

本発明の更に別の目的は、吸着水分を効率的に除去すると共に、水分の再吸着を抑制することができる表面処理方法及び半導体装置の製造方法を提供することにある。

【課題を解決するための手段】

【0021】

上記目的を達成するために、本発明の一側面としての表面処理方法は、被処理体の表面を、重水素、重水素化水素、及び、三重水素から選択される少なくとも一種を含む雰囲気で発生させた、処理圧力が50Pa以上400Pa以下のプラズマ中に晒す表面処理工程と、前記表面処理工程の後、窒素を含む雰囲気でプラズマを発生させて前記被処理体の表面を窒化する窒化工程と、を含むことを特徴とする。

【0022】

本発明の別の一側面としての半導体装置の製造方法は、半導体基板の表面を、重水素、重水素化水素、及び、三重水素から選択される少なくとも一種を含む雰囲気で発生させた、処理圧力が50Pa以上400Pa以下のプラズマ中に晒す表面処理工程と、前記表面処理工程の後、窒素を含む雰囲気でプラズマを発生させて前記被処理体の表面を窒化する窒化工程を含むゲート絶縁膜の形成工程と、前記ゲート絶縁膜の上にゲート電極を形成する工程と、を含むことを特徴とする。

【0023】

本発明の更に別の一側面としての容量素子の製造方法は、

下部電極の表面を、重水素、重水素化水素、及び、三重水素から選択される少なくとも一種を含む雰囲気で発生させた、処理圧力が50Pa以上400Pa以下のプラズマ中に晒す表面処理工程と、

前記表面処理工程の後、窒素を含む雰囲気でプラズマを発生させて前記被処理体の表面を窒化する窒化工程を含む絶縁膜の形成工程と、

前記絶縁膜の上に上部電極を形成する工程と、

を含むことを特徴とする。

【発明の効果】

【0025】

本発明によれば、所望の厚さの窒化膜を得ることができる。また、被処理体の特性の変化を抑制することができる。加えて、吸着水分を効率的に除去すると共に、水分の再吸着を抑制することができる。

【発明を実施するための最良の形態】

【 0 0 2 6 】

本発明の一実施の形態による被処理体の表面処理方法は、(1)被処理体の表面を、水素、重水素、重水素化水素、及び、三重水素から選択される少なくとも一種を含む雰囲気中に晒す表面処理工程と、(2)表面処理工程の後、前記被処理体の表面を窒化する窒化工程と、を含む。

【 0 0 2 7 】

図1は、本発明の表面処理方法を実施するための処理装置100の一例を示す概略断面図である。

【 0 0 2 8 】

処理装置100は、基板Pを収納し内部が減圧可能な処理チャンバ6と、処理チャンバ6の前段側に連設され内部が減圧可能なロードロック室11との2つの気密室を含んで構成される。

【 0 0 2 9 】

処理チャンバ6とロードロック室11の間には、それぞれの内部雰囲気を隔離するためのゲートバルブ10が設けられている。

【 0 0 3 0 】

被処理体としての基板Pは、図示しない搬送手段によって、大気圧雰囲気下でロードロック室11内に搬送される。かかる搬送の際、基板Pは、基板Pを収容するキャリアカセットなどから図示しない大気側ゲートバルブなどのアクセス手段を経由して、ロードロック室11内に搬送される。また、搬送の間、チャンバ6とロードロック室11間のゲートバルブ10は閉じられているため、処理チャンバ6内は例えば 1×10^{-3} Paに近い真空状態まで減圧されている。

【 0 0 3 1 】

その後、基板Pを収納したロードロック室11は密閉され、図示しない真空ポンプなどの減圧手段によって所定の圧力まで減圧される。その後、基板Pは、図示しない真空搬送手段により、開放されたゲートバルブ10を経由して処理チャンバ6内に搬送される。

【 0 0 3 2 】

処理チャンバ6は、ガス導入装置8と、ガス導入口3と、排気管4と、排気装置9と、基板Pを加熱可能なヒーターステージ5と、マイクロ波発生器7と、マイクロ波導波管1と、マイクロ波透過窓2とを有する。

【 0 0 3 3 】

ガス導入装置8及びガス導入口3は、処理チャンバ6内に処理ガスである重水素(D)を含むガスを所望の流量に制御しながら供給する。但し、処理ガスは、重水素だけではなく、水素(H)や、重水素化水素(HD)や、三重水素(T)などの水素系ガスであってもよく、或いは、これら水素系ガスから選択される少なくとも2種類の混合気体であってもよい。更には、これら水素系ガスから選択されるガスを、ヘリウム、ネオン、アルゴン、キセノン、クリプトンなどの希ガスと混合したガスを用いることができる。

【 0 0 3 4 】

排気管4は、処理チャンバ6に導入された処理ガスや表面処理で発生した反応生成物を処理チャンバ6の外へ排気する。

【 0 0 3 5 】

排気装置9は、図示しない圧力センサーの計測値に基づいて、処理チャンバ6内の圧力を所望の値に制御する。ここで、排気装置9は、コンダクタンスバルブ、真空ポンプ、及び、シャット弁などを内包する。

【 0 0 3 6 】

ヒーターステージ5のヒーターは、必要に応じて設けられるものであるが、これにより基板Pを処理する際、基板Pを加熱し、所望の温度に制御することができる。ヒーターステージ5は、本実施形態では、基板Pの温度が、180以上400以下、好ましくは、250以上400以下となるように、制御する。基板の温度は、ステージに設けられた熱電対や、放射温度計のような非接触温度計などで測定することができる。

10

20

30

40

50

【0037】

マイクロ波発生器7は、処理ガスを励起して、プラズマ化するためのマイクロ波を発生する。なお、本実施形態では、処理ガスを基板Pが配される処理チャンバ6内でプラズマ化し、励起された水素、励起された重水素、励起された重水素化水素、励起された三重水素に基板表面を晒して表面処理している。しかしながら、処理チャンバ6とは離れた位置において水素系ガスをプラズマ放電や触媒を利用して励起し、励起された水素系ガスを処理チャンバ6内に導入して基板表面の処理を行っても同様の効果を得ることができる。

【0038】

本発明に用いることができる励起された水素系ガスとは、以下のような励起種である。

【0039】

それは、例えば、水素ラジカル、水素イオン、原子状水素、重水素ラジカル、重水素イオン、原子状重水素、重水素化水素ラジカル、重水素化水素イオン、原子状重水素化水素、三重水素ラジカル、三重水素イオン、原子状三重水素などである。

【0040】

マイクロ波供給器1は、マイクロ波透過窓2を透して、マイクロ波を前記処理チャンバ内へ導入する。なお、マイクロ波透過窓2は、石英ガラスや窒化アルミニウムなどの誘電体で構成される。

【0041】

処理チャンバ6内に搬送された基板Pは、ヒーターステージ5上で所定の温度に加熱される。更に、マイクロ波によって励起された重水素を含む処理ガスのプラズマによって、所定の圧力下で処理される。かかる所定の圧力は、50Pa以上400Pa以下であることが好ましい。

【0042】

なお、本実施形態では、ロードロック室11を備えた枚葉式の処理装置を使用しているが、かかる装置構成に限られるものではない。例えば、ロードロック室11を備えず、処理チャンバ6内がゲートバルブの開放によって、直接大気圧と連通する大気開放型のチャンバ構成でもよい。或いは、処理チャンバ6は、複数枚の基板Pを同時に処理するバッチ式の処理装置であってもよい。

【0043】

そして、本実施の形態においては、被処理体としての基板Pの表面を、上述した水素、重水素、重水素化水素、及び、三重水素から選択される少なくとも一種を含む雰囲気にも晒す表面処理工程を行った後、基板の表面を窒化する窒化処理を行う。

【0044】

ここで、窒化処理前の基板の状態について、実験例を参照して説明する。

【0045】

(実験例1)

先ず、以下のような試料を用意した。単結晶シリコン基板の表面に熱酸化によるアモルファス酸化シリコン膜を100nm形成し、その上にプラズマCVD法によりアモルファスシリコン(以下、「a-Si」とする。)膜を400nm形成した。そして、a-Si膜の表面上にプラズマCVD法により50nmのアモルファス酸化シリコン膜を形成した。

【0046】

こうして得られた試料を、図1に示した処理装置100を用いて表面処理を行った。

【0047】

試料が載置されたヒーターステージ5の温度を280とし、処理ガスとして重水素(D2)を導入しながら、排気手段9によって処理チャンバ6内の圧力を66.7Paに制御した。

【0048】

上述した状態を維持したまま、マイクロ波発生器7によって2.45GHzのマイクロ波を3kWの出力で発生させた。かかるマイクロ波を、マイクロ波供給器1及びマイクロ

10

20

30

40

50

波透過窓 2 を介して処理チャンバ 6 に導入し、重水素プラズマを発生させた。

【 0 0 4 9 】

上述した条件を維持すると共に、試料を 1 0 分間重水素プラズマで処理した。

【 0 0 5 0 】

また、同様の構成の試料を用意して、重水素の代わりに水素 (H 2) を用いて、上述した表面処理を行った。

【 0 0 5 1 】

図 2 は、重水素で表面処理された試料 A 1 と、水素で表面処理された試料 B 1 と、表面処理を行わなかった試料 C 1、の 3 つを分析した結果を示している。

【 0 0 5 2 】

ここでは、3 種の試料を、T D S (T h e r m a l D e s o r p t i o n S p e c t r o m e t r y : 昇温脱離分析) によって分析し、水分子の脱離を比較した。

【 0 0 5 3 】

図 2 では、(a) が D 2 プラズマ処理をした試料 A 1 の結果を、(b) が水素 (H 2) プラズマ処理をした試料 B 1 の結果を、(c) が未処理の試料 C の結果を示している。

【 0 0 5 4 】

T D S の分析においては、真空下で試料を一定速度で昇温し、脱離するガスを質量分析装置で測定する。これにより、指定した分子量のガス種について、脱離量 (相対値) の温度依存を測定することができる。

【 0 0 5 5 】

図 2 は、水分子 (分子量 = 1 8) についての測定結果を示している。

【 0 0 5 6 】

一般的に、シリコン系の材料を対象に水分子 (分子量 = 1 8) の脱離データを測定すると、1 0 0 近傍で表面吸着水、3 0 0 近傍で水素結合水 (吸蔵水)、4 0 0 以上で構造水 (膜の分解によって生成される水) の情報が得られる。

【 0 0 5 7 】

図 2 を参照するに、未処理の試料 C 1 のデータ (c) に比べ、試料 B 1 のデータ (b) は、3 0 0 付近の水分脱離量が大幅に減少している。しかし、1 0 0 近傍にピークが残っており、水素プラズマ処理を行った後の表面に再び水分が吸着したものと考えられる。

【 0 0 5 8 】

一方、試料 A 1 はデータ (a) に示すように、室温 ~ 3 0 0 付近まで、全く水の脱離が観測されていない。

【 0 0 5 9 】

このことから、重水素プラズマが、効率的に吸着水及び水素結合水を除去するばかりか、試料表面への水の再吸着をも防止できることが判った。

【 0 0 6 0 】

更に、データ (a) を示した試料 A 1 を、重水素プラズマ処理後 2 ヶ月に渡ってクリーンルーム環境に放置した。その後、再び T D S により水分脱離量を分析したところのスペクトルは略同じ特性を示した。このことにより、上述の水分吸着の防止効果は、極めて長期に渡って持続することも見出された。

【 0 0 6 1 】

更に追加実験をしてみると、本発明の表面処理方法においては、以下のような条件がより好適な条件であることが判明した。

【 0 0 6 2 】

ここで、本発明の好適な実施形態についての説明に戻る。

【 0 0 6 3 】

本発明の表面処理工程時の試料の温度が 1 8 0 未満であると水素結合水の除去が困難となる。一方、試料の処理温度が 4 0 0 以上になると、試料に結合した重水素が脱離し脱水処理の効果が損なわれ始める。従って、1 8 0 以上 4 0 0 以下が望ましく、更に

10

20

30

40

50

は、250 以上であれば、効率的に脱水処理を行うことができる。

【0064】

また、処理圧力は、50 Pa 以上400 Pa 以下であることが望ましい。

【0065】

処理圧力が50 Pa 未満であると、シリコンのエッチング反応 ($Si + SiD_4$) の影響が無視できなくなる。即ち、プラズマ中の高いエネルギーを持ったエッチング能力のある重水素イオンが基板 P に到達しやすくなる。また、400 Pa より高い圧力では、重水素の活性種が基板 P へ到達しにくくなり、水分除去の効率が著しく低下する。

【0066】

本実施形態における処理ガスは、重水素の濃度が高く、水素原子 (H) 及び水の濃度が低い方が望ましい。具体的な水素濃度については、D₂ の濃度が95体積%以上であることが望ましい。

10

【0067】

更には、H₂ とHDを合計した割合が1体積%未満であることが望ましい。なおかつ、上述したガスに対するH₂Oの割合は0.1体積%未満が望ましい。これにより、従来技術である水素に替わって重水素を使用する効果が十分に得られる。更に、処理ガスに含まれる水分により、水分除去が妨害されるのを抑えることができる。

【0068】

本実施形態におけるプラズマ処理においては、マイクロ波によって形成される表面波プラズマを用いることが望ましい。これにより、高密度のプラズマが得られ、高密度の重水素活性種が供給されるため、効率の良い水分除去処理を行うことができる。このような表面波プラズマを生成しうるマイクロ波プラズマ処理装置は、前述した特開平11-40397号公報、或いは、特開2002-299241号公報、更には、国際公開番号W03/056622号公報に記載されている。

20

【0069】

次に、本発明に用いられる窒化工程について説明する。

【0070】

本発明の好適な実施形態による窒化工程では、上述した表面処理工程の時と同じ処理装置を用いることができる。

【0071】

30

窒化工程に用いられる窒素系の処理ガスとしては窒素ガス (N₂)、アンモニアガス (NH₃)、ヒドラジン (H₂NNH₂) などから選択される少なくとも1種のガスを用いることができる。また、これら少なくとも1種のガスは、希ガスや水素ガスと混合されて用いることもできる。

【0072】

窒化工程時の処理チャンパ内の圧力や、被処理体の温度や、マイクロ波電力などは、上述した表面処理工程の場合の圧力範囲や温度範囲から適宜選択すればよい。

【0073】

また、処理時間は、必要とする窒化物膜の厚さに応じて適宜選択される。

【0074】

40

本発明により表面処理がなされる被処理体としては、結晶粒の大きさが異なる多結晶シリコン、単結晶シリコン、非晶質シリコン、金属シリサイド、ひずみシリコン、酸化シリコン、炭化シリコン、酸化アルミニウムなどの、金属、半導体、絶縁体などを用いることができる。

【0075】

また、水素、重水素などを用いたプラズマ処理などの表面処理工程とその後の窒化工程は、同一の処理チャンパ内で連続的または断続的に行われてもよい。又は、2つの処理チャンパを用いて、一方の処理チャンパ内で表面処理工程を行った後、被処理体を大気に晒すことなく他方の処理チャンパ内に移動させて、そこで窒化処理を行うことも好ましいものである。

50

【0076】

しかしながら、表面処理工程により、水分除去処理がなされた被処理体の表面には水分の吸着が少ないので、水素や重水素による表面処理工程の後、被処理体を一旦大気に晒した後、窒化処理を行っても同様の効果が得られる。

【0077】

(実験例2)

被処理体として自然酸化膜が付いている単結晶シリコンウエハを2種類用意して、一方は、その表面を重水素プラズマで表面処理を施した後、窒素プラズマで窒化した。もう一方は、自然酸化膜が付いたまま、水素プラズマ処理も重水素プラズマ処理もすることなく、窒素プラズマで窒化した。プラズマの窒化条件は、マイクロ波電力が3kW、圧力が2

10

$\times 10^{-2}$ Pa、ウエハ温度が280である。

【0078】

これら、2種類の試料をSIMS(2次イオン質量分析)により、分析した結果を図3、図4に示す。

【0079】

重水素プラズマで表面処理を行わなかった試料C2は、図3に示すように、ウエハ表面の自然酸化膜上に水分が吸着したまま窒化された。このプラズマ窒化中に水分がプラズマで解離して、シリコンの酸化を促進するため、酸素が深く且つ濃くウエハ内に入り込んでいる。これにより、窒素が酸素に妨げられてウエハ内に充分注入されていない。

20

【0080】

一方、重水素プラズマで表面処理を行った試料A2は、図4に示すように、自然酸化膜のため、酸素はある程度、表面側に拡散している。しかし、プラズマ窒化中には、自然酸化膜を起因とする酸素以外には酸化を促進する活性種がない。つまり、吸着水に起因する酸素が無いので、試料C2に比べ酸素濃度は低く、十分にウエハ内部まで窒素が注入されていることが判る。

【0081】

以下、本発明の表面処理方法を利用して、必要な窒素濃度分布を得ることができ、良好な特性のゲート絶縁膜を持つ半導体装置の製造方法について説明する。

【0082】

(実施形態1)

本発明の実施形態1は、単結晶シリコンからなる活性領域の表面を水素プラズマにより表面処理した後、窒素プラズマによる窒化処理を行い、更にその後、高誘電率の誘電体膜を形成する工程を含む半導体装置の製造方法である。

30

【0083】

被処理体としてのP型単結晶シリコンウエハ21の表面に、選択酸化法やシャロートレンチアイソレーションにより、素子分離領域22とそれに囲まれた活性領域を形成する。

【0084】

次に、無水フッ化水素酸により活性領域表面の自然酸化膜を除去した後、数秒程純水で洗浄し、活性領域の単結晶シリコン表面をフッ素で終端する。

【0085】

続いて、図1に示した装置に、被処理体を搬入し、重水素ガスと水素ガスを導入しプラズマを発生させて単結晶シリコン表面を表面処理する。

40

【0086】

こうすると、図5の(a)に示すように、表面が重水素で終端され、水を吸着し難い疎水性表面が得られる。

【0087】

一旦、重水素ガスと水素ガスの供給を止めて処理チャンパ内を排気した後、窒素ガスを導入してプラズマを発生させ、重水素プラズマで処理された単結晶シリコン表面を窒化する。こうして、図5の(b)に示すように、窒化シリコン膜23が形成される。

【0088】

50

そして、図1の装置から被処理体を搬出した後、洗浄、乾燥を行い、スパッタリング法により、高誘電率の誘電体膜としてハフニウム珪素化窒化酸化物(HfSiON)を成膜する。

【0089】

高誘電率の誘電体膜の上に、CVD法により多結晶シリコン膜を形成し、エッチングによりゲート電極形状にパターンニングする。

【0090】

単結晶シリコン基板と反対導電型のドーパント(ここでは砒素やリンのようなドナー)をイオン打ち込みし、熱処理を行って、低不純物濃度のソース・ドレイン領域を形成する。

10

【0091】

こうして、図5の(c)に示すように、窒化シリコンのゲート絶縁膜23上に、ハフニウム珪素化窒化酸化物の高誘電率ゲート誘電体膜24が形成され、その上に多結晶シリコンのゲート電極25が形成される。そして、ゲート電極25の両端部に自己整合する低不純物濃度のソース・ドレイン領域26が形成される。

【0092】

その後、CVD法により酸化シリコン膜を形成した後、エッチバックを行い多結晶シリコン層の側壁に誘電体のサイドウォールを形成する。

【0093】

再び、ドーパントをイオン打ち込みし、熱処理を行い、高不純物濃度のソース・ドレイン領域を形成する。

20

【0094】

フッ化水素酸により、ゲート電極上面、高不純物濃度のソース・ドレイン領域上面の酸化膜を除去し、CoやNiなどの高融点金属(耐火性金属)をスパッタリングにより堆積し、熱処理を行う。そして、シリサイド化しなかった不要な高融点金属をエッチングにより除去する。

【0095】

こうして、図5の(d)に示すように、ゲート電極25の両端部にはサイドウォール26が形成され、そのサイドウォール26の端部に自己整合するように高不純物濃度のソース・ドレイン領域27が形成される。そして、ゲート電極25の上面とソース・ドレイン領域27の上面に高融点金属シリサイド28が形成される。

30

【0096】

図5の(e)に示すように、ホウ素及びリンを含有する酸化シリコンからなる絶縁膜29を形成し、更に、酸化シリコンからなる絶縁膜30を形成し、ソース・ドレイン領域上にコンタクトホールを開けて、金属31を充填する。

【0097】

こうして、半導体装置としてのMOSトランジスタが作製される。

【0098】

(実施形態2)

本発明の実施形態2は、単結晶シリコンからなる活性領域の表面を熱酸化し、その表面を水素プラズマにより表面処理した後、窒素プラズマによる窒化処理を行い、更にその後、ゲート電極となる導電体膜を形成する工程を含む半導体装置の製造方法である。

40

【0099】

被処理体としてのP型単結晶シリコンウエハ21の表面に、選択酸化法やシャロートレンチアイソレーションにより、素子分離領域22とそれに囲まれた活性領域を形成する。

【0100】

次に、無水フッ化水素酸により活性領域表面の自然酸化膜を除去した後、数秒程純水で洗浄し、活性領域の単結晶シリコン表面をフッ素で終端する。

【0101】

熱酸化により表面に酸化シリコン膜を形成する。続いて、図1に示した装置に、被処理

50

体を搬入し、重水素ガスと水素ガスとを導入しプラズマを発生させて単結晶シリコン表面の酸化シリコン膜を表面処理する。

【 0 1 0 2 】

こうすると、図 6 の (a) に示すように、表面が重水素で終端され、水を吸着し難い疎水性表面を有する酸化シリコン膜 4 1 が得られる。

【 0 1 0 3 】

一旦、重水素ガスと水素ガスの供給を止めて処理チャンパ内を排気した後、窒素ガスを導入してプラズマを発生させ、重水素プラズマで処理された酸化シリコン膜の表面を窒化する。こうして、図 5 の (b) に示すように、表面が窒化された酸化シリコン膜 4 2 が形成される。つまり、この酸化シリコン膜 4 2 は、表面の窒素含有量が多く、深さ方向に窒素含有量が徐々に低くなる一方で、酸素含有量は表面に向かうに従って低くなる、窒素・酸素分布を有する窒化酸化シリコン膜である。

10

【 0 1 0 4 】

そして、図 1 の装置から被処理体を搬出した後、洗浄、乾燥を行い、スパッタリング法により、高誘電率の誘電体膜としてハフニウム珪素化窒化酸化物を成膜する。

【 0 1 0 5 】

高誘電率の誘電体膜の上に、CVD法により多結晶シリコン膜を形成し、エッチングによりゲート電極形状にパターンニングする。

【 0 1 0 6 】

単結晶シリコン基板と反対導電型のドーパントをイオン打ち込みし、熱処理を行って、低不純物濃度のソース・ドレイン領域を形成する。

20

【 0 1 0 7 】

こうして、図 6 の (c) に示すように、表面が窒化された酸化シリコンのゲート絶縁膜 4 2 上に、ハフニウム珪素化窒化酸化物の高誘電率ゲート誘電体膜 2 4 が形成され、その上に多結晶シリコンのゲート電極 2 5 が形成される。そして、ゲート電極 2 5 の両端部に自己整合する低不純物濃度のソース・ドレイン領域 2 6 が形成される。

【 0 1 0 8 】

その後、CVD法により酸化シリコン膜を形成した後、エッチバックを行い多結晶シリコン層の側壁に誘電体のサイドウォールを形成する。

【 0 1 0 9 】

30

再び、ドーパントをイオン打ち込みし、熱処理を行い、高不純物濃度のソース・ドレイン領域を形成する。

【 0 1 1 0 】

フッ化水素酸により、ゲート電極上面、高不純物濃度のソース・ドレイン領域上面の酸化膜を除去し、CoやNiなどの高融点金属をスパッタリングにより堆積し、熱処理を行う。そして、シリサイド化しなかった不要な高融点金属をエッチングにより除去する。

【 0 1 1 1 】

こうして、図 6 の (d) に示すように、ゲート電極 2 5 の両端部にはサイドウォール 2 6 が形成され、そのサイドウォール 2 6 の端部に自己整合するように高不純物濃度のソース・ドレイン領域 2 7 が形成される。そして、ゲート電極 2 5 の上面とソース・ドレイン領域 2 7 の上面に高融点金属シリサイド 2 8 が形成される。

40

【 0 1 1 2 】

図 6 の (e) に示すように、ホウ素及びリンを含有する酸化シリコンからなる絶縁膜 2 9 を形成し、更に、酸化シリコンからなる絶縁膜 3 0 を形成し、ソース・ドレイン領域上にコンタクトホールを開けて、金属 3 1 を充填する。

【 0 1 1 3 】

こうして、半導体装置としてのMOSトランジスタが作製される。

【 0 1 1 4 】

なお、本実施形態においては、水素や重水素で被処理体に吸着又は吸蔵した水を置換するのに、上記処理ガスのプラズマを用いて直接置換した。しかしながら、直接プラズマに

50

さらすのではなく、被処理体が置かれたチャンバとは離れた所で水素ガスや重水素ガスを励起し、励起状態にある処理ガスを被処理体の表面に導いて、それに晒すことでも同様の効果を得ることができる。

【0115】

更に、本発明では、重水素に加えてフッ素(F)を含ませることで、更に効果をあげることができる。

【0116】

(実施形態3)

本実施形態による容量素子の製造方法について説明する。

【0117】

基板上に、多結晶シリコンや金属などからなる導電体を成膜し、パターニングして下部電極を形成する。

【0118】

下部電極の表面を、実施形態1、2と同様にして、水素、重水素、重水素化水素、及び、三重水素から選択される少なくとも一種を含む雰囲気中に晒し表面処理を行う。

【0119】

実施形態1、2と同様にして、表面処理された下部電極の表面を窒化する。こうして、窒化により絶縁膜を形成する。

【0120】

絶縁膜の上に、多結晶シリコンや金属や金属窒化物や金属酸化物からなる導電体を形成し、パターニングして上部電極を形成する。

【0121】

こうして、下部電極、窒化物の絶縁膜、上部電極を含む容量素子を得ることができる。

【0122】

(実施形態4)

本実施形態は、SOI基板製造方法などに利用される基板の貼り合せ方法である。

【0123】

図7Aに示すように単結晶シリコンからなる基板51を用意する。

【0124】

図7Bに示すように、基板51の表面を熱酸化して該表面にアモルファス酸化シリコンからなる絶縁膜52を形成する。また、もう一つの単結晶シリコンからなる基板53を用意する。

【0125】

基板51の絶縁膜52の表面と、基板53の表面とを重水素を含む雰囲気において、重水素のプラズマを発生させ、基板51の絶縁膜52の表面と、基板53の表面とを疎水化する表面処理を施す。

【0126】

図7Cに示すように、水素、重水素、希ガスから選択される少なくとも一種のイオンを、イオン打ち込み装置を用いて打ち込み、基板51の内部にイオン打ち込み層54を形成する。このイオン打ち込み層は、後に分離層として機能する。

【0127】

次に、必要に応じて図7Cに示した基板の絶縁性表面を再び重水素プラズマに晒して疎水化処理を行う。

【0128】

つづいて、図7Dに示すように2枚の基板51、53の、重水素プラズマにより疎水化処理された表面同士を密着させて熱処理を行い、2枚の基板を貼り合わせる。

【0129】

そして、図7Eに示すように、更に高温で熱処理を行うと、イオン打ち込み層における水素がマイクロバブルを発生させ、これが基板表面に平行な面に沿って成長し、基板51は剥離される。こうして、基板53の絶縁層52上に剥がれた基板51の残部である単結

10

20

30

40

50

晶シリコン層 55 が形成されて、SOI 基板となる。

【0130】

従来は、貼り合せの際に、双方の基板表面に吸着されていた水分が悪影響して貼りあわせ後に水蒸気として膨張し、貼りあわせ不良箇所（ボイド）を発生することがあった。そこで、貼り合わせる前に、上述したように、双方の基板表面を重水素を含む雰囲気中でプラズマ処理する。こうして、双方の基板の貼り合わせ表面の吸着水分を除去し、且つ水分が吸着し難い疎水面にする。これにより、双方の基板表面から吸着水分を除去することができ、貼り合わせ後のボイド発生がない良質な SOI 基板を製造することが可能になる。

【0131】

SOI 基板の製造方法の一例としては、水素または希ガスから選択される少なくとも一種のイオンを打ち込んで、基板内に、分離層となるイオン打ち込み層を形成しておく方法に限定されることはない。また、この貼り合わせ方法は SOI 基板の製造に限定されることはなく、MEMS の製造方法にも適用できる。

【0132】

MEMS を製造する工程に本発明の表面処理方法を適用する場合には、貼り合わせる基板としては、シリコン基板同士、或いは、2つのシリコン基板の両方の貼り合わせ表面に熱酸化膜が形成された基板であってもよい。

【0133】

また、基板はシリコンに限定されることはなく、III-V 属半導体のような化合物半導体や金属であってもよい。

【0134】

（実施形態 5）

本実施形態は、インクジェット装置のインク吐出面（オリフィス面）の表面処理を行う形態である。

【0135】

図 8A に示すように、金属或いはシリコンからなる基板 61 を用意する。

【0136】

図 8B に示すように、ウェットエッチング又はドライエッチングにより、インク吐出口となる開孔 62 を基板 61 に形成する。

【0137】

次に、インク吐出口が形成されたシリコン基板を、重水素を含む雰囲気中でプラズマ処理する。こうして、表面処理されたシリコン基板は疎水性、即ち撥水性が向上しており、インクジェットヘッドのオリフィスプレートとして好ましく用いられる。

【0138】

一方、電気熱変換体としての発熱抵抗体 64 が形成された基板 65 を用意し、その表面に感光性樹脂をパターンニングして得られた側壁 63 を形成する。

【0139】

そして、図 8C に示すように、疎水処理されたオリフィスプレートである基板 61 を側壁 63 に貼り合わせて、インクジェットヘッドが完成する。

【0140】

本実施形態の処理の後に、成膜処理やプラズマ窒化、プラズマ酸化などの新たな膜形成のための工程を続けて行ってもよい。

【0141】

本発明のいくつかの実施形態によれば、水分除去且つ疎水処理がなされた被処理体としての基板表面をクリーンルーム雰囲気にさらず時間が長くても、水分の吸着量が従来に比べて激減している。よって、半導体装置の製造の自由度が広がる。

【0142】

本発明では、半導体装置以外の電子デバイス装置用の基板に D2 プラズマ処理によって表面吸着水分除去し、D2 を置換することも非常に有用であることは言うまでもない。例えば、石英基板に D2 プラズマ処理により表面吸着水分除去し、D2 を置換する際に有用

10

20

30

40

50

である。サファイア基板にD₂プラズマ処理により表面吸着水分除去し、D₂を置換する際に有用である。SiC(シリコンカーバイド)基板にD₂プラズマ処理により表面吸着水分除去し、D₂を置換する際に有用である。ガラス基板にD₂プラズマ処理により表面吸着水分除去し、D₂を置換する際に有用である。圧電材料基板にD₂プラズマ処理により表面吸着水分除去し、D₂を置換する際に有用である。セラミックス基板にD₂プラズマ処理により表面吸着水分除去し、D₂を置換する際に有用である。

【0143】

本発明の各実施形態では、主として、重水素(D₂、HD、H₃)を用いて説明したが、上記重水素に加えてフッ素(F)を含ませることで、更に効果をあげることもできる。

【0144】

以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されないことはいうまでもなく、その要旨の範囲内で種々の変形及び変更が可能である。

【図面の簡単な説明】

【0145】

【図1】本発明の処理方法を実施するための処理装置の一例を示す概略断面図である。

【図2】a-Siを有するシリコン基板を、TDSによって分析し、水分子の脱離を比較した結果を示すグラフである。

【図3】本発明による表面処理を施さなかった試料の2次イオン質量分析結果を示すグラフである。

【図4】本発明による表面処理を施した試料を2次イオン質量分析結果を示すグラフである。

【図5】本発明の一実施形態による半導体装置の製造方法を説明するための模式的断面図である。

【図6】本発明の別の実施形態による半導体装置の製造方法を説明するための模式的断面図である。

【図7】本発明の更に別の実施形態による半導体装置の製造方法を説明するための模式的断面図である。

【図8】本発明の他の実施形態によるインクジェットヘッドの製造方法を説明するための模式的断面図である。

【符号の説明】

【0146】

- 1 マイクロ波導波管
- 2 マイクロ波透過窓
- 3 ガス導入口
- 4 排気ライン
- 5 ヒーターステージ
- 6 処理チャンバ
- 7 マイクロ波発生器
- 8 ガス導入装置
- 9 排気装置
- 10 ゲートバルブ
- 11 ロードロック室
- 100 処理装置


10

20


30

40


【図1】




【図2】




【図3】




【図4】




【 図 5 】




【 図 6 】



【 図 7 】



【 図 8 】



フロントページの続き

- (56)参考文献 特開2003-224266(JP,A)
特開平11-168097(JP,A)
特開昭57-062537(JP,A)
特開2001-203198(JP,A)
特開2003-224124(JP,A)
特開2004-158603(JP,A)

(58)調査した分野(Int.Cl., DB名)

H01L 21/312
H01L 21/314
H01L 21/316
H01L 21/318
H01L 21/304
H01L 21/822
H01L 27/04
H01L 29/78