

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第6971052号
(P6971052)

(45) 発行日 令和3年11月24日(2021.11.24)

(24) 登録日 令和3年11月4日(2021.11.4)

(51) Int.Cl.	F I				
HO 1 L 23/29	(2006.01)	HO 1 L 23/30		R	
HO 1 L 23/31	(2006.01)	HO 1 L 33/52			
HO 1 L 33/52	(2010.01)	HO 1 L 25/04		Z	
HO 1 L 25/04	(2014.01)	HO 1 L 23/12	5 O 1 P		
HO 1 L 25/18	(2006.01)	HO 1 L 23/28		B	
請求項の数 5 (全 13 頁) 最終頁に続く					

(21) 出願番号 特願2017-83853 (P2017-83853)
 (22) 出願日 平成29年4月20日(2017.4.20)
 (65) 公開番号 特開2018-182225 (P2018-182225A)
 (43) 公開日 平成30年11月15日(2018.11.15)
 審査請求日 令和1年12月19日(2019.12.19)

(73) 特許権者 000006633
 京セラ株式会社
 京都府京都市伏見区竹田鳥羽殿町6番地
 (74) 代理人 100075557
 弁理士 西教 圭一郎
 (72) 発明者 前谷 鷹明
 京都府京都市伏見区竹田鳥羽殿町6番地
 京セラ株式会社内
 審査官 綿引 隆

最終頁に続く

(54) 【発明の名称】 半導体装置の製造方法および半導体装置

(57) 【特許請求の範囲】

【請求項1】

接続端子が設けられた第1面と、該第1面と反対側の第2面とを有する半導体素子、および受発光部が設けられた第3面と、該第3面と反対側の第4面とを有する光半導体素子を、基板上に、前記第2面および前記第4面が前記基板に当接するように載置する載置工程と、

前記半導体素子および前記光半導体素子の全体を第1樹脂で封止する封止工程と、前記接続端子から前記第1樹脂の表面に導出された配線導体を形成する配線形成工程と、

前記受発光部から前記第1樹脂の表面に導出された導光体を形成する導光体形成工程と、を備える半導体装置の製造方法。 10

【請求項2】

前記基板が、放熱板を含む、請求項1記載の半導体装置の製造方法。

【請求項3】

前記基板が、支持基板を含み、前記配線形成工程および前記導光体形成工程の後に、前記支持基板を除去する除去工程をさらに備える、請求項1記載の半導体装置の製造方法。

【請求項4】

接続端子が設けられた第1面と、該第1面と反対側の第2面とを有する半導体素子と、受発光部が設けられた第3面と、該第3面と反対側の第4面とを有する光半導体素子と 20

、前記半導体素子および前記光半導体素子を、前記第2面および前記第4面が露出し、前記第2面および前記第4面が、同一の仮想平面上に位置するように封止した第1樹脂体と

、前記接続端子から前記第1樹脂体の表面に導出された配線導体と、
前記受発光部から前記第1樹脂体の表面に導出された導光体と、を備える半導体装置。

【請求項5】

前記半導体素子の前記第2面および前記光半導体素子の前記第4面に当接した放熱板をさらに備える、請求項4記載の半導体装置。

【発明の詳細な説明】

10

【技術分野】

【0001】

本発明は、半導体装置の製造方法および半導体装置に関する。

【背景技術】

【0002】

半導体素子のパッケージの一種にF O - W L P (Fan Out Wafer Level Package)がある。これは、複数の半導体素子を樹脂で被覆することで擬似的なウエハを形成し、擬似的なウエハに対して半導体素子の製造プロセス技術を適用して配線などを設けたパッケージである。擬似的なウエハに対して設ける配線を再配線と呼ぶ。

【0003】

20

F O - W L P (単に、W L Pと呼ぶ場合がある)の製造方法は、例えば、特許文献1に記載されている。まず、支持基板上に粘着フィルムを配置し、粘着フィルム上に半導体チップを配置する。このとき半導体チップは、配線等が形成された回路形成面を粘着フィルム側にして配置する。回路形成面の反対側に放熱板を接合する場合もある。その後、モールド樹脂で半導体チップを被覆し、擬似ウエハを形成する。粘着フィルムを剥離して、支持基板を除去し、露出した回路形成面上に、ビルドアップ法などによって再配線層を形成する。さらに、裏面側からモールド樹脂を研削除去して半導体チップを露出させ、放熱板を接合する場合もある。

【先行技術文献】

【特許文献】

30

【0004】

【特許文献1】特開2016-63178号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

従来のW L Pでは、モールド樹脂で被覆したのち、支持基板を除去し、再配線層を形成するという各工程が必須であり、これ以上の製造工程の簡略化が困難であった。また、放熱板を接合するためには、モールド樹脂を研削除去する工程も必須であり、製造工程の簡略化がさらに困難であった。

【課題を解決するための手段】

40

【0006】

本発明の一実施形態である半導体装置の製造方法は、接続端子が設けられた第1面と、該第1面と反対側の第2面とを有する半導体素子を、基板上に、前記第2面が前記基板に当接するように載置する載置工程と、

前記半導体素子の全体を第1樹脂で封止する封止工程と、

前記接続端子から前記第1樹脂の表面に導出された配線導体を形成する配線形成工程と、を備える。

【0007】

本発明の一実施形態である半導体装置の製造方法は、接続端子が設けられた第1面と、該第1面と反対側の第2面とを有する半導体素子、および受発光部が設けられた第3面と

50

、該第3面と反対側の第4面とを有する光半導体素子を、基板上に、前記第2面および前記第4面が前記基板に当接するように載置する載置工程と、

前記半導体素子および前記光半導体素子の全体を第1樹脂で封止する封止工程と、

前記接続端子から前記第1樹脂の表面に導出された配線導体を形成する配線形成工程と

、
前記受発光部から前記第1樹脂の表面に導出された導光体を形成する導光体形成工程と、
を備える。

【0008】

本発明の一実施形態である半導体装置は、接続端子が設けられた第1面と、該第1面と反対側の第2面とを有する半導体素子と、

前記半導体素子を、前記第2面が露出するように封止した第1樹脂体と、

前記接続端子から前記第1樹脂体の表面に導出された配線導体と、を備える。

【0009】

本発明の一実施形態である半導体装置は、接続端子が設けられた第1面と、該第1面と反対側の第2面とを有する半導体素子と、

受発光部が設けられた第3面と、該第3面と反対側の第4面とを有する光半導体素子と

、
前記半導体素子および前記光半導体素子を、前記第2面および前記第4面が露出し、前記第2面および前記第4面が、同一の仮想平面上に位置するように封止した第1樹脂体と

、
前記接続端子から前記第1樹脂体の表面に導出された配線導体と、

前記受発光部から前記第1樹脂体の表面に導出された導光体と、を備える。

【発明の効果】

【0010】

本発明の一実施形態である半導体装置の製造方法によれば、接続端子が設けられた第1面とは反対側の第2面を基板に当接するようにして半導体素子を載置するので、基板に載置したままの状態、第1樹脂による半導体素子の樹脂封止と再配線に相当する配線導体の絶縁層形成とを一つの工程で行うことができる。さらに、樹脂封止と配線導体形成との間に基板を除去する必要が無いので、従来に比べて製造工程を簡略化することができる。

【0011】

本発明の一実施形態である半導体装置の製造方法によれば、接続端子が設けられた第1面とは反対側の第2面および受発光部が設けられた第3面とは反対側の第4面を基板に当接するようにして半導体素子および光半導体素子を載置するので、基板に載置したままの状態、第1樹脂による半導体素子および光半導体素子の樹脂封止と再配線に相当する配線導体および導光体の絶縁層形成とを一つの工程で行うことができる。さらに、樹脂封止と配線導体形成、導光体形成との間に基板を除去する必要が無いので、従来に比べて製造工程を簡略化することができる。

【0012】

本発明の一実施形態である半導体装置によれば、第1樹脂体は、従来のモールド樹脂と再配線層の絶縁樹脂層とが一体化された構造であるので、小型化可能で信頼性が向上する。

【図面の簡単な説明】

【0013】

【図1】第1実施形態の製造方法の各工程を示す概略図である。

【図2】第2実施形態の製造方法の各工程を示す概略図である。

【図3】第3実施形態である半導体装置100の断面図である。

【図4】第4実施形態である半導体装置200の断面図である。

【図5】第5実施形態の他の製造方法の各工程を示す概略図である。

【図6】第6実施形態の他の製造方法の各工程を示す概略図である。

【図7】第7実施形態である半導体装置300の断面図である。

10

20

30

40

50

【図 8】第 8 実施形態である半導体装置 400 の断面図である。

【発明を実施するための形態】

【0014】

以下、本発明の実施形態について、図面を参照しつつ詳細に説明する。以下に説明する各図面において同じ構成部材には同じ符号を付すものとする。また、各部材の大きさや部材同士の間の距離などは模式的に図示しており、現実のものとは縮尺などが異なる場合がある。なお、以下の実施形態は例示であって、本発明はこれらの実施形態に限定されるものではない。

【0015】

第 1 実施形態は、F O - W L P (Fan Out Wafer Level Package) による半導体装置の製造方法である。図 1 は、第 1 実施形態の製造方法の各工程を示す概略図である。後述するが、本実施形態では、基板として、支持基板 1 を用いる。支持基板 1 は、ダミー基板やキャリア基板などと呼ばれ、製造工程中は半導体素子などを支持、搬送する役目を担っており、工程の終盤において除去され、半導体装置を構成しない基板である。

10

【0016】

図 1 (a) は、準備工程を示している。準備工程では、半導体素子を載置するための支持基板 1 を準備する。本実施形態の支持基板 1 は、載置した半導体素子を固定するための粘着剤層 2 付きの支持基板 1 である。支持基板 1 は、半導体素子を載置する表面が平坦なものであって、製造工程中の環境変化によって変形および伸縮（寸法変化）などが生じないもの、または生じたとしても一定範囲内であるものであればよく、たとえば、シリコン (S i) 基板、ガラス基板、アルミニウムもしくはその他の金属基板、またはポリイミドフィルムもしくはプリント基板等の有機基板を用いることができる。

20

【0017】

粘着剤層 2 は、製造工程中に半導体素子の位置が変化しないように、製造工程中の環境変化によって粘着性の変化が生じないものであって、支持基板 1 を除去するときに、W L P 側に残らず容易に分離できるものであればよい。粘着剤としては、例えば、エポキシ樹脂系、アクリル樹脂系またはウレタン樹脂系の粘着剤を用いることができる。粘着剤層 2 は、支持基板 1 の、半導体素子を載置する表面に液体状またはゲル状などの粘着剤を塗布して形成してもよく、粘着フィルムを貼り付けてもよい。粘着フィルムは、例えば、基材と粘着剤層とからなるものを用いることができる。

30

【0018】

図 1 (b) は、載置工程を示している。準備工程で準備した支持基板 1 の、粘着剤層 2 が設けられた面に半導体素子 3 を載置する。載置工程では、例えば、複数の半導体素子 3 を等間隔でマトリクス状に配置する。半導体素子 3 には、外部回路などと接続するための接続端子 3 1 が設けられている。接続端子 3 1 は、半導体素子 3 の第 1 面 3 a に設けられており、全ての接続端子 3 1 は、半導体素子 3 の第 1 面 3 a に集約されている。半導体素子 3 の第 1 面 3 a とは反対側の第 2 面 3 b は、平坦面であり、第 1 面 3 a と第 2 面 3 b とは平行である。

【0019】

本実施形態の載置工程では、半導体素子 3 の第 2 面 3 b が、支持基板 1 の表面に当接するように、半導体素子 3 を支持基板 1 上に載置する。言い換えると、半導体素子 3 の第 1 面 3 a が上方を向いて接続端子 3 1 が露出した状態で支持基板 1 上に載置する。

40

【0020】

図 1 (c) は、封止工程を示している。上記のように半導体素子 3 を支持基板 1 上に載置した状態で、半導体素子 3 の全体を第 1 樹脂 4 で封止する。未硬化の第 1 樹脂 4 が液状であれば、カーテンコート法やスリットコート法、スプレーコート法、あるいはキャスト法等により封止することができる。また第 1 樹脂 4 がフィルム状の場合は真空ラミネート法等により封止することができる。

【0021】

前工程では、半導体素子 3 の第 1 面 3 a が露出した状態、すなわち接続端子 3 1 が露出

50

した状態であり、本封止工程では、露出した第1面3aを第1樹脂4で被覆するように樹脂封止する。半導体素子3の厚さ（接続端子31含む）が例えば、50～500μmとすると、第1樹脂4の厚さ（支持基板1表面から第1樹脂4表面までの距離）は、半導体素子3の厚さを超える厚さ、例えば100～600μmとすれば第1樹脂4が接続端子31を確実に被覆することができる。このように、第1樹脂4が、接続端子31をも被覆することで、従来のWLPにおけるモールド樹脂と再配線層の絶縁樹脂層とを一体化したものとして得られる。

【0022】

第1樹脂4としては、従来の半導体素子封止用の樹脂であればどのような樹脂でも使用することができるが、例えば、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、液晶ポリマなどを用いることができる。

10

【0023】

図1(d)は、端子露出工程を示している。本工程では、第1樹脂4の表面から接続端子31まで貫通する貫通孔40を形成することで、接続端子31を露出させる。貫通孔40は、例えば、エッチングプロセス技術を利用して形成することができる。第1樹脂4の表面にエッチングマスクを設け、エッチングガスまたはエッチング液によって、貫通孔40となる部分の樹脂を除去すればよい。また、第1樹脂4に感光性樹脂を用いることで、封止工程と端子露出工程とをフォトリソグラフィ技術を利用して行うこともできる。例えば、未硬化の第1樹脂4で半導体素子3を被覆し、遮光マスクを用いて貫通孔40となる部分を未硬化のまま、その他の部分を硬化させ、現像して未硬化の樹脂を除去し、貫通孔40が設けられた第1樹脂4を形成することができる。図1(e)は、形成工程を示している。本工程では、貫通孔40に導電材料を充填して、あるいは貫通孔40の内壁に導電材料を被着して貫通導体50を形成し、第1樹脂4の表面に、貫通導体50と電氣的に接続する表面配線51を形成する。貫通導体50および表面配線51の形成は、いずれも有機基板配線技術を利用して形成することができる。例えば、無電解めっきまたは電解めっきによって、貫通導体50および表面配線51を形成することができる。なお、上記の端子露出工程と形成工程とを合わせて配線形成工程であり、貫通導体50と表面配線51とで配線導体が構成される。

20

【0024】

図1(f)は、除去工程を示している。本工程では、支持基板1を粘着剤層2ごと剥離して支持基板1を除去する。粘着性が比較的弱い粘着剤を使用する場合は、機械的に支持基板1を剥離することができる。また、粘着性が比較的強い粘着剤であっても、紫外光の照射によって粘着性が低下したり、加熱によって粘着性が低下するような粘着剤を使用すれば、除去工程よりも前の工程では、強固に固定しておき、除去工程において、粘着性を低下させて容易に剥離することもできる。また、第1樹脂4には影響を与えないが粘着剤を可溶化できるような溶剤を用いて、粘着剤層2を溶解させて除去することで支持基板1を剥離してもよい。

30

【0025】

図1(g)は、個片化工程を示している。本工程では、例えば、ダイシング装置などを使用して、半導体装置100毎に個片化する。以上の製造方法によって半導体装置100を得ることができる。

40

【0026】

第2実施形態は、FO-WLPによる半導体装置の製造方法である。図2は、第2実施形態の製造方法の各工程を示す概略図である。本実施形態も第1実施形態と同様に、基板として、支持基板1を用いる。

【0027】

図2(a)は、準備工程を示している。準備工程では、半導体素子および光半導体素子を載置するための支持基板1を準備する。本実施形態の支持基板1は、載置した半導体素子および光半導体素子を固定するための粘着剤層2付きの支持基板1である。支持基板1は、半導体素子および光半導体素子を載置する表面が平坦なものであって、製造工程中の

50

環境変化によって変形および伸縮（寸法変化）などが生じないもの、または生じたとしても一定範囲内であるものであればよく、たとえば、シリコン（Si）基板、ガラス基板、アルミニウムもしくはその他の金属基板、またはポリイミドフィルムもしくはプリント基板等の有機基板を用いることができる。

【0028】

粘着剤層2は、製造工程中に半導体素子および光半導体素子の位置が変化しないように、製造工程中の環境変化によって粘着性の変化が生じないものであって、支持基板1を除去するときに、WLP側に残らず容易に分離できるものであればよい。粘着剤としては、例えば、エポキシ樹脂系、アクリル樹脂系またはウレタン樹脂系の粘着剤を用いることができる。粘着剤層2は、支持基板1の、半導体素子および光半導体素子を載置する表面に粘着剤を塗布して形成してもよく、粘着フィルムを貼り付けてもよい。粘着フィルムは、例えば、基材と粘着剤層とからなるものを用いることができる。

10

【0029】

図2(b)は、載置工程を示している。準備工程で準備した支持基板1の、粘着剤層2が設けられた面に半導体素子3および光半導体素子6を載置する。載置工程では、半導体素子3と光半導体素子6との組み合わせを、例えば等間隔でマトリクス状に配置する。半導体素子3には、外部回路などと接続するための接続端子31が設けられている。接続端子31は、半導体素子3の第1面3aに設けられており、全ての接続端子31は、半導体素子3の第1面3aに集約されている。半導体素子3の第1面3aとは反対側の第2面3bは、平坦面であり、第1面3aと第2面3bとは平行である。光半導体素子6には、半導体素子3と電気的に接続するための接続端子61および受発光部62が設けられている。接続端子61および受発光部62は、光半導体素子6の第3面6aに設けられており、全ての接続端子61および受発光部62は、光半導体素子6の第3面6aに集約されている。光半導体素子6の第3面6aとは反対側の第4面6bは、平坦面であり、第3面6aと第4面6bとは平行である。受発光部62は、受光と発光の両方を行うものに限らず、受光のみを行うもの、発光のみを行うものも含まれる。

20

【0030】

本実施形態の載置工程では、半導体素子3の第2面3bが、支持基板1の表面に当接するように、半導体素子3を支持基板1上に載置する。言い換えると、半導体素子3の第1面3aが上方を向いて接続端子31が露出した状態で支持基板1上に載置する。また、光半導体素子6の第4面6bが、支持基板1の表面に当接するように、光半導体素子6を支持基板1上に載置する。言い換えると、光半導体素子6の第3面6aが上方を向いて接続端子61および受発光部62が露出した状態で支持基板1上に載置する。

30

【0031】

図2(c)は、封止工程を示している。上記のように半導体素子3および光半導体素子6を支持基板1上に載置した状態で、半導体素子3および光半導体素子6の全体を第1樹脂4で封止する。第1樹脂4による封止は、例えば、金型に支持基板1をセットし、軟化した第1樹脂4を金型内に注入して硬化させ、金型から離型する。金型にウエハ形状のものを使用すれば、離型後には第1樹脂4で封止された疑似ウエハが得られる。疑似ウエハは、後工程において、半導体製造プロセス技術を容易に適用することができる。

40

【0032】

前工程では、半導体素子3の第1面3aおよび光半導体素子6の第3面6aが露出した状態、すなわち接続端子31、61および受発光部62が露出した状態であり、本封止工程では、露出した第1面3aおよび第3面6aを第1樹脂4で被覆するように樹脂封止する。半導体素子3の厚さ（接続端子31含む）が例えば、100～500 μm とし、光半導体素子6の厚さが例えば、50～250 μm とする。半導体素子3と光半導体素子6とは、厚さが同じであってもよく、異なってもよいが、本実施形態では、異なっているものとする。上記のように、光半導体素子6の方が、厚さが薄いものとする。第1樹脂4の厚さ（支持基板1表面から第1樹脂4表面までの距離）は、厚い方の半導体素子3の厚さを超える厚さ、例えば150～600 μm とすれば第1樹脂4が接続端子31、61お

50

よび受発光部 6 2 を確実に被覆することができる。このように、第 1 樹脂 4 が、接続端子 3 1 , 6 1 および受発光部 6 2 をも被覆することで、従来の W L P におけるモールド樹脂と再配線層の絶縁樹脂層とを一体化したものと得られる。

【 0 0 3 3 】

第 1 樹脂 4 としては、受発光部 6 2 に対する光導波路のクラッド層として機能するために、感光性があり、受発光しようとする光（例えば、近赤外線）に対して透明である樹脂であれば使用することができる。例えば、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、液晶ポリマ、および P B O (ポリベンゾオキサゾール)、C O P (シクロオレフィンポリマ)、C O C (シクロオレフィンコポリマ)などを用いることができる。

【 0 0 3 4 】

図 2 (d) は、端子露出工程を示している。本工程では、第 1 樹脂 4 の表面から接続端子 3 1 , 6 1 および受発光部 6 2 まで貫通する貫通孔 4 0 を形成することで、接続端子 3 1 , 6 1 および受発光部 6 2 を露出させる。貫通孔 4 0 は、例えば、第 1 実施形態と同様にエッチングプロセス技術を利用して形成することができる。また、第 1 樹脂 4 に感光性樹脂を用いることで、封止工程と端子露出工程とをフォトリソグラフィ技術を利用して行うこともできる。例えば、未硬化の第 1 樹脂 4 で半導体素子 3 および光半導体素子 6 を被覆し、遮光マスクを用いて貫通孔 4 0 となる部分を未硬化のまま、その他の部分を硬化させ、現像して未硬化の樹脂を除去し、貫通孔 4 0 が設けられた第 1 樹脂 4 を形成することができる。図 2 (e) は、導光体形成工程を示している。本工程では、受発光部 6 2 から外部へ発する光または受発光部 6 2 が外部から受光する光の導光体 7 0 を形成する。第 1 樹脂 4 がクラッド層として機能し、貫通孔 4 0 内にコア層として機能する材料を充填することで導光体 7 0 を形成することができる。コア層となる材料は、第 1 樹脂 4 の屈折率よりも大きな屈折率を有する透明材料であればよく、上記の第 1 樹脂 4 と同様の樹脂材料から、第 1 樹脂 4 として選択した材料よりも屈折率が大きな樹脂材料を選択すればよい。図 2 (f) は、形成工程を示している。本工程では、第 1 実施形態と同様に貫通孔 4 0 に導電材料を充填して、あるいは貫通孔 4 0 の内壁に導電材料を被着して貫通導体 5 0 を形成し、第 1 樹脂 4 の表面に、貫通導体 5 0 と接続する表面配線 5 1 を形成する。さらに、表面配線 5 1 によって、接続端子 3 1 の一部と接続端子 6 1 とを接続し、半導体素子 3 と光半導体素子 6 とを電氣的に接続することができる。なお、上記の端子露出工程と導光体形成工程と形成工程とを合わせて配線形成工程であり、貫通導体 5 0 と表面配線 5 1 とで配線導体が構成される。

【 0 0 3 5 】

図 2 (g) は、除去工程を示している。本工程では、支持基板 1 を粘着剤層 2 ごと剥離して支持基板 1 を第 1 実施形態と同様に除去する。

【 0 0 3 6 】

図 2 (h) は、個片化工程を示している。本工程では、第 1 実施形態と同様に、ダイシング装置などを使用して、半導体装置 2 0 0 毎に個片化する。以上の製造方法によって半導体装置 2 0 0 を得ることができる。

【 0 0 3 7 】

図 3 は、第 3 実施形態である半導体装置 1 0 0 の断面図である。半導体装置 1 0 0 は、上記の第 1 実施形態の製造方法で製造されたものである。半導体装置 1 0 0 は、接続端子 3 1 が設けられた第 1 面 3 a と、第 1 面 3 a と反対側の第 2 面 3 b とを有する半導体素子 3 と、半導体素子 3 を、第 2 面 3 b が露出するように封止した第 1 樹脂体 4 A と、接続端子 3 1 から第 1 樹脂体 4 A の表面に導出された配線導体である貫通導体 5 0 および表面配線 5 1 と、を備える。

【 0 0 3 8 】

従来の F O - W L P では、封止樹脂と、再配線層における絶縁樹脂とは異なる樹脂を使用しており、例えば、熱膨張係数の違いなどに起因して、封止樹脂と再配線層との層間剥離や断線などを生じるおそれがあった。これに対して、本実施形態の半導体装置 1 0 0 は、封止樹脂と配線導体の絶縁樹脂とが第 1 樹脂体 4 A として一体化されているので、層間

10

20

30

40

50

剥離および断線の発生を抑制して信頼性を向上させることができる。また、本実施形態の半導体装置 100 は、実装時のばらつきが低減されることにより、実装後の電気特性などの特性のばらつきも低減される。

【0039】

図4は、第4実施形態である半導体装置200の断面図である。半導体装置200は、上記の第2実施形態の製造方法で製造されたものである。半導体装置200は、接続端子31が設けられた第1面3aと、第1面3aと反対側の第2面3bとを有する半導体素子3と、受発光部62が設けられた第3面6aと、第3面6aと反対側の第4面6bとを有する光半導体素子6と、半導体素子3および光半導体素子6を、第2面3bおよび第4面6bが露出し、第2面3bおよび第4面6bが、同一の仮想平面上に位置するように封止した第1樹脂体4Aと、接続端子31から第1樹脂体4Aの表面に導出された配線導体である貫通導体50および表面配線51と、受発光部62から第1樹脂体4Aの表面に導出された導光体70と、を備える。さらに、光半導体素子6は、第3面6aに接続端子61を有しており、半導体素子3の接続端子31の1つと、貫通導体50および表面配線51を介して電氣的に接続されている。

10

【0040】

本実施形態の半導体装置200も半導体装置100と同様に、封止樹脂と配線導体の絶縁樹脂とが第1樹脂体4Aとして一体化されているので、層間剥離および断線の発生を抑制して信頼性を向上させることができる。

【0041】

第5実施形態は、FOWLPによる半導体装置の他の製造方法である。図5は、第5実施形態の他の製造方法の各工程を示す概略図である。後述するが、本実施形態では、基板として、放熱板8を用いる。放熱板8は、製造された半導体装置において、動作時に半導体素子から生じる熱を放熱して半導体素子を冷却する。第1実施形態の支持基板とは異なり、除去されずに半導体装置を構成する。なお、製造工程中は、放熱板8が、前述の支持基板1として機能する。以下の説明において、個片化工程以外の工程は、第1実施形態と類似するので、詳細な説明を省略する場合がある。

20

【0042】

図5(a)は、準備工程を示している。準備工程では、半導体素子を載置するための放熱板8を準備する。本実施形態の放熱板8は、載置した半導体素子を接合するための接合材層9付きの放熱板8である。放熱板8は、半導体素子を載置する表面が平坦なものであって、冷却能力を有するものであればよく、例えば、アルミニウム、銅またはその他の金属基板を用いることができる。接合材層9には、半導体素子と放熱板8とを接合することが可能な接合材を用いることができ、例えば、はんだ、ろう材およびダイアタッチ材などを用いることができる。

30

【0043】

図5(b)は、載置工程を示している。準備工程で準備した放熱板8の、接合材層9が設けられた面に半導体素子3を載置し、リフローなどによって固定化する。載置工程では、複数の半導体素子3を、例えば等間隔でマトリクス状に配置する。半導体素子3は、上記実施形態の半導体素子3と同様である。

40

【0044】

図5(c)は、封止工程を示している。上記のように半導体素子3を支持基板1上に載置した状態で、半導体素子3の全体を第1樹脂4で封止する。本実施形態の封止工程は、上記実施形態の封止工程と同様である。

【0045】

図5(d)は、端子露出工程を示している。本工程では、第1樹脂4の表面から接続端子31まで貫通する貫通孔40を形成することで、接続端子31を露出させている。図5(e)は、形成工程を示している。本工程では、貫通孔40に導電材料を充填して、あるいは貫通孔40の内壁に導電材料を被着して貫通導体50を形成し、第1樹脂4の表面に、貫通導体50と接続する表面配線51を形成する。本実施形態の端子露出工程および形

50

成工程は、上記実施形態の端子露出工程および形成工程と同様である。なお、端子露出工程と形成工程とを合わせて配線形成工程であり、貫通導体50と表面配線51とで配線導体が構成される。

【0046】

図5(f)は、個片化工程を示している。本工程では、例えば、ダイシング装置などを使用して、半導体装置300毎に個片化する。放熱板8も半導体装置300を構成するので、本工程において個片化される。以上の製造方法によって半導体装置300を得ることができる。

【0047】

第6実施形態は、FO-WLPによる半導体装置の他の製造方法である。図6は、第6実施形態の他の製造方法の各工程を示す概略図である。本実施形態も第5実施形態と同様に、基板として、放熱板8を用いる。

10

【0048】

図6(a)は、準備工程を示している。準備工程では、半導体素子および光半導体素子を載置するための放熱板8を準備する。本実施形態の放熱板8は、載置した半導体素子および光半導体素子を接合するための接合材層9付きの放熱板8である。放熱板8は、半導体素子および光半導体素子を載置する表面が平坦なものであって、冷却能力を有するものであればよく、例えば、アルミニウム、銅またはその他の金属基板を用いることができる。接合材層9には、半導体素子と放熱板8とを接合することが可能な接合材を用いることができ、例えば、はんだ、ろう材およびダイアタッチ材などを用いることができる。

20

【0049】

図6(b)は、載置工程を示している。準備工程で準備した放熱板8の、接合材層9が設けられた面に半導体素子3および光半導体素子6を載置し、リフローなどによって固定化する。載置工程では、半導体素子3と光半導体素子6との組み合わせを等間隔でマトリクス状に配置する。半導体素子3および光半導体素子6は、上記実施形態の半導体素子3および光半導体素子6と同様である。

【0050】

図6(c)は、封止工程を示している。上記のように半導体素子3および光半導体素子6を放熱板8に載置した状態で、半導体素子3および光半導体素子6の全体を第1樹脂4で封止する。本実施形態の封止工程は、上記実施形態の封止工程と同様である。

30

【0051】

図6(d)は、端子露出工程を示している。本工程では、第1樹脂4の表面から接続端子31, 61および受発光部62まで貫通する貫通孔40を形成することで、接続端子31, 61および受発光部62を露出させる。受発光部62は、上記の実施形態と同様に、受光と発光の両方を行うものに限らず、受光のみを行うもの、発光のみを行うものも含まれる。図6(e)は、導光体形成工程を示している。本工程では、受発光部62から外部へ発する光または受発光部62が外部から受光する光の導光体70を形成する。図6(f)は、形成工程を示している。本工程では、第5実施形態と同様に貫通孔40に導電材料を充填して、あるいは貫通孔40の内壁に導電材料を被着して貫通導体50を形成し、第1樹脂4の表面に、貫通導体50と接続する表面配線51を形成する。さらに、表面配線51によって、接続端子31と接続端子61とを接続し、半導体素子3と光半導体素子6を電氣的に接続することができる。本実施形態の端子露出工程、導光体形成工程および形成工程は、上記実施形態の端子露出工程、導光体形成工程および形成工程と同様である。なお、上記の端子露出工程と導光体形成工程と形成工程とを合わせて配線形成工程であり、貫通導体50と表面配線51とで配線導体が構成される。

40

【0052】

図6(g)は、個片化工程を示している。本工程では、第5実施形態と同様に、ダイシング装置などを使用して、半導体装置400毎に個片化する。放熱板8も半導体装置400を構成するので、本工程において個片化される。以上の製造方法によって半導体装置400を得ることができる。

50

【 0 0 5 3 】

図 7 は、第 7 実施形態である半導体装置 3 0 0 の断面図である。半導体装置 3 0 0 は、上記の第 5 実施形態の製造方法で製造されたものである。半導体装置 3 0 0 は、半導体素子 3 と、第 1 樹脂体 4 A と、配線導体である貫通導体 5 0 および表面配線 5 1 と、放熱板 8 を備える。

【 0 0 5 4 】

従来の F O - W L P では、封止樹脂と、再配線層における絶縁樹脂とは異なる樹脂を使用しており、例えば、熱膨張係数の違いなどに起因して、再配線層での層間剥離や断線などを生じるおそれがあった。これに対して、本実施形態の半導体装置 3 0 0 は、封止樹脂と配線導体の絶縁樹脂とが第 1 樹脂体 4 A として一体化されているので、層間剥離および断線の発生を抑制して信頼性を向上させることができる。また、従来の F O - W L P では、放熱板を半導体素子に接合するためには、封止樹脂を研削して半導体素子を露出させていた。研削時には、外力が付加されてしまうために、封止樹脂にクラックが発生したり、封止樹脂と半導体素子とが部分的に剥離して空隙が生じるなどのおそれがある。また、研削後に放熱板を接合すると、接合面に残る凹凸によって熱伝導性が低下し、放熱性が低下するおそれがある。これに対して、本実施形態の半導体装置 3 0 0 は、予め半導体素子 3 と放熱板 8 とを接合した状態で製造されるので、接合面に凹凸がなく、熱伝導性を向上させ、放熱性を向上させることができる。

10

【 0 0 5 5 】

図 8 は、第 8 実施形態である半導体装置 4 0 0 の断面図である。半導体装置 4 0 0 は、上記の第 6 実施形態の製造方法で製造されたものである。半導体装置 4 0 0 は、半導体素子 3 と、光半導体素子 6 と、第 1 樹脂体 4 A と、配線導体である貫通導体 5 0 および表面配線 5 1 と、導光体 7 0 と、半導体素子 3 の第 2 面 3 b および光半導体素子 6 の第 4 面 6 b に当接した放熱板 8 と、をさらに備える、

20

【 0 0 5 6 】

本実施形態の半導体装置 4 0 0 も半導体装置 3 0 0 と同様に、封止樹脂と配線導体の絶縁樹脂とが第 1 樹脂体 4 A として一体化されているので、層間剥離および断線の発生を抑制して信頼性を向上させることができる。また、特許文献 1 に記載される従来の F O - W L P では、厚みの異なる二種類の半導体チップを用いており、回路形成面を支持基板上で揃えているために、半導体チップの裏面の高さが異なっている。裏面に放熱板を接合する場合、二種類の放熱板が必要となり、一方の放熱板は、モールド樹脂中に埋没してしまうので、十分な放熱特性を得ることができなかつた。これに対して、本実施形態の半導体装置 4 0 0 は、半導体素子 3 および光半導体素子 6 の裏面である第 2 面 3 b および第 4 面 6 b とが仮想平面上にあるので、1 つの放熱板 8 を共有でき、樹脂中に埋没することもないので、十分な放熱特性を得ることができる。

30

【 符号の説明 】

【 0 0 5 7 】


- 1 支持基板
- 2 粘着剤層
- 3 半導体素子
- 3 a 第 1 面
- 3 b 第 2 面
- 4 第 1 樹脂
- 4 A 第 1 樹脂体
- 6 光半導体素子
- 6 a 第 3 面
- 6 b 第 4 面
- 8 放熱板
- 9 接合材層
- 3 1 接続端子

40


50

- 4 0 貫通孔
- 5 0 貫通導體
- 5 1 表面配線
- 6 1 接續端子
- 6 2 受發光部
- 7 0 導光體
- 1 0 0 , 2 0 0 , 3 0 0 , 4 0 0 半導體裝置


【圖 1】




【圖 2】




【図3】




【図4】




【図5】




【図6】



【図7】



【図8】



フロントページの続き

(51)Int.Cl. F I

H 0 1 L 23/12 (2006.01)

H 0 1 L 23/28 (2006.01)

(56)参考文献 特開2008-306071(JP,A)
特開2014-146741(JP,A)
特開2009-194322(JP,A)
特開2017-028316(JP,A)
特開2016-178272(JP,A)
国際公開第2014/097642(WO,A1)
特表2015-520518(JP,A)

(58)調査した分野(Int.Cl., DB名)

H 0 1 L 23/12 - 23/15

H 0 1 L 23/28 - 23/31

H 0 1 L 33/48 - 33/64

H 0 1 L 25/18